DE10343526A1 - Halbleitervorrichtung mit Anschlußfläche - Google Patents

Halbleitervorrichtung mit Anschlußfläche Download PDF

Info

Publication number
DE10343526A1
DE10343526A1 DE10343526A DE10343526A DE10343526A1 DE 10343526 A1 DE10343526 A1 DE 10343526A1 DE 10343526 A DE10343526 A DE 10343526A DE 10343526 A DE10343526 A DE 10343526A DE 10343526 A1 DE10343526 A1 DE 10343526A1
Authority
DE
Germany
Prior art keywords
pad
conductor
semiconductor device
test needle
leader
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
DE10343526A
Other languages
English (en)
Inventor
Naoki Kimura
Keiji Sugihara
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Renesas Technology Corp
Araco Co Ltd
Original Assignee
Renesas Technology Corp
Araco Co Ltd
Kyoei Sangyo Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Renesas Technology Corp, Araco Co Ltd, Kyoei Sangyo Co Ltd filed Critical Renesas Technology Corp
Publication of DE10343526A1 publication Critical patent/DE10343526A1/de
Withdrawn legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/30—Structural arrangements specially adapted for testing or measuring during manufacture or treatment, or specially adapted for reliability measurements
    • H01L22/32—Additional lead-in metallisation on a device or substrate, e.g. additional pads or pad portions, lines in the scribe line, sacrificed conductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/0212—Auxiliary members for bonding areas, e.g. spacers
    • H01L2224/02122—Auxiliary members for bonding areas, e.g. spacers being formed on the semiconductor or solid-state body
    • H01L2224/02163—Auxiliary members for bonding areas, e.g. spacers being formed on the semiconductor or solid-state body on the bonding area
    • H01L2224/02165—Reinforcing structures
    • H01L2224/02166—Collar structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05073—Single internal layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05556—Shape in side view
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05556—Shape in side view
    • H01L2224/05557—Shape in side view comprising protrusions or indentations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05617—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/05624—Aluminium [Al] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05638—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05655—Nickel [Ni] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05663—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than 1550°C
    • H01L2224/05666—Titanium [Ti] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05663—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than 1550°C
    • H01L2224/05673—Rhodium [Rh] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01004—Beryllium [Be]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01014—Silicon [Si]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01022—Titanium [Ti]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01028—Nickel [Ni]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01068—Erbium [Er]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01074—Tungsten [W]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01075—Rhenium [Re]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/049—Nitrides composed of metals from groups of the periodic table
    • H01L2924/0504—14th Group
    • H01L2924/05042—Si3N4
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19043—Component type being a resistor

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Testing Or Measuring Of Semiconductors Or The Like (AREA)
  • Measuring Leads Or Probes (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

In einer Halbleitervorrichtung mit einer Anschlußfläche sind ein erster Leiter (1a) und ein zweiter Leiter (1b) auf einer Oberfläche der Anschlußfläche (1) angeordnet. Der erste Leiter (1a) weist eine Härte auf, die größer ist als jene des zweiten Leiters (1b) und nicht geringer ist als jene einer Prüfnadel (11). Der erste Leiter (1a) ist an der Oberfläche der Anschlußfläche dergestalt angeordnet, daß die Prüfnadel (11) mindestens einmal gegen den ersten Leiter (1a) stößt oder an diesem reibt, während die Prüfnadel (11) in Kontakt mit der Anschlußfläche (1) ist und auf der Oberfläche der Anschlußfläche (1) gleitet.

Description

  • Die vorliegende Erfindung bezieht sich auf eine Halbleitervorrichtung mit einer Anschlußfläche und spezieller auf eine Halbleitervorrichtung mit einer Anschlußfläche mit der bei der Inspektion oder Messung der elektrischen Eigenschaften eines Halbleiterelements eine Anschlußelektrode in Kontakt gebracht wird.
  • Eine Nadelkarte (probe card) mit einer Mehrzahl von darauf angeordneten Prüfnadeln wurde für die Inspektion von elektrischen Eigenschaften eines Halbleiterelements auf einem Wafer verwendet. Die Nadelkarte wird beispielsweise in der japanischen Patentoffenlegungsschrift JP 1-128535 offenbart.
  • Bei der Inspektion von elektrischen Eigenschaften wird zur Erzielung einer elektrisch leitenden Verbindung zwischen dem Halbleiterelement und einem Prüfgerät eine Prüfnadel der Nadelkarte gegen die Anschlußfläche gedrückt. Die Prüfnadel ist dergestalt ausgebildet, daß sie die Anschlußflächen-Oberfläche unter einem vorbestimmten Winkel, der nicht ein rechter Winkel ist, berührt. Nach der Herstellung des Kontaktes zwischen der Prüfnadel und der Anschlußfläche gleitet dadurch, wenn der Wafer weiter zu der Nadelkarte hin bewegt wird, die Spitze der Prüfnadel über die Anschlußflächen-Oberfläche. Sobald der Wafer an der richtigen Position angehalten wird, endet auch der Gleitvorgang der Prüfnadel auf der Anschlußflächen-Oberfläche.
  • Im allgemeinen weist die Anschlußfläche Aluminium als Hauptbestandteil auf und auf der Anschlußflächen-Oberfläche ist Aluminiumoxid vorhanden. Die Prüfnadel ist im allgemeinen aus Wolfram ausgebildet, das härter als Aluminium ist. Da die Prüfnadel in Kontakt mit der Anschlußfläche auf der Anschlußflächen-Oberfläche gleitet, ritzt dadurch die Spitze der Prüfnadel das Aluminiumoxid darauf an. Dies bewirkt, daß die Spitze der Prüfnadel nichtoxidiertes Aluminium im Inneren kontaktiert, wodurch die Prüfnadel und die Anschlußfläche mit einem niedrigen Widerstand elektrisch leitend miteinander verbunden werden.
  • Da die Spitze der Prüfnadel das Aluminiumoxid auf der Anschlußflächen-Oberfläche anritzt, haften Anschlußflächen-Späne, wie z.B. weggeritztes Aluminium, Aluminiumoxid und weitere Bestandteile, auf der Prüfnadel. Diese Anschlußflächen-Späne, die auf der Spitze der Prüfnadel haften, würden bei der Inspektion und/oder Messung der elektrischen Eigenschaften einen elektrischen Widerstand hervorrufen, wodurch die Resultate in nachteiliger Weise beeinträchtigt würden. Bei einem Wafertest bei einer Massenproduktion wurden daher die Prüfnadeln regelmäßig beim Wechsel des Wafers oder Prüfloses gereinigt oder poliert, was eine Erhöhung der Wafertestzeit, eine Abnutzung der Spitzen der Prüfnadeln aufgrund des Polierens, ein Abbrechen der Spitzen während des Reinigens und andere Probleme verursachte.
  • Die vorliegende Erfindung wurde zur Lösung der oben beschriebenen Probleme durchgeführt und hat als Aufgabe die Bereitstellung einer Halbleitervorrichtung mit einer Anschlußfläche, bei der das Erfordernis des Reinigens oder Polierens einer Prüfnadel beseitigt ist.
  • Die Aufgabe wird gelöst durch eine Halbleitervorrichtung nach Anspruch 1.
  • Weiterbildungen der Erfindung sind in den Unteransprüchen beschrieben.
  • Eine Halbleitervorrichtung weist eine Anschlußfläche auf, mit der bei der Inspektion oder Messung von elektrischen Eigenschaften eines Halbleiterelements eine Anschlußelektrode in Kontakt gebracht wird. An einer Oberfläche der Anschlußfläche sind erste und zweite Leiter angeordnet. Der erste Leiter weist eine Härte auf, die größer ist als jene des zweiten Leiters und nicht geringer ist als jene der Anschlußelektrode. Der erste Leiter ist auf der Oberfläche der Anschlußfläche dergestalt angeordnet, daß die damit in Kontakt stehende Anschlußelektrode, die auf der Anschlußflächen-Oberfläche gleitet, mindestens einmal gegen den ersten Leiter stößt.
  • Gemäß der Halbleitervorrichtung mit einer Anschlußfläche der vorliegenden Erfindung werden auf der Spitze der Anschlußelektrode haftende Anschlußflächen-Späne entfernt, wenn diese gegen den ersten Leiter kommt. Dies macht das regelmäßige Reinigen oder Polieren der Anschlußelektrode beim Wechsel des Wafers oder Prüfloses unnötig. Zusätzlich kann die für das Rei nigen oder Polieren aufgewendete Wafertestzeit eingespart werden. Weiterhin können eine Abnutzung der Spitze der Anschlußelektrode aufgrund des Polierens sowie ein Abbrechen der Anschlußelektrode aufgrund der Polier- oder Reinigungsarbeiten vermieden werden.
  • Weitere Merkmale und Zweckmäßigkeiten der Erfindung ergeben sich aus der Beschreibung von Ausführungsbeispielen anhand der beigefügten Zeichnungen. Von den Figuren zeigen:
  • 1 und 2 eine Querschnittsansicht und eine Draufsicht, die in schematischer Weise einen Aufbau einer Halbleitervorrichtung mit einer Anschlußfläche gemäß einer ersten Ausführungsform der vorliegenden Erfindung zeigen,
  • 3 und 4 eine erste und zweite Querschnittsansicht der Halbleitervorrichtung mit einer Anschlußfläche der ersten Ausführungsform, die veranschaulichen, wie eine Prüfnadel die Anschlußfläche kontaktiert,
  • 5 eine Querschnittsansicht, die in schematischer Weise einen Aufbau einer Halbleitervorrichtung mit einer Anschlußfläche gemäß einer zweiten Ausführungsform der vorliegenden Erfindung zeigt,
  • 6 eine Draufsicht, die in schematischer Weise einen Aufbau einer Halbleitervorrichtung mit einer Anschlußfläche gemäß einer dritten Ausführungsform der vorliegenden Erfindung zeigt,
  • 7 eine Draufsicht, die in schematischer Weise einen Aufbau einer Halbleitervorrichtung mit einer An schlußfläche gemäß einer vierten Ausführungsform der vorliegenden Erfindung zeigt, und
  • 8 eine Querschnittsansicht, die in schematischer Weise einen Aufbau einer Halbleitervorrichtung mit einer Anschlußfläche gemäß einer fünften Ausführungsform der vorliegenden Erfindung zeigt.
  • Erste Ausführungsform
  • Bezug nehmend auf 1 und 2 weist die Halbleitervorrichtung (z.B. Halbleiterwafer) 10 gemäß der vorliegenden Ausführungsform eine Anschlußfläche 1, eine Unterschicht 2, eine isolierende Schicht 3 und eine Glasbeschichtung 4 auf.
  • Die Anschlußfläche 1 ist elektrisch mit einem auf dem Halbleiterwafer 10 gebildeten Halbleiterelement verbunden und auf der Unterschicht 2 angeordnet. Die Unterschicht 2 ist aus einem isolierenden Material, wie z.B. einem Siliciumnitridfilm, einem Siliciumoxidfilm oder dergleichen ausgebildet. Die isolierende Schicht 3 ist in der Umgebung der Anschlußfläche 1 ausgebildet. Die Glasbeschichtung 4 ist aus einem isolierenden Material gebildet und auf einer Oberfläche des Halbleiterwafers 10 ausgebildet. Die Glasbeschichtung 4 weist eine Öffnung 4a auf, in der ein Abschnitt der Oberfläche der Anschlußfläche 1 frei liegt.
  • Eine Prüfnadel (Anschlußelektrode) 11 wird bei der Inspektion oder Messung von elektrischen Eigenschaften des Halbleiterelements gegen die Anschlußfläche 1 gedrückt. An der Oberfläche der Anschlußfläche 1 sind ein erster Leiter 1a und ein zweiter Leiter 1b angeordnet. Der erste Leiter 1a weist eine Härte auf, die größer ist als jene des zweiten Leiters 1b und nicht geringer ist als jene der Prüfnadel 11.
  • Der erste Leiter 1a ist beispielsweise aus Wolfram (W), einer Wolframlegierung, einer Titan(Ti)-Legierung, aus Rhenium (Re), aus Nickel (Ni), einer Nickellegierung oder einer beliebigen Kombination der genannten Materialien gebildet. Daher kann das geeignete Material gewählt werden. Der erste Leiter 1a weist vorzugsweise das gleiche Material (z.B. Wolfram) als Bestandteil auf, wie die Prüfnadel 11. Der zweite Leiter 1b ist beispielsweise aus Aluminium (A1) oder einem Aluminium enthaltenden Material gebildet.
  • Der erste Leiter 1a ist auf der Oberfläche der Anschlußfläche 1 dergestalt angeordnet, daß die Prüfnadel 11 mindestens einmal gegen den ersten Leiter 1a stößt, während sie in Kontakt mit der Anschlußflächen-Oberfläche ist und auf dieser gleitet. Bei der vorliegenden Ausführungsform weist die Anschlußfläche 1 den zweiten Leiter 1b als Hauptteil auf und eine Mehrzahl von ersten Leitern 1a ist in der Gestalt eines Feldes (array) auf der Oberfläche des zweiten Leiters 1b angeordnet.
  • Die ersten Leiter 1a werden in auf der Oberfläche des zweiten Leiters 1b vorgesehene Löcher gefüllt, wobei die Oberfläche jedes ersten Leiters 1a ungefähr gleich hoch wie die Oberfläche des zweiten Leiters 1b ist. Abschnitte des ersten Leiters 1a, die auf der Oberfläche der Anschlußfläche 1 frei liegen, weisen jeweils eine Abmessung auf, die verglichen zu dem Spitzendurchmesser der Prüfnadel 11 hinreichend klein ist.
  • Die Anordnung der ersten Leiter 1a in der Form eines Feldes bedeutet hier, daß eine Mehrzahl von ersten Leitern 1a regel mäßig in Zeilen und Spalten auf der Oberfläche der Anschlußfläche 1 angeordnet ist.
  • Im folgenden wird beschrieben, wie die Prüfnadel die Anschlußfläche kontaktiert.
  • Zum Erzielen einer elektrisch leitenden Verbindung zwischen der Prüfnadel 11 und der Anschlußfläche 1 wird Bezug nehmend auf 3 der Halbleiterwafer 10 entlang einer vertikalen Linie 1c (Hilfslinie, senkrecht zu der Hauptoberfläche des Halbleiterwafers 10) in der Ebene der Zeichnung nach oben bewegt. Folglich gelangt die Prüfnadel 11 als erstes an einen Punkt A mit der Anschlußfläche 1 in Kontakt. Danach wird im allgemeinen zur Vermeidung einer losen Verbindung zwischen der Prüfnadel 11 und der Anschlußfläche 1 der Halbleiterwafer 10 entlang der vertikalen Linie 1c in der Ebene der Zeichnung weiter nach oben bewegt.
  • Die Prüfspitze 11 ist hinreichend lang und kontaktiert die Oberfläche der Anschlußfläche 1 unter einem bestimmten Winkel (einen Winkel θ bezüglich der vertikalen Linie 1c bildend). Aufgrund der Bewegung des Halbleiterwafers 10 gleitet die Prüfnadel 11 auf der Oberfläche der Anschlußfläche 1 zu einem Punkt B in 4. Zu dieser Zeit ritzt die Prüfnadel 11 beispielsweise Aluminiumoxid von der Oberfläche des zweiten Leiters 1b während sie auf dieser gleitet, so daß Anschlußflächen-Späne aus Aluminiumoxid oder dergleichen an der Spitze der Prüfnadel 11 haften. Die ersten Leiter 1a sind jedoch so angeordnet, daß die Prüfnadel 11 mindestens einmal gegen einen ersten Leiter 1a kommt, während sie auf der Oberfläche der Anschlußfläche 1 gleitet. Weiterhin hat der erste Leiter 1a eine Härte, die nicht geringer ist als jene der Prüfnadel 11. Dadurch werden die Anschlußflächen-Späne, die an der Spitze der Prüfnadel 11 haften, entfernt, wenn die Prüfnadel 11 gegen den ersten Leiter 1a stößt. Folglich kommen die Prüfnadel 11 und die Anschlußfläche 1 mit einem niedrigen Widerstand miteinander in Kontakt und werden dadurch leitend miteinander verbunden.
  • Der Betrag, um den die Prüfnadel 11 auf der Anschlußflächen-Oberfläche 1 gleitet, der durch den Neigungswinkel θ, die Länge der Prüfnadel 11 und andere Parameter eingestellt werden kann, ist im allgemeinen in der Größenordnung von 30 bis 50 μm. In diesem Fall kann ein Abstand W zwischen benachbarten ersten Leitern 1a beispielsweise so gewählt werden, daß er 20 μm nicht übersteigt.
  • Gemäß der ersten Ausführungsform werden an der Spitze der Prüfnadel 11 haftende Anschlußflächen-Späne entfernt, wenn die Prüfnadel 11 an dem ersten Leiter 1a reibt, so daß es nicht notwendig ist, die Prüfnadel 11 regelmäßig beim Wechsel des Wafers oder Prüfloses zu reinigen oder zu polieren. Weiterhin kann die für das Reinigen oder Polieren benötigte Wafertestzeit eingespart werden. Eine Abnutzung der Spitze der Prüfnadel 11 aufgrund des Polierens sowie ein Brechen der Prüfnadel 11 aufgrund der Polier- oder Reinigungsarbeiten kann ebenfalls verhindert werden.
  • Zweite Ausführungsform
  • Bezug nehmend auf 5 unterscheidet sich der Aufbau der Halbleitervorrichtung gemäß der vorliegenden Ausführungsform von jenem der ersten Ausführungsform darin, daß die ersten Leiter 1a sich bis zu der unteren Oberfläche der Anschlußfläche 1 erstrecken.
  • Ansonsten ist der Aufbau der vorliegenden Ausführungsform im wesentlichen der gleiche wie jener der ersten Ausführungsform und daher werden die gleichen Elemente durch die gleichen Bezugszeichen bezeichnet und eine Beschreibung derselben wird nicht wiederholt.
  • Die vorliegende Ausführungsform kann dieselben Wirkungen erzielen wie die erste Ausführungsform.
  • Dritte Ausführungsform
  • Bezug nehmend auf 6 unterscheidet sich der Aufbau der Halbleitervorrichtung gemäß der vorliegenden Ausführungsform von jenem der ersten Ausführungsform darin, daß die ersten Leiter 1a in der Form von Streifen auf der Oberfläche der Anschlußfläche 1 angeordnet sind.
  • Die Anordnung in der Form von Streifen bedeutet hier, daß eine Mehrzahl von ersten Leitern 1a in schmalen rechteckigen Gestalten auf der Oberfläche der Anschlußfläche 1 angeordnet ist. Hier weist jeder erste Leiter 1a eine Breite L auf, die nicht größer ist als die Hälfte des Betrages, um den die Prüfnadel 11 gleitet.
  • Ansonsten ist der Aufbau der vorliegenden Ausführungsform im wesentlichen der gleiche wie jener der ersten Ausführungsform. Deshalb werden die gleichen Elemente durch die gleichen Bezugszeichen bezeichnet und eine Beschreibung derselben wird nicht wiederholt.
  • Die vorliegende Ausführungsform kann die gleichen Wirkungen erzielen wie die erste Ausführungsform.
  • Vierte Ausführungsform
  • Bezug nehmend auf 7 unterscheidet sich der Aufbau der Halbleitervorrichtung gemäß der vorliegenden Ausführungsform von jenem der ersten Ausführungsform darin, daß die ersten Leiter 1a zufällig über die gesamte Oberfläche der Anschlußfläche 1 verteilt sind.
  • Ansonsten ist der Aufbau der vorliegenden Ausführungsform im wesentlichen identisch zu jenem der ersten Ausführungsform und deshalb werden die gleichen Elemente mit den gleichen Bezugszeichen bezeichnet und eine Beschreibung derselben wird nicht wiederholt.
  • Die vorliegende Erfindung erzielt die gleichen Wirkungen wie die erste Ausführungsform.
  • Fünfte Ausführungsform
  • Bezug nehmend auf 8 unterscheidet sich der Aufbau der Halbleitervorrichtung gemäß der vorliegenden Ausführungsform von jenem der ersten Ausführungsform darin, daß die Anschlußfläche 1 den ersten Leiter 1a als ihren Hauptteil aufweist und der zweite Leiter 1b an der Oberfläche des ersten Leiters 1a angeordnet ist.
  • In diesem Aufbau ist wieder der erste Leiter 1a dergestalt angeordnet, daß die Prüfnadel 11 mindestens einmal gegen den er sten Leiter 1a kommt, während die Prüfnadel 11 in Kontakt mit der Oberfläche der Anschlußfläche 1 auf dieser gleitet. Eine Mehrzahl von zweiten Leitern 1b kann in der Form eines Feldes (array), in der Form von Streifen oder zufällig verteilt, wie oben beschrieben, angeordnet sein.
  • Ansonsten ist der Aufbau der vorliegenden Ausführungsform im wesentlichen der gleiche wie jener der ersten Ausführungsform und daher werden die gleichen Elemente durch die gleichen Bezugszeichen bezeichnet und eine Beschreibung derselben wird nicht wiederholt.
  • Die vorliegende Ausführungsform kann die gleichen Wirkungen erzielen wie die erste Ausführungsform.

Claims (6)

  1. Halbleitervorrichtung mit einer Anschlußfläche (1), mit der bei einer Inspektion oder Messung von elektrischen Eigenschaften eines Halbleiterelementes eine Anschlußelektrode (11) in Kontakt gebracht wird, wobei ein erster Leiter (1a) und ein zweiter Leiter (1b) an einer Oberfläche der Anschlußfläche (1) angeordnet sind, der erste Leiter (1a) eine Härte aufweist, die größer ist als die Härte des zweiten Leiters (1b) und nicht geringer ist als die Härte der Anschlußelektrode (11) und der erste Leiter (1a) an der Oberfläche der Anschlußfläche (1) dergestalt angeordnet ist, daß die Anschlußelektrode (11) mindestens einmal gegen den ersten Leiter (1a) stößt, während die Anschlußelektrode (11) in Kontakt mit der Anschlußfläche (1) ist und auf der Oberfläche der Anschlußfläche (1) gleitet.
  2. Halbleitervorrichtung mit einer Anschlußfläche nach Anspruch 1, bei der eine Mehrzahl von ersten Leitern (1a) in der Form eines Feldes an der Oberfläche der Anschlußfläche (1) angeordnet ist.
  3. Halbleitervorrichtung mit einer Anschlußfläche nach Anspruch 1, bei der eine Mehrzahl von ersten Leitern (1a) in der Form von Streifen an der Oberfläche der Anschlußfläche (1) angeordnet ist.
  4. Halbleitervorrichtung mit einer Anschlußfläche nach Anspruch 1, bei der eine Mehrzahl von ersten Leitern (1a) zufällig über die Oberfläche der Anschlußfläche (1) verteilt ist.
  5. Halbleitervorrichtung mit einer Anschlußfläche nach Anspruch 1, bei der die Anschlußfläche (1) den ersten Leiter (1a) als ihren Hauptteil aufweist und der zweite Leiter (1b) an einer Oberfläche des ersten Leiters (1a) angeordnet ist.
  6. Halbleitervorrichtung mit einer Anschlußfläche nach Anspruch 1, bei der der erste Leiter (1a) aus einem Material gebildet ist, das zumindest ein Material enthält, welches aus einer Gruppe, die aus Wolfram, einer Wolframlegierung, einer Titanlegierung, Rhenium, Nickel und einer Nickellegierung besteht, ausgewählt wurde, und der zweite Leiter (1b) aus einem Material gebildet ist, das Aluminium enthält.
DE10343526A 2003-01-22 2003-09-19 Halbleitervorrichtung mit Anschlußfläche Withdrawn DE10343526A1 (de)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2003-013766 2003-01-22
JP2003013766A JP2004228314A (ja) 2003-01-22 2003-01-22 パッドを有する半導体装置

Publications (1)

Publication Number Publication Date
DE10343526A1 true DE10343526A1 (de) 2004-08-19

Family

ID=32709243

Family Applications (1)

Application Number Title Priority Date Filing Date
DE10343526A Withdrawn DE10343526A1 (de) 2003-01-22 2003-09-19 Halbleitervorrichtung mit Anschlußfläche

Country Status (6)

Country Link
US (1) US6794680B2 (de)
JP (1) JP2004228314A (de)
KR (1) KR20040067794A (de)
CN (1) CN1549340A (de)
DE (1) DE10343526A1 (de)
TW (1) TWI223369B (de)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4574302B2 (ja) * 2004-09-15 2010-11-04 ルネサスエレクトロニクス株式会社 半導体装置の製造方法
US7759776B2 (en) * 2006-03-28 2010-07-20 Taiwan Semiconductor Manufacturing Co., Ltd. Space transformer having multi-layer pad structures
JP2012084561A (ja) * 2010-10-06 2012-04-26 Fujitsu Semiconductor Ltd 半導体装置およびその製造方法
DE102012019782A1 (de) * 2012-10-09 2014-04-10 Infineon Technologies Ag Elektrisches Kontakt-Pad
US10945974B2 (en) * 2015-06-01 2021-03-16 Xeno Biosciences Inc. Methods and compositions to modulate the gut microbiota and to manage weight
JP7079799B2 (ja) 2018-02-06 2022-06-02 株式会社日立ハイテク 半導体装置の評価装置
US11977099B2 (en) 2018-02-06 2024-05-07 Hitachi High-Tech Corporation Method for manufacturing semiconductor device
US11391756B2 (en) 2018-02-06 2022-07-19 Hitachi High-Tech Corporation Probe module and probe

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4751458A (en) * 1984-04-02 1988-06-14 American Telephone And Telegraph Company, At&T Bell Laboratories Test pads for integrated circuit chips
JPH01128535A (ja) 1987-11-13 1989-05-22 Hitachi Ltd 半導体素子測定用プローブ
JPH08115960A (ja) 1994-10-14 1996-05-07 Kobe Steel Ltd 半導体素子用リード

Also Published As

Publication number Publication date
TW200414393A (en) 2004-08-01
US20040140467A1 (en) 2004-07-22
JP2004228314A (ja) 2004-08-12
TWI223369B (en) 2004-11-01
US6794680B2 (en) 2004-09-21
KR20040067794A (ko) 2004-07-30
CN1549340A (zh) 2004-11-24

Similar Documents

Publication Publication Date Title
DE60114730T2 (de) Inspektionsverfahren und -vorrichtung durch Sinterung
DE19837138B4 (de) Prüfkarte zum Prüfen von Chips mit integrierten Schaltungen
DE10003282B4 (de) Kontaktstruktur
DE69923194T2 (de) Leitfähiger kontakt
EP0078339B1 (de) Tastkopfanordnung für Leiterzugüberprüfung mit mindestens einem, eine Vielzahl von federnden Kontakten aufweisenden Tastkopf
DE112006001477B4 (de) Testsondenkarte
DE19835840B4 (de) Herstellungsverfahren für einen Halbleiterchip
DE10297653T5 (de) Verfahren zum Herstellen eines elektrischen Kontaktbauteils zur Prüfung einer elektrischen Vorrichtung und ein elektrisches Kontaktbauteil
EP0915342B1 (de) Prüfkopf für Mikrostrukturen mit Schnittstelle
DE202004021093U1 (de) Aktiver Halbleiterscheibenmessfühler
DE602004010116T2 (de) Verfahren und vorrichtung zum testen elektrischer eigenschaften eines zu prüfenden objekts
DE102004028185A1 (de) Prüfkarte
DE102007039728A1 (de) Tastkopfanordnung
DE112005002862T5 (de) Vakuumringkonstruktionen zur Verbesserung der elektrischen Kontaktierung
DE112005001928T5 (de) Selbstreinigender unterer Kontakt
DE102007013312A1 (de) Sondensystem mit hoher Bandbreite
DE19537574A1 (de) Sockel zum Kontaktieren einer elektronischen Schaltung während eines Testens
DE10343526A1 (de) Halbleitervorrichtung mit Anschlußfläche
DE202012104416U1 (de) Testsockel mit hakenartiger Pinkontaktkante
EP3750237B1 (de) Vorrichtung zur elektrischen kontaktierung einer solarzelle bei der messung elektrischer kenndaten der solarzelle und verfahren zur messung elektrischer kenndaten einer solarzelle
EP1111397B1 (de) Anordnung zum Testen von Chips mittels einer gedruckten Schaltungsplatte
DE102011076109A1 (de) Halbleitertestverfahren und -gerät und Halbleitervorrichtung
EP0180071A1 (de) Messsonde
DE202020107129U1 (de) Elektronikkomponente
DE102015117354B4 (de) Kragarmkontaktfeder und Verfahren zur Herstellung einer Kragarmkontaktfeder

Legal Events

Date Code Title Description
OP8 Request for examination as to paragraph 44 patent law
8130 Withdrawal