DE10335391A1 - Herstellungsverfahren für ein Flash-Speicherbauteil - Google Patents

Herstellungsverfahren für ein Flash-Speicherbauteil Download PDF

Info

Publication number
DE10335391A1
DE10335391A1 DE10335391A DE10335391A DE10335391A1 DE 10335391 A1 DE10335391 A1 DE 10335391A1 DE 10335391 A DE10335391 A DE 10335391A DE 10335391 A DE10335391 A DE 10335391A DE 10335391 A1 DE10335391 A1 DE 10335391A1
Authority
DE
Germany
Prior art keywords
flash memory
layer
interlayer insulating
memory cell
memory device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
DE10335391A
Other languages
English (en)
Inventor
Noriyuki Mitsuhira
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Renesas Technology Corp
Original Assignee
Renesas Technology Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Renesas Technology Corp filed Critical Renesas Technology Corp
Publication of DE10335391A1 publication Critical patent/DE10335391A1/de
Withdrawn legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10BELECTRONIC MEMORY DEVICES
    • H10B69/00Erasable-and-programmable ROM [EPROM] devices not provided for in groups H10B41/00 - H10B63/00, e.g. ultraviolet erasable-and-programmable ROM [UVEPROM] devices
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10BELECTRONIC MEMORY DEVICES
    • H10B41/00Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
    • H10B41/40Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the peripheral circuit region
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10BELECTRONIC MEMORY DEVICES
    • H10B41/00Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
    • H10B41/40Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the peripheral circuit region
    • H10B41/42Simultaneous manufacture of periphery and memory cells
    • H10B41/43Simultaneous manufacture of periphery and memory cells comprising only one type of peripheral transistor

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Semiconductor Memories (AREA)
  • Non-Volatile Memory (AREA)

Abstract

Die Überschreibungsausdauer eines Flash-Speichers wird verbessert. DOLLAR A Eine erste Zwischenlagenisolierschicht (10) wird auf einer Flash-Speicherzelle ausgebildet, welche in einer Speicherelementzone auf einem Halbleitersubstrat (100) ausgebildet ist. Dabei kommt anstelle einer kurzfristigen Wärmebehandlung mittels Lampenglühung eine Ofenglühung als Wärmebehandlung dazu, nachdem eine NSG-Schicht (16), welche eine oberste Schicht der ersten Zwischenlagenisolierschicht (10) ist, ausgebildet wurde. Dementsprechend wird eine Belastung, mit der die Flash-Speicherzelle beaufschlagt wird, abgebaut und die Überschreibungsausdauer verbessert. Darüber hinaus kommt die Ofenglühung hinzu, nachdem eine erste und eine zweite Aluminiumverdrahtung (21 und 31) ausgebildet wurden. Darüber hinaus wird bei der Ausbildung einer zweiten und dritten Zwischenlagenisolierschicht (20 und 30) eine Abscheidungstemperatur von TEOS-Plasmaschichten (23 und 33) so eingestellt, dass sie dabei gleich der Temperatur von HDP-Schichten (22 und 32) ist. Dementsprechend wird auf diese Weise die Überschreibungsausdauer der Flash-Speicherzelle verbessert.

Description

  • Die vorliegende Erfindung bezieht sich auf ein Bauteil für einen nichtflüchtigen Halbleiterspeicher, und im Spezielleren bezieht sie sich auf ein Herstellungsverfahren für ein Flash-Speicherbauteil.
  • Beschreibung des Stands der Technik
  • Entsprechend der Miniaturisierung von Halbleiterbauteilen neigt man dazu, die Wärmebehandlungsdauer in einem Herstellungsprozess für Halbleiterbauteile kurz auszulegen, um eine Diffusion einer Störstelle, welche eine elektrische Kennlinie des Halbleiterbauteils bestimmt, zu unterdrücken. Deshalb wird im Allgemeinen eine Lampenglühung oder ein Tempern, die/das eine Wärmebehandlung in kurzer Zeit ermöglicht, für diese Wärmebehandlung eingesetzt.
  • Ofenglühung (FA – furnace annea/) ist als eine Wärmebehandlung bekannt, die vergleichsweise lang dauert (Ofenglühung für Elektroden wird oftmals als „Sintern" bezeichnet). Bei der Lampenglühung wird eine Erwärmung in einem kurzen Zeitraum durchgeführt, indem ein ausgesandtes Licht direkt zur Erwärmung auf ein Objekt gestrahlt wird, und beim Ofenglühen wird andererseits eine relativ langsame Erwärmung durchgeführt, indem ein Objekt zur Erwärmung einer Atmosphäre mit vorbestimmter Temperatur ausgesetzt wird.
  • Auch bei der Herstellung eines Flash-Speicherbauteils, welches ein Bauteil für einen nichtflüchtigen Halbleiterspeicher ist, wird ohne Ausnahme der zuvor beschriebenen Tendenz, die Lampenglühung beispielsweise für eine Wärmebehandlung einer Zwischenlagenisolierschicht etc. verwendet.
  • Es gibt auch eine Technik, die Unterdrückung von Unterschieden zwischen verschiedenen Kennlinien von Flash-Speicherzellen und die Verbesserung von Datenhaltekennlinien durch Durchführen einer Wärmebehandlung durch Ofenglühung als Wärmebehandlung an schwebenden Gateelektroden vorzusehen, welche die Flash-Speicherzellen aufweisen (z.B. japanische Patentanmeldung mit der Offenlegungsnummer 13-127178 (2001), (siehe Seite 3 und 1)).
  • „Überschreibbare Menge" ist ein signifikanter Faktor zur Bestimmung einer Kapazität des Flash-Speicherbauteils. Die überschreibbare Menge zu verbessern, d.h. eine Überschreibungsausdauer, ist ein signifikantes Problem beim Flash-Speicherbauteil.
  • Es ist eine Aufgabe der vorliegenden Erfindung, ein Herstellungsverfahren bereitzustellen, das eine Überschreibungsausdauer eines Flash-Speicherbauteils verbessert.
  • Nach dem ersten Aspekt der vorliegenden Erfindung umfasst ein Herstellungsverfahren für ein Flash-Speicherbauteil die folgenden Schritte (a) und (b). Schritt (a) ist ein Schritt des Ausbildens einer Flash-Speicherzelle auf einem Halbleitersubstrat. Schritt (b) ist ein Schritt des Ausbildens einer ersten Zwischenlagenisolierschicht auf der Flash-Speicherzelle. Darüber hinaus wird im Schritt (b) eine Ofenglühung mindestens einmal oder öfter als Wärmebehandlung durchgeführt.
  • Eine Beanspruchung, mit der die Flash-Speicherzelle beaufschlagt wird, kann unterdrückt und somit die Wirkung erzielt werden, dass die Überschreibungsausdauer des Flash-Speicherbauteils verbessert ist.
  • Nach dem zweiten Aspekt der vorliegenden Erfindung umfasst ein Herstellungsverfahren für ein Flash-Speicherbauteil die folgenden Schritte (a) bis (c). Schritt (a) ist ein Schritt des Ausbildens einer Flash-Speicherzelle auf einem Halbleitersubstrat. Schritt (b) ist ein Schritt des Ausbildens einer Verdrahtung, welcher ein Metall in der Flash-Speicherzelle einschließt. Darüber hinaus wird im Schritt (c) eine Ofenglühung mindestens einmal oder öfter als Wärmebehandlung durchgeführt.
  • Die Beanspruchung, mit der die Flash-Speicherzelle beaufschlagt wird, kann unterdrückt und somit die Wirkung erzielt werden, dass die Überschreibungsausdauer des Flash-Speicherbauteils verbessert ist.
  • Nach dem dritten Aspekt der vorliegenden Erfindung umfasst ein Herstellungsverfahren für ein Flash-Speicherbauteil die folgenden Schritte (a) bis (c). Schritt (a) ist ein Schritt des Ausbildens einer Flash-Speicherzelle auf einem Halbleitersubstrat. Schritt (b) ist ein Schritt des Ausbildens einer Verdrahtung, welche ein Metall in der Flash-Speicherzelle einschließt. Schritt (c) ist ein Schritt des Ausbildens einer zweiten Zwischenlagenisolierschicht mit mehrschichtigem Aufbau auf der Ver drahtung. Darüber hinaus ist im Schritt (c) eine Aufbringtemperatur jeder Lage des mehrschichtigen Aufbaus dieselbe.
  • Die Beanspruchung, mit der die Flash-Speicherzelle beaufschlagt wird, kann unterdrückt und somit die Wirkung erzielt werden, dass die Überschreibungsausdauer des Flash-Speicherbauteils verbessert ist.
  • Nach dem vierten Aspekt der vorliegenden Erfindung umfasst ein Herstellungsverfahren für ein Flash-Speicherbauteil die folgenden Schritte (a) bis (c). Schritt (a) ist ein Schritt des Ausbildens einer Flash-Speicherzelle auf einem Halbleitersubstrat. Schritt (b) ist ein Schritt des Ausbildens einer Verdrahtung, welche ein Metall in der Flash-Speicherzelle einschließt, und des Durchführens einer Ofenglühung. Schritt (c) ist ein Schritt des Ausbildens einer zweiten Zwischenlagenisolierschicht auf der Verdrahtung.
  • Die Beanspruchung, mit der die Flash-Speicherzelle beaufschlagt wird, kann unterdrückt und somit die Wirkung erzielt werden, dass die Überschreibungsausdauer des Flash-Speicherbauteils verbessert ist.
  • Diese und weitere Aufgaben, Merkmale, Aspekte und Vorteile der vorliegenden Erfindung gehen aus der folgenden ausführlichen Beschreibung der vorliegenden Erfindung in Zusammenschau mit den begleitenden Zeichnungen deutlicher hervor.
  • Die 1 und 2 sind Zeichnungen zur Beschreibung eines Herstellungsverfahrens für ein Flash-Speicherbauteil nach der vorliegenden Erfindung.
  • Die 3A und 3B sind Zeichnungen zur Beschreibung einer Wirkung eines Herstellungsverfahrens für einen Flash-Speicher nach einer bevorzugten Ausführungsform 1.
  • 4 ist eine Zeichnung, die ein Verhältnis zwischen einer Bedingung einer Ofenglühung darstellt, welche durchgeführt wird, wenn eine erste Zwischenlagenisolierschicht ausgebildet wird, und ΔVth im Hinblick auf das Herstellungsverfahren für den Flash-Speicher nach der bevorzugten ersten Ausführungsform.
  • Die 5A und 5B sind Zeichnungen zur Beschreibung einer Wirkung eines Herstellungsverfahrens für einen Flash-Speicher nach einer bevorzugten Ausführungsform 2.
  • Die 6A und 6B sind Zeichnungen zur Beschreibung einer Wirkung eines Herstellungsverfahrens für einen Flash-Speicher nach einer bevorzugten Ausführungsform 3.
  • 7 ist eine graphische Darstellung von Veränderungen einer Löschdauer, die einer Überschreibungsmenge entspricht, im Hinblick auf ein Flash-Speicherbauteil nach einer bevorzugten Ausführungsform 4.
  • BESCHREIBUNG DER BEVORZUGTEN AUSFÜHRUNGSFORMEN
  • Bevorzugte Ausführungsform 1
  • Was zuvor hinsichtlich des allgemeinen Herstellungsprozesses für die Halbleiterstruktur, die einen miniaturisierten Aufbau hat, beschrieben wurde, gilt auch für die kurzfristige Wärmebehandlung mittels der Lampenglühung. Deshalb wird die Lampenglühung natürlich auch in einem Herstellungsprozess für die Vorrichtung eingesetzt, die den Flash-Speicher (das Flash-Speicherbauteil) aufweist.
  • Der vorliegende Erfinder fand heraus, dass hinsichtlich des Herstellungsprozesses für das Flash-Speicherbauteil, wenn Ofenglühung als Wärmebehandlung für eine vorbestimmte Zwischenlagenisolierschicht verwendet wird, die überschreibbare Menge im Vergleich dazu, wenn nur die Lampenglühung eingesetzt wird, verbessert ist.
  • Im Allgemeinen wird ein CVD-Verfahren (Abscheiden von Schichten aus der Gasphase) unter Normaldruck zur Ausbildung einer Zwischenlagenisolierschicht verwendet, die eine Flash-Speicherzelle bedeckt, und dessen Abscheidungstemperatur beträgt 300 bis 400°C. Wird Lampenglühung als Wärmebehandlung für eine solche Zwischenlagenisolierschicht verwendet, steigt die Temperatur dieser Zwischenlagenisolierschicht plötzlich an, die somit tendenziell schnell schrumpft. Überdies nimmt man an, dass eine durch dieses Schrumpfen hervorgerufene Belastung sich auf die Flash-Speicherzelle auswirkt und die Überbeschreibungsausdauer des Flash-Speicherbauteils senkt.
  • Die 1 und 2 sind Zeichnungen zur Beschreibung eines Herstellungsverfahrens für ein Flash-Speicherbauteil nach der vorliegenden Erfindung und einer Querschnittsansicht, wenn eine erste Zwischenlagenisolierschicht ausgebildet ist, die eine Flash-Speicherzelle bedeckt. In den 1 und 2 ist eine Speicherelementzone, welche die Flash-Speicherzelle umfasst, auf der linken Seite dargestellt, und eine periphere Schaltungszone ist auf der rechten Seite dargestellt.
  • Ein Herstellungsverfahren für das Flash-Speicherbauteil nach der bevorzugten Ausführungsform 1 wird auf der Basis von 1 und 2 beschrieben. Als Erstes wird in einem allgemein bekanntenen Vorgang die Flash-Speicherzelle, welche ein schwebendes Gate 11, ein Steuergate 12 und eine Source-/Drainzone 101 umfasst, in der Speicherelementzone auf einem Halbleitersubstrat 100 ausgebildet, und ein Transistor, welcher das Steuergate 12 und eine Source-/Drainzone 102 umfasst, wird in der peripheren Schaltungszone auf dem Halbleitersubstrat 100 ausgebildet.
  • Danach wird eine erste Zwischenlagenisolierschicht 10, die aus einer mehrschichtigen Struktur aus einer TEOS-Schicht (Tetraethylorthasilicat-Schicht) 13, einer NSG-Schicht (undotierten Silicatglasschicht) 14, einer BPTEOS-Schicht (Borphosphotetraethylorthosilicat-Schicht) 15 und einer NSG-Schicht 16 besteht, auf der Flash-Speicherzelle ausgebildet. Als Erstes wird als ihre unterste Schicht die TEOS-Schicht 13 mittels eines CVD-Verfahrens unter niedrigem Druck auf der Flash-Speicherzelle ausgebildet, um ein Cobaltsilicid (CoSi) selektiv auf dem blanken Transistor der peripheren Schaltungszone auszubilden (die im Folgenden als „SP-TEOS-Schicht" („TEOS-Silicidschutzschicht") bezeichnet wird. Darüber hinaus wird nach der Ausbildung des Cobaltsilicids auf dem Transistor der peripheren Schaltungszone die NSG-Schicht 14 mittels des CVD-Verfahrens unter Normaldruck ausgebildet, um zu verhindern, dass ein Störstaff, mit dem die BPTEOS-Schicht 15 der oberen Schicht dotiert wird, in eine aktive Schicht dieses Transistors eindringt. Als Nächstes wird die BPTEOS-Schicht 15 mittels des CVD-Verfahrens unter Normaldruck abgeschieden und zusätzlich eine Lampenglühung dreißig Sekunden lang bei 800°C zum Sintern durchgeführt.
  • Als Nächstes wird eine Oberfläche der BPTEOS-Schicht 15 mittels eines CMP-Verfahrens (chemisch-mechanischen Polierverfahrens) geglättet und die NSG-Schicht 16 mittels des CVD-Verfahrens unter Normaldruck als oberste Schicht einer ersten Zwischenlagenisolierschicht 10 abgeschieden. Hier wird nach der Ausbildung der NSG-Schicht 1b die Wärmebehandlung zum Sintern durchgeführt. Herkömmlicher Weise wird die Lampenglühung als Wärmebehandlung dreißig Sekunden lang bei 800°C durchgeführt, in dieser bevorzugten Ausführungsform jedoch kommt statt dessen noch eine dreißigminütige Ofenglühung bei 800°C hinzu. Als Atmosphäre für diese Ofenglühung wird beispielsweise eine Wasserstoffatmosphäre, Stickstoffatmosphäre oder Argonatmosphäre etc. genannt, und jede davon kann eingesetzt werden.
  • Danach wird, nachdem ein (nicht dargestellter) Kontakt auf der Zwischenlagenisolierschicht 10 ausgebildet wurde, wie in 2 gezeigt, eine erste Aluminiumverdrahtung 21 und eine zweite Zwischenlagenisolierschicht 20 darauf ausgebildet, die aus einem zweischichtigen Aufbau aus einer HDP-Schicht 22 und einer TEOS-Plasmaschicht 23 besteht. Und darüber hinaus wird, nachdem ein (nicht dargestellter) Kontakt auf der zweiten Zwischenlagenisolierschicht 20 ausgebildet wurde, eine zweite Aluminiumschicht 31 und eine dritte Zwischenlagenisolierschicht 30 darauf ausgebildet, die aus einem zweischichtigen Aufbau aus einer HDP-Schicht 32 und einer TEOS-Plasmaschicht 33 besteht. Und nachdem ein (nicht dargestellter) Kontakt auf der dritten Zwischenlagenisolierschicht 30 ausgebildet wurde, wird eine dritte Aluminiumverdrahtung 41, die eine oberste Verdrahtung ist, ausgebildet und schließlich eine Oberfläche des Bauteils mit einer Glasbeschichtung 42 bedeckt.
  • Hier ist das Flash-Speicherbauteil mit einem Verdrahtungsaufbau aus drei Schichten über der Flash-Speicherzelle als Beispiel beschrieben, eine Anwendung der vorliegenden Erfindung ist jedoch nicht darauf beschränkt. Beispielsweise ist klar, dass sie sich auch auf jedes andere Flash-Speicherbauteil anwenden lässt, das einen Verdrahtungsaufbau aus einer Schicht oder einen Verdrahtungsaufbau mit zwei oder mehr Schichten aufweist.
  • In der vorstehenden Beschreibung wird die Ofenglühung zu dem Zeitpunkt durchgeführt, nachdem die NSG-Schicht 16 in der ersten Zwischenlagenisolierschicht 10 ausgebildet wurde, der Zeitpunkt, wann die Ofenglühung durchgeführt wird, ist in der vorliegenden Erfindung aber nicht auf diesen beschränkt. Beispielweise kann die Ofenglühung als Wärmebehandlung direkt nach dem Abscheiden der BPTEOS-Schicht 15 erfolgen.
  • Die Ofenglühung kann sowohl als Wärmebehandlung direkt nach dem Abscheiden der BPTEOS-Schicht 15 als auch als Wärmebehandlung nach dem Ausbilden der NSG-Schicht 16 durchgeführt werden. Aufgrund der Tatsache jedoch, dass die Ofenglühung zur Behandlung vergleichsweise lang dauert, kann die Herstellungseffizienz stark negativ beeinflusst werden, wenn die Ofenglühung öfter durchgeführt wird.
  • Die 3A und 3B sind Zeichnungen zur Beschreibung einer Wirkung der bevorzugten Ausführungsform 1 und Verteilungsdarstellungen eines Schwankungsbetrags ΔVth einer Gate-Schwellenspannung auf einem Wafer, wenn ein Transistor mit schwebender Elektrode der Flash-Speicherzelle mit einer vorbestimmten Belastung beaufschlagt wird. Es kann davon ausgegangen werden, dass, je kleiner der Wert von ΔVth ist, die Überschreibungsausdauer dieser Speicherzelle umso höher ist. 3A ist eine Verteilungsdarstellung auf einem Wafer, bei dem das Flash-Speicherbauteil ausgebildet ist, welches die erste Zwischenlagenisolierschicht 10 aufweist, die mittels eines herkömmlichen Herstellungsverfahrens ausgebildet wird (d.h., dass nur die Lampenglühung bei der Ausbildung jeder Schicht zum Sintern eingesetzt wird). 3B ist eine Verteilungsdarstellung auf einem Wafer, bei dem das Flash-Speicherbauteil ausgebildet ist, welches die erste Zwischenlagenisolierschicht 10 aufweist, die mittels des Herstellungsverfahrens nach der bevorzugten Ausführungsform 1 ausgebildet wird.
  • Jedes Flash-Speicherbauteil der 3A und 3B wird unter gleichen Bedingungen hergestellt, mit der Ausnahme des Ausbildungsprozesses für die erste Zwischenlagenisolierschicht 10. Darüber hinaus basieren die 3A und 3B auf Daten, die von Wafern aus ein und demselben Los stammen.
  • Wie in den 3A und 3B im Hinblick auf das Flash-Speicherbauteil nach der vorliegenden bevorzugten Ausführungsform gezeigt ist, kann bestätigt werden, dass ΔVth im Vergleich zum herkömmlichen Flash-Speicherbauteil um ca. 1,0 V verbessert ist, Das heißt, dass nach dem Herstellungsverfahren für den Flash-Speicher nach der vorliegenden bevorzugten Ausführungsform die Verbesserung der Überschreibungs ausdauer der Speicherzelle erzielt werden kann.
  • 4 ist eine Zeichnung, die Veränderungen von ΔVth für den Fall zeigt, dass Temperatur, Atmosphäre und Zeitpunkt der Ofenglühung verändert werden, die bei der Ausbildung der ersten Zwischenlagenisolierschicht 19 durchgeführt wird. Aus 4 ist die nachfolgende Beschreibung ersichtlich. Und zwar, 1.) wenn die Temperatur des Ofenglühens auf 600°C oder darüber ansteigt, ist die Wirkung, ΔVth zu unterdrücken, besonders verbessert. 2.) Die Ofenglühung in der Wasserstoffatmosphäre hat eine größere Wirkung, ΔVth zu unterdrücken als die Ofenglühung in der Stickstoffatmosphäre. 3.) Hinsichtlich des Zeitpunkts zum Durchführen der Ofenglühung, hat die Durchführung eine größere Wirkung, ΔVth zu unterdrücken, wenn sie durchgeführt wird, nachdem die NSG-Schicht 16 ausgebildet wurde, welche die oberste Schicht der ersten Zwischenlagenisolierschicht 10 ist, als die Durchführung direkt nach der Ausbildung der BPTEOS-Schicht 15. Darüber hinaus kann jedoch, auch wenn die Darstellung weggelassen wurde, die Wirkung, ΔVth zu unterdrücken, auch mittels der Ofenglühung in Argonatmosphäre erzielt werden. Die zu erzielende Wirkung ist aber geringer als in Wasserstoffatmosphäre.
  • Das heißt, dass die Verbesserung der Überschreibungsausdauer des Flash-Speicherbauteils wirksamer erzielt werden kann, wenn die Tempe ratur der Ofenglühung bei der Ausbildung der ersten Zwischenlagenisolierschicht auf 600°C oder darüber, die Atmosphäre dieser Ofenglühung auf eine Wasserstoffatmosphäre und der Zeitpunkt zum Durchführen der Glühung auf einen Zeitpunkt nach der Ausbildung der NSG-Schicht 16 eingestellt wird, welche die oberste Schicht der ersten Zwischenlagenisolierschicht 10 ist.
  • Die vorstehende Beschreibung basiert auf der Annahme, dass die Temperatur der Lampenglühung, die bei der Ausbildung der ersten Zwischenlagenisolierschicht 10 durchgeführt wird, 800°C sein soll, dieselbe Temperatur wie die der Lampenglühung im herkömmlichen Herstellungsverfahren, jedoch kann im Falle der Ofenglühung dadurch, dass die Wärmebehandlungsdauer länger wird als im Falle der Lampenglühung, der Transistor beeinträchtigt werden (z.B. Kanalkurzschluss, etc.) In diesem Falle ist es wünschenswert, die Temperatur dieser Ofenglühung zu senken. Wird jedoch die Temperatur gesenkt, ist zu erwarten, dass das Problem auftauchen kann, dass auch eine Aktivierungsrate eines Störstoffs in der Source-/Drainzone etc. des Transistors gesenkt ist. Es wird davon ausgegangen, dass das Problem durch das Durchführen der Lampenglühung, nachdem der Kontakt ausgebildet und der Störstoff etc. injiziert wurde, gelöst werden kann.
  • Bevorzugte Ausführungsform 2
  • In der vorliegenden bevorzugten Ausführungsform wird ein Ausbildungsprozess für eine Verdrahtung beschrieben, die über einer Flash-Speicherzelle und einer Zwischenlagenisolierschicht ausgebildet wird, welche die Verdrahtung nach der vorliegenden Erfindung bedeckt.
  • Die Zwischenlagenisolierschicht, welche die Verdrahtung bedeckt, die über der Flash-Speicherzelle ausgebildet wird, wird durch Abscheiden einer HDP-Schicht (einer hochdichten Plasmaschicht), welche bezüglich der Deckeigenschaft direkt auf der Verdrahtung überlegener ist, durch Abscheiden einer TEOS-Plasmaschicht darauf und Glätten ausgebildet. Im Allgemeinen beträgt die Abscheidungstemperatur der HDP-Schicht um die 300°C, und die der TEOS-Plasmaschicht 400°C. Der vorliegende Erfinder denkt, dass aufgrund der Tatsache, dass sich die Abscheidungstemperaturen voneinander unterscheiden, bei der Abscheidung der TEOS-Plasmaschicht die Temperatur der HDP-Schicht plötzlich ansteigt und die HDP-Schicht dadurch zum schnellen Schrumpfen neigt, die durch dieses Schrumpfen verursachte Belastung die untere Flash-Speicherzelle beaufschlagt und die Überschreibungsausdauer senkt.
  • Nun wird ein Herstellungsprozess für das Flash-Speicherbauteil nach der vorliegenden bevorzugten Ausführungsform beschrieben. Als Erstes wird die Flash-Speicherzelle durch denselben Schritt wie die in 1 gezeigte bevorzugte Ausführungsform 1 in der Speicherelementzone auf dem Halbleitersubstrat 100 ausgebildet, der Transistor wird in der peripheren Schaltungszone auf dem Halbleitersubstrat 100 ausgebildet, und die erste Zwischenlagenisolierschicht 10 wird auf diesen ausgebildet.
  • Danach wird, nachdem ein (nicht dargestellter) Kontakt auf der ersten Zwischenlagenisolierschicht 10 ausgebildet wurde, wie in 2 gezeigt, eine erste Aluminiumverdrahtung 21 ausgebildet, und es wird eine HDP-Schicht 22 bei einer Abscheidungstemperatur von 300°C darauf ausgebildet. In der vorliegenden bevorzugten Ausführungsform kommt zu diesem Zeitpunkt noch eine fünfzehnminütige Ofenglühung bei 400°C hinzu. Es kann beispielsweise eine Wasserstoff-, Stickstoff-, Argonatmosphäre etc. die Atmosphäre für diese Ofenglühung sein. Im Ergebnis wird die Temperatur der HDP-Schicht 22 (Wafertemperatur) 400°C betragen. Darüber hinaus lässt man die TEOS-Plasmaschicht 23 auf dieser HDP-Schicht 22 bei einer Abscheidungstemperatur von 400°C abscheiden, derselben Temperatur wie diejenige der zuvor beschriebenen Ofenglühung. Das heißt, dass dabei die Abscheidungstemperatur der TEOS-Plasmaschicht 23 dieselbe ist wie die Temperatur der HDP-Schicht 22. Darüber hinaus wird die Oberfläche der TEOS-Plasmaschicht 23 mittels CMP geglättet und die Ausbildung der zweiten Zwischenlagenisolierschicht 20 fertiggestellt.
  • Nach der vorliegenden bevorzugten Ausführungsform wird dabei die Abscheidungstemperatur der TEOS-Plasmaschicht 23 gleich der Temperatur der HDP-Schicht 22, indem die Ofenglühung mit derselben Temperatur wie die Abscheidungstemperatur der TEOS-Plasmaschicht 23 hinzukommt, welche nach der Ausbildung der HDP-Schicht 22 abgeschieden wird. Dementsprechend schrumpft während der Abscheidung der TEOS-Plasmaschicht 23 die HDP-Schicht 22 nicht schnell, und somit wird die Belastung unterdrückt, mit der die untere Flash-Speicherzelle beaufschlagt wird.
  • Nachdem ein (nicht dargestellter) Kontakt auf der zweiten Zwischenlagenisolierschicht 20 ausgebildet wurde, wird die zweite Aluminiumverdrahtung 31 ausgebildet, und die dritte Zwischenlagenisolierschicht 30 wird darauf mit demselben Verfahren wie die zuvor beschriebene zweite Zwischenlagenisolierschicht 20 ausgebildet. Das heißt, die HDP-Schicht 32 wird bei einer Temperatur von 300°C auf der zweiten Aluminiumverdrahtung 31 ausgebildet und es kommt eine fünfzehnminütige Ofenglühung bei 400°C hinzu. Als Nächstes lässt man die TEOS-Plasmaschicht 33 bei einer Abscheidungstemperatur von 400°C darauf abscheiden, ihre Oberfläche wird durch CMP geglättet, und die dritte Zwischenlagenisolierschicht 30 wird ausgebildet. Auch in diesem Fall schrumpft bei der Abscheidung der TEOS-Plasmaschicht 33 die HDP-Schicht 32 nicht schnell, und somit wird die Belastung unterdrückt, mit der die untere Flash-Speicherzelle beaufschlagt wird.
  • Danach wird, genauso wie die bevorzugte Ausführungsform 1, nachdem der (nicht dargestellte) Kontakt über der dritten Zwischen lagenisolierschicht 30 ausgebildet wurde, die dritte Aluminiumverdrahtung 41, welche die oberste Verdrahtung ist, ausgebildet und schließlich die Oberfläche des Bauteils mit der Glasbeschichtung 42 bedeckt.
  • Auch in der vorliegenden bevorzugten Ausführungsform ist das Flash-Speicherbauteil, welches den Verdrahtungsaufbau aus drei Schichten auf der Flash-Speicherzelle aufweist, als Beispiel beschrieben, dennoch ist aber klar, dass sie sich auch auf jedes andere Flash-Speicherbauteil anwenden lässt, das einen Verdrahtungsaufbau aus einer Schicht oder einen Verdrahtungsaufbau mit zwei oder mehr Schichten aufweist.
  • Die 5A und 5B sind Zeichnungen zur Beschreibung einer Wirkung der bevorzugten Ausführungsform 2 und Verteilungsdarstellungen eines Schwankungsbetrags ΔVth einer Gate-Schwellenspannung auf einem Wafer, wenn ein Transistor mit schwebender Elektrode der Flash-Speicherzelle mit einer Belastung beaufschlagt wird. 5A ist eine Verteilungsdarstellung auf dem Wafer, auf dem das Flash-Speicherbauteil ausgebildet wird, welches die zweite und dritte Zwischenlagenisolierschicht 20 und 30 aufweist, die mittels eines herkömmlichen Herstellungsprozesses ausgebildet sind (d.h. die HDP-Schichten 22 und 32 werden bei einer Abscheidungstemperatur von 300°C abgeschieden, und die TEOS-Plasmaschichten 23 und 33 werden bei einer Abscheidungstemperatur von 400°C ohne zusätzliche Ofenglühung abgeschieden). 5B ist die Verteilungsdarstellung auf dem Wafer, auf dem das Flash-Speicherbauteil ausgebildet wird, welches die erste und zweite Zwischenlagenisolierschicht 20 und 30 aufweist, die mittels des Herstellungsprozesses nach der bevorzugten Ausführungsform 2 ausgebildet werden.
  • Jedes Flash-Speicherbauteil der 5A und 5B wird unter gleichen Bedingungen ausgebildet, mit der Ausnahme des Ausbildungsprozesses für die zweite Zwischenlagenisolierschicht 10, und die erste Zwischenlagenisolierschicht 10, welche beide Flash-Speicherbauteile aufweisen, wird mittels des Ausbildungsprozesses für die bevorzugte Ausführungsform 1 ausgebildet. Darüber hinaus basieren die 5A und 5B auf Daten, die von Wafern aus ein und demselben Los stammen.
  • Wie in den 5A und 5B im Hinblick auf das Flash-Speicherbauteil nach der vorliegenden bevorzugten Ausführungsform gezeigt ist, kann bestätigt werden, dass ΔVth im Vergleich zum herkömmlichen Flash-Speicherbauteil um ca. 0,6 V verbessert ist. Das heißt, dass nach dem Herstellungsverfahren für den Flash-Speicher nach der vorliegenden bevorzugten Ausführungsform die Verbesserung der Überschreibungsausdauer der Speicherzelle erzielt werden kann.
  • Wie vorstehend beschrieben, kann jede Atmosphäre, Wasserstoff-, Stickstoff- Argonsatmosphäre etc. beispielsweise die Atmosphäre für die Ofenglühung sein, die zur HDP-Schicht 22 hinzukommt, der vorliegende Erfinder bestätigt jedoch, dass im Falle der Durchführung der Ofenglühung unter Wasserstoffatmosphäre die Verbesserung der Überschreibungsausdauer des Flash-Speicherbauteils wirksamer erzielt werden kann.
  • Bevorzugte Ausführungsform 3
  • Ein Herstellungsverfahren für das Flash-Speicherbauteil nach der bevorzugten Ausführungsform 3 wird nun beschrieben. Als Erstes wird durch denselben Schritt wie die bevorzugte Ausführungsform 1, wie in 1 gezeigt ist, die Flash-Speicherzelle in der Speicherelementzone auf dem Halbleitersubstrat 100 ausgebildet, der Transistor wird in der peripheren Schaltungszone auf dem Halbleitersubstrat 100 ausgebildet, und die erste Zwischenlagenisolierschicht 10 wird auf diesen ausgebildet.
  • Danach wird, nachdem ein (nicht dargestellter) Kontakt auf der Zwischenlagenisolierschicht 10 ausgebildet wurde, wie in 2 gezeigt, eine erste Aluminiumverdrahtung 21 ausgebildet, und es wird eine HDP-Schicht 22 bei einer Abscheidungstemperatur von 400°C darauf ausgebildet. Darüber hinaus lässt man die TEOS-Plasmaschicht 23 auf dieser HDP-Schicht 22 bei einer Abscheidungstemperatur von 400°C abscheiden, derselben Abscheidungstemperatur der HDP-Schicht 22 wie zuvor beschrieben. Das heißt, dass dabei die Abscheidungstemperatur der TEOS-Plasmaschicht 23 dieselbe ist wie die Temperatur der HDP-Schicht 22 (Wafertemperatur). Darüber hinaus wird die Oberfläche der TEOS-Plasmaschicht 23 mittels CMP geglättet und die Ausbildung der zweiten Zwischenlagenisolierschicht 20 fertiggestellt.
  • Nach der vorliegenden bevorzugten Ausführungsform wird die Abscheidungstemperatur der HDP-Schicht 22 auf dieselbe wie die Abscheidungstemperatur der TEOS-Plasmaschicht 23 eingestellt, die danach abgeschieden wird, und deshalb schrumpft während der Abscheidung der TEOS-Plasmaschicht 23 die HDP-Schicht 22 nicht schnell, wodurch die Belastung, mit der die untere Flash-Speicherzelle beaufschlagt wird, unterdrückt wird.
  • Nachdem ein (nicht dargestellter) Kontakt auf der zweiten Zwischenlagenisolierschicht 20 ausgebildet wurde, wird die zweite Aluminiumverdrahtung 31 ausgebildet, und die dritte Zwischenlagenisolierschicht 30 wird darauf mit demselben Verfahren wie die zuvor beschriebene zweite Zwischenlagenisolierschicht 20 ausgebildet. Das heißt, sowohl die HDP-Schicht 32 als auch die TEOS-Plasmaschicht 33 werden bei einer Temperatur von 400° abgeschieden, die Oberfläche der TEOS-Plasmaschicht 33 wird durch CMP geglättet, und die dritte Zwischenlagenisolierschicht 30 wird ausgebildet. Im Ergebnis schrumpft während der Abscheidung der TEOS-Plasmaschicht 33 die HDP-Schicht 32 nicht schnell, wodurch die Belastung, mit der die untere Flash-Speicherzelle beaufschlagt wird, unterdrückt wird.
  • Danach wird, genauso wie die bevorzugte Ausführungsform 1, nachdem der (nicht dargestellte) Kontakt auf der dritten Zwischenlagenisolierschicht 30 ausgebildet wurde, die dritte Aluminiumverdrahtung 41, welche die oberste Verdrahtung ist, ausgebildet und schließlich die Oberfläche des Bauteils mit der Glasbeschichtung 42 bedeckt.
  • Auch in der vorliegenden bevorzugten Ausführungsform ist das Flash-Speicherbauteil, welches den Verdrahtungsaufbau aus drei Schichten auf der Flash-Speicherzelle aufweist, als Beispiel beschrieben, dennoch ist aber klar, dass sie sich auch auf jedes andere Flash-Speicherbauteil anwenden lässt, das einen Verdrahtungsaufbau aus einer Schicht oder einen Verdrahtungsaufbau mit zwei oder mehr Schichten aufweist.
  • Die 6A und 6B sind Zeichnungen zur Beschreibung einer Wirkung der bevorzugten Ausführungsform 3 und Verteilungsdarstellungen eines Schwankungsbetrags ΔVth einer Gate-Schwellenspannung auf einem Wafer, wenn ein Transistor mit schwebender Elektrode der Flash-Speicherzelle mit einer Belastung beaufschlagt wird. 6A ist eine Verteilungsdarstellung auf dem Wafer, auf dem das Flash-Speicherbauteil ausgebildet ist, welches die zweite und dritte Zwischenlagenisolierschicht 20 und 30 aufweist, die mittels eines herkömmlichen Herstellungsprozesses ausgebildet sind (d.h. die HDP-Schichten 22 und 32 werden jeweils bei einer Abscheidungstemperatur von 300°C abgeschieden, und die TEOS-Plasmaschichten 23 und 33 werden bei einer Abscheidungstemperatur von 400°C abgeschieden). 6B ist die Verteilungsdarstellung auf dem Wafer, auf dem das Flash-Speicherbauteil ausgebildet ist, welches die zweite und dritte Zwischenlagenisolierschicht 20 und 30 aufweist, die mittels des Herstellungsprozesses nach der bevorzugten Ausführungsform 3 ausgebildet werden.
  • Jedes Flash-Speicherbauteil der 6A und 6B wird unter gleichen Bedingungen ausgebildet, mit der Ausnahme des Ausbildungsprozesses für die zweite Zwischenlagenisolierschicht 20, und die erste Zwischenlagenisolierschicht 10, welche beide Flash-Speicherbauteile aufweisen, wird mittels des herkömmlichen Ausbildungsprozesses ausgebildet (nur die Lampenglühung wird als Wärmebehandlung für jede Schicht eingesetzt). Darüber hinaus basieren die 6A und 6B auf Daten, die von Wafern aus ein und demselben Los stammen.
  • Wie in den 5A und 5B im Hinblick auf das Flash-Speicherbauteil nach der vorliegenden bevorzugten Ausführungsform gezeigt ist, kann bestätigt werden, dass ΔVth im Vergleich zum herkömmlichen Flash-Speicherbauteil um ca. 0,7 V verbessert ist. Das heißt, dass nach dem Herstellungsverfahren für den Flash-Speicher nach der vorliegenden bevorzugten Ausführungsform die Verbesserung der Überschreibungsausdauer der Speicherzelle erzielt werden kann.
  • In der vorstehenden Beschreibung werden sowohl die beiden HDP-Schichten 22 und 32 als auch die beiden TEOS-Plasmaschichten 23 und 33 ausgebildet, indem die Abscheidungstemperatur auf 400°C eingestellt wird, beide können aber auch auf 300°C eingestellt werden, und es kann eine der oben beschriebenen ähnliche Wirkung erzielt werden.
  • In der vorliegenden bevorzugten Ausführungsform sind die zweite Zwischenlagenisolierschicht 20 und die dritte Zwischenlagenisolierschicht 30, welche jeweils den zweischichtigen Aufbau aufweisen, als Beispiel beschrieben, eine Anwendung der vorliegenden Erfindung ist jedoch nicht darauf beschränkt und sie können auch den mehrschichtigen Aufbau aus den drei oder mehr Schichten haben. In diesem Fall kann dadurch, dass alle Schichten dieses mehrschichtigen Aufbaus mit derselben Abscheidungstemperatur ausgebildet werden, die Belastung unterdrückt werden, die entsteht, wenn jede einzelne Schicht ausgebildet wird.
  • Bevorzugte Ausführungsform 4
  • Der vorliegende Erfinder fand heraus, dass die Überschreibungsausdauer der Flash-Speicherzelle verbessert ist, wenn eine zusätzliche Ofenglühung an der Verdrahtung vorgenommen wird, die über der Flash-Speicherzelle, nachdem auch diese ausgebildet wurde, ausgebildet wird. Es wird angenommen, dass dies der Fall ist, weil die Belastung, die bei der Ausbildung der Verdrahtung entsteht, die Zwischenlagenisolierschicht bis zur Flash-Speicherzelle durchdringt, und die Belastung durch diese Ofenglühung, nachdem die Verdrahtung ausgebildet wurde, abgebaut wird.
  • Ein Herstellungsverfahren für das Flash-Speicherbauteil nach der bevorzugten Ausführungsform 4 wird nun beschrieben. Als Erstes wird durch denselben Schritt wie die bevorzugte Ausführungsform 1, wie in 1 gezeigt ist, die Flash-Speicherzelle in der Speicherelementzone auf dem Halbleitersubstrat 100 ausgebildet, der Transistor wird in der peripheren Schaltungszone auf dem Halbleitersubstrat 100 ausgebildet, und die erste Zwischenlagenisolierschicht 10 wird auf diesen ausgebildet.
  • Danach wird, nachdem ein (nicht dargestellter) Kontakt auf der ersten Zwischenlagenisolierschicht 10 ausgebildet wurde, wie in 2 gezeigt, eine erste Aluminiumverdrahtung 21 ausgebildet. In der vorliegenden bevorzugten Ausführungsform wird dabei die Ofenglühung bei 400°C fünfzehn Minuten lang durchgeführt. Jede Atmosphäre, Wasserstoff-, Stickstoff-, Argonatmosphäre etc. kann als Atmosphäre für diese Ofenglühung eingesetzt werden. Darüber hinaus wird dadurch, dass man die HDP-Schicht 22 und die TEOS-Plasmaschicht 23 bei der vorbestimmten Abscheidungstemperatur darauf abscheiden lässt, und die Oberfläche durch CMP geglättet wird, die zweite Zwischenlagenisolierschicht 20 ausgebildet.
  • Nachdem ein (nicht dargestellter) Kontakt auf der zweiten Zwischenlagenisolierschicht 20 ausgebildet wurde, wird die zweite Aluminiumverdrahtung 31 ausgebildet und dabei, auf dieselbe Weise wie im zuvor beschriebenen Fall der Ausbildung der ersten Aluminiumverdrahtung 21, kommt die fünfzehnminütige Ofenglühung bei 400°C hinzu. Darüber hinaus wird dadurch, dass man die HDP-Schicht 32 und die TEOS-Plasmaschicht 33 bei der vorbestimmten Abscheidungstemperatur darauf abscheiden lässt, und die Oberfläche durch CMP geglättet wird, die dritte Zwischenlagenisolierschicht 30 ausgebildet.
  • Und nachdem auf dieselbe Weise wie bei der bevorzugten Ausführungsform 1 ein (nicht dargestellter) Kontakt auf der dritten Zwischenlagenisolierschicht 30 ausgebildet wurde, wird eine dritte Aluminiumverdrahtung 41, welche die oberste Verdrahtung ist, ausgebildet und schließlich eine Oberfläche des Bauteils mit einer Glasbeschichtung 42 bedeckt.
  • Durch Durchführen der Ofenglühung bei der Ausbildung der ersten Aluminiumverdrahtung 21 und der zweiten Aluminiumverdrahtung 31 über der Flash-Speicherzelle wie bei der vorliegenden bevorzugten Ausführungsform wird die Überschreibungsausdauer des Flash-Speicherbauteils verbessert.
  • 7 ist eine graphische Darstellung, die Veränderungen einer Löschzeit darstellt, die einer Überschreibungsmenge (Schreib-/Löschmenge) im Hinblick auf ein Flash-Speicherbauteil nach der vorliegenden bevorzugten Ausführungsform entspricht. In 7 ist der Vergleich zwischen einem Fall beschrieben, bei dem die Ofenglühung, die nach der Ausbildung der ersten Aluminiumverdrahtung 21 und der zweiten Aluminiumverdrahtung 31 in Stickstoffatmosphäre durchgeführt wird (Proben 1 und 2) und einem Fall, bei dem die Ofenglühung, die nach der Ausbildung der ersten Aluminiumverdrahtung 21 und der zweiten Aluminiumverdrahtung 31 in Wasserstoffatmosphäre durchgeführt wird (Proben 3 und 4). Wie aus 7 ersichtlich wird, ist im Falle der Durchführung dieser Ofenglühung in der Wasserstoffatmosphäre die Verschlechterung der Löschzeit nach oftmaligem Überschreiben im Vergleich zu dem Fall unterdrückt, bei dem diese Ofenglühung in Stickstoffatmosphäre stattfand. Das heißt bei der vorliegenden Ausführungsform, dass durch das Durchführen der Ofenglühung nach der Ausbildung der ersten Aluminiumverdrahtung 21 und der zweiten Aluminiumverdrahtung 31 in Wasserstoffatmosphäre die Verbesserung der Überschreibungsausdauer des Flash-Speicherbauteils wirksamer erzielt werden kann.
  • In der vorstehend erfolgten Beschreibung unterblieb die Erläuterung der Abscheidungstemperatur der HDP-Schichten 22 und 32 und der TEOS-Plasmaschichten 23 und 33, dennoch ist es wünschenswert, sie auszubilden, indem die Abscheidungstemperatur, ähnlich der Temperatur der Ofenglühung nach dem Ausbilden der Verdrahtungen 21 und 31 auf 400°C eingestellt wird. Wie aus der vorstehend beschriebenen bevorzugten Ausführungsform 3 ersichtlich ist, wird die Belastung unterdrückt, die entsteht, wenn die zweite Zwischenlagenisolierschicht 20 und die dritte Zwischenlagenisolierschicht 30 ausgebildet wird, und somit kann die Verbesserung der Überschreibungsausdauer des Flash-Speicherbauteils noch mehr erzielt werden.
  • Bei den bevorzugten Ausführungsformen 2 bis 4 wurde beschrieben, dass die Abscheidungstemperatur jeder Schicht der zweiten Zwischenlagenisolierschicht 20 und der dritten Zwischenlagenisolierschicht 30 und die Temperatur der Ofenglühung dieselbe ist. Von Haus aus weisen aber Abscheidungsvorrichtungen und Ofenglühungsanlagen Temperaturfehler auf, und somit ist es oftmals schwierig, die Temperaturen vollständig einander anzupassen. Dennoch befindet sich ein innerhalb 10% liegender Temperaturunterschied innerhalb der zulässigen Grenze, um die Wirkung der vorliegenden Erfindung voll zu erzielen.
  • Die Aluminiumverdrahtung wird als erste Verdrahtung 21, zweite Verdrahtung 31 und dritte Verdrahtung 41 beschrieben, dennoch ist eine Anwendung der vorliegenden Erfindung nicht darauf beschränkt. Beispielsweise können sie Verdrahtungen sein, die andere Metalle wie Kupfer (Cu), Wolfram (W) etc. umfassen, und sie können auch Verdrahtungen sein, die aus dem bloßen Reinmetall hergestellt sind.
  • Während die Erfindung ausführlich aufgezeigt und beschrieben wurde, ist die vorstehende Beschreibung in allen Aspekten illustrativ und nicht einschränkend. Es ist deshalb selbstverständlich, dass zahlreiche Modifizierungen und Abänderungen angedacht werden können, ohne dass dabei der Rahmen der Erfindung verlassen würde.
  • BEZUGSZEICHENLISTE
    Figure 00230001

Claims (9)

  1. Herstellungsverfahren für ein Flash-Speicherbauteil, das folgende Schritte umfasst: (a) Ausbilden einer Flash-Speicherzelle auf einem Halbleitersubstrat; und (b) Ausbilden einer ersten Zwischenlagenisolierschicht (10) auf der Flash-Speicherzelle; wobei im Schritt (b) mindestens einmal oder öfter eine Ofenglühung als Wärmebehandlung durchgeführt wird.
  2. Herstellungsverfahren für das Flash-Speicherbauteil nach Anspruch 1, wobei die erste Zwischenlagenisolierschicht (10) einen mehrschichtigen Aufbau aufweist, und im Schritt (b) die Ofenglühung durchgeführt wird, nachdem eine obere Schicht (16) des mehrschichtigen Aufbaus ausgebildet wurde.
  3. Herstellungsverfahren für das Flash-Speicherbauteil nach den Ansprüchen 1 oder 2, wobei eine Temperatur der Ofenglühung 600°C oder darüber beträgt.
  4. Herstellungsverfahren für ein Flash-Speicherbauteil, das folgende Schritte umfasst: (a) Ausbilden einer Flash-Speicherzelle auf einem Halbleitersubstrat; (b) Ausbilden von Verdrahtungen (21 und 31), welche ein Metall über der Flash-Speicherzelle umfassen; und (c) Ausbilden zweiter Zwischenlagenisolierschichten (20 und 30) auf den Verdrahtungen; wobei im Schritt (c) eine Ofenglühung mindestens einmal oder öfter als Wärmebehandlung durchgeführt wird.
  5. Herstellungsverfahren für das Flash-Speicherbauteil nach Anspruch 4, wobei die zweiten Zwischenlagenisolierschichten (20 und 30) einen mehrschichtigen Aufbau haben, und im Schritt (c) die Temperatur der Ofenglühung dieselbe ist wie die Abscheidungstemperatur einer Schicht (23), welche nach der Ofenglühung in dem mehrschichtigen Aufbau ausgebildet wird.
  6. Herstellungsverfahren für ein Flash-Speicherbauteil, das folgende Schritte umfasst: (a) Ausbilden einer Flash-Speicherzelle auf einem Halbleitersubstrat; (b) Ausbilden von Verdrahtungen (21 und 31), welche ein Metall über der Flash-Speicherzelle umfassen; und (c) Ausbilden zweiter Zwischenlagenisolierschichten (20 und 30) eines mehrschichtigen Aufbaus auf den Verdrahtungen; wobei im Schritt (c) die Abscheidungstemperatur jeder Schicht des mehrschichtigen Aufbaus dieselbe ist.
  7. Herstellungsverfahren für ein Flash-Speicherbauteil, das folgende Schritte umfasst: (a) Ausbilden einer Flash-Speicherzelle auf einem Halbleitersubstrat; (b) Ausbilden von Verdrahtungen (21 und 31), welche ein Metall über der Flash-Speicherzelle umfassen und Durchführen einer Ofenglühung; und (c) Ausbilden zweiter Zwischenlagenisolierschichten (20 und 30) auf den Verdrahtungen.
  8. Herstellungsverfahren für das Flash-Speicherbauteil nach Anspruch 7, wobei die Temperatur der Ofenglühung dieselbe ist wie die Abscheidungstemperatur der zweiten Zwischenlagenisolierschichten (20 und 30).
  9. Herstellungsverfahren für das Flash-Speicherbauteil nach einem der Ansprüche 1 bis 8, wobei die Ofenglühung in einer Wasserstoffatmosphäre durchgeführt wird.
DE10335391A 2002-11-29 2003-08-01 Herstellungsverfahren für ein Flash-Speicherbauteil Withdrawn DE10335391A1 (de)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2002-347058 2002-11-29
JP2002347058A JP2004179586A (ja) 2002-11-29 2002-11-29 フラッシュメモリ装置の製造方法

Publications (1)

Publication Number Publication Date
DE10335391A1 true DE10335391A1 (de) 2004-06-17

Family

ID=32322039

Family Applications (1)

Application Number Title Priority Date Filing Date
DE10335391A Withdrawn DE10335391A1 (de) 2002-11-29 2003-08-01 Herstellungsverfahren für ein Flash-Speicherbauteil

Country Status (6)

Country Link
US (1) US20040106255A1 (de)
JP (1) JP2004179586A (de)
KR (1) KR20040047539A (de)
CN (1) CN1505134A (de)
DE (1) DE10335391A1 (de)
TW (1) TW200409301A (de)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100852598B1 (ko) * 2006-12-23 2008-08-14 동부일렉트로닉스 주식회사 플래시 메모리 소자의 제조방법
US7687359B2 (en) * 2006-12-22 2010-03-30 Dongbu Hitek Co., Ltd. Method for fabricating flash memory device
US8034691B2 (en) 2008-08-18 2011-10-11 Macronix International Co., Ltd. HDP-CVD process, filling-in process utilizing HDP-CVD, and HDP-CVD system
KR100984973B1 (ko) * 2010-02-03 2010-10-04 (주)솔레즈 엘이디 투광기

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5656556A (en) * 1996-07-22 1997-08-12 Vanguard International Semiconductor Method for fabricating planarized borophosphosilicate glass films having low anneal temperatures
JPH10189579A (ja) * 1996-12-27 1998-07-21 Toshiba Corp 半導体装置の製造方法
US6103572A (en) * 1997-02-07 2000-08-15 Citizen Watch Co., Ltd. Method of fabricating a semiconductor nonvolatile storage device
JP3159255B2 (ja) * 1998-09-16 2001-04-23 日本電気株式会社 強誘電体容量で用いる電極のスパッタ成長方法
JP3391317B2 (ja) * 1999-10-29 2003-03-31 日本電気株式会社 不揮発性半導体装置の製造方法

Also Published As

Publication number Publication date
KR20040047539A (ko) 2004-06-05
TW200409301A (en) 2004-06-01
JP2004179586A (ja) 2004-06-24
US20040106255A1 (en) 2004-06-03
CN1505134A (zh) 2004-06-16

Similar Documents

Publication Publication Date Title
DE69433245T2 (de) Herstellungsverfahren für Halbleiterbauelement mit Kondensator von hoher dielektrischer Konstante
DE102017117796B4 (de) Verfahren zur bildung von kontaktsteckern mit verringerter korrosion
DE4440857C2 (de) Verfahren zur Herstellung einer Gateelektrode einer Halbleitervorrichtung
DE3850624T2 (de) Verfahren zum Herstellen von Halbleiterkontakten.
DE69424847T2 (de) Herstellungsverfahren von einem Aluminiumkontakt
DE69529942T2 (de) Verfahren zur Herstellung eines Halbleiterbauelements mit einem kapazitiven Element
DE10146013A1 (de) Halbleitervorrichtung und Verfahren zu ihrer Herstellung
DE102007054064A1 (de) Verfahren zum Herstellen einer Halbleitervorrichtung
DE10131716B4 (de) Verfahren zur Herstellung eines Kondensators für eine Halbleiterspeichervorrichtung durch eine zweistufige Thermalbehandlung
DE102007016897B4 (de) Verbesserter Verspannungsübertragungsmechanismus in einem Zwischenschichtdielektrikum unter Anwendung einer zusätzlichen Verspannungsschicht über einer Doppelverspannungsbeschichtung in einem Halbleiterbauelement
DE10223482A1 (de) Verfahren zum Bilden einer Metallschicht eines Halbleiterelementes
DE10345374B4 (de) Halbleiterbauteil mit einem Nickel/Kobaltsilizidgebiet, das in einem Siliziumgebiet gebildet ist und Verfahren zu seiner Herstellung
DE102004060442B4 (de) Verfahren zum Bilden einer Passivierungsschicht eines Halbleiterbauelements und Struktur einer Passivierungsschicht eines Halbleiterbauelements
DE10335391A1 (de) Herstellungsverfahren für ein Flash-Speicherbauteil
DE112004001317T5 (de) Verfahren zum Ausbilden eines Kontaktlochs mit einer Barrierenschicht in einem Bauelement und resultierendes Bauelement
DE2458734A1 (de) Verfahren zur herstellung hochohmiger widerstaende in einer integrierten halbleiterschaltung
DE102007052167B4 (de) Halbleiterbauelement und Verfahren zum Einstellen der Höhe einer Gateelektrode in dem Halbleiterbauelement
DE19726308B4 (de) Verfahren zur Bildung einer Polycidschicht bei einem Halbleiterbauelement sowie Halbleiterbauelement
DE3131875A1 (de) "verfahren zum herstellen einer halbleiterstruktur und halbleiterstruktur"
DE112011105633T5 (de) Siliziumkarbidhalbleitervorrichtung und Verfahren zu ihrer Herstellung
DE112004001250B4 (de) Verfahren zur Steuerung der Eigenschaften und Merkmale einer Gateisolationsschicht auf der Grundlage elektrischer Testdaten, und System zum Ausführen der Verfahren
DE112005001048B4 (de) Halbleitervorrichtung mit einer Abstandsschicht, die mit langsamer diffundierenden Atomen dotiert ist als das Substrat, Verfahren zur Herstellung einer solchen Halbleitervorrichtung, Metalloxid-Halbleiter und Halbleiterstruktur
DE102006053930B4 (de) Herstellungsverfahren für eine Transistor-Gatestruktur
DE4426121B4 (de) Verfahren zur Herstellung einer Halbleiterspeichervorrichtung
DE69934942T2 (de) Verfahren zur Reduzierung von Beschädigungen des Kanals durch heisse Ladungsträger

Legal Events

Date Code Title Description
OP8 Request for examination as to paragraph 44 patent law
8130 Withdrawal