DE10331560B4 - Halbleitervorrichtung mit einem Verbundbereich und ein Verfahren zur Herstellung derselben - Google Patents
Halbleitervorrichtung mit einem Verbundbereich und ein Verfahren zur Herstellung derselben Download PDFInfo
- Publication number
- DE10331560B4 DE10331560B4 DE10331560A DE10331560A DE10331560B4 DE 10331560 B4 DE10331560 B4 DE 10331560B4 DE 10331560 A DE10331560 A DE 10331560A DE 10331560 A DE10331560 A DE 10331560A DE 10331560 B4 DE10331560 B4 DE 10331560B4
- Authority
- DE
- Germany
- Prior art keywords
- concentration
- silicide layer
- region
- impurity region
- source
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 37
- 238000004519 manufacturing process Methods 0.000 title description 2
- 150000001875 compounds Chemical class 0.000 title 1
- 229910021332 silicide Inorganic materials 0.000 claims abstract description 87
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 claims abstract description 87
- 239000012535 impurity Substances 0.000 claims abstract description 83
- 125000006850 spacer group Chemical group 0.000 claims abstract description 26
- 238000000034 method Methods 0.000 claims description 12
- 238000009413 insulation Methods 0.000 claims description 7
- 150000002500 ions Chemical class 0.000 claims description 6
- 230000008569 process Effects 0.000 claims description 2
- 239000000758 substrate Substances 0.000 description 12
- 238000005468 ion implantation Methods 0.000 description 7
- 238000000206 photolithography Methods 0.000 description 6
- 239000007769 metal material Substances 0.000 description 5
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 4
- 238000012856 packing Methods 0.000 description 4
- 229920002120 photoresistant polymer Polymers 0.000 description 4
- 229910052710 silicon Inorganic materials 0.000 description 4
- 239000010703 silicon Substances 0.000 description 4
- 230000007704 transition Effects 0.000 description 4
- PXHVJJICTQNCMI-UHFFFAOYSA-N Nickel Chemical compound [Ni] PXHVJJICTQNCMI-UHFFFAOYSA-N 0.000 description 3
- 239000002800 charge carrier Substances 0.000 description 3
- 239000002019 doping agent Substances 0.000 description 3
- 238000005516 engineering process Methods 0.000 description 3
- 238000005530 etching Methods 0.000 description 3
- 229910052751 metal Inorganic materials 0.000 description 3
- 239000002184 metal Substances 0.000 description 3
- 150000004767 nitrides Chemical class 0.000 description 3
- 238000001020 plasma etching Methods 0.000 description 3
- 230000015572 biosynthetic process Effects 0.000 description 2
- 210000000746 body region Anatomy 0.000 description 2
- 238000005229 chemical vapour deposition Methods 0.000 description 2
- 229910017052 cobalt Inorganic materials 0.000 description 2
- 239000010941 cobalt Substances 0.000 description 2
- GUTLYIVDDKVIGB-UHFFFAOYSA-N cobalt atom Chemical compound [Co] GUTLYIVDDKVIGB-UHFFFAOYSA-N 0.000 description 2
- 230000000295 complement effect Effects 0.000 description 2
- 239000007943 implant Substances 0.000 description 2
- 238000002955 isolation Methods 0.000 description 2
- 238000004806 packaging method and process Methods 0.000 description 2
- 230000003071 parasitic effect Effects 0.000 description 2
- 239000002245 particle Substances 0.000 description 2
- 238000004151 rapid thermal annealing Methods 0.000 description 2
- 229910052715 tantalum Inorganic materials 0.000 description 2
- GUVRBAGPIYLISA-UHFFFAOYSA-N tantalum atom Chemical compound [Ta] GUVRBAGPIYLISA-UHFFFAOYSA-N 0.000 description 2
- 239000010936 titanium Substances 0.000 description 2
- 229910019001 CoSi Inorganic materials 0.000 description 1
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 1
- 229910008484 TiSi Inorganic materials 0.000 description 1
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 description 1
- 238000000137 annealing Methods 0.000 description 1
- 229910052785 arsenic Inorganic materials 0.000 description 1
- RQNWIZPPADIBDY-UHFFFAOYSA-N arsenic atom Chemical compound [As] RQNWIZPPADIBDY-UHFFFAOYSA-N 0.000 description 1
- 230000008859 change Effects 0.000 description 1
- 239000004020 conductor Substances 0.000 description 1
- 238000010276 construction Methods 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 230000001419 dependent effect Effects 0.000 description 1
- 238000000151 deposition Methods 0.000 description 1
- 238000011161 development Methods 0.000 description 1
- 230000018109 developmental process Effects 0.000 description 1
- 239000002784 hot electron Substances 0.000 description 1
- 238000002513 implantation Methods 0.000 description 1
- 239000011810 insulating material Substances 0.000 description 1
- 239000012774 insulation material Substances 0.000 description 1
- 238000005304 joining Methods 0.000 description 1
- 230000007257 malfunction Effects 0.000 description 1
- 230000000873 masking effect Effects 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 229910044991 metal oxide Inorganic materials 0.000 description 1
- 150000004706 metal oxides Chemical class 0.000 description 1
- 229910052759 nickel Inorganic materials 0.000 description 1
- 229910021334 nickel silicide Inorganic materials 0.000 description 1
- RUFLMLWJRZAWLJ-UHFFFAOYSA-N nickel silicide Chemical compound [Ni]=[Si]=[Ni] RUFLMLWJRZAWLJ-UHFFFAOYSA-N 0.000 description 1
- 230000003647 oxidation Effects 0.000 description 1
- 238000007254 oxidation reaction Methods 0.000 description 1
- 229910052698 phosphorus Inorganic materials 0.000 description 1
- 239000011574 phosphorus Substances 0.000 description 1
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 1
- 229920005591 polysilicon Polymers 0.000 description 1
- 230000009467 reduction Effects 0.000 description 1
- 230000003068 static effect Effects 0.000 description 1
- 229910052719 titanium Inorganic materials 0.000 description 1
- 229910021341 titanium silicide Inorganic materials 0.000 description 1
- 238000012876 topography Methods 0.000 description 1
- 230000001960 triggered effect Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/66568—Lateral single gate silicon transistors
- H01L29/66659—Lateral single gate silicon transistors with asymmetry in the channel direction, e.g. lateral high-voltage MISFETs with drain offset region, extended drain MISFETs
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
- H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
- H01L21/285—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
- H01L21/28506—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers
- H01L21/28512—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic System
- H01L21/28518—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic System the conductive layers comprising silicides
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/74—Making of localized buried regions, e.g. buried collector layers, internal connections substrate contacts
- H01L21/743—Making of internal connections, substrate contacts
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
- H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
- H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
- H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
- H01L21/8232—Field-effect technology
- H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
- H01L21/8238—Complementary field-effect transistors, e.g. CMOS
- H01L21/823814—Complementary field-effect transistors, e.g. CMOS with a particular manufacturing method of the source or drain structures, e.g. specific source or drain implants or silicided source or drain structures or raised source or drain structures
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/665—Unipolar field-effect transistors with an insulated gate, i.e. MISFET using self aligned silicidation, i.e. salicide
Abstract
Halbleitervorrichtung
aufweisend:
ein isoliertes Gate-Elektrodenmuster (104);
einen Seitenwand-Spacer (108), der an den Seitenwänden des Gate-Musters (104) ausgebildet ist;
einen Source-Bereich (130) und einen Drain-Bereich (140), die auf gegenüberliegenden Seiten benachbart zu dem Gate-Muster (104) ausgebildet sind, wobei die Source- und Drain-Bereiche einen dazwischen angeordneten Kanal-Bereich aufweisen und wobei die Source-, Drain- und Kanalbereiche einen gemeinsamen Wannenbereich (100) einer ersten Dotierkonzentration aufweisen, wobei der Source-Bereich (130) enthält:
einen Störstellenbereich einer zweiten Konzentration (106), der unterhalb des Seitenwand-Spacers (108) ausgebildet ist, und eine Silizidschicht (120), die innerhalb und auf dem Störstellenbereich einer zweiten Konzentration (106) ausgebildet ist,
wobei die Gesamttiefe der Silizidschicht (120) weniger als die Gesamttiefe des Störstellenbereichs einer zweiten Konzentration (106) beträgt, bis auf Bereiche in denen die Tiefe der Silizidschicht so groß ist, dass sie dort mit dem gemeinsamen Wannenbereich (100) einer ersten Dotierkonzentration direkt elektrisch verbunden ist,
wobei der Drain-Bereich (140) einen...
ein isoliertes Gate-Elektrodenmuster (104);
einen Seitenwand-Spacer (108), der an den Seitenwänden des Gate-Musters (104) ausgebildet ist;
einen Source-Bereich (130) und einen Drain-Bereich (140), die auf gegenüberliegenden Seiten benachbart zu dem Gate-Muster (104) ausgebildet sind, wobei die Source- und Drain-Bereiche einen dazwischen angeordneten Kanal-Bereich aufweisen und wobei die Source-, Drain- und Kanalbereiche einen gemeinsamen Wannenbereich (100) einer ersten Dotierkonzentration aufweisen, wobei der Source-Bereich (130) enthält:
einen Störstellenbereich einer zweiten Konzentration (106), der unterhalb des Seitenwand-Spacers (108) ausgebildet ist, und eine Silizidschicht (120), die innerhalb und auf dem Störstellenbereich einer zweiten Konzentration (106) ausgebildet ist,
wobei die Gesamttiefe der Silizidschicht (120) weniger als die Gesamttiefe des Störstellenbereichs einer zweiten Konzentration (106) beträgt, bis auf Bereiche in denen die Tiefe der Silizidschicht so groß ist, dass sie dort mit dem gemeinsamen Wannenbereich (100) einer ersten Dotierkonzentration direkt elektrisch verbunden ist,
wobei der Drain-Bereich (140) einen...
Description
- HINTERGRUND DER ERFINDUNG
- 1. Gebiet der Erfindung
- Diese Erfindung betrifft im allgemeinen Halbleitervorrichtungen und insbesondere eine Halbleitervorrichtungsstruktur für ein Wannen-"Biasing", um einen Latch-Up oder Soft-Error zu verhindern.
- 2. Beschreibung des Standes der Technik
- Aus der Druckschrift
US 5,818,085 A ist ein MOSFET bekannt, bei dem ein stark p-dotierter Bereich zum Kontaktieren eines SOI-Körperbereichs in einem leicht n-dotierten Source- oder Drainbereich ausgebildet ist. Der stark p-dotierte Bereich ist über ein Silizid mit einem metallischen Kontakt verbunden. - Aus der Druckschrift
US 5,040,037 A ist ein SOI-MOSFET bekannt, bei dem ein SOI-Körperbereich über einen p+-dotierten Bereich und einen Silizidbereich, der innerhalb eines Drain- oder Sourcebereiches ausgebildet ist, mit einem Metallkontakt verbunden ist. - Komplementäre Metalloxidhalbleiterschaltungen bzw. CMOS-Schaltungen, wie etwa CMOS-Speicherzellen eines statischen Schreib-Lese-Speichers (SRAM), weisen Probleme wie etwa Latch-Up oder Soft-Error auf.
- Bei CMOS-Schaltungen tritt ein Latch-Up aufgrund des Vorhandenseins von komplementären parasitären Bipolartransistorstrukturen auf. Da sich n-Kanal- und p-Kanal-Vorrichtungen in enger Nachbarschaft zueinander in CMOS-Schaltungen befinden, können zufällige (parasitäre) p-n-p-n-Bipolarstrukturen entstehen. Unter bestimmten Biasing-Bedingungen bzw. Vorspannungsbedingungen kann folglich der p-n-p-Teil der Struktur einen Basisstrom zu der n-p-n-Struktur liefern, was einen großen Stromfluß bewirkt. Dies kann eine Fehlfunktion der Schaltung bewirken oder sogar die Schaltung selbst aufgrund der erzeugten hohen Verlustwärme zerstören. Das Latch-Up-Phänomen wird durch eine zufällige Stromänderung aufgrund einer Schwankung in der Leistungsversorgungsspannung, durch einen Punchthrough-Strom (d. h. Durchgriffsstrom) an der Wannengrenze oder anderer ähnlicher Umstände ausgelöst. Derartige Auslöseströme können auf verschiedenste Wege erzeugt werden, einschließlich einer Anschlußüberspannungsbelastung, Transientenverschiebungsströmen, Ioneneinstrahlung oder Stoßionisation durch heiße Elektronen.
- Falls energetische Teilchen aus der Umgebung, wie etwa Alpha-Partikel, auf einen Übergang treffen, etwa den Drain-Übergang, der von einem Verarmungsbereich umgeben ist, werden zusätzlich zu dem Latch-Up-Problem Elektronen und Löcher innerhalb des darunterliegenden Halbleitermaterials erzeugt und sammeln sich an der Grenze zu dem Verarmungsbereich an. Die an dem Übergang anliegende Spannung wird durch diese Ladungsstörung verringert. Falls die Ladungsstörung ausreichend groß ist, kann der gespeicherte Logikzustand kippen, was einen sogenannten "Soft-Error" verursacht. Der Latch-Up und Soft-Error werden beide durch das instabile Potential der Wanne während eines Stand-By-Betriebs mit verringerter Spannung verstärkt.
- Es wurden eine Vielzahl von Verfahren zum Unterdrücken des Latch-Up und des Soft-Errors vorgeschlagen. Beispielsweise kann ein Latch-Up durch Vorsehen von Bias-Spannungen, wie etwa VSS (Masse) an die p-Wanne und VCC (Versorgungsspannung) an die n-Wanne zum Einstellen der Potentiale der p–-Wanne und der n–-Wanne, unterdrückt werden. Ein solches Beispiel wird in
1 gezeigt. Gemäß1 ist ein Wannenverbindungsimplantierungsbereich (well-tie implant region)18 ausgebildet, der den gleichen Leitungstyp bzw. Ladungsträgertyp wie der Wannenbereich16 aufweist, um den Wannenbereich16 vorzuspannen. Der Wannenverbindungsimplantierungsbereich18 ist von dem Source-Bereich20 in der Zelle getrennt. Unglücklicherweise benötigt dieses Verfahren eine relativ große Fläche innerhalb der Zelle zum Ausbilden eines separaten Wannenverbindungsimplantierungsbereichs18 und getrennten Kontakten28 ,30 , was die Packungsdichte einer integrierten Schaltung wesentlich verschlechtert. Andere Verfahren nach dem Stand der Technik, beispielsweise wie inUS-Patent Nr. 6,300,661 B1 offenbart, benötigen ebenso einen separaten Abschnitt des Zellbereichs neben dem Source-Bereich zum Ausbilden eines Wannenverbindungsbereichs, was die Packungsdichte verringert. Zudem sind die herkömmlichen Verfahren aufgrund der dem Photolithographieverfahren, das zum Ausbilden dieser feinen Strukturen verwendet wird, inhärenten Genauigkeitsgrenzen eingeschränkt. - Daher ist es wünschenswert, den Platzbedarf, der für ein Biasing bzw. zum Vorspannen eines Wannenbereichs zum Verhindern eines Latch-Up und Soft-Errors in den CMOS-Schaltungen erforderlich ist, zu verringern, und dadurch die Zellengröße zu verringern und die Packungsdichte zu erhöhen, ohne durch die Grenzen der Photolithographietechnologie eingeschränkt zu sein.
- KURZFASSUNG
- Diese Aufgabe wird erfindungsgemäß jeweils durch die Halbleitervorrichtung nach Patentanspruch 1 oder 14, sowie durch ein Verfahren nach Patentanspruch 11 gelöst. Vorteilhafte Ausgestaltungen und Weiterbildungen sind in den Unteransprüchen angegeben.
- Im Stand der Technik wird ein separater Wannenverbindungsbereich neben dem Source-Bereich für ein Biasing eines Wannenbereichs benötigt. Gemäß bevorzugten Ausführungsformen der vorliegenden Erfindung kann ein zusätzlicher Raum, der herkömmlicher Weise zum Ausbilden eines Wannenverbindungsbereichs benötigt wird, vermieden werden, da ein Source-Bereich eine Silizidschicht enthält, die innerhalb des Wannenbereichs ausgebildet ist und da zumindest ein Teil der Silizidschicht einen Abschnitt des Wannenbereichs für ein Biasing des Wannenbereichs kontaktiert. Somit können durch die Zusammenlegung eines Wannenverbindungsbereichs mit einem Source-Bereich die Zellgrößen verringert werden und die Packungsdichte kann erhöht werden, ohne eine Einschränkung durch die Photolithographietechnologie.
- Die vorangehenden und andere Merkmale und Vorteile der Erfindung werden aus der folgenden detaillierten Beschreibung bevorzugter Ausführungsformen der Erfindung besser ersichtlich, welche im Zusammenhang mit der Zeichnung gemacht werden.
- KURZE BESCHREIBUNG DER ZEICHNUNG
-
1 ist eine Querschnittsansicht einer herkömmlichen Halbleitervorrichtung. -
2A bis7 sind Querschnittsansichten einer Halbleitervorrichtung in fortgeschrittenem Zustand ihrer Herstellung in Übereinstimmung mit einer Ausführungsform der vorliegenden Erfindung. -
8A und8B sind Querschnittsansichten einer Halbleitervorrichtung in Übereinstimmung mit alternativen Ausführungsformen der vorliegenden Erfindung. - DETAILLIERTE BESCHREIBUNG
- Bei der folgenden Beschreibung werden zahlreiche spezifische Details für ein umfassendes Verständnis der vorliegenden Erfindung dargelegt. Jedoch erkennt der Fachmann, daß die Erfindung auch ohne diese spezifischen Details verwirklicht werden kann. Bei einigen Beispielen werden bekannte Strukturen und Techniken nicht gezeigt oder im Detail beschrieben, um das Erkennen des Grundprinzips der vorliegenden Erfindung nicht unnötig zu erschweren. Es ist zu beachten, daß die Figuren, die hier gezeigt sind, zum besseren Verständnis nicht maßstabsgetreu ausgeführt sind.
- Gemäß
2A ist ein Wannenbereich100 eines ersten Leitungstyps in einem Halbleitersubstrat, wie etwa einem Siliziumsubstrat, ausgebildet. Eine Gate-Isolationsschicht102 und ein Gate-Elektrodenmuster104 werden sequentiell auf dem Wannenbereich100 ausgebildet. Ein Source-Bereich130 und ein Drain-Bereich140 sind auf benachbarten gegenüberliegenden Seiten des Gate-Elektrodenmusters104 ausgebildet. Der Source-Bereich130 enthält einen Störstellenbereich106 einer ersten Konzentration von einem zweiten Leitungstyp, der innerhalb des Wannenbereichs100 ausgebildet ist. Der zweite Leitungstyp besitzt eine dem ersten Leitungstyp entgegengesetzte Polarität. Zum Beispiel kann der erste Leitungstyp bzw. Ladungsträgertyp vom n-Typ sein und der zweite Leitungstyp bzw. zweite Ladungsträgertyp kann vom p-Typ sein. - Ein Seitenwand-Spacer
108 eines Isolationsmaterials, z. B. Oxid oder Nitrid, ist auf den Seitenwänden des Gate-Elektrodenmusters104 ausgebildet. Der Störstellenbereich106 einer ersten Konzentration ist unterhalb der Seitenwand-Spacer108 ausgebildet. Die Tiefe des Störstellenbereichs einer ersten Konzentration liegt in einem Bereich von ungefähr 50 bis 150 nm. Der Source-Bereich130 enthält ferner eine Silizidschicht120a innerhalb des Wannenbereichs100 . Die Tiefe der Silizidschicht120a liegt in einem Bereich von ungefähr 30 bis 100 nm. Gemäß einer Ausführungsform der vorliegenden Erfindung kontaktiert zumindest ein Teil der Silizidschicht einen Abschnitt des Wannenbereichs, um den Wannenbereich100 ausreichend zum Verhindern eines Latch-Up oder Soft-Errors vorzuspannen. Gemäß einem Aspekt der vorliegenden Erfindung darf der Source-Bereich130 keinen Störstellenbereich110 einer zweiten Konzentration enthalten, wie er in dem Drain-Bereich140 enthalten ist. Somit sind die Stör stellenbereiche dieser Ausführungsform der vorliegenden Erfindung asymetrisch. - Die Silizidschicht
120a kann auf dem Störstellenbereich106 einer ersten Konzentration ausgebildet sein. In diesem Fall beträgt die gesamte Dicke der Silizidschicht120a des Source-Bereichs130 weniger als die Dicke des Störstellenbereichs einer ersten Konzentration des Source-Bereichs130 , obwohl ein Teil der Silizidschicht120a immer noch einen Abschnitt des Wannenbereichs100 kontaktiert. Jedoch muß die Silizidschicht120a nahe genug an dem p-n-Übergang109 , d. h. dem Übergang zwischen dem Störstellenbereich106 einer ersten Konzentration und dem Wannenbereich100 , angeordnet sein, um den Wannenbereich100 zum Verhindern von Latch-Ups oder Soft-Errors vorzuspannen. Der Unterschied zwischen der Tiefe der Silizidschicht120a und der Tiefe des Störstellenbereichs106 einer ersten Konzentration in dem Source-Bereich130 beträgt vorzugsweise weniger als ungefähr 50 nm. - Alternativ kann gemäß einem nicht zur Erfindung gehörigen Beispiel, wie in
2B gezeigt, die Tiefe der Silizidschicht120a gleich der Tiefe des Störstellenbereichs106 einer ersten Konzentration in dem Source-Bereich130 sein. Die Tiefe der Silizidschicht120a kann ebenso gemäß einem nicht zur Erfindung gehörigen Beispiel auch größer als die Tiefe des Störstellenbereichs106 einer ersten Konzentration gemacht werden. - Die Halbleitervorrichtung der vorliegenden Erfindung kann ferner eine Silizidschicht
120c aufweisen, die auf dem Gate-Elektrodenmuster104 ausgebildet ist. - Gemäß
2A und2B enthält der Drain-Bereich140 vorzugsweise einen Störstellenbereich106 einer ersten Konzentration, der unter dem Seitenwand-Spacer108 ausgebildet ist, eine Silizidschicht120b , die nahe dem Seitenwand-Spacer108 ausgebildet ist, und einen zweiten Störstellenbereich110 einer zweiten Konzentration enthalten, der unter der Silizidschicht120b ausgebildet ist. Im Gegensatz zu der Silizidschicht120a in dem Source-Bereich130 , kontaktiert die Silizidschicht120b in dem Drain-Bereich140 den Wannenbereich100 zum Verhindern von unerwünschten Leckströmen nicht. Der Störstellenbereich110 einer zweiten Konzentration weist vorzugs weise eine Konzentration auf, die größer ist als die Konzentration des Störstellenbereichs106 . Mit anderen Worten, der Störstellenbereich110 einer zweiten Konzentration von einem zweiten Leitungstyp ist lediglich in dem Drain-Bereich140 ausgebildet. Dazu wird eine hochdosierte Ionenimplantation in dem Source-Bereich130 mit dem Wannenverbindungsbereich (der Silizidschicht120a ), die hierin zusammengelegt bzw. verbunden sind, vermieden. - Unter Verwendung des vorstehenden Aufbaus kann das Anlegen einer Bias-Spannung an den Wannenbereich
100 und den Source-Bereich130 einer Halbleitervorrichtung, insbesondere einer CMOS-Schaltung, gleichzeitig vorgesehen werden, wobei lediglich ein Leitungskontakt verwendet wird. Da überdies die Silizidschicht (oder der Wannenverbindungsbereich)120a mit dem Source-Bereich130 zusammengelegt bzw. verbunden ist, wird kein zusätzlicher Raum für ein Biasing der Referenzspannung an die Wanne benötigt. Falls beispielsweise eine p-Wanne und ein NMOS-Transistor ausgebildet sind, kann der Wannenbereich100 und der Source-Bereich130 durch die Silizidschicht120a in dem Source-Bereich130 gleichzeitig mit der Massespannung (VSS) vorgespannt werden. Falls der Wannenbereich100 eine n-Wanne ist und ein PMOS-Transistor ausgebildet ist, kann sowohl an den Source-Bereich130 als auch an dem Wannenbereich100 eine Versorgungsspannung (VCC) angelegt werden. Daher kann die Packungsdichte der Halbleitervorrichtung beträchtlich erhöht werden, verglichen mit herkömmlichen CMOS-Schaltungsstrukturen. -
3 bis7 stellen eine Schrittsequenz dar, welche zum Ausbilden der Halbleitertopographie einer bevorzugten Ausführungsform, wie sie in2A gezeigt ist, durchgeführt werden können. - Gemäß
3 wird ein Gate-Elektrodenmuster104 über der Gate-Isolationsschicht102 ausgebildet. Insbesondere läßt man vorzugsweise eine erste Isolationsschicht durch thermische Oxidation auf der Oberfläche eines Wannenbereichs100 eines ersten Leitungstyps in einem Halbleitersubstrat, wie etwa einem Siliziumsubstrat aufwachsen. Anschließend wird eine Leitungsschicht über der ersten Isolationsschicht aus gebildet. Eine dotierte Polysiliziumschicht, die durch chemische Dampfphasenabscheidung (CVD) ausgebildet worden ist, kann als die Leitungsschicht verwendet werden. Die Leitungsschicht und die erste Isolationsschicht werden anschließend durch Photolithographie in das Gate-Elektrodenmuster104 bzw. die Gate-Isolationsschicht102 gemustert. - Gemäß
4 werden anschließend Störstellenbereiche106 einer ersten Konzentration in dem Wannenbereich100 ausgebildet. Nach der Ausbildung des Gate-Elektrodenmusters104 werden die Störstellenbereiche106 einer ersten Konzentration als LDD-Bereiche in dem Wannenbereich100 auf gegenüberliegenden Seiten der Gate-Elektrode104 durch Ionenimplantieren mit einer ersten Dosis einer ersten Störstelle eines zweiten Leitungstyps unter Verwendung der Gate-Elektrodenmuster104 als eine Maske ausgebildet. Der zweite Leitungstyp bzw. Ladungsträgertyp besitzt die entgegengesetzte Polarität des ersten Leitungstyps bzw. Ladungsträgertyps. - Bei einer Ausführungsform, bei welcher beispielsweise eine p-Wanne in dem Substrat ausgebildet ist, sind n–-Störstellenbereiche
106 einer ersten Konzentration als LDD-Bereiche in dem p-Wannenbereich100 an gegenüberliegenden Seiten des Gate-Elektrodenmusters104 durch Ionenimplantieren eines n-Dotierstoffs105 unter Verwendung des Gate-Elektrodenmusters104 als eine Ionenimplantationsmaske ausgebildet. Phosphor mit einer Dosis von 1 × 1013 Ionen pro cm2 oder darüber können verwendet werden. Die erste Dosierung kann 1 × 1013 Ionen pro cm2 oder mehr betragen und die zweite Dosis kann 1 × 1015 Ionen pro cm2 oder mehr betragen. - Gemäß
5 sind die Seitenwand-Spacer108 auf gegenüberliegenden Seiten des Gate-Elektrodenmusters104 ausgebildet. Nachdem die n-Typ-Störstellenbereiche106 einer ersten Konzentration ausgebildet worden sind, wird eine Isolationsschicht auf der resultierenden Struktur abgeschieden. Die Isolationsschicht wird anschließend unter Verwendung von anisotropem Ätzen, wie etwa reaktivem Ionenätzen (RIE) zurückgeätzt, um die Seitenwand-Spacer108 auf den Seitenwänden des Gate-Elektrodenmu sters104 auszubilden. Die Isolationsschicht besteht vorzugsweise aus einem Silidationsblockierungsmaterial, wie etwa ein Nitrid oder ein Oxid. - Gemäß
6 wird anschließend ein n+-Störstellenbereich110 einer zweiten Konzentration ausgebildet. Nach dem Ausbilden der Seitenwand-Spacer108 wird ein Photoresistmuster50 zum Maskieren des Source-Bereichs130 mittels Photolithographie ausgebildet. Anschließend wird der n+-Störstellenbereich110 einer zweiten Konzentration als ein hochkonzentrierter Drain-Berich entlang einer Seite des Seitenwand-Spacers108 durch Ionenimplantieren von n-Dotierungsmittel111 unter Verwendung des Photoresistmusters50 als eine Ionenimplantationsmaske ausgebildet. Das Dotiermittel111 kann beispielsweise Arsen mit einer Dosierung von 1 × 1015 Ionen pro cm2 oder mehr sein. Da der Bereich, der durch das Photoresistmuster maskiert ist, keine n+-Ionenimplantation erfährt, ist lediglich ein n–-Störstellenbereich einer ersten Kontenztation in diesem Bereich vorhanden. -
7 stellt die Ausbildung einer Silizidschicht120 dar. Gemäß7 wird das Photoresistmuster50 entfernt, nachdem der n+-Störstellenbereich110 einer zweiten Konzentration ausgebildet worden ist. Ein Silizid bildendes Metallmaterial, wie etwa Titan (Ti), Nickel (Ni), Kobalt (Co) oder Tantal (Ta) wird auf der resultierenden Struktur abgeschieden. Das Silizid bildende Metallmaterial wird anschließend einem schnellen Tempern (rapid thermal anneal = RTA) oder einem Tempern unter Verwendung eines Ofens unterzogen, so daß die Silidation in einem Bereich stattfindet, bei dem das Metallmaterial das Silizium kontaktiert. Folglich wird auf den Oberflächen des freigelegten Abschnitts der Störstellenbereiche130 ,140 einer ersten bzw. zweiten Konzentration und auf dem Gate-Elektrodenmuster104 die Silizidschicht120 , wie etwa eine Titansilizidschicht (TiSi2), eine Nickelsilizidschicht (NiSi), eine Kobaltsilizidschicht (CoSi2) oder eine Tantalsilizidschicht (TaSi2) ausgebildet. Die Dicke des Silizid bildenden Metallmaterials und die Verfahrensbedingungen für die Silidation werden derart gesteuert, daß ein Teil der Silizidschicht einen Abschnitt des Wannenbereichs kontaktiert, um den Wannenbereich100 zum Verhindern eines Latch-Up oder von Soft-Errors ausreichend vorzuspannen. Daher kann die Silizidschicht120 des Source-Bereichs130 den Wannenbereich100 direkt kontaktieren. Metallmaterial, das nicht reagiert hat, wird anschließend unter Verwendung eines Ätzmittels, das die Silizidschicht120 das Halbleitersubstrat oder die Gate-Isolationsschicht102 nicht beschädigt, selektiv entfernt. - Ein Kontaktfenster (nicht gezeigt) wird zum Freilegen eines Abschnitts des Source-Bereichs
130 durch Abscheiden einer Isolationsschicht auf der resultierenden Struktur und anisotropem Ätzen der Isolationsschicht ausgebildet. Das Ätzen kann beispielsweise mittels RIE durchgeführt werden. Anschließend wird zum Kontaktieren der Silizidschicht120 des Source-Bereichs130 eine Metallschicht durch Auffüllen des Kontaktfensters mit einem Metall ausgebildet. - Gemäß
8A und8B wird eine CMOS-Vorrichtung (z. B. eine SRAM-Zelle) mit Substratanschlüssen, die mit einem Masseknoten (VSS) oder einem Versorgungsspannungsknoten (VCC) verbunden sind, in Übereinstimmung mit einer anderen Ausführungsform der vorliegenden Erfindung dargestellt. Insbesondere werden vorzugsweise in einem vorbestimmten Bereich eines Halbleitersubstrats (wie etwa einem Siliziumsubstrat) Grabenisolationsstrukturen200 ausgebildet. Ein p-Wannenbereich210 und ein n-Wannenbereich220 werden benachbart zueinander auf dem Substrat vorgesehen. Gate-Isolationsschichten230 und Gate-Elektrodenmuster232 werden auf dem p-Wannenbereich210 und dem n-Wannenbereich220 schichtweise aufgebracht. Ein NMOS-Transistor, der in dem p-Wannenbereich210 ausgebildet ist, weist einen Source-Bereich280 mit einem n–-Störstellenbereich240 einer ersten Konzentration und einen Drain-Bereich281 mit einem n+-Störstellenbereich260 einer zweiten Konzentration auf, der mit einem n–-Störstellenbereich240 einer ersten Konzentration in dem Substrat benachbart zu einer Seite des Gate-Elektrodenmusters132 überlappt. Der n+-Störstellenbereich260 einer zweiten Konzentration ist schmaler bzw. kürzer als der n–-Störstellenbereich240 einer ersten Konzentration in dem Drain-Bereich281 . In ähnlicher Weise weist der in dem n-Wannenbereich220 ausgebildete PMOS-Transistor einen Source-Bereich282 mit einem p–-Störstellenbereich245 einer ersten Konzentration und einen Drain-Bereich283 mit einem p+-Störstellenbereich265 einer zweiten Konzentration auf, der mit einem p–-Störstellenbereich245 einer ersten Konzentration in dem Substrat benachbart zu einer Seite des Gate-Elektrodenmusters232 überlappt. Seitenwand-Spacer250 eines Isolationsmaterials (z. B. Oxid oder Nitrid) werden auf den Seitenwänden der Gate-Elektrodenmuster232 ausgebildet. - Die Source-Bereiche
280 ,282 und die Drain-Bereiche281 ,283 der CMOS-Vorrichtung, die in8 dargestellt sind, weisen ähnliche strukturelle Eigenschaften wie die im Zusammenhang mit den2A und2B beschriebenen. Beispielsweise ist der Störstellenbereich240 ,245 einer ersten Konzentration unter den Seitenwand-Spacern250 ausgebildet. Die Tiefe des Störstellenbereichs240 ,245 einer ersten Konzentration liegt ungefähr in einem Bereich von ungefähr 50 bis 150 nm. Die Source-Bereiche280 ,282 enthalten jeweils eine Silizidschicht270a innerhalb des Wannenbereichs210 ,220 . Die Tiefe der Silizidschicht270a liegt vorzugsweise in einem Bereich von 30 bis 100 nm. Eine Silizidschicht270c kann ebenso über den Gate-Elektrodenmustern232 ausgebildet sein. - Gemäß einem Aspekt der vorliegenden Erfindung enthält die in
8 dargestellte CMOS-Vorrichtung eine Silizidschicht270 , die in den Drain-Bereichen281 ,283 in den Wannenbereichen210 ,220 ausgebildet ist. Die Silizidschicht270b in den Drain-Bereichen281 ,283 kontaktiert keinen Abschnitt der Wannenbereiche210 ,220 , um unerwünschte Leckströme, wie vorhergehend beschrieben, zu verhindern. - Gemäß einer Ausführungsform der vorliegenden Erfindung kontaktiert ein Teil der Silizidschicht
270a einen Abschnitt der Wannenbereiche210 ,220 , um die Wannenbereiche210 ,220 ausreichend vorzuspannen, um einen Latch-Up oder Soft-Errors zu verhindern. - Um dies zu realisieren, enthalten die Source-Bereiche
280 ,282 gemäß der vorliegenden Erfindung keinen Störstellenbereich einer zweiten Konzentra tion. Die Silizidschicht270a in den Source-Bereichen280 ,282 können auf den Störstellenbereichen240 ,245 einer ersten Konzentration ausgebildet sein. In diesem Fall ist die Gesamttiefe der Silizidschicht270a der Source-Bereiche280 ,282 geringer als die Tiefe der Störstellenbereiche240 ,245 einer ersten Konzentration des Source-Bereichs280 ,282 . Jedoch muß die Silizidschicht270a und der p-n-Übergang209 , der durch den Übergang zwischen den Störstellenbereichen240 ,245 einer ersten Konzentration und den Wannenbereichen210 ,220 ausgebildet wird, nahe genug sein, um die Wannenbereiche210 ,220 zum Verhindern eines Latch-Up oder Soft-Errors vorzuspannen. Der Unterschied zwischen der Tiefe der Silizidschicht270a und der Tiefe der Störstellenbereiche240 ,245 einer ersten Konzentration in den Source-Bereichen280 ,282 ist geringer als ungefähr 50 nm. (Wie zuvor erwähnt, kontaktiert ein Teil der Silizidschicht270a weiterhin einen Abschnitt der Wannenbereiche210 ,220 , wie in2A gezeigt). - Wie in
8B gezeigt, kann die Tiefe der Silizidschicht270a alternativ gemäß einem nicht zur Erfindung gehörigen Beispiel gleich der Tiefe der Störstellenbereiche240 ,245 einer ersten Konzentration in den Source-Bereichen280 ,282 sein. Die Tiefe der Silizidschicht270a kann gemäß einem nicht zur Erfindung gehörigen Beispiel ebenso größer als die Tiefe der Störstellenbereiche240 ,245 in den Source-Bereiche280 ,282 gemacht werden. Der p-Wannenbereich210 , ebenso wie die Source-Bereiche280 des NMOS-Transistors, können daher mit der Masseleitung (VSS) durch die Silizidschicht270a in den Source-Bereich280 elektrisch verbunden sein. In ähnlicher Weise kann der n-Wannenbereich220 ebenso wie der Source-Bereich282 des PMOS-Transistors mit der Leistungsversorgungsleitung (VCC) durch die Silizidschicht270a in den Source-Bereiche282 elektrisch verbunden sein. - Gemäß einer Ausführungsform der vorliegenden Erfindung weist die CMOS-Vorrichtung eine Silizidschicht
270b in den Drain-Bereichen281 ,283 auf, welche die Wannenbereiche210 ,220 nicht kontaktiert. - Es ist zu beachten, daß dieses Schema nicht nur auf SRAM-Zellen anwendbar ist, sondern ebenso auf andere Vorrichtungen, die ähnliche Strukturen zum Anlegen einer Referenzspannung für ein Biasing an den Wannenbereich benutzen. Obgleich in
8A und8B . die Source-Bereiche280 ,282 und die Drain-Bereiche281 ,283 von sowohl NMOS- als auch PMOS-Transistoren den gleichen Aufbau aufweisen, ist dem Fachmann außerdem ersichtlich, daß die NMOS- bzw. PMOS-Transistoren verschiedene Strukturen abhängig von der Anwendung aufweisen können. - Wie vorangehend beschrieben, verringern verschiedene Aspekte und Ausführungsformen der vorliegenden Erfindung die Zellengröße durch Weglassen eines zusätzlichen Raums, der für herkömmliches Biasing einer Wanne und der Source/Drain-Bereiche einer Halbleitervorrichtung erforderlich ist. Mit anderen Worten der Grundgedanke der vorliegenden Erfindung erhöht wesentlich die Packungsdichte durch das Zusammenlegen bzw. Verbinden des Wannenverbindungsbereichs mit dem Source-Bereich. Folglich kann die Struktur der CMOS-Vorrichtung minimiert werden, und sogleich weiterhin ein Latch-Up durch Vorsehen einer stabilen Bias-Spannung in der Wanne jeder Zelle einer CMOS-SRAM-Vorrichtung verhindert werden. Dies kann in vorteilhafter Weise ohne einer Verkleinerung des Abmessungen des Wannenverbindungsbereichs erzielt werden. Die Verfahren der vorliegenden Erfindung sind daher nicht auf die derzeitige Photolithographietechnologie beschränkt und die Verfahrensschritte sind einfacher und weniger kostenträchtig als solche des Stands der Technik.
Claims (20)
- Halbleitervorrichtung aufweisend: ein isoliertes Gate-Elektrodenmuster (
104 ); einen Seitenwand-Spacer (108 ), der an den Seitenwänden des Gate-Musters (104 ) ausgebildet ist; einen Source-Bereich (130 ) und einen Drain-Bereich (140 ), die auf gegenüberliegenden Seiten benachbart zu dem Gate-Muster (104 ) ausgebildet sind, wobei die Source- und Drain-Bereiche einen dazwischen angeordneten Kanal-Bereich aufweisen und wobei die Source-, Drain- und Kanalbereiche einen gemeinsamen Wannenbereich (100 ) einer ersten Dotierkonzentration aufweisen, wobei der Source-Bereich (130 ) enthält: einen Störstellenbereich einer zweiten Konzentration (106 ), der unterhalb des Seitenwand-Spacers (108 ) ausgebildet ist, und eine Silizidschicht (120 ), die innerhalb und auf dem Störstellenbereich einer zweiten Konzentration (106 ) ausgebildet ist, wobei die Gesamttiefe der Silizidschicht (120 ) weniger als die Gesamttiefe des Störstellenbereichs einer zweiten Konzentration (106 ) beträgt, bis auf Bereiche in denen die Tiefe der Silizidschicht so groß ist, dass sie dort mit dem gemeinsamen Wannenbereich (100 ) einer ersten Dotierkonzentration direkt elektrisch verbunden ist, wobei der Drain-Bereich (140 ) einen Störstellenbereich einer zweiten Konzentration (106 ), der unter dem Seitenwand-Spacer (108 ) ausgebildet ist, und eine Silizidschicht (120 ), die benachbart zu dem Seitenwand-Spacer (108 ) ausgebildet ist, und einen Störstellenbereich einer dritten Konzentration (110 ) enthält, der unterhalb der Silizidschicht (120 ) ausgebildet ist, wobei die Silizidschicht (120 ) keinen Abschnitt des Wannenbereichs (100 ) kontaktiert, wobei der Source-Bereich keinen Störstellenbereich einer dritten Konzentration enthält, wobei der Störstellenbereich einer dritten Konzentration (110 ) eine Störstellenkonzentration aufweist, die größer als die des Störstellenbereichs einer zweiten Konzentration (106 ) ist. - Halbleitervorrichtung nach Anspruch 1, die ferner eine Masseleitung (Vcc) aufweist, die mit dem Wannenbereich (
100 ) und dem Source-Bereich (130 ) durch die Silizidschicht (120 ) elektrisch verbunden ist. - Halbleitervorrichtung nach Anspruch 1, die ferner eine Leistungsversorgungsleitung (Vss) aufweist, die mit dem Wannenbereich (
100 ) und dem Source-Bereich (130 ) durch die Silizidschicht (120 ) elektrisch verbunden ist. - Halbleitervorrichtung nach Anspruch 1, die ferner eine Silizidschicht (
120 ) auf dem Gate-Elektrodenmuster (104 ) aufweist. - Halbleitervorrichtungen nach Anspruch 1, wobei ein Unterschied zwischen einer Tiefe der Silizidschicht (
120 ) und einer Tiefe des Störstellenbereichs einer zweiten Konzentration (106 ) in dem Source-Bereich (130 ) weniger als ungefähr 50 nm beträgt. - Halbleitervorrichtung nach Anspruch 1, wobei eine Tiefe des Störstellenbereichs einer dritten Konzentration (
110 ) größer ist als die Tiefe des Störstellenbereichs einer zweiten Konzentration (106 ). - Halbleitervorrichtung nach Anspruch 1, wobei der Wannenbereich (
100 ) vom p-Typ ist und die Source- und Drain-Bereiche (130 ,140 ) vom n-Typ sind. - Halbleitervorrichtung nach Anspruch 7, die ferner eine Masseleitung (Vcc) aufweisen, die über die Silizidschicht (
120 ) mit dem Wannenbereich (100 ) und dem Source-Bereich (130 ) elektrisch verbunden ist. - Halbleitervorrichtung nach Anspruch 1, wobei der Wannenbereich (
100 ) vom n-Typ ist und die Source- und Drain-Bereiche (130 ,140 ) vom p-Typ sind. - Halbleitervorrichtung nach Anspruch 9, die ferner eine Leistungsversorgungsleitung (Vss) aufweist, die über die Silizidschicht (
120 ) mit dem Wannenbereich (100 ) und dem Source-Bereich (130 ) elektrisch verbunden ist. - Verfahren zum Ausbilden einer Halbleitervorrichtung, wobei das Verfahren aufweist: Ausbilden eines isolierten Gate-Elektrodenmusters (
104 ) auf einem Wannenbereich (100 ) einer ersten Dotierkonzentration; Ausbilden eines Störstellenbereichs einer zweiten Konzentration (106 ) benachbart zu den ersten und zweiten Seiten des Gate-Musters (104 ), wobei die erste Seite der zweiten Seite gegenüberliegt; Ausbilden eines Seitenwand-Spacers (108 ) auf Seitenwänden des Gate-Musters (104 ); Bedecken der ersten Seite des Gate-Musters (104 ) mit einer Maske, und Ionenimplantieren von Störstellen in die resultierende Struktur, um einen Störstellenbereich einer dritten Konzentration (110 ) unterhalb der zweiten Seite des Gate-Musters (104 ) benachbart zu dem Seitenwand-Spacer (108 ) auszubilden; und Ausbilden einer ersten Silizidschicht (120a ) mit einer Dicke, die geringer als die Dicke des Störstellenereichs einer zweiten Konzentration (106 ) ist, an der ersten Seite des Gate-Musters (104 ) und einer zweiten Silizidschicht (120b ) an der zweiten Seite des Gate-Musters, wobei die erste Silizidschicht (120a ) bereichsweise eine Tiefe aufweist, sodass sie mit dem Wannenbereich (100 ) der ersten Dotierkonzentration direkt elektrisch verbunden ist und die zweite Silizidschicht (120b ) keinen Teil des Wannenbereichs (100 ) berührt, wobei der Störstellenbereich einer dritten Konzentration (110 ) eine höhere Störstellenkonzentration als der Störstellenbereich einer zweiten Konzentration (106 ) besitzt. - Verfahren nach Anspruch 11, wobei die Silizidschicht (
120a ,120b ) auf der Störstellenschicht einer zweiten Konzentration (106 ) ausgebildet ist. - Verfahren nach Anspruch 11, das ferner ein Ausbilden einer Silizidschicht (
120c ) auf dem Gate-Elektrodenmuster (104 ) aufweist. - Halbleitervorrichtung aufweisend: einen ersten Transistor und einen zweiten Transistor mit einem dazwischen angeordneten Isolationsbereich (
200 ), wobei der erste bzw. zweite Transistor auf einem ersten bzw. zweiten Wannenbereich einer ersten bzw. zweiten Dotierkonzentration (210 ,220 ) ausgebildet sind, wobei der erste Transistor enthält: ein erstes isoliertes Gate-Elektrodenmuster (104 ), das auf dem ersten Wannenbereich (210 ) des ersten Leitungstyps ausgebildet ist, einen ersten Seitenwand-Spacer (250 ), der auf den Seitenwänden des ersten Gate-Musters (232 ) ausgebildet ist, einen ersten Source-Bereich (280 ) und einen ersten Drain-Bereich (281 ) eines zweiten Leitungstyps, die auf gegenüberliegenden Seiten benachbart zu dem ersten Gate-Muster (232 ) ausgebildet sind, wobei der erste Source-Bereich (280 ) enthält: einen Störstellenbereich einer dritten Konzentration (240 ) eines zweiten Leitungstyps, der unter dem ersten Seitenwand-Spacer (250 ) ausgebildet ist, und eine erste Silizidschicht (270a ), die innerhalb des ersten Wannenbereichs (210 ) ausgebildet ist, wobei eine Gesamttiefe der ersten Silizidschicht (270a ) weniger als die Gesamttiefe des Störstellenbereichs einer dritten Konzentration (240 ) beträgt, bis auf Be reiche, in denen die Tiefe der ersten Silizidschicht (270a ) so groß ist, dass sie dort mit dem ersten Wannenbereich (210 ) der ersten Dotierkonzentration direkt elektrisch verbunden ist, wobei der erste Drain-Bereich (281 ) einen Störstellenbereich der dritten Konzentration (240 ) eines zweiten Leitfähigkeitstyps, der unter dem ersten Seitenwand-Spacer (250 ) ausgebildet ist, und eine erste Silizidschicht (270b ), die benachbart zu dem ersten Seitenwand-Spacer (250 ) ausgebildet ist, sowie einen unter der ersten Silizidschicht (270b ) ausgebildeten Störstellenbereich einer vierten Konzentration (260 ) enthält, wobei die erste Silizidschicht (270b ) keinen Teil des Wannenbereichs (210 ) berührt, wobei der erste Source-Bereich (280 ) keinen Störstellenbereich der vierten Konzentration enthält, wobei der Störstellenbereich der vierten Konzentration (260 ) eine höhere Störstellenkonzentration als der Störstellenbereich der dritten Konzentration (240 ) besitzt; und wobei der zweite Transistor enthält: ein zweites isoliertes Gate-Elektrodenmuster (232 ), das auf den zweiten Wannenbereich (220 ) eines zweiten Leitungstyps ausgebildet ist, einen zweiten Seitenwand-Spacer (250 ), der auf den Seitenwänden des zweiten Gate-Musters (232 ) ausgebildet ist; einen zweiten Source-Bereich (282 ) und einen Drain-Bereich (283 ) eines ersten Leitungstyps, die auf gegenüberliegenden Seiten benachbart zu dem zweiten Gate-Muster (232 ) ausgebildet sind, wobei der zweite Source-Bereich (282 ) enthält: einen zweiten Störstellenbereich der dritten Konzentration (245 ) eines ersten Leitungstyps, der unter dem zweiten Seitenwand-Spacer (250 ) ausgebildet ist, und eine zweite Silizidschicht (270a ), die innerhalb des zweiten Wannenbereichs (220 ) ausgebildet ist, wobei eine Gesamttiefe der zweiten Silizidschicht (270a ) weniger als die Gesamttiefe des zweiten Störstellenbereichs der dritten Konzentration (245 ) beträgt, bis auf Bereiche, in denen die Tiefe der zweiten Silizidschicht (270a ) so groß ist, dass sie dort mit dem zweiten Wannenbereich (220 ) der zweiten Dotierkonzentration direkt elektrisch verbunden ist; wobei der zweite Drain-Bereich (283 ) einen zweiten Störstellenbereich der dritten Konzentration (245 ) eines ersten Leitfähigkeitstyps, der unter dem ersten Seitenwand-Spacer (250 ) ausgebildet ist, und eine zweite Silizidschicht (270b ), die benachbart zu dem zweiten Seitenwand-Spacer (250 ) ausgebildet ist, sowie einen unter der zweiten Silizidschicht (270b ) ausgebildeten zweiten Störstellenbereich der vierten Konzentration (265 ) enthält, wobei die zweite Silizidschicht (270b ) keinen Teil des zweiten Wannenbereichs (220 ) berührt, wobei der zweite Source-Bereich (282 ) keinen zweiten Störstellenbereich der vierten Konzentration enthält, wobei der zweite Störstellenbereich der vierten Konzentration (265 ) eine höhere Störstellenkonzentration als der zweite Störstellenbereich der dritten Konzentration (245 ) besitzt, wobei die erste Silizidschicht (270b ) innerhalb und auf der Störstellenschicht der dritten Konzentration (245 ) ausgebildet ist, und wobei die zweite Silizidschicht (270a ) innerhalb und auf dem zweiten Störstellenbereich der dritten Konzentration (260 ) ausgebildet ist. - Halbleitervorrichtung nach Anspruch 14, wobei der erste Leitungstyp ein p-Typ ist und der zweite Leitungstyp ein n-Typ ist.
- Halbleitervorrichtung nach Anspruch 15, die ferner eine Masseleitung (Vcc) aufweist, die über die erste Silizidschicht (
270a ) den ersten Wannenbereich (210 ) und den ersten Source-Bereich (280 ) elektrisch verbunden ist, und ein Leistungsversorgungsleitung (Vss) aufweist, die über die zweite Silizidschicht (270a ), den zweiten Wannenbereich (220 ) und den zweiten Source-Bereich (282 ) elektrisch verbunden ist. - Halbleitervorrichtung nach Anspruch 14, wobei der erste Leitungstyp vom n-Typ ist und der zweite Leitungstyp vom p-Typ ist.
- Halbleitervorrichtung nach Anspruch 17, die ferner eine Masseleitung (Vcc) aufweist, die über die zweite Silizidschicht (
270a ) mit dem zweiten Wannenbereich (220 ) und dem zweiten Source-Bereich (282 ) elektrisch verbunden ist, und eine Leistungsversorgungsleitung (Vss) aufweist, die über die erste Silizidschicht (270b ) mit dem ersten Wannenbereich (210 ) und dem ersten Source-Bereich (280 ) elektrisch verbunden ist. - Halbleitervorrichtung nach Anspruch 14, die ferner Silizidschichten (
270c ) aufweist, die auf dem ersten und zweiten Gate-Elektrodenmuster ausgebildet sind. - Halbleitervorrichtung nach Anspruch 1, wobei die Silizidschicht angrenzend an den p-n-Übergang, der zwischen dem Störstellenbereich der dritten Konzentration und dem Wannenbereich ausgebildet ist, liegt, um den Wannenbereich zum Verhindern eines Latch-Up vorzuspannen.
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US10/194,181 US7112856B2 (en) | 2002-07-12 | 2002-07-12 | Semiconductor device having a merged region and method of fabrication |
US10/194,181 | 2002-07-12 | ||
US10/194181 | 2002-07-12 |
Publications (2)
Publication Number | Publication Date |
---|---|
DE10331560A1 DE10331560A1 (de) | 2004-02-26 |
DE10331560B4 true DE10331560B4 (de) | 2008-10-16 |
Family
ID=30114684
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
DE10331560A Expired - Fee Related DE10331560B4 (de) | 2002-07-12 | 2003-07-11 | Halbleitervorrichtung mit einem Verbundbereich und ein Verfahren zur Herstellung derselben |
Country Status (5)
Country | Link |
---|---|
US (2) | US7112856B2 (de) |
JP (1) | JP2004047933A (de) |
KR (1) | KR100486264B1 (de) |
DE (1) | DE10331560B4 (de) |
TW (1) | TW589731B (de) |
Families Citing this family (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2005093907A (ja) * | 2003-09-19 | 2005-04-07 | Sharp Corp | 半導体装置およびその製造方法 |
JP4748951B2 (ja) | 2004-06-01 | 2011-08-17 | ルネサスエレクトロニクス株式会社 | 半導体装置及びその製造方法 |
US7199431B2 (en) * | 2004-10-25 | 2007-04-03 | Taiwan Semiconductor Manufacturing Company | Semiconductor devices with reduced impact from alien particles |
KR100764737B1 (ko) * | 2006-02-09 | 2007-10-08 | 삼성전자주식회사 | 에스램 셀 및 그 형성 방법 |
US20100155858A1 (en) * | 2007-09-04 | 2010-06-24 | Yuan-Feng Chen | Asymmetric extension device |
US20090057784A1 (en) * | 2007-09-04 | 2009-03-05 | Applied Intellectual Propersties Co., Ltd. | Extension tailored device |
US8421162B2 (en) * | 2009-09-30 | 2013-04-16 | Suvolta, Inc. | Advanced transistors with punch through suppression |
US8273617B2 (en) | 2009-09-30 | 2012-09-25 | Suvolta, Inc. | Electronic devices and systems, and methods for making and using the same |
US9761494B2 (en) * | 2012-05-07 | 2017-09-12 | Taiwan Semiconductor Manufacturing Company, Ltd. | Semiconductor structure and method of forming the same |
Citations (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5040037A (en) * | 1988-12-13 | 1991-08-13 | Mitsubishi Denki Kabushiki Kaisha | MOS type field effect transistor formed on a semiconductor layer on an insulator substrate |
US5818085A (en) * | 1995-11-09 | 1998-10-06 | Taiwan Semiconductor Manufacturing Company, Ltd. | Body contact for a MOSFET device fabricated in an SOI layer |
US6147386A (en) * | 1995-08-16 | 2000-11-14 | Nec Corporation | Semiconductor device and method of producing the same |
US6268630B1 (en) * | 1999-03-16 | 2001-07-31 | Sandia Corporation | Silicon-on-insulator field effect transistor with improved body ties for rad-hard applications |
US6300661B1 (en) * | 1998-04-14 | 2001-10-09 | Advanced Micro Devices, Inc. | Mutual implant region used for applying power/ground to a source of a transistor and a well of a substrate |
US6339005B1 (en) * | 1999-10-22 | 2002-01-15 | International Business Machines Corporation | Disposable spacer for symmetric and asymmetric Schottky contact to SOI MOSFET |
US6373103B1 (en) * | 2000-03-31 | 2002-04-16 | Advanced Micro Devices, Inc. | Semiconductor-on-insulator body-source contact using additional drain-side spacer, and method |
US6376343B1 (en) * | 2001-02-15 | 2002-04-23 | Advanced Micro Devices, Inc. | Reduction of metal silicide/silicon interface roughness by dopant implantation processing |
Family Cites Families (22)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4821085A (en) * | 1985-05-01 | 1989-04-11 | Texas Instruments Incorporated | VLSI local interconnect structure |
JPH02290059A (ja) * | 1989-02-16 | 1990-11-29 | Mitsubishi Electric Corp | 半導体集積回路装置 |
JP2910838B2 (ja) * | 1990-03-05 | 1999-06-23 | 富士通株式会社 | 半導体装置及びその製造方法 |
EP0465961B1 (de) | 1990-07-09 | 1995-08-09 | Sony Corporation | Halbleiteranordnung auf einem dielektrischen isolierten Substrat |
JPH0837283A (ja) | 1994-07-21 | 1996-02-06 | Toshiba Corp | 半導体集積回路 |
US6917083B1 (en) | 1995-07-27 | 2005-07-12 | Micron Technology, Inc. | Local ground and VCC connection in an SRAM cell |
KR100214841B1 (ko) | 1996-03-29 | 1999-08-02 | 김주용 | 반도체 소자 및 그의 제조방법 |
JPH1074843A (ja) * | 1996-06-28 | 1998-03-17 | Toshiba Corp | 多電源集積回路および多電源集積回路システム |
US6114733A (en) * | 1997-10-24 | 2000-09-05 | Texas Instruments Incorporated | Surface protective layer for improved silicide formation |
US6724052B2 (en) * | 1997-12-31 | 2004-04-20 | Samsung Electronics Co., Ltd. | Semiconductor device and method of fabricating a semiconductor device |
KR100255135B1 (ko) | 1997-12-31 | 2000-05-01 | 윤종용 | 반도체 장치의 제조 방법 |
US6555438B1 (en) * | 1998-02-19 | 2003-04-29 | Shye-Lin Wu | Method for fabricating MOSFETs with a recessed self-aligned silicide contact and extended source/drain junctions |
JPH11345952A (ja) | 1998-05-29 | 1999-12-14 | Sanyo Electric Co Ltd | 半導体装置及び半導体装置の動作方法 |
JP3319511B2 (ja) * | 1998-09-30 | 2002-09-03 | 株式会社栗本鐵工所 | 管継ぎ手 |
JP2000124450A (ja) * | 1998-10-13 | 2000-04-28 | Mitsubishi Electric Corp | 半導体装置 |
KR20000045475A (ko) | 1998-12-30 | 2000-07-15 | 김영환 | 웰 바이어싱 트랜지스터 형성방법 |
US5965917A (en) * | 1999-01-04 | 1999-10-12 | Advanced Micro Devices, Inc. | Structure and method of formation of body contacts in SOI MOSFETS to elimate floating body effects |
GB2354882B (en) * | 1999-03-10 | 2004-06-02 | Matsushita Electric Ind Co Ltd | Thin film transistor panel and their manufacturing method |
US6737710B2 (en) * | 1999-06-30 | 2004-05-18 | Intel Corporation | Transistor structure having silicide source/drain extensions |
US6441434B1 (en) * | 2000-03-31 | 2002-08-27 | Advanced Micro Devices, Inc. | Semiconductor-on-insulator body-source contact and method |
JP2002198325A (ja) * | 2000-12-26 | 2002-07-12 | Toshiba Corp | 半導体装置およびその製造方法 |
KR100384782B1 (ko) * | 2001-04-27 | 2003-05-23 | 주식회사 하이닉스반도체 | 에스램의 제조방법 |
-
2002
- 2002-07-12 US US10/194,181 patent/US7112856B2/en not_active Expired - Fee Related
- 2002-09-19 KR KR10-2002-0057460A patent/KR100486264B1/ko not_active IP Right Cessation
- 2002-12-13 TW TW091136131A patent/TW589731B/zh not_active IP Right Cessation
-
2003
- 2003-01-09 JP JP2003003641A patent/JP2004047933A/ja active Pending
- 2003-07-11 DE DE10331560A patent/DE10331560B4/de not_active Expired - Fee Related
-
2006
- 2006-05-03 US US11/381,509 patent/US20060189088A1/en not_active Abandoned
Patent Citations (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5040037A (en) * | 1988-12-13 | 1991-08-13 | Mitsubishi Denki Kabushiki Kaisha | MOS type field effect transistor formed on a semiconductor layer on an insulator substrate |
US6147386A (en) * | 1995-08-16 | 2000-11-14 | Nec Corporation | Semiconductor device and method of producing the same |
US5818085A (en) * | 1995-11-09 | 1998-10-06 | Taiwan Semiconductor Manufacturing Company, Ltd. | Body contact for a MOSFET device fabricated in an SOI layer |
US6300661B1 (en) * | 1998-04-14 | 2001-10-09 | Advanced Micro Devices, Inc. | Mutual implant region used for applying power/ground to a source of a transistor and a well of a substrate |
US6268630B1 (en) * | 1999-03-16 | 2001-07-31 | Sandia Corporation | Silicon-on-insulator field effect transistor with improved body ties for rad-hard applications |
US6339005B1 (en) * | 1999-10-22 | 2002-01-15 | International Business Machines Corporation | Disposable spacer for symmetric and asymmetric Schottky contact to SOI MOSFET |
US6373103B1 (en) * | 2000-03-31 | 2002-04-16 | Advanced Micro Devices, Inc. | Semiconductor-on-insulator body-source contact using additional drain-side spacer, and method |
US6376343B1 (en) * | 2001-02-15 | 2002-04-23 | Advanced Micro Devices, Inc. | Reduction of metal silicide/silicon interface roughness by dopant implantation processing |
Also Published As
Publication number | Publication date |
---|---|
TW589731B (en) | 2004-06-01 |
KR20040007195A (ko) | 2004-01-24 |
JP2004047933A (ja) | 2004-02-12 |
TW200401430A (en) | 2004-01-16 |
US20040007744A1 (en) | 2004-01-15 |
KR100486264B1 (ko) | 2005-05-03 |
US7112856B2 (en) | 2006-09-26 |
US20060189088A1 (en) | 2006-08-24 |
DE10331560A1 (de) | 2004-02-26 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
DE102008045037B4 (de) | Statischer RAM-Zellenaufbau und Mehrfachkontaktschema zum Anschluss von Doppelkanaltransistoren | |
DE102006022126B4 (de) | Verfahren zum Herstellen eines elektronischen Bauelementes | |
DE69432918T2 (de) | Verfahren zum Herstellen eines CMOS-Bauteil mit Hoch- und Niedrigspannungstransistoren | |
DE102006022105B4 (de) | ESD-Schutz-Element und ESD-Schutz-Einrichtung zur Verwendung in einem elektrischen Schaltkreis | |
DE102007060694B4 (de) | Speichervorrichtung, Speicher, integrierte Speicherstruktur mit an gegenüberliegenden Seiten des Kanalbereichs eines Halbleiterstegs angeordneten Gatestrukturen und Herstellungsverfahren | |
DE102008059846B4 (de) | Drain-Erweiterter Feldeffekttransistor | |
DE102005022129B4 (de) | Feldeffekttransistor und Verfahren zum Herstellen eines Feldeffekttransistors | |
DE60213889T2 (de) | Halbleiteranordnung | |
DE10160093A1 (de) | Halbleitervorrichtung und Verfahren zu ihrer Herstellung | |
DE102009030086A1 (de) | Feldeffekteinrichtung und Verfahren zum Herstellen derselben | |
DE10331541A1 (de) | Halbleiterbaugruppe und Herstellungsverfahren dafür | |
DE102009035409A1 (de) | Leckstromsteuerung in Feldeffekttransistoren auf der Grundlage einer Implantationssorte, die lokal an der STI-Kante eingeführt wird | |
DE60028847T2 (de) | Verfahren mit reduzierter Maskenzahl für die Herstellung von Mischsspannung-CMOS mit Hochleistung-Transistoren und -I/O Transistoren von hoher Zuverlässigkeit | |
DE102019131091A1 (de) | Maskenlayout, halbleitervorrichtung und herstellungsverfahren, das dieses verwendet | |
DE19947887A1 (de) | Statische Halbleiterspeichervorrichtung | |
DE102016202110B4 (de) | Halbleiterstruktur mit Backgate-Gebieten und Verfahren für ihre Herstellung | |
DE19838854A1 (de) | Halbleitervorrichtung und zugehöriges Herstellungsverfahren | |
DE10331560B4 (de) | Halbleitervorrichtung mit einem Verbundbereich und ein Verfahren zur Herstellung derselben | |
DE10252318A1 (de) | STI-Leckstromverminderung | |
EP1552561B1 (de) | Integrierte schaltungsanordnung mit kondensatoren und mit vorzugsweise planaren transistoren und herstellungsverfahren | |
DE19710233A1 (de) | Halbleitereinrichtung und Herstellungsverfahren derselben | |
DE102005056908B4 (de) | Integrierte Schaltungsanordnung mit Shockleydiode oder Thyristor und Verfahren zum Herstellen | |
DE19542240C2 (de) | Halbleitervorrichtung und Verfahren zu ihrer Herstellung | |
DE69333098T2 (de) | Integriertes Halbleiterschaltkreisbauelement und dessen Herstellungsverfahren | |
DE10162976A1 (de) | Halbleitervorrichtung und Verfahren zur Herstellung derselben |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
OP8 | Request for examination as to paragraph 44 patent law | ||
8364 | No opposition during term of opposition | ||
8339 | Ceased/non-payment of the annual fee | ||
R119 | Application deemed withdrawn, or ip right lapsed, due to non-payment of renewal fee |
Effective date: 20110201 |