DE10259049A1 - Integriertes Halbleitermodul - Google Patents

Integriertes Halbleitermodul Download PDF

Info

Publication number
DE10259049A1
DE10259049A1 DE10259049A DE10259049A DE10259049A1 DE 10259049 A1 DE10259049 A1 DE 10259049A1 DE 10259049 A DE10259049 A DE 10259049A DE 10259049 A DE10259049 A DE 10259049A DE 10259049 A1 DE10259049 A1 DE 10259049A1
Authority
DE
Germany
Prior art keywords
integrated semiconductor
semiconductor module
marking
area
module according
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
DE10259049A
Other languages
English (en)
Inventor
Manfred Proell
Stephan Dr. Schröder
Aurel Von Dr. Campenhausen
Jörg Dr. Kliewer
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Infineon Technologies AG
Original Assignee
Infineon Technologies AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Infineon Technologies AG filed Critical Infineon Technologies AG
Priority to DE10259049A priority Critical patent/DE10259049A1/de
Priority to PCT/DE2003/004061 priority patent/WO2004055894A1/de
Priority to DE10394158T priority patent/DE10394158D2/de
Priority to AU2003296524A priority patent/AU2003296524A1/en
Publication of DE10259049A1 publication Critical patent/DE10259049A1/de
Withdrawn legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/544Marks applied to semiconductor devices or parts, e.g. registration marks, alignment structures, wafer maps
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/544Marks applied to semiconductor devices or parts
    • H01L2223/54413Marks applied to semiconductor devices or parts comprising digital information, e.g. bar codes, data matrix
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/544Marks applied to semiconductor devices or parts
    • H01L2223/54473Marks applied to semiconductor devices or parts for use after dicing
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/544Marks applied to semiconductor devices or parts
    • H01L2223/54473Marks applied to semiconductor devices or parts for use after dicing
    • H01L2223/54486Located on package parts, e.g. encapsulation, leads, package substrate
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001Technical content checked by a classifier
    • H01L2924/0002Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Testing Or Measuring Of Semiconductors Or The Like (AREA)
  • Testing Of Individual Semiconductor Devices (AREA)

Abstract

Bei einem integrierten Halbleitermodul (1) wird vorgeschlagen, auf dem Oberflächenbereich (10a) eines Gehäuses (10) einen Markierungsbereich (30) vorzusehen und derart auszubilden, dass auf ihm eine Markierung (31) anbringbar ist, durch welche Statusinformation in Bezug auf das integrierte Halbleitermodul (1) repräsentierbar ist.

Description

  • Die Erfindung betrifft ein integriertes Halbleitermodul gemäß dem Oberbegriff des unabhängigen Anspruchs 1.
  • Halbleiterschaltungsanordnungen werden üblicherweise in der Form sogenannter Halbleitermodule in Verkehr gebracht und verwendet. Ein derartiges Halbleitermodul besteht aus einem Gehäuse, welches mindestens einen Oberflächenbereich aufweist. Die integrierte Halbleiterschaltungsanordnung selbst ist im Inneren des Gehäuses vorgesehen und ausgebildet. Vor dem Inverkehrbringen derartiger integrierter Halbleiterschaltungsanordnungen bzw. integrierter Halbleitermodule müssen diese nach der Endfertigung verschiedenen Tests unterzogen werden, um eine technische Charakterisierung, zum Beispiel im Hinblick auf eine mögliche Leistungsfähigkeit, zu gewährleisten und um entsprechend mögliche Fehler oder Fehlerquellen aufzudecken.
  • Problematisch bei üblichen integrierten Halbleitermodulen der eingangs erwähnten Art ist, dass im Rahmen eines Testvorgangs aus dem integrierten Halbleitermodul nicht ohne Weiteres Information dahingehend ablesbar ist, ob ein Test durchgeführt wurde, welcher Test durchgeführt wurde und mit welchem Ergebnis ein Test durchgeführt wurde. Dies behindert gerade die Endphase des Herstellungsvorgangs und ferner auch den Vertrieb und die Verwendung der integrierten Halbleitermodule, weil es leicht zu Verwechslungen beim Klassifizieren und Ver teilen der hergestellten integrierten Halbleitermodule kommen kann.
  • Der Erfindung liegt die Aufgabe zugrunde, ein integriertes Halbleitermodul der eingangs erwähnten Art derart weiterzubilden, dass dem integrierten Halbleitermodul auf einfache und gleichwohl zuverlässige Art und Weise Information zu seinem Status entnommen werden kann.
  • Gelöst wird die Aufgabe bei einem integrierten Halbleitermodul der eingangs erwähnten Art erfindungsgemäß durch die kennzeichnenden Merkmale des unabhängigen Anspruchs 1. Vorteilhafte Weiterbildungen des erfindungsgemäßen integrierten Halbleitermoduls sind Gegenstand der abhängigen Unteransprüche.
  • Das erfindungsgemäße integrierte Halbleitermodul ist dadurch gekennzeichnet, dass auf dem Oberflächenbereich des Gehäuses ein Markierungsbereich ausgebildet ist und dass der Markierungsbereich derart ausgebildet ist, dass auf ihm eine Markierung anbringbar ist, durch welche Statusinformation in Bezug auf das integrierte Halbleitermodul repräsentierbar ist.
  • Es ist somit eine grundlegende Idee der vorliegenden Erfindung, bei einem bekannten integrierten Halbleitermodul im Oberflächenbereich des Gehäuses einen Markierungsbereich derart auszubilden, dass dort eine Markierung anbringbar ist, durch welche Statusinformation in Bezug auf den Status des integrierten Halbleitermoduls von außen und somit auf einfache und gleichwohl zuverlässige Art und Weise entnehmbar ist. So kann zum Beispiel durch einfache Inaugenscheinnahme der jeweilige Status des fertigproduzierten integrierten Halbleitermoduls zum Zwecke einer Klassifizierung und einer Weiterverwendung entnommen werden.
  • Bei einer vorteilhaften Weiterbildung des integrierten Halbleitermoduls ist es vorgesehen, dass durch den Markierungsbereich, die Markierung und insbesondere durch die Statusinformation ein oder eine beliebige Mehrzahl oder Kombination der nachfolgend aufgelisteten Aspekte repräsentiert ist oder wird:
    • – ein Typ des integrierten Halbleitermoduls zum Beispiel ein Bausteintyp, eine Speedklasse, eine Herkunft und/oder dergleichen,
    • – eine Art eines oder mehrerer Tests oder Testschritte, welche am integrierten Halbleitermodul durchgeführt wurden und/oder durchzuführen sind,
    • – ein Status und/oder eine Qualität des integrierten Halbleitermoduls in Bezug auf einen oder mehrere Tests oder Testschritte, zum Beispiel bestanden/pass, nicht bestanden/fail, abgebrochen und/oder dergleichen.
  • Durch diese Informationen ist eine besonders einfache und doch verlässliche Klassifizierung der erfindungsgemäßen integrierten Halbleitermodule möglich, und zwar unabhängig davon, ob sie bereits getestet wurden oder nicht.
  • Bei einer anderen alternativen oder zusätzlichen Ausführungsform des erfindungsgemäßen Halbleitermoduls ist es vorgese hen, dass der Markierungsbereich eine kodierte Markierung aufweist. Dadurch ergibt sich insbesondere die Maschinenlesbarkeit der in der Markierung aufgenommen Informationen.
  • Gemäß einer anderen zusätzlichen oder alternativen Ausführungsform ist es vorgesehen, dass der Markierungsbereich und insbesondere, dass die Markierung einen Barcode aufweist. Dieser ist auf besonders einfache Art und Weise auslesbar und auswertbar, da durch ihn inherent eine Orientierungsabhängigkeit des Auslesens und Auswertens vermieden wird.
  • Besonders vorteilhaft ist des Weiteren, wenn der Markierungsbereich und insbesondere die Markierung optisch lesbar ausgebildet sind, obwohl sich auch jegliche andere von außen oder extern durchführbare Informationsaufnahme anbietet, zum Beispiel über magnetische, elektrische oder taktile Wechselwirkung.
  • Besonders gewinnbringend lässt sich die erfindungsgemäße Ausgestaltung bei integrierten Halbleitermodulen bei sogenannten Speicherbausteinen verwenden, da diese in sehr großer Stückzahl produziert werden und entsprechend getestet und klassifiziert werden müssen.
  • Die Erfindung wird weiter erläutert auf der Grundlage der folgenden Bemerkungen:
    Speicherbausteine werden typischerweise in mehreren sequentiell durchgeführten Testschritten mit unterschiedlichen Konditionen, zum Beispiel Temperatur, Speed, geprüft. In einer Produktionsumgebung kann es zwischen solchen Testschritten zu Verwechslungen in der logistischen Abarbeitung, zum Beispiel fail-Bausteine als pass, falsche Speedklasse, kommen. Auch während eines Testschritts kann ein Handler-Jam oder Gerätestau dazu führen, dass ungetestete Bausteine ausgegeben werden.
  • Der Baustein besitzt zum Beispiel eine optische Anzeige, ob ein Testschritt bestanden, nicht getestet oder nicht bestanden wurde. Eine solche Anzeige verringert das Ausliefern logistisch falsch sortierter oder nicht vollständig getesteter Bausteine, da dem Operator sowie der optischen Ausgangskontrolle direkt die Testhistorie des Bausteins ersichtlich ist.
  • Es wird also erfindungsgemäß vorgeschlagen, zum Beispiel einen Barcode auf die Oberfläche des Chipgehäuses aufzubringen. Dabei repräsentiert z. B. ein Strich einen bestandenen Testschritt, während die Position des Strichs einen Typ eines individuellen Testschritts repräsentiert. Der Strich für den entsprechenden Testschritt wird an dessen Ende, bei bestandenem Testschritt, vom erweiterten Handlersystem aufgebracht. Kein Strich für einen entsprechenden Testschritt kann somit einen nicht bestandenen oder einen abgebrochenen Testschritt bedeuten. Beim Retest oder Wiederholen eines Testschrittes kann so der Baustein noch als pass markiert werden, sollte er beim Retest den Testschritt bestehen.
  • Beim Einsatz dieses Verfahrens ergeben sich folgende für die Produktqualität vorteilhafte Möglichkeiten:
    • – Im Rahmen der optischen Inspektion bezüglich der mechanischen Outgoing-Quality-Stichprobe kann auf einfache Weise die logistisch korrekte Testhistorie mitüberprüft werden.
    • – Der Operator in der Produktionslinie kann optisch einen nicht getesteten bzw. ausgefallenen Baustein erkennen, was bei unvorhergesehenen Handling-Problemen, z. B. Tray verschüttet, Handler-Jam, von Vorteil sein kann.
    • – Der Barcode kann während der Modulmontage eingesetzt werden, um sicherzustellen, dass keine ungetesteten oder fehlerhaften Bausteine aufgebaut werden.
  • Nachfolgend wird die Erfindung auf der Grundlage einer bevorzugten Ausführungsform anhand einer schematischen Zeichnung weiter erläutert.
  • 1 ist eine schematische Draufsicht auf eine bevorzugte Ausführungsform des erfindungsgemäßen integrierten Halbleitermoduls.
  • Die bevorzugte Ausführungsform des erfindungsgemäßen integrierten Halbleitermoduls 1 aus 1 besteht aus einem Gehäuse 10, in dessen Inneren die integrierte Halbleiterschaltungsanordnung 20 vorgesehen und ausgebildet ist. Zur externen Kontaktierung sind im Gehäuse 10 von der integrierten Halbleiterschaltungsanordnung 20 ausgehend externe Anschlüsse 40 vorgesehen. Das Gehäuse 10 weist einen Oberflächenbereich 10a auf, welcher seinerseits erfindungsgemäß mit einem Markierungsbereich 30 ausgebildet ist.
  • Bei der Ausführungsform der 1 besitzt der Markierungsbereich 30 bereits eine Markierung 31 in Form eines Barcodes, durch welchen beim Auslesen Statusinformationen in Bezug auf das erfindungsgemäße integrierte Halbleitermodul repräsentierbar und somit auswertbar ist.
  • 1
    erfindungsgemäßes integriertes Halbleitermodul
    10
    Gehäuse
    10a
    Oberflächenbereich
    20
    integrierte Halbleiterschaltungsanordnung
    30
    Markierungsbereich
    31
    Markierung
    40
    externer Anschluss

Claims (6)

  1. Integriertes Halbleitermodul, mit: – einem Gehäuse (10) mit einem Oberflächenbereich (10a) und – einer integrierten Halbleiterschaltungsanordnung (20), welche im Inneren des Gehäuses (10) vorgesehen ist, dadurch gekennzeichnet, – dass auf dem Oberflächenbereich (10a) des Gehäuses (10) ein Markierungsbereich (30) ausgebildet ist und – dass der Markierungsbereich (30) derart ausgebildet ist, dass auf ihm eine Markierung (31) anbringbar ist, durch welche Statusinformationen in Bezug auf das integrierte Halbleitermodul (1) repräsentierbar sind.
  2. Integriertes Halbleitermodul nach Anspruch 1, dadurch gekennzeichnet, dass durch den Markierungsbereich (30) und insbesondere durch eine vorgesehene Markierung (31) Statusinformationen eines oder einer beliebigen Mehrzahl oder Kombination der folgenden Aspekte repräsentierbar ist oder repräsentiert wird: – ein Typ des integrierten Halbleitermoduls (1), zum Beispiel ein Bausteintyp, eine Speedklasse, eine Herkunft und/oder dergleichen, – eine Art eines oder mehrerer Tests oder Testschritte, welche am integrierten Halbleitermodul (1) durchgeführt wurden und/oder durchzuführen sind, – ein Status und/oder eine Qualität des integrierten Halbleitermoduls (1) in Bezug auf einen oder mehrere Tests oder Testschritte, zum Beispiel bestanden/pass, nicht bestanden/fail, abgebrochen und/oder dergleichen.
  3. Integriertes Halbleitermodul nach einem der vorangehenden Ansprüche, dadurch gekennzeichnet, dass der Markierungsbereich (30) eine kodierte Markierung (31) aufweist.
  4. Integriertes Halbleitermodul nach einem der vorangehenden Ansprüche, dadurch gekennzeichnet, dass der Markierungsbereich (30) und insbesondere die Markierung (31) einen Barcode aufweisen.
  5. Integriertes Halbleitermodul nach einem der vorangehenden Ansprüche, dadurch gekennzeichnet, dass der Markierungsbereich (30) und insbesondere die Markierung (31) optisch lesbar ausgebildet sind.
  6. Integriertes Halbleitermodul nach einem der vorangehenden Ansprüche, welches als Speicherbaustein ausgebildet ist.
DE10259049A 2002-12-17 2002-12-17 Integriertes Halbleitermodul Withdrawn DE10259049A1 (de)

Priority Applications (4)

Application Number Priority Date Filing Date Title
DE10259049A DE10259049A1 (de) 2002-12-17 2002-12-17 Integriertes Halbleitermodul
PCT/DE2003/004061 WO2004055894A1 (de) 2002-12-17 2003-12-10 Integriertes halbleitermodul mit einem markerierungsbereich
DE10394158T DE10394158D2 (de) 2002-12-17 2003-12-10 Integriertes Halbleitermodul mit einem Markerierungsbereich
AU2003296524A AU2003296524A1 (en) 2002-12-17 2003-12-10 Integrated semiconductor module comprising an identification region

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE10259049A DE10259049A1 (de) 2002-12-17 2002-12-17 Integriertes Halbleitermodul

Publications (1)

Publication Number Publication Date
DE10259049A1 true DE10259049A1 (de) 2004-07-15

Family

ID=32519027

Family Applications (2)

Application Number Title Priority Date Filing Date
DE10259049A Withdrawn DE10259049A1 (de) 2002-12-17 2002-12-17 Integriertes Halbleitermodul
DE10394158T Expired - Fee Related DE10394158D2 (de) 2002-12-17 2003-12-10 Integriertes Halbleitermodul mit einem Markerierungsbereich

Family Applications After (1)

Application Number Title Priority Date Filing Date
DE10394158T Expired - Fee Related DE10394158D2 (de) 2002-12-17 2003-12-10 Integriertes Halbleitermodul mit einem Markerierungsbereich

Country Status (3)

Country Link
AU (1) AU2003296524A1 (de)
DE (2) DE10259049A1 (de)
WO (1) WO2004055894A1 (de)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107492539B (zh) * 2016-06-12 2019-11-01 中芯国际集成电路制造(上海)有限公司 半导体结构及其形成方法和水印识别方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5771151A (en) * 1980-10-22 1982-05-01 Nec Corp Pakage for semiconductor device
US4510673A (en) * 1983-06-23 1985-04-16 International Business Machines Corporation Laser written chip identification method
WO1998052226A1 (en) * 1997-05-15 1998-11-19 Micron Technology, Inc. Method and apparatus for identifying integrated circuits

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS57122544A (en) * 1981-01-23 1982-07-30 Hitachi Ltd Semiconductor device
JPS57147254A (en) * 1981-03-06 1982-09-11 Mitsubishi Electric Corp Electronic component part
JPS5817640A (ja) * 1981-07-24 1983-02-01 Mitsubishi Electric Corp 半導体装置
JPS59175751A (ja) * 1983-03-26 1984-10-04 Mitsubishi Electric Corp 樹脂封止形半導体装置
JPS61117853A (ja) * 1984-11-14 1986-06-05 Oki Electric Ind Co Ltd 集積回路の表示方法
JPS61177748A (ja) * 1985-02-04 1986-08-09 Hitachi Ltd 電子部品
JP2844857B2 (ja) * 1990-06-21 1999-01-13 ソニー株式会社 混成集積回路の製造装置
KR950010865B1 (ko) * 1992-11-27 1995-09-25 금성일렉트론주식회사 공정 데이타 확인/분석이 용이한 반도체 패키지
US5801067A (en) * 1993-10-27 1998-09-01 Ronald Shaw Method for recording and identifying integrated circuit chips and the like
US6049624A (en) * 1998-02-20 2000-04-11 Micron Technology, Inc. Non-lot based method for assembling integrated circuit devices
AU2001272081A1 (en) * 2000-02-28 2001-09-03 Ericsson Inc. Integrated circuit package with device specific data storage

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5771151A (en) * 1980-10-22 1982-05-01 Nec Corp Pakage for semiconductor device
US4510673A (en) * 1983-06-23 1985-04-16 International Business Machines Corporation Laser written chip identification method
WO1998052226A1 (en) * 1997-05-15 1998-11-19 Micron Technology, Inc. Method and apparatus for identifying integrated circuits

Also Published As

Publication number Publication date
AU2003296524A1 (en) 2004-07-09
WO2004055894A1 (de) 2004-07-01
DE10394158D2 (de) 2005-11-03

Similar Documents

Publication Publication Date Title
EP0629773B1 (de) Diagnoseverfahren für Kraftfahrzeuge zum Überprüfen elektronisch gesteuerter Systeme
DE3111852C2 (de)
DE69812456T2 (de) Verfahren zur Kontrolle eines Gummiartikels unter Verwendung eines Identifizierungsmerkmals
EP3290097A1 (de) Betriebsverfahren für ein filtersystem und filtersystem
DE3709032A1 (de) Grossschaltkreis-halbleitervorrichtung
DE102007046346A1 (de) Instandhaltung einer auswechselbaren Komponente einer Bestückvorrichtung
DE10307365A1 (de) Vorrichtung und Verfahren zur Fehlerdiagnose bei Fahrzeugen
DE102014014309B4 (de) Verfahren zum Testen eines Signalpfades
DE202019005615U1 (de) Filter
EP0980520B1 (de) Verfahren und schaltungsanordnung zur prüfung von lötstellen
DE112008001411T5 (de) Verfahren zum Prüfen des Montagezustands von Bauelementen
DE102006009320A1 (de) Verfahren und Vorrichtung zur Überwachung der Prozessbedingungen bei einem Gießprozess
DE10259049A1 (de) Integriertes Halbleitermodul
EP0544148B1 (de) Verfahren zum Programmieren von programmierbaren integrierten Schaltkreisen
DE102020108456A1 (de) Verfahren zur Herstellung einer Elektronikeinheit für ein Feldgerät der Automatisierungstechnik
DE69931845T2 (de) Chipkartenbasierendes Prüfverfahren und Vorrichtung
DE102006035159A1 (de) Verfahren zur automatischen Prüfung von Diagnosefunktionen eines Steuergeräts
DE102019125077A1 (de) Verfahren zur Fehleranalyse
EP0757254A2 (de) Integrierte Schaltung
DE10138922A1 (de) Verfahren zur Auswahl eines neuen Detektor-Moduls für Röntgen-Computertomographen
EP3651904A1 (de) Integrierte motorkassette zum anschluss an und zur verwendung in einem pipettiersystem, pipettiersystem, und verfahren zum austauschen einer integrierten motorkassette eines pipettiersystems
DE102008052234A1 (de) Prüfvorrichtung und Prüfverfahren für elektrische oder elektromechanische Geräte
WO2024115044A1 (de) Verfahren und eine vorrichtung zum überprüfen eines verbindens
DE10324080B4 (de) Verfahren zum Testen von zu testenden Schaltungseinheiten in einer Testvorrichtung
DE102021130884A1 (de) Verfahren zum Klassifizieren einer Ätzanzeige eines Bauteils

Legal Events

Date Code Title Description
OP8 Request for examination as to paragraph 44 patent law
8139 Disposal/non-payment of the annual fee