CN107492539B - 半导体结构及其形成方法和水印识别方法 - Google Patents

半导体结构及其形成方法和水印识别方法 Download PDF

Info

Publication number
CN107492539B
CN107492539B CN201610407328.4A CN201610407328A CN107492539B CN 107492539 B CN107492539 B CN 107492539B CN 201610407328 A CN201610407328 A CN 201610407328A CN 107492539 B CN107492539 B CN 107492539B
Authority
CN
China
Prior art keywords
mark
substrate
density
distance
dummy gate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201610407328.4A
Other languages
English (en)
Other versions
CN107492539A (zh
Inventor
蔡孟峰
姜霖
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Manufacturing International Shanghai Corp
Semiconductor Manufacturing International Beijing Corp
Original Assignee
Semiconductor Manufacturing International Shanghai Corp
Semiconductor Manufacturing International Beijing Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Manufacturing International Shanghai Corp, Semiconductor Manufacturing International Beijing Corp filed Critical Semiconductor Manufacturing International Shanghai Corp
Priority to CN201610407328.4A priority Critical patent/CN107492539B/zh
Publication of CN107492539A publication Critical patent/CN107492539A/zh
Application granted granted Critical
Publication of CN107492539B publication Critical patent/CN107492539B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/544—Marks applied to semiconductor devices or parts, e.g. registration marks, alignment structures, wafer maps
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06K—GRAPHICAL DATA READING; PRESENTATION OF DATA; RECORD CARRIERS; HANDLING RECORD CARRIERS
    • G06K19/00—Record carriers for use with machines and with at least a part designed to carry digital markings
    • G06K19/06—Record carriers for use with machines and with at least a part designed to carry digital markings characterised by the kind of the digital marking, e.g. shape, nature, code
    • G06K19/06009—Record carriers for use with machines and with at least a part designed to carry digital markings characterised by the kind of the digital marking, e.g. shape, nature, code with optically detectable marking
    • G06K19/06046—Constructional details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67242—Apparatus for monitoring, sorting or marking
    • H01L21/67282—Marking devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/544—Marks applied to semiconductor devices or parts
    • H01L2223/5442—Marks applied to semiconductor devices or parts comprising non digital, non alphanumeric information, e.g. symbols

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Theoretical Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Semiconductor Integrated Circuits (AREA)

Abstract

本发明提供一种半导体结构及其形成方法和水印识别方法，其中，提供衬底，所述衬底包括标记区；提供水印密度信息；采用所述水印密度信息在所述标记区衬底上形成若干标识结构。采用所述水印密度信息在所述标记区衬底上形成若干标识结构，能够使所述水印密度信息具有隐蔽性好的特点，不容易被识别和擦除。

Description

半导体结构及其形成方法和水印识别方法
技术领域
本发明涉及半导体制造技术领域，尤其涉及一种半导体结构及其形成方法和水印识别方法。
背景技术
随着半导体技术的不断发展，芯片和印制电路板的应用越来越广泛。芯片或印制电路板中电路结构的种类和形式日益繁多。电路结构的相似度也越来越大，仅仅从芯片和印制电路板的外观很难区分。这就给保护发明者的权力，防止未授权人窃取发明者的劳动成果带来了挑战。
为了保护发明者的权力，防止未授权人窃取发明者的劳动成果，在通过半导体技术形成电路结构的过程中，发明者一般会在所述芯片或印制电路板中形成能够标识发明人信息的标记。
然而，所述标记很容易被识别和擦除，从而难以很好地保护发明人的权力。
发明内容
本发明解决的问题是提供一种半导体结构及其形成方法和水印识别方法，能够降低水印被识别和擦除的几率。
为解决上述问题，本发明提供一种半导体结构及其形成方法和水印识别方法，包括：提供衬底，所述衬底包括标记区；提供水印密度信息；采用所述水印密度信息在所述标记区衬底上形成若干标识结构。
可选的，所述标识结构包括伪栅极结构、金属线、接触孔和插塞的一种或多种组合。
可选的，所述水印密度信息包括若干密度，且所述若干密度以预设顺序设置；若干密度相同或不相同。
可选的，所述标识结构在所述衬底上的投影图形为长方形，相邻标识结构的长边平行，且相邻标识结构之间的距离相等；标识结构的宽度与相邻标识结构之间的距离的比值为所述密度。
可选的，若干密度相同，所述标识结构宽度相等；或者，若干密度不相同，所述标识结构投影图形宽度不等；在沿标识结构宽度方向上形成若干标识结构，使若干标识结构的宽度与相邻标识结构之间距离的比值按所述预设顺序排列。
可选的，所述标识结构在所述衬底上的投影图形为长方形，相邻标识结构的长边平行，且相邻标识结构之间的距离不相同；标识结构的宽度与指定侧距离的比值为所述密度，所述指定侧距离指的是标志结构到指定侧相邻标识结构之间的距离，若干标志结构的指定侧为指向同一方向一侧。
可选的，所述标识结构宽度相同或者不相同；在沿标识结构宽度方向上形成若干标识结构，使若干标识结构的宽度与所述指定侧距离的比值按所述预设顺序排列。
可选的，所述密度在20％～80％的范围内。
可选的，所述标识结构在衬底上的投影图形为长方形，若干所述标识结构呈二维矩阵式排列；所述水印密度信息包括两个相互垂直方向上的密度。
可选的，所述标识结构为伪栅极结构；所述伪栅极结构包括：位于标记区衬底上的伪栅极。
可选的，所述衬底还包括器件区；所述形成方法还包括：在所述器件区形成半导体器件。
可选的，所述半导体器件包括：位于器件区衬底上的栅极结构；所述标识结构为伪栅极结构；所述伪栅极结构与所述栅极结构相同。
可选的，形成所述伪栅极结构和所述栅极结构的步骤包括：在所述衬底上形成初始栅介质层；在所述初始栅介质层上形成栅极层；图形化所述初始栅介质层和栅极层，在所述器件区衬底上形成栅极结构，在所述标记区衬底上形成伪栅极结构。
相应的，本发明还提供一种半导体结构，包括：衬底，所述衬底包括：器件区和标记区；位于标记区衬底上的若干标识结构，所述若干标识结构按水印密度信息分布。
可选的，所述标识结构包括：伪栅极结构、金属线、接触孔和插塞的一种或多种组合。
可选的，水印密度信息包括若干密度，且所述若干密度以预设顺序设置；若干密度相同或不相同。
可选的，所述标识结构在所述衬底表面的投影图形为长方形，相邻标识结构的长边平行，且相邻标识结构之间的距离相等，所述密度是指标识结构的宽度与相邻标识结构之间距离的比值；或者，所述标识结构在所述衬底上的投影图形为长方形，相邻标识结构的长边平行，且相邻标识结构之间的距离不相同，标识结构的宽度与指定侧距离的比值为所述密度，所述指定侧距离指的是标志结构到指定侧相邻标识结构之间的距离，若干标志结构的指定侧为指向同一方向一侧。
可选的，所述标识结构为伪栅极结构；所述衬底还包括器件区，所述半导体结构还包括位于所述器件区的半导体器件，所述半导体器件包括位于所述器件区衬底上的栅极结构，所述伪栅极结构与所述栅极结构相同。
此外，本发明还提供一种水印识别方法，包括：提供半导体结构；通过测量所述标识结构的密度，获取水印密度信息。
可选的，所述标识结构在所述衬底表面的投影图形为长方形，相邻标识结构的长边平行，且相邻标识结构之间的距离相等；通过测量所述标识结构的密度的步骤包括：测量所述各标识结构的宽度和相邻标识结构之间的距离；获取所述各标识结构的宽度和相邻标识结构之间距离的比值。
与现有技术相比，本发明的技术方案具有以下优点：
本发明的半导体结构的形成方法中，提供水印密度信息，采用水印密度信息在所述标记区衬底上形成若干标识结构，所述水印密度信息与所述标识结构的密度对应，使所述水印密度信息的隐蔽性好，不容易被发现，从而使标识结构不易被识别。
进一步，所述标识结构为伪栅极结构，所述伪栅极结构与栅极结构相同，因此，所述伪栅极结构与栅极结构能够在同一工艺过程中形成，从而能够使所述水印密度信息不容易被擦除或破坏。
本发明的半导体结构中，若干标识结构按水印密度信息分布，所述水印密度信息的隐蔽性好，不容易被发现，从而使标识结构不易被识别。
本发明的水印识别方法中，若干标识结构按水印密度信息分布，因此，可以通过测量所述标识结构的密度，获取水印密度信息。
附图说明
图1至图4本发明的半导体结构的形成方法一实施例各步骤的结构示意图；
图5是本发明半导体结构另一实施例的结构示意图。
具体实施方式
现有技术的水印形成方法存在诸多问题，例如：所述水印容易被识别和破坏。
现结合一种水印的形成方法，分析所述水印容易被识别和破坏的原因：
所述水印的形成方法中，通过刻蚀在晶圆边缘形成代表发明人信息的数字或字母等图案，形成水印。然而，所述图案隐蔽性差，很容易通过测量发现；且通过机械研磨或刻蚀等工艺能够很容易地去除所述水印。因此，所述水印很难有效保护发明人的权力。
为解决所述技术问题，本发明提供了一种半导体结构的形成方法，包括：提供衬底，所述衬底包括：器件区和标记区；在所述器件区形成半导体器件；提供水印密度信息；采用所述水印密度信息在所述标记区衬底上形成若干标识结构。
其中，本发明的半导体结构的形成方法中，提供水印密度信息，采用水印密度信息在所述标记区衬底上形成若干标识结构，所述水印密度信息与所述标识结构的密度对应，使所述水印密度信息的隐蔽性好，不容易被发现，从而使标识结构不易被识别。
为使本发明的上述目的、特征和优点能够更为明显易懂，下面结合附图对本发明的具体实施例做详细的说明。
图1至图4是本发明半导体结构的形成方法一实施例各步骤的结构示意图。所述半导体结构的形成方法包括：
请参考图1，提供衬底100，所述衬底100包括：标记区I。
所述标记区I用于形成标识结构。
本实施例中，所述衬底100还包括器件区II，所述器件区II用于形成半导体器件。
本实施例中，所述衬底100为硅衬底、锗衬底、硅锗衬底或绝缘体上硅衬底等半导体衬底。
本实施例中，所述衬底100为平面衬底。在其他实施例中，所述衬底还可以包括：基底和位于基底上的鳍部。
请参考图2至图4，提供水印密度信息；采用所述水印密度信息在所述标记区I衬底100上形成若干标识结构。
实施例中，所述标识结构在衬底100表面的投影图形为长方形，且相邻标识结构的长边平行。在其他实施例中，所述标识结构还可以为正方体。
本实施例中，所述水印密度信息包括若干密度，且所述若干密度以预设顺序设置；若干密度相同或不相同。
本实施例中，根据所述密度设定标识结构宽度和标识结构距离的比值，从而通过标识结构密度来表征发明人信息。标识结构密度作为水印密度信息的隐蔽性好，不易被识别出带有发明人信息，因此，通过标识结构携带所述水印密度信息不易被识别和破坏。
本实施例中，所述相邻标识结构之间的距离不相等，所述密度指的是标识结构的宽度与标识结构的宽度与指定侧距离的比值，所述指定侧距离指的是标志结构到指定侧相邻标识结构之间的距离，若干标志结构的指定侧为指向同一方向一侧。在其他实施例中，相邻所述标识结构之间的距离也可以相等。所述密度指的是标识结构的宽度与相邻标识结构之间距离的比值。
本实施例中，在沿标识结构宽度方向上形成若干标识结构，使若干标识结构的宽度与标识结构到指定侧相邻标识结构距离的比值按所述预设顺序排列。在其他实施例中，相邻标识结构之间的距离相同，在沿标识结构宽度方向上设置若干标识结构，使若干标识结构的宽度与距离的比值按所述预设顺序排列。
本实施例中，所述若干密度不相同，若干标识结构的宽度相同。
本实施例中，所述标识结构个数为5个。在其他实施例中，所述标识结构的个数还可以为其它值。
本实施例中，如果所述密度过大或过小都容易给标识结构的形成工艺带来困难，具体的，所述密度在20％～80％的范围内。
本实施例中，所述器件区II的延伸方向与所述伪栅极结构131延伸方向平行。所述预设顺序指的是，从邻近所述器件区II的标识结构至与所述器件区II距离最远的标识结构的顺序。
本实施例中，所述标识结构为伪栅极结构131。在其他实施例中，所述标识结构还可以为金属线、接触孔、插塞中的一种或金属线、接触孔、插塞、伪栅极结构中的多种组合。
本实施例中，还在所述器件区II形成半导体器件。
本实施例中，所述半导体器件为MOS晶体管。具体的，所述半导体器件包括：位于器件区II衬底100上的栅极结构132。
本实施例中，所述伪栅极结构131与所述栅极结构132相同。因此，所述伪栅极结构131与所述栅极结构132可以在相同工艺过程中形成，从而能够简化工艺流程，降低生产成本，且所述伪栅极结构131作为标识结构不易被识别或擦除。在其他实施例中，所述半导体器件还可以为二极管或场效应晶体管，所述伪栅极结构还可以与所述半导体器件在不同工艺中形成。
具体的，本实施例中，形成所述栅极结构132和伪栅极结构131的步骤包括：
在所述衬底100表面形成初始栅介质层110；在所述初始栅介质层110上形成栅极层120；图形化所述初始栅介质层110和所述栅极层120，在所述器件区II衬底100上形成栅极结构132，在所述标记区I衬底100上形成伪栅极结构131。
以下将结合附图对栅极结构132和伪栅极结构131的形成步骤进行详细说明。
请参考图2，在所述衬底100表面形成初始栅介质层110。
所述器件区II初始栅介质层110用于形成半导体器件的栅介质层；所述标记区I初始栅介质层110用于形成伪栅介质层。
本实施例中，所述初始栅介质层110的材料为氧化硅。在其他实施例中，所述初始栅介质层的材料还可以为高k介质材料，所述高k介质材料指的是介电常数大于3.9的介质材料，例如：氧化钛、氧化钽等。
本实施例中，通过化学气相沉积工艺形成所述初始栅介质层110。在其他实施例中，还可以通过热氧化工艺形成所述初始栅介质层。
继续参考图2，在所述初始栅介质层110上形成栅极层120。
所述器件区II栅极层120用于形成半导体器件的栅极，所述标记区I栅极层120用于形成伪栅极。
本实施例中，所述栅极层120的材料为多晶硅。在其他实施例中，所述栅极层的材料还可以为多晶锗或金属。
本实施例中，通过化学气相沉积工艺形成所述栅极层120。
请参考图3和图4，图4是图3的俯视图，图3是图4沿AA’割线的截面结构示意图，图形化所述初始栅介质层110(如图2所示)和所述栅极层120(如图2所示)，在所述器件区II衬底100上形成栅极结构132，在所述标记区I衬底100上形成伪栅极结构131。
本实施例中，图形化所述初始栅介质层110和所述栅极层120的过程中，按所述水印密度信息设置所述伪栅极结构131的密度。所述伪栅极结构131与MOS晶体管的栅极结构相同，因此，所述伪栅极结构131的隐蔽性好，不容易被未经授权的人识别，从而使所述水印密度信息不容易被破坏。
本实施例中，图形化所述存储区I初始栅介质层110，形成伪栅介质层111；图形化所述存储区I栅极层120，形成伪栅极121。所述伪栅介质层111和伪栅极121构成所述伪栅极结构131。
本实施例中，图形化所述器件区II初始栅介质层110，形成栅介质层112；图形化所述器件区II栅极层120，形成栅极122。所述栅介质层112和所述栅极122构成所述栅极结构132。
本实施例中，所述栅极结构132在所述衬底100表面的投影图形也为长方形，且相邻栅极结构132的长边平行。
本实施例中，所述伪栅极结构131在所述衬底100表面的投影图形为长方形，且相邻伪栅极结构131的长边平行。在其他实施例中，所述伪栅极结构在所述衬底100表面的投影图形还可以为折线形等其他形状。
本实施例中，所述伪栅极结构131沿宽度方向排列。在其他实施例中，所述伪栅极结构还可以沿两个相互垂直的方向呈二维矩阵式排列。
本实施例中，所述伪栅极结构131个数为5个，在其他实施例中，所述伪栅极结构的个数还可以为其它值。
本实施例中，所述伪栅极结构131从邻近所述器件区II的伪栅极结构131至与所述器件区II距离最远的伪栅极结构131依次为：第一伪栅极结构131a、第二伪栅极结构131b、第三伪栅极结构131c、第四伪栅极结构131d、第五伪栅极结构131e。
所述第一伪栅极结构131a到指定侧相邻伪栅极结构131距离指的是：第一伪栅极结构131a到所述第二伪栅极结构131b之间的第一距离l1；所述第一伪栅极结构131a密度指的是：所述第一伪栅极结构131a宽度与所述第一距离l1之间的比值。
所述第二伪栅极结构131b到指定侧相邻伪栅极结构131距离指的是：第二伪栅极结构131b到所述第三伪栅极结构131c之间的第二距离l2；所述第二伪栅极结构131b密度指的是：所述第二伪栅极结构131b宽度与所述第二距离l2之间的比值。
所述第三伪栅极结构131c到指定侧相邻伪栅极结构131距离指的是：第三伪栅极结构131c到所述第四伪栅极结构131d之间的第三距离l3；所述第三伪栅极结构131c密度指的是：所述第三伪栅极结构131c宽度与所述第三距离l3之间的比值。
所述第四伪栅极结构131d到指定侧相邻伪栅极结构131距离指的是：第四伪栅极结构131d到所述第五伪栅极结构131e之间的第四距离l4；所述第四伪栅极结构131d密度指的是：所述第五伪栅极结构131e宽度与所述第四距离l4之间的比值。
所述第五伪栅极结构131e到指定侧相邻伪栅极结构131距离指的是：第五伪栅极结构131e到器件区II与标识区I分界线的第五距离l5；所述第五伪栅极结构131e密度指的是：所述第五伪栅极结构131e宽度与所述第五距离l5之间的比值。
本实施例中，所述距离指的是伪栅极结构131中心线之间的距离。
本实施例中，所述伪栅极结构131宽度d相同。相邻伪栅极结构131之间的距离不同，不同伪栅极结构131的密度不相同。具体的，所述第一伪栅极结构131a的密度为29％；第二伪栅极结构131b的密度为27％、所述第三伪栅极结构131c的密度为35％；所述第四伪栅极结构131d的密度为30％；所述第五伪栅极结构131e的密度分别为60％。
在其他实施例中，相邻标识结构之间的距离也可以相等，即所述第一伪栅极结构与第二伪栅极结构、第二伪栅极结构与第三伪栅极结构、第三伪栅极结构与第四伪栅极结构、第四伪栅极结构与第五伪栅极结构之间的距离相等。所述伪栅极结构指的是伪栅极结构宽度与相邻伪栅极结构之间距离的比值。
需要说明的是，本实施例中，形成所述标识结构之后，所述形成方法还包括：在所述栅极结构132两侧的衬底100中形成源区和漏区(图中未示出)。
还需要说明的是，本实施中是以前栅工艺为例对本发明半导体结构的形成方法进行说明的。在其他实施例中，还可以通过后栅工艺形成所述伪栅极结构。
综上，本发明的半导体结构的形成方法中，提供水印密度信息，采用水印密度信息在所述标记区衬底上形成若干标识结构，所述水印密度信息与所述标识结构的密度对应，使所述水印密度信息的隐蔽性好，不容易被发现，从而使标识结构不易被识别。
此外，所述标识结构为伪栅极结构，所述伪栅极结构与栅极结构相同，因此，所述伪栅极结构与栅极结构能够在同一工艺过程中形成，从而能够使所述水印密度信息不容易被擦除或破坏。
继续参考图3和图4，图3是图4沿AA’方向的剖视图。
本发明还提供一种半导体结构，包括：衬底100，所述衬底100包括标记区I；位于标记区I衬底100上的若干标识结构，所述若干标识结构按水印密度信息水印密度信息分布。
所述标记区I用于形成标识结构。
本实施例中，所述衬底100还包括器件区II，所述器件区II用于形成半导体器件。
本实施例中，所述衬底100为硅衬底、锗衬底、硅锗衬底或绝缘体上硅衬底等半导体结构。
本实施例中，所述衬底100为平面衬底。在其他实施例中，所述衬底还可以包括：基底和位于基底上的鳍部。
本实施例中，所述标识结构在所述衬底100表面的投影图形为长方形，且相邻标识结构的长边平行。
所述水印密度信息包括若干密度。本实施例中，所述标识结构在所述衬底100表面的投影图形为长方形，且相邻标识结构的长边平行。则所述密度可以由标识结构宽度或标识结构宽度中的一种或两种的组合表示。
本实施例中，相邻标识结构之间的距离不相等，标识结构的宽度与指定侧距离的比值为所述密度，所述指定侧距离指的是标志结构到指定侧相邻标识结构之间的距离，若干标志结构的指定侧为指向同一方向一侧。在其他实施例中，相邻标识结构之间的距离也可以相等。所述密度指的是标识结构的宽度与相邻标识结构之间距离的比值。
本实施例中，在沿标识结构宽度方向上形成若干标识结构，使若干标识结构的宽度与标识结构到指定侧相邻标识结构距离的比值按所述预设顺序排列。在其他实施例中，相邻标识结构之间的距离相同，在沿标识结构宽度方向上设置若干标识结构，使若干标识结构的宽度与距离的比值按所述预设顺序排列。本实施例中，所示标识结构在所述衬底100表面的投影图形为长方形，且呈一维形式排列。所述密度特征表示为标识结构的宽度和相邻标识结构之间距离的比值。
本实施例中，所述半导体结构还包括位于所述器件区I的半导体器件。
本实施例中，所述半导体器件为MOS晶体管，具体的，所述半导体器件包括：位于器件区II衬底100上的栅极结构132。
本实施例中，所述半导体器件包括栅极结构。
所述栅极结构132包括：位于器件区II衬底100上的栅介质层112；位于所述栅介质层112上的栅极122。
本实施例中，所述栅介质层112的材料为氧化硅。在其他实施例中，所述栅介质层的材料还可以为高k介质材料，所述高k介质材料指的是介电常数大于3.9的介质材料，例如：氧化钛、氧化钽等。
本实施例中，所述栅极122的材料为多晶硅。在其他实施例中，所述栅极的材料还可以为多晶锗。
本实施例中，所述标识结构为伪栅极结构131。在其他实施例中，所述标识结构还可以为金属线、接触孔或插塞。
本实施例中，所述标识结构为伪栅极结构131。相应的所述水印密度信息中，所述密度即为伪栅极结构131密度；所述标识结构宽度即为伪栅极结构131宽度。
本实施例中，所述栅极结构131与所述伪栅极结构132相同。在其他实施例中，所述栅极结构与所述伪栅极结构还可以不相同。
本实施例中，所述伪栅极结构131在衬底100表面的投影图形为长方形，且相邻伪栅极结构131的长边平行。
本实施例中，所述伪栅极结构包括：位于所述衬底100上的伪栅介质层111；位于所述伪栅介质层111上的伪栅极121。
本实施例中，所述伪栅介质层111的材料与所述栅介质层112的材料相同。具体的，所述伪栅介质层111的材料为氧化硅。在其他实施例中，所述伪栅介质层的材料还可以为高k介质材料，例如氧化钛或氧化钽。
所述伪栅极121与所述栅极122的材料相同。所述伪栅极121的材料为多晶硅。在其他实施例中，所述伪栅极的材料还可以为金属。
本实施例中，相邻伪栅极结构131之间的距离不相等。所述密度为伪栅极结构131宽度与伪栅极结构131距离之间的比值。在其他实施例中，相邻伪栅极结构之间的距离也为可以相同。
本实施例中，所述伪栅极结构131的宽度表示所述伪栅极结构131短边的长度。所述伪栅极结构131密度表示所述伪栅极结构131宽度与该伪栅极结构131到指定侧相邻伪栅极结构131距离的比值，若干伪栅极结构131的指定侧为指向同一方向一侧。
本实施例中，通过水印密度信息设定特定的伪栅极结构131宽度及伪栅极结构131距离，从而设定伪栅极结构131密度。以所述伪栅极结构131密度作为水印密度信息的隐蔽性好，不易被识别出带有发明人信息，因此，通过伪栅极结构131携带所述水印密度信息不易被识别和破坏。
本实施例中，所述标识结构为伪栅极结构131。相应的所述水印密度信息中，标识结构密度即为伪栅极结构131密度；所述标识结构宽度即为伪栅极结构131宽度。
本实施例中，如果所述密度过大或过小都容易给标识结构的形成工艺带来困难，具体的，所述密度在20％～80％的范围内。
具体的，本实施例中，所述水印密度信息包括：所述密度分别为29％、27％、35％、30％或60％。
本实施例中，所述伪栅极结构131个数为5个，在其他实施例中，所述伪栅极结构的个数还可以为其它值。
本实施例中，所述伪栅极结构131在所述衬底100表面的投影图形为长方形，且相邻伪栅极结构131的长边平行。
本实施例中，所述伪栅极结构131个数为5个，在其他实施例中，所述伪栅极结构的个数还可以为其它值。
本实施例中，按所述预设顺序设置若干标识结构的宽度与相邻标识结构之间距离的比值。
本实施例中，所述伪栅极结构131的延伸方向与所述栅极结构的延伸方向相同。所述预设顺序指的是沿自邻近所述栅极结构的伪栅极结构131至距离所述栅极结构最远的伪栅极结构131的方向排列的顺序。
本实施例中，所述伪栅极结构131从邻近所述器件区II的伪栅极结构131至与所述器件区II距离最远的伪栅极结构131依次为：第一伪栅极结构131a、第二伪栅极结构131b、第三伪栅极结构131c、第四伪栅极结构131d、第五伪栅极结构131e。
所述第一伪栅极结构131a到指定侧相邻伪栅极结构131距离指的是第一伪栅极结构131a到所述第二伪栅极结构131b之间的第一距离l1；所述第一伪栅极结构131a密度指的是所述第一伪栅极结构131a宽度与所述第一距离l1之间的比值。
所述第二伪栅极结构131b到指定侧相邻伪栅极结构131距离指的是第二伪栅极结构131b到所述第三伪栅极结构131c之间的第二距离l2；所述第二伪栅极结构131b密度指的是所述第二伪栅极结构131b宽度与所述第二距离l2之间的比值。
所述第三伪栅极结构131c到指定侧相邻伪栅极结构131距离指的是第三伪栅极结构131c到所述第四伪栅极结构131d之间的第三距离l3；所述第三伪栅极结构131c密度指的是所述第三伪栅极结构131c宽度与所述第三距离l3之间的比值。
所述第四伪栅极结构131d到指定侧相邻伪栅极结构131距离指的是第四伪栅极结构131d到所述第五伪栅极结构131e之间的第四距离l4；所述第四伪栅极结构131d密度指的是所述第五伪栅极结构131e宽度与所述第四距离l4之间的比值。
所述第五伪栅极结构131e到指定侧相邻伪栅极结构131距离指的是第五伪栅极结构131e到器件区II与标识区I分界线的第五距离l5；所述第五伪栅极结构131e密度指的是所述第五伪栅极结构131e宽度与所述第五距离l5之间的比值。
本实施例中，所述伪栅极结构131宽度d相同。相邻伪栅极结构131之间的距离不同，不同伪栅极结构131的密度不相同。具体的，所述第一伪栅极结构131a的密度为29％；第二伪栅极结构131b的密度为27％、所述第三伪栅极结构131c的密度为35％；所述第四伪栅极结构131d的密度为30％；所述第五伪栅极结构131e的密度分别为60％。还需要说明的是，本发明的半导体结构还包括：位于所述栅极结构132两侧衬底100中的源区和漏区。
图5是本发明的半导体结构另一实施例的结构示意图。
请参考图5，本实施例中，所述半导体与上一实施例的相同之处在此不多做赘述，不同之处包括：
所述伪栅极结构231呈二维矩阵式排列，形成多行多列的伪栅极结构矩阵。
本实施例中，所述水印密度信息包括：两个相互垂直方向上的密度。
具体的，所述水印密度信息包括：伪栅极结构231沿行向X的密度以及伪栅极结构231沿列向Y的密度。所述行向X指的是所述伪栅极结构231的宽度方向；所述列向Y指的是垂直于所述行向X的方向。
本实施例中，相邻伪栅极结构231之间沿行向X的距离不相等；相邻伪栅极结构231之间沿列向Y的距离也不相等。
所述伪栅极结构231沿行向X的密度可由伪栅极结构231沿行向X的边长h1和伪栅极结构231沿行向Y的距离之间的比值确定。
伪栅极结构231沿列向Y的密度可由伪栅极结构231沿列向Y的边长h2以及伪栅极结构231沿列向Y的距离之间的比值确定。
本实施例中，所述栅极结构232呈矩阵式排列，在其他实施例中，所述栅极结构还可以长条形，沿行向排列为一行。
综上，本发明的半导体结构中，若干标识结构按水印密度信息分布，所述水印密度信息的隐蔽性好，不容易被发现，从而使标识结构不易被识别。
请参考图3和图4，图3是图4沿AA’方向的剖视图，本发明还一种水印识别方法，包括：提供半导体结构；通过测量所述标识结构的密度，获取水印密度信息。
请参考图3和图4，提供上述实施例所述的半导体结构。
所述半导体结构在此不多做赘述。
继续参考图3和4，通过测量所述伪栅极结构131的密度，获取水印密度信息。
本实施例中，所述伪栅极结构131的宽度d指的是所述伪栅极结构131短边的长度。所述伪栅极结构131的密度表示所述伪栅极结构131宽度与指定侧距离的比值，所述指定侧距离指的是标志结构到指定侧相邻标识结构之间的距离，若干标志结构的指定侧为指向同一方向一侧。
本实施例中，测量所述标识结构的密度特征的步骤包括：测量所述标识结构的宽度和所述指定侧距离；获取所述标识结构的宽度和所述指定侧距离的比值，形成所述水印密度信息。
在其他实施例中，相邻标识结构之间的距离相同，测量所述标识结构的密度特征的步骤包括：测量所述标识结构的宽度和相邻标识结构之间的距离；获取所述标识结构的宽度和相邻标识结构之间距离的比值，形成所述水印密度信息。
具体的，本实施例中，可以通过测量所述指定侧距离和伪栅极结构131的宽度d，获取水印密度信息。
在其他实施例中，所述标识结构的形状较复杂，通过测量所述标识结构的密度特征获取水印密度信息的步骤包括：获取所述标识结构的密度分布；对所述密度分布进行快速傅里叶变化获取所述水印密度信息。
综上，本发明的水印识别方法中，若干标识结构按水印密度信息分布，因此，可以通过测量所述标识结构的密度，获取水印密度信息。
虽然本发明披露如上，但本发明并非限定于此。任何本领域技术人员，在不脱离本发明的精神和范围内，均可作各种更动与修改，因此本发明的保护范围应当以权利要求所限定的范围为准。

Claims (15)

1.一种半导体结构的形成方法，其特征在于，包括：
提供衬底，所述衬底包括标记区；
提供水印密度信息；
采用所述水印密度信息在所述标记区衬底上形成若干标识结构，所述标识结构为伪栅极结构；
所述衬底还包括器件区；所述形成方法还包括：在所述器件区形成半导体器件；所述半导体器件包括：位于器件区衬底上的栅极结构；所述伪栅极结构与所述栅极结构相同。
2.如权利要求1所述的半导体结构的形成方法，其特征在于，所述水印密度信息包括若干密度，且所述若干密度以预设顺序设置；若干密度相同或不相同。
3.如权利要求2所述的半导体结构的形成方法，其特征在于，所述标识结构在所述衬底上的投影图形为长方形，相邻标识结构的长边平行，且相邻标识结构之间的距离相等；标识结构的宽度与相邻标识结构之间的距离的比值为所述密度。
4.如权利要求2所述的半导体结构的形成方法，其特征在于，若干密度相同，所述标识结构宽度相等；
或者，若干密度不相同，所述标识结构投影图形宽度不等；
在沿标识结构宽度方向上形成若干标识结构，使若干标识结构的宽度与相邻标识结构之间距离的比值按所述预设顺序排列。
5.如权利要求2所述的半导体结构的形成方法，其特征在于，所述标识结构在所述衬底上的投影图形为长方形，相邻标识结构的长边平行，且相邻标识结构之间的距离不相同；
标识结构的宽度与指定侧距离的比值为所述密度，所述指定侧距离指的是标志结构到指定侧相邻标识结构之间的距离，若干标志结构的指定侧为指向同一方向一侧。
6.如权利要求5所述的半导体结构的形成方法，其特征在于，所述标识结构宽度相同或者不相同；在沿标识结构宽度方向上形成若干标识结构，使若干标识结构的宽度与所述指定侧距离的比值按所述预设顺序排列。
7.如权利要求3或5所述的半导体结构的形成方法，其特征在于，所述密度在20％～80％的范围内。
8.如权利要求1所述的半导体结构的形成方法，其特征在于，所述标识结构在衬底上的投影图形为长方形，若干所述标识结构呈二维矩阵式排列；所述水印密度信息包括两个相互垂直方向上的密度。
9.如权利要求1所述的半导体结构的形成方法，其特征在于，所述伪栅极结构包括：位于标记区衬底上的伪栅极。
10.如权利要求1所述的半导体结构的形成方法，其特征在于，形成所述伪栅极结构和所述栅极结构的步骤包括：
在所述衬底上形成初始栅介质层；
在所述初始栅介质层上形成栅极层；
图形化所述初始栅介质层和栅极层，在所述器件区衬底上形成栅极结构，在所述标记区衬底上形成伪栅极结构。
11.一种半导体结构，其特征在于，包括：
衬底，所述衬底包括：器件区和标记区；
位于标记区衬底上的若干标识结构，所述若干标识结构按水印密度信息分布，所述标识结构为伪栅极结构；
位于所述器件区衬底上的半导体器件；所述半导体器件包括：位于器件区衬底上的栅极结构；所述伪栅极结构与所述栅极结构相同。
12.如权利要求11所述的半导体结构，其特征在于，水印密度信息包括若干密度，且所述若干密度以预设顺序设置；若干密度相同或不相同。
13.如权利要求12所述的半导体结构，其特征在于，所述标识结构在所述衬底表面的投影图形为长方形，相邻标识结构的长边平行，且相邻标识结构之间的距离相等，
所述密度是指标识结构的宽度与相邻标识结构之间距离的比值；
或者，所述标识结构在所述衬底上的投影图形为长方形，相邻标识结构的长边平行，且相邻标识结构之间的距离不相同，
标识结构的宽度与指定侧距离的比值为所述密度，所述指定侧距离指的是标志结构到指定侧相邻标识结构之间的距离，若干标志结构的指定侧为指向同一方向一侧。
14.一种水印识别方法，其特征在于，包括：
提供如权利要求11至13任意一项权利要求所述的半导体结构；
通过测量所述标识结构的密度，获取水印密度信息。
15.如权利要求14所述的水印识别方法，其特征在于，所述标识结构在所述衬底表面的投影图形为长方形，相邻标识结构的长边平行，且相邻标识结构之间的距离相等；
通过测量所述标识结构的密度的步骤包括：测量所述各标识结构的宽度和相邻标识结构之间的距离；获取所述各标识结构的宽度和相邻标识结构之间距离的比值。
CN201610407328.4A 2016-06-12 2016-06-12 半导体结构及其形成方法和水印识别方法 Active CN107492539B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201610407328.4A CN107492539B (zh) 2016-06-12 2016-06-12 半导体结构及其形成方法和水印识别方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201610407328.4A CN107492539B (zh) 2016-06-12 2016-06-12 半导体结构及其形成方法和水印识别方法

Publications (2)

Publication Number Publication Date
CN107492539A CN107492539A (zh) 2017-12-19
CN107492539B true CN107492539B (zh) 2019-11-01

Family

ID=60643049

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201610407328.4A Active CN107492539B (zh) 2016-06-12 2016-06-12 半导体结构及其形成方法和水印识别方法

Country Status (1)

Country Link
CN (1) CN107492539B (zh)

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1881583A (zh) * 2005-06-13 2006-12-20 株式会社东芝 半导体装置及其制造方法以及半导体装置的信息管理系统
US8822141B1 (en) * 2013-03-05 2014-09-02 International Business Machines Corporation Front side wafer ID processing

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0673144B2 (ja) * 1986-07-01 1994-09-14 キヤノン株式会社 シリアルコ−ドの判読方法
DE10259049A1 (de) * 2002-12-17 2004-07-15 Infineon Technologies Ag Integriertes Halbleitermodul

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1881583A (zh) * 2005-06-13 2006-12-20 株式会社东芝 半导体装置及其制造方法以及半导体装置的信息管理系统
US8822141B1 (en) * 2013-03-05 2014-09-02 International Business Machines Corporation Front side wafer ID processing

Also Published As

Publication number Publication date
CN107492539A (zh) 2017-12-19

Similar Documents

Publication Publication Date Title
JP2006005288A5 (zh)
TW454240B (en) Improved contact and deep trench patterning
CN104022021B (zh) 图案化的方法及存储器元件的形成方法
CN103681622B (zh) 增强的finfet工艺覆盖标记
CN106876319B (zh) 存储元件的制造方法
CN104299960B (zh) 半导体装置和半导体装置的制造方法
JP2007529894A5 (zh)
JP2002203919A5 (zh)
TW441038B (en) Manufacturing method of ETOX flash memory
CN106057812B (zh) 自对准分裂栅极闪速存储器
CN109256376A (zh) 具有微型识别标记的半导体晶圆及其制造方法
CN109256383A (zh) 存储元件及其制造方法
CN103489839B (zh) 硬掩模间隙壁结构及其制作方法
CN107492539B (zh) 半导体结构及其形成方法和水印识别方法
CN107634057A (zh) 动态随机存取存储器阵列及其版图结构、制作方法
JP2002289490A (ja) 半導体装置
CN103926716B (zh) 一种基板及其信号线的标注方法
CN110335861A (zh) 一种半导体器件及其制作方法
CN106158777B (zh) 半导体结构及其制造方法
CN208368506U (zh) 一种半导体储存器结构
CN109872993B (zh) 半导体结构的布局、半导体装置及其形成方法
EP1580806A3 (en) Semiconductor wafer, method of manufacturing the same, and method of manufacturing a semiconductor device
US20070161222A1 (en) Method of forming pad of semiconductor device
CN104465751B (zh) 半导体装置
JP2005244132A5 (zh)

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant