DE10235332A1 - Mehrlagiger Schaltungsträger und Herstellung desselben - Google Patents

Mehrlagiger Schaltungsträger und Herstellung desselben Download PDF

Info

Publication number
DE10235332A1
DE10235332A1 DE10235332A DE10235332A DE10235332A1 DE 10235332 A1 DE10235332 A1 DE 10235332A1 DE 10235332 A DE10235332 A DE 10235332A DE 10235332 A DE10235332 A DE 10235332A DE 10235332 A1 DE10235332 A1 DE 10235332A1
Authority
DE
Germany
Prior art keywords
layer
structures
circuit carrier
rewiring
layers
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
DE10235332A
Other languages
English (en)
Inventor
Stefan Paulus
Bernd Stadler
Michael Weber
Horst Theuss
Jochen Dangelmaier
Frank Daeche
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Infineon Technologies AG
Original Assignee
Infineon Technologies AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Infineon Technologies AG filed Critical Infineon Technologies AG
Priority to DE10235332A priority Critical patent/DE10235332A1/de
Priority to PCT/DE2003/002575 priority patent/WO2004015770A1/de
Priority to EP03783945A priority patent/EP1532681A1/de
Publication of DE10235332A1 publication Critical patent/DE10235332A1/de
Priority to US11/046,892 priority patent/US7221048B2/en
Withdrawn legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/4857—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/486—Via connections through the substrate with or without pins
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/02—Containers; Seals
    • H01L23/04—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls
    • H01L23/053—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls the container being a hollow construction and having an insulating or insulated base as a mounting for the semiconductor body
    • H01L23/055—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls the container being a hollow construction and having an insulating or insulated base as a mounting for the semiconductor body the leads having a passage through the base
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49805—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers the leads being also applied on the sidewalls or the bottom of the substrate, e.g. leadless packages for surface mounting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49822—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49827—Via connections through the substrates, e.g. pins going through the substrate, coaxial cables
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49833—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers the chip support structure consisting of a plurality of insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49861—Lead-frames fixed on or encapsulated in insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5389—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates the chips being integrally enclosed by the interconnect and support structures
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/11—Printed elements for providing electric connections to or between printed circuits
    • H05K1/111—Pads for surface mounting, e.g. lay-out
    • H05K1/112—Pads for surface mounting, e.g. lay-out directly combined with via connections
    • H05K1/113—Via provided in pad; Pad over filled via
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4644—Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
    • H05K3/4647—Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits by applying an insulating layer around previously made via studs
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4644—Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
    • H05K3/4682—Manufacture of core-less build-up multilayer circuits on a temporary carrier or on a metal foil
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/3201—Structure
    • H01L2224/32012—Structure relative to the bonding area, e.g. bond pad
    • H01L2224/32013—Structure relative to the bonding area, e.g. bond pad the layer connector being larger than the bonding area, e.g. bond pad
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
    • H01L2224/48465—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond the other connecting portion not on the bonding area being a wedge bond, i.e. ball-to-wedge, regular stitch
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/8538—Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/85399—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14618—Containers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01004—Beryllium [Be]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01068—Erbium [Er]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01077—Iridium [Ir]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/0132—Binary Alloys
    • H01L2924/01322—Eutectic Alloys, i.e. obtained by a liquid transforming into two solid phases
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12041—LED
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1517—Multilayer substrate
    • H01L2924/15172—Fan-out arrangement of the internal vias
    • H01L2924/15174—Fan-out arrangement of the internal vias in different layers of the multilayer substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1517—Multilayer substrate
    • H01L2924/15182—Fan-in arrangement of the internal vias
    • H01L2924/15184—Fan-in arrangement of the internal vias in different layers of the multilayer substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15313—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a land array, e.g. LGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/161—Cap
    • H01L2924/1615—Shape
    • H01L2924/16152—Cap comprising a cavity for hosting the device, e.g. U-shaped cap
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/161—Cap
    • H01L2924/1615—Shape
    • H01L2924/16195—Flat cap [not enclosing an internal cavity]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/30107—Inductance
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3025—Electromagnetic shielding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/02—Details
    • H01L31/0203—Containers; Encapsulations, e.g. encapsulation of photodiodes
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/20—Details of printed circuits not provided for in H05K2201/01 - H05K2201/10
    • H05K2201/2072—Anchoring, i.e. one structure gripping into another
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/07—Treatments involving liquids, e.g. plating, rinsing
    • H05K2203/0703—Plating
    • H05K2203/0733—Method for plating stud vias, i.e. massive vias formed by plating the bottom of a hole without plating on the walls
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/10—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
    • H05K3/20—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern by affixing prefabricated conductor pattern
    • H05K3/205—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern by affixing prefabricated conductor pattern using a pattern electroplated or electroformed on a metallic carrier

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

Die Erfindung betrifft einen mehrlagigen Schaltungsträger (1) sowie elektronische Bauteile (28) und einen Nutzen (26), die derartige mehrlagige Schaltungsträger (1) aufweisen. Ferner betrifft die Erfindung ein Verfahren zur Herstellung eines derartigen mehrlagigen Schaltungsträgers (1). Dieser mehrlagige Schaltungsträger (1) weist mindestens einen Halbleiterchip (2) auf sowie mindestens eine Umverdrahtungslage (5), die eine Umverdrahtungsstruktur (4) aufweist. Ferner umfasst der mehrlagige Schaltungsträger mindestens eine Isolationslage (7), die Durchgangsstrukturen (6) aufweist.

Description

  • Die Erfindung betrifft einen mehrlagigen Schaltungsträger und Herstellung desselben, sowie elektronische Bauteile, die einen derartigen mehrlagigen Schaltungsträger aufweisen gemäß der Gattung der unabhängigen Ansprüche.
  • Mit zunehmender Miniaturisierung und zunehmender Komplexität von integrierten Schaltungen auf Halbleiterchips nimmt die Anzahl und die Packungsdichte von mikroskopisch kleinen Kontaktflächen und/oder mikroskopisch kleinen Flip-Chip-Kontakten auf den aktiven Oberseiten der Halbleiterchips zu. Um die Vielzahl der mikroskopisch kleinen Kontaktflächen auf einem Halbleiterchip anzuordnen, wird auch das Rastermaß für das Anordnen derartiger Kontaktflächen beziehungsweise Flip-Chip-Kontakten eines Halbleiterchip mikroskopisch kleine Schrittweiten aufweisen. In diesem Zusammenhang werden unter mikroskopisch klein Abmessungen verstanden, die nur noch unter einem Lichtmikroskop erkennbar und messbar sind. Um diese mikroskopisch kleinen Kontaktflächen beziehungsweise Flip-Chip-Kontakte mit makroskopisch großen Außenkontakten zu verbinden, werden Flachleiterrahmen eingesetzt, deren Flachleiter im Inneren eines Kunststoff- oder Keramikgehäuses mikroskopisch kleine Kontaktanschlußflächen bereitstellen und nach außen in makroskopisch große Außenflachleiter übergehen. Unter makroskopisch groß werden in diesem Zusammenhang Abmessungen verstanden, die mit bloßem Auge erkennbar und messbar sind.
  • Dieses Konzept, das auf Flachleitern beruht, hat den Nachteil, dass nur die Außenränder eines Schaltungsträgers zum Anbringen der äußeren Flachleiter genutzt werden können, während die relativ große Unterseite des Schaltungsträgers eines elektronischen Bauteils nicht zur Anordnung von Außenkontaktflächen herangezogen wird. Dieses wird erst durch eine flachleiterfreie Technologie mit Hilfe eines Umverdrahtungskörpers erreicht, bei dem über Umverdrahtungsleitungen auf einer Isolationsplatte ein Übergang von dem mikroskopisch kleinen Rastermaß der Kontaktflächen eines Halbleiterchips zu dem makroskopischen Rastermaß der Außenkontaktflächen eines elektronischen Bauteils ermöglicht wird. Derartige Umverdrahtungsköper aus Umverdrahtungsplatten oder Umverdrahtungsfolien weisen nicht nur einen kostspieligen komplexen Aufbau auf, sondern die Dichte der Umverdrahtungsleitungen und die Dichte der makroskopischen Außenkontaktflächen vergrößert sich mit zunehmender Kontaktflächendichte auf dem Halbleiterchip. Damit erhöht sich die Komplexität von Umverdrahtungskörpern im Zusammenwirken mit Durchkontakten durch die Isolationsplatte des Umverdrahtungskörpers, so dass auf der einen Seite die Kosten steigen und auf der anderen Seite die Ausfallwahrscheinlichkeit beim Zusammenbau von elektronischen Bauteilen auf der Grundlage derartiger Umverdrahtungskörper zunimmt.
  • Aufgabe der Erfindung ist es, einen Schaltungsträger anzugeben, mit dem die Kosten für die Herstellung elektronischer Bauteile gesenkt werden können und die Zuverlässigkeit der Schaltungsträger verbessert wird.
  • Gelöst wird diese Aufgabe mit dem Gegenstand der unabhängigen Ansprüche. Vorteilhafte Weiterbildungen der Erfindung ergeben sich aus den abhängigen Ansprüchen.
  • Erfindungsgemäß wird ein mehrlagiger Schaltungsträger mit mindestens einem Halbleiterchip und/oder mindestens einem diskreten Bauelement angegeben. Der mehrlagige Schaltungsträger weist mindestens eine Umverdrahtungslage, eine Isolationslage und eine Verankerungslage auf. Die Umverdrahtungslage weist eine Umverdrahtungsstruktur auf, die ihrerseits Kontaktanschlußflächen aufweisen kann, welche mit den mikroskopisch kleinen Kontaktanschlußflächen der Halbleiterchips elektrisch verbunden sind. Darüber hinaus kann die Umverdrahtungsstruktur Umverdrahtungsleitungen aufweisen, die Leiterbahnen im Submikrometerbereich aufweisen können. Derartige Umverdrahtungsstrukturen können schließlich Übergangskontakte zu Durchgangsstrukturen aufweisen. Die Isolationslage weist Durchgangsstrukturen auf, wobei Durchgangsstrukturen nicht nur Durchkontakte umfassen, sondern auch durchgängige Leiterbahnen und/oder durchgängige Metallplatten ausbilden können. Die Verankerungslage ist erfindungsgemäß zwischen der Umverdrahtungslage und der Isolationslage angeordnet und weist metallische Ankerplättchen auf, welche die Position der Durchgangsstrukturen in dem mehrlagigen Schaltungsträger fixieren. Schließlich befindet sich auf der Unterseite des mehrlagigen Schaltungsträgers eine Außenkontaktlage, die Außenkontaktflächen aufweist, welche über die Durchgangsstrukturen und die Ankerplättchen elektrisch mit der Umverdrahtungsstruktur verbunden sind. Die Außenkontaktflächen sind in einem vorgegebenen Rastermaß auf der Unterseite des Schaltungsträgers angeordnet.
  • Durchgängige Leiterbahnen unterscheiden sich von Durchkontakten dadurch, dass sie sich über die volle Höhe einer Isolationslage erstrecken und ihre Position durch Ankerplättchen in dem mehrlagigen Schaltungsträger gesichert ist. Durchgängige Metallplatten unterscheiden sich von flächigen Metallstrukturen dadurch, dass sie sich über die volle Höhe einer Isolati onslage erstrecken und ihre Position in einem mehrlagigen Schaltungsträger durch Ankerplättchen gesichert ist.
  • Der mehrlagige Schaltungsträger hat den Vorteil, dass er Außenkontaktflächen in einem vorgegebenen Rastermaß realisiert, und damit Außenflachleiter, die nur an den Rändern eines elektronischen Bauteils angeordnet sind, entbehrlich macht. Darüber hinaus hat der mehrlagige Schaltungsträger den Vorteil, dass jedes Element der Durchgangsstrukturen durch Ankerplättchen gesichert ist. Schließlich kann der mehrlagige Schaltungsträger großflächig ausgebildet sein und in mehreren Bauteilpositionen jeweils mindestens ein Halbleiterchip aufweisen und/oder jeweils mindestens ein diskretes Bauelement umfassen. Derartige Bauteilpositionen können als einzelne Zeile hintereinander angeordnet sein oder in Zeilen und Spalten auf dem mehrlagigen Schaltungsträger vorgesehen werden. Mit derartigen Maßnahmen können die Kosten zur Herstellung von elektronischen Bauteilen beziehungsweise elektronischen Modulen vermindert werden.
  • Die Isolationslage mit Durchgangsstruktur kann eine Substratlage bilden, die als Durchgangsstruktur ausschließlich Durchkontakte in einem vorgegebenen Rastermaß, das dem Rastermaß der Außenkontaktflächen entspricht, aufweisen. Um die Durchkontakte einer Substratlage in einem mehrlagigen Schaltungsträger zu fixieren, weist jeder Durchkontakt ein Ankerplättchen auf, dessen Fläche größer als der Querschnitt der Durchkontakte ist.
  • Weiterhin kann vorgesehen werden, dass die Umverdrahtungsstruktur elektrisch leitend gefüllten Kunststoff aufweist. Bei derartigen Kunststoffen besteht die Füllung aus Metallpartikeln, insbesondere aus Silberpartikeln. Der Schaltungs träger kann durch weitere Umverdrahtungslagen mit Umverdrahtungsstrukturen aus elektrisch leitend gefülltem Kunststoff beliebig aufgestockt werden. Dabei können in Zwischenlagen aus Isolationsmaterial Durchkontakte angeordnet werden, die ebenfalls elektrisch leitend gefüllten Kunststoff aufweisen können. Damit ergibt sich ein Gesamtaufbau für einen mehrlagigen Schaltungsträger, der bis auf die Substratlage mit ihren metallischen Diurchkontakten ausschließlich gefüllte Kunststoffe aufweist.
  • Gegenüber dieser Möglichkeit, die Umverdrahtungsstruktur in der Umverdrahtungslage aus elektrisch leitend gefülltem Kunststoff herzustellen, gibt es eine weitere Möglichkeit, die Umverdrahtungslage von einer weiteren Isolationslage zu bilden. Das heißt sämtliche Strukturen, die eine Umverdrahtungslage kennzeichnen, sind auch als Durchgangsstrukturen darstellbar und können entweder anstelle oder zusätzlich zu den Durchkontakten durchgängige Leiterbahnen und/oder durchgängige Metallplatten aufweisen, und können damit in vorteilhafter Weise die Umverdrahtungslagen vollständig ersetzen. Das hat den Vorteil, dass bei der Herstellung des mehrlagigen Schaltungsträgers nur eine Verfahrensvariante zur Herstellung der Schaltungsträgerlagen eingesetzt werden kann. Somit weist der mehrlagige Schaltungsträger dann nur noch Isolationslagen mit Durchgangsstrukturen auf, welche übereinander gestapelt sind. Durch die Verankerungslage mit ihren Ankerplättchen auf Oberflächenbereichen jeder Durchgangsstruktur wird gewährleistet, dass Schaltungsbrücken und Schaltungskreuzungen in dem mehrlagigen Schaltungsträger realisiert werden können und ein definierter Abstand zwischen den einzelnen Isolationslagen mit Umverdrahtungsstrukturen gewährleistet bleibt.
  • Eine weitere Variante der Erfindung sieht vor, dass der Schaltungsträger zwei Isolationslagen mit Durchgangsstrukturen aufweist, deren Ankerlagen mit ihren Ankerplättchen aufeinander angeordnet sind. Mit dieser Struktur einer paarweisen Anordnung der Isolationslagen mit Durchgangsstrukturen wird einerseits der Abstand zwischen den Durchgangsstrukturen der jeweiligen Lage verdoppelt, da zwei Ankerplättchen aufeinander angeordnet sind. Außerdem wird mit dieser paarweisen Anordnung von jeweils zwei Isolationslagen mit Durchgangsstrukturen das Einbetten der Durchgangsstrukturen in einer Kunststoffgehäusemasse erleichtert, da der aufzufüllende Abstand zwischen den Durchgangsstrukturen vergrößert ist.
  • Bei derartigen paarweise angeordneten Isolationslagen mit Ankerplättchen kann darüber hinaus eines der Ankerplättchen eine Materialkomponente eines eutektischen Lotes aufweisen, während das andere Ankerplättchen die andere Komponente eines eutektischen Lotes aufweist, so dass beim Fügen der Ankerplättchen aufeinander eine niedrige Verbindungs- oder Fügetemperatur erreicht werden kann. Für derartige eutektische Lote kann eines der Ankerplättchen des Paares Gold oder eine Lote kann eines der Ankerplättchen eine Goldlegierung undf das andere der Ankerplättchen des Paares Zinn oder eine Zinnlegierung aufweist, so dass eine Verbindung eines Gold-Zinn-Eutektikums zustande kommt, die sich bereits bei niedriger Lottemperatur ausbildet. Ähnliches gilt, wenn einer der beiden Fügepartner Ankerplättchen mit einer Goldbeschichtung und der andere der Fügepartner Ankerplättchen mit einer Aluminiumbeschichtung aufweist.
  • Eine Weiterbildung der Erfindung lässt sich erreichen, wenn eine der Isolationslagen eines mehrlagigen Schaltungsträgers als Hohlgehäuse eine Aussparung zur Aufnahme mindestens eines Halbleiterchips und/oder eines diskreten Bauelementes aufweist. Diese Isolationslage, die als Hohlgehäuse ausgebildet ist, kann dabei die oberste Lage des mehrlagigen Schaltungsträgers bilden und gleichzeitig den Schaltungsträger unter Einschluss des mindestens einen Halbleiterchips und/oder des mindestens einen diskreten Bauelementes in seiner Aussparung abschließen.
  • In einer derartigen Ausführungsform der Erfindung wird die Isolationslage mit Durchgangsstrukturen in drei Versionen eingesetzt, in der untersten Lage der Lagenfolge als Substratlage mit lediglich Durchkontakten und Ankerplättchen in einer Verankerungslage auf der Isolationslage. Nachfolgend ist eine Isolationslage mit Durchgangsstrukturen angeordnet, die neben Durchkontakten auch durchgängige Leiterbahnen und/oder durchgängige Metallplatten aufweist und die zusätzlich mindestens einen Halbleiterchip und/oder mindestens ein diskretes Bauelement trägt. Als Abschluss des mehrlagigen Schaltungsträgers ist eine Isolationslage angeordnet, die als Hohlgehäuse ausgebildet ist und in deren Aussparungen der mindestens eine Halbleiterchip und/oder das mindestens eine diskrete Bauelement angeordnet ist.
  • Derartige mehrlagige Schaltungsträger mit vergrabenen Halbleiterchips und/oder vergrabenen diskreten Bauelementen bilden ein kompaktes Bauteilgehäuse in jeder Bauteilposition des mehrlagigen Schaltungsträgers, das eine äußerst geringe Bauteildicke aufweist und auf seiner Unterseite eine vorgegebene Anordnung von Außenkontaktflächen aufweist, die innerhalb des elektronischen Bauteils beziehungsweise im Inneren der mehrlagigen Schalterplatte mit Halbleiterchips und/oder diskreten Bauelementen verbunden sind.
  • Weiterhin ist es vorgesehen, eine der Isolationslagen eines mehrlagigen Schaltungsträgers aus transparentem Kunststoff aufzubauen, wobei der transparente Kunststoff als Hohlgehäuse ausgebildet sein kann und einer Bild- und/oder Strahlendetektion dient. Das Hohlgehäuse aus transparentem Kunststoff, das als eine Lage eines mehrlagigen Schaltungsträgers vorgesehen ist, hat den Vorteil, dass elektromagnetische Wellen ungedämpft die Oberfläche des Halbleiterchips und/oder des diskreten Bauelementes erreichen können. Der mehrlagige Schaltungsträger mit Halbleiterchip kann somit einen Licht- und/oder UV- und/oder IR-Detektor bilden. Darüber hinaus kann der transparente Kunststoff über dem Halbleiterchip oder über dem diskreten Bauelement, wie einem Photowiderstand, als Detektorlinse ausgebildet sein, so dass sich der Detektorwirkungsgrad verstärkt.
  • Eine der Isolationslagen eines mehrlagigen Schaltungsträgers kann eine durchgängige Metallplatte aufweisen, wobei diese Metallplatte als Abschirmplatte ausgebildet ist. In diesem Fall wird genau die umgekehrte Wirkung erreicht, nämlich dass elektromagnetische Wellen von einem empfindlichen Halbleiterchip und/oder einem empfindlichen diskreten Bauelement abgeschirmt werden. Neben einer Detektorlinse oder einer Abschirmplatte kann diese als Gehäuse ausgebildete Isolationslage zusätzlich Durchkontakte aufweisen, um eine elektrische Verbindung von der mit Außenkontaktflächen bestückten Unterseite des Schaltungsträgers zur Oberseite des Schaltungsträgers zu gewährleisten. Darüber hinaus ist es möglich, eine durchgängige Metallplatte als Chipinsel vorzusehen, die auf ihrer einen Seite einen Halbleiterchip aufnehmen kann. An diese Chipinsel kann auf der anderen Seite der Metallplatte das niedrigste Potential einer elektronischen Schaltung herangeführt werden. Wenn eine derartige durchgängige Metall platte als Chipinsel eingesetzt wird, so können die Kontaktflächen der aktiven Oberseite des Halbleiterchips über Bondverbindungen mit der Umverdrahtungsstruktur verbunden werden, wobei die Umverdrahtungsstruktur zusätzlich zu durchgängigen Leiterbahnen auch durchgängige Kontaktanschlußflächen aufweist, mit denen die Bonddrähte der Bondverbindung elektrisch verbindbar sind.
  • Eine weitere Möglichkeit, einen Halbleiterchip mit Kontaktflächen für den mehrlagigen Schaltungsträger vorzubereiten, besteht darin, auf den Kontaktflächen des Halbleiterchips Flip-Chip-Kontakte vorzusehen. Dieses können flächige Kontaktstrukturen sein oder die als Flip-Chip-Kontakte können Kontaktbälle oder Kontakthöcker aufweisen. Auch für das Verbindungen von Halbleiterchips, die für eine Flip-Chip-Verbindungstechnik vorbereitet sind, werden neben durchgängigen Leiterbahnen zusätzlich durchgängige Kontaktanschlußflächen vorgesehen, auf die der Halbleiterchip in Flip-Chip-Technik aufgebracht werden kann.
  • In dem Fall von Umverdrahtungsstrukturen aus elektrisch leitend gefülltem Kunststoff werden keine durchgängigen Kontaktanschlußflächen vorgesehen, sondern vielmehr Kontaktanschlußflächen, die auf einer isolierenden Schicht angeordnet sind, so daß zusätzlich Durchkontakte durch die isolierende Schicht führen.
  • Ist der mehrlagige Schaltungsträger für mehrere Bauteilpositionen vorgesehen, so kann er nach Aufbringen des mindestens einen Halbleiterchips oder des mindestens einen Bauelementes und nach Einbetten dieser elektronischen Elemente in eine Isolationslage aus einer Kunststoffgehäusemasse oder durch Abdecken dieser elektronischen Elemente mit einer Isolations lage, die als Hohlgehäuse ausgebildet ist, zu einzelnen Bauteilen getrennt werden. Somit können die Kosten für die einzelnen Bauteile erheblich vermindert werden, da der mehrlagige Schaltungsträger gleichzeitig das Gehäuse für mehrere einzelne elektronische Bauteile darstellt.
  • Mehrere Schaltungsträger aus paarweise angeordneten Isolationslagen mit Durchgangsstrukturen können über Durchkontakte zu einem Nutzen gestapelt und verbunden werden, der ebenfalls mehrere Bauteilpositionen für elektronische Bauteile aufweist und in einzelne elektronische Bauteile dann teilbar ist.
  • In vorteilhafter Weise können die aus einem mehrlagigen Schaltungsträger oder aus einem Nutzen herausgetrennten elektronischen Bauteile eine Umverdrahtungsstruktur aus leitendem Kunststoff aufweisen. Dieses hat den Vorteil, dass der leitende Kunststoff sich in seinem thermischen Ausdehnungsverhalten vollständig der umgebenden Kunststoffgehäusemasse angleichen kann, so dass keinerlei thermomechanische Spannungen in einem derartigen Kunststoffgehäuse auftreten. Lediglich die Durchkontakte der untersten Isolationslage, die auch als Substratlage fundiert, könnten sich aus dem Kunststoff lösen, was jedoch durch die Verankerungslage, die grundsätzlich zwischen einer Isolationslage und einer Umverdrahtungslage angeordnet ist, und deren Ankerplättchen verhindert wird.
  • Ein weiteres elektronisches Bauteil aus derartigen mehrlagigen Schaltungsträgern oder aus derartigen Nutzen kann einen Stapel aus einem Halbleiterchip auf einer Isolationslage mit langgestreckten Durchkontakten und einer Isolationslage mit Durchkontakten in einem vorgegebenen Rastermaß von Außenkontaktflächen aufweisen. Derartige langgestreckte Durchkontakte haben den Vorteil, dass die Außenkontakte mit ihrem Rastermaß unterhalb der Fläche des Halbleiterchips angeordnet sein können, was einem sogenannten „fan-in" entspricht, als auch außerhalb des Bereichs des Halbleiterchips vorhanden sein können, was dem sogenannten „fan-out" entspricht. Darunter wird ein Bereich der Außenkontaktlage verstanden der außerhalb der. Projektion der Halbleiterchipfläche auf die Außenkontaktlage angeordnet ist, während Außenkontaktflächen unterhalb des Halbleiterchips die Außenkontaktflächen umfasst, die innerhalb der Projektion der Halbleiterchipfläche auf die Außenkontaktlage angeordnet ist. Die langgestreckten Durchkontakte bilden somit durchgängige Leiterbahnen, um das Rastermaß der Kontaktflächen eines Chip an das vorgegebene Rastermaß der Außenkontakte in der Außenkontaktlage anzupassen.
  • In diesem Zusammenhang ist es auch möglich, in vorteilhafter Weise vorgegebene Rastermaße eines Flachleiterträgers durch einen mehrlagigen Schaltungsträger an vorgegebene Abstände von diskreten elektronischen Bauelementen anzupassen. Der erfindungsgemäße mehrschichtige Schaltungsträger eignet sich nämlich auch, um diskrete elektronische Bauelemente mit ihren Elektroden auf vorgegebene Rastermaße eines Flachleiterrahmens anzupassen, wenn beispielsweise Eingangs- oder Ausgangskapazitäten zwischen einzelnen Flachleitern eines Flachleiterrahmens oder Eingangs- und/oder Ausgangsinduktivitäten einer elektronischen Schaltung zwischen Flachleiteranschlüssen elektrisch anzupassen oder abzugleichen sind.
  • Ein Verfahren zur Herstellung eines mehrlagigen Schaltungsträgers mit mindestens einer Umverdrahtungslage, einer Verankerungslage, einer Isolationslage, die Durchgangsstrukturen aufweist, und mit einer Außenkontaktlage weist folgende Verfahrensschritte auf.
  • Zunächst wird eine Metallplatte zur Herstellung einer Isolationslage mit Durchgangsstrukturen bereitgestellt. Für die Verwirklichung der Durchgangsstrukturen wird auf die Metallplatte eine Photolackschicht aufgebracht und diese Photolackschicht unter Freilassen von Flächen, auf denen Durchgangsstrukturen abgeschieden werden können, strukturiert. Danach werden chemisch oder galvanisch Durchgangsstrukturen auf den freigelassenen Flächen der Metallplatte abgeschieden. Nach der Abscheidung der Durchgangsstrukturen wird die Photolackschicht von der Metallplatte entfernt und durch eine thermisch stabilere Kunststoffgehäusemasse unter Einbetten der Durchgangsstrukturen und unter Freilassen von Oberflächenbereichen der Durchgangsstrukturen aufgebracht. Nach dem Aufbringen der Kunststoffgehäusemasse und dem Aushärten dieser Kunststoffgehäusemasse kann die Metallplatte entfernt werden.
  • Auf die somit freitragende Isolationslage mit Durchgangsstrukturen wird eine Verankerungslage aufgebracht, indem selektiv Ankerplättchen auf den Oberflächen der Durchgangsstrukturen abgeschieden werden, wobei die Flächen der Ankerplättchen größer ausgeführt werden als die freigelassenen Oberflächenbereiche der Durchgangsstrukturen. Auf die derart strukturierte Verankerungslage kann anschließend eine Umverdrahtungslage durch selektives Aufbringen einer Umverdrahtungsstruktur auf die Verankerungslage aufgebracht werden. Dabei dienen die Ankerplättchen gleichzeitig als Durchkontakte zu der elektrisch leitenden Umverdrahtungsstruktur. Danach kann der mehrlagige Schaltungsträger durch Aufbringen mindestens eines Halbleiterchips und/oder mindestens eines diskreten Bauelementes vervollständigt werden.
  • Dieses Verfahren hat den Vorteil, dass die Verankerungslage und die in der Verankerungslage eingebetteten Ankerplättchen eine Doppelfunktion erfüllen, indem sie einerseits die Position der Durchgangsstrukturen mechanisch sichern und andererseits als Durchkontakte zur Verbindung mit der elektrisch leitenden Umverdrahtungsstruktur dienen. Damit wird mindestens eine zusätzliche Isolationslage mit entsprechend voluminösen Durchkontakten eingespart und die Höhe der sonst notwendigen Isolationslage auf die Höhe der Verankerungslage vermindert. Mit der Einsparung eines kompletten zusätzlichen Verfahrensschrittes können die Gesamtkosten des Verfahrens zur Herstellung eines mehrlagigen Schaltungsträgers vermindert werden.
  • Die elektrisch leitende Umverdrahtungsstruktur kann in vorteilhafter Weise aus leitendem Kunststoff mittels Photolithographie und/oder mittels Drucktechnik strukturiert werden. Dabei ist für die mikroskopisch kleine Strukturierung von Kontaktanschlußflächen, die mit den Kontaktflächen eines Halbleiterchips korrespondieren, die Photolithographietechnik von Vorteil, da sie Strukturen im Mikrometerbereich exakt realisieren kann. Andererseits sind die Drucktechniken von Vorteil, wenn Umverdrahtungsstrukturen als Zwischenlagen auszubilden sind, beispielsweise für einen mehrlagigen Schaltungsträger mit mehreren übereinander angeordneten Umverdrahtungslagen. In diesen Fällen können als Drucktechniken, Schablonendruck und/oder Siebdruck und/oder Strahldruck zum Einsatz kommen. In diesem Zusammenhang werden unter Strahldruck Techniken zusammengefasst, die mit einem Druckstrahl arbeiten und eine leitende Kunststoffstruktur mit einem derartigen gepulsten Kunststoffstrahl drucken können. Für den leitenden Bereich der Umverdrahtungslage kann ein Kunststoff mit leitenden Partikeln, wie Silberpartikeln, gefüllt sein. Für den isolierenden Bereich einer Umverdrahtungslage kann der Kunststoff mit entsprechend isolierenden Partikeln gefüllt sein.
  • Durch ein mehrstrahliges Drucksystem lassen sich somit gleichzeitig isolierende Kunststoffbereiche und leitende Kunststoffbereiche auftragen, was verfahrenstechnisch einen Kostenvorteil darstellt. Darüber hinaus können Strahldrucktechniken feinere Strukturen für die Umverdrahtungsstruktur realisieren als Siebdruck- oder Schablonendrucktechniken, so dass auf photolithographische Schritte für kritische Abmessungen verzichtet werden kann, was wiederum die Verfahrenskosten absenkt. Soll aus Miniaturisierungsgründen und Gründen der Kompaktheit ein mehrlagiger Schaltungsträger mehrere übereinander gestaffelte und gestapelte Umverdrahtungslagen aufweisen, so können mit den obenerwähnten Techniken beliebig viele Isolationslagen mit darauf angeordneten Umverdrahtungslagen auf dem Schaltungsträger vorgesehen werden, wobei abwechselnd Isolationslagen mit Durchkontakten und Isolationslagen mit Umverdrahtungsstrukturen aufgebracht werden.
  • Bei diesem Verfahren werden für das Erzeugen einer Substratlage, die aus einer Isolationslage mit Durchkontakten besteht und die eine Außenkontaktlage trägt mit Außenkontakten in vorgegebenem Rastermaß, eine unterschiedliche Technologien zur Verwirklichung einer mehrlagigen Schaltungsplatte angewandt. Im Prinzip werden nach Fertigstellung der selbsttragenden ersten Isolationslage oder Substratlage einzelne Polymerlagen aufgebracht, die als Umverdrahtungslagen oder als Isolationslage dienen.
  • Demgegenüber kann ein weiteres Verfahren angegeben werden, bei dem ein und dieselbe Technologie sowohl für die Erstellung von Isolationslagen als Substratlage mit Durchkontakten als auch für die Herstellung von Isolationslagen mit Durchgangsstrukturen eingesetzt wird. Damit werden Sondertechniken zur Erzeugung von Umverdrahtungsstrukturen vermieden und die Kosten für die Herstellung eines mehrlagigen Schaltungsträgers vermindert.
  • Ein Verfahren zur Herstellung eines mehrlagigen Schaltungsträgers mit mindestens zwei Isolationslagen, die paarweise angeordnet sind, weist folgende Verfahrensschritte auf. Zunächst werden mindestens zwei Metallplatten zur Herstellung von den zwei Isolationslagen mit Durchgangsstrukturen bereitgestellt. Anschließend werden Photolackschichten aufgebracht und strukturiert, wobei die Metallplatten unter Freilassen von Flächen, auf denen Durchgangsstrukturen als Durchkontakte und/oder als Umverdrahtungsstruktur in Form von durchgängigen Leiterbahnen und/oder durchgängigen Metallplatten abgeschieden werden sollen, mit Photolack bedeckt. Anschließend werden Durchgangsstrukturen in den freigelassenen Flächen chemisch oder galvanisch abgeschieden und der Photolack von den Metallplatten entfernt. Anstelle der Photolackschicht kann nun eine thermisch stabilere Kunststoffgehäusemasse unter Einbettung der Durchgangsstrukturen und unter Freilassen von Oberflächenbereichen der Durchgangsstrukturen aufgebracht werden. Danach werden beide Metallplatten entfernt, so dass zwei selbsttragende Isolationslagen mit Durchgangsstrukturen zur Verfügung stehen. Auf diesen frei tragenden Isolationslagen mit Durchgangsstrukturen wird nun selektiv eine Verankerungslage aufgebracht. Dabei werden Ankerplättchen mit einer größeren Fläche als die freigelassenen Oberflächenbereiche der Durchgangsstrukturen auf die Durchgangsstrukturen aufgebracht. Anschließend werden paarweise die Isolationslagen mit Durchgangsstrukturen unter Verbinden der Ankerplättchen der Verankerungslagen zusammengefügt. Bei diesem paarweisen Zusammenfügen der Ankerplättchen entsteht ein Abstand zwischen den Isolationslagen mit Durchgangsstrukturen, so dass keiner lei Kurzschlüssen, außer an den gewollten Positionen der Ankerplättchen auftreten.
  • Der Zwischenraum zwischen den Isolationslagen kann mit thermisch stabiler Kunststoffgehäusemasse verfüllt werden. Nach dem Herstellung eines solchen mehrlagigen Schaltungsträgers aus paarweise zusammengefügten Isolationslagen kann dieser durch Aufbringen von mindestens einem Halbleiterchip und/oder von mindestens einem diskretes Bauelement komplettiert werden. Dieses Verfahren hat gegenüber dem vorhergehend beschriebenen Verfahren den Vorteil, dass ein mehrlagiger Schaltungsträger auf der Grundlage einer einzigen Strukturierungstechnologie für Durchgangsstrukturen realisiert werden kann. Damit ermöglicht dieses Verfahren eine Massenfertigung auf der Grundlage von Metallplatten, auf denen strukturierte Durchgangsstrukturen durch chemische oder galvanische Abscheidung erzeugt werden. In der einfachsten Ausführung dieses Verfahrens wird praktisch auf einer Isolationslage, die lediglich Durchkontakte zu Außenkontaktflächen in vorgegebenem Rastermaß aufweist, eine zweite Isolationslage über Verbinden oder Zusammenfügen der jeweiligen Ankerplättchen der jeweiligen Verankerungslage gebildet, wobei ein geringer Abstand der doppelten Größe der Ankerplättchendicke zwischen den Isolationslagen mit Durchkontakten entsteht.
  • Dieser Abstand liegt zwischen 3 und 10 μm und kann mit Kunststoffgehäusemasse aufgefüllt werden. Während die untere Isolationslage nur Durchkontakte aufweist, weist die obere Isolationslage weitere Durchgangsstrukturen, wie durchgängige Leiterbahnen und durchgängige Metallplatten sowie durchgängige Kontaktanschlußflächen und durchgängige Verbindungskontakte auf. Die obere Isolationslage ersetzt folglich mit ihren Durchgangsstrukturen vollständig eine gesondert herzustellen de Umverdrahtungslage, so dass sich die Herstellungskosten dieses Verfahrens gegenüber dem vorhergehend erläuterten Verfahren verringern.
  • Sollte die Stabilität der Isolationslagen nach Abätzen der Metall-Lagen nicht ausreichen, um eine selbsttragende Isolationslage darzustellen und die weiteren Verfahrensschritte darauf anzuwenden, wie das Aufbringen einer Verankerungslage, so kann der Schritt des Entfernens der Metallplatte auch nach dem Aufbringen der Verankerungslage erfolgen, womit eine höhere Stabilität für das Anbringen und Justieren der Verankerungslage verbunden ist. Ein kritischer Punkt dieses Verfahrens liegt in dem geringen Abstand zwischen den Isolationslagen mit Durchgangsstrukturen, der mit Kunststoffgehäusemasse zu verfüllen ist. Mit einem weiter verbesserten Verfahren kann dieser kritische Schritt vermieden werden.
  • Dazu wird ein Verfahren angegeben, das der Herstellung eines mehrlagigen Schaltungsträgers mit mindestens zwei Isolationslagen, die paarweise angeordnet sind, dient. Diese Isolationslagen weisen wiederum Durchgangsstrukturen auf, wobei die untere Isolationslage Durchkontakte aufweist und wobei die obere Isolationslage mit ihren Durchgangsstrukturen eine Umverdrahtungslage bildet.
  • Zunächst werden dazu Metallplatten zur Herstellung von Isolationslagen mit Durchgangsstrukturen bereitgestellt. Auf diese Metallplatten werden dann Photolackschichten aufgebracht und diese Photolackschichten derart strukturiert, dass Flächen der Metallplatten, die zum Aufbringen von Durchgangsstrukturen dienen, freigelassen werden. Derartige Durchgangsstrukturen können Durchkontakte und/oder eine Umverdrahtungsstruktur in Form von durchgängigen Leiterbahnen oder durchgängigen Me tallplatten aufweisen. Diese Durchgangsstrukturen werden chemisch oder galvanisch auf den freigelassenen Flächen der Metallplatten abgeschieden. Danach werden unmittelbar Verankerungslagen durch selektives Aufbringen von Ankerplättchen auf den Oberflächen der Durchgangsstrukturen aufgebracht, wobei die Ankerplättchen eine größere Fläche aufweisen als die Oberflächen der Durchgangsstrukturen. Anschließend werden die Photolackschichten auf beiden Metallplatten entfernt und paarweise werden dann die Isolationslagen mit Durchgangsstrukturen unter Verbinden der Ankerplättchen der Verankerungslagen zusammengefügt.
  • Bei diesem Verfahren wird somit auf den Zwischenschritt der Herstellung selbsttragender Isolationslagen mit Durchgangsstrukturen verzichtet. Vielmehr werden die Durchgangsstrukturen, die sich in diesem Verfahren noch auf den Metallplatten befinden, mit ihren Ankerplättchen aus Metall zusammengefügt, so dass eine Hohlraumstruktur entsteht, die nach außen durch zwei gegenüberliegende Metallplatten begrenzt wird, wobei zwischen den Metallplatten die beiden zusammengefügten Umverdrahtungsstrukturen angeordnet sind. Die begrenzenden Metallplatten können gleichzeitig als Vergussformen zum Einspritzen einer Kunststoffgehäusemasse zwischen den Metallplatten unter Einbetten der Durchgangsstrukturen und der Ankerplättchen beider Isolationslagen dienen. Erst nach diesen Schritten werden die Metallplatten entfernt, so dass eine selbsttragende Doppellage aus paarweise angeordneten Isolationslagen mit Durchkontakten für den weiteren Aufbau eines mehrlagigen Schaltungsträgers zur Verfügung steht.
  • Zur Vervollständigung des Schaltungsträgers können anschließend mindestens ein Halbleiterchip und/oder mindestens ein diskretes Bauelement auf die paarweise angeordneten Isolati onsschichten mit Durchgangsstrukturen aufgebracht werden. Dieses Verfahren hat den Vorteil, dass die Metallplatten gleichzeitig als Moldform solange beibehalten werden, bis Durchgangsstrukturen von zwei Isolationslagen über entsprechende Ankerplättchen miteinander verbunden sind, so dass zum Einbetten der Umverdrahtungsstrukturen mit den Ankerplättchen ein größerer Hohlraum für das Einspritzen von Kunststoffgehäusemasse zur Verfügung steht. Dieses erhöht die Reproduzierbarkeit und Zuverlässigkeit dieses Verfahrens gegenüber den vorher erläuterten Verfahren.
  • In einem Durchführungsbeispiel der vorher erläuterten Verfahren wird zunächst eine Isolationslage als Substratlage mit Durchkontakten, welche im Rastermaß von Außenkontaktflächen vorgesehen werden, hergestellt. Mit diesem Verfahrensschritt wird praktisch die untere Isolationslage des mehrlagigen Schaltungsträgers geschaffen, die gleichzeitig auch Grundlage oder erste Substratlage eines Nutzens sein kann, der neben der Isolationslage als Substratlage weitere Isolationslagen mit Durchgangsstrukturen aufweist, die aufeinander gestapelt sein können oder paarweise angeordnet und dann gestapelt sein können. Bei einem paarweise Stapeln kann die zweite Isolationslage eines Paares als Umverdrahtungslage mit Umverdrahtungsstrukturen in Form von durchgängigen Leiterbahnen und/oder durchgängigen Metallplatten und/oder Durchkontakten sowie durchgängigen Kontaktanschlußflächen und durchgängigen Übergangskontakten hergestellt werden.
  • Da sowohl die Substratlage als auch die Umverdrahtungslage mit der gleichen Technologie durch chemische oder galvanische Abscheidung auf einer strukturierten Metallplatte erfolgen, kann das Gesamtverfahren zur Herstellung eines mehrlagigen Schaltungsträgers auf der Basis einer Einzeltechnologie stan dardisiert und normiert werden, was eine erhebliche Kosteneinsparung erwarten lässt. Dazu werden die Durchgangsstrukturen in Form von Durchkontakten und/oder durchgängigen Leiterbahnen und/oder durchgängigen Metallplatten oder durchgängigen Kontaktanschlußflächen oder durchgängigen Übergangskontakten auf einer Metallplatte aus einer Kupferlegierung abgeschieden. Das chemisch oder galvanisch abgeschiedene Metall kann eine Nickellegierung aufweisen, die sich in ihrem Ätzverhalten von einer Kupferlegierung unterscheidet, so dass beim späteren Entfernen der Metallplatte ein Ätzstopp am Übergang von der Kupferlegierung zur Nickellegierung auftritt.
  • Eine weitere Verfahrensverbesserung liegt darin, dass auf eine Trägerplatte eine kupferkaschierte Folie für die chemische oder galvanische Abscheidung von Nickel bereitgestellt wird. Eine derartige kupferkaschierte Folie ist genauso geeignet zum chemischen oder galvanischen Aufbringen von Durchgangsstrukturen geeignet, wie eine Metallplatte. Die kupferkaschierte Folie kann nach Herstellen einer selbsttragenden Isolationslage oder nach Herstellen eines selbsttragenden Stapels von Isolationslagen mit Durchgangsstrukturen von dem selbsttragenden Körper abgezogen werden, so dass ein Ätzen oder ein mechanischer Abtrag einer Metallplatte entfällt. Der selbsttragende Körper kann dann lediglich von Kupferresten der Kupferkaschierung gereinigt werden.
  • Für ein Entfernen der Metallplatte mittels Ätztechnik stehen zwei Technologien zur Verfügung, einerseits ein Trockenätzen mit Hilfe eines Plasmas und andererseits ein Nassätzen mit Hilfe einer Metallätze. Der Vorteil für ein Nassätzen liegt in der Nutzung des obenerwähnten Ätzstopps durch die Wahl unterschiedlicher Materialien für die Metallplatte und für die chemisch oder galvanisch abgeschiedenen Durchgangsstrukturen. Beim Plasmaätzen kann auf derartige Ätzstopps verzichtet werden, so dass gleichartige Materialien auf Metallplatten oder mit metallisierten Folien abgeschieden werden können. Das Plasmaätzen kann darüber hinaus zur Reinigung der Oberflächen eingesetzt werden, um beispielsweise die Kupferkaschierung einer kupferkaschierten Folie nach dem Abziehen der Folie von einer Isolationslage zu entfernen.
  • Für ein Aufbringen von Ankerplättchen sind mehrere Technologien möglich. Einerseits kann beim chemischen Abscheiden gleichzeitig mit dem Auffüllen der Strukturen auf der Metallplatte auch die strukturierende Photolackschicht mit verspiegelt werden, so dass lediglich eine Ätzmaske aufzubringen ist, um bis auf die Metallplättchen das überschüssige Material abzutragen. Beim galvanischen Aufbringen der Durchgangsstrukturen auf einer Metallplatte kann eine pilzhaubenförmige Vergrößerung der Durchgangsstrukturen erreicht werden, indem die galvanische Abscheidung nach Auffüllen der Strukturen kurzzeitig fortgesetzt wird, so dass ein Überwachsen der galvanischen Abscheidung der Durchgangsstrukturen entsteht. Auch in diesem Fall entstehen Ankerplättchen auf den Durchgangsstrukturen, die eine Verankerung der Durchgangsstrukturen in der nachfolgend aufzubringenden Kunststoffgehäusemasse sicherstellen.
  • Sollen sehr präzise Ankerplättchen hergestellt werden, so kann zunächst die Oberfläche der Isolationslage mit einer Metallschicht durch Aufdampfen, Aufsputtern oder chemische Gasphasenabscheidung verspiegelt werden und anschließend kann diese verspiegelte Oberfläche mittels Photolithographie zu einzelnen Ankerplättchen strukturiert werden. Eine weitere Möglichkeit zur Herstellung von Ankerplättchen besteht in der Drucktechnik, indem Ankerplättchen auf die Oberflächen der Durchgangsstrukturen aufgedruckt werden, wobei einerseits mit einer Maske gearbeitet werden kann, die mittels Siebdrucktechnik oder Schablonendrucktechnik entsprechend selektiv Ankerplättchen auf der Oberfläche aufbringt oder indem eine Druckstrahltechnik eingesetzt wird, welche die Oberseiten der Durchgangsstrukturen beschreibt und dabei Metallpartikel mit Binder auf die Durchgangsstrukturen druckt.
  • Zur Vollendung des mehrlagigen Schaltungsträgers mit Halbleiterchips können Halbleiterchips auf den Schaltungsträger in Flip-Chip-Technik aufgebracht werden. Bei der Flip-Chip-Technik verfügt der Halbleiterchip über Flip-Chip-Außenkontakte, die unmittelbar auf Kontaktanschlußflächen der obersten Isolationslage mit Durchgangsstrukturen aufgebracht werden kann. Im Falle einer Umverdrahtungsstruktur aus elektrisch leitendem Kunststoff ist es ebenfalls möglich, einen derartigen Halbleiterchip mit Flip-Chip-Außenkontakten auf die entsprechenden Kontaktanschlußflächen aufzubringen. Der Vorteil einer derartigen Flip-Chip-Technik besteht darin, dass auf den Schritt eines Bondens verzichtet werden kann. Beim Bonden werden zur Vollendung des mehrlagigen Schaltungsträgers Halbleiterchips auf entsprechend vorbereitete durchgängige Metallplatten mit ihrer Rückseite aufgebracht, während Kontaktflächen auf der aktiven Oberseite des Halbleiterchips über Bonddrähte und/oder über Bondbänder mit entsprechenden Kontaktanschlußflächen auf den Durchgangsstrukturen oder auf der Umverdrahtungsstruktur verbunden werden.
  • Der mehrlagige Schaltungsträger kann auch vergrabene Halbleiterchips umfassen, indem als oberste Lage des mehrlagigen Schaltungsträger eine Isolationslage mit oder ohne Durchkontakte und mit Vertiefungen aufgebracht wird, wobei mittels der Vertiefungen Hohlgehäuse dargestellt werden können. Nach Aufbringen einer derartigen obersten Lage wird der mehrlagige Schaltungsträger zu einem Nutzen mit mehreren Bauteilpositionen, wobei zur Herstellung einzelner elektronischer Bauteile der Nutzen aufgetrennt wird.
  • Zusammenfassend kann festgestellt werden, dass die Basis der Erfindung ein flachleiterfreier mehrlagiger Schaltungsträger mit galvanisch oder chemisch abgeschiedenen Metallstrukturen ist. Der Raum zwischen den Metallstrukturen wird flächig mit nicht leitendem Epoximaterial aufgefüllt und bildet die Grundlage für weitere Schichtaufbauten. Die Oberfläche der Metallstrukturen wird dabei durch Maskentechnik ausgespart. Eine leitfähige Lage kann dann auf diese freigelegten Metallstrukturen aufgebracht werden. Eine derartige leitfähige Lage kann auch mehrlagig erfolgen und auf einer obersten Lage kann in Flip-Chip-Technik ein Halbleiterchip aufgebracht werden.
  • Multichipverpackungen und Multichipmodule können ebenfalls mit einem derartigen mehrlagigen Schaltungsträger verwirklicht werden. Die in den einzelnen Isolationslagen mit Durchgangsstrukturen erzielten Umverdrahtungsebenen ermöglichen es, dass Kontaktieranordnungen unabhängig vom „footprint" beziehungsweise vom vorgegebenen Rastermaß der Außenkontaktflächen eine Gehäuseverpackung realisiert werden können. Dieses spart gegenüber Flachleiterkonstruktionen Grundflächen und kann bei Hochfrequenzanwendungen vorteilhaft sein, da die Anbindung der Außenkontaktflächen zum Halbleiterchip sehr kurz ausgebildet werden können. Die verschiedenen Durchgangsstrukturen, Umverdrahtungsstrukturen sowie Ankerplättchen können sehr genau durch Maskentechnik hergestellt werden, wobei Drucktechniken besonders preiswert sind.
  • Darüber hinaus können bereits fertig montierte flachleiterfreie Gehäuse in einem etwas größeren flachleiterfreien Gehäuse montiert werden, was wiederum mehrfach wiederholt werden kann, wodurch sich auf einfache Weise beliebige Umverdrahtungen realisieren lassen. Diese Technik ist sehr flexibel, kostengünstig und erlaubt eine schnelle Montage.
  • Die Erfindung wird nun anhand von Ausführungsformen mit Bezug auf die beiliegenden Figuren näher erläutert.
  • 1 zeigt einen schematischen Querschnitt eines elektronischen Bauteils mit einem mehrlagigen Schaltungsträger einer ersten Ausführungsform der Erfindung,
  • 2 zeigt einen schematischen Querschnitt eines elektronischen Bauteils mit einem mehrlagigen Schaltungsträger einer zweiten Ausführungsform der Erfindung,
  • 3 zeigt einen schematischen Querschnitt eines elektronischen Bauteils mit einem mehrlagigen Schaltungsträger einer dritten Ausführungsform der Erfindung,
  • 4 zeigt einen schematischen Querschnitt eines elektronischen Bauteils einer Vorstufe des elektronischen Bauteils gemäß 3,
  • 5 bis 10 zeigen schematische Querschnitte durch Zwischenprodukte bei der Herstellung eines mehrlagigen Schaltungsträgers mit einem Halbleiterchip in jeder Bau teilposition des mehrlagigen Schaltungsträgers einer vierten Ausführungsform der Erfindung,
  • 5 zeigt schematische Querschnitte durch zwei selbsttragende Isolationslagen mit Durchgangsstrukturen,
  • 6 zeigt schematische Querschnitte durch zwei selbsttragende Isolationslagen mit Durchgangsstrukturen und aufgebrachten Ankerplättchen,
  • 7 zeigt einen schematischen Querschnitt durch ein Paar zusammengefügter Isolationslagen mit aufeinanderliegenden Ankerplättchen,
  • 8 zeigt einen schematischen Querschnitt durch ein Paar zusammengefügter Isolationslagen mit aufgefülltem Zwischenraum zwischen den Isolationslagen,
  • 9 zeigt einen schematischen Querschnitt durch ein Paar zusammengefügter Isolationslagen mit aufgebrachten Außenkontaktflächen,
  • 10 zeigt einen schematischen Querschnitt durch einen mehrlagigen Verdrahtungsträger mit Halbleiterchip auf einer durchgängigen Metallplatte als Chipinsel,
  • 11 bis 17 zeigen schematische Querschnitte durch Zwischenprodukte bei der Herstellung eines mehrlagigen Schaltungsträgers mit einem Halbleiterchip in jeder Bauteilposition des mehrlagigen Schaltungsträgers einer fünften Ausführungsform der Erfindung,
  • 11 zeigt einen schematischen Querschnitt durch eine Metallplatte mit Durchgangsstrukturen und mit Ankerplättchen auf den Durchgangsstrukturen,
  • 12 zeigt einen schematischen Querschnitt durch eine Metallplatte mit Durchkontakten und mit Ankerplättchen auf den Durchkontakten,
  • 13 zeigt einen schematischen Querschnitt durch die Metallplatten der 11 und 12 nach einem Zusammenfügen der Ankerplättchen,
  • 14 zeigt einen schematischen Querschnitt durch die über Ankerplättchen gefügten Metallplatten nach 13 mit aufgefüllten Hohlräumen zwischen den Metallplatten,
  • 15 zeigt einen schematischen Querschnitt durch einen selbsttragenden mehrlagigen Schaltungsträger,
  • 16 zeigt einen schematischen Querschnitt durch einen selbsttragenden mehrlagigen Schaltungsträger mit aufgebrachten Außenkontaktflächen,
  • 17 zeigt einen schematischen Querschnitt durch eine Bauelementposition eines mehrlagigen Schaltungsträgers mit aufgebrachtem Halbleiterchip,
  • 18 bis 21 zeigen schematische Querschnitte durch Zwischenprodukte bei der Herstellung eines Nutzens mit einem Halbleiterchip in jeder Bauteilposition auf der Ba sis eines mehrlagigen Schaltungsträgers einer sechsten Ausführungsform der Erfindung,
  • 18 zeigt einen schematischen Querschnitt durch ein Paar aus zwei Isolationslagen mit Durchgangsstrukturen,
  • 19 zeigt einen schematischen Querschnitt durch ein weiteres Paar aus zwei Isolationslagen mit Durchgangsstrukturen,
  • 20 zeigt einen schematischen Querschnitt durch die Paare der 18 und 19 nach Zusammenfügen der beiden Paare,
  • 21 zeigt einen schematischen Querschnitt durch einen mehrlagigen Schaltungsträger mit einem Halbleiterchip,
  • 22 zeigt einen schematischen Querschnitt durch ein elektronisches Bauteil mit einem mehrlagigen Schaltungsträger mit einem Hohlgehäuse und einem Halbleiterchip einer siebten Ausführungsform der Erfindung,
  • 23 zeigt einen schematischen Querschnitt durch ein elektronisches Bauteil mit einem mehrlagigen Schaltungsträger mit einem Hohlgehäuse und einem Halbleiterchip einer achten Ausführungsform der Erfindung,
  • 24 zeigt einen schematischen Querschnitt durch ein elektronisches Bauteil mit einem mehrlagigen Schal tungsträger mit einem mit einem Hohlgehäuse und einem Halbleiterchip einer neunten Ausführungsform der Erfindung,
  • 25 zeigt einen mehrlagigen Schaltungsträger einer zehnten Ausführungsform der Erfindung,
  • 26 zeigt einen mehrlagigen Schaltungsträger einer elften Ausführungsform der Erfindung,
  • 27 zeigt einen mehrlagigen Schaltungsträger einer zwölften Ausführungsform der Erfindung,
  • 28 zeigt einen mehrlagigen Schaltungsträger einer dreizehnten Ausführungsform der Erfindung,
  • 1 zeigt einen schematischen Querschnitt eines elektronischen Bauteils 28 mit einem mehrlagigen Schaltungsträger 1 einer ersten Ausführungsform der Erfindung. Das Bezugszeichen 2 kennzeichnet einen Halbleiterchip und das Bezugszeichen 4 kennzeichnet eine Umverdrahtungsstruktur, die eine oberste Lage des mehrlagigen Schaltungsträgers 1 bildet und als Umverdrahtungslage 5 gekennzeichnet ist. Das Bezugszeichen 6 kennzeichnet Durchgangsstrukturen, die in dieser ersten Ausführungsform der Erfindung mit unterschiedlichen Technologien hergestellt sind. Das Bezugszeichen 7 kennzeichnet eine Isolationslage mit Durchgangsstrukturen 6, wobei in dieser ersten Ausführungsform der Erfindung drei Isolationslagen aufeinander gestapelt sind. Das Bezugszeichen 8 kennzeichnet Außenkontaktflächen, die auf der Unterseite 9 des mehrlagigen Schaltungsträgers 1 angeordnet sind.
  • Diese Außenkontaktflächen 8 sind in dieser ersten Ausführungsform der Erfindung mit einer Schicht bedeckt, die einen flächigen Außenkontakt 10 bildet. Das Bezugszeichen 11 kennzeichnet einen Kunststoff, der den nicht leitenden Teil jeder Isolationslage 7 bildet. Dieser Kunststoff 11 kann ein mit Isolationspartikeln gefüllter Kunststoff sein, wie beispielsweise ein Epoxidharz, das mit entsprechend nicht leitenden Oxid- oder Carbidpartikeln gefüllt ist.
  • Das Bezugszeichen 12 kennzeichnet eine Verankerungslage, die einerseits den Kunststoff 11 aufweist und eine spezielle Isolationslage bildet, da der Kunststoff 11 zusätzlich elektrisch leitende metallische Ankerplättchen 13 aufweist. Diese Ankerplättchen 13 erfüllen eine elektrische Leitungsfunktion und zusätzlich eine mechanische Verankerungsfunktion. Das Bezugszeichen 14 kennzeichnet Durchkontakte, die in der ersten Ausführungsform der Erfindung in allen drei Isolationslagen 7 vorhanden sind, wobei lediglich in der Verankerungslage 12 die Durchkontakte 14 eine zusätzliche Funktion der mechanischen Verankerung erfüllen. Das Bezugszeichen 15 kennzeichnet einen elektrisch leitend gefüllten Kunststoff, der in dieser Ausführungsform der Erfindung die oberste Lage des Schaltungsträgers und damit die Umverdrahtungsstruktur 4 bildet. Auch die Durchkontakte 14 der obersten Isolationslage können aus einem derart elektrisch leitend gefüllten Kunststoff aufgebaut sein.
  • Das Bezugszeichen 22 kennzeichnet Kontaktflächen des Halbleiterchips 2 auf seiner aktiven Oberseite 38. Das Bezugszeichen 24 kennzeichnet Kontaktbälle, die auf den Kontaktflächen 22 angeordnet sind und Flip-Chip-Außenkontakte 34 bilden. Der Halbleiterchip 2 ist mit seinen Außenkontakten in eine Kunststoffgehäusemasse 30 eingebettet. Diese Kunststoffgehäusema sse 30 kann das gleiche Material wie der Kunststoff 11 der Isolationslagen aufweisen. Da in dieser ersten Ausführungsform der Erfindung auch die Umverdrahtungsstruktur 4 als oberste Lage des mehrlagigen Schaltungsträgers 1 aus Kunststoff ist, der jedoch mit elektrisch leitenden Partikeln gefüllt wird, ist der Halbleiterchip 2 mit seinen Flip-Chip-Außenkontakten 34 vollständig von Kunststoff umgeben.
  • Der Übergang von Kunststoff auf Metall erfolgt erst beim Übergang zu den metallischen Ankerplättchen 13 in der Verankerungslage 12. Diese Ankerplättchen 13 weisen nicht nur eine Durchkontaktfunktion auf sondern sichern gleichzeitig mechanisch die Position der Durchkontakte 14 in der untersten Isolationslage 7, die in dieser ersten Ausführungsform der Erfindung als Substratlage 33 ausgebildet ist und somit eine größere Dicke aufweist als die darüber liegenden Verankerungslagen und die oberste Isolationslage 7. Diese Substratlage kann als selbsttragendes Substrat ausgebildet sein und in Spalten und Zeilen angeordnet mehrere Bauteilpositionen aufweisen. Diese Substratlage 33 ist somit die Voraussetzung, um weitere Lagen für mehrere Bauteile gleichzeitig aufzubringen, wie die Verankerungslage 12 mit ihren Verankerungsplättchen 13 oder die darüber liegende Isolationslage mit ihren Kunststoffdurchführungen 14, sowie die oberste Lage, die in dieser ersten Ausführungsform der Erfindung aus einer elektrisch leitenden Umverdrahtungsstruktur besteht und von der Kunststoffgehäusemasse 30 bedeckt ist.
  • Um ein derartiges Bauteil 28 der ersten Ausführungsform der Erfindung herzustellen, wird zunächst die Substratlage 33 als Isolationslage 7 mit Durchkontakten 14 auf einer in 1 nicht mehr vorhandenen und bereits entfernten durchgängigen Metallplatte aufgebaut, was durch galvanisches oder chemi sches Abscheiden der Durchkontakte 14 auf freigelassenen Flächen der Metallplatte zum Abscheiden derartiger Durchkontakte 14 durchgeführt wird. Nach der Herstellung dieser Durchkontakte 14 kann auf den Oberseiten der Durchkontakte 14 strukturiert die Verankerungslage 12 mit den Ankerplättchen 13 aus Metall abgeschieden werden. Dazu wurden im einleitenden Teil bereits mehrere Verfahren angegeben.
  • In der ersten Ausführungsform der Erfindung wie in 1 gezeigt werden die Ankerplättchen 13 der Verankerungslage 12 mit Hilfe der Drucktechnik selektiv aufgebracht. Anschließend wird eine strukturierte Isolationslage 7 eingebracht, die mindestens Teile der Ankerplättchen zum Aufbringen der Durchkontakte 14 aus elektrisch leitend gefülltem Kunststoff 15 freilässt. Auf diese drei Isolationslagen 7 kann eine vierte Lage aus elektrisch leitend gefülltem Kunststoff 15 strukturiert aufgebracht werden, welche die Umverdrahtungsstruktur 4 darstellt und Leiterbahnen 40, Übergangskontakte 37 sowie Kontaktanschlußflächen 25 aufweist.
  • Auf die Kontaktanschlußflächen 25 kann der Halbleiterchip 2 in jede der Bauteilpositionen 27, von denen eine in diesem Ausführungsbeispiel im Querschnitt gezeigt wird, aufgebracht werden. In dieser Ausführungsform der Erfindung ist das Rastermaß r der Außenkontaktflächen 8 und damit der Außenkontakte 10 größer als das Rastermaß R der Flip-Chip-Außenkontakte 34. Die Differenz zwischen beiden wird durch die Leiterbahnen 40 der Umverdrahtungsstruktur 4 überbrückt. Damit ist es möglich, unabhängig vom vorgegebenen Rastermaß r der Außenkontakte des elektronischen Bauteils 28 Halbleiterchips 2 in dem Gehäuse aus Kunststoffgehäusemasse 30 unterzubringen, die ein beliebig von dem vorgegebenen Rastermaß r abweichendes Rastermaß R für ihre Flip-Chip-Außenkontakte 34 aufweisen.
  • 2 zeigt einen schematischen Querschnitt eines elektronischen Bauteils 28 mit einem mehrlagigen Schaltungsträger 1 einer zweiten Ausführungsform der Erfindung. Komponenten mit gleichen Funktionen wie in 1 werden mit gleichen Bezugszeichen gekennzeichnet und nicht extra erörtert.
  • Auch bei der zweiten Ausführungsform der Erfindung wird von einer Substratlage 33 ausgegangen, die lediglich Durchkontakte 14 aufweist, wobei über jedem Durchkontakt 14 ein Ankerplättchen 13 angeordnet ist, um die Position der Durchkontakte 14 in dem Kunststoff 11 zu sichern. Der Unterschied zu der ersten Ausführungsform der Erfindung besteht darin, dass nicht nur drei Isolationslagen 7 übereinander angeordnet sind, sondern insgesamt sieben Isolationslagen übereinander angeordnet sind, um die Differenz zwischen dem Rastermaß R der Flip-Chip-Außenkontakte 34 und dem vorgegebenen Rastermaß r der Außenkontaktflächen der Substratlage 33 auszugleichen. Während die Durchkontakte 14 mittels chemischer oder galvanischer Abscheidungstechnik auf einer bereits entfernten Metallplatte aufgebracht sind und somit ein Metall aufweisen, sind die weiteren Durchkontakte 14 in den darüber liegenden Isolationslagen 7 aus einem elektrisch leitend gefüllten Kunststoff 15 hergestellt.
  • In dieser zweiten Ausführungsform der Erfindung sind insgesamt drei Umverdrahtungsstrukturen 4 in drei übereinander angeordneten Umverdrahtungslagen 5 eingebettet, wobei die oberste Umverdrahtungslage 5 mit den Flip-Chip-Außenkontakten 34 des Halbleiterchips 2 elektrisch verbunden ist, so dass ein beliebiges Rastermaß R der Flip-Chip-Außenkontakte 34 in ein vorgegebenen Rastermaßes r der Außenkontaktflächen 8 übergehen kann. Mit Hilfe der mehrfach übereinander gestapelten Umverdrahtungsstrukturen und der zugehörigen Durchkontakte ist es möglich, Leitungsbrücken herzustellen und voneinander isolierte, sich kreuzende Leitungsbahnen zu realisieren.
  • Während die metallischen Durchkontakte 14 der Substratlage 33 chemisch oder galvanisch abgeschieden sind, können die übrigen leitenden Strukturen durch Drucktechnik erzeugt werden. Bei der Drucktechnik können Masken wie eine Siebdruckmaske oder einer Schablone eingesetzt werden oder ein Strahldrucken durchgeführt werden, bei dem nacheinander Umverdrahtungsmuster geschrieben werden. Derartige Strahldruckanlagen arbeiten nach dem Prinzip der sogenannten Tintenstrahldrucker, nur mit dem Unterschied dass hier anstelle der Tinte ein flüssiger Kunststoff gefüllt mit elektrisch leitenden Partikeln, insbesondere Nanopartikeln, in der Struktur einer Umverdrahtungslage oder in der Struktur von Durchgangskontakten aufgedruckt wird. Beim anschließend durchgeführten Aushärten der Kunststoffe kann gleichzeitig der dünnflüssige Binder der aufgedruckten Umverdrahtungsstruktur entweichen und sich eine kompakte, elektrisch leitende Umverdrahtungsstruktur bilden.
  • 3 zeigt einen schematischen Querschnitt eines elektronischen Bauteils 28 mit einem mehrlagigen Schaltungsträger 1 einer dritten Ausführungsform der Erfindung. Komponenten mit gleichen Funktionen wie in den vorhergehenden Figuren werden mit gleichen Bezugszeichen gekennzeichnet und nicht extra erörtert.
  • Die dritte Ausführungsform der Erfindung unterscheidet sich von den ersten beiden Ausführungsformen der Erfindung dadurch, dass ein größeres Rastermaß R der Flip-Chip- Außenkontakte 34 auf ein vorgegebenen kleineres Rastermaß r für die Außenkontaktflächen 8 mit Hilfe des mehrlagigen Schaltungsträgers reduziert werden soll. Ein weiterer Unterschied zu den ersten beiden Ausführungsformen der Erfindung besteht darin, dass der mehrlagige Schaltungsträger 1 mit ein und derselben Technologie einmal eine Isolationsschicht 7 mit Durchkontakten 14 in einem vorgegebenen Rastermaß r verwirklicht und mit derselben Technologie eine zweite Isolationsschicht 7 mit langgestreckten Durchkontakten 14, die einer Umverdrahtungsstruktur 4 entsprechen, versehen ist. Ein weiterer Unterschied besteht darin, dass zunächst ein elektronisches Bauteil 28 mit langgestreckten Durchkontakten 14 realisiert wird, und anschließend eine Isolationsschicht mit Durchkontakten 14 in einem vorgegebenen Rastermaß r bei gleichzeitiger geringfügiger Vergrößerung des Gehäuses und damit der Kunststoffgehäusemasse 30 verwirklicht wird.
  • Somit ist in dem größeren Gehäuse 41 aus Kunststoffgehäusemasse 30 ein vollständiges elektronisches Bauteil 28 an einer Bauteilposition 27 eines mehrlagigen Schaltungsträgers angeordnet. Die Verbindung zwischen den langgestreckten Durchkontakten 14 und den Durchkontakten 14 der Substratlage 7 wird durch einen Leitklebstoff 42 verwirklicht, wobei der Leitklebstoff 42 durch eine Lötverbindung ersetzt werden kann. Somit umfasst der gesamte mehrlagige Schaltungsträger einen vergrabenen Halbleiterchip mit Außenkontakten einer ersten obersten Verankerungslage 12 mit Kontaktplättchen 13 und darunter eine Isolationslage 7 mit langgestreckten, durchgängigen Durchkontakten 14 und schließlich eine elektrisch leitende Klebeschicht, die mit den Ankerplättchen 13 einer zweiten, tiefer gelegenen Verankerungslage 12 verbunden ist, wobei diese Ankerplättchen 13 Durchkontakte 14 in der untersten Isolationslage 7 des elektronischen Bauteils 28 in Position halten.
  • Für die Herstellung eines derartigen mehrlagigen Schaltungsträgers 1 wird die gleiche Technologie zweifach angewandt, wobei jeweils eine Durchgangsstruktur 6 in einer Isolationslage 7 erzeugt wird und anschließend die beiden Isolationslagen 7 über ihre Durchgangsstrukturen 6 und zwischengelagerten Ankerplättchen 13 miteinander verbunden werden.
  • 4 zeigt einen schematischen Querschnitt eines elektronischen Bauteils 28 einer Vorstufe des elektronischen Bauteils 28 gemäß 3. Komponenten mit gleichen Funktionen wie in den vorhergehenden Figuren werden mit gleichen Bezugszeichen gekennzeichnet und nicht extra erörtert.
  • Dieses in 4 gezeigte elektronische Bauteil 28 basiert ebenfalls auf einem mehrlagigen Schaltungsträger 1 mit mindestens einer Isolationslage 7 mit Durchgangsstrukturen 6, die hier als Umverdrahtungsstruktur 4 ausgebildet sind. Im Unterschied zu den ersten beiden Ausführungsbeispielen wird diese Umverdrahtungsstruktur 4 in 4 mit Durchgangsstrukturen 6 realisiert, das heißt die Durchgangsstruktur ist Umverdrahtungsleitung 16 und Durchkontakt 14 gleichzeitig. Dabei kann die Umverdrahtungsleitung 16 entweder wie ein langgestreckter Durchkontakt 14 ausgeführt werden oder wesentlich schmaler als ein Durchkontakt 14 für eine Substratlage 33, da diese Umverdrahtungsleitung keinerlei Außenkontakte aufweisen muss. Lediglich der Anfang der Umverdrahtungsleitung, der mit den Flip-Chip-Außenkontakten 34 über ein Ankerplättchen 13 verbunden ist, kann in seiner Größenordnung und Dimension den Flip-Chip-Außenkontakten des Halbleiterchips 2 angepasst sein.
  • Außerdem kann das zweite Ende der durchgängigen Leiterbahn 16 soweit verbreitert sein, dass sie der Breite der Durchkontakte 14 der Substratlage 33 in 3 entspricht. Somit zeigt der hier in 4 dargestellte Querschnitt der durchgängigen Leiterbahn 16 drei Bereiche, die eine unterschiedliche Größenordnung aufweisen können. Ein erster Bereich einer Kontaktanschlußfläche 25, weist eine dem Flip-Chip-Außenkontaktes 34 angepasste Größe von mikroskopischer Dimension von einigen 10 μm2 auf. Ein zweiter Bereich weist eine makroskopische Dimension für den Übergangskontakt 37 auf, dessen Größenordnung der Außenkontaktflächen 8 entspricht, die mehrere 10000 μm2 aufweisen kann. Zwischen dem Übergangskontakt 37 und der Kontaktanschlußfläche 25 liegt eine Durchgangsstruktur in Form einer durchgängigen Leiterbahn 16, die in ihrer Breite von einigen Mikrometern bis in den Submikrometerbereich hinein reichen kann. Derartige Submikrometerbreiten für Leiterbahnen werden mit Kupfer- oder Nickellegierungen dargestellt, die sich galvanisch in entsprechend vorbereiteten Gräben abscheiden lassen.
  • 5 bis 10 zeigen schematische Querschnitte durch Zwischenprodukte bei der Herstellung eines mehrlagigen Schaltungsträgers 1 mit einem Halbleiterchip 2 in jeder Bauteilposition 27 des mehrlagigen Schaltungsträgers 1 einer vierten Ausführungsform der Erfindung. Komponenten mit gleichen Funktionen wie in den vorhergehenden Figuren werden in den 5 bis 10 mit gleichen Bezugszeichen gekennzeichnet und nicht extra erörtert.
  • 5 zeigt schematische Querschnitte durch zwei selbsttragende Isolationslagen 7 mit Durchgangsstrukturen 6. Die Durchgangsstruktur der in 5 oben gezeigten Isolations lage 7 weist als Durchgangsstruktur lediglich Durchkontakte 14 auf, die durch Ankerplättchen 13 gesichert werden. Bei thermischer Belastung der Isolationsschicht 7 können somit die Durchkontakte 14 nicht aus der Isolationslage 7 herausgleiten.
  • Die in 5 gezeigte untere Isolationslage 7 weist zusätzlich zu einem Durchkontakt 14 mit Ankerplättchen 13 in dem Kunststoff 11 eine im Querschnitt langgestreckte Struktur auf, die entweder eine durchgängige Metallplatte 17 beispielsweise von rechteckigem oder quadratischem Querschnitt aufweisen kann oder eine langgestreckte durchgängige Leiterbahn 16. Als durchgängige Leiterbahn 16 kann sie in einer Umverdrahtungsstruktur vorgesehen sein und als durchgängige Metallplatte 17 kann sie als Chipinsel 35 ausgebildet sein. Derartige durchgängige Strukturen entstehen mit der gleichen Technologie, mit der Durchkontakte 14 in einer Isolationslage 7 hergestellt werden. Gegenüber Umverdrahtungsstrukturen, die als strukturierte Schicht auf einer Isolationslage 7 aufgebracht werden, stellen Durchgangsstrukturen 6 mit Metall gefüllte Gräben in einer Isolationsmaske dar. Eine derartige Isolationsmaske kann mittels Photolithographie auf einer in 5 bereits entfernten Metallplatte chemisch oder galvanisch abgeschieden werden. Die in 5 dargestellten beiden Isolationslagen 7 werden somit durch gleiche Verfahrensschritte hergestellt.
  • 6 zeigt schematische Querschnitte durch zwei selbsttragende Isolationslagen 7 mit Durchgangsstrukturen 6 und aufgebrachten Ankerplättchen 13. Die untere Isolationslage 7 mit Durchkontakten 14 in 6 entspricht der oberen Isolationslage 7 in 5. Die in 6 oben gezeigte Isolationslage entspricht der in 5 unten gezeigten Isolations lage und ist derart angeordnet, dass sich nun in 6 die Ankerplättchen 13 gegenüberstehen und durch Zusammenbringen der beiden Isolationslagen 7 in Pfeilrichtung A aufeinander gefügt werden können. Dazu können die Ankerplättchen 13 unterschiedliche Materialien aufweisen, die, wenn sie zusammengefügt werden, niedrig schmelzende Lotverbindungen eingehen. In dieser Ausführungsform der Erfindung weisen die oberen Ankerplättchen 13 eine Goldlegierung auf, während die unteren Ankerplättchen 13 eine Zinnlegierung aufweisen und beide zusammen eine eutektische Lötverbindung bei niedriger Temperatur eingehen.
  • 7 zeigt das Zwischenprodukt des nächsten Schrittes, bei dem die beiden in 6 gezeigten Isolationslagen mit Durchgangsstrukturen 6 über die Ankerplättchen 13 verbunden oder gefügt sind. Somit zeigt 7 einen schematischen Querschnitt durch ein Paar zusammengefügter Isolationslagen 7 mit aufeinander liegenden Ankerplättchen 13. Zwischen den beiden Isolationslagen ergibt sich durch die zusammengefügten Ankerplättchen 13 ein Zwischenraum der Dicke d. Dieser Zwischenraum von 5 bis einigen 10 μm wird in dem nachfolgenden Schritt mit Kunststoff 11 aufgefüllt.
  • 8 zeigt einen schematischen Querschnitt durch ein Paar zusammengefügter Isolationslagen 7 mit aufgefülltem Zwischenraum zwischen den Isolationslagen 7. Durch das Auffüllen des Zwischenraumes mit Kunststoff 11 oder einer Kunststoffgehäusemasse 30 entsteht eine Verankerungslage 12, über welche die beiden Isolationslagen zusammengehalten werden. Dabei bildet die untere Isolationslage 7 eine Substratlage 33, die lediglich Durchkontakte 14 aufweist, während die obere Isolationslage 7 Durchgangsstrukturen 6 aufweist, die sowohl Durchkon takte 14 als auch durchgängige Leiterbahnen und/oder eine durchgängige Leiterplatte 17 aufweisen kann.
  • Dieses Paar aus zwei Isolationslagen 7 mit dazwischen angeordneter Verankerungslage 12 ist ein selbsttragendes Teil bzw. eine selbstragende Platte und bildet somit einen mehrlagigen Schaltungsträger 1, der neben dieser einfachen Struktur sehr viele derartige Bauteilpositionen 27 aufweisen kann, die in Zeilen und Spalten angeordnet sind.
  • 9 zeigt einen schematischen Querschnitt durch ein Paar zusammengefügter Isolationslagen 7 mit aufgebrachten Außenkontaktflächen 8. Ebenso sind auf der oberen Isolationslage 7 Beschichtungen aufgebracht, die bondbares Material aufweisen und/oder die ein Material aufweisen, das mit Silicium ein niedrig schmelzendes Eutektikum bilden, wie beispielsweise Aluminium. In dieser vierten Ausführungsform des mehrlagigen Schaltungsträgers 1 ist in die obere Isolationslage 7 eine durchgängige Metallplatte 19 eingebracht beziehungsweise chemisch oder galvanisch abgeschieden, die derart bemessen ist, dass sie ein Halbleiterchip aufnehmen kann und somit eine Chipinsel 35 verwirklicht.
  • 10 zeigt einen schematischen Querschnitt durch einen mehrlagigen Schaltungsträger 1 mit Halbleiterchips 2 auf einer durchgängigen Metallplatte 17 als Chipinsel 35 sowie einen Durchkontakt 14, der durch beide Isolationslagen elektrisch den Bonddraht 36 mit der Unterseite 9 des Schaltungsträgers verbindet, so dass eine elektrische Verbindung zwischen Außenkontaktfläche 8 und Kontaktfläche 22 auf dem Halbleiterchip 2 hergestellt ist.
  • Die 11 bis 17 zeigen schematische Querschnitte durch Zwischenprodukte bei der Herstellung eines mehrlagigen Schaltungsträgers 1 mit einem Halbleiterchip 2 in jeder Bauteilposition 27 des mehrlagigen Schaltungsträgers 1 einer fünften Ausführungsform der Erfindung. Komponenten mit gleichen Funktionen wie in den vorhergehenden Figuren werden mit gleichen Bezugszeichen gekennzeichnet und in den 11 bis 17 nicht extra erörtert.
  • 11 zeigt einen schematischen Querschnitt durch eine Metallplatte 29 mit Durchgangsstrukturen 6 und mit Ankerplättchen 13 auf den Durchgangsstrukturen 6. Bei diesem Herstellungsverfahren zur Herstellung eines mehrlagigen Schaltungsträgers wird zunächst keine selbsttragende Isolationsschicht mit Durchgangsstrukturen 6 hergestellt, sondern vielmehr der zwischen den metallischen Durchgangsstrukturen 6 liegende Photolack vollständig abgetragen. Dabei zeigt die 11 als Durchgangsstrukturen 6 wieder einen Durchkontakt 14 und eine durchgängige Metallplatte 17.
  • 12 zeigt einen schematischen Querschnitt durch eine Metallplatte 29 mit Durchkontakten 14 und mit Ankerplättchen 13 auf den Durchkontakten 14. Auch in diesem Fall werden die Photolackschichten, die zwischen den Durchkontakten 14 zunächst bestanden, um auf den freiliegenden Flächen die Durchkontakte 14 galvanisch oder chemisch abzuscheiden, nicht durch Kunststoffgehäusemasse ersetzt, sondern als tragende Schicht bleibt die Metallplatte 29 zunächst erhalten, um die Durchkontakte 14 in Position zu belassen. Anschließend können die Metallplatten 29 in Pfeilrichtung A aufeinander zu justiert werden, wobei die Ankerplättchen 13 der beiden Strukturen der 11 und 12 aufeinander zu liegen kommen.
  • 13 zeigt einen schematischen Querschnitt durch die Metallplatten 29 der 11 und 12 nach einem Zusammenfügen der Ankerplättchen 13. Da die Metallplatten durchgängig vorhanden bleiben und für mehrere Schaltungspositionen 27 zur Herstellung eines mehrlagigen Schaltungsträgers 1 vorgesehen sind, können bei dieser Durchführung des Verfahrens zur Herstellung eines mehrlagigen Schaltungsträgers die beiden Metallplatten 29 als Formbegrenzung dienen. Die mit Kunststoffgehäusemasse aufzufüllenden Zwischenräume sind nun wesentlich größer als in der 7. Außerdem kann kein Kunststoff auf die Außenkontaktflächen 8 der Durchgangsstrukturen 6 dringen, da diese noch mit den Metallplatten 29 verbunden sind. Das Vergießen der Zwischenräume mit Kunststoffgehäusemasse aufgrund der größeren Zwischenräume ist erleichtert.
  • 14 zeigt einen schematischen Querschnitt durch die gefügten Metallplatten 29 nach 13 mit aufgefüllten Hohlräumen zwischen den Metallplatten 29. Bei dem Auffüllen der Hohlräume können die Metallplatten 29 durch entsprechende Formkörper gestützt werden, damit sie nicht ausbeulen, wenn der Kunststoff mit einem hohen Druck bis zu 15 MPa in die Zwischenräume einer derartigen Struktur, wie sie 13 und 14 zeigen, eingepresst wird. Nach dem Verfestigen beziehungsweise Aushärten oder Vernetzen des Kunststoffes sind die Durchgangsstrukturen aus Metall in dem Kunststoff vollständig verankert, da die Ankerplättchen 13 vollständig in Kunststoffmasse eingebettet sind. Außerdem liefert nun dieser zusammengefügte mehrschichtige Verbund einen selbsttragenden Körper oder eine selbsttragende Platte, die nun nicht mehr durch die Metallplatten 29 gestützt werden muss.
  • 15 zeigt einen schematischen Querschnitt durch einen selbsttragenden mehrlagigen Schaltungsträger 1, wobei die in
  • 14 noch vorhandenen Metallplatten 29 mittels nasschemischer Ätzung entfernt sind. Dieses Entfernen der Metallplatten 29 wird dadurch unterstützt, dass die Durchgangsstrukturen 6 aus Nickel oder einer Nickellegierung hergestellt werden, während die Metallplatten 29 aus einer Kupferlegierung bestehen. Somit stoppt die Kupferätze an der Grenzfläche zum Nickel, so dass eine definierte Metalloberfläche der Durchkontakte 14 beziehungsweise der Durchgangsstrukturen 6 an den Oberflächen des nun nach 15 vorliegenden selbsttragenden plattenförmigen Körpers vorhanden sind. Auf diese Metallflächen können Außenkontakte oder bondfähige Metalle aufgebracht werden.
  • 16 zeigt einen schematischen Querschnitt durch einen selbsttragenden mehrlagigen Schaltungsträger 1 mit aufgebrachten Außenkontaktflächen 8. Diese Außenkontaktflächen 8 werden lediglich auf der Unterseite 9 des mehrlagigen Schaltungsträgers 1 angebracht, während auf der Oberseite des Schaltungsträgers 1 bondbare Materialien auf die Durchgangsstrukturen 6 aufgetragen werden. Dieses Material kann zur Befestigung des Halbleiterchips auf der dort geformten durchgängigen Metallplatte 17 als Chipinsel 35 auch ein Leitklebstoff sein.
  • 17 zeigt einen Querschnitt durch eine Bauteilposition 27 eines mehrlagigen Schaltungsträgers 1 mit aufgebrachtem Halbleiterchip 2. Auf die durchgängige Metallplatte 17 wird die passive Rückseite 39 eines Halbleiterchips 2 mit einem Leitklebstoff 42 aufgebracht. Somit ist die passive Rückseite 39 des Halbleiterchips 2 über den Leitklebstoff 42, die Chipinsel 35, die beiden Ankerplättchen 13 und den Durchkontakt 14 mit dem Außenkontakt 8 elektrisch verbunden. Damit kann die passive Rückseite 39 des Halbleiterchips 2 auf das nied rigste Potential der integrierten Schaltung gegenüber der aktiven Oberseite 38 des Halbleiterchips 2 gelegt werden.
  • Die Elektroden der aktiven Komponenten der integrierten Schaltung auf der Oberseite 38 des Halbleiterchips 2 werden über die Kontaktflächen 22 und die Bondverbindungen 36 in diesem fünften Ausführungsbeispiel der Erfindung auf den gestapelten Durchkontakt 14 gelegt, der über die beiden Ankerplättchen 13 elektrisch mit einem weiteren Außenkontakt 8 verbunden ist. Somit können beispielsweise Signalimpulse über diesen Außenkontakt und die Durchkontakte 14 sowie die Ankerplättchen 13 und die Bondverbindungen 36 an die Kontaktfläche 22 der aktiven Oberseite 38 des Halbleiterchips 2 gelegt werden.
  • Die 18 bis 21 zeigen schematische Querschnitte durch Zwischenprodukte bei der Herstellung eines Nutzens 26 mit einem Halbleiterchip 2 in jeder Bauteilposition auf der Basis eines mehrlagigen Schaltungsträgers 1 einer sechsten Ausführungsform der Erfindung. Komponenten mit gleichen Funktionen wie in den vorhergehenden Figuren werden mit gleichen Bezugszeichen gekennzeichnet und für die 18 bis 21 nicht extra erörtert.
  • 18 zeigt einen schematischen Querschnitt durch ein Paar aus Isolationslagen 7 mit Durchgangsstrukturen 6. Dieses Paar aus Isolationslagen 7 entspricht dem Paar aus Isolationslagen der 16, wobei jedoch die Chipinsel wesentlich vergrößert wurde.
  • 19 zeigt einen schematischen Querschnitt durch ein weiteres Paar aus zwei Isolationslagen 7 mit Durchgangsstruktu ren 6, die dem Paar der Isolationsschichten 7 in 16 entsprechen.
  • 20 zeigt einen schematischen Querschnitt durch die Paare der 18 und 19 nach Zusammenfügen der beiden Paare in Pfeilrichtung A, wobei die Außenkontakte 8 des einen Paares mit den obersten Kontakten des zweiten Paares der 19 zusammengefügt sind. Dadurch entsteht aus vier mit gleicher Technologie hergestellten mehrlagigen Schaltungsträgern eine weitere Struktur, die auch als Nutzen 26 bezeichnet wird, zumal wenn der in 20 gezeigte Ausschnitt lediglich eine Position eines mehrere Bauteilpositionen 27 umfassenden Nutzens 26 darstellt. Im Prinzip können in gleicher Weise beliebig viele Paare von Isolationsschichten mit Durchgangsstrukturen übereinander gestapelt werden, wobei die Durchgangsstrukturen, wie in 20 gezeigt, nicht nur als Chipinsel dienen können, sondern auch als durchgängige Leiterbahnen 16. Dabei kann die durchgängige Leiterbahn 16 sich zu beiden Seiten zu Übergangskontakten 37 erweitern und in Kontakt mit entsprechend großen Durchkontakten an beiden Enden der durchgängigen Leiterbahn 16 stehen.
  • 21 zeigt einen schematischen Querschnitt durch einen mehrlagigen Schaltungsträger 1 mit einem Halbleiterchip 2, der einen Teil eines Nutzens 26 bildet. Da jede der paarweise aufgebauten Isolationsplatten mit Mehrfachdurchkontakten 14 selbsttragend ist, kann, wenn es die Spannungsfestigkeit zulässt und die Luftfeuchte nicht abzuschirmen ist, der Zwischenraum mit der Dicke d zwischen den paarweise angeordneten Isolationslagen unverfüllt frei bleiben. Werden jedoch höhere Anforderungen an die Spannungsfestigkeit gestellt, so ist auch dieser Zwischenraum von der Dicke d mit entsprechenden isolierendem Kunststoffmaterial zu verfüllen. Der Halbleiter chip 2 kann mit einer weiteren Hohlgehäuselage abgedeckt werden, so dass der mehrlagige Schaltungsträger 1 einen in einem Hohlgehäuse eingebauten Halbleiterchip 2 aufweist.
  • 22 zeigt einen schematischen Querschnitt durch ein elektronisches Bauteil 28 mit einem mehrlagigen Schaltungsträger 1 mit einem Hohlgehäuse 18 und mit einem Halbleiterchip 2 gemäß einer siebten Ausführungsform der Erfindung. Komponenten mit gleichen Funktionen wie in den vorhergehenden Figuren werden mit gleichen Bezugszeichen gekennzeichnet und nicht extra erörtert.
  • Der mehrlagige Schaltungsträger 1 der 22 wird durch das Zusammenfügen eines Substratträgers mit Durchgangsstruktur 6, die neben den Durchkontakten 14 zusätzlich eine durchgängige Metallplatte 17 aufweist, die als Chipinsel 35 ausgebildet ist, realisiert. Dabei sind sowohl die Lage der Chipinsel 35 als auch die Lage der Durchgangskontakte 14 mit einem Rastermaß r vorgegeben. Eine zweite Isolationslage 7 Durchkontakten 14 ist derart ausgebildet, dass eine Aussparung 19 vorhanden ist, die als Hohlgehäuse 18 für das elektronische Bauteil 28 dienen kann. Somit werden mit gleicher Technologie sowohl eine untere Isolationslage 7 mit Durchgangsstrukturen 6 als auch eine obere Isolationslage 7 mit Durchgangsstrukturen 6 und Aussparungen 19 über die Ankerplättchen 13 zusammengefügt, womit ein mehrlagiger Schaltungsträger 1 mit vergrabenem Halbleiterchips 2 entsteht.
  • 23 zeigt einen schematischen Querschnitt durch ein elektronisches Bauteil 28 mit einem mehrlagigen Schaltungsträger 1 mit einem Hohlgehäuse 18 und einem Halbleiterchip 2 einer achten Ausführungsform der Erfindung. Komponenten mit gleichen Funktionen wie in den vorhergehenden Figuren werden mit gleichen Bezugszeichen gekennzeichnet und nicht extra erörtert.
  • Auf den mehrlagigen Schaltungsträger 1 der 22 wird in 23 eine weitere Isolationslage 7 aufgebracht, die eine durchgängige, großflächige Metallplatte 17 aufweist, die an ihren Rändern über Durchkontakte 14 mit Außenkontaktflächen 8 auf der Unterseite 9 des mehrlagigen Schaltungsträgers 1 verbunden ist. Durch diese Konstruktion wird der Halbleiterchip 2 in seinem Hohlgehäuse 18 vollständig abgeschirmt, so dass dieser mehrlagige Schaltungsträger für empfindliche Hochfrequenzbauteile 28 einsetzbar ist.
  • 24 zeigt einen schematischen Querschnitt durch ein elektronisches Bauteil 28 mit einem mehrlagigen Schaltungsträger 1 mit einem Hohlgehäuse 18 und einem Halbleiterchip 2 einer neunten Ausführungsform der Erfindung. Komponenten mit gleichen Funktionen wie in den vorhergehenden Figuren werden mit gleichen Bezugszeichen gekennzeichnet und nicht extra erörtert.
  • Diese neunte Ausführungsform der Erfindung unterscheidet sich von den vorhergehenden Ausführungsformen der Erfindung dadurch, dass das Hohlgehäuse 18 nicht aus einer Kunststoffgehäusemasse 30, wie in den 22 und 23, hergestellt ist, sondern aus einem transparenten Kunststoff 20. Durch diesen transparenten Kunststoff 20 kann ein Durchkontakt 14 geführt werden, um Signale und Versorgungsspannungen auch von der Oberseite des mehrlagigen Schaltungsträgers 1 zuzuführen. In dieser neunten Ausführungsform der Erfindung ist der transparente Kunststoff 20, der das Hohlgehäuse 18 bildet, über dem Halbleiterchip 2 als Detektorlinse 21 ausgebildet, um einen höheren Detektorwirkungsgrad beziehungsweise eine höhere Lichtempfindlichkeit zu erzielen.
  • 25 zeigt einen mehrlagigen Schaltungsträger 1 einer zehnten Ausführungsform der Erfindung. Komponenten mit gleichen Funktionen wie in den vorhergehenden Figuren werden mit gleichen Bezugszeichen gekennzeichnet und nicht extra erörtert.
  • Bei dieser Ausführungsform der Erfindung wird ein Flachleiterrahmen mit einer Chipinsel 35 und Flachleitern 43 mit einem Halbleiterchip 2 verbunden, bei dem weder die Größe des Halbleiterchips 2 mit der Größe der Chipinsel 35 des Flachleiterrahmens kompatibel ist, noch das Rastermaß der Flachleiter dem Rastermaß der Kontaktflächen 22 des Halbleiterchips 2 angepasst ist. Auch in einem derartigen Fall kann ein mehrlagiger Schaltungsträger 1 eingesetzt werden, um die Größenordnungen einander bei vertretbaren Kosten anzupassen. Dazu wird eine untere Isolationslage 7 mit einer durchgängigen Metallplatte 17 vorgesehen, deren Fläche und Abstand zu einem Durchkontakt 14 der Fläche der Chipinsel 35 des Flachleiterrahmens und dem Abstand dieser Insel zum Flachleiter 43 entspricht. In einer darauf angeordneten Isolationsschicht 7 werden Durchgangsstrukturen vorgesehen mit einer durchgängigen Metallplatte 17, deren Größe dem Halbleiterchip 2 angepasst ist. Ein entsprechenden Durchkontakt 14, der eine bondbare Beschichtung aufweist, und über eine Bondverbindung mit den Kontaktflächen elektrisch verbunden wird, ist über den darunter liegenden Durchkontakt 14 der darunter liegenden Isolationslage 7 und über die Außenkontaktfläche 8 mit dem Flachleiter 43 des Flachleiterrahmens verbunden.
  • 26 zeigt einen mehrlagigen Schaltungsträger 1 einer elften Ausführungsform der Erfindung. Komponenten mit gleichen Funktionen wie in den vorhergehenden Figuren werden mit gleichen Bezugszeichen gekennzeichnet und nicht extra erörtert.
  • Mit diesem Ausführungsbeispiel wird demonstriert, wie mit Hilfe des erfindungsgemäßen mehrlagigen Schaltungsträgers eine große Chipinsel 35 eines Flachleiterrahmens, die mit einem sehr geringen Abstand zu einem Flachleiter 23 angeordnet ist, mit zwei wesentlich kleineren Halbleiterchips 2 bestückt werden kann. Auch in dieser elften Ausführungsform der Erfindung werden zwei Isolationslagen 7 übereinander gestapelt und über die Ankerplättchen 13 miteinander verbunden, so dass mit der oberen Isolationslage eine beliebige Struktur unabhängig von der Größe und Anordnung der Chipinsel 35 des Flachleiterrahmens und des Flachleiters 43 realisiert werden kann.
  • 27 zeigt einen mehrlagigen Schaltungsträger 1 einer zwölften Ausführungsform der Erfindung. Komponenten mit gleichen Funktionen wie in den vorhergehenden Figuren werden mit gleichen Bezugszeichen gekennzeichnet und nicht extra erörtert.
  • Bei diesem Ausführungsbeispiel der 27 werden auf mehreren Flachleitern 43, die in einem vorgegebenen Rastermaß r angeordnet sind, ein Halbleiterchip 2 angeordnet, der mit seinen Kontaktflächen 22 eine Verbindung zu mindestens einem der Flachleiter 43 aufweist und dessen passive Rückseite 39 mit einem anderen der Flachleiter 43 elektrisch verbunden ist. Auch diese Ausführungsform der Erfindung nach 27 zeigt die Möglichkeit, mit dem erfindungsgemäßen mehrlagigen Schaltungsträger 1 auf der zweiten Isolationslage beliebige Durchgangsstrukturen zu verwirklichen, so dass unterschiedliche Halbleiterchips 2 mir einer völlig unabhängigen, flächigen Verteilung zu vorgegebenen Flachleitern 43 eines Flachleiterrahmens mit vorgegebenem Rastermaß r verbunden werden können.
  • 28 zeigt einen mehrlagigen Schaltungsträger 1 einer dreizehnten Ausführungsform der Erfindung. Komponenten mit gleichen Funktionen wie in den vorhergehenden Figuren werden mit gleichen Bezugszeichen gekennzeichnet und nicht extra erörtert.
  • Diese dreizehnte Ausführungsform nach 28 unterscheidet sich von den vorhergehenden Ausführungsformen dadurch, dass der mehrlagige Schaltungsträger 1 passive Bauelemente 3 aufweist, die mit ihren Elektroden 44 und beliebigem Abstand zwischen den Elektroden 44 auf einem Flachleiterrahmen mit Flachleitern 43, die in einem vorgegebenen Rastermaß r angeordnet sind, angebracht sind. Dazu wird wieder ein mehrlagiger Schaltungsträger 1 mit mindestens zwei Isolationslagen 7 mit Durchgangsstrukturen 6 bereitgestellt, die es ermöglichen, dass die diskreten Bauelemente 3 mit ihren beliebig dimensionierten Elektroden 44 mit den Außenflachleitern 43 eines Flachleiterrahmens mit vorgegebenem Rastermaß r elektrisch verbunden werden können. Somit ermöglicht der erfindungsgemäße, mehrlagige Schaltungsträger 1 den Aufbau eines gesamten Moduls aus diskreten Bauelementen und/oder Halbleiterchips sowie die Anpassung dieser Strukturen mit ihren entsprechenden Elektroden 44 beziehungsweise ihren Kontaktflächen 22 an vorgegebene Rastermaße, seien es die Rastermaße r von Außenkontaktflächen 8 oder wie in den Beispielen der 25 bis 28 gezeigt die Rastermaße r von Flachleitern 43.
    • 1
    Schaltungsträger
    2
    Halbleiterchip
    3
    diskretes Bauelement
    4
    Umverdrahtungsstruktur
    5
    Umverdrahtungslage
    6
    Durchgangsstruktur
    7
    Isolationslage
    8
    Außenkontaktflächen
    9
    Unterseite des Schaltungsträgers
    10
    Außenkontaktlage
    11
    Kunststoff
    12
    Verankerungslage
    13
    Ankerplättchen
    14
    Durchkontakt
    15
    elektrisch leitend gefüllter Kunststoff
    16
    durchgängige Leiterbahn
    17
    durchgängige Metallplatte
    18
    Hohlgehäuse
    19
    Aussparung
    20
    transparenter Kunststoff
    21
    Detektorlinse
    22
    Kontaktflächen
    23
    Abschirmplatte
    24
    Kontaktbälle
    25
    Kontaktanschlußfläche
    26
    Nutzen
    27
    Bauteilposition
    28
    elektronisches Bauteil
    29
    Metallplatte
    30
    Kunststoffgehäusemasse
    31
    Stapel
    32
    langgestreckte Durchkontakte
    33
    Substratlage
    34
    Flip-Chip-Außenkontakte
    35
    Chipinsel
    36
    Bondverbindungen
    37
    Übergangskontakte
    38
    aktive Oberseite des Halbleiterchips
    39
    passive Rückseite des Halbleiterchips
    40
    Leiterbahnen
    41
    größeres Gehäuse
    42
    Leitklebstoff
    43
    Flachleiter
    44
    Elektroden des passiven Bauelements
    R
    Rastermaß der Flip-Chip-Außenkontakte
    r
    Rastermaß
    d
    Dicke des Zwischenraums

Claims (33)

  1. Mehrlagiger Schaltungsträger mit mindestens einem Halbleiterchip (2) und/oder mindestens einem diskreten Bauelement (3) und mit mindestens einer Umverdrahtungslage (5), die eine Umverdrahtungsstruktur (4) aufweist, sowie mit mindestens einer Isolationslage (7), die Durchgangsstrukturen (6) aufweist, sowie mit Außenkontaktflächen (8), die auf der Unterseite (9) des Schaltungsträgers (1) als Außenkontaktlage (10) in vorgegebenem Rastermaß (r) angeordnet sind, wobei der mehrlagige Schaltungsträger (1) Kunststoff (11) aufweist, und wobei zwischen der Umverdrahtungslage (5) und der Isolationslage (7) eine Verankerungslage (12) angeordnet ist, in der metallische Ankerplättchen (13) die Position der Durchgangsstrukturen (6) in dem mehrlagigen Schaltungsträger (1) fixieren, und wobei die Außenkontaktflächen (8) über die Durchgangsstrukturen (6) und die Ankerplättchen (13) elektrisch mit der Umverdrahtungsstruktur (4) verbunden sind.
  2. Schaltungsträger nach Anspruch 1, dadurch gekennzeichnet, dass die Isolationslage (7) eine Substratlage (33) ist, die als Durchgangsstruktur (6) Durchkontakte (14) in einem vorgegebenen Rastermaß (r), das dem Rastermaß der Außenkontaktflächen (8) entspricht, aufweist.
  3. Schaltungsträger nach Anspruch 1 oder Anspruch 2, dadurch gekennzeichnet, dass die Umverdrahtungsstruktur (4) elektrisch leitend gefüllten Kunststoff (15) aufweist.
  4. Schaltungsträger nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, dass die Umverdrahtungslage (5) von einer weiteren Isolationslage (7) gebildet wird, die als Umverdrahtungsstruktur (4) eine Durchgangsstruktur (6) mit Durchkontakten (14) und/oder durchgängigen Leiterbahnen (16) und/oder durchgängigen Metallplatten (17) aufweist.
  5. Schaltungsträger nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, dass der Schaltungsträger (1) zwei Isolationslagen (7) mit Durchgangsstrukturen (6) aufweist, deren Ankerlagen (10) mit ihren Ankerplättchen (13) aufeinander angeordnet sind.
  6. Schaltungsträger nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, dass der Schaltungsträger (1) paarweise angeordnete Isolationslagen (7) mit aufeinanderliegenden und aufeinandergefügten Ankerplättchen (13) pro Paar aufweist, die insbesondere eine Materialkomponente eines eutektischen Lotes, vorzugsweise Gold/Zinn oder Gold/Aluminium, aufweisen.
  7. Schaltungsträger nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, dass eine Isolationslage (7) in einem mehrlagigen Schaltungsträger (1) als Hohlgehäuse (18) eine Aussparung (19) zur Aufnahme mindestens eines Halbleiterchips (2) und/oder mindestens eines diskreten Bauelementes (3) aufweist.
  8. Schaltungsträger nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, dass eine Isolationslage (7) in einem mehrlagigen Schaltungsträger (1) einen transparenten Kunststoff (20) insbesondere als Detektorlinse (21) aufweist.
  9. Schaltungsträger nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, dass eine Isolationslage (7) in einem mehrlagigen Schaltungsträger (1) eine durchgängige Metallplatte (17) als Abschirmplatte (23) aufweist.
  10. Schaltungsträger nach einem nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, dass der Halbleiterchip (2) mit seinen Kontaktflächen (22) und darauf angeordneten Kontaktbällen (24) in Flip-Chip-Technik auf Kontaktanschlußflächen (25) der Umverdrahtungsstruktur (4) angeordnet ist.
  11. Schaltungsträger nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, dass der Schaltungsträger (1) mehrere Bauteilpositionen (27) für elektronische Bauteile (28) aufweist und in einzelne Bauteile (28) trennbar ist.
  12. Nutzen mit mehreren Schaltungsträgern (1) nach einem der vorhergehenden Ansprüche, wobei die Schaltungsträger übereinander gestapelt und über Durchkontakte (14) miteinander verbunden sind.
  13. Elektronisches Bauteil mit mindestens einem Teil eines Schaltungsträgers (1) oder eines Nutzens (26) nach einem der vorhergehenden Ansprüche.
  14. Elektronisches Bauteil nach Anspruch 13, dadurch gekennzeichnet, dass das elektronische Bauteil (28) mindestens eine Umverdrahtungsstruktur (4) aus leitendem Kunststoff (11) aufweist.
  15. Elektronisches Bauteil nach Anspruch 14, dadurch gekennzeichnet, dass das elektronische Bauteil (28) einen Stapel (31) aus einem Halbleiterchip (2) auf einer Isolationslage (7) mit langgestreckten Durchkontakten (32) und einer Isolationslage (7) mit Durchkontakten in einem vorgegebenen Rastermaß (r) von Außenkontaktflächen (8) aufweist, wobei die Durchkontakte (11, 32) beider Isolationslagen (7) elektrisch miteinander verbunden und in einer gemeinsamen Kunststoffgehäusemasse (30) verpackt sind.
  16. Verfahren zur Herstellung eines mehrlagigen Schaltungsträgers (1) mit mindestens einer Umverdrahtungslage (5), einer Verankerungslage (12), einer Isolationslage (7), die Durchgangsstrukturen (6) aufweist, und mit einer Außenkontaktlage (10), wobei das Verfahren folgende Verfahrensschritte aufweist: a) Bereitstellen einer Metallplatte (29) zur Herstellung einer Isolationslage (7) mit Durchgangsstrukturen (6), b) Aufbringen einer Photolackschicht und Strukturieren der Photolackschicht unter Freilassen von Flächen, auf denen Durchgangsstrukturen (6) abgeschieden werden, c) chemisches oder galvanisches Abscheiden von Durchgangstrukturen (6) in den freigelassenen Flächen, d) Entfernen der Photolackschicht von der Metallplatte (29), e) Aufbringen von Kunststoffgehäusemasse (30) unter Einbetten der Durchgangsstrukturen (6) und unter Freilassen von Oberflächenbereichen der Durchgangsstrukturen (6), f) Entfernen der Metallplatte (29), g) Aufbringen einer Verankerungslage (12) durch selektives Aufbringen von Ankerplättchen (13) auf den Oberflächen der Durchgangsstrukturen (6), wobei die Ankerplättchen (13) eine größere Fläche aufweisen als die freigelassenen Oberflächenbereiche der Durchgangstrukturen (6), h) Aufbringen einer Umverdrahtungslage (5) durch selektives Aufbringen einer Umverdrahtungsstruktur (4) auf die Verankerungslage (12), i) Vervollständigen des Schaltungsträgers (1) mit mindestens einem Halbleiterchip (2) und/oder mindestens einem diskreten Bauelement (3).
  17. Verfahren nach Anspruch 16, dadurch gekennzeichnet, dass die Umverdrahtungsstruktur (4) aus leitendem Kunststoff (11) mittels Photolithographie oder mittels Drucktechnik strukturiert wird.
  18. Verfahren nach Anspruch 16 oder Anspruch 17, dadurch gekennzeichnet, dass zusätzliche Isolationslagen (7) mit Durchkontakten (14) und auf den Isolationslagen (7) angeordneten Umverdrahtungslagen (5) auf den Schaltungsträger (1) aufgebracht werden, wobei für die Isolationslagen (7) mit nicht leitenden Partikeln gefüllter Kunststoff und für die Durchkontakte (14) und die Umverdrahtungsstrukturen (4) der Umverdrahtungslagen (5) mit elektrisch leitenden Partikeln gefüllter Kunststoff (11) eingesetzt wird.
  19. Verfahren zur Herstellung eines mehrlagigen Schaltungsträgers (1) mit mindestens zwei Isolationslagen (7), die paarweise angeordnet sind und die Durchgangsstrukturen (6) aufweisen, wobei die untere Isolationslage (7) Durchkontakte (14) aufweist, und wobei die obere Isolationslage (7) mit ihren Durchgangsstrukturen (6) eine Umverdrahtungslage (5) bildet, während Verankerungslagen (12), die auf den Isolationslagen (7) angeordnet sind, aufeinander angeordnet und gefügt werden, wobei das Verfahren folgende Verfahrensschritte aufweist: a) Bereitstellen von Metallplatten (29) zur Herstellung von Isolationslagen (7) mit Durchgangsstrukturen (6), b) Aufbringen von Photolackschichten und Strukturieren der Photolackschichten auf den Metallplatten (29) unter Freilassen von Flächen, auf denen Durchgangsstrukturen (6) als Durchkontakte (14) und/oder als Umverdrahtungsstruktur (4) in Form von durchgängi gen Leiterbahnen (16) und/oder durchgängigen Metallplatten (17) abgeschieden werden, c) chemisches oder galvanisches Abscheiden von Durchgangstrukturen (6) in den freigelassenen Flächen, d) Entfernen der Photolackschichten von den Metallplatten (29), e) Aufbringen von Kunststoffgehäusemasse (30) unter Einbetten der Durchgangsstrukturen (6) und unter Freilassen von Oberflächenbereichen der Durchgangstrukturen (6), f) Entfernen der Metallplatten (29), g) Aufbringen von Verankerungslagen (12) durch selektives Aufbringen von Ankerplättchen (13) auf den freiliegenden Oberflächenbereichen der Durchgangstrukturen (6), wobei die Ankerplättchen (13) eine größere Fläche aufweisen als die freiliegenden Oberflächenbereiche der Durchgangstrukturen (6), h) paarweises Zusammenfügen der Isolationslagen (7) mit Durchgangsstrukturen (6) unter Verbinden der Ankerplättchen (13) der Verankerungslagen (12), i) vervollständigen des Schaltungsträgers (1) mit mindestens einem Halbleiterchip (2) und/oder mit mindestens einem diskreten Bauteilelement (3).
  20. Verfahren nach einem der Ansprüche 16 bis 19, dadurch gekennzeichnet, dass die der Schritt f) nach dem Schritt g) erfolgt.
  21. Verfahren zur Herstellung eines mehrlagigen Schaltungsträgers (1) mit mindestens zwei Isolationslagen (7), die paarweise angeordnet sind und die Durchgangsstrukturen (6) aufweisen, wobei die untere Isolationslage (7) Durchkontakte (14) aufweist, und wobei die obere Isola tionslage (7) mit ihren Durchgangsstrukturen (6) eine Umverdrahtungslage (5) bildet, während Verankerungslagen (12), die auf den Isolationslagen (7) angeordnet sind, aufeinander angeordnet und gefügt werden, wobei das Verfahren folgende Verfahrensschritte aufweist: a) Bereitstellen von Metallplatten (29) zur Herstellung von Isolationslagen (7) mit Durchgangsstrukturen (6), b) Aufbringen von Photolackschichten und Strukturieren der Photolackschichten auf den Metallplatten (29) unter Freilassen von Flächen, auf denen Durchgangsstrukturen (6) als Durchkontakte (14) und/oder als Umverdrahtungsstruktur (4) in Form von durchgängigen Leiterbahnen (16) und/oder durchgängigen Metallplatten (17) abgeschieden werden, c) chemisches oder galvanisches Abscheiden von Durchgangstrukturen (6) in den freigelassenen Flächen, d) Aufbringen von Verankerungslagen (12) durch selektives Aufbringen von Ankerplättchen (13) auf Oberflächenbereichen der Durchgangstrukturen (6), wobei die Ankerplättchen (13) eine größere Fläche aufweisen als die Oberflächenbereiche der Durchgangstrukturen (6), e) Entfernen der Photolackschichten von den Metallplatten (29), f) paarweises Zusammenfügen der Isolationslagen (7) mit Durchgangsstrukturen unter Verbinden der Ankerplättchen (13) der Verankerungslagen (12), g) Einspritzen einer Kunststoffgehäusemasse (30) zwischen die Metallplatten (29) unter Einbetten der Durchgangsstrukturen (6) und der Ankerplättchen (13) beider Isolationslagen (7), h) Entfernen der Metallplatten (29), i) vervollständigen des Schaltungsträgers (1) mit mindestens einem Halbleiterchip (2) und/oder mindestens einem diskreten Bauelement (3).
  22. Verfahren nach einem der Ansprüche 19 bis 21, dadurch gekennzeichnet, dass eine der beiden Isolationslagen (7) eines Paares als Substratlage (33) mit Durchkontakten (14) hergestellt wird, wobei die Durchkontakte (14) dem Rastermaß (r) der Außenkontaktflächen (8) entsprechend vorgesehen werden.
  23. Verfahren nach einem der Ansprüche 19 bis 22, dadurch gekennzeichnet, dass eine der beiden Isolationslagen (7) eines Paares als Umverdrahtungslage (5) mit durchgängigen Leiterbahnen (16) und/oder durchgängigen Metallplatten (17) und/oder Durchkontakten (14) hergestellt wird.
  24. Verfahren nach einem der Ansprüche 19 bis 23, dadurch gekennzeichnet, dass als Durchgangsstrukturen (6) Durchkontakte (14) und/oder durchgängigen Leiterbahnen (16) und/oder durchgängigen Metallplatten (17) auf der Metallplatte (29) abgeschieden werden.
  25. Verfahren nach einem der Ansprüche 16 bis 24, dadurch gekennzeichnet, dass beim chemischen oder galvanischen Aufbringen der Durchgangstrukturen (6) eine Nickellegierung auf einer Metallplatte (29) aus einer Kupferlegierung abgeschieden wird.
  26. Verfahren nach einem der Ansprüche 16 bis 25, dadurch gekennzeichnet, dass vor dem Aufbringen der Photolackschicht auf die Metallplatte (29), die Metallplatte (29) mit einer kupferkaschierten Folie versehen wird.
  27. Verfahren nach Anspruch 26, dadurch gekennzeichnet, dass das Entfernen der Metallplatte (29) mittels Abnehmen der Folie erfolgt.
  28. Verfahren nach einem der Ansprüche 16 bis 27, dadurch gekennzeichnet, dass das Entfernen der Metallplatte (29) mittels Ätztechnik insbesondere mittels Nassätzen erfolgt.
  29. Verfahren nach einem der Ansprüche 16 bis 28, dadurch gekennzeichnet, dass das Entfernen der Metallplatte (29) mittels Plasmaätzen erfolgt.
  30. Verfahren nach einem der Ansprüche 16 bis 29, dadurch gekennzeichnet, dass zum selektiven Aufbringen von Ankerplättchen (13) zunächst die Oberfläche der Isolationslage (7) mit einer Metallschicht verspiegelt wird und anschließend mittels Photolithographie die Verankerungslage (12) strukturiert wird.
  31. Verfahren nach einem der Ansprüche 16 bis 29, dadurch gekennzeichnet, dass die Ankerplättchen (13) durch Drucktechnik auf die Oberflächen der Durchgangstrukturen (6) aufgebracht werden.
  32. Verfahren nach einem der Ansprüche 16 bis 31, dadurch gekennzeichnet, dass zum Aufbringen eines Halbleiterchips (2) auf den Schaltungsträger (1) ein Chip mit Flip-Chip-Außenkontakten (34) bereitgestellt wird.
  33. Verfahren nach einem der Ansprüche 16 bis 32, dadurch gekennzeichnet, dass beim Aufbringen eines Halbleiterchips (2) auf den Schaltungsträger (1) der Halbleiterchip (2) auf eine durchgängige Metallplatte (17) als Chipinsel (35) aufgebracht wird und die Kontaktflächen (22) des Halbleiterchips (2) über Bondverbindungen (36) mit der Umverdrahtungsstruktur (4) verbunden werden.
DE10235332A 2002-08-01 2002-08-01 Mehrlagiger Schaltungsträger und Herstellung desselben Withdrawn DE10235332A1 (de)

Priority Applications (4)

Application Number Priority Date Filing Date Title
DE10235332A DE10235332A1 (de) 2002-08-01 2002-08-01 Mehrlagiger Schaltungsträger und Herstellung desselben
PCT/DE2003/002575 WO2004015770A1 (de) 2002-08-01 2003-07-31 Mehrlagiger schaltungsträger und herstellung desselben
EP03783945A EP1532681A1 (de) 2002-08-01 2003-07-31 Mehrlagiger schaltungsträger und herstellung desselben
US11/046,892 US7221048B2 (en) 2002-08-01 2005-02-01 Multilayer circuit carrier, panel, electronic device, and method for producing a multilayer circuit carrier

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE10235332A DE10235332A1 (de) 2002-08-01 2002-08-01 Mehrlagiger Schaltungsträger und Herstellung desselben

Publications (1)

Publication Number Publication Date
DE10235332A1 true DE10235332A1 (de) 2004-02-19

Family

ID=30469348

Family Applications (1)

Application Number Title Priority Date Filing Date
DE10235332A Withdrawn DE10235332A1 (de) 2002-08-01 2002-08-01 Mehrlagiger Schaltungsträger und Herstellung desselben

Country Status (4)

Country Link
US (1) US7221048B2 (de)
EP (1) EP1532681A1 (de)
DE (1) DE10235332A1 (de)
WO (1) WO2004015770A1 (de)

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE10333840A1 (de) * 2003-07-24 2005-02-24 Infineon Technologies Ag Halbleiterbauteil mit einem Kunststoffgehäuse, das eine Umverdrahrungsstruktur aufweist und Verfahren zu deren Herstellung
WO2008007613A1 (en) 2006-07-11 2008-01-17 Hamamatsu Photonics K.K. Wiring board and solid-state imaging device
WO2010053452A1 (en) * 2008-11-07 2010-05-14 Advanpack Solutions Private Limited Semiconductor package and trace substrate with enhanced routing design flexibility and method of manufacturing thereof
EP2437296A1 (de) * 2009-05-28 2012-04-04 Hamamatsu Photonics K.K. Strahlungsdetektor
WO2019158401A1 (de) * 2018-02-15 2019-08-22 Osram Opto Semiconductors Gmbh Verfahren zur herstellung einer verbindung zwischen bauteilen und bauelement aus bauteilen
EP3712934A1 (de) * 2019-01-30 2020-09-23 Delta Electronics, Inc. Verpackungsstruktur und herstellungsverfahren dafür
US11189555B2 (en) 2019-01-30 2021-11-30 Delta Electronics, Inc. Chip packaging with multilayer conductive circuit

Families Citing this family (25)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP1676313A1 (de) * 2003-10-15 2006-07-05 Koninklijke Philips Electronics N.V. Einrichtung, system und elektrisches element
JP5183893B2 (ja) * 2006-08-01 2013-04-17 新光電気工業株式会社 配線基板及びその製造方法、及び半導体装置
US20080157267A1 (en) * 2006-12-29 2008-07-03 Texas Instruments Stacked Printed Devices on a Carrier Substrate
KR101441346B1 (ko) * 2007-04-27 2014-09-18 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 그 제작 방법
US8154114B2 (en) * 2007-08-06 2012-04-10 Infineon Technologies Ag Power semiconductor module
US8018047B2 (en) * 2007-08-06 2011-09-13 Infineon Technologies Ag Power semiconductor module including a multilayer substrate
WO2009037531A1 (en) * 2007-09-20 2009-03-26 Freescale Semiconductor, Inc. Improvements for reducing electromigration effect in an integrated circuit
US7906860B2 (en) * 2007-10-26 2011-03-15 Infineon Technologies Ag Semiconductor device
WO2009057654A1 (ja) * 2007-11-01 2009-05-07 Dai Nippon Printing Co., Ltd. 部品内蔵配線板、部品内蔵配線板の製造方法
DE102008030815A1 (de) * 2008-06-30 2009-12-31 Osram Opto Semiconductors Gmbh Verfahren zur Herstellung einer Vielzahl von optoelektronischen Bauelementen
JP5469546B2 (ja) 2010-06-22 2014-04-16 株式会社ジェイデバイス 半導体装置の製造方法
JP5603166B2 (ja) * 2010-08-23 2014-10-08 セイコーインスツル株式会社 電子デバイス、電子機器及び電子デバイスの製造方法
JP5606243B2 (ja) 2010-09-24 2014-10-15 株式会社ジェイデバイス 半導体装置の製造方法
US8698303B2 (en) 2010-11-23 2014-04-15 Ibiden Co., Ltd. Substrate for mounting semiconductor, semiconductor device and method for manufacturing semiconductor device
DE102010054898A1 (de) * 2010-12-17 2012-06-21 Osram Opto Semiconductors Gmbh Träger für einen optoelektronischen Halbleiterchip und Halbleiterchip
DE102011000866A1 (de) * 2011-02-22 2012-08-23 Friedrich-Alexander-Universität Erlangen-Nürnberg Elektrisches Bauelement mit einer elektrischen Verbindungsanordnung und Verfahren zu dessen Herstellung
US20130229777A1 (en) * 2012-03-01 2013-09-05 Infineon Technologies Ag Chip arrangements and methods for forming a chip arrangement
SG10201708630YA (en) * 2013-02-21 2017-12-28 Advanpack Solutions Pte Ltd Semiconductor structure and method of fabricating the same
US9824958B2 (en) * 2013-03-05 2017-11-21 Infineon Technologies Austria Ag Chip carrier structure, chip package and method of manufacturing the same
US10074581B2 (en) 2013-08-30 2018-09-11 Mediatek Inc. Chip package having a patterned conducting plate and a conducting pad with a recess
US9437457B2 (en) * 2013-08-30 2016-09-06 Mediatek Inc. Chip package having a patterned conducting plate and method for forming the same
US10319654B1 (en) * 2017-12-01 2019-06-11 Cubic Corporation Integrated chip scale packages
US11088083B2 (en) * 2018-06-29 2021-08-10 Taiwan Semiconductor Manufacturing Company, Ltd. DC and AC magnetic field protection for MRAM device using magnetic-field-shielding structure
US11610834B2 (en) * 2019-10-16 2023-03-21 Advanced Semiconductor Engineering, Inc. Leadframe including conductive pillar over land of conductive layer
CN113113319B (zh) * 2021-03-23 2023-02-10 江西新菲新材料有限公司 引线框架及其制作方法

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH08241940A (ja) * 1995-03-03 1996-09-17 Hitachi Ltd 半導体装置およびその製造方法
US5990546A (en) * 1994-12-29 1999-11-23 Nitto Denko Corporation Chip scale package type of semiconductor device
JP2000114698A (ja) * 1998-10-08 2000-04-21 Ngk Spark Plug Co Ltd 配線基板とその製造方法
US6242079B1 (en) * 1997-07-08 2001-06-05 Ibiden Co., Ltd. Printed wiring board and method for manufacturing the same
DE10031204A1 (de) * 2000-06-27 2002-01-17 Infineon Technologies Ag Systemträger für Halbleiterchips und elektronische Bauteile sowie Herstellungsverfahren für einen Systemträger und für elektronische Bauteile
US6420788B1 (en) * 2000-08-25 2002-07-16 I-Ming Chen Method for mounting a semiconductor chip on a substrate and semiconductor device adapted for mounting on a substrate

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4750092A (en) * 1985-11-20 1988-06-07 Kollmorgen Technologies Corporation Interconnection package suitable for electronic devices and methods for producing same
CA2059020C (en) * 1991-01-09 1998-08-18 Kohji Kimbara Polyimide multilayer wiring board and method of producing same
CA2083072C (en) * 1991-11-21 1998-02-03 Shinichi Hasegawa Method for manufacturing polyimide multilayer wiring substrate
US6133072A (en) * 1996-12-13 2000-10-17 Tessera, Inc. Microelectronic connector with planar elastomer sockets
US6632512B1 (en) * 1999-11-10 2003-10-14 Ibiden Co., Ltd. Ceramic substrate
TW512653B (en) * 1999-11-26 2002-12-01 Ibiden Co Ltd Multilayer circuit board and semiconductor device
JP2001267747A (ja) * 2000-03-22 2001-09-28 Nitto Denko Corp 多層回路基板の製造方法
DE10213296B9 (de) * 2002-03-25 2007-04-19 Infineon Technologies Ag Elektronisches Bauteil mit einem Halbleiterchip, Verfahren zu seiner Herstellung und Verfahren zur Herstellung eines Nutzens

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5990546A (en) * 1994-12-29 1999-11-23 Nitto Denko Corporation Chip scale package type of semiconductor device
JPH08241940A (ja) * 1995-03-03 1996-09-17 Hitachi Ltd 半導体装置およびその製造方法
US6242079B1 (en) * 1997-07-08 2001-06-05 Ibiden Co., Ltd. Printed wiring board and method for manufacturing the same
JP2000114698A (ja) * 1998-10-08 2000-04-21 Ngk Spark Plug Co Ltd 配線基板とその製造方法
DE10031204A1 (de) * 2000-06-27 2002-01-17 Infineon Technologies Ag Systemträger für Halbleiterchips und elektronische Bauteile sowie Herstellungsverfahren für einen Systemträger und für elektronische Bauteile
US6420788B1 (en) * 2000-08-25 2002-07-16 I-Ming Chen Method for mounting a semiconductor chip on a substrate and semiconductor device adapted for mounting on a substrate

Cited By (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7071571B2 (en) 2003-07-24 2006-07-04 Infineon Technoloiges Ag Semiconductor component having a plastic housing and methods for its production
DE10333840B4 (de) * 2003-07-24 2006-12-28 Infineon Technologies Ag Halbleiterbauteil mit einem Kunststoffgehäuse, das eine Umverdrahrungsstruktur aufweist und Verfahren zu deren Herstellung
DE10333840A1 (de) * 2003-07-24 2005-02-24 Infineon Technologies Ag Halbleiterbauteil mit einem Kunststoffgehäuse, das eine Umverdrahrungsstruktur aufweist und Verfahren zu deren Herstellung
WO2008007613A1 (en) 2006-07-11 2008-01-17 Hamamatsu Photonics K.K. Wiring board and solid-state imaging device
EP2043153A1 (de) * 2006-07-11 2009-04-01 Hamamatsu Photonics K.K. Leiterplatte und festkörper-bildgeberanordnung
EP2043153A4 (de) * 2006-07-11 2012-08-15 Hamamatsu Photonics Kk Leiterplatte und festkörper-bildgeberanordnung
US9136215B2 (en) 2008-11-07 2015-09-15 Advanpack Solutions Pte. Ltd. Manufacturing method for semiconductor package
WO2010053452A1 (en) * 2008-11-07 2010-05-14 Advanpack Solutions Private Limited Semiconductor package and trace substrate with enhanced routing design flexibility and method of manufacturing thereof
EP2437296A1 (de) * 2009-05-28 2012-04-04 Hamamatsu Photonics K.K. Strahlungsdetektor
US8866098B2 (en) 2009-05-28 2014-10-21 Hamamatsu Photonics K.K. Radiation detecting unit
EP2437296A4 (de) * 2009-05-28 2014-03-19 Hamamatsu Photonics Kk Strahlungsdetektor
WO2019158401A1 (de) * 2018-02-15 2019-08-22 Osram Opto Semiconductors Gmbh Verfahren zur herstellung einer verbindung zwischen bauteilen und bauelement aus bauteilen
US11961820B2 (en) 2018-02-15 2024-04-16 Osram Oled Gmbh Method for producing a connection between component parts, and component made of component parts
EP3712934A1 (de) * 2019-01-30 2020-09-23 Delta Electronics, Inc. Verpackungsstruktur und herstellungsverfahren dafür
US11189555B2 (en) 2019-01-30 2021-11-30 Delta Electronics, Inc. Chip packaging with multilayer conductive circuit

Also Published As

Publication number Publication date
WO2004015770A1 (de) 2004-02-19
EP1532681A1 (de) 2005-05-25
US20050151246A1 (en) 2005-07-14
US7221048B2 (en) 2007-05-22

Similar Documents

Publication Publication Date Title
DE10235332A1 (de) Mehrlagiger Schaltungsträger und Herstellung desselben
EP1716595B1 (de) Halbleiterbauteil mit einem stapel aus halbleiterchips und verfahren zur herstellung desselben
DE102005006995B4 (de) Halbleiterbauteil mit Kunstoffgehäuse und Außenanschlüssen sowie Verfahren zur Herstellung desselben
DE69428181T2 (de) Vorrichtung mit Chipgehäuse und Verfahren zu Ihrer Herstellung
DE102008028072B4 (de) Verfahren zum Herstellen von Halbleitervorrichtungen
DE102006058010B4 (de) Halbleiterbauelement mit Hohlraumstruktur und Herstellungsverfahren
DE10137184B4 (de) Verfahren zur Herstellung eines elektronischen Bauteils mit einem Kuststoffgehäuse und elektronisches Bauteil
DE69132819T2 (de) Flexible Zwischenschaltungsstruktur hoher Dichte
DE102008032395B4 (de) Halbleiterbauelement und Verfahren zu dessen Herstellung
DE3787366T2 (de) Keramische/organische mehrschichtenanschlussplatte.
EP3231261B1 (de) Leiterplatte mit einem asymmetrischen schichtenaufbau
EP1394855B1 (de) Verfahren zur Herstellung eines universellen Gehäuses für ein elektronisches Bauteil mit Halbleiterchip
DE102008038175B4 (de) Halbleiteranordnung und Verfahren zur Herstellung von Halbleiteranordnungen
WO2003075347A2 (de) Elektronisches modul, nutzen mit zu vereinzelnden elektronischen modulen und verfahren zu deren herstellung
DE102009044639A1 (de) Bauelement mit einem Halbleiterchip
DE1640457B1 (de) Elektrische Verbindungen in Schaltkreisanordnungen und Verfahren zu ihrer Herstellung
EP1508166A2 (de) Elektronisches bauteil mit usseren fl chenkontakten un d verfahren zu seiner herstellung
DE69723801T2 (de) Herstellungsverfahren einer Kontaktgitter-Halbleiterpackung
DE10046296C2 (de) Elektronisches Chipbauteil mit einer integrierten Schaltung und Verfahren zu seiner Herstellung
DE10141571B4 (de) Verfahren zum Zusammenbau eines Halbleiterbauelements und damit hergestellte integrierte Schaltungsanordnung, die für dreidimensionale, mehrschichtige Schaltungen geeignet ist
WO1996020500A1 (de) Chipkontaktierungsverfahren
DE102006024147B3 (de) Elektronisches Modul mit Halbleiterbauteilgehäuse und einem Halbleiterchip und Verfahren zur Herstellung desselben
EP0006444B1 (de) Vielschichtiges, dielektrisches Substrat
DE10029269B4 (de) Verfahren zur Herstellung eines elektronischen Bauteiles aus gehäusebildenden Substraten
EP1684341A2 (de) Elektrische Schaltung und Verfahren zur Herstellung einer elektrischen Schaltung

Legal Events

Date Code Title Description
OP8 Request for examination as to paragraph 44 patent law
8139 Disposal/non-payment of the annual fee