DE10203861A1 - Mikrocomputer - Google Patents

Mikrocomputer

Info

Publication number
DE10203861A1
DE10203861A1 DE2002103861 DE10203861A DE10203861A1 DE 10203861 A1 DE10203861 A1 DE 10203861A1 DE 2002103861 DE2002103861 DE 2002103861 DE 10203861 A DE10203861 A DE 10203861A DE 10203861 A1 DE10203861 A1 DE 10203861A1
Authority
DE
Germany
Prior art keywords
memory
microcomputer
circuit
code
decoding circuit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
DE2002103861
Other languages
English (en)
Other versions
DE10203861B4 (de
Inventor
Taiyuu Miyamoto
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Renesas Design Corp
Mitsubishi Electric Corp
Original Assignee
Renesas Design Corp
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Renesas Design Corp, Mitsubishi Electric Corp filed Critical Renesas Design Corp
Publication of DE10203861A1 publication Critical patent/DE10203861A1/de
Application granted granted Critical
Publication of DE10203861B4 publication Critical patent/DE10203861B4/de
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G07—CHECKING-DEVICES
    • G07F—COIN-FREED OR LIKE APPARATUS
    • G07F7/00—Mechanisms actuated by objects other than coins to free or to actuate vending, hiring, coin or paper currency dispensing or refunding apparatus
    • G07F7/08—Mechanisms actuated by objects other than coins to free or to actuate vending, hiring, coin or paper currency dispensing or refunding apparatus by coded identity card or credit card or other personal identification means
    • G07F7/10—Mechanisms actuated by objects other than coins to free or to actuate vending, hiring, coin or paper currency dispensing or refunding apparatus by coded identity card or credit card or other personal identification means together with a coded signal, e.g. in the form of personal identification information, like personal identification number [PIN] or biometric data
    • G07F7/1008—Active credit-cards provided with means to personalise their use, e.g. with PIN-introduction/comparison system
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G06F12/14—Protection against unauthorised use of memory or access to memory
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G06F12/14—Protection against unauthorised use of memory or access to memory
    • G06F12/1416—Protection against unauthorised use of memory or access to memory by checking the object accessibility, e.g. type of access defined by the memory independently of subject rights
    • G06F12/1425—Protection against unauthorised use of memory or access to memory by checking the object accessibility, e.g. type of access defined by the memory independently of subject rights the protection being physical, e.g. cell, word, block
    • G06F12/1433—Protection against unauthorised use of memory or access to memory by checking the object accessibility, e.g. type of access defined by the memory independently of subject rights the protection being physical, e.g. cell, word, block for a module or a part of a module
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06Q—INFORMATION AND COMMUNICATION TECHNOLOGY [ICT] SPECIALLY ADAPTED FOR ADMINISTRATIVE, COMMERCIAL, FINANCIAL, MANAGERIAL OR SUPERVISORY PURPOSES; SYSTEMS OR METHODS SPECIALLY ADAPTED FOR ADMINISTRATIVE, COMMERCIAL, FINANCIAL, MANAGERIAL OR SUPERVISORY PURPOSES, NOT OTHERWISE PROVIDED FOR
    • G06Q20/00—Payment architectures, schemes or protocols
    • G06Q20/30—Payment architectures, schemes or protocols characterised by the use of specific devices or networks
    • G06Q20/34—Payment architectures, schemes or protocols characterised by the use of specific devices or networks using cards, e.g. integrated circuit [IC] cards or magnetic cards
    • G06Q20/341—Active cards, i.e. cards including their own processing means, e.g. including an IC or chip
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06Q—INFORMATION AND COMMUNICATION TECHNOLOGY [ICT] SPECIALLY ADAPTED FOR ADMINISTRATIVE, COMMERCIAL, FINANCIAL, MANAGERIAL OR SUPERVISORY PURPOSES; SYSTEMS OR METHODS SPECIALLY ADAPTED FOR ADMINISTRATIVE, COMMERCIAL, FINANCIAL, MANAGERIAL OR SUPERVISORY PURPOSES, NOT OTHERWISE PROVIDED FOR
    • G06Q20/00—Payment architectures, schemes or protocols
    • G06Q20/30—Payment architectures, schemes or protocols characterised by the use of specific devices or networks
    • G06Q20/34—Payment architectures, schemes or protocols characterised by the use of specific devices or networks using cards, e.g. integrated circuit [IC] cards or magnetic cards
    • G06Q20/357—Cards having a plurality of specified features
    • G06Q20/3576—Multiple memory zones on card
    • G06Q20/35765—Access rights to memory zones
    • G—PHYSICS
    • G07—CHECKING-DEVICES
    • G07B—TICKET-ISSUING APPARATUS; FARE-REGISTERING APPARATUS; FRANKING APPARATUS
    • G07B15/00—Arrangements or apparatus for collecting fares, tolls or entrance fees at one or more control points
    • G07B15/06—Arrangements for road pricing or congestion charging of vehicles or vehicle users, e.g. automatic toll systems
    • G07B15/063—Arrangements for road pricing or congestion charging of vehicles or vehicle users, e.g. automatic toll systems using wireless information transmission between the vehicle and a fixed station

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Business, Economics & Management (AREA)
  • Accounting & Taxation (AREA)
  • Strategic Management (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • General Business, Economics & Management (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Security & Cryptography (AREA)
  • General Engineering & Computer Science (AREA)
  • Storage Device Security (AREA)
  • Microcomputers (AREA)
  • Read Only Memory (AREA)

Abstract

Es wird ein Mikrocomputer bereitgestellt, der ein Daten-EEPROM (3) und ein Programm-EEPROM (4) aufweist, bei denen ein vorbestimmter Arretiercode in einen spezifischen Bereich geschrieben wird, und der eine Arretiercodedecodierungsschaltung (1), die mit dem Daten-EEPROM (3) verbunden ist, den relevanten Arretiercode ausliest und diesen Code decodiert; eine Logikschaltung (2), die gemäß der Ausgabe von der Arretiercodedecodierungsschaltung (1) eine vorbestimmte Operation bei Betriebsartbits, die von der Außenseite seriell eingegeben wurden, ausführt; und eine Betriebsartbitdecodierungsschaltung (10), die verarbeitete Betriebsartbits durch ein Empfangen der Ausgabe der Logikschaltung (2) decodiert und das Ergebnis an Funktionsblöcke sendet, wodurch die Verfälschung von in einen nichtflüchtigen Speicher geschriebenen Finanzdaten und Programmen verhindert wird, umfaßt.

Description

Die vorliegende Erfindung bezieht sich auf einen Mikrocomputer zur Verwendung bei der Systemsteuerung von zum Beispiel einem automatischen Straßenbenutzungsgebührensammlungssystem für gebührenpflichtige Straßen und ähnlichen Systemen.
Fig. 7 zeigt ein Blockschaltbild, das ein Beispiel für den Aufbau eines bekannten Mikrocomputers darstellt. Fig. 7 zeigt elektrisch löschbare und neu programmierbare nichtflüchtige Speicher 3 und 4, das heißt ein Daten-EEPROM 3 zur Speicherung von Benutzerdaten und ein Programm-EEPROM 4 zur Speicherung von Benutzerprogrammen.
Fig. 7 zeigt ferner ein Schieberegister für serielle Eingabe (serial-in-shift register) 9, eine Betriebsartbitdecodierungsschaltung 10, eine Zentraleinheit (CPU) 11, ein Masken-ROM 12 zur Speicherung von Programmen, ein RAM 13 zur vorübergehenden Speicherung von Programmen, einen Zeitgeber 14, einen UART 15 zur Datenkommunikation mit der Außenseite über eine serielle I/O, einen Datenbus 16, eine Takterzeugungsschaltung 17 zur Frequenzteilung eines Haupttakts gemäß einer bestimmten Frequenzteilungsrate, einen Schwingkreis 18 zur Erzeugung des Haupttakts, eine zum Senden von Daten an die Außenseite und zum Empfangen von Daten davon zu verwendende Schnittstelle 19, einen CNVSS-Anschluß 21, einen Energieversorgungsanschluß (Vcc) 23, eine Erde (GND) 24, einen Rücksetzanschluß 25 und einen Schnittstellenanschluß (PORT) 26.
Funktionsblöcke wie beispielsweise der vorstehend angeführte interne Speicher, Zeitgeber 14, UART 15 und dergleichen sind mittels des Datenbusses 16 mit der CPU 11 verbunden. Jeder der Funktionsblöcke wird durch die CPU 11 gesteuert.
Ferner umfaßt der Mikrocomputer eine Vielzahl von Betriebsarten wie beispielsweise eine Einzelchipbetriebsart, die ein in den zu betreibenden internen ROM wie beispielsweise dem Programm-EEPROM 4 und dem Masken-ROM 12 enthaltenes Programm lädt, und eine Mikroprozessorbetriebsart, die ein Programm aus dem zu betreibenden externen Speicher lädt, wobei der Schnittstellenanschluß 26 als ein Adreßbus oder ein Datenbus dient, der mit dem externen Speicher verbunden wird. Bei der Auslösung jeder Rücksetzung wird das Potential des CNVSS-Anschlusses 21 derart zwischengespeichert, daß zu jeder Betriebsart verzweigt wird.
Beispielsweise ermöglicht bei der Auslösungsrücksetzung ein Betrag von 0 V des Potentials des CNVSS-Anschlusses 21 einen Eintritt in die Einzelchipbetriebsart, und ein Betrag von 5 V des Potentials davon ermöglicht einen Eintritt in die Mikroprozessorbetriebsart. Alternativ werden bei der Auslösungsrücksetzung dann, wenn (Anfangsbits + Betriebsartbits (5 Bits)) von dem CNVSS-Anschluß 21 seriell eingegeben werden, die eingegebenen Signale durch das Schieberegister für serielle Eingabe 9 zwischengespeichert und daraufhin durch die Betriebsartbitdecodierungsschaltung 10 decodiert, wodurch abhängig von den decodierten Ergebnissen ebenfalls ein Eintritt in jede Betriebsart ausgeführt wird.
Mit Bezug auf Fig. 8 ist die Operation des Betriebsarteintritts der seriellen Eingabe nachstehend beschrieben.
Fig. 8 zeigt Signalverläufe bei einem Betriebsarteintritt bei dem bekannten Mikrocomputer. Wie es in Fig. 8 gezeigt ist, wird eine vorübergehende Betriebsart basierend auf dem Eingabepegel des CNVSS-Anschlusses 21 bestimmt, wenn der Rücksetzanschluß 25 sich bei 0 V befindet. Während der Anstiegszeit des Rücksetzanschlusses 25 wird eine Zwischenspeicherung ausgebildet, und der Betrieb wird provisorisch in der betriebsbereiten oder vorläufigen Betriebsart ausgeführt. Nach der Rücksetzungsauslösung wird ein Eintritt in den Wartezustand der Anfangsbits ausgebildet, nachdem bei Xin 4 Zyklen gezählt sind. Danach beginnt eine Erfassung der Anfangsbits von "10b" einen seriellen Empfang. Nach der Erfassung der Anfangsbits werden die Daten von 5 Bits seriell empfangen. Das Empfangsergebnis wird bei der nächsten Anstiegszeit des Takts in das Schieberegister für serielle Eingabe 9 geschrieben.
Es sei darauf hingewiesen, daß dann, wenn die Anfangsbits nicht erfaßt werden und der serielle Empfang nicht durch den 16. Zyklus abgeschlossen ist, die zu der Zeit der Rücksetzungsauslösung begründete vorläufige Betriebsart als eine formelle Betriebsart bestimmt wird.
Bei diesem System werden 5 Betriebsartbits in dem Schieberegister für serielle Eingabe 9 durch die Betriebsartbitdecodierungsschaltung 10 decodiert, wodurch jede Betriebsart bestimmt wird. Wenn zum Beispiel alle 5 Bits "0" sind, wird die Einzelchipbetriebsart bestimmt; wenn alle 5 Bits "H" sind, wird die Mikroprozessorbetriebsart bestimmt.
Da der bekannte Mikrocomputer wie vorstehend angeführt konfiguriert ist, umfassen diese Betriebsarten eine Betriebsart, die einen Zugriff auf die internen Speicher (Daten-EEPROM 3, Programm-EEPROM 4 und Masken-ROM 12) von einem externen Anschluß ermöglicht, obwohl der Betriebsarteintritt durch eine serielle Eingabe Benutzern nicht zugänglich ist. Somit ergibt sich das Problem, daß die Daten und das Programm für einen Geldbetrag, die in das Daten-EEPROM 3 oder das Programm-EEPROM 4 geschrieben werden, verfälscht bzw. gefälscht werden können.
Die vorliegende Erfindung ist zur Lösung des vorstehend beschriebenen Problems geschaffen worden, und der Erfindung liegt die Aufgabe zugrunde, einen Mikrocomputer bereitzustellen, bei dem die Verfälschung der Daten und des Programms, die in den nichtflüchtigen Speicher des Daten- EEPROM, des Programm-EEPROM und des Masken-ROM und so weiter geschrieben werden, verhindert werden kann.
Als erstes stellt die vorliegende Erfindung einen Mikrocomputer bereit, der einen neu programmierbaren nichtflüchtigen Speicher aufweist, bei dem ein Arretiercode in einen bestimmten Bereich geschrieben wird; und der eine mit dem nichtflüchtigen Speicher verbundene erste Decodierungsschaltung, die den Arretiercode ausliest und den Code decodiert; eine Logikschaltung, die gemäß der Ausgabe von der ersten Decodierungsschaltung eine vorbestimmte Operation bei extern eingegebenen Betriebsartbits ausführt; und eine zweite Decodierungsschaltung, die die verarbeiteten Betriebsartbits durch ein Empfangen der Ausgabe von der Logikschaltung decodiert und das erhaltene Ergebnis an einen Funktionsblock sendet, umfaßt.
Bei dem Mikrocomputer kann die Logikschaltung aus einer UND-Schaltung bestehen.
Als zweites stellt die vorliegende Erfindung einen Mikrocomputer bereit, der einen internen Speicher mit einem neu programmierbaren nichtflüchtigen Speicher aufweist, bei dem ein Belegungsauswahlcode zur Auswahl einer Speicherbelegung in einen bestimmten Bereich geschrieben wird; und der eine mit dem nichtflüchtigen Speicher verbundene erste Decodierungsschaltung, die den Belegungsauswahlcode ausliest und den Code decodiert; eine Adreßdecodierungseinrichtung, die gemäß den vorbestimmten Bits eines Adreßbusses decodiert und dadurch ein Chipauswahlsignal ausgibt; und eine Auswahlschaltung, die die Speicherbelegung durch ein Empfangen der Ausgabe von der ersten Decodierungsschaltung und der Ausgabe von der Adreßdecodierungseinrichtung auswählt und das Ergebnis an den internen Speicher mit dem nichtflüchtigen Speicher sendet, umfaßt.
Bei dem Mikrocomputer kann der interne Speicher ein Masken- ROM umfassen.
Als drittes stellt die vorliegende Erfindung einen Mikrocomputer bereit, der einen neu programmierbaren nichtflüchtigen Speicher aufweist, bei dem ein Funktionsauswahlcode zur Auswahl einer Funktion eines externen Anschlusses in einen bestimmten Bereich geschrieben wird; und der eine mit dem nichtflüchtigen Speicher verbundene erste Decodierungsschaltung, die den Funktionsauswahlcode ausliest und den Code decodiert; und eine Auswahlschaltung, die die Funktion des externen Anschlusses durch ein Empfangen der Ausgabe von der ersten Decodierungsschaltung auswählt, umfaßt.
Als viertes stellt die vorliegende Erfindung einen Mikrocomputer bereit, der einen neu programmierbaren nichtflüchtigen Speicher aufweist, bei dem ein Begrenzungscode zur Begrenzung eines Befehls in einen bestimmten Bereich geschrieben wird; und der eine mit dem nichtflüchtigen Speicher verbundene erste Decodierungsschaltung, die den Begrenzungscode ausliest und den Code decodiert; und eine zweite Decodierungsschaltung, die gemäß der Ausgabe von der ersten Decodierungsschaltung den zu verwendenden Befehl begrenzt, umfaßt.
Als fünftes stellt die vorliegende Erfindung einen Mikrocomputer bereit, der einen neu programmierbaren nichtflüchtigen Speicher aufweist; und der eine Spannungsregelungsschaltung, die eine Energieversorgungsspannung überwacht; eine Logikschaltung, die gemäß der Ausgabe von der Spannungsregelungsschaltung eine vorbestimmte Operation bei extern eingegebenen Betriebsartbits ausführt; und eine Decodierungsschaltung, die die verarbeiteten Betriebsartbits durch ein Empfangen der Ausgabe von der Logikschaltung decodiert und das Ergebnis an einen Funktionsblock sendet, umfaßt.
Darüber hinaus kann bei dem Mikrocomputer der neu programmierbare nichtflüchtige Speicher aus einem Datenspeicher und einem Programmspeicher bestehen.
Es zeigen:
Fig. 1 ein Blockschaltbild, das den Aufbau eines Mikrocomputers gemäß einem Ausführungsbeispiel 1 der vorliegenden Erfindung darstellt;
Fig. 2 eine Ansicht, die den Betriebsartbitdecodierungsabschnitt eines Mikrocomputers gemäß dem Ausführungsbeispiel 1 der vorliegenden Erfindung zeigt;
Fig. 3A, 3B und 3C jeweils eine Ansicht, die die Speicherbelegung eines Mikrocomputers gemäß einem Ausführungsbeispiel 2 der vorliegenden Erfindung zeigt;
Fig. 4 eine Ansicht, die den Adreßdecodierungsabschnitt eines Mikrocomputers gemäß dem Ausführungsbeispiel 2 der vorliegenden Erfindung zeigt;
Fig. 5 eine Ansicht, die den externen Anschluß eines Mikrocomputers gemäß einem Ausführungsbeispiel 3 der vorliegenden Erfindung zeigt;
Fig. 6 ein Blockschaltbild, das den Aufbau eines Mikrocomputers gemäß einem Ausführungsbeispiel 5 der vorliegenden Erfindung zeigt;
Fig. 7 ein Blockschaltbild, das ein Beispiel für den Aufbau eines bekannten Mikrocomputers zeigt; und
Fig. 8 Signalverläufe des Betriebsarteintritts bei dem bekannten Mikrocomputer.
Nachstehend sind Ausführungsbeispiele der vorliegenden Erfindung beschrieben.
Ausführungsbeispiel 1
Fig. 1 zeigt ein Blockschaltbild, das den Aufbau eines Mikrocomputers gemäß dem Ausführungsbeispiel 1 der Erfindung darstellt. Mit Bezug auf Fig. 1 sind eine Arretiercodedecodierungsschaltung 1 (erste Decodierungsschaltung), eine Logikschaltung 2 (UND- Schaltung), ein Daten-EEPROM 3 (neu programmierbarer nichtflüchtiger Speicher, neu programmierbarer interner Speicher oder neu programmierbarer Speicher) zur Speicherung von Benutzerdaten und ein Programm-EEPROM 4 (neu programmierbarer nichtflüchtiger Speicher, neu programmierbarer interner Speicher oder neu programmierbarer Speicher) zur Speicherung eines Benutzerprogramms gezeigt, wobei das Daten-EEPROM 3 und das Programm-EEPROM 4 elektrisch löschbare und neu programmierbare nichtflüchtige Speicher bilden.
Fig. 1 zeigt ferner ein Schieberegister für serielle Eingabe 9, eine Betriebsartbitdecodierungsschaltung 10 (zweite Decodierungsschaltung), eine CPU 11, ein Masken-ROM 12 (interner Speicher oder Speicher) zur Speicherung eines Programms oder dergleichen, ein RAM 13 (Speicher) zur vorübergehenden Speicherung von Daten, einen Zeitgeber 14, einen UART 15 zur Datenkommunikation mit der Außenseite über eine serielle I/O, einen Datenbus 16, eine Takterzeugungsschaltung 17 zur Frequenzteilung eines Haupttakts gemäß einer bestimmten Frequenzteilungsrate, einen Schwingkreis 18 zur Erzeugung des Haupttakts, eine zum Senden von Daten an die Außenseite und zum Empfangen von Daten davon zu verwendende Schnittstelle 19, einen CNVSS-Anschluß 21, einen Energieversorgungsanschluß (Vcc) 23, eine Erde (GND) 24, einen Rücksetzanschluß 25 und einen Schnittstellenanschluß (PORT) 26.
Funktionsblöcke wie beispielsweise der interne Speicher, Zeitgeber 14 und UART 15 sind mittels des Datenbusses 16 mit der Zentraleinheit 11 verbunden. Jeder Funktionsblock wird durch die Zentraleinheit 11 gesteuert.
Ein derartiger Mikrocomputer umfaßt eine Vielzahl von Betriebsarten wie zum Beispiel eine Einzelchipbetriebsart, die ein Programm des zu betreibenden internen ROM lädt, und eine Mikroprozessorbetriebsart, die ein Programm aus dem zu betreibenden externen Speicher lädt, wobei der Schnittstellenanschluß 26 als ein Adreßbus oder ein Datenbus dient, der mit dem externen Speicher verbunden wird. Bei der Auslösung jeder Rücksetzung wird das Potential des CNVSS-Anschlusses 21 derart zwischengespeichert, daß zu jeder Betriebsart verzweigt wird. Für das spezifische Beispiel der Betriebsart kann auf die Beschreibung des vorstehend angeführten Stands der Technik Bezug genommen werden.
Der Mikrocomputer gemäß dem Ausführungsbeispiel 1 der Erfindung umfaßt ein Merkmal mit der Arretiercodedecodierungsschaltung 1 und der Logikschaltung 2 (UND-Schaltung), die die Betriebsartbits des Schieberegisters für serielle Eingabe 9 gemäß der Ausgabe der Arretiercodedecodierungsschaltung 1 maskiert.
Die Arbeitsweise ist nachstehend beschrieben.
Der Mikrocomputer ist derart eingerichtet, daß es dem System bei einem Schreiben eines Arretiercodes von zum Beispiel hexadezimal 8Dh in einen gewissen bestimmten Bereich, das heißt ein Byte (zum Beispiel das höchste Byte) in dem Daten-EEPROM 3, ohne Rücksicht auf die eingegebene Betriebsart verboten wird, außerhalb der durch den Arretiercode bestimmten Betriebsart zu arbeiten. Die Arbeitsweise ist nachstehend unter Bezugnahme auf Fig. 2 ausführlich beschrieben.
Fig. 2 zeigt eine Ansicht, die den Betriebsartbitdecodierungsabschnitt eines Mikrocomputers gemäß dem Ausführungsbeispiel 1 der Erfindung darstellt. Bei einer Decodierung der 5 Betriebsartbits ist die Logikschaltung 2 (UND-Schaltung) genau vor der Betriebsartbitdecodierungsschaltung 10 bereitgestellt. Bei dieser Logikschaltung 2 handelt es sich um eine Schaltung, die es ermöglicht, die 5 Betriebsartbits basierend auf der Ausgabe von der Arretiercodedecodierungsschaltung 1 zu maskieren.
Ein Arretiercode wie zum Beispiel 8Dh wird in das höchste eine Byte des Daten-EEPROM 3 geschrieben. Es wird angenommen, daß es sich bei diesem 8Dh um einen Arretiercode handelt, der jede von der Einzelchipbetriebsart verschiedene Betriebsart verbietet. Nach einer Auslösung einer Rücksetzung wird das eine Byte des Daten-EEPROM 3 ausgelesen und durch die Arretiercodedecodierungsschaltung 1 decodiert. Falls 8Dh geschrieben worden ist, da die von der Einzelchipbetriebsart verschiedenen Betriebsarten verboten sind, wird folglich der Pegel "L" von der Arretiercodedecodierungsschaltung 1 ausgegeben.
Wenn der Pegel "L" von der Arretiercodedecodierungsschaltung 1 eingegeben wird, wird demgegenüber die Eingabe der Betriebsartbitdecodierungsschaltung 10 festgelegt, da die Ausgabe der Logikschaltung 2 obligatorisch auf den Pegel "L" festgelegt ist. Entsprechend wird die Betriebsart auf die angegebene Einzelchipbetriebsart festgelegt.
Das heißt, selbst wenn die 5 Betriebsartbits jeweils durch eine serielle Eingabe zu jedem Wert bestimmt werden, kann ein Schreiben des Arretiercodes in das höchste eine Byte des Daten-EEPROM 3 die Betriebsart festlegen.
Wie es vorstehend angeführt ist, gestaltet es gemäß dem Ausführungsbeispiel 1 ein Schreiben des Arretiercodes in das Daten-EEPROM 3 vor einer Versendung des Mikrocomputers für Benutzer unmöglich, willkürlich auf einen Eintritt in eine Betriebsart zuzugreifen. Das Risiko des Zugriffs von dem externen Anschluß auf die in den internen Speicher geschriebenen Daten wie zum Beispiel die Finanzdaten oder das Programm, die in das Daten-EEPROM 3 oder das Programm- EEPROM 4 geschrieben werden, kann beseitigt werden, wodurch die Verfälschung der Finanzdaten und des Programms verhindert wird, was zu einer verbesserten Sicherheit führt.
Ausführungsbeispiel 2
Fig. 3A, 3B und 3C veranschaulichen jeweils eine Speicherbelegung des Mikrocomputers gemäß dem Ausführungsbeispiel 2 der Erfindung, und Fig. 4 veranschaulicht einen Adreßdecodierungsabschnitt davon. Fig. 4 zeigt eine Auswahlschaltung 5, UND-Schaltungen 5a, 5b und 5c sowie eine Adreßdecodierungseinrichtung 20.
Der Mikrocomputer gemäß dem Ausführungsbeispiel 2 umfaßt ein Merkmal mit der Auswahlschaltung 5, so daß basierend auf der Ausgabe der Arretiercodedecodierungsschaltung 1 ein Speicherraum aus zwei Speicherräumen ausgewählt werden kann. Bei der Arretiercodedecodierungsschaltung 1 handelt es sich um ein Äquivalent zu der bei dem Ausführungsbeispiel 1 beschriebenen Arretiercodedecodierungsschaltung.
Die Arbeitsweise des Mikrocomputers ist nachstehend beschrieben.
Das System ermöglicht es, eine der Speicherbelegungen (A) und (B) wie in Fig. 3A und 3B gezeigt auszuwählen, indem ein Speicherbelegungsauswahlcode in einen gewissen bestimmten Bereich, das heißt ein Byte (zum Beispiel ein Byte, das dem höchsten Byte - 1 entspricht) in dem Daten- EEPROM 3, geschrieben wird. Nachstehend ist eine derartige Operation unter Bezugnahme auf Fig. 4 ausführlich beschrieben.
Die Adreßdecodierungseinrichtung 20 decodiert unter Verwendung von 20 Bits des Adreßbusses und gibt dadurch ein Chipauswahlsignal des Pegels "L" bei E0000h-EFFFFh und ein Chipauswahlsignal des Pegels "L" bei F0000h-FFFFFh aus. Es ist selbstverständlich, daß ebenfalls Chipauswahlsignale vorhanden sind, die in einem anderen Bereich den Pegel "L" annehmen, zum Beispiel in einem RAM-Bereich von 400h-1FFFh.
Ein Speicherbelegungsauswahlcode wie zum Beispiel E0h bei einer Auswahl der Speicherbelegung (A) gemäß Fig. 3A wird in ein Byte (das höchste Byte - 1) des Daten-EEPROM 3 geschrieben, und wenn die Speicherbelegung (B) gemäß Fig. 3B ausgewählt wird, wird ein anderer Code als E0h geschrieben. Es wird angenommen, daß in diesem Fall E0h geschrieben wird.
Nach einer Auslösung einer Rücksetzung wird ein Byte des Daten-EEPROM 3 ausgelesen und durch die Arretiercodedecodierungsschaltung 1 decodiert. Da E0h geschrieben worden ist, gibt die Arretiercodedecodierungsschaltung 1 folglich den Pegel "H" aus. Wenn die Arretiercodedecodierungsschaltung 1 den Pegel "H" ausgibt, ist die Ausgabe der UND-Schaltung 5a der Auswahleinrichtung 5 auf den Pegel "L" festgelegt, und ein Chipauswahlsignal von E0000h-EFFFFh wird mit dem Ausfallsignal des Programm-EEPROM 4 verbunden. Ein Chipauswahlsignal von F0000h-FFFFFh wird mit dem Auswahlsignal des Masken-ROM 12 verbunden. Folglich wird jeder Speicher wie in der Speicherbelegung (A) gemäß Fig. 3A gezeigt abgebildet.
Auf ähnliche Weise wird dann, wenn ein anderer Code als E0h in ein Byte (das höchste Byte - 1) des Daten-EEPROM 3 geschrieben wird, der Pegel "L" von der Arretiercodedecodierungsschaltung 1 ausgegeben. Dieses Mal ist die Ausgabe der UND-Schaltung 5b auf den Pegel "L" festgelegt, und die Ausgabe der UND-Schaltung 5c ist ebenfalls festgelegt. Folglich wird jeder Speicher wie in der Speicherbelegung (B) gemäß Fig. 3B gezeigt abgebildet.
Wie es vorstehend angeführt ist, wird gemäß dem Ausführungsbeispiel 2 ein Testprogramm vorab zum Beispiel in das Masken-ROM 12 geschrieben, und bei einem Test wird das System zur Ausführung des Tests aus dem Masken-ROM 12 gestartet. Bei der Versendung des Mikrocomputers ermöglicht es ein Schreiben des Speicherbelegungsauswahlcodes, daß das Masken-ROM 12 für Benutzer unsichtbar ist, wodurch die Sicherheit der Testinhalte erhalten wird. Ferner besteht ein Vorteil dahingehend, daß bei einem Vorhandensein eines Fehlers in dem Programm des Masken-ROM 12 das Programm durch das in das Programm-EEPROM 4 geschriebene Programm ersetzt werden kann.
Darüber hinaus geht eine Festlegung der Mikroprozessorbetriebsart auf eine Speicherbelegung (C) gemäß Fig. 3C in Verbindung mit den Schaltungen gemäß dem Ausführungsbeispiel 1 gegen die Verfälschung in dem Programmbereich vor.
Ausführungsbeispiel 3
Fig. 5 zeigt eine Ansicht, die den externen Anschluß eines Mikrocomputers gemäß dem Ausführungsbeispiel 3 der Erfindung darstellt. Fig. 5 zeigt eine Arretiercodedecodierungsschaltung 1, eine Auswahlschaltung 6 und UND-Schaltungen 6a und 6b. Die anderen Komponenten sind ähnlich wie bei dem vorstehend angeführten Ausführungsbeispiel 1, und ihre Beschreibung ist daher weggelassen.
Der Mikrocomputer gemäß dem Ausführungsbeispiel 3 umfaßt ein Merkmal mit der Auswahlschaltung 6 zusätzlich zu der bei dem vorstehend beschriebenen Ausführungsbeispiel 1 beschrieben Schaltungskonfiguration, so daß eine Funktion eines externen Anschlusses basierend auf der Ausgabe der Arretiercodedecodierungsschaltung 1 ausgewählt werden kann.
Das System wurde derart entworfen, daß ein Schreiben eines gewissen Codes wie zum Beispiel C0h in einen gewissen bestimmten Bereich, das heißt ein Byte (zum Beispiel ein Byte, das dem höchsten Byte - 2 entspricht) in dem Daten- EEPROM 3, eine Auswahl der Funktion des externen Anschlusses ermöglicht. In dem Fall, in dem ein gewisser externer Eingabeanschluß zur Eingabe des Signals eines Zeitgebers bei einem Test und zur Eingabe des Eingabesignals des UART 15 bei einer Verwendung als das Erzeugnis gemeinsam verwendet wird, deaktiviert zum Beispiel der Code C0h bei einem Test die Funktion der Eingabe des Signals.
Die Arbeitsweise ist nachstehend beschrieben.
Mit Bezug auf Fig. 5 wird zuerst C0h in ein Byte (ein Byte, das dem höchsten Byte - 2 entspricht) des Daten-EEPROM 3 geschrieben. Nach einer Auslösung einer Rücksetzung wird das eine Byte des Daten-EEPROM 3 ausgelesen und durch die Arretiercodedecodierungsschaltung 1 decodiert. Wenn C0h darin geschrieben ist, gibt folglich die Arretiercodedecodierungsschaltung 1 den Pegel "H" aus. Bei einer Ausgabe des Pegels "H" durch die Arretiercodedecodierungsschaltung 1 ist die Ausgabe der UND-Schaltung 6a der Auswahlschaltung 6 dadurch auf den Pegel "L" festgelegt; die Eingabe in den UART 15 ist dadurch auf den Pegel "L" festgelegt; und der externe Anschluß dient als ein Eingabeanschluß für den Zeitgeber.
Auf ähnliche Weise wird dann, wenn ein anderer Code als C0h in ein Byte (das höchste Byte - 2) des Daten-EEPROM 3 geschrieben wird, der Pegel "L" von der Arretiercodedecodierungsschaltung 1 ausgegeben, und die Ausgabe der UND-Schaltung 6b ist dadurch auf den Pegel "L" festgelegt. Folglich dient der externe Anschluß als ein Eingabeanschluß für den UART 15.
Wie es vorstehend angeführt ist, kann gemäß diesem Ausführungsbeispiel ein Schreiben eines gewissen Codes in ein Byte des Bereichs des Daten-EEPROM 3 die Funktion des externen Anschlusses begrenzen.
Ausführungsbeispiel 4
Gemäß dem Ausführungsbeispiel 4 der Erfindung ist ein Merkmal dahingehend vorhanden, daß zum Beispiel bei der Schaltungskonfiguration gemäß dem vorstehend beschriebenen Ausführungsbeispiel 1 ein Schreiben eines gewissen Codes wie zum Beispiel B0h in das bestimmte eine Byte (zum Beispiel ein Byte, das dem höchsten Byte - 3 entspricht) des Bereichs des Daten-EEPROM 3 verfügbare Befehle begrenzt.
Beispielsweise werden ein das Programme speichernde Programm-EEPROM 4 betreffender Befehl, ein Schreibbefehl und ein Löschbefehl nicht betriebsbereit gestaltet, indem bei der Versendung dieser Code B0h geschrieben wird. Dies kann ein falsches Schreiben und absichtliche Neuprogrammierungen durch Benutzer verhindern.
Ausführungsbeispiel 5
Fig. 6 zeigt ein Blockschaltbild, das den Aufbau des Mikrocomputers gemäß dem Ausführungsbeispiel 5 der Erfindung darstellt. In der Figur sind die Spannungsregelungsschaltung 7 und die Logikschaltung (UND- Schaltung) 2 gezeigt. Die anderen Komponenten ähneln den Komponenten des Stands der Technik wie in Fig. 7 gezeigt, und ihre Beschreibungen sind weggelassen.
Das Ausführungsbeispiel 5 der Erfindung umfaßt ein Merkmal mit der Spannungsregelungsschaltung 7 zur Überwachung einer Energieversorgungsspannung (Vcc) und der Logikschaltung 2 zur Maskierung der Betriebsartbits des Schieberegisters für serielle Eingabe 9 gemäß der Ausgabe davon.
Die Spannungsregelungsschaltung 7 überwacht die Energieversorgungsspannung, und die Schaltung 7 ist derart entworfen, daß sie den Pegel "L" ausgibt, wenn die Energieversorgungsspannung unzureichend ist (zum Beispiel 3 V oder weniger). Bei einer Decodierung der 5 Betriebsartbits ist die Logikschaltung 2 genau vor der Betriebsartbitdecodierungsschaltung 10 bereitgestellt, und die Logikschaltung 2 ist derart entworfen, daß sie die 5 Betriebsartbits gemäß der Ausgabe von der Spannungsregelungsschaltung 7 maskiert.
Die Arbeitsweise ist nachstehend beschrieben.
Wenn die Schaltung des Mikrocomputers dazu veranlaßt wird, mit einer niedrigen Spannung wie zum Beispiel 3 V oder weniger zu arbeiten, gibt die Spannungsregelungsschaltung 7 den Pegel "L" aus. Da die Ausgabe von der Logikschaltung 2 obligatorisch auf den Pegel "L" festgelegt ist, wenn der Pegel "L" von der Spannungsregelungsschaltung 7 in die Logikschaltung 2 eingegeben wird, ist die Eingabe der Betriebsartbitdecodierungsschaltung 10 dadurch festgelegt. Wenn die Schaltung dazu veranlaßt wird, mit einer niedrigen Spannung von 3 V oder weniger zu arbeiten, wird die Schaltung entsprechend auf eine gewisse Betriebsart festgelegt.
Wie es vorstehend angeführt ist, besteht bei den vorstehend angeführten Ausführungsbeispielen 1-4 selbst dann, wenn ein gewisser Arretiercode in das Daten-EEPROM 3 geschrieben worden ist, in dem Fall, daß die Energieversorgungsspannung (Vcc) unzureichend ist und dadurch der Prozeß des Auslesens des relevanten EEPROM 3 instabil wird, eine Möglichkeit, daß die gelesenen Daten durcheinandergebracht werden. In dem Fall kann der Arretiercode nicht normal decodiert werden, und gelegentlich wird die Betriebsart nicht arretiert. Gemäß dem Ausführungsbeispiel 5 wird jedoch die Wirkung der Verhinderung des vorstehend beschriebenen Problems erzeugt, da die Betriebsart arretiert werden kann, falls die Energieversorgungsspannung sich in dem instabilen Bereich befindet.
Die vorstehend angeführten Ausführungsbeispiele sind unter Verwendung von EEPROM als dem lesbaren nichtflüchtigen Speicher beschrieben. Es kann jedoch ein Flash-Speicher oder anderes EPROM statt dem EEPROM verwendet werden.
Wie es vorstehend angeführt ist, stellt die Erfindung einen Mikrocomputer bereit, der einen neu programmierbaren nichtflüchtigen Speicher aufweist, bei dem ein Arretiercode in einen bestimmten Bereich geschrieben wird; und der eine mit dem nichtflüchtigen Speicher verbundene erste Decodierungsschaltung, die den Arretiercode ausliest und den Code decodiert; eine Logikschaltung, die gemäß der Ausgabe von der Decodierungsschaltung eine vorbestimmte Operation bei extern eingegebenen Betriebsartbits ausführt; und eine zweite Decodierungsschaltung, die die verarbeiteten Betriebsartbits durch ein Empfangen der Ausgabe von der Logikschaltung decodiert und das erhaltene Ergebnis an einen Funktionsblock sendet, umfaßt. Da die verarbeitete Ausgabe von der betroffenen Logikschaltung durch den vorher in den bestimmten Bereich des neu programmierbaren nichtflüchtigen Speichers geschriebenen Arretiercode festgelegt werden kann, indem zum Beispiel eine UND-Schaltung für die Logikschaltung verwendet wird, kann daher die Betriebsart des Mikrocomputers begrenzt werden. Die Erfindung weist dadurch die Wirkungen der Verhinderung der Verfälschung der Daten und des Programms, die in dem neu programmierbaren nichtflüchtigen Speicher enthalten sind, und der Erhöhung der Sicherheit auf.
Gemäß der Erfindung besteht die Logikschaltung aus einer UND-Schaltung. Daher kann die Ausgabe von der betroffenen Logikschaltung festgelegt werden, und wie vorstehend angeführt kann die Betriebsart des Mikrocomputers begrenzt werden. Die Erfindung weist dadurch die Wirkungen der Verhinderung der Verfälschung der Daten und des Programms, die in dem neu programmierbaren nichtflüchtigen Speicher enthalten sind, und der Erhöhung der Sicherheit auf.
Die Erfindung stellt einen Mikrocomputer bereit, der einen internen Speicher mit einem neu programmierbaren nichtflüchtigen Speicher aufweist, bei dem ein Belegungsauswahlcode zur Auswahl einer Speicherbelegung in einen bestimmten Bereich geschrieben wird; und der eine mit dem nichtflüchtigen Speicher verbundene erste Decodierungsschaltung, die den Belegungsauswahlcode ausliest und den Code decodiert; eine Adreßdecodierungseinrichtung, die die vorbestimmten Bits eines Adreßbusses decodiert und dadurch ein Chipauswahlsignal ausgibt; und eine Auswahlschaltung, die die Speicherbelegung durch ein Empfangen der Ausgabe von der ersten Decodierungsschaltung und der Ausgabe von der Adreßdecodierungseinrichtung auswählt und das Ergebnis an den internen Speicher mit dem nichtflüchtigen Speicher sendet, umfaßt. Daher kann die Auswahlschaltung die Speicherbelegung gemäß dem vorher in den bestimmten Bereich des neu programmierbaren nichtflüchtigen Speichers geschriebenen Belegungsauswahlcode auswählen und isolieren; und kann dadurch ein Testprogramm in dem internen Speicher derart ausbilden, daß es für den Benutzer unsichtbar ist. Die Erfindung weist die Wirkung der Erhaltung der Sicherheit des Testinhalts auf.
Gemäß der Erfindung besteht der interne Speicher aus einem Masken-ROM. Daher wird das Testprogramm vorher in das Masken-ROM geschrieben, und dieses wird bei dem Test verwendet. Bei der Versendung des Mikrocomputers kann jedoch das Masken-ROM durch den Belegungsauswahlcode derart ausgebildet werden, daß es unsichtbar ist. Die Erfindung weist dadurch die Wirkung der Erhaltung der Sicherheit des Testinhalts auf.
Die Erfindung stellt einen Mikrocomputer bereit, der einen neu programmierbaren nichtflüchtigen Speicher aufweist, bei dem ein Funktionsauswahlcode zur Auswahl einer Funktion eines externen Anschlusses in einen bestimmten Bereich geschrieben wird; und der eine mit dem nichtflüchtigen Speicher verbundene erste Decodierungsschaltung, die den Funktionsauswahlcode ausliest und den Code decodiert; und eine Auswahlschaltung, die die Funktion des externen Anschlusses durch ein Empfangen der Ausgabe von der ersten Decodierungsschaltung auswählt, umfaßt. Daher kann die Auswahlschaltung die Funktionen des externen Anschlusses gemäß dem vorher in den bestimmten Bereich des neu programmierbaren nichtflüchtigen Speichers geschriebenen Funktionsauswahlcode begrenzen und kann zum Beispiel die Funktion des Eingabeanschlusses bei dem Test nicht betriebsbereit gestaltet. Die Erfindung weist daher die Wirkung der Erhaltung der Sicherheit des Testinhalts auf.
Die Erfindung stellt einen Mikrocomputer bereit, der einen neu programmierbaren nichtflüchtigen Speicher aufweist, bei dem ein Begrenzungscode zur Begrenzung eines Befehls in einen bestimmten Bereich geschrieben wird; und der eine mit dem nichtflüchtigen Speicher verbundene erste Decodierungsschaltung, die den Begrenzungscode ausliest und den Code decodiert; und eine zweite Decodierungsschaltung, die gemäß der Ausgabe von der ersten Decodierungsschaltung den zu verwendenden Befehl begrenzt, umfaßt. Daher kann der zu verwendende Befehl gemäß dem vorher in den bestimmten Bereich des neu programmierbaren nichtflüchtigen Speichers geschriebenen Begrenzungscode begrenzt werden. Die Erfindung weist daher die Wirkungen der Verhinderung eines falschen Schreibens und eines absichtlichen Neuschreibens durch Benutzer und der Erhaltung der Sicherheit auf.
Die Erfindung stellt einen Mikrocomputer bereit, der einen neu programmierbaren nichtflüchtigen Speicher aufweist; und der eine Spannungsregelungsschaltung, die eine Energieversorgungsspannung überwacht; eine Logikschaltung, die gemäß der Ausgabe von der Spannungsregelungsschaltung eine vorbestimmte Operation bei extern eingegebenen Betriebsartbits ausführt; und eine Decodierungsschaltung, die die verarbeiteten Betriebsartbits durch ein Empfangen der Ausgabe von der Logikschaltung decodiert und das Ergebnis an einen Funktionsblock sendet, umfaßt. Daher kann selbst in dem Fall, daß der Leseprozeß des neu programmierbaren nichtflüchtigen Speichers instabil ist, die Betriebsart des Mikrocomputers zuverlässig festgelegt werden, da die Spannungsregelungsschaltung die Betriebsart arretiert, falls die Energieversorgungsspannung sich in dem instabilen Betriebsbereich befindet. Die Erfindung weist dadurch die Wirkungen der Verhinderung der Verfälschung der Daten und des Programms, die in dem neu programmierbaren nichtflüchtigen Speicher enthalten sind, und der Erhöhung der Sicherheit auf.
Gemäß der Erfindung besteht der neu programmierbare nichtflüchtige Speicher aus einem Datenspeicher und einem Programmspeicher. Daher weist die Erfindung die Wirkung der Verhinderung der vorstehend beschriebenen Verfälschung und Manipulation und der Erhaltung der Sicherheit durch ein vorheriges Schreiben des Arretiercodes, des Belegungsauswahlcodes, des Funktionsauswahlcodes und des Begrenzungscodes in den Datenspeicher auf.
Es wird ein Mikrocomputer bereitgestellt, der ein Daten- EEPROM 3 und ein Programm-EEPROM 4 aufweist, bei denen ein vorbestimmter Arretiercode in einen spezifischen Bereich geschrieben wird, und der eine Arretiercodedecodierungsschaltung 1, die mit dem Daten- EEPROM 3 verbunden ist, den relevanten Arretiercode ausliest und diesen Code decodiert; eine Logikschaltung 2, die gemäß der Ausgabe von der Arretiercodedecodierungsschaltung 1 eine vorbestimmte Operation bei Betriebsartbits, die von der Außenseite seriell eingegeben wurden, ausführt; und eine Betriebsartbitdecodierungsschaltung 10, die verarbeitete Betriebsartbits durch ein Empfangen der Ausgabe der Logikschaltung 2 decodiert und das Ergebnis an Funktionsblöcke sendet, wodurch die Verfälschung von in einen nichtflüchtigen Speicher geschriebenen Finanzdaten und Programmen verhindert wird, umfaßt.

Claims (8)

1. Mikrocomputer mit einem Speicher (3, 4, 12, 13), einer Zentraleinheit (11) und einem Funktionsblock mit einem Peripherieblock, der in den Mikrocomputer eingebaut ist, wobei der Speicher (3, 4, 12, 13) einen neu programmierbaren nichtflüchtigen Speicher (3, 4) umfaßt, bei dem ein Arretiercode in einen bestimmten Bereich geschrieben wird; und
der Mikrocomputer umfaßt:
eine mit dem nichtflüchtigen Speicher (3, 4) verbundene erste Decodierungsschaltung (1), die den Arretiercode ausliest und den Arretiercode decodiert;
eine Logikschaltung (2), die gemäß der Ausgabe von der ersten Decodierungsschaltung (1) eine vorbestimmte Operation bei extern eingegebenen Betriebsartbits ausführt; und
eine zweite Decodierungsschaltung (10), die die verarbeiteten Betriebsartbits durch ein Empfangen der Ausgabe von der Logikschaltung decodiert und die erhaltenen Ergebnisse an den Funktionsblock sendet.
2. Mikrocomputer nach Anspruch 1, wobei die Logikschaltung (2) aus einer UND-Schaltung besteht.
3. Mikrocomputer mit einem Speicher (3, 4, 12, 13), einer Zentraleinheit (11) und einem Funktionsblock mit einem Peripherieblock, der in den Mikrocomputer eingebaut ist, wobei der Speicher (3, 4, 12, 13) einen internen Speicher (3, 4, 12) mit einem neu programmierbaren nichtflüchtigen Speicher umfaßt, bei dem ein Belegungsauswahlcode zur Auswahl einer Speicherbelegung in einen bestimmten Bereich geschrieben wird; und
der Mikrocomputer umfaßt:
eine mit dem nichtflüchtigen Speicher (3, 4) verbundene erste Decodierungsschaltung (1), die den Belegungsauswahlcode ausliest und diesen Code decodiert;
eine Adreßdecodierungseinrichtung (20), die gemäß vorbestimmten Bits eines Adreßbusses decodiert und dadurch ein Chipauswahlsignal ausgibt; und
eine Auswahlschaltung (5), die die Speicherbelegung durch ein Empfangen der Ausgabe von der ersten Decodierungsschaltung (1) und der Ausgabe von der Adreßdecodierungseinrichtung (20) auswählt und die Ergebnisse an den internen Speicher mit dem nichtflüchtigen Speicher (3, 4, 12) sendet.
4. Mikrocomputer nach Anspruch 3, wobei der interne Speicher (3, 4, 12) ein Masken-ROM umfaßt.
5. Mikrocomputer mit einem Speicher (3, 4, 12, 13), einer Zentraleinheit (11), einem Funktionsblock mit einem Peripherieblock, der in den Mikrocomputer eingebaut ist, und einem externen Anschluß, wobei der Speicher (3, 4, 12, 13) einen neu programmierbaren nichtflüchtigen Speicher (3, 4) umfaßt, bei dem ein Funktionsauswahlcode zur Auswahl einer Funktion des externen Anschlusses in einen bestimmten Bereich geschrieben wird; und
der Mikrocomputer umfaßt:
eine mit dem nichtflüchtigen Speicher (3, 4) verbundene erste Decodierungsschaltung (1), die den Funktionsauswahlcode ausliest und diesen Code decodiert; und
eine Auswahlschaltung (6), die eine Funktion des externen Anschlusses durch ein Empfangen der Ausgabe von der ersten Decodierungsschaltung (1) auswählt.
6. Mikrocomputer mit einem Speicher (3, 4, 12, 13), einer Zentraleinheit (11) und einem Funktionsblock mit einem Peripherieblock, der in den Mikrocomputer eingebaut ist, wobei der Speicher (3, 4, 12, 13) einen neu programmierbaren nichtflüchtigen Speicher (3, 4) umfaßt, bei dem ein Begrenzungscode zur Begrenzung eines Befehls in einen bestimmten Bereich geschrieben wird; und
der Mikrocomputer umfaßt:
eine mit dem nichtflüchtigen Speicher verbundene erste Decodierungsschaltung (1), die den Begrenzungscode ausliest und diesen Code decodiert; und
eine zweite Decodierungsschaltung (10), die gemäß der Ausgabe von der ersten Decodierungsschaltung (1) einen zu verwendenden Befehl begrenzt.
7. Mikrocomputer mit einem Speicher (3, 4, 12, 13), einer Zentraleinheit (11) und einem Funktionsblock mit einem Peripherieblock, der in den Mikrocomputer eingebaut ist, wobei der Speicher (3, 4, 12, 13) einen neu programmierbaren nichtflüchtigen Speicher (3, 4) umfaßt; und
der Mikrocomputer umfaßt:
eine Spannungsregelungsschaltung (7), die eine Energieversorgungsspannung überwacht;
eine Logikschaltung (2), die gemäß der Ausgabe von der Spannungsregelungsschaltung (7) eine vorbestimmte Operation bei extern eingegebenen Betriebsartbits ausführt; und
eine Decodierungsschaltung (10), die die verarbeiteten Betriebsartbits durch ein Empfangen der Ausgabe von der Logikschaltung (2) decodiert und die Ergebnisse an den Funktionsblock sendet.
8. Mikrocomputer nach Anspruch 1, 3, 5, 6 oder 7, wobei der neu programmierbare nichtflüchtige Speicher (3, 4) aus einem Datenspeicher und einem Programmspeicher besteht.
DE2002103861 2001-02-16 2002-01-31 Mikrocomputer Expired - Fee Related DE10203861B4 (de)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2001040747A JP2002245023A (ja) 2001-02-16 2001-02-16 マイクロコンピュータ

Publications (2)

Publication Number Publication Date
DE10203861A1 true DE10203861A1 (de) 2002-08-29
DE10203861B4 DE10203861B4 (de) 2005-04-28

Family

ID=18903295

Family Applications (1)

Application Number Title Priority Date Filing Date
DE2002103861 Expired - Fee Related DE10203861B4 (de) 2001-02-16 2002-01-31 Mikrocomputer

Country Status (5)

Country Link
US (1) US20020116570A1 (de)
JP (1) JP2002245023A (de)
KR (1) KR100453781B1 (de)
CN (1) CN1194291C (de)
DE (1) DE10203861B4 (de)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100595632B1 (ko) * 2003-12-17 2006-06-30 엘지전자 주식회사 휴대용 단말기의 디스플레이 제어 방법
US20070247918A1 (en) 2004-08-30 2007-10-25 Renesas Technology Corp. Semiconductor Integrated Circuit
JP2006066009A (ja) 2004-08-30 2006-03-09 Renesas Technology Corp 半導体集積回路
JP2009157981A (ja) * 2007-12-26 2009-07-16 Fujitsu Microelectronics Ltd 半導体装置およびその制御方法、並びに電子機器

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE2721599C2 (de) * 1976-05-17 1983-05-05 Sperry Corp., 10019 New York, N.Y. Schaltungsanordnung zur Verhinderung der Ausgabe von Datenworten aus einer EDV-Anlage ohne Sicherheitsverifizierung
US4521853A (en) * 1982-06-30 1985-06-04 Texas Instruments Incorporated Secure microprocessor/microcomputer with secured memory
EP0276450A1 (de) * 1987-01-23 1988-08-03 Xmit Ag Datenschutzschaltung zur Sperrung der Uebertragung von Signalen über einen Bus
US5251304A (en) * 1990-09-28 1993-10-05 Motorola, Inc. Integrated circuit microcontroller with on-chip memory and external bus interface and programmable mechanism for securing the contents of on-chip memory
EP0502532B1 (de) * 1991-03-06 2000-05-24 Nec Corporation Einchipmikrorechner mit Schutzfuntion für den Inhalt eines internen ROM's
JP3234959B2 (ja) * 1992-01-14 2001-12-04 ローム株式会社 マイクロコンピュータおよびこれを内蔵するカード
US5491827A (en) * 1994-01-14 1996-02-13 Bull Hn Information Systems Inc. Secure application card for sharing application data and procedures among a plurality of microprocessors
JPH08153043A (ja) * 1994-11-28 1996-06-11 Sanyo Electric Co Ltd マイクロコンピュータの機密保持装置
JP3778375B2 (ja) * 1995-12-28 2006-05-24 ソニー株式会社 可変長符号化方法および装置、並びに可変長復号化方法および装置
US6073243A (en) * 1997-02-03 2000-06-06 Intel Corporation Block locking and passcode scheme for flash memory
JP3197865B2 (ja) * 1998-03-26 2001-08-13 三洋電機株式会社 マイクロコンピュータ
US6505279B1 (en) * 1998-08-14 2003-01-07 Silicon Storage Technology, Inc. Microcontroller system having security circuitry to selectively lock portions of a program memory address space
JP2000347944A (ja) * 1999-06-07 2000-12-15 Sharp Corp 不揮発性メモリ内蔵マイクロコンピュータ

Also Published As

Publication number Publication date
CN1194291C (zh) 2005-03-23
KR20020067619A (ko) 2002-08-23
US20020116570A1 (en) 2002-08-22
DE10203861B4 (de) 2005-04-28
CN1371046A (zh) 2002-09-25
JP2002245023A (ja) 2002-08-30
KR100453781B1 (ko) 2004-10-20

Similar Documents

Publication Publication Date Title
DE10159901B4 (de) Mikrocomputer mit eingebautem programmierbarem, nichtflüchtigem Speicher
DE69425366T2 (de) System und Verfahren zur Schreibschutz bestimmter Teile eines Speicherarrays
DE2837201C2 (de)
DE3743639C2 (de)
DE10052877B4 (de) Mikrocontroller
DE3587661T2 (de) Ein-Chip-Mikrocomputer.
DE60131549T2 (de) Komprimiertes ereigniszählverfahren und seine anwendung an einem flash-speichersystem
DE69833902T2 (de) Integrierte Schaltung für Einbettung in Chipkarten, und Verfahren zur Herstellung von Chipkarten
DE3876009T2 (de) Chipkarten.
DE69316576T2 (de) IC Karte mit alterunggeschützten Daten und Programmen
DE69419967T2 (de) Chip von IC Karte mit Mitteln zur Begrenzung der Anzahl von Authentifizierungen
DE69223381T2 (de) Kontaktlose ic-karte
EP0207320A1 (de) Integrierte Schaltung und Verfahren zum Sichern von geheimen Codedaten
DE102006059156A1 (de) Speichern von Mehrkern-Chiptestdaten
DE69428616T2 (de) Mikrorechner für IC-Karte
DE19947574A1 (de) Verfahren zur Sicherung eines Datenspeichers
DE3720427A1 (de) Tragbare elektronische vorrichtung
DE69316516T2 (de) Gesichertes Chipkartensystem mit wiederverwendbarer Prototypkarte
DE69601030T2 (de) Gefiltertes, serielles ereignisgesteuertes befehlstor für "flash" speicher
DE69118810T2 (de) Chipkarte
DE69801150T2 (de) Kontaktlose chipkarte
DE10324337B4 (de) Rechnersystem und zugehöriges Verfahren zum Durchführen eines Sicherheitsprogramms
DE4328753A1 (de) Chip-Karte und Verfahren zum Überprüfen ihrer persönlichen Identifikationsnummer (PIN-Nummer)
DE69218053T2 (de) Speicherkarte zur Zählung von Daten und Lesevorrichtung
DE69835282T2 (de) Schaltungsanordnung zur Spannungsüberwachung und Speicherkarte mit einer solchen Schaltung

Legal Events

Date Code Title Description
OP8 Request for examination as to paragraph 44 patent law
8364 No opposition during term of opposition
8339 Ceased/non-payment of the annual fee