CN1194291C - 微型电脑 - Google Patents

微型电脑 Download PDF

Info

Publication number
CN1194291C
CN1194291C CNB021045127A CN02104512A CN1194291C CN 1194291 C CN1194291 C CN 1194291C CN B021045127 A CNB021045127 A CN B021045127A CN 02104512 A CN02104512 A CN 02104512A CN 1194291 C CN1194291 C CN 1194291C
Authority
CN
China
Prior art keywords
mentioned
nonvolatile memory
decoding scheme
microcomputer
output
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CNB021045127A
Other languages
English (en)
Other versions
CN1371046A (zh
Inventor
宫本太裕
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Renesas Design Corp
Mitsubishi Electric Corp
Original Assignee
Renesas Design Corp
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Renesas Design Corp, Mitsubishi Electric Corp filed Critical Renesas Design Corp
Publication of CN1371046A publication Critical patent/CN1371046A/zh
Application granted granted Critical
Publication of CN1194291C publication Critical patent/CN1194291C/zh
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G07—CHECKING-DEVICES
    • G07F—COIN-FREED OR LIKE APPARATUS
    • G07F7/00—Mechanisms actuated by objects other than coins to free or to actuate vending, hiring, coin or paper currency dispensing or refunding apparatus
    • G07F7/08—Mechanisms actuated by objects other than coins to free or to actuate vending, hiring, coin or paper currency dispensing or refunding apparatus by coded identity card or credit card or other personal identification means
    • G07F7/10—Mechanisms actuated by objects other than coins to free or to actuate vending, hiring, coin or paper currency dispensing or refunding apparatus by coded identity card or credit card or other personal identification means together with a coded signal, e.g. in the form of personal identification information, like personal identification number [PIN] or biometric data
    • G07F7/1008—Active credit-cards provided with means to personalise their use, e.g. with PIN-introduction/comparison system
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G06F12/14—Protection against unauthorised use of memory or access to memory
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G06F12/14—Protection against unauthorised use of memory or access to memory
    • G06F12/1416—Protection against unauthorised use of memory or access to memory by checking the object accessibility, e.g. type of access defined by the memory independently of subject rights
    • G06F12/1425—Protection against unauthorised use of memory or access to memory by checking the object accessibility, e.g. type of access defined by the memory independently of subject rights the protection being physical, e.g. cell, word, block
    • G06F12/1433—Protection against unauthorised use of memory or access to memory by checking the object accessibility, e.g. type of access defined by the memory independently of subject rights the protection being physical, e.g. cell, word, block for a module or a part of a module
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06Q—INFORMATION AND COMMUNICATION TECHNOLOGY [ICT] SPECIALLY ADAPTED FOR ADMINISTRATIVE, COMMERCIAL, FINANCIAL, MANAGERIAL OR SUPERVISORY PURPOSES; SYSTEMS OR METHODS SPECIALLY ADAPTED FOR ADMINISTRATIVE, COMMERCIAL, FINANCIAL, MANAGERIAL OR SUPERVISORY PURPOSES, NOT OTHERWISE PROVIDED FOR
    • G06Q20/00—Payment architectures, schemes or protocols
    • G06Q20/30—Payment architectures, schemes or protocols characterised by the use of specific devices or networks
    • G06Q20/34—Payment architectures, schemes or protocols characterised by the use of specific devices or networks using cards, e.g. integrated circuit [IC] cards or magnetic cards
    • G06Q20/341—Active cards, i.e. cards including their own processing means, e.g. including an IC or chip
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06Q—INFORMATION AND COMMUNICATION TECHNOLOGY [ICT] SPECIALLY ADAPTED FOR ADMINISTRATIVE, COMMERCIAL, FINANCIAL, MANAGERIAL OR SUPERVISORY PURPOSES; SYSTEMS OR METHODS SPECIALLY ADAPTED FOR ADMINISTRATIVE, COMMERCIAL, FINANCIAL, MANAGERIAL OR SUPERVISORY PURPOSES, NOT OTHERWISE PROVIDED FOR
    • G06Q20/00—Payment architectures, schemes or protocols
    • G06Q20/30—Payment architectures, schemes or protocols characterised by the use of specific devices or networks
    • G06Q20/34—Payment architectures, schemes or protocols characterised by the use of specific devices or networks using cards, e.g. integrated circuit [IC] cards or magnetic cards
    • G06Q20/357—Cards having a plurality of specified features
    • G06Q20/3576—Multiple memory zones on card
    • G06Q20/35765—Access rights to memory zones
    • G—PHYSICS
    • G07—CHECKING-DEVICES
    • G07B—TICKET-ISSUING APPARATUS; FARE-REGISTERING APPARATUS; FRANKING APPARATUS
    • G07B15/00—Arrangements or apparatus for collecting fares, tolls or entrance fees at one or more control points
    • G07B15/06—Arrangements for road pricing or congestion charging of vehicles or vehicle users, e.g. automatic toll systems
    • G07B15/063—Arrangements for road pricing or congestion charging of vehicles or vehicle users, e.g. automatic toll systems using wireless information transmission between the vehicle and a fixed station

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Business, Economics & Management (AREA)
  • Accounting & Taxation (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Strategic Management (AREA)
  • General Business, Economics & Management (AREA)
  • General Engineering & Computer Science (AREA)
  • Computer Security & Cryptography (AREA)
  • Storage Device Security (AREA)
  • Microcomputers (AREA)
  • Read Only Memory (AREA)

Abstract

在可重写非易失性存储器，数据用EEPROM或程序用EEPROM等中所写的金额数据和程序有被窜改的危险。作为解决方法，提供一种微型电脑，其具有数据用EEPROM和程序用EEPROM，在其指定区域写有规定的锁定码，包括与数据用EEPROM相连接的读出该锁定码并译码的锁定码译码电路、由这个输出在从外部串行输入的模式位进行规定的演算处理的逻辑电路以及用这个输出译码演算处理过的模式位，并将其结果送往功能块的模式位译码电路。

Description

微型电脑
技术领域
本发明涉及例如高速公路自动收费系统等的系统控制用的微型电脑。
现有技术
图7是一种传统的微型电脑配置框图，图中3，4是电可写入/擦除非易失性存储器，3是存放用户数据的数据用EEPROM，4是存放用户程序的程序用EEPROM。
另外，9是串行输入移位寄存器、10是模式位译码电路、11是中央演算装置(CPU)、12是存放程序的掩模ROM、13是随机存放数据的RAM、14是计时器、15是用串行I/O与外部进行数据通信的UART、16是数据总线、17是将主时钟按设定分周率分频的时钟发生电路、18是主时钟振荡电路、19是同外部交换数据端口、21是CNVSS端子、23是电源端子(Vcc)、24是接地(GND)、25是复位端子、26是接口端子(PORT)。
上述内部存储器、计时器14、UART15等功能块经数据总线16连接到中央演算电路11，各功能块由中央演算装置控制。
另外，在微型电脑里有将程序用EEPROM4和掩模ROM12等内部ROM中的程序装入而动作的单片模式、以及装入外部存储器程序而动作的微处理器模式等多种模式，接口端子26成为连接外部存储器的地址总线和数据总线，当复位解除时，闩锁CNVSS端子21的电位分路到各模式。
例如，当复位解除，CNVSS端子21为0V时，进入单片模式，5V时进入微处理器模式。另外，在复位解除时也可由CNVSS端子发出启动位+5位模式位串行输入信号，锁存于串行输入移位寄存器9，经模式位译码电路10译码，依其结果进入相关模式。
其次，用图8来说明串行输入的模式登记项动作。
图8是传统的微型电脑模式登记项时限图。如图8所示，复位端子25为0V时，依CNVSS端子21的输入电平而决定了伪模式，当复位端子25上升时被锁定，暂时以其动作模式动作。复位解除，Xin4个周期后，启动位进入等待状态。此后，检出“10b”启动位，开始串行接收。启动位检出后，串行接收5位数据。而在下一个时钟的下降时，将接收结果写入串行输入移位寄存器9。
若未检出启动位，到第16个周期仍未完成串行接收，则正式决定在复位解除时设定的伪模式。
在这里，串行输入移位寄存器9的5位模式位，用模式位译码电路10译码，决定各模式。例如，5位全为“0”时是单片模式，全为“H”时则是微处理器模式。
发明内容
因现有微电脑的上述结构，虽在串行输入的模式登记项对用户并不公开，但在模式中有可以由外部端子访问内部存储器(数据用EEPROM3、程序用EEPROM4、掩模ROM12)的模式，所以写在比如数据用EEPROM3或程序用EEPROM4中的金额数据或程序就有被窜改的危险。
本发明就是为了解决上述问题而进行的，其目的是得到一种能防止窜改在数据用EEPROM、程序用EEPROM或掩模ROM等的非易失性存储器中所写入的数据或程序的微型电脑。
有关本发明的微型电脑，具有可重写非易失性存储器，并在其指定的区域里写有锁定码，其包括与非易失性存储器相连接，读出锁定码并进行译码的第1译码电路；用其输出在外部输入的模式位进行指定的演算处理的逻辑电路；用其输出将演算处理过的模式位进行译码，并向功能块输送其结果的第2译码电路。
有关本发明的微型电脑，其逻辑电路由与门电路构成。
有关本发明的微型电脑，具有包含可重写非易失性存储器的内部存储器，在非易失性存储器的指定区域，写有用于选择存储变换的变换选择码，其包括与非易失性存储器相连接、读出变换选择码并译码的第1译码电路；用地址总线的指定位译码并输出芯片选择信号的地址译码器；接受第1译码电路的输出和地址译码器的输出选择存储变换，并向含有非易失性存储器的内部存储器传送其结果的选择器电路。
有关本发明的微型电脑，内部存储器含有掩模ROM。
有关本发明的微型电脑，包含可重写的非易失性存储器，在其指定的区域里写有用于选择外部端子功能的功能选择码，其包括与非易失性存储器相连接、读出功能选择码并译码的第1译码电路；接受该输出选择外部端子功能的选择器电路。
有关本发明的微型电脑，包含可重写的非易失性存储器，在其指定的区域里写有限制指令的限制码，其包括与非易失性存储器相连接、读出限制码并译码的第1译码电路；用这些输出限制所使用的指令的第2译码电路。
有关本发明的微型电脑，包含可重写非易失性存储器，其包括监视电源电压的稳压电路；用这些输出在外部输入的模式位进行指定的演算处理的逻辑电路；接受该输出将演算处理过的模式位译码并将其结果传送到功能块的译码电路。
有关本发明的微型电脑，其可重写非易失性存储器由数字用存储器和程序用存储器组成。
附图说明
图1是本发明实施方式1的微型电脑结构的示意框图。
图2是本发明实施方式1的微型电脑的模式位译码部分的示意图。
图3是本发明实施方式2的微型电脑的存储变换的示意图。
图4是本发明实施方式2的地址译码部分的示意图。
图5是本发明实施方式3的微型电脑的外部端子的示意图。
图6是本发明实施方式5的微型电脑结构的示意框图。
图7是现有的微型电脑结构例的示意框图。
图8是现有的微型电脑的模式登记项时限图。
符号说明
1    锁定码译码电路(第1译码电路)；
2、8    逻辑电路(与门电路)；
3    数据用EEPROM；
4    程序用EEPROM；
5、6    选择器电路；
5a、5b、5c、6a    与门电路；
7    稳压电路；
9    串行输入移位寄存器；
10    模式位译码电路(第2译码电路)；
11    中央演算装置；
12    掩模ROM(内部存储器、存储器)；
13    RAM(存储器)；
14    计时器；
15    UART；
16    数据总线；
17    时钟发生电路；
18    振荡电路；
19    接口；
21    CNVSS端子；
23    电源端子(Vcc)；
24    接地(GND)；
25    复位端子；
26    接口端子(PORT)。
实施方式
下面对本发明的实施方式进行说明。
实施方式1
图1是本发明实施方式1的微型电脑配置框图，图中1是锁定码译码电路(第1译码电路)、2是逻辑电路(与门电路)、3，4是电可写入/擦除非易失性存储器、3是用于存放用户数据的EEPROM(可重写非易失性存储器、内部存储器、存储器)、4是用于存放用户程序的EEPROM(可重写非易失性存储器、内部存储器、存储器)。
9是串行输入移位寄存器、10是模式位译码电路(第2译码电路)、11是中央演算装置(CPU)、12是存放着程序等的掩模ROM(内部存储器、存储器)、13是临时存放数据的RAM(存储器)、14是计时器、15是通过串行I/O与外部进行数据通信的UART、16是数据总线、17是将主时钟按指定分周率分周的时钟发生电路、18是产生主时钟的振荡电路、19是与外部交换数据用端口、21是CNVSS端子、23是电源端子(Vcc)、24接地(GND)、25是复位端子、26是接口端子(PORT)。
另外，内部存储器、计时器14、UART15等功能块，都由数据总线连到中央演算电路11，各功能块通过中央演算电路11受控。
这样的微型电脑，具有装入内部ROM的程序而动作的单片模式；接口端子26成为连接外部存储器的地址总线和数据总线而由外部存储器装入程序而动作的微处理器模式，当各自复位解除时，闩锁CNVSS端子21的电位并分路到各模式。有关模式的具体例请参照现有技术的说明。
本发明实施方式1的微型电脑，其特征为：设置了锁定码译码电路1和用锁定码译码电路1的输出屏蔽串行输入移位寄存器9的模式位的逻辑电路(与门电路)2。
下面对动作进行说明。
通过在数据用EEPROM3的某一指定区域一个字节(例如最高位的1字节)中写入锁定码，如16进制的8Dh，则无论以怎样的模式登记，都只能以锁定码指定的模式动作。用图2对其进行详细说明。
图2表示，本发明实施方式1的微型电脑模式位译码器部分，当解5位模式位时，在模式位译码电路10之前设有逻辑电路(与门电路)2。这个逻辑电路2可以用来自锁定码译码电路1的输出屏蔽5位模式位。
例如，在数据用EEPROM3的最高位字节上写入8Dh。这个8Dh设为单片以外禁止的锁定码。复位解除后，读出数据用EEPROM3的1字节，在锁定码译码电路1译码。若写有8Dh就是禁止单片以外的模式，由锁定码译码电路1输出“L”电平。
另一方面，由锁定码译码电路1输入“L”电平，则逻辑电路2的输出就被强制地固定为“L”电平，也就是模式位译码电路10的输入也被固定。因而就被固定在设定的单片模式。
就是说，不管串行输入的5位模式位设成什麽值，只要在数据用EEPROM3的最高位1字节上写入锁定码，则动作模式就被固定。
如上述那样，按照这个实施方式1，在售出前将锁定码写入数据EEPROM3，则售出后用户就不能随意进入，收到了防止由外部端子访问内部存储器上的数据，如数据用EEPROM3和程序用EEPROM4所写有的金额数据或程序的效果。
图3，图4分别表示，本发明实施方式2的微型电脑存储变换图，及其地址译码器的部分，图中5是选择器电路，5a，5b，5c是与门电路，20是地址译码器。
这个实施方式2的微型电脑，其特征为：设置了用锁定码译码电路1的输出，在两个存储器空间选择一个存储器的选择器电路5。另外，锁定码译码电路1与上述实施方式1的是同等的。
下面对动作进行说明。
在数据用EEPROM3的某一指定字节(如最高位-1的一字节)写入存储变换选择码，就可以选择图3所示存储变换(A)(B)。对此用图4作详细说明。
地址译码器20用地址总线20位译码，E0000h～EFFFFh时输出“L”电平的芯片选择信号和在F0000h～FFFFFh时输出“L”电平的芯片选择信号。当然在其他区域如400h～1FFFh的RAM区域也有“L”电平的芯片选择信号。
在数据用EEPROM3的(最高位-1)一字节中写入存储变换选择码，例如选择图3的(A)存储变换时写E0h，选(B)存储变换时写E0h以外的码。假定这里写的是E0h。
复位解除后，读出数据用EEPROM3的1字节，在锁定码译码电路1译码。其结果，因写有E0h所以锁定码译码电路1输出“H”电平。因锁定码译码电路1输出“H”电平，所以选择器5的与门电路5a的输出被固定在“L”电平，程序EEPROM4的选择信号连接E0000h～EFFFFh的芯片选择信号。掩模ROM12的选择信号连接F0000h～FFFFFh的芯片选择信号。结果各存储器建立如图3的存储变换(A)。
同样，在数据用EEPROM3的(最高位-1)一字节写入E0h以外的码，则锁定码译码电路1输出“L”电平，这时与门电路5b输出“L”电平，而与门电路5c的输出也被固定，结果各存储器建立如图3的存储变换(B)。
如上所述，用实施方式2，如在掩模ROM12写入测试程序，则由掩模ROM12启动测试。在售出时写好存储器选择码，就可以使用户看不到掩模ROM12，获得保持测试内容安全的效果。另外，如果掩模ROM12的程序出现错误时，还有一个好处，可以置换成程序用EEROM4中所写的程序。
再者，若与上述实施方式1的电路配置相组合，在微处理器模式里，固定在图3的存储变换(C)，则程序区域就不会被窜改。
实施方式3
图5表示本发明实施方式3的微型电脑的外部端子。图中，1是锁定码译码电路，6是选择器电路，6a，6b是与门电路，其他配置与上述实施方式1相同，故省略。
这是实施方式3的微型电脑，其特征为：在上述实施方式1的电路配置上，又设置了用锁定码译码器电路1的输出，选择外部端子功能的选择器电路6。
在数据用EEPROM3的某一指定区域一字节里(如最高位-2的一字节)写入某一代码如C0h，就可以选择外部端子功能。例如，测试外部输入端子时，有些产品的计时器输入信号和UART15的输入信号兼用一个输入端子，由于写有C0h码，所以在测试时就可以使作为输入信号的功能失效。
下面对动作进行说明。
用图5来说明，在数据用EEPROM3的(最高位-2)一字节写入C0h。复位解除后，读出数据用EEPROM3的一字节，在锁定码译码电路1译码。其结果，若写有C0h则锁定码译码电路1输出“H”电平。由于锁定码译码电路1输出“H”电平，选择器电路6的与门电路6a的输出就固定在“L”电平，UART15的输入固定在“L”电平，外部端子就成为计时器输入端子。
同样，数据用EEPROM3的(最高位-2)一字节里写有C0h以外的码，则锁定码译码电路1输出“L”电平，与门电路6b的输出就固定在“L”电平。因此，外部端子就成为UART15的输入信号。
如上所述，用这种实施方式，在EEPROM3的区域一字节里写入某一代码，就可以获得限定外部端子功能的效果。
实施方式4
按本发明实施方式4，其特征为：如在上述实施方式1的电路配置的数据用EEPROM3的指定区域一字节(如最高位-3的一字节)里写入某一代码如B0h，就可以限制可用指令。
例如，有关存放程序的程序用EEPROM4的指令，写入指令、擦除指令，在售出时写入B0h代码，则不能使用。这样就可以防止用户误写或有意改写。
实施方式5
图6是本发明实施方式5的微型电脑配置框图，图中，7是稳压电路，8是逻辑电路(与门电路)，其他与图7的现有技术相同，故而省略。
这种实施方式5的特征为：设有监视电源电压(Vcc)的稳压电路7、以及用它的输出屏蔽串行输入移位寄存器9的模式位的逻辑电路8。
这个稳压电路7监视电源电压，当电源电压不足(如低于3V)时，稳压电路7输出“L”电平。在译码5位模式位时，模式位译码电路10之前设有逻辑电路8，而逻辑电路8可以用稳压电路7的输出屏蔽5位模式位。
下面对动作进行说明。
以低电压，如3V以下电压让电路工作，则稳压电路7输出“L”电平。对逻辑电路8输入稳压电路7的“L”电平，则逻辑电路8的输出就被强制地固定为“L”电平，所以模式位译码电路10的输入也被固定。因此，欲在低于3V以下电压工作，会被固定于某种模式。
如上所述，在上述实施方式1～4里，虽然在数据用EEPROM3中写有锁定码，但电源电压(Vcc)不足时，对该EEPROM3的读出不稳定，有读出数据意外变化的可能性。这样不能正常译码锁定码，模式就不能锁定，但用实施方式5，若电源电压在不稳定工作区域时也可以锁定，因此可以防止上述不正常的情况。
另外，上述实施方式里，皆以可重写非易失性存储器EEPROM来作说明的，但也可以用快闪(Flash)存储器或其他EPROM替代。
发明的效果
如上所述，依据本发明的微型电脑，配置了可重写非易失性存储器，在其指定区域里写有锁定码，与非易失性存储器相连接的读出锁定码并译码的第1译码电路、用其输出在外部输入的模式位进行指定演算处理的逻辑电路、以及用其输出将演算处理的模式位译码并将其结果送到功能块的第2译码电路，因此，可以由预先在可重写非易失性存储器的指定区域写好锁定码，在逻辑电路如使用与门电路，就可以固定该逻辑电路演算处理后的输出，因而就可以限定微型电脑的工作模式，从而防止窜改可重写非易失性存储器中所含数据和程序。具有可以提高安全性的效果。
依据本发明，因逻辑电路是由与门电路所构成，故可以固定该逻辑电路的输出，如上述那样，限定微型电脑的工作模式，防止窜改可重写非易失性存储器中所含的数据和程序，具有可以提高安全性的效果。
依据本发明的微型电脑，配置了含有可重写非易失性存储器的内部存储器，在非易失性存储器指定区域里写有选择存储变换的变换选择码，与非易失性存储器相连接的读出变换选择码并译码的第1译码电路、和用地址总线的指定位译码并输出芯片选择信号的地址译码器、以及用第1译码电路的输出和地址译码器的输出选择存储变换，向含有非易失性存储器的内部存储器传送其结果的选择器电路，因此，选择器电路可以由事先在可重写非易失性存储器的指定区域写好的变换选择码，来选择并划分存储变换，并可对用户隐藏内部存储器的测试程序，具有可以保持测试内容安全的效果。
依据本发明，内部存储器配置有掩模ROM，在掩模ROM中写入测试程序，测试时使用，但在售出时用变换选择码可以使掩模ROM看不见，因此，具有可以保持测试内容安全的效果。
依据本发明的微型电脑，配置了含有可重写非易失性存储器，在其指定区域写有外部端子功能选择用功能选择码，与非易失性存储器相连接的读出功能选择码并将其译码的第1译码电路、和用其输出选择外部端子功能的选择器电路，因此，选择器电路就可以用预先在可重写非易失性存储器指定区域里写好的功能选择码来限定外部端子的功能，例如，可以在测试时使作为输入端子的功能失效，具有可以保持测试内容安全的效果。
依据本发明的微型电脑，配置了含有可重写非易失性存储器，在其指定区域写有限制指令的限制码，与非易失性存储器相连接的读出限制码并译码的第1译码电路、和用这个输出限制使用指令的第2译码电路，因此，可以用预先在可重写非易失性存储器指定区域里所写的限制码限制使用指令，防止用户误写或有意改写，具有可以保持安全的效果。
依据本发明的微型电脑，配置了含有可重写非易失性存储器，监视电源电压的稳压电路、和用这个输出在外部输入模式位，进行指定的演算处理的逻辑电路、以及用这个输出译码演算处理过的模式位，将其结果送往功能块的译码电路，因此，若电源电压在工作不稳定区时稳压电路将锁定模式，即使可重写非易失性存储器的读出不稳定，而微型电脑的工作模式也会确实地固定，因此，可以防止窜改可重写非易失性存储器中的数据和程序，具有可以提高安全的效果。
依据本发明，可重写非易失性存储器由数据用存储器和程序用存储器构成，由于事先在数据用存储器中写有锁定码、变换选择码、功能选择码、及限制码，所以就能防止上述那样窜改数据，具有可以保持安全的效果。

Claims (8)

1.一种微型电脑，内置存储器、中央演算装置和包含外围块的功能块，其特征为：
上述存储器具有可重写非易失性存储器，在其指定的区域中写有锁定码，
其包括
第1译码电路，与上述非易失性存储器相连接，在复位解除后，读出该锁定码并对其进行译码；
逻辑电路，由来自此第1译码电路的输出，在外部输入的模式位进行指定的演算处理；
第2译码电路，接受此逻辑电路的输出译码演算处理过的模式位，并将其结果送到上述功能块。
2.权利要求1记载的微型电脑，其特征为：
逻辑电路由与门电路构成。
3.一种微型电脑，内置存储器、中央演算装置和包含外围块的功能块，其特征为：
上述存储器具有包含可重写非易失性存储器的内部存储器，在上述非易失性存储器中指定的区域里写有用于选择存储变换的变换选择码，
其包括
第1译码电路，与上述非易失性存储器相连接，在复位解除后，读出该变换选择码并对其进行译码；
地址译码器，用地址总线的指定位译码并输出芯片选择信号；
选择器电路，接受上述第1译码电路的输出和上述地址译码器的输出，选择上述存储器映象，向上述含有非易失性存储器的内部存储器输送其结果。
4.权利要求3记载的微型电脑，其特征为：
内部存储器含有掩模ROM。
5.一种微型电脑，内置存储器、中央演算装置和包含外围块的功能块，其特征为：
上述存储器含有可重写非易失性存储器，在其指定的区域里写有用于选择外部端子功能的功能选择码，
其包括
第1译码电路，与上述非易失性存储器相连接，在复位解除后，读出该功能选择码并对其进行译码；
选择器电路，接受第1译码电路的输出，选择上述外部端子的功能。
6.一种微型电脑，内置存储器、中央演算装置和包含外围块的功能块，其特征为：
上述存储器含有可重写非易失性存储器，在其指定的区域里写有限制指令的限制码，
其包括
第1译码电路，与上述非易失性存储器相连接，在复位解除后，读出该限制码并对其进行译码；
第2译码电路，由来自该第1译码电路的输出限制所使用的指令。
7.一种微型电脑，内置存储器、中央演算装置和包含外围块的功能块，其特征为：
上述存储器含有可重写非易失性存储器，
其包括
稳压电路，监视电源电压以使得如在操作不稳定区域的话，进行用以模式锁定的规定的输出；
逻辑电路，由来自该稳压电路的上述规定的输出，在外部输入的模式位进行指定的演算处理；
译码电路，接受该逻辑电路的输出将演算处理过的模式位译码，并向上述功能块输送其结果。
8.权利要求1、3、5、6或7记载的微型电脑，其特征为：
可重写非易失性存储器由数据用存储器和程序用存储器组成。
CNB021045127A 2001-02-16 2002-02-07 微型电脑 Expired - Fee Related CN1194291C (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2001040747A JP2002245023A (ja) 2001-02-16 2001-02-16 マイクロコンピュータ
JP40747/2001 2001-02-16
JP40747/01 2001-02-16

Publications (2)

Publication Number Publication Date
CN1371046A CN1371046A (zh) 2002-09-25
CN1194291C true CN1194291C (zh) 2005-03-23

Family

ID=18903295

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB021045127A Expired - Fee Related CN1194291C (zh) 2001-02-16 2002-02-07 微型电脑

Country Status (5)

Country Link
US (1) US20020116570A1 (zh)
JP (1) JP2002245023A (zh)
KR (1) KR100453781B1 (zh)
CN (1) CN1194291C (zh)
DE (1) DE10203861B4 (zh)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100595632B1 (ko) * 2003-12-17 2006-06-30 엘지전자 주식회사 휴대용 단말기의 디스플레이 제어 방법
US20070247918A1 (en) 2004-08-30 2007-10-25 Renesas Technology Corp. Semiconductor Integrated Circuit
JP2006066009A (ja) 2004-08-30 2006-03-09 Renesas Technology Corp 半導体集積回路
JP2009157981A (ja) * 2007-12-26 2009-07-16 Fujitsu Microelectronics Ltd 半導体装置およびその制御方法、並びに電子機器

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE2721599C2 (de) * 1976-05-17 1983-05-05 Sperry Corp., 10019 New York, N.Y. Schaltungsanordnung zur Verhinderung der Ausgabe von Datenworten aus einer EDV-Anlage ohne Sicherheitsverifizierung
US4521853A (en) * 1982-06-30 1985-06-04 Texas Instruments Incorporated Secure microprocessor/microcomputer with secured memory
EP0276450A1 (de) * 1987-01-23 1988-08-03 Xmit Ag Datenschutzschaltung zur Sperrung der Uebertragung von Signalen über einen Bus
US5251304A (en) * 1990-09-28 1993-10-05 Motorola, Inc. Integrated circuit microcontroller with on-chip memory and external bus interface and programmable mechanism for securing the contents of on-chip memory
DE69231077T2 (de) * 1991-03-06 2001-02-01 Nec Corp Einchipmikrorechner mit Schutzfuntion für den Inhalt eines internen ROM's
JP3234959B2 (ja) * 1992-01-14 2001-12-04 ローム株式会社 マイクロコンピュータおよびこれを内蔵するカード
US5491827A (en) * 1994-01-14 1996-02-13 Bull Hn Information Systems Inc. Secure application card for sharing application data and procedures among a plurality of microprocessors
JPH08153043A (ja) * 1994-11-28 1996-06-11 Sanyo Electric Co Ltd マイクロコンピュータの機密保持装置
JP3778375B2 (ja) * 1995-12-28 2006-05-24 ソニー株式会社 可変長符号化方法および装置、並びに可変長復号化方法および装置
US6073243A (en) * 1997-02-03 2000-06-06 Intel Corporation Block locking and passcode scheme for flash memory
JP3197865B2 (ja) * 1998-03-26 2001-08-13 三洋電機株式会社 マイクロコンピュータ
US6505279B1 (en) * 1998-08-14 2003-01-07 Silicon Storage Technology, Inc. Microcontroller system having security circuitry to selectively lock portions of a program memory address space
JP2000347944A (ja) * 1999-06-07 2000-12-15 Sharp Corp 不揮発性メモリ内蔵マイクロコンピュータ

Also Published As

Publication number Publication date
US20020116570A1 (en) 2002-08-22
DE10203861A1 (de) 2002-08-29
DE10203861B4 (de) 2005-04-28
KR20020067619A (ko) 2002-08-23
CN1371046A (zh) 2002-09-25
JP2002245023A (ja) 2002-08-30
KR100453781B1 (ko) 2004-10-20

Similar Documents

Publication Publication Date Title
CN1232912C (zh) 非易失性存储器的控制方法
CN1230829C (zh) 快速可电擦写可编程只读存储器系统中的数据处理方法
CN1137440C (zh) 带程序暂停命令的非易失性可写存储器
US7451266B2 (en) Nonvolatile memory wear leveling by data replacement processing
US7093091B2 (en) Selectable block protection for non-volatile memory
CN107103256B (zh) 存储装置、与其通信的主机以及包括其的电子装置
CN1082215C (zh) 采用程控安全性访问控制的一种安全存储器卡
CN100338589C (zh) 对存储器逻辑分区访问权限进行控制的方法和ic卡
TWI622923B (zh) 整理指令處理方法、記憶體控制電路單元與記憶體儲存裝置
CN1282089C (zh) 控制串行快闪存储器中适当执行的装置和方法及相应芯片
JP3921174B2 (ja) メモリコントローラ、フラッシュメモリシステム及びフラッシュメモリの制御方法
CN1201231C (zh) 数据存储器、数据处理系统和方法
CN1795437A (zh) 用于块内页面分组的方法及设备
TWI493455B (zh) 命令佇列管理方法、記憶體控制器及記憶體儲存裝置
CN1426557A (zh) 对快速存储器的数据记录装置和数据写入方法
JP2008527586A (ja) オンチップデータのグループ化および整列
CN1801388A (zh) 半导体存储装置
CN101061466A (zh) 用于处理闪速存储器的数据的装置和方法
CN1645610A (zh) 层叠型半导体存储装置
CN1194291C (zh) 微型电脑
CN1265275C (zh) 微型计算机
CN1175363C (zh) 可编程的非易失性存储器装置和使用该装置的微型计算机
CN1242418C (zh) 信息存储设备
CN107102951A (zh) 存储器管理方法、存储器控制电路单元与存储器储存装置
CN114625323A (zh) 一种安全nand闪存设备

Legal Events

Date Code Title Description
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
C17 Cessation of patent right
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20050323

Termination date: 20120207