DE102023120144A1 - Oxidhalbleiterstruktur aufweisendes dünnschichttransistormatrixsubstrat und dasselbe aufweisende anzeigevorrichtung - Google Patents

Oxidhalbleiterstruktur aufweisendes dünnschichttransistormatrixsubstrat und dasselbe aufweisende anzeigevorrichtung Download PDF

Info

Publication number
DE102023120144A1
DE102023120144A1 DE102023120144.1A DE102023120144A DE102023120144A1 DE 102023120144 A1 DE102023120144 A1 DE 102023120144A1 DE 102023120144 A DE102023120144 A DE 102023120144A DE 102023120144 A1 DE102023120144 A1 DE 102023120144A1
Authority
DE
Germany
Prior art keywords
thin film
film transistor
oxide semiconductor
semiconductor structure
bsm
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
DE102023120144.1A
Other languages
English (en)
Inventor
Sung Ju Choi
Young Hyun KO
Chan Yong Jeong
Jung Seok Seo
Jae Yoon Park
Seo Yeon Im
Jin Won Jung
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
LG Display Co Ltd
Original Assignee
LG Display Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by LG Display Co Ltd filed Critical LG Display Co Ltd
Publication of DE102023120144A1 publication Critical patent/DE102023120144A1/de
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/126—Shielding, e.g. light-blocking means over the TFTs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78696—Thin film transistors, i.e. transistors with a channel being at least partly a thin film characterised by the structure of the channel, e.g. multichannel, transverse or longitudinal shape, length or width, doping structure, or the overlap or alignment between the channel and the gate, the source or the drain, or the contacting structure of the channel
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1222—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer
    • H01L27/1225—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer with semiconductor materials not belonging to the group IV of the periodic table, e.g. InGaZnO
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
    • H01L29/78633—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device with a light shield
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78651—Silicon transistors
    • H01L29/7866—Non-monocrystalline silicon transistors
    • H01L29/78672—Polycrystalline or microcrystalline silicon transistor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K50/00—Organic light-emitting devices
    • H10K50/10—OLEDs or polymer light-emitting diodes [PLED]
    • H10K50/11—OLEDs or polymer light-emitting diodes [PLED] characterised by the electroluminescent [EL] layers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K50/00—Organic light-emitting devices
    • H10K50/80—Constructional details
    • H10K50/805—Electrodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/121—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements
    • H10K59/1213—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements the pixel elements being TFTs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/124—Insulating layers formed between TFT elements and OLED elements
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K2102/00—Constructional details relating to the organic devices covered by this subclass
    • H10K2102/301—Details of OLEDs
    • H10K2102/351—Thickness

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Geometry (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Optics & Photonics (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Thin Film Transistor (AREA)
  • Electroluminescent Light Sources (AREA)
  • Liquid Crystal (AREA)

Abstract

Die Offenbarung stellt einen Ansteuerungs-Dünnschichttransistor (DT) und einen Schalt-Dünnschichttransistor (ST1, ST2) bereit, die jeweils eine Oxidhalbleiterstruktur (474, 432) als eine aktive Schicht davon verwenden. Der Ansteuerungs-Dünnschichttransistor (DT) und der Schalt-Dünnschichttransistor (ST1, ST2) weisen jeweils Lichtabschirmungsstrukturen (BSM-2, BSM3) auf. Jede Lichtabschirmungsstruktur (BSM-2, BSM3) weist eine Halbleitermaterialschicht auf, die mit P-Typ-Verunreinigungsionen dotiert ist. Aufgrund der Lichtabschirmungsstrukturen (BSM-2, BSM3), die die Halbleitermaterialschicht aufweisen, erzielen der Ansteuerungs-Dünnschichttransistor (DT) und der Schalt-Dünnschichttransistor (ST1, ST2) eine Erhöhung der Schwellenspannung, wodurch eine Designfreiheit gewährleistet ist.

Description

  • Diese Anmeldung beansprucht die Priorität der koreanischen Patentanmeldung Nr. 10-2022-0095396 , eingereicht am 1. August 2022.
  • HINTERGRUND DER OFFENBARUNG
  • GEBIET DER OFFENBARUNG
  • Die vorliegende Offenbarung betrifft ein Matrixsubstrat eines Dünnschichttransistors, der eine Oxidhalbleiterstruktur aufweist und betrifft insbesondere ein Dünnschichttransistor-Matrixsubstrat, das es ermöglicht, dass ein Dünnschichttransistor, der auf einem Substrat angeordnet ist, eine Niedrige-Graustufen-Darstellung, Blockade von Leckagestrom und eine Zunahme der Schwellenspannung erzielt, und eine dasselbe aufweisende Anzeigevorrichtung. Insbesondere betrifft die vorliegende Offenbarung eine Anzeigevorrichtung, in der ein s-Faktorwert eines Ansteuerungsdünnschichttransistors erhöht ist, wodurch sie einen schnellen Einschalt/Ausschalt-Vorgang umsetzen kann, während eine Graustufen-Darstellung in einem breiten Bereich erzielt wird.
  • DISKUSSION DER BEZOGENEN TECHNIK
  • In letzter Zeit hat entsprechend den Fortschritten im Multimedia-Bereich die Bedeutung einer flachen Anzeigevorrichtung zugenommen. Um einer solchen Situation gerecht zu werden, werden flache Anzeigevorrichtungen, wie beispielsweise eine Flüssigkristall-Anzeigevorrichtung, eine Plasma-Anzeigevorrichtung, eine organische lichtemittierende Anzeigevorrichtung usw., auf den Markt gebracht. Unter solchen flachen Anzeigevorrichtungen wird derzeit hauptsächlich die organische lichtemittierende Anzeigevorrichtung verwendet, da die Anzeigevorrichtung eine schnelle Antwortgeschwindigkeit, eine hohe Leuchtkraft und einen großen Betrachtungswinkel aufweist.
  • In einer solchen organischen lichtemittierenden Vorrichtung ist eine Mehrzahl von Pixeln in einer Matrix angeordnet, und jedes von den Pixeln weist ein Lichtemittierende-Vorrichtung-Teil auf, das durch eine organische lichtemittierende Schicht wiedergegeben ist, und ein Pixelschaltkreis-Teil, das durch einen Dünnschichttransistor (nachfolgend als „TFT“ bezeichnet) wiedergegeben ist. Das Pixelschaltkreis-Teil weist einen Ansteuerungs-TFT auf, der dazu eingerichtet ist, ein organisches lichtemittierendes Element durch Zuführen eines Ansteuerungsstroms zu betreiben, und einen Schalt-TFT, der dazu eingerichtet ist, dem Ansteuerungs-TFT ein Gate-Signal zuzuführen.
  • Darüber hinaus kann ein Gate-Ansteuerungsschaltkreis-Teil, das dazu eingerichtet ist, ein Gate-Signal an jedes Pixel zu liefern, in einem Nicht-Anzeigebereich der organischen lichtemittierenden Anzeigevorrichtung angeordnet sein.
  • In diesem Zusammenhang betrifft die vorliegende Offenbarung ein Matrixsubstrat, das einen Dünnschichttransistor aufweist, der an einem Schaltkreis-Teil eines Subpixels angeordnet und derart eingerichtet ist, dass er einen Leckstrom in einem Aus-Zustand blockiert, sowie einen Dünnschichttransistor, der derart eingerichtet ist, dass er eine freie Graustufendarstellung bei niedrigen Graustufen erreicht, und eine dasselbe aufweisende Anzeigevorrichtung.
  • ÜBERBLICK
  • Dementsprechend ist die vorliegende Offenbarung auf ein Dünnschichttransistor-Matrixsubstrat gerichtet, das eine Oxidhalbleiterstruktur aufweist, sowie auf eine dasselbe aufweisende Vorrichtung, die ein oder mehrere Probleme aufgrund von Beschränkungen und Nachteilen der bezogenen Technik im Wesentlichen beseitigen.
  • Ein Ziel der vorliegenden Offenbarung ist es, ein Matrixsubstrat bereitzustellen, das einen Dünnschichttransistor aufweist, der in der Lage ist, in einem Aus-Zustand beim Blockieren von Leckstrom einen hohen Effekt zu zeigen, eine Schwellenspannung sicherzustellen, die gleich oder höher als ein Zielwert ist, eine freie Graustufendarstellung bei niedrigen Graustufen zu erzielen und einen erhöhten s-Faktorwert sicherzustellen, während eine Oxidhalbleiterstruktur als eine aktive Schicht davon verwendet wird, und eine dasselbe aufweisende Anzeigevorrichtung.
  • Zusätzliche Vorteile, Ziele und Merkmale der Offenbarung werden zum Teil in der folgenden Beschreibung dargelegt und werden zum Teil für diejenigen, die über gewöhnliche Fachkenntnisse auf dem Stand der Technik verfügen, bei der Untersuchung des Folgenden offensichtlich werden oder können aus der Anwendung der Offenbarung erlernt werden. Die Ziele und sonstigen Vorteile der Offenbarung können durch die in der schriftlichen Beschreibung und den Ansprüchen hiervon sowie in den beigefügten Zeichnungen besonders hervorgehobene Struktur verwirklicht und erreicht werden.
  • Zum Erzielen dieser Ziele und anderer Vorteile und in Übereinstimmung mit dem Zweck der Offenbarung, wie hierin ausgeführt und allgemein beschrieben, sind ein Dünnschichttransistor-Matrixsubstrat gemäß Anspruch 1, ein Dünnschichttransistor-Matrixsubstrat gemäß Anspruch 21 und eine Anzeigevorrichtung, die ein Dünnschichttransistor-Matrixsubstrat aufweist, gemäß Anspruch 22 bereitgestellt. Weitere Ausführungsformen sind in den abhängigen Ansprüchen beschrieben.
  • In einem Aspekt der vorliegenden Offenbarung ist ein Dünnschichttransistor-Matrixsubstrat bereitgestellt, das ein Substrat, das einen aktiven Bereich und einen um den aktiven Bereich herum angeordneten nicht-aktiven Bereich aufweist, und einen ersten Dünnschichttransistor aufweist, der eine obere Pufferschicht, die auf dem Substrat angeordnet ist und dabei mindestens eine anorganische isolierende Schicht enthält, eine erste Oxidhalbleiterstruktur, die auf der oberen Pufferschicht angeordnet ist, eine erste Gate-Elektrode, die über der ersten Oxidhalbleiterstruktur angeordnet ist und dabei die erste Oxidhalbleiterstruktur überlappt, und eine erste Source-Elektrode und eine erste Drain-Elektrode, die elektrisch mit der ersten Oxidhalbleiterstruktur verbunden sind, und eine erste Lichtabschirmungsstruktur, die unter der ersten Oxidhalbleiterstruktur angeordnet ist und dabei die erste Oxidhalbleiterstruktur überlappt, wobei die erste Lichtabschirmungsstruktur eine Halbleitermaterialschicht aufweist, enthält.
  • Das Dünnschichttransistor-Matrixsubstrat kann ferner einen zweiten Dünnschichttransistor aufweisen, der eine zweite Oxidhalbleiterstruktur, die auf der oberen Pufferschicht angeordnet ist, eine zweite Gate-Elektrode, die über der zweiten Oxidhalbleiterstruktur angeordnet ist und dabei die zweite Oxidhalbleiterstruktur überlappt, eine zweite Source-Elektrode und eine zweite Drain-Elektrode, die elektrisch mit der zweiten Oxidhalbleiterstruktur verbunden sind, und eine zweite Lichtabschirmungsstruktur, die unter der zweiten Oxidhalbleiterstruktur angeordnet ist und dabei die zweite Oxidhalbleiterstruktur überlappt, und die eine HalbleiterMaterialschicht aufweist, enthält.
  • Das Dünnschichttransistor-Matrixsubstrat kann ferner einen dritten Dünnschichttransistor aufweisen, der eine dritte Oxidhalbleiterstruktur, die auf der oberen Pufferschicht angeordnet ist, eine dritte Gate-Elektrode, die über der dritten Oxidhalbleiterstruktur angeordnet ist und dabei die dritte Oxidhalbleiterstruktur überlappt, eine dritte Source-Elektrode und eine dritte Drain-Elektrode, die elektrisch mit der dritten Oxidhalbleiterstruktur verbunden sind, und eine dritte Lichtabschirmungsstruktur, die unter der dritten Oxidhalbleiterstruktur angeordnet ist und dabei die dritte Oxidhalbleiterstruktur überlappt, enthält.
  • Das Dünnschichttransistor-Matrixsubstrat kann ferner einen vierten Dünnschichttransistor aufweisen, der eine untere Pufferschicht, die auf dem Substrat angeordnet ist und dabei zumindest eine isolierende Schicht aufweist, eine polykristalline Halbleiterstruktur, die auf der unteren Pufferschicht angeordnet ist, und eine vierte Gate-Elektrode, die über der polykristallinen Halbleiterstruktur angeordnet ist und dabei die polykristalline Halbleiterstruktur überlappt, und eine vierte Source-Elektrode und eine vierte Drain-Elektrode, die elektrisch mit der polykristallinen Halbleiterstruktur verbunden sind, enthält.
  • Eine erste parasitäre Kapazität, die zwischen der ersten Lichtabschirmungsstruktur und der ersten Oxidhalbleiterstruktur erzeugt wird, kann größer sein als eine zweite parasitäre Kapazität, die zwischen der ersten Gate-Elektrode und der ersten Oxidhalbleiterstruktur erzeugt wird.
  • Eine Dicke einer isolierenden Schicht, die zwischen der ersten Oxidhalbleiterstruktur und der ersten Gate-Elektrode angeordnet ist, kann größer sein als eine Dicke einer isolierenden Schicht, die zwischen der ersten Oxidhalbleiterstruktur und der ersten Lichtabschirmungsstruktur angeordnet ist.
  • Das Dünnschichttransistor-Matrixsubstrat kann ferner eine erste isolierende Schicht, die zwischen der ersten Oxidhalbleiterstruktur und der ersten Gate-Elektrode angeordnet ist, und eine zweite isolierende Schicht, die zwischen der ersten Oxidhalbleiterstruktur und der ersten Lichtabschirmungsstruktur angeordnet ist, aufweisen, wobei eine Dicke der ersten isolierenden Schicht größer ist als eine Dicke der zweiten isolierenden Schicht.
  • Eine Permittivität einer isolierenden Schicht, die zwischen der ersten Oxidhalbleiterstruktur und der ersten Lichtabschirmungsstruktur angeordnet ist, kann größer sein als eine Permittivität einer isolierenden Schicht, die zwischen der ersten Oxidhalbleiterstruktur und der ersten Gate-Elektrode angeordnet ist.
  • Das Dünnschichttransistor-Matrixsubstrat kann ferner eine erste isolierende Schicht, die zwischen der ersten Oxidhalbleiterstruktur und der ersten Gate-Elektrode angeordnet ist, und eine zweite isolierende Schicht, die zwischen der ersten Oxidhalbleiterstruktur und der ersten Lichtabschirmungsstruktur angeordnet ist, aufweisen, wobei eine Permittivität der zweiten isolierenden Schicht größer ist als eine Permittivität der ersten isolierenden Schicht.
  • Jede von der ersten Oxidhalbleiterstruktur, der zweiten Oxidhalbleiterstruktur und der dritten Oxidhalbleiterstruktur kann aus einem Halbleitermaterial des N-Typs hergestellt sein. Die Halbleitermaterialschicht kann aus einem Halbleitermaterial des P-Typs gebildet sein.
  • Mindestens eine von der ersten Lichtabschirmungsstruktur, der zweiten Lichtabschirmungsstruktur oder der dritten Lichtabschirmungsstruktur kann ferner eine Metallstruktur aufweisen. Die Halbleitermaterialschicht kann auf die Metallstruktur gestapelt sein.
  • Mindestens eine von der ersten Lichtabschirmungsstruktur, der zweiten Lichtabschirmungsstruktur oder der dritten Lichtabschirmungsstruktur kann ferner eine Metallstruktur aufweisen und die Halbleitermaterialschicht kann auf der Metallstruktur gestapelt sein.
  • Die zweite Lichtabschirmungsstruktur kann eine Struktur aufweisen, in der die Metallstruktur und die Halbleitermaterialschicht gestapelt sind. Die dritte Lichtabschirmungsstruktur kann lediglich durch die Metallstruktur gebildet sein.
  • Das Dünnschichttransistor-Matrixsubstrat kann ferner zumindest eine Zwischenisolationsschicht aufweisen, die zwischen der ersten Lichtabschirmungsstruktur und der zweiten Lichtabschirmungsstruktur angeordnet ist. Die zweite Lichtabschirmungsstruktur und die dritte Lichtabschirmungsstruktur können auf der gleichen Schicht angeordnet sein.
  • Die erste Lichtabschirmungsstruktur und die zweite Lichtabschirmungsstruktur können auf der gleichen Schicht angeordnet sein.
  • Der erste Dünnschichttransistor kann ein Ansteuerungs-Dünnschichttransistor sein, der zum Ansteuern eines Pixels eingerichtet ist. Jeder von dem zweiten Dünnschichttransistor und dem dritten Dünnschichttransistor kann ein Schalt-Dünnschichttransistor sein.
  • Die erste Lichtabschirmungsstruktur kann eine Struktur aufweisen, die in die obere Pufferschicht eingebettet ist.
  • Die obere Pufferschicht kann eine Mehrzahl von oberen Teil-Pufferschichten aufweisen, und die oberen Teil-Pufferschichten können an einem oberen Ende bzw. an einem unteren Ende der ersten Lichtabschirmungsstruktur angeordnet sein.
  • Der zweite Dünnschichttransistor kann elektrisch mit der ersten Gate-Elektrode des ersten Dünnschichttransistors verbunden sein.
  • Der vierte Dünnschichttransistor kann in mindestens einem von dem nicht-aktiven Bereich oder dem aktiven Bereich angeordnet sein, und der erste Dünnschichttransistor kann an einem Pixel in dem aktiven Bereich angeordnet sein.
  • Die erste Lichtabschirmungsstruktur kann elektrisch mit einer von der ersten Source-Elektrode und der ersten Drain-Elektrode verbunden sein.
  • Ein Reflexionsvermögen der Halbleitermaterialschicht kann geringer sein als ein Reflexionsvermögen der Metallstruktur.
  • Die Polykristalliner-Halbleiter-Struktur und die Halbleitermaterialschicht können mit Verunreinigungsionen vom P-Typ dotiert sein.
  • In einem weiteren Aspekt der vorliegenden Offenbarung wird ein Dünnschichttransistor-Matrixsubstrat bereitgestellt, das ein Substrat, das einen aktiven Bereich und einem um den aktiven Bereich herum angeordneten nicht-aktiven Bereich aufweist, und einen auf dem Substrat angeordneten Schalt-Dünnschichttransistor aufweist, wobei der Schalt-Dünnschichttransistor eine Pufferschicht, die auf dem Substrat angeordnet ist, eine Oxidhalbleiterstruktur, die auf der Pufferschicht angeordnet ist, eine Gate-Elektrode, die über der Oxidhalbleiterstruktur angeordnet ist und dabei die Oxidhalbleiterstruktur überlappt, eine Source-Elektrode und eine Drain-Elektrode, die elektrisch mit der Oxidhalbleiterstruktur verbunden sind, und eine Lichtabschirmungsstruktur, die unter der Oxidhalbleiterstruktur angeordnet ist und dabei eine Halbleitermaterialschicht aufweist, aufweist.
  • In einem weiteren Aspekt der vorliegenden Offenbarung wird eine Anzeigevorrichtung bereitgestellt, die das Dünnschichttransistor-Matrixsubstrat und ein Lichtemittierende-Vorrichtung-Teil aufweist. Das Lichtemittierende-Vorrichtung-Teil weist eine Anode, die auf dem Substrat angeordnet ist, eine Kathode, die der Anode zugewandt ist, und eine lichtemittierende Schicht, die zwischen der Anode und der Kathode angeordnet ist, auf.
  • Ziele der vorliegenden Offenbarung sind nicht auf die oben beschriebenen Ziele beschränkt, und weitere, noch nicht beschriebene Ziele der vorliegenden Offenbarung werden von Fachleuten anhand der folgenden detaillierten Beschreibung klarer verstanden werden.
  • KURZE BESCHREIBUNG DER ZEICHNUNGEN
  • Die beigefügten Zeichnungen, die beigefügt sind, um ein weiteres Verständnis der Offenbarung bereitzustellen, und die in diese Anmeldung eingebettet sind und einen Teil dieser Anmeldung darstellen, stellen Ausführungsform(en) der Offenbarung dar und dienen zusammen mit der Beschreibung dazu, das Prinzip der Offenbarung zu erklären. In den Zeichnungen:
    • 1 ist ein schematisches Blockdiagramm einer Anzeigevorrichtung gemäß einer beispielhaften Ausführungsform der vorliegenden Offenbarung;
    • 2 ist ein schematisches Blockdiagramm eines Subpixels der Anzeigevorrichtung gemäß der beispielhaften Ausführungsform der vorliegenden Offenbarung;
    • 3 ist ein Schaltkreisdiagramm eines Subpixels der Anzeigevorrichtung gemäß der beispielhaften Ausführungsform der vorliegenden Offenbarung;
    • 4A ist eine Querschnittsansicht, die einen Dünnschichttransistor, der in einem nicht-aktiven Bereich an einem Gate-Ansteuerungsschaltkreis-Teil angeordnet ist, einen Ansteuerungs-Dünnschichttransistor, einen Schalt-Dünnschichttransistor und einen Speicherkondensator, die in einem aktiven Bereich angeordnet sind, gemäß einer ersten Ausführungsform der vorliegenden Offenbarung darstellt;
    • 4B ist eine vergrößerte Querschnittsansicht, in der nur der in 4A dargestellte Ansteuerungs-Dünnschichttransistor vergrößert dargestellt ist;
    • 4C ist ein Schaltkreisdiagramm, das eine Beziehung zwischen parasitären Kapazitäten zeigt, die in der Ausgestaltung der 4B erzeugt werden;
    • 5 ist eine Querschnittsansicht, die nur ein Pixel-Teil gemäß einer zweiten Ausführungsform der vorliegenden Offenbarung darstellt; und
    • 6 ist eine Querschnittsansicht, die eine dritte Ausführungsform der vorliegenden Offenbarung darstellt.
  • DETAILLIERTE BESCHREIBUNG DER OFFENBARUNG
  • Vorteile und Merkmale der vorliegenden Offenbarung und Verfahren zum Erreichen derselben werden aus Ausführungsformen deutlich, die im Folgenden unter Bezugnahme auf die beigefügten Zeichnungen im Detail beschrieben werden. Die vorliegende Offenbarung kann jedoch in vielen verschiedenen Formen gebildet werden und sollte nicht als auf die hierin dargelegten Ausführungsformen beschränkt verstanden werden. Vielmehr sind diese Ausführungsformen vorgesehen, damit diese Offenbarung gründlich und vollständig ist und dem Fachmann den Umfang der Offenbarung vollständig vermittelt.
  • In den Zeichnungen zur Erläuterung der beispielhaften Ausführungsformen der vorliegenden Offenbarung sind beispielsweise die dargestellte Gestalt, Größe, Verhältnis, Winkel und Anzahl beispielhaft angegeben und sind somit nicht auf die Offenbarung der vorliegenden Offenbarung beschränkt. In der gesamten vorliegenden Anmeldung bezeichnen die gleichen Bezugszeichen die gleichen Bestandteile. Darüber hinaus wird in der folgenden Beschreibung der vorliegenden Offenbarung eine detaillierte Beschreibung bekannter Funktionen und Ausgestaltungen weggelassen werden, wenn sie den Gegenstand der vorliegenden Offenbarung eher unklar machen könnte. Die in dieser Anmeldung verwendeten Begriffe „aufweist“, „enthält“ und/oder „hat“ schließen das Vorhandensein oder Hinzufügen weiterer Elemente nicht aus, es sei denn, sie werden zusammen mit dem Begriff „nur“ verwendet. Die Singularformen sollen auch die Pluralformen umfassen, es sei denn, aus dem Kontext geht eindeutig etwas anderes hervor.
  • Bei der Auslegung der in den verschiedenen Ausführungsformen der vorliegenden Offenbarung enthaltenen Bestandteile wird davon ausgegangen, dass die Bestandteile einen Fehlerbereich aufweisen, auch wenn dieser nicht ausdrücklich beschrieben ist.
  • In der Beschreibung der verschiedenen Ausführungsformen der vorliegenden Offenbarung können bei der Beschreibung von räumlichen Beziehungen, beispielsweise wenn die räumliche Beziehung zwischen zwei Teilen unter Verwendung von „auf“, „über“, „unter“, „neben“ oder dergleichen beschrieben ist, ein oder mehrere weitere Teile zwischen den beiden Teilen positioniert sein, sofern nicht der Begriff „direkt“ oder „dicht an“ verwendet wird.
  • Wenn in der Beschreibung der verschiedenen Ausführungsformen der vorliegenden Offenbarung zeitliche Beziehungen beschrieben werden, beispielsweise wenn die zeitliche Beziehung zwischen zwei Abläufen unter Verwendung von „nach“, „anschließend“, „als nächstes“, „vor“ oder dergleichen beschrieben wird, können die Abläufe auch nicht nacheinander erfolgen, es sei denn, der Begriff „unmittelbar“ oder „gerade“ wird dabei verwendet.
  • Es ist zu verstehen, dass, obwohl die Begriffe „erste/r/s“, „zweite/r/s“ usw. hier verwendet werden können, um verschiedene Elemente zu beschreiben, diese Elemente nicht durch diese Begriffe eingeschränkt werden sollen. Diese Begriffe werden lediglich verwendet, um ein Element von einem anderen zu unterscheiden. Daher kann in der vorliegenden Beschreibung ein mit „erste/r/s“ bezeichnetes Element das gleiche sein wie ein mit „zweite/r/s“ bezeichnetes Element, ohne den technischen Anwendungsbereich der vorliegenden Offenbarung zu überschreiten, sofern nicht anders erwähnt ist.
  • Die jeweiligen Merkmale der verschiedenen Ausführungsformen der vorliegenden Offenbarung können teilweise oder vollständig miteinander gekoppelt und kombiniert sein, und es sind verschiedene technische Verknüpfungen und Betriebsmodi davon möglich. Diese verschiedenen Ausführungsformen können unabhängig voneinander oder assoziiert mit einander ausgeführt werden.
  • - Erste Ausführungsform -
  • Nachfolgend wird eine erste Ausführungsform der vorliegenden Offenbarung unter Bezugnahme auf die beigefügten Zeichnungen im Detail beschrieben werden.
  • 1 ist ein schematisches Blockdiagramm einer Anzeigevorrichtung 100 gemäß einer beispielhaften Ausführungsform der vorliegenden Offenbarung.
  • 2 ist ein schematisches Blockdiagramm eines in 1 dargestellten Subpixels SP.
  • Wie in 1 gezeigt, weist die Anzeigevorrichtung 100 einen Bildprozessor 110, einen Degradationskompensator 150, einen Speicher 160, eine Zeitablaufsteuerung 120, einen Datentreiber 140, eine Stromversorgung 180, einen Gate-Treiber 130 und ein Anzeigepanel PAN, das mit dem Gate-Treiber 130 darin gebildet ist, auf. Insbesondere weist ein nicht-aktiver Bereich NA des Anzeigepanels PAN einen Biegebereich BA auf. Das Anzeigepanel PAN kann in dem Biegebereich BA gefaltet werden, und solchermaßen kann eine Blende davon reduziert sein.
  • Der Bildprozessor 110 gibt Ansteuerungssignale zum Ansteuern verschiedener Vorrichtungen aus, zusammen mit Bilddaten, die von außen zugeführt werden.
  • Der Degradationskompensator 150 moduliert Eingangsbilddaten IDaten jedes Subpixels SP eines aktuellen Frames basierend auf einer von dem Datentreiber 140 zugeführten Ermittlungsdatenspannung Vsen und führt dann die modulierten Bilddaten, das heißt Daten MDaten, an die Zeitablaufsteuerung 120.
  • Die Zeitablaufsteuerung 120 erzeugt basierend auf einem Ansteuerungssignal, das von dem Bildprozessor 110 darin eingegeben wird, ein Gate-Zeitablaufsteuersignal GDC zum Steuern des Betriebszeitablaufs des Gate-Treibers 130 und ein Daten-Zeitablaufsteuersignal DDC zum Steuern des Betriebszeitablaufs des Datentreibers 140 und gibt diese aus.
  • Der Gate-Treiber 130 gibt in Antwort auf das von der Zeitablaufsteuerung 120 zugeführte Gate-Zeitablaufsteuersignal GDC ein Abtastsignal an das Anzeigepanel PAN aus. Der Gate-Treiber 130 gibt das Abtastsignal über eine Mehrzahl von Gate-Leitungen GL1 bis GLm aus. Insbesondere kann der Gate-Treiber 130 derart eingerichtet sein, dass er eine Gate-in-Panel-Struktur (GIP) aufweist, bei der ein Dünnschichttransistor auf einem Substrat in der Anzeigevorrichtung 100 gestapelt ist, bei der es sich um eine organische elektrolumineszente Anzeigevorrichtung handeln kann. Das GIP kann eine Mehrzahl von Schaltkreisen aufweisen, wie beispielsweise ein Verschieberegister, einen Pegelschieber usw.
  • Der Datentreiber 140 gibt in Antwort auf das von der Zeitablaufsteuerung 120 eingegebene Daten-Zeitablaufsteuersignal DDC eine Datenspannung an das Anzeigepanel PAN aus. Der Datentreiber 140 gibt die Datenspannung über eine Mehrzahl von Datenleitungen DL1 bis DLn aus.
  • Die Stromversorgung 180 gibt eine Hochpegel-Ansteuerungsspannung EVDD, eine Niedrigpegel-Ansteuerungsspannung EVSS usw. aus und führt die Ausgangsspannungen EVDD, EVSS usw. an das Anzeigepanel PAN aus. Die Hochpegel-Ansteuerungsspannung EVDD und die Niedrigpegel-Ansteuerungsspannung EVSS werden dem Anzeigepanel PAN über Stromleitungen zugeführt.
  • Das Anzeigepanel PAN zeigt ein Bild an, das der Datenspannung und dem Abtastsignal entspricht, die in zugeordneter Weise von dem Datentreiber 140 und dem Gate-Treiber 130 zugeführt werden, die in dem nicht-aktiven Bereich NA angeordnet sein können und denen von der Stromversorgung 180 Strom zugeführt wird.
  • Ein aktiver Bereich AA des Anzeigepanels PAN ist durch eine Mehrzahl von Subpixeln SP eingerichtet und zeigt solchermaßen ein aktuelles Bild an. Die Subpixel SP weisen ein rotes (R) Subpixel, ein grünes (G) Subpixel und ein blaues (B) Subpixel auf, oder sie weisen ein weißes (W) Subpixel, ein rotes (R) Subpixel, ein grünes (G) Subpixel und ein blaues (B) Subpixel auf. In diesem Fall können die W-, R-, G- und B-Subpixel SP so gebildet sein, dass sie die gleiche Fläche haben, oder können so gebildet sein, dass sie verschiedene Flächen haben.
  • Der Speicher 160 speichert nicht nur eine Nachschlagetabelle für Degradationskompensationszuwächse, sondern speichert auch einen Degradationskompensationszeitpunkt eines organischen lichtemittierenden Elements jedes Subpixels SP. In diesem Fall kann der Degradationskompensationszeitpunkt des organischen lichtemittierenden Elements die Anzahl von Malen sein, die ein organisches lichtemittierendes Anzeigepanel angesteuert wird, oder die Zeitdauer, für die das organische lichtemittierende Anzeigepanel angesteuert wird.
  • Hierbei kann, wie in 2 dargestellt, jedes Subpixel SP mit einer Gate-Leitung, beispielsweise der Gate-Leitung GL1, einer Datenleitung, beispielsweise der Datenleitung DL1, einer Ermittlungsspannung-Ausleseleitung, beispielsweise einer Ermittlungsdatenspannung-Ausleseleitung SRL1, und einer Stromleitung, beispielsweise einer Stromleitung PL1, verbunden sein. Die Anzahl der Transistoren und Kondensatoren des Subpixel SP und das Ansteuerungsverfahren des Subpixel SP werden in Übereinstimmung mit einer Schaltkreiskonfiguration des Subpixels SP festgelegt.
  • 3 ist ein Schaltkreisdiagramm eines Subpixels SP der Anzeigevorrichtung 100 gemäß der beispielhaften Ausführungsform der vorliegenden Offenbarung.
  • Wie in 3 dargestellt, weist die Anzeigevorrichtung 100 gemäß der beispielhaften Ausführungsform der vorliegenden Offenbarung eine Gate-Leitung GL, eine Datenleitung DL, eine Stromversorgungsleitung PL und eine Abtastleitung SL auf, die einander schneiden, wodurch ein Subpixel SP definiert ist, und weist einen Ansteuerungs-Dünnschichttransistor DT, ein lichtemittierendes Element D, einen Speicherkondensator Cst, einen ersten Schalt-Dünnschichttransistor ST-1 und einen zweiten Schalt-Dünnschichttransistor ST-2 an dem Subpixel SP auf.
  • Das lichtemittierende Element D kann eine Anode, die mit einem zweiten Knoten N2 verbunden ist, eine Kathode, die mit einem Eingangsanschluss für eine Niedrigpegel-Ansteuerungsspannung EVSS verbunden ist, und eine organische lichtemittierende Schicht, die zwischen der Anode und der Kathode angeordnet ist, aufweisen.
  • Der Ansteuerungs-Dünnschichttransistor DT steuert in Übereinstimmung mit einer Gate-Source-Spannung Vgs desselben einen durch das lichtemittierende Element D fließenden Strom Id. Der Ansteuerungs-Dünnschichttransistor DT weist eine Gate-Elektrode, die mit einem ersten Knoten N1 verbunden ist, eine Drain-Elektrode, die zum Empfangen einer Hochpegel-Ansteuerungsspannung EVDD mit der Stromleitung PL verbunden ist, und eine Source-Elektrode, die mit dem zweiten Knoten N2 verbunden ist, auf.
  • Der Speicherkondensator Cst ist zwischen den ersten Knoten N1 und den zweiten Knoten N2 geschaltet.
  • Wenn das Anzeigepanel PAN angesteuert wird, legt der erste Schalt-Dünnschichttransistor ST-1 in Antwort auf ein Abtastsignal SCAN eine in die Datenleitung DL geladene Datenspannung VDaten an den ersten Knoten N1 an und schaltet dadurch den Ansteuerungs-Dünnschichttransistor DT ein. In diesem Fall weist der erste Schalt-Dünnschichttransistor ST-1 eine Gate-Elektrode, die zum Empfangen des Abtastsignals SCAN mit der Gate-Leitung GL verbunden ist, eine Drain-Elektrode, die zum Empfangen der Datenspannung VDaten mit der Datenleitung DL verbunden ist, und eine Source-Elektrode, die mit dem ersten Knoten N1 verbunden ist, auf. Der erste Schalt-Dünnschichttransistor ST1 ist dafür bekannt, dass er empfindlicher arbeitet als andere Schalt-Dünnschichttransistoren in dem Pixel. Zu diesem Zweck ist es notwendig, eine Schwellenspannung des ersten Schalt-Dünnschichttransistors ST-1 zu erhöhen, um den ersten Schalt-Dünnschichttransistor ST-1 einfach zu steuern.
  • Der zweite Schalt-Dünnschichttransistor ST-2 speichert eine Source-Spannung des zweiten Knotens N2 in einem Ermittlungskondensator Cx einer Ermittlungsspannung-Ausleseleitung SRL durch Schalten von Strom zwischen dem zweiten Knoten N2 und der Ermittlungsspannung-Ausleseleitung SRL in Antwort auf ein Ermittlungssignal SEN. Der zweite Schalt-Dünnschichttransistor ST-2 setzt in Antwort auf das Ermittlungssignal SEN eine Source-Spannung des Ansteuerungs-Dünnschichttransistors DT auf eine Initialisierungsspannung Vpre zurück, indem er einen Strom zwischen dem zweiten Knoten N2 und der Ermittlungsspannung-Ausleseleitung SRL schaltet, wenn das Anzeigepanel PAN angesteuert wird. In diesem Fall ist in dem zweiten Schalt-Dünnschichttransistor ST-2 eine Gate-Elektrode desselben mit der Ermittlungsleitung SL verbunden, eine Drain-Elektrode desselben ist mit dem zweiten Knoten N2 verbunden, und eine Source-Elektrode desselben ist mit der Ermittlungsspannung-Ausleseleitung SRL verbunden.
  • Hierbei kann, obwohl eine Anzeigevorrichtung mit einer 3T1 C-Struktur, die drei Dünnschichttransistoren und einen Speicherkondensator aufweist, dargestellt und beschrieben worden ist, die Anzeigevorrichtung der vorliegenden Offenbarung auf verschiedene Pixelstrukturen, wie beispielsweise 4T1C, 5T1C, 6T1C, 7T1C und 8T1C angewendet werden, ohne auf die oben beschriebene Struktur beschränkt zu sein.
  • Hierbei ist 4A eine Querschnittsansicht, die einen Dünnschichttransistor GT für einen Gate-Ansteuerungsschaltkreis darstellt, der ein repräsentativer Dünnschichttransistor ist, der in einem nicht-aktiven Bereich NA, insbesondere einem GIP-Bereich, angeordnet ist und dabei eine polykristalline Halbleiterstruktur, einen Ansteuerungs-Dünnschichttransistor DT, der in einem Subpixel in einem aktiven Bereich AA angeordnet ist und dabei eine Oxidhalbleiterstruktur aufweist, die dazu eingerichtet ist, ein lichtemittierendes Element anzusteuern, einen ersten Schalt-Dünnschichttransistor ST-1, der eine Oxidhalbleiterstruktur aufweist, und einen Speicherkondensator Cst aufweist, in Übereinstimmung mit der ersten Ausführungsform der vorliegenden Offenbarung.
  • Wie in 4A dargestellt, sind der Ansteuerungs-Dünnschichttransistor DT und der erste Schalt-Dünnschichttransistor ST-1 in einem Subpixel auf einem Substrat 410 angeordnet. Obwohl der Ansteuerungs-Dünnschichttransistor DT und nur ein Schalt-Dünnschichttransistor ST-1 in 4A dargestellt sind, dient diese Darstellung nur der einfacheren Beschreibung, und eine Mehrzahl von Schalt-Dünnschichttransistoren kann tatsächlich auf dem Substrat 410 angeordnet sein.
  • Darüber hinaus können eine Mehrzahl von Dünnschichttransistoren GT für einen Gate-Ansteuerungsschaltkreis, der einen Gate-Treiber bildet, in dem nicht-aktiven Bereich NA auf dem Substrat 410, insbesondere dem GIP-Bereich, angeordnet sein. Der Dünnschichttransistor GT für den Gate-Ansteuerungsschaltkreis, der als „Gate-Ansteuerungs-Dünnschichttransistor GT“ bezeichnet ist, kann eine polykristalline Halbleiterstruktur als eine aktive Schicht davon verwenden.
  • Obwohl der Fall, in dem der Gate-Ansteuerungs-Dünnschichttransistor GT, der die polykristalline Halbleiterstruktur aufweist, in dem nicht-aktiven Bereich NA angeordnet ist, in der ersten Ausführungsform beschrieben ist, kann ein Schalt-Dünnschichttransistor, der die gleiche Struktur wie die des Gate-Ansteuerungs-Dünnschichttransistors GT aufweist, in dem Subpixel angeordnet sein.
  • Natürlich können der Gate-Ansteuerungs-Dünnschichttransistor GT, der in dem nicht-aktiven Bereich NA angeordnet ist, und der Schalt-Dünnschichttransistor, der in dem aktiven Bereich AA angeordnet ist, verschiedene Konfigurationen aufweisen, wie beispielsweise einen N-Typ-Dünnschichttransistor und einen P-Typ-Dünnschichttransistor, da Arten der darin implantierten Verunreinigungen unterschiedlich sind.
  • Hierbei kann die Mehrzahl von in dem Gate-Treiber angeordneten Dünnschichttransistoren eine CMOS-Konfiguration einrichten, in der ein Dünnschichttransistor für einen Gate-Ansteuerungsschaltkreis, der eine polykristalline Halbleiterstruktur aufweist, und ein Schalt-Dünnschichttransistor, der eine Oxidhalbleiterstruktur aufweist, gepaart sind.
  • Die folgende Beschreibung erfolgt in Verbindung mit einem Beispiel, bei dem ein Dünnschichttransistor für einen Gate-Ansteuerungsschaltkreis, der eine polykristalline Halbleiterstruktur als aktive Schicht davon verwendet, in dem nicht-aktiven Bereich NA angeordnet ist.
  • Der Gate-Ansteuerungs-Dünnschichttransistor GT weist eine polykristalline Halbleiterstruktur 414, die auf einer unteren Pufferschicht 411, die auf dem Substrat 410 gebildet ist, angeordnet ist, eine erste isolierende Gate-isolierende Schicht 442, die dazu eingerichtet ist, dass sie die polykristalline Halbleiterstruktur 414 isoliert, eine erste Gate-Elektrode 416, die auf der ersten Gate-isolierenden Schicht 442 angeordnet ist und dabei die polykristalline Halbleiterstruktur 414 überlappt, eine Mehrzahl von isolierenden Schichten, die auf der ersten Gate-Elektrode 416 angeordnet sind, und eine erste Source-Elektrode 417S und eine erste Drain-Elektrode 417D, die auf der Mehrzahl von isolierenden Schichten eingerichtet sind, auf.
  • Das Substrat 410 kann durch eine mehrlagige Struktur gebildet sein, in der eine organische Schicht und eine anorganische Schicht abwechselnd gestapelt sind. Zum Beispiel kann das Substrat 410 eine mehrlagige Struktur aufweisen, in der eine organische Schicht, beispielsweise Polyimid, und eine anorganische Schicht, beispielsweise Siliziumoxid (SiO2), abwechselnd gestapelt sind.
  • Die untere Pufferschicht 411 ist auf dem Substrat 410 gebildet. Die untere Pufferschicht 411 dient dazu, ein Eindringen von Feuchtigkeit usw. von außen zu verhindern. Die untere Pufferschicht 411 kann durch Abscheiden einer anorganischen isolierenden Schicht, beispielsweise aus Siliziumoxid (SiO2), in einer Anzahl von mindestens einer Schicht gebildet werden.
  • Die polykristalline Halbleiterstruktur 414 ist auf der unteren Pufferschicht 411 gebildet. Die polykristalline Halbleiterstruktur 414 wird als die aktive Schicht des Dünnschichttransistors verwendet. Die polykristalline Halbleiterstruktur 414 weist einen ersten Kanalbereich 414a sowie einen ersten Source-Bereich 414b und einen ersten Drain-Bereich 414c auf, die einander unter der Bedingung gegenüberliegen, dass der erste Kanalbereich 414a dazwischen eingefügt ist.
  • Die polykristalline Halbleiterstruktur 414 ist durch die erste Gate-isolierende Schicht 442 isoliert. Die erste Gate-isolierende Schicht 442 wird durch Abscheiden einer anorganischen isolierenden Schicht, beispielsweise aus Siliziumoxid (SiO2), in einer Anzahl von mindestens einer Schicht auf der gesamten Oberfläche des Substrats 410 gebildet, das mit der polykristallinen Halbleiterstruktur 414 gebildet ist. Die erste Gate-isolierende Schicht 442 schützt und isoliert die polykristalline Halbleiterstruktur 414 von der Außenseite.
  • Die erste Gate-Elektrode 416, die den ersten Kanalbereich 414a der polykristallinen Halbleiterstruktur 414 überlappt, ist auf der ersten Gate-isolierenden Schicht 442 gebildet.
  • Die erste Gate-Elektrode 416 kann aus einem Metallmaterial hergestellt sein. Zum Beispiel kann die erste Gate-Elektrode 416 die Form einer einzelnen Schicht oder mehreren Schichten annehmen, die aus Molybdän (Mo), Aluminium (AI), Chrom (Cr), Gold (Au), Titan (Ti), Nickel (Ni), Neodym (Nd) und Kupfer (Cu) oder einer Legierung davon gebildet ist, ohne hierauf beschränkt zu sein.
  • Eine Mehrzahl von isolierenden Schichten kann zwischen der ersten Gate-Elektrode 416 und der ersten Source-Elektrode 417S und Drain-Elektrode 417D gebildet sein.
  • Bezugnehmend auf 4A kann die Mehrzahl von isolierenden Schichten eine erste Zwischenisolationsschicht 443, die eine obere Oberfläche der ersten Gate-Elektrode 416 kontaktiert, und eine zweite Zwischenisolationsschicht 444, eine obere Pufferschicht 445, eine zweite Gate-isolierende Schicht 446 und eine dritte Zwischenisolationsschicht 447, die in dieser Reihenfolge nacheinander auf der ersten Zwischenisolationsschicht 443 gestapelt sind, sein.
  • Die erste Source-Elektrode 417S und die erste Drain-Elektrode 417D sind auf der dritten Zwischenisolationsschicht 447 angeordnet. Die erste Source-Elektrode 417S und die erste Drain-Elektrode 417D sind in zugeordneter Weise durch ein erstes Kontaktloch CH1 und ein zweites Kontaktloch CH2 mit der polykristallinen Halbleiterstruktur 414 verbunden. Das erste Kontaktloch CH1 und das zweite Kontaktloch CH2 erstrecken sich durch die erste Gate-isolierende Schicht 442, die erste Zwischenisolationsschicht 443, die zweite Zwischenisolationsschicht 444, die obere Pufferschicht 445, die zweite Gate-isolierende Schicht 446 und die dritte Zwischenisolationsschicht 447, wodurch der erste Source-Bereich 414b bzw. der erste Drain-Bereich 414c der polykristallinen Halbleiterstruktur 414 freigelegt ist.
  • Hierbei sind der Ansteuerungs-Dünnschichttransistor DT, der erste Schalt-Dünnschichttransistor ST-1 und der Speicherkondensator Cst an dem Subpixel in dem aktiven Bereich AA angeordnet.
  • In der ersten Ausführungsform verwenden jeder von dem Ansteuerungs-Dünnschichttransistor DT als auch dem ersten Schalt-Dünnschichttransistor ST-1 ein Oxidhalbleitermaterial als eine aktive Schicht davon.
  • Der Ansteuerungs-Dünnschichttransistor DT weist eine erste Oxidhalbleiterstruktur 474, eine zweite Gate-Elektrode 478, die die erste Oxidhalbleiterstruktur 474 überlappt, sowie eine zweite Source-Elektrode 479S und eine zweite Drain-Elektrode 479D, die elektrisch mit der ersten Oxidhalbleiterstruktur 474 verbunden sind, auf.
  • Der Oxidhalbleiter kann aus einem Oxid eines Metalls, wie beispielsweise Zink (Zn), Indium (In), Gallium (Ga), Zinn (Sn), Titan (Ti) oder ähnlichem oder aus einer Kombination eines Metalls, wie beispielsweise Zink (Zn), Indium (In), Gallium (Ga), Zinn (Sn), Titan (Ti) oder ähnlichem, und einem Oxid davon hergestellt sein. Insbesondere kann der Oxidhalbleiter Zinkoxid (ZnO), Zink-Zinn-Oxid (ZTO), Zink-Indium-Oxid (ZIO), Indiumoxid (InO), Titanoxid (TiO), Indium-Gallium-Zink-Oxid (IGZO), Indium-Zink-Zinn-Oxid (IZTO) oder ähnliches aufweisen.
  • Im Allgemeinen wird als eine aktive Schicht eines Ansteuerungs-Dünnschichttransistors eine polykristalline Halbleiterstruktur verwendet, die in Bezug auf einen Hochgeschwindigkeitsbetrieb vorteilhaft ist. In dem Falle eines Ansteuerungs-Dünnschichttransistors, der eine polykristalline Halbleiterstruktur aufweist, kann es ein Problem hinsichtlich des Stromverbrauchs geben, da in einem Aus-Zustand des Ansteuerungs-Dünnschichttransistors ein Leckstrom erzeugt wird. Insbesondere kann das Problem der Erzeugung von Leckstrom in einem Aus-Zustand des Ansteuerungs-Dünnschichttransistors schwerwiegend sein, wenn die Anzeigevorrichtung mit einer niedrigen Geschwindigkeit angesteuert wird, um ein Standbild, wie beispielsweise einen Dokumentenbildschirm, anzuzeigen. Zu diesem Zweck wird in der ersten Ausführungsform der vorliegenden Offenbarung ein Ansteuerungs-Dünnschichttransistor vorgeschlagen, der als seine aktive Schicht eine Oxidhalbleiterstruktur verwendet, die beim Verhindern des Erzeugens von Leckstrom vorteilhaft ist.
  • Jedoch kann, wenn der Dünnschichttransistor eine Oxidhalbleiterstruktur als eine aktive Schicht verwendet, ein Stromschwankungswert in Bezug auf einen Spannungsschwankungswert aufgrund der Eigenschaften eines Oxidhalbleitermaterials groß sein, und solchermaßen kann ein Ausfall in einem Niedrige-Graustufenbereich auftreten, in dem eine präzise Stromsteuerung erforderlich ist. Daher wird in Übereinstimmung mit der ersten Ausführungsform der vorliegenden Offenbarung ein Ansteuerungs-Dünnschichttransistor vorgeschlagen, in dem eine Schwankung des Stroms relativ unempfindlich gegenüber einer Schwankung einer an eine Gate-Elektrode angelegten Spannung ist.
  • Eine Struktur des Ansteuerungs-Dünnschichttransistors wird unter Bezugnahme auf 4A bis 4C beschrieben. 4B ist eine vergrößerte Querschnittsansicht, in der nur der in 4A dargestellte Ansteuerungs-Dünnschichttransistor DT vergrößert ist. 4C ist ein Schaltkreisdiagramm, das eine Beziehung zwischen den in dem Ansteuerungs-Dünnschichttransistor DT erzeugten parasitären Kapazitäten darstellt.
  • Der Ansteuerungs-Dünnschichttransistor DT weist die erste Oxidhalbleiterstruktur 474, die auf der oberen Pufferschicht 445 angeordnet ist, die zweite Gate-isolierende Schicht 446, die die erste Oxidhalbleiterstruktur 474 überdeckt, die zweite Gate-Elektrode 478, die auf der zweiten Gate-isolierenden Schicht 446 gebildet ist und dabei die erste Oxidhalbleiterstruktur 474 überlappt, und die zweite Source-Elektrode 479S und die zweite Drain-Elektrode 479D, die auf der dritten Zwischenisolationsschicht 447, die die zweite Gate-Elektrode 478 überdeckt, gebildet sind, auf. Die zweite Gate-Elektrode 478, die zweite Source-Elektrode 479S und die zweite Drain-Elektrode 479D können auf der gleichen Schicht angeordnet sein.
  • Die erste Oxidhalbleiterstruktur 474, die eine aktive Schicht ist, weist einen zweiten Kanalbereich 474a auf, durch den sich Ladungen bewegen, sowie einen zweiten Source-Bereich 474b und einen zweiten Drain-Bereich 474c, die angrenzend an den zweiten Kanalbereich 474a angeordnet sind, unter der Bedingung, dass der zweite Kanalbereich 474a dazwischen eingefügt ist.
  • Hierbei ist eine erste Lichtabschirmungsstruktur BSM-1 unter der ersten Oxidhalbleiterstruktur 474 gebildet. Die erste Lichtabschirmungsstruktur BSM-1 verhindert, dass von außen einfallendes Licht die erste Oxidhalbleiterstruktur 474 bestrahlt, wodurch verhindert wird, dass die erste Oxidhalbleiterstruktur 474, die empfindlich gegenüber externem Licht ist, nicht funktioniert.
  • In der ersten Ausführungsform der vorliegenden Offenbarung kann die erste Lichtabschirmungsstruktur BSM-1 durch Aufweisen einer Halbleitermaterialschicht eingerichtet sein.
  • Bezugnehmend auf 4A und 4B kann die erste Lichtabschirmungsstruktur BSM-1 eine Struktur aufweisen, in der eine erste Schicht BSM-1 a, die aus einer Leitfähiges-Material-Schicht, wie beispielsweise einer Metallstruktur, eingerichtet ist, und eine zweite Schicht BSM-1 b, die aus einer Halbleitermaterialschicht eingerichtet ist, übereinander angeordnet sind.
  • Bei der Halbleitermaterialschicht kann es sich um verschiedene Arten von Halbleitermaterialschichten handeln, die aus einem amorphen Halbleitermaterial, einem polykristallinen Halbleitermaterial, einem Oxidhalbleitermaterial usw. gebildet sind.
  • Die Halbleitermaterialschicht kann eine Halbleitermaterialschicht des P-Typs sein, die mit P-Typ-Verunreinigungsionen, wie beispielsweise Borionen, dotiert ist.
  • Der Dünnschichttransistor, der eine Oxidhalbleiterstruktur als seine aktive Schicht verwendet, ist ein Dünnschichttransistor des N-Typs. Dementsprechend wird, wenn P-Typ-Verunreinigungsionen in die Halbleitermaterialschicht implantiert werden, das Fermi-Niveau der Halbleitermaterialschicht abgesenkt. Darüber hinaus wird das Fermi-Niveau der ersten Oxidhalbleiterstruktur 474, die der Halbleitermaterialschicht entspricht, ebenfalls abgesenkt, um ein Gleichgewicht der Fermi-Niveaus in einem thermischen Gleichgewichtszustand zu erzielen. Dementsprechend kann eine Schwellenspannung Vth, die zum Einschalten des Ansteuerungs-Dünnschichttransistors DT erforderlich ist, erhöht werden.
  • Der Ansteuerungs-Dünnschichttransistor DT, der die erste Oxidhalbleiterstruktur 474 aufweist, erfordert im Vergleich zu anderen Schalt-Dünnschichttransistoren in dem Pixel eine sehr hohe Schwellenspannung. Typischerweise benötigen die Schalt-Dünnschichttransistoren eine Schwellenspannung von annähernd 0 V, während der Ansteuerungs-Dünnschichttransistor DT eine Schwellenspannung von 1 V oder mehr benötigt. Dementsprechend hat der Ansteuerungs-Dünnschichttransistor DT gemäß der Ausführungsform der vorliegenden Offenbarung einen Vorteil dahingehend, dass eine Erhöhung der Schwellenspannung erzielt werden kann, weil unter der ersten Oxidhalbleiterstruktur 474 eine mit P-Typ-Verunreinigungsionen dotierte Halbleitermaterialschicht angeordnet ist.
  • Darüber hinaus kann die erste Schicht BSM-1 a der ersten Lichtabschirmungsstruktur BSM-1 eine Metallschicht sein, die Titan (Ti) aufweist, das in der Lage ist, Wasserstoffpartikel zu sammeln. Zum Beispiel kann die Metallschicht eine einzelne Titanschicht, eine Doppelschicht aus Molybdän (Mo) und Titan (Ti) oder eine Legierungsschicht aus Molybdän (Mo) und Titan (Ti) sein. Jedoch ist die Ausführungsform der vorliegenden Offenbarung nicht auf die oben beschriebene Bedingung beschränkt, und es können auch andere Metallschichten, die Titan (Ti) aufweisen, verwendet werden.
  • Titan (Ti) kann Wasserstoffpartikel einsammeln, die in die obere Pufferschicht 445 diffundieren, und dadurch verhindern, dass die Wasserstoffpartikel die erste Oxidhalbleiterstruktur 474 erreichen.
  • Wenn die erste Lichtabschirmungsstruktur BSM-1 aus einer Mehrzahl von Schichten eingerichtet ist, ist es bevorzugt, dass die erste Lichtabschirmungsstruktur BSM-1 eine Stapelstruktur aufweist, in der die Halbleitermaterialschicht an einer obersten Seite angeordnet ist. Dies liegt daran, dass die Halbleiterschicht während der Durchführung eines Vorgangs nach oben hin freigelegt sein muss, um zu ermöglichen, dass P-Typ-Verunreinigungsionen in die Halbleitermaterialschicht eingebracht werden können.
  • Vorzugsweise ist die erste Lichtabschirmungsstruktur BSM-1 vertikal unter der ersten Oxidhalbleiterstruktur 474 gebildet, derart, dass sie die erste Oxidhalbleiterstruktur 474 überlappt. Darüber hinaus kann die erste Lichtabschirmungsstruktur BSM-1 derart gebildet sein, dass sie eine größere Ausdehnung aufweist als die erste Oxidhalbleiterstruktur 474, derart, dass sie die erste Oxidhalbleiterstruktur 474 vollständig überlappt.
  • Die in der ersten Lichtabschirmungsstruktur BSM-1 enthaltene Halbleitermaterialschicht weist ein geringeres Reflexionsvermögen auf als die in der ersten Lichtabschirmungsstruktur BSM-1 enthaltene Metallschicht. Dementsprechend kann es möglich sein, ein Phänomen zu reduzieren, bei dem externes Licht in die erste Oxidhalbleiterstruktur 474 einfällt, nachdem es von der ersten Lichtabschirmungsstruktur BSM-1 reflektiert wurde.
  • Hierbei ist die zweite Source-Elektrode 479S des Ansteuerungs-Dünnschichttransistors DT elektrisch mit der ersten Lichtabschirmungsstruktur BSM-1 verbunden. Wenn die erste Lichtabschirmungsstruktur BSM-1 elektrisch mit der zweiten Source-Elektrode 479S verbunden ist, kann der folgende zusätzliche Effekt erzielt werden.
  • Da der zweite Source-Bereich 474b und der zweite Drain-Bereich 474c der ersten Oxidhalbleiterstruktur 474 leitend werden, wird in der ersten Oxidhalbleiterstruktur 474 bei einem Ein-/Aus-Betrieb eine parasitäre Kapazität Cact erzeugt. Darüber hinaus wird zwischen der zweiten Gate-Elektrode 478 und der ersten Oxidhalbleiterstruktur 474 eine parasitäre Kapazität Cgi erzeugt. Darüber hinaus wird zwischen der ersten Lichtabschirmungsstruktur BSM-1, die elektrisch mit der zweiten Source-Elektrode 479S verbunden ist, und der ersten Oxidhalbleiterstruktur 474 eine parasitäre Kapazität Cbuf erzeugt.
  • Da die erste Oxidhalbleiterstruktur 474 und die erste Lichtabschirmungsstruktur BSM-1 durch die zweite Source-Elektrode 479S elektrisch miteinander verbunden sind, sind die parasitäre Kapazität Cact und die parasitäre Kapazität Cbuf parallel geschaltet, und die parasitäre Kapazität Cact und die parasitäre Kapazität Cgi sind in Reihe geschaltet. Außerdem erfüllt, wenn eine Gate-Spannung von Vgat an die zweite Gate-Elektrode 478 angelegt wird, eine effektive Spannung Veff, die tatsächlich an die erste Oxidhalbleiterstruktur 474 angelegt wird, den folgenden Ausdruck 1. Δ V eff = C gi C gi + C buf + C act ∗ Δ V gat
    Figure DE102023120144A1_0001
  • Somit ist die an den zweiten Kanalbereich 474a angelegte effektive Spannung Veff umgekehrt proportional zur parasitären Kapazität Cbuf, und solchermaßen kann es möglich sein, die an die erste Oxidhalbleiterstruktur 474 angelegte effektive Spannung Veff durch Einstellen der parasitären Kapazität Cbuf anzupassen.
  • Das bedeutet, wenn die erste Lichtabschirmungsstruktur BSM-1 zum Erhöhen der parasitären Kapazität Cbuf nahe bei der ersten Oxidhalbleiterstruktur 474 angeordnet ist, kann es möglich sein, einen tatsächlichen Wert des durch die erste Oxidhalbleiterstruktur 474 fließenden Stroms zu verringern.
  • Eine Verringerung des effektiven Werts des durch die erste Oxidhalbleiterstruktur 474 fließenden Stroms bedeutet, dass ein s-Faktor erhöht sein kann, und bedeutet, dass ein tatsächlicher Steuerbereich des Ansteuerungs-Dünnschichttransistors DT, der durch die an die zweite Gate-Elektrode 478 angelegte Spannung Vgat steuerbar ist, erweitert sein kann.
  • Das bedeutet, dass, wenn die zweite Source-Elektrode 479S des Ansteuerungs-Dünnschichttransistors DT elektrisch mit der ersten Lichtabschirmungsstruktur BSM-1 verbunden ist und die erste Lichtabschirmungsstruktur BSM-1 nahe bei der ersten Oxidhalbleiterstruktur 474 angeordnet ist, es möglich sein kann, das organische lichtemittierende Element auch bei niedrigen Graustufen genau zu steuern und solchermaßen ein Problem eines bei niedrigen Graustufen häufig auftretenden Mura-Defekts zu lösen.
  • Dementsprechend kann in der ersten Ausführungsform der vorliegenden Offenbarung die parasitäre Kapazität Cbuf, die zwischen der ersten Oxidhalbleiterstruktur 474 und der ersten Lichtabschirmungsstruktur BSM-1 erzeugt wird, größer sein als die parasitäre Kapazität Cgi, die zwischen der zweiten Gate-Elektrode 478 und der ersten Oxidhalbleiterstruktur 474 erzeugt wird.
  • Hierbei bedeutet „s-Faktor“ den reziproken Wert einer Stromänderung zu einer Gate-Spannungsänderung in einem Ein/Aus-Übergangszeitraum eines Dünnschichttransistors. Das bedeutet, dass der s-Faktor ein reziproker Wert eines Gradienten einer Kurve in einem Eigenschaftsschaubild eines Drain-Stroms in Bezug auf eine Gate-Spannung sein kann (V-I-Kurvendiagramm).
  • Ein kleiner s-Faktor bedeutet eine große Steigung eines Eigenschaftsschaubildes eines Drain-Stroms in Bezug auf eine Gate-Spannung. Dementsprechend kann, wenn ein Dünnschichttransistor einen kleinen s-Faktor hat, der Dünnschichttransistor sogar mittels einer niedrigen Spannung eingeschaltet werden, und solchermaßen werden Schalteigenschaften des Dünnschichttransistors besser. Jedoch ist eine ausreichende Graustufendarstellung schwierig, da der Dünnschichttransistor innerhalb einer kurzen Zeitspanne eine Schwellenspannung erreicht.
  • Ein großer s-Faktor bedeutet eine geringe Steigung des Eigenschaftsschaubildes des Drain-Stroms in Bezug auf die Gate-Spannung. Dementsprechend kann, wenn ein Dünnschichttransistor einen großen s-Faktor hat, die Ein/Aus-Ansprechzeit des Dünnschichttransistors verschlechtert sein, und solchermaßen können die Schalteigenschaften des Dünnschichttransistors verschlechtert sein. Jedoch kann eine ausreichende Graustufendarstellung möglich sein, da der Dünnschichttransistor nach einer relativ langen Zeitspanne eine Schwellenspannung erreicht.
  • Insbesondere kann die erste Lichtabschirmungsstruktur BMS-1 nahe bei der ersten Oxidhalbleiterstruktur 474 angeordnet sein und dabei in die obere Pufferschicht 445 eingebettet. Natürlich ist in der ersten Ausführungsform die Verwendung einer Mehrzahl von obere Teil-Pufferschichten dargestellt.
  • Das bedeutet, dass die obere Pufferschicht 445 eine Struktur aufweisen kann, in der eine erste obere Teil-Pufferschicht 445a, eine zweite obere Teil-Pufferschicht 445b und eine dritte obere Teil-Pufferschicht 445c nacheinander gestapelt sind. Die erste Lichtabschirmungsstruktur BSM-1 kann über der ersten oberen Teil-Pufferschicht 445a gebildet sein. Darüber hinaus überdeckt die zweite obere Teil-Pufferschicht 445b die erste Lichtabschirmungsstruktur BSM-1 vollständig. Darüber hinaus ist die dritte obere Teil-Pufferschicht 445c über der zweiten oberen Teil-Pufferschicht 445b gebildet. Diese Konfiguration ist ein Beispiel für eine Konfiguration, in der die erste Lichtabschirmungsstruktur BSM-1 in die obere Pufferschicht 445 eingebettet ist.
  • Die erste obere Teil-Pufferschicht 445a und die dritte obere Teil-Pufferschicht 445c können aus Siliziumoxid (SiO2) eingerichtet sein.
  • Wenn die erste obere Teil-Pufferschicht 445a und die dritte obere Teil-Pufferschicht 445c aus Siliziumoxid (SiO2) eingerichtet sind, das keine Wasserstoffpartikel enthält, kann verhindert werden, dass Wasserstoffpartikel während einer Wärmebehandlung in die Oxidhalbleiterstruktur eindringen. Wenn Wasserstoffpartikel in die Oxidhalbleiterstruktur eindringen, wird die Zuverlässigkeit des Dünnschichttransistors beeinträchtigt.
  • Andererseits kann die zweite obere Teil-Pufferschicht 445b aus Siliziumnitrid (SiNx) eingerichtet sein, das eine ausgezeichnete Fähigkeit zum Einfangen von Wasserstoffpartikeln besitzt. Die zweite obere Teil-Pufferschicht 445b kann nur in einem Bereich gebildet sein, in dem die erste Lichtabschirmungsstruktur BSM-1 gebildet ist, derart, dass die erste Lichtabschirmungsstruktur BSM-1 vollständig verkapselt ist. Das bedeutet, dass eine Siliziumnitridschicht (SiNx) teilweise auf der ersten oberen Teil-Pufferschicht 445a gebildet sein kann, um eine obere Fläche und eine Seitenfläche der ersten Lichtabschirmungsstruktur BSM-1 vollständig zu überdecken. Darüber hinaus kann die zweite obere Teil-Pufferschicht 445b auf der gesamten Oberfläche der ersten oberen Teil-Pufferschicht 445a gebildet sein, die mit der ersten Lichtabschirmungsstruktur BSM-1 gebildet wurde.
  • Siliziumnitrid (SiNx) hat im Vergleich zu Siliziumoxid (SiO2) eine hervorragende Fähigkeit, Wasserstoffpartikel einzufangen. Wenn Wasserstoffpartikel in eine aktive Schicht eindringen, die aus einem Oxidhalbleitermaterial eingerichtet ist, kann bei den resultierenden Dünnschichttransistoren das Problem auftreten, dass die Dünnschichttransistoren verschiedene Schwellenspannungen oder verschiedene Leitfähigkeiten in ihren Kanälen aufweisen. Das bedeutet, dass die Zuverlässigkeit der Dünnschichttransistoren beeinträchtigt ist. Insbesondere im Falle eines Ansteuerungs-Dünnschichttransistors ist das Sicherstellen der Zuverlässigkeit wichtig, da der Ansteuerungs-Dünnschichttransistor direkt zum Betrieb des damit verbundenen lichtemittierenden Elements beiträgt.
  • In der ersten Ausführungsform der vorliegenden Offenbarung kann es dementsprechend möglich sein, eine Beeinträchtigung der Zuverlässigkeit des Ansteuerungs-Dünnschichttransistors DT, die durch Wasserstoffpartikel hervorgerufen wird, zu verhindern, indem über der ersten oberen Teil-Pufferschicht 445a teilweise oder vollständig die zweite obere Teil-Pufferschicht 445b gebildet ist, die die erste Lichtabschirmungsstruktur BSM-1 überdeckt.
  • Wenn die zweite obere Teil-Pufferschicht 445b teilweise auf der ersten oberen Teil-Pufferschicht 445a abgeschieden ist, ergibt sich der folgende Vorteil.
  • Das bedeutet, da die zweite obere Teil-Pufferschicht 445b aus einem Material gebildet ist, das verschieden ist von dem der ersten oberen Teil-Pufferschicht 445a, können zwischen den heterogenen Materialschichten Blasen auftreten, wenn die zweite obere Teil-Pufferschicht 445b über der gesamten Oberfläche des aktiven Bereichs abgeschieden wird. Um ein solches Problem zu lösen, kann die zweite obere Teil-Pufferschicht 445b selektiv nur in einem Bereich gebildet werden, in dem die erste Lichtabschirmungsstruktur BSM-1 gebildet ist, um eine Haftkraft zu erhöhen.
  • Vorzugsweise ist die erste Lichtabschirmungsstruktur BSM-1 derart vertikal unter der ersten Oxidhalbleiterstruktur 474 gebildet, dass sie die erste Oxidhalbleiterstruktur 474 überlappt. Darüber hinaus kann die erste Lichtabschirmungsstruktur BSM-1 derart gebildet sein, dass sie eine Größe aufweist, die größer ist als die die der ersten Oxidhalbleiterstruktur 474 ist, um die erste Oxidhalbleiterstruktur 474 vollständig zu überlappen.
  • Hierbei kann in der ersten Ausführungsform der vorliegenden Offenbarung die erste Lichtabschirmungsstruktur BSM-1 eine mit P-Typ-Ionen dotierte Halbleitermaterialschicht aufweisen, wodurch die Schwellenspannung des Ansteuerungs-Dünnschichttransistors DT erhöht ist. Darüber hinaus kann die erste Lichtabschirmungsstruktur BSM-1 nahe bei der ersten Oxidhalbleiterstruktur 474 angeordnet sein, wodurch die zwischen der ersten Oxidhalbleiterstruktur 474 und der ersten Lichtabschirmungsstruktur BSM-1 erzeugte parasitäre Kapazität erhöht ist. In diesem Fall ist der s-Faktor des Ansteuerungs-Dünnschichttransistors DT erhöht, und solchermaßen kann eine Graustufendarstellung selbst bei niedrigen Graustufen erzielt werden.
  • Hierbei ist die zweite Gate-Elektrode 478 des Ansteuerungs-Dünnschichttransistors DT durch die dritte Zwischenisolationsschicht 447 isoliert. Die zweite Source-Elektrode 479S und die zweite Drain-Elektrode 479D sind auf der dritten Zwischenisolationsschicht 447 gebildet.
  • Obwohl die zweite Source-Elektrode 479S und die zweite Drain-Elektrode 479D in der ersten Ausführungsform der vorliegenden Offenbarung bezugnehmend auf 4A als auf der gleichen Schicht angeordnet dargestellt sind und die zweite Gate-Elektrode 478 als auf einer Schicht gebildet dargestellt ist, die verschieden ist von derjenigen der zweiten Source-Elektrode 479S und der zweiten Drain-Elektrode 479D, können alle von der zweiten Gate-Elektrode 478, der zweiten Source-Elektrode 479S und der zweiten Drain-Elektrode 479D auf der gleichen Schicht angeordnet sein.
  • Die zweite Source-Elektrode 479S und die zweite Drain-Elektrode 479D sind über ein drittes Kontaktloch CH3 bzw. ein viertes Kontaktloch CH4 mit dem zweiten Source-Bereich 474b bzw. dem zweiten Drain-Bereich 474c verbunden. Darüber hinaus ist die erste Lichtabschirmungsstruktur BSM-1 über ein fünftes Kontaktloch CH5 mit der zweiten Source-Elektrode 479S verbunden.
  • Hierbei weist der erste Schalt-Dünnschichttransistor ST-1 eine zweite Oxidhalbleiterstruktur 432, eine dritte Gate-Elektrode 433, eine dritte Source-Elektrode 434S und eine dritte Drain-Elektrode 434D auf.
  • Die zweite Oxidhalbleiterstruktur 432 weist einen dritten Kanalbereich 432a sowie einen dritten Source-Bereich 432b und einen dritten Drain-Bereich 432c, die angrenzend an den dritten Kanalbereich 432a angeordnet sind, unter der Bedingung, dass der dritte Kanalbereich 432a dazwischen eingefügt ist, auf.
  • Die dritte Gate-Elektrode 433 ist über der zweiten Oxidhalbleiterstruktur 432 angeordnet, unter der Bedingung, dass die zweite Gate-isolierende Schicht 446 dazwischen eingefügt ist.
  • Die dritte Source-Elektrode 434S und die dritte Drain-Elektrode 434D können auf der gleichen Schicht angeordnet sein wie die zweite Source-Elektrode 479S und die zweite Drain-Elektrode 479D. Das bedeutet, dass die zweiten Source/Drain-Elektroden 479S und 479D und die dritten Source/Drain-Elektroden 434S und 434D auf der dritten Zwischenisolationsschicht 447 angeordnet sein können.
  • Natürlich können die dritten Source/Drain-Elektroden 434S und 434D auf der gleichen Schicht angeordnet sein wie die dritte Gate-Elektrode 433. Das bedeutet, dass die dritten Source/Drain-Elektroden 434S und 434D auf der zweiten Gate-isolierenden Schicht 446 unter Verwendung des gleichen Materials wie das der dritten Gate-Elektrode 433 gleichzeitig mit der dritten Gate-Elektrode 433 gebildet werden können.
  • Außerdem kann eine zweite Lichtabschirmungsstruktur BSM-2 unter der zweiten Oxidhalbleiterstruktur 432 angeordnet sein.
  • Die zweite Lichtabschirmungsstruktur BSM-2 kann die gleiche Konfiguration wie die der ersten Lichtabschirmungsstruktur BSM-1 aufweisen. Das bedeutet, dass die zweite Lichtabschirmungsstruktur BSM-2 eine Struktur aufweisen kann, in der eine erste Schicht BSM-2a, die aus einem Metallmaterial eingerichtet ist, und eine zweite Schicht BSM-2b, die aus einem Halbleitermaterial eingerichtet ist, gestapelt sind. Natürlich kann die zweite Lichtabschirmungsstruktur BSM-2 eine einlagige Struktur aufweisen, die aus einer mit Fremdatomen dotierten Halbleitermaterialschicht eingerichtet ist.
  • In die zweite Schicht BSM-2b der zweiten Lichtabschirmungsstruktur BSM-2 sind P-Typ-Verunreinigungsionen eingebracht.
  • Die zweite Lichtabschirmungsstruktur BSM-2 ist unter der zweiten Oxidhalbleiterstruktur 432 angeordnet und überlappt dabei die zweite Oxidhalbleiterstruktur 432, um die zweite Oxidhalbleiterstruktur 432 vor von außen einfallendem Licht zu schützen.
  • Die zweite Lichtabschirmungsstruktur BSM-2 kann zusammen mit der ersten Gate-Elektrode 416 über der ersten Gate-isolierenden Schicht 442 gebildet sein.
  • Die dritte Gate-Elektrode 433 und die zweite Lichtabschirmungsstruktur BSM-2 können elektrisch miteinander verbunden sein, wodurch sie ein Doppel-Gate einrichten.
  • Da die zweite Lichtabschirmungsstruktur BSM-2 eine mit P-Typ-Verunreinigungsionen dotierte Halbleitermaterialschicht aufweist, kann die zweite Lichtabschirmungsstruktur BSM-2 die Schwellenspannung des ersten Schalt-Dünnschichttransistors ST-1, der die Oxidhalbleiterstruktur aufweist, erhöhen. Anders gesagt, ist, da die dritte Gate-Elektrode 433 in Übereinstimmung mit den Einbringen von P-Typ-Verunreinigungsionen darin leitfähig wird, wird ihr Fermi-Niveau gesenkt. Außerdem wird das Fermi-Niveau der zweiten Oxidhalbleiterstruktur 432, die der dritten Gate-Elektrode 433 entspricht, ebenfalls gesenkt. Dementsprechend ist die Schwellenspannung des ersten Schalt-Dünnschichttransistors ST-1 erhöht. Insbesondere kann, bezugnehmend auf 3, wenn der erste Schalt-Dünnschichttransistor ST-1 ein Abtasttransistor ist, der mit einem Gate-Knoten des Ansteuerungs-Dünnschichttransistors DT verbunden ist, ein großer Effekt gezeigt werden. Der Abtasttransistor dient dazu, während eines Abtast-Zeitraums eine Datenspannung an einer Elektrode des Speicherkondensators bereitzustellen.
  • Der Abtast-Transistor ist als sehr empfindlicher Transistor bekannt, in dem ein Kanal davon selbst bei einer niedrigen Spannung geöffnet wird. In der ersten Ausführungsform der vorliegenden Offenbarung kann, da die zweite Lichtabschirmungsstruktur BSM-2, die die mit P-Typ-Verunreinigungsionen dotierte Halbleitermaterialschicht aufweist, unter der zweiten Oxidhalbleiterstruktur 432 eingerichtet ist, es möglich sein, die Schwellenspannung des ersten Schalt-Dünnschichttransistors ST-1 zu erhöhen, und solchermaßen besteht ein Vorteil dahingehend, dass eine Freiheit einer internen Kompensationsschaltungskonfiguration verbessert sein kann.
  • Hierbei ist es bevorzugt, wenn jede von der ersten Lichtabschirmungsstruktur BSM-1 und der zweiten Lichtabschirmungsstruktur BSM-2 aus einer Mehrzahl von Schichten eingerichtet ist, die eine Metallmaterialschicht und eine Halbleitermaterialschicht aufweisen, dass die Halbleitermaterialschicht über der Metallmaterialschicht angeordnet ist. Das ist deshalb, weil für ein Einbringen von Verunreinigungen in die Halbleitermaterialschicht die Halbleitermaterialschicht derart über der Metallmaterialschicht abgeschieden werden sollte, dass die Halbleitermaterialschicht nach oben hin freiliegt.
  • Hierbei weist, bezugnehmend auf 4A, das Subpixel einen Speicherkondensator Cst auf.
  • Der Speicherkondensator Cst speichert eine über eine Datenleitung angelegte Datenspannung für einen vorher festgelegten Zeitraum und führt dann die gespeicherte Datenspannung dem organischen lichtemittierenden Element zu.
  • Der Speicherkondensator Cst weist zwei einander entsprechende Elektroden und ein zwischen den beiden Elektroden angeordnetes Dielektrikum auf. Der Speicherkondensator Cst weist eine erste Elektrode 450A, die auf der gleichen Schicht wie die erste Gate-Elektrode 416 angeordnet und aus dem gleichen Material wie das der ersten Gate-Elektrode 416 gebildet ist, sowie eine zweite Elektrode 450B, die der ersten Elektrode 450A gegenüberliegt und die erste Elektrode 450A überlappt, auf.
  • Die erste Zwischenisolationsschicht 443 kann zwischen der ersten Elektrode 450A und der zweiten Elektrode 450B des Speicherkondensators Cst eingefügt sein.
  • Die zweite Elektrode 450B des Speicherkondensators Cst kann über ein achtes Kontaktloch CH8 elektrisch mit der zweiten Source-Elektrode 479S verbunden sein.
  • Darüber hinaus kann es einen Vorteil dahingehend geben, dass die Anzahl von Maskenprozessen reduziert ist, weil die erste Elektrode 450A des Speicherkondensators Cst auf der gleichen Schicht gebildet ist wie die erste Gate-Elektrode 416 und die zweite Lichtabschirmungsstruktur BSM-2.
  • Hierbei kann, unter Bezugnahme auf 4A, eine erste Planarisierungsschicht PLN1 über dem Substrat 410 gebildet sein, auf dem der Ansteuerungs-Dünnschichttransistor DT und der erste Schalt-Dünnschichttransistor ST-1 angeordnet sind. Obwohl die erste Planarisierungsschicht PLN1 aus einem organischen Material, wie beispielsweise Photoacryl, gebildet sein kann, kann die erste Planarisierungsschicht PLN1 auch aus einer Mehrzahl von Schichten gebildet sein, die aus einer anorganischen Schicht und einer organischen Schicht eingerichtet sind. Eine Verbindungselektrode 455 verbindet über ein neuntes Kontaktloch CH9, das in der ersten Planarisierungsschicht PLN1 gebildet ist, elektrisch eine Anode 456, die ein Bestandteil eines Lichtemittierende-Vorrichtung-Teils 460 ist, und den Ansteuerungs-Dünnschichttransistor DT.
  • Darüber hinaus kann eine leitfähige Schicht, die verwendet wird, um die Verbindungselektrode 455 zu bilden, einen Teil von verschiedenen Verbindungsleitungen einrichten, die in dem Biegebereich BA angeordnet sind.
  • Eine zweite Planarisierungsschicht PLN2 kann über der Verbindungselektrode 455 gebildet sein. Obwohl die zweite Planarisierungsschicht PLN2 aus einem organischen Material, wie beispielsweise Photoacryl, gebildet sein kann, kann die zweite Planarisierungsschicht PLN2 auch aus einer Mehrzahl von Schichten gebildet sein, die aus einer anorganischen Schicht und einer organischen Schicht eingerichtet sind.
  • Die Anode 456 ist auf der zweiten Planarisierungsschicht PLN2 gebildet. Die Anode 456 ist über ein zehntes Kontaktloch CH10, das in der zweiten Planarisierungsschicht PLN2 gebildet ist, elektrisch mit der Verbindungselektrode 455 verbunden.
  • Die Anode 456 kann die Form einer einzelnen Schicht oder mehrerer Schichten, die aus einem Metall, wie beispielsweise Ca, Ba, Mg, Al, Ag usw. oder einer Legierung daraus, gebildet ist, einnehmen. Die Anode 456 ist mit der zweiten Drain-Elektrode 479D des Ansteuerungs-Dünnschichttransistors DT verbunden, und solchermaßen wird ein Bildsignal von außen daran angelegt.
  • Zusätzlich zu der Anode 456 kann ferner eine Anodenverbindungselektrode 457, die eine Gemeinsame-Spannung-Leitung VSS und eine Kathode 463 elektrisch miteinander verbindet, in dem nicht-aktiven Bereich NA bereitgestellt sein.
  • Eine Dammschicht 461 ist über der zweiten Planarisierungsschicht PLN2 gebildet. Die Dammschicht 461 ist eine Art Barriere und kann Subpixel unterteilen, wodurch verhindert wird, dass Licht bestimmter Farben, das von aneinander angrenzenden von den Subpixeln ausgegeben wird, in einem gemischten Zustand ausgegeben wird.
  • Eine organische, lichtemittierende Schicht 462 ist auf einer Oberfläche der Anode 456 und einem Abschnitt einer geneigten Oberfläche der Dammschicht 461 gebildet. Die organische lichtemittierende Schicht 462 kann eine R-organische-lichtemittierende-Schicht, die zum Emittieren von rotem Licht eingerichtet ist, eine G-organische-lichtemittierende-Schicht, die zum Emittieren von grünem Licht eingerichtet ist, oder eine B-organische-lichtemittierende-Schicht, die zum Emittieren von blauem Licht eingerichtet ist, die an jedem Subpixel gebildet ist, sein. Darüber hinaus kann die organische lichtemittierende Schicht 462 eine W-organische-lichtemittierende-Schicht sein, die zum Emittieren von weißem Licht eingerichtet ist.
  • Die organische lichtemittierende Schicht 462 kann nicht nur eine lichtemittierende Schicht, sondern auch eine Elektroneninjektionsschicht und eine Lochinjektionsschicht, die in zugeordneter Weise dazu eingerichtet sind, Elektronen und Löcher in die lichtemittierende Schicht zu injizieren, eine Elektronentransportschicht und eine Lochtransportschicht, die in zugeordneter Weise dazu eingerichtet sind, injizierte Elektronen und Löcher zu einer organischen Schicht zu transportieren, usw. aufweisen
  • Die Kathode 463 ist über der organischen lichtemittierenden Schicht 462 gebildet. Die Kathode 463 kann aus einem lichtdurchlässigen, leitfähigen Material, wie beispielsweise Indium-Zinn-Oxid (ITO) oder Indium-Zink-Oxid (IZO) oder einem dünnen Metall gebildet sein, das eine Übertragung von sichtbarem Licht ermöglicht, ohne hierauf beschränkt zu sein.
  • Ein Verkapselungsschicht-Teil 470 ist über der Kathode 463 gebildet. Der Verkapselungsschicht-Teil 470 kann aus einer einzelnen Schicht, die aus einer anorganischen Schicht gebildet ist, einer Doppelschicht aus anorganischer Schicht / organischer Schicht oder einer Dreifachschicht aus anorganischer Schicht / organischer Schicht / anorganischer Schicht gebildet sein. Die anorganische Schicht kann aus einem anorganischen Material, wie beispielsweise SiNx, SiX oder ähnlichem, eingerichtet sein, ohne hierauf beschränkt zu sein. Darüber hinaus kann die organische Schicht aus einem organischen Material, wie beispielsweise Polyethylenterephthalat, Polyethylennaphthalat, Polycarbonat, Polyimid, Polyethylensulfonat, Polyoxymethylen, Polyarylat usw. oder einer Mischung daraus, eingerichtet sein, ohne hierauf beschränkt zu sein.
  • In 4A ist eine Ausführungsform des Verkapselungsschicht-Teils 470 derart dargestellt, als dass sie aus einer Dreifachschicht aus anorganischer Schicht 471 / organischer Schicht 472 / anorganischer Schicht 473 eingerichtet ist.
  • Ein Deckglas (nicht dargestellt) kann über dem Verkapselungsschicht-Teil 470 angeordnet sein und kann durch eine Klebstoffschicht (nicht dargestellt) mit dem Verkapselungsschicht-Teil 470 verbunden sein. Obwohl ein beliebiges Material als die Klebstoffschicht verwendet werden kann, solange das Material eine ausgezeichnete Haftkraft aufweist und gleichzeitig in Bezug auf Hitzebeständigkeit und Wasserbeständigkeit ausgezeichnet ist, kann in der vorliegenden Offenbarung ein wärmeaushärtendes Harz, wie beispielsweise eine Verbindung auf Epoxidbasis, eine Verbindung auf Acrylatbasis oder ein Gummi auf Acrylbasis verwendet werden. Alternativ dazu kann auch ein fotohärtbares Harz als der Klebstoff verwendet werden. In diesem Fall wird die Klebstoffschicht durch Bestrahlung der Klebstoffschicht mit Licht, wie beispielsweise ultraviolettes Licht, ausgehärtet.
  • Die Klebstoffschicht kann nicht nur dazu dienen, das Substrat 410 und das Deckglas (nicht gezeigt) zusammenzufügen, sondern auch als eine Verkapselung zu fungieren, um ein Eindringen von Feuchtigkeit in ein Inneres der Anzeigevorrichtung zu verhindern, bei der es sich um eine organische elektrolumineszente Anzeigevorrichtung handeln kann.
  • Das Abdeckglas (nicht dargestellt) kann ein Verkapselungsaufsatz der organischen elektrolumineszenten Anzeigevorrichtung sein und kann eine Schutzschicht, wie beispielsweise eine Polystyrol (PS)-Schicht, eine Polyethylen (PE)-Schicht, eine Polyethylennaphthalat (PEN)-Schicht, eine Polyimid (PI)-Schicht oder ähnliches, verwenden und kann Glas verwenden.
  • - Zweite Ausführungsform -
  • Im Folgenden wird unter Bezugnahme auf 5 eine zweite Ausführungsform der vorliegenden Offenbarung beschrieben. In der zweiten Ausführungsform werden Konfigurationen von Dünnschichttransistoren, die in einem aktiven Bereich AA angeordnet sind, beschrieben.
  • Bezugnehmend auf 5 sind in der zweiten Ausführungsform ein Ansteuerungs-Dünnschichttransistor DT und zwei Schalt-Dünnschichttransistoren ST-1 und ST-2 offenbart.
  • Der Ansteuerungs-Dünnschichttransistor DT und der erste Schalt-Dünnschichttransistor ST-1 können die gleichen Konfigurationen aufweisen, wie die der ersten Ausführungsform, die sich auf 4A bezieht.
  • In der zweiten Ausführungsform weisen der erste Schalt-Dünnschichttransistor ST-1 und der zweite Schalt-Dünnschichttransistor ST-2 eine zweite Lichtabschirmungsstruktur BSM-2 bzw. eine dritte Lichtabschirmungsstruktur BSM-3 auf. Die zweite Lichtabschirmungsstruktur BSM-2 und die dritte Lichtabschirmungsstruktur BSM-3 können auf der gleichen isolierenden Schicht angeordnet sein. Darüber hinaus kann, ähnlich wie der erste Schalt-Dünnschichttransistor ST-1 in der ersten Ausführungsform, die zweite Lichtabschirmungsstruktur BSM-2 eine Struktur aufweisen, in der eine erste Schicht BSM-2a, die aus einem Metallmaterial eingerichtet ist, und eine zweite Schicht BSM-2b, die aus einem Halbleitermaterial, das mit positiven P-Typ-Verunreinigungsionen dotiert ist, gestapelt sind. Andererseits kann die dritte Lichtabschirmungsstruktur BSM-3 nur aus einer Metallmaterialschicht eingerichtet sein.
  • Der erste Schalt-Dünnschichttransistor ST-1 kann ein Abtasttransistor sein, der einen internen Schaltkreis einrichtet, und der zweite Schalt-Dünnschichttransistor ST-2 kann ein Schalt-Dünnschichttransistor sein, der verschieden von dem Abtasttransistor ist. Zum Beispiel kann der zweite Schalt-Dünnschichttransistor ST-2 ein Initialisierungstransistor sein.
  • Der Ansteuerungs-Dünnschichttransistor DT und der erste Schalt-Dünnschichttransistor ST-1 in der zweiten Ausführungsform können die gleichen Konfigurationen aufweisen wie die der ersten Ausführungsform eingerichtet haben und solchermaßen wird keine detaillierte Beschreibung davon gegeben.
  • Der zweite Schalt-Dünnschichttransistor ST-2 kann ebenfalls die gleiche Konfiguration aufweisen wie die des ersten Schalt-Dünnschichttransistors ST-1, abgesehen von der dritten Lichtabschirmungsstruktur BSM-3.
  • Das bedeutet, dass der zweite Schalt-Dünnschichttransistor ST-2 eine dritte Oxidhalbleiterstruktur 482, die auf einer oberen Pufferschicht 445 angeordnet ist, eine vierte Gate-Elektrode 488, die derart angeordnet ist, dass sie die dritte Oxidhalbleiterstruktur 482 überlappt, sowie eine vierte Source-Elektrode 484S und eine vierte Drain-Elektrode 484D, die elektrisch mit der dritten Oxidhalbleiterstruktur 482 verbunden sind, aufweist. Darüber hinaus weist der zweite Schalt-Dünnschichttransistor ST-2 die dritte Lichtabschirmungsstruktur BSM-3 auf, die unter der dritten Oxidhalbleiterstruktur 482 angeordnet ist.
  • Die dritte Oxidhalbleiterstruktur 482 weist einen vierten Kanalbereich 482a und leitfähige Bereiche auf, das heißt einen vierten Source-Bereich 482b und einen vierten Drain-Bereich 482c.
  • Die vierte Source-Elektrode 484S und die vierte Drain-Elektrode 484D sind über ein elftes Kontaktloch CH11 bzw. ein zwölftes Kontaktloch CH12 mit dem vierten Source-Bereich 482b und dem vierten Drain-Bereich 482c verbunden.
  • Alle von den zweiten Source-/Drain-Elektroden 479S und 479D, dritten Source-/Drain-Elektroden 434S und 434D und vierten Source-/Drain-Elektroden 484S und 484D können auf der gleichen Schicht angeordnet sein und können unter Verwendung des gleichen Materials gleichzeitig durch einen Maskenprozess gebildet werden.
  • Alle von einer zweiten Gate-Elektrode 478, einer dritten Gate-Elektrode 433 und der vierten Gate-Elektrode 488 können unter Verwendung des gleichen Materials auf der gleichen isolierenden Schicht gebildet werden. In diesem Fall kann Bildung der Gate-Elektroden durch einen Maskenprozess erzielt werden.
  • Die dritte Lichtabschirmungsstruktur BSM-3 kann eine Lichtabschirmungsstruktur sein, die nur mittels einer Metallstruktur eingerichtet ist, anders als die zweite Lichtabschirmungsstruktur BSM-2.
  • Das bedeutet, dass der erste Schalt-Dünnschichttransistor ST-1 eine Erhöhung der Schwellenspannung zeigt, da der erste Schalt-Dünnschichttransistor ST-1 die zweite Lichtabschirmungsstruktur BSM-2 aufweist, die die Halbleitermaterialschicht aufweist, wohingegen der zweite Schalt-Dünnschichttransistor ST-2 keine Veränderung der Schwellenspannung zeigt, die durch die dritte Lichtabschirmungsstruktur BSM-3 verursacht wird, da die dritte Lichtabschirmungsstruktur BSM-3 nur durch eine Metallmaterialschicht eingerichtet ist.
  • Dementsprechend kann unter den Schalt-Dünnschichttransistoren, die den internen Kompensationsschaltkreis des Pixels einrichten, der Dünnschichttransistor, der eine Erhöhung der Schwellenspannung erfordert, eine Lichtabschirmungsstruktur aufweisen, die eine Halbleitermaterialschicht aufweist, wie in dem ersten Schalt-Dünnschichttransistor ST-1, und der Dünnschichttransistor, der keine Veränderung der Schwellenspannung erfordert, kann eine Lichtabschirmungsstruktur aufweisen, die nur durch eine Metallschicht eingerichtet ist, wie in dem zweiten Schalt-Dünnschichttransistor ST-2.
  • Zum Beispiel kann der erste Schalt-Dünnschichttransistor ST-1 ein Abtast-Transistor sein, und der zweite Schalt-Dünnschichttransistor ST-2 kann ein Initialisierungstransistor sein.
  • Die zweite Lichtabschirmungsstruktur BSM-2 und die dritte Lichtabschirmungsstruktur BSM-3 können gleichzeitig auf einer ersten Gate-isolierenden Schicht 442 gebildet werden. Dementsprechend können eine erste Gate-Elektrode 416, eine erste Elektrode 450A eines Speicherkondensators, die zweite Lichtabschirmungsstruktur BSM-2 und die dritte Lichtabschirmungsstruktur BSM-3 unter Verwendung einer Maske gleichzeitig gebildet werden.
  • Da die zweite Lichtabschirmungsstruktur BSM-2 die erste Schicht BSM-2a und die zweite Schicht BSM-2b, die aus der Halbleitermaterialschicht eingerichtet ist, aufweist, kann der Maskenprozess ein Vorgang sein, der eine Halbtonmaske verwendet. Der Halbton-Maskenprozess kann unter Verwendung eines bekannten Verfahrens durchgeführt werden und solchermaßen wird keine detailliert Beschreibung davon gegeben.
  • - Dritte Ausführungsform -
  • Nachfolgend wird unter Bezugnahme auf 6 eine dritte Ausführungsform der vorliegenden Offenbarung beschrieben werden. Die dritte Ausführungsform zeichnet sich dadurch aus, dass eine zweite Lichtabschirmungsstruktur BSM-2 eine mit P-Typ-Verunreinigungsionen dotierte Halbleitermaterialschicht aufweist und nahe an einer zweiten Oxidhalbleiterstruktur 432 angeordnet ist, um eine Schwellenspannung eines ersten Schalt-Dünnschichttransistors ST-1 zu erhöhen.
  • Unter Bezugnahme auf 6 können die Konfigurationen eines Ansteuerungs-Dünnschichttransistors GT und eines Speicherkondensators Cst identisch zu denen der ersten Ausführungsform, die sich auf 4A bezieht, sein. In der folgenden Beschreibung wird dementsprechend keine detaillierte Beschreibung des Gate-Ansteuerungs-Dünnschichttransistors GT und des Speicherkondensators Cst gegeben.
  • Ein erster Schalt-Dünnschichttransistor ST-1 weist eine zweite Lichtabschirmungsstruktur BSM-2, die auf einer ersten Zwischenisolationsschicht 443 angeordnet ist, eine zweite Oxidhalbleiterstruktur 432, die über der zweiten Lichtabschirmungsstruktur BSM-2 angeordnet ist und dabei die zweite Lichtabschirmungsstruktur BSM-2 überlappt, eine dritte Gate-Elektrode 433, die über der zweiten Oxidhalbleiterstruktur 432 angeordnet ist und dabei die zweite Oxidhalbleiterstruktur 432 überlappt, sowie eine dritte Source-Elektrode 434S und eine dritte Drain-Elektrode 434D, die elektrisch mit der zweiten Oxidhalbleiterstruktur 432 verbunden sind, auf.
  • Eine obere Pufferschicht 445 ist zwischen der zweiten Oxidhalbleiterstruktur 432 und der zweiten Lichtabschirmungsstruktur BSM-2 angeordnet.
  • Die obere Pufferschicht 445 ist auf einer oberen Oberfläche der ersten Zwischenisolationsschicht 443 abgeschieden, und solchermaßen kann die erste Zwischenisolationsschicht 443 als eine erste obere Teil-Pufferschicht 445a fungieren. Dementsprechend kann die obere Pufferschicht 445 nur durch eine zweite obere Teil-Pufferschicht 445b und eine dritte obere Teil-Pufferschicht 445c eingerichtet sein. Jedoch ist die Konfiguration der oberen Pufferschicht 445 nicht auf die in 6 dargestellte Konfiguration beschränkt.
  • Die dritte Ausführungsform schlägt eine Konfiguration zum Erhöhen der Schwellenspannung des ersten Schalt-Dünnschichttransistors ST-1 durch Reduzieren der Dicke einer anorganischen isolierenden Schicht, die zwischen der zweiten Lichtabschirmungsstruktur BSM-2 und der zweiten Oxidhalbleiterstruktur 432 eingerichtet ist, vor.
  • Wenn der Abstand zwischen der zweiten Lichtabschirmungsstruktur BSM-2 und der zweiten Oxidhalbleiterstruktur 432 verringert ist, wird eine zwischen den beiden Schichten erzeugte parasitäre Kapazität erhöht, und solchermaßen kann die Schwellenspannung des ersten Schalt-Dünnschichttransistors ST-1 erhöht sein. Außerdem kann, da die zweite Lichtabschirmungsstruktur BSM-2 eine Halbleitermaterialschicht aufweist, die mit positiven P-Typ-Ionen dotiert ist, die Schwellenspannung noch weiter erhöht sein.
  • Dementsprechend kann es, wenn der in der dritten Ausführungsform offenbare erste Schalt-Dünnschichttransistor ST-1 als ein Abtast-Transistor verwendet wird, möglich sein, die Schwellenspannung des Abtast-Transistors in einfacher Weise zu erhöhen.
  • Darüber hinaus kann die zweite Lichtabschirmungsstruktur BSM-2 auf der gleichen Schicht angeordnet sein wie eine erste Lichtabschirmungsstruktur BSM-1 und dabei die gleiche Stapelstruktur aufweisen wie die der ersten Lichtabschirmungsstruktur BSM-1, anders als bei der ersten Ausführungsform, und solchermaßen kann die Anzahl von Maskenprozessen reduziert sein.
  • Die erste Lichtabschirmungsstruktur BSM-1 und die zweite Lichtabschirmungsstruktur BSM-2 können, zusammen mit einer zweiten Elektrode 450B eines Speicherkondensators, auf der ersten Zwischenisolationsschicht 443 angeordnet sein. Dementsprechend können die erste Lichtabschirmungsstruktur BSM-1, die zweite Lichtabschirmungsstruktur BSM-2 und die zweite Elektrode 450B des Speicherkondensators unter Verwendung einer Maske gleichzeitig gebildet werden. Darüber hinaus können die erste Lichtabschirmungsstruktur BSM-1 und die zweite Lichtabschirmungsstruktur BSM-2 gleichzeitig in einem Maskenprozess unter Verwendung einer Halbtonmaske gebildet werden, unter der Bedingung, dass eine Metallmaterialschicht und eine Halbleitermaterialschicht nacheinander abgeschieden worden sind. Dementsprechend kann die Anzahl der Maskenprozesse reduziert sein.
  • In der dritten Ausführungsform kann die zweite Lichtabschirmungsstruktur BSM-2 elektrisch mit der dritten Gate-Elektrode 433 verbunden sein, wodurch ein Doppel-Gate gebildet wird.
  • Hierbei kann ein Ansteuerungs-Dünnschichttransistor DT eine Konfiguration aufweisen, die identisch zu der in der ersten Ausführungsform offenbarten Konfiguration identisch ist, abgesehen davon, dass die erste Lichtabschirmungsstruktur BSM-1 auf der ersten Zwischenisolationsschicht 443 angeordnet ist und die obere Pufferschicht 445 eine Stapelstruktur aus der zweiten oberen Teil-Pufferschicht 445b und der dritten oberen Teil-Pufferschicht 445c aufweist.
  • Kurz gesagt ist in der dritten Ausführungsform eine Konfiguration vorgeschlagen, in der die erste Lichtabschirmungsstruktur BSM-1 und die zweite Lichtabschirmungsstruktur BSM-2 auf der gleichen Schicht eingerichtet sind, wodurch eine Verringerung der Anzahl von Herstellungsprozessen und eine Erhöhung der Schwellenspannung des ersten Schalt-Dünnschichttransistors ST-1 erzielt wird.
  • Wie aus der obigen Beschreibung hervorgeht, weist ein Pixel der Anzeigevorrichtung gemäß jeder der Ausführungsformen der vorliegenden Offenbarung einen Ansteuerungs-Dünnschichttransistor und einen Schalt-Dünnschichttransistor auf, wodurch ein Leckstrom in einem Aus-Zustand blockiert ist. Dementsprechend kann eine Reduzierung des Stromverbrauchs erzielt werden. Darüber hinaus kann der Ansteuerungs-Dünnschichttransistor eine Struktur aufweisen, die in der Lage ist, einen s-Faktor zu erhöhen, und solchermaßen kann ein Dünnschichttransistor-Matrixsubstrat bereitgestellt werden, das in der Lage ist, eine freie Graustufendarstellung bei niedrigen Graustufen zu erzielen. Darüber hinaus kann ein Dünnschichttransistor bereitgestellt werden, der in der Lage ist, eine Schwellenspannung des Ansteuerungs-Dünnschichttransistors in dem Pixel auf einen vorher festgelegten Zielwert oder mehr zu erhöhen. Des Weiteren kann eine Mehrzahl von in dem Pixel angeordneten Schalt-Dünnschichttransistoren jeweils verschiedene Schwellenspannungen aufweisen, und solchermaßen kann jeder von den Schalt-Dünnschichttransistoren geeignete Eigenschaften aufweisen, die für eine Funktion davon geeignet sind.
  • Effekte der vorliegenden Offenbarung sind nicht auf die oben beschriebenen Effekte beschränkt. Weitere Effekte, die in der vorliegenden Offenbarung nicht beschrieben sind, können vom Fachmann aus den beigefügten Ansprüchen ohne Weiteres verstanden werden.
  • Es wird anerkannt, dass der technische Geist der vorliegenden Offenbarung hierin nur zum Zwecke der Darstellung durch die obige Beschreibung und die begleitenden Zeichnungen beschrieben wurde, und dass Kombination, Abtrennung, Substitution und Modifikationen von Komponenten von den Fachleuten vorgenommen werden können, ohne von dem Anwendungsbereich der vorliegenden Offenbarung abzuweichen. Daher sind die beispielhaften Ausführungsformen der vorliegenden Offenbarung nur zu veranschaulichenden Zwecken bereitgestellt, und es ist nicht beabsichtigt, dass sie den technischen Geist der vorliegenden Offenbarung einschränken. Der Anwendungsbereich des technischen Geistes der vorliegenden Offenbarung ist nicht hierauf beschränkt. Der Schutzbereich der vorliegenden Offenbarung sollte basierend auf den beigefügten Ansprüchen ausgelegt werden, und es sollte anerkannt werden, dass alle technischen Ideen, die in einen Bereich der Ansprüche fallen, in dem Schutzbereich der vorliegenden Offenbarung enthalten sind.
  • ZITATE ENTHALTEN IN DER BESCHREIBUNG
  • Diese Liste der vom Anmelder aufgeführten Dokumente wurde automatisiert erzeugt und ist ausschließlich zur besseren Information des Lesers aufgenommen. Die Liste ist nicht Bestandteil der deutschen Patent- bzw. Gebrauchsmusteranmeldung. Das DPMA übernimmt keinerlei Haftung für etwaige Fehler oder Auslassungen.
  • Zitierte Patentliteratur
    • KR 1020220095396 [0001]

Claims (22)

  1. Ein Dünnschichttransistor-Matrixsubstrat, aufweisend: ein Substrat (410), das einen aktiven Bereich (AA) und einen nicht-aktiven Bereich (NA), der um den aktiven Bereich (AA) herum angeordnet ist, aufweist; und einen ersten Dünnschichttransistor (DT), der auf dem Substrat (410) angeordnet ist, wobei der erste Dünnschichttransistor (DT) aufweist: eine obere Pufferschicht (445), die auf dem Substrat (410) angeordnet ist und dabei mindestens eine anorganische isolierende Schicht aufweist; eine erste Oxidhalbleiterstruktur (474), die auf der oberen Pufferschicht (445) angeordnet ist; eine erste Gate-Elektrode (478), die über der ersten Oxidhalbleiterstruktur (474) angeordnet ist und dabei die erste Oxidhalbleiterstruktur (474) überlappt, und eine erste Source-Elektrode (479S) und eine erste Drain-Elektrode (479D), die elektrisch mit der ersten Oxidhalbleiterstruktur (474) verbunden sind; und eine erste Lichtabschirmungsstruktur (BSM-1), die unter der ersten Oxidhalbleiterstruktur (474) angeordnet ist und dabei die erste Oxidhalbleiterstruktur (474) überlappt, wobei die erste Lichtabschirmungsstruktur (BSM-1) eine Halbleitermaterialschicht aufweist.
  2. Das Dünnschichttransistor-Matrixsubstrat gemäß Anspruch 1, ferner aufweisend: einen zweiten Dünnschichttransistor (ST1), der auf der oberen Pufferschicht (445) angeordnet ist, wobei der zweite Dünnschichttransistor (ST1) aufweist: eine zweite Oxidhalbleiterstruktur (432), die auf dem Substrat (410) angeordnet ist; eine zweite Gate-Elektrode (433), die über der zweiten Oxidhalbleiterstruktur (432) angeordnet ist und dabei die zweite Oxidhalbleiterstruktur (432) überlappt, und eine zweite Source-Elektrode (434S) und eine zweite Drain-Elektrode (434D), die elektrisch mit der zweiten Oxidhalbleiterstruktur (432) verbunden sind; und eine zweite Lichtabschirmungsstruktur (BSM-2), die unter der zweiten Oxidhalbleiterstruktur (432) angeordnet ist und dabei die zweite Oxidhalbleiterstruktur (432) überlappt, wobei die zweite Lichtabschirmungsstruktur (BSM-2) eine Halbleitermaterialschicht aufweist.
  3. Das Dünnschichttransistor-Matrixsubstrat gemäß Anspruch 1 oder 2, ferner aufweisend: einen dritten Dünnschichttransistor (ST2), der auf dem Substrat (410) angeordnet ist, wobei der dritte Dünnschichttransistor (ST2) aufweist: eine dritte Oxidhalbleiterstruktur (482), die auf der oberen Pufferschicht (445) angeordnet ist; eine dritte Gate-Elektrode (488), die über der dritten Oxidhalbleiterstruktur (482) angeordnet ist und dabei die dritte Oxidhalbleiterstruktur (482) überlappt, und eine dritte Source-Elektrode (484S) und eine dritte Drain-Elektrode (484D), die elektrisch mit der dritten Oxidhalbleiterstruktur (482) verbunden sind; und eine dritte Lichtabschirmungsstruktur (BSM-3), die unter der dritten Oxidhalbleiterstruktur (482) angeordnet ist und die dritte Oxidhalbleiterstruktur (482) überlappt.
  4. Das Dünnschichttransistor-Matrixsubstrat gemäß einem der Ansprüche 1 bis 3, ferner aufweisend: einen vierten Dünnschichttransistor (GT), der auf dem Substrat (410) angeordnet ist, wobei der vierte Dünnschichttransistor (GT) aufweist: eine untere Pufferschicht (411), die auf dem Substrat (410) angeordnet ist und dabei mindestens eine isolierende Schicht aufweist; eine polykristalline Halbleiterstruktur (414), die auf der unteren Pufferschicht (411) angeordnet ist; und eine vierte Gate-Elektrode (416), die über der polykristallinen Halbleiterstruktur (414) angeordnet ist und dabei die polykristalline Halbleiterstruktur (414) überlappt, und eine vierte Source-Elektrode (417S) und eine vierte Drain-Elektrode (417D), die elektrisch mit der polykristallinen Halbleiterstruktur (414) verbunden sind.
  5. Das Dünnschichttransistor-Matrixsubstrat gemäß einem der Ansprüche 1 bis 4, wobei eine erste parasitäre Kapazität (Cbuf), die zwischen der ersten Lichtabschirmungsstruktur (BSM-1) und der ersten Oxidhalbleiterstruktur (474) erzeugt wird, größer ist als eine zweite parasitäre Kapazität (Cgi), die zwischen der ersten Gate-Elektrode (478) und der ersten Oxidhalbleiterstruktur (474) erzeugt wird.
  6. Das Dünnschichttransistor-Matrixsubstrat gemäß Anspruch 5, ferner aufweisend: eine erste isolierende Schicht (446), die zwischen der ersten Oxidhalbleiterstruktur (474) und der ersten Gate-Elektrode (478) angeordnet ist; und eine zweite isolierende Schicht (445, 445a, 445b), die zwischen der ersten Oxidhalbleiterstruktur (474) und der ersten Lichtabschirmungsstruktur (BSM-1) angeordnet ist, wobei eine Dicke der ersten isolierenden Schicht (446) größer ist als eine Dicke der zweiten isolierenden Schicht (445, 445a, 445b).
  7. Das Dünnschichttransistor-Matrixsubstrat gemäß Anspruch 5 oder 6, ferner aufweisend: eine erste isolierende Schicht (446), die zwischen der ersten Oxidhalbleiterstruktur (474) und der ersten Gate-Elektrode (478) angeordnet ist; und eine zweite isolierende Schicht (445, 445a, 445b), die zwischen der ersten Oxidhalbleiterstruktur (474) und der ersten Lichtabschirmungsstruktur (BSM-1) angeordnet ist, wobei eine Permittivität der zweiten isolierenden Schicht (445, 445a, 445b) größer ist als eine Permittivität der ersten isolierenden Schicht (446).
  8. Das Dünnschichttransistor-Matrixsubstrat gemäß Anspruch 3, wobei: jede von der ersten Oxidhalbleiterstruktur (474), der zweiten Oxidhalbleiterstruktur (432) und der dritten Oxidhalbleiterstruktur (482) aus einem N-Typ-Halbleitermaterial gebildet ist; und die Halbleitermaterialschicht aus einem P-Typ-Halbleitermaterial hergestellt ist.
  9. Das Dünnschichttransistor-Matrixsubstrat gemäß Anspruch 3, wobei: mindestens eine von der ersten Lichtabschirmungsstruktur (BSM-1), der zweiten Lichtabschirmungsstruktur (BSM-2) oder der dritten Lichtabschirmungsstruktur (BSM-3) ferner aufweist: eine Metallstruktur; und die Halbleitermaterialschicht, die auf die Metallstruktur geschichtet ist.
  10. Das Dünnschichttransistor-Matrixsubstrat gemäß Anspruch 9, wobei die zweite Lichtabschirmungsstruktur (BSM-2) eine Struktur aufweist, in der die Metallstruktur und die Halbleitermaterialschicht gestapelt sind, und die dritte Lichtabschirmungsstruktur (BSM-3) nur durch die Metallstruktur eingerichtet ist.
  11. Das Dünnschichttransistor-Matrixsubstrat gemäß Anspruch 7, ferner aufweisend: mindestens eine Zwischenisolationsschicht (443, 444, 445a), die zwischen der ersten Lichtabschirmungsstruktur (BSM-1) und der zweiten Lichtabschirmungsstruktur (BSM-2) angeordnet ist, wobei die zweite Lichtabschirmungsstruktur (BSM-2) und die dritte Lichtabschirmungsstruktur (BSM-3) auf einer gleichen Schicht angeordnet sind.
  12. Das Dünnschichttransistor-Matrixsubstrat gemäß Anspruch 2, wobei die erste Lichtabschirmungsstruktur (BSM-1) und die zweite Lichtabschirmungsstruktur (BSM-2) auf einer gleichen Schicht angeordnet sind.
  13. Das Dünnschichttransistor-Matrixsubstrat gemäß Anspruch 3, wobei der erste Dünnschichttransistor (DT) ein Ansteuerungs-Dünnschichttransistor (DT) ist, der zum Ansteuern eines Pixels eingerichtet ist, und jeder von dem zweiten Dünnschichttransistor (ST1) und dem dritten Dünnschichttransistor (ST2) ein Schalt-Dünnschichttransistor ist.
  14. Das Dünnschichttransistor-Matrixsubstrat gemäß einem der Ansprüche 1 bis 13, wobei die erste Lichtabschirmungsstruktur (BSM-1) in die obere Pufferschicht (445) eingebettet ist.
  15. Das Dünnschichttransistor-Matrixsubstrat gemäß Anspruch 14, wobei die obere Pufferschicht (445) eine Mehrzahl von oberen Teil-Pufferschichten (445a, 445b, 445c) aufweist und die oberen Teil-Pufferschichten (445a, 445b, 445c) an einem oberen bzw. einem unteren Ende der ersten Lichtabschirmungsstruktur (BSM-1) angeordnet sind.
  16. Das Dünnschichttransistor-Matrixsubstrat gemäß Anspruch 10, wobei der zweite Dünnschichttransistor (ST1) ein Schalt-Dünnschichttransistor ist, der elektrisch mit der ersten Gate-Elektrode (478) des ersten Dünnschichttransistors (DT) verbunden ist.
  17. Das Dünnschichttransistor-Matrixsubstrat gemäß Anspruch 4, wobei der vierte Dünnschichttransistor (GT) in mindestens einem von dem nicht-aktiven Bereich (NA) oder dem aktiven Bereich (AA) angeordnet ist und der erste Dünnschichttransistor (DT) an einem Pixel in dem aktiven Bereich (AA) angeordnet ist.
  18. Das Dünnschichttransistor-Matrixsubstrat gemäß einem der Ansprüche 1 bis 17, wobei die erste Lichtabschirmungsstruktur (BSM-1) elektrisch mit einer von der ersten Source-Elektrode (479S) und der ersten Drain-Elektrode (479D) verbunden ist.
  19. Das Dünnschichttransistor-Matrixsubstrat gemäß Anspruch 9, wobei ein Reflexionsvermögen der Halbleitermaterialschicht geringer ist als ein Reflexionsvermögen der Metallstruktur.
  20. Das Dünnschichttransistor-Matrixsubstrat gemäß Anspruch 4, wobei die polykristalline Halbleiterstruktur (414) und die Halbleitermaterialschicht mit P-Typ-Verunreinigungsionen dotiert sind.
  21. Ein Dünnschichttransistor-Matrixsubstrat, aufweisend: ein Substrat (410), das einen aktiven Bereich (AA) und einen nicht-aktiven Bereich (NA), der um den aktiven Bereich (AA) herum angeordnet ist, aufweist; und einen Schalt-Dünnschichttransistor (ST1, ST2), der auf dem Substrat (410) angeordnet ist, wobei der Schalt-Dünnschichttransistor (ST1, ST2) aufweist: eine Pufferschicht (445), die auf dem Substrat (410) angeordnet ist; eine Oxidhalbleiterstruktur (474, 432), die auf der Pufferschicht (445) angeordnet ist; eine Gate-Elektrode (433, 488), die über der Oxidhalbleiterstruktur (474, 432) angeordnet ist und dabei die Oxidhalbleiterstruktur (474, 432) überlappt; eine Source-Elektrode (434S, 484S) und eine Drain-Elektrode (434D, 484D), die elektrisch mit der Oxidhalbleiterstruktur (474, 432) verbunden sind; und eine Lichtabschirmungsstruktur (BSM-2, BSM3), die unter der Oxidhalbleiterstruktur (474, 432) angeordnet ist und dabei eine Halbleitermaterialschicht aufweist.
  22. Eine Anzeigevorrichtung, aufweisend: das Dünnschichttransistor-Matrixsubstrat gemäß einem der Ansprüche 1 bis 21; und einen Lichtemittierende-Vorrichtung-Teil (460), der eine Anode (456), die auf dem Substrat (410) angeordnet ist, eine Kathode (463), die der Anode (456) gegenüberliegt, und eine lichtemittierende Schicht (462), die zwischen der Anode (456) und der Kathode (463) angeordnet ist, aufweist.
DE102023120144.1A 2022-08-01 2023-07-28 Oxidhalbleiterstruktur aufweisendes dünnschichttransistormatrixsubstrat und dasselbe aufweisende anzeigevorrichtung Pending DE102023120144A1 (de)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR10-2022-0095396 2022-08-01
KR1020220095396A KR20240017547A (ko) 2022-08-01 2022-08-01 산화물 반도체 패턴을 포함하는 박막 트랜지스터 어레이 기판 및 이를 포함하는 표시 장치

Publications (1)

Publication Number Publication Date
DE102023120144A1 true DE102023120144A1 (de) 2024-02-01

Family

ID=87852143

Family Applications (1)

Application Number Title Priority Date Filing Date
DE102023120144.1A Pending DE102023120144A1 (de) 2022-08-01 2023-07-28 Oxidhalbleiterstruktur aufweisendes dünnschichttransistormatrixsubstrat und dasselbe aufweisende anzeigevorrichtung

Country Status (7)

Country Link
US (1) US20240038902A1 (de)
JP (1) JP2024020179A (de)
KR (1) KR20240017547A (de)
CN (1) CN117500313A (de)
DE (1) DE102023120144A1 (de)
GB (1) GB2622682A (de)
TW (1) TW202407997A (de)

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20220095396A (ko) 2020-12-29 2022-07-07 삼성디스플레이 주식회사 조성물, 이를 이용한 양자점 층 형성 방법, 이로부터 형성된 양자점 층 및 이를 포함하는 발광 소자

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102087029B1 (ko) * 2013-02-13 2020-03-10 엘지디스플레이 주식회사 표시장치 및 이의 제조방법
KR102068089B1 (ko) * 2013-06-28 2020-01-20 엘지디스플레이 주식회사 산화물 반도체 박막 트랜지스터, 제조방법 및 이를 구비한 표시장치용 어레이 기판 및 제조방법
KR102174962B1 (ko) * 2013-09-24 2020-11-06 엘지디스플레이 주식회사 어레이 기판 및 이의 제조 방법
KR102148478B1 (ko) * 2013-12-24 2020-08-26 엘지디스플레이 주식회사 산화물 반도체를 적용한 박막 트랜지스터 어레이 기판 및 그 제조방법
KR102141557B1 (ko) * 2013-12-26 2020-08-05 엘지디스플레이 주식회사 어레이 기판
KR102507121B1 (ko) * 2016-06-30 2023-03-07 엘지디스플레이 주식회사 게이트 구동 회로 및 이를 포함하는 디스플레이 장치

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20220095396A (ko) 2020-12-29 2022-07-07 삼성디스플레이 주식회사 조성물, 이를 이용한 양자점 층 형성 방법, 이로부터 형성된 양자점 층 및 이를 포함하는 발광 소자

Also Published As

Publication number Publication date
JP2024020179A (ja) 2024-02-14
CN117500313A (zh) 2024-02-02
GB202311289D0 (en) 2023-09-06
KR20240017547A (ko) 2024-02-08
US20240038902A1 (en) 2024-02-01
TW202407997A (zh) 2024-02-16
GB2622682A (en) 2024-03-27

Similar Documents

Publication Publication Date Title
DE102018112532B4 (de) Dünnfilmtransistor, Gate-Treiber der diesen aufweist, und Anzeigevorrichtung, die den Gate-Treiber aufweist
DE102014118009B4 (de) Anordnungssubstrat
DE102019129838A1 (de) Anzeigevorrichtung
DE102012108165B4 (de) Array-Substrat für Streufeldschaltung-Modus-Flüssigkristallanzeigevorrichtung und Verfahren zum Herstellen desselben
DE102017118122B4 (de) Anordnungssubstrat und Herstellungsverfahren hierfür, sowie Anzeigetafel
DE112015005620B4 (de) Dünnschichttransistorarraysubstrat
DE102014020047B3 (de) Halbleitervorrichtung
DE102005020939A1 (de) Organisches Elektrolumineszenz-Bauteil und Herstellverfahren für dieses
DE102018128304A1 (de) Organische Licht-emittierende Anzeigevorrichtung
DE10360454A1 (de) Organische Elektrolumineszenz-Anzeigevorrichtung mit aktiver Matrix und Verfahren zu deren Herstellung
DE112020005601T5 (de) Anzeigesubstrat und Anzeigevorrichtung
DE102006060734B4 (de) Flüssigkristalldisplay und Verfahren zu dessen Herstellung
DE102021116361A1 (de) Anzeigevorrichtung
DE112018003955T5 (de) Anzeigevorrichtung, verfahren zum herstellen der anzeigevorrichtung und eine elektronische vorrichtung
DE102022128828B4 (de) Dünnschichttransistor und anzeigevorrichtung, die diesen enthält
DE112017004423T5 (de) Aktivmatrixsubstrat und Verfahren zu dessen Herstellung
DE102021128989A1 (de) Organische lichtemittierende anzeigevorrichtung
DE102019134179A1 (de) Anzeigevorrichtung
DE112018005219T5 (de) Anzeigevorrichtung und elektronisches Gerät
DE112021003014T5 (de) Anzeigefeld und Anzeigevorrichtung
DE112018000567T5 (de) Aktivmatrixsubstrat und anzeigevorrichtung, die dieses verwendet
DE102023120144A1 (de) Oxidhalbleiterstruktur aufweisendes dünnschichttransistormatrixsubstrat und dasselbe aufweisende anzeigevorrichtung
DE102022130909A1 (de) Lichtemittierende anzeigevorrichtung
DE102022132775A1 (de) Pixeltreiberschaltung, anzeigetafel, und anzeigevorrichtung
DE102023122694A1 (de) Dünnschichttransistorarraysubstrat, das ein oxidhalbleitermuster aufweist, und dieses aufweisende anzeigevorrichtung

Legal Events

Date Code Title Description
R012 Request for examination validly filed