TW202407997A - 包含氧化物半導體圖案的薄膜電晶體陣列基板及包含該基板的顯示裝置 - Google Patents

包含氧化物半導體圖案的薄膜電晶體陣列基板及包含該基板的顯示裝置 Download PDF

Info

Publication number
TW202407997A
TW202407997A TW112125747A TW112125747A TW202407997A TW 202407997 A TW202407997 A TW 202407997A TW 112125747 A TW112125747 A TW 112125747A TW 112125747 A TW112125747 A TW 112125747A TW 202407997 A TW202407997 A TW 202407997A
Authority
TW
Taiwan
Prior art keywords
thin film
film transistor
oxide semiconductor
pattern
semiconductor pattern
Prior art date
Application number
TW112125747A
Other languages
English (en)
Inventor
崔聖主
高永賢
丁燦墉
徐廷錫
朴在潤
任曙延
鄭進元
Original Assignee
南韓商Ｌｇ顯示器股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 南韓商Ｌｇ顯示器股份有限公司 filed Critical 南韓商Ｌｇ顯示器股份有限公司
Publication of TW202407997A publication Critical patent/TW202407997A/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78696—Thin film transistors, i.e. transistors with a channel being at least partly a thin film characterised by the structure of the channel, e.g. multichannel, transverse or longitudinal shape, length or width, doping structure, or the overlap or alignment between the channel and the gate, the source or the drain, or the contacting structure of the channel
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/126—Shielding, e.g. light-blocking means over the TFTs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/121—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements
    • H10K59/1213—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements the pixel elements being TFTs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1222—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer
    • H01L27/1225—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer with semiconductor materials not belonging to the group IV of the periodic table, e.g. InGaZnO
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
    • H01L29/78633—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device with a light shield
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78651—Silicon transistors
    • H01L29/7866—Non-monocrystalline silicon transistors
    • H01L29/78672—Polycrystalline or microcrystalline silicon transistor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K50/00—Organic light-emitting devices
    • H10K50/10—OLEDs or polymer light-emitting diodes [PLED]
    • H10K50/11—OLEDs or polymer light-emitting diodes [PLED] characterised by the electroluminescent [EL] layers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K50/00—Organic light-emitting devices
    • H10K50/80—Constructional details
    • H10K50/805—Electrodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/124—Insulating layers formed between TFT elements and OLED elements
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K2102/00—Constructional details relating to the organic devices covered by this subclass
    • H10K2102/301—Details of OLEDs
    • H10K2102/351—Thickness

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Geometry (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Optics & Photonics (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Thin Film Transistor (AREA)
  • Liquid Crystal (AREA)
  • Electroluminescent Light Sources (AREA)

Abstract

本發明提供一種驅動薄膜電晶體及一種開關薄膜電晶體，該些薄膜電晶體均使用氧化物半導體圖案作為其主動層。該驅動薄膜電晶體及該開關薄膜電晶體各自包括遮光圖案。每個遮光圖案包含摻雜有P型雜質離子的半導體材料層。透過包含半導體材料層的遮光圖案，該驅動薄膜電晶體及該開關薄膜電晶體實現了閾電壓的增加，從而確保了設計的自由度。

Description

包含氧化物半導體圖案的薄膜電晶體陣列基板及包含該基板的顯示裝置
本發明是關於一種包含氧化物半導體圖案的薄膜電晶體的陣列基板，更具體地，是關於一種能使設置在基板上的薄膜電晶體實現低灰度表現、漏電流的阻擋以及閾值電壓增加的薄膜電晶體陣列基板及包含該基板的顯示裝置。具體地，本發明關於一種顯示裝置，其中，驅動薄膜電晶體的s因子值得到增加，從而能夠實現快速的導通/關斷操作，同時實現寬範圍的灰度表現。
近來，隨著多媒體的進步，平板顯示裝置的重要性有所增加。為了應付這種狀況，諸如液晶顯示裝置、電漿顯示裝置、有機發光顯示裝置等的平板顯示裝置正在商業化。在此類的平板顯示裝置中，目前主要使用的是有機發光顯示裝置，因為該顯示裝置具有快速反應時間、高亮度以及寬視角。
在此類的有機發光裝置中，複數個像素設置在矩陣中，並且每個像素包括以有機發光層為代表的發光裝置部及以薄膜電晶體（以下稱為「TFT」）為代表的像素電路部。像素電路部包括配置以透過供應驅動電流來操作有機發光元件的驅動TFT、以及配置以向驅動TFT供應閘極信號的開關TFT。
另外，配置以向每個像素提供閘極信號的閘極驅動電路部可以設置在有機發光顯示裝置的非主動區中。
有鑒於此，本發明是關於一種陣列基板及一種包含該基板的顯示裝置，其中，該陣列基板包括：設置在子像素的像素電路部處並配置以阻擋在關斷狀態下的漏電流的薄膜電晶體；以及配置以在低灰階下實現自由灰度表現的薄膜電晶體。
因此，本發明提供一種包含氧化物半導體圖案的薄膜電晶體陣列基板以及包含該基板的顯示裝置，其基本上消除了由於現有技術的限制及缺點而導致的一個或多個問題。
本發明的目的在於提供一種包含薄膜電晶體的陣列基板及包含該基板的顯示裝置，該薄膜電晶體能夠在使用氧化物半導體圖案作為其主動層的同時表現出阻擋在關斷狀態下漏電流的高度效果、確保等於或大於目標值的閾值電壓、實現低灰階下的自由灰度表現、以及確保增加的s因子值。
本發明另外的優點、目的以及特徵將在以下的說明書中部分地描述，並且部分內容對於所屬技術領域中具有通常知識者而言將變得顯而易見，或者可以從本發明的實踐中獲知。本發明的目的及其他優點可以透過在說明書、申請專利範圍以及所附圖式中特別指出的結構來實現和獲得。
為了實現這些目的和其他優點，並且根據本發明的目的，如本文中所體現和廣泛描述地，提供了一種薄膜電晶體陣列基板，包括：基板，包含主動區和設置在主動區周圍的非主動區；以及第一薄膜電晶體，其包含：上緩衝層，設置在基板上，並包含至少一無機絕緣層；第一氧化物半導體圖案，設置在上緩衝層上；第一閘極電極及第一源極電極和第一汲極電極，第一閘極電極設置在第一氧化物半導體圖案上方並與第一氧化物半導體圖案重疊，第一源極電極和第一汲極電極電性連接到第一氧化物半導體圖案；以及第一遮光圖案，設置在第一氧化物半導體圖案下方並與第一氧化物半導體圖案重疊，且包含半導體材料層。
薄膜電晶體陣列基板可以進一步包括第二薄膜電晶體，其包含：第二氧化物半導體圖案，設置在上緩衝層上；第二閘極電極及第二源極電極和第二汲極電極，第二閘極電極設置在第二氧化物半導體圖案上方並與第二氧化物半導體圖案重疊，第二源極電極和第二汲極電極電性連接到第二氧化物半導體圖案；以及第二遮光圖案，設置在第二氧化物半導體圖案下方並與第二氧化物半導體圖案重疊，且包含半導體材料層。
薄膜電晶體陣列基板可以進一步包括第三薄膜電晶體，其包含：第三氧化物半導體圖案，設置在上緩衝層上；第三閘極電極及第三源極電極和第三汲極電極，第三閘極電極設置在第三氧化物半導體圖案上方並與第三氧化物半導體圖案重疊，第三源極電極和第三汲極電極電性連接到第三氧化物半導體圖案；以及第三遮光圖案，設置在第三氧化物半導體圖案下方並與第三氧化物半導體圖案重疊。
薄膜電晶體陣列基板可以進一步包括第四薄膜電晶體，其包含：下緩衝層，設置在基板上，並包含至少一絕緣層；多晶半導體圖案，設置在下緩衝層上；以及第四閘極電極及第四源極電極和第四汲極電極，第四閘極電極設置在多晶半導體圖案上方並與多晶半導體圖案重疊，第四源極電極和第四汲極電極電性連接到多晶半導體圖案。
在第一遮光圖案與第一氧化物半導體圖案之間產生的第一寄生電容可以大於在第一閘極電極與第一氧化物半導體圖案之間產生的第二寄生電容。
設置在第一氧化物半導體圖案與第一閘極電極之間的第一絕緣層的厚度可以大於設置在第一氧化物半導體圖案與第一遮光圖案之間的第二絕緣層的厚度。
設置在第一氧化物半導體圖案與第一遮光圖案之間的第二絕緣層的電容率可以大於設置在第一氧化物半導體圖案與第一閘極電極之間的第一絕緣層的電容率。
第一氧化物半導體圖案、第二氧化物半導體圖案以及第三氧化物半導體圖案均可以由N型半導體材料製成。半導體材料層可以由P型半導體材料製成。
第一遮光圖案、第二遮光圖案以及第三遮光圖案的至少其中之一可以進一步包括金屬圖案。半導體材料層可以堆疊在金屬圖案上。
第二遮光圖案可以具有金屬圖案與半導體材料層於其中堆疊的結構。第三遮光圖案可以僅由金屬圖案構成。
薄膜電晶體陣列基板可以進一步包括設置在第一遮光圖案與第二遮光圖案之間的至少一層間絕緣層。第二遮光圖案與第三遮光圖案可以設置在同一層上。
第一遮光圖案與第二遮光圖案可以設置在同一層上。
第一薄膜電晶體可以是配置以驅動子像素的驅動薄膜電晶體。第二薄膜電晶體及第三薄膜電晶體均可以是開關薄膜電晶體。
第一遮光圖案可以具有嵌入在上緩衝層中的結構。
上緩衝層可以包括複數個次上緩衝層，並且該些次上緩衝層可以分別設置在第一遮光圖案的上端和下端。
第二薄膜電晶體可以電性連接至第一薄膜電晶體的第一閘極電極。
第四薄膜電晶體可以設置在非主動區和主動區的其中之一中，並且第一薄膜電晶體可以設置在主動區的子像素處。
第一遮光圖案可以電性連接至第一源極電極和第一汲極電極的其中之一。
半導體材料層的反射率可以低於金屬圖案的反射率。
多晶半導體圖案和半導體材料層可以摻雜有P型雜質離子。
在本發明的另一個態樣中，提供了一種薄膜電晶體陣列基板，包括：基板，包含主動區和設置在主動區周圍的非主動區；以及設置在基板上的開關薄膜電晶體，其中，該開關薄膜電晶體包含：緩衝層，設置在基板上；氧化物半導體圖案，設置在緩衝層上；閘極電極，設置在氧化物半導體圖案上方並與氧化物半導體圖案重疊；源極電極和汲極電極，電性連接至氧化物半導體圖案；以及遮光圖案，設置在氧化物半導體圖案下方，並包含半導體材料層。
在本發明的另一個態樣中，提供了一種包含薄膜電晶體陣列基板及發光裝置部的顯示裝置。該發光裝置部包含：陽極，設置在基板上；陰極，面向陽極；以及發光層，設置在陽極與陰極之間。
本發明的目的不限於上述目的，並且所屬技術領域中具有通常知識者根據以下詳細描述將更清楚地理解發明尚未描述的其他目的。
本發明的優點和特徵以及實現該些優點和特徵的方法將透過以下參照圖式詳細描述的實施例變得更加清楚。然而，本發明可以用各種不同形式實施，並且不受限於本文描述的實施例。更確切地，提供這些實施例是為了使本發明更加透徹和完整，並將本發明的範圍充分地傳達給本發明所屬技術領域中具有通常知識者。
在用於解釋本發明的示例性實施例的圖式中，例如，示出的形狀、尺寸、比例、角度和數量僅以示例的方式給出，因此不限於本發明的揭露內容。在整個說明書中，相同的元件符號表示相同的構成元件。另外，在本發明以下的說明書中，當併入本文的已知功能和配置的詳細描述可能使本發明的主題變得更加不明確時，將省略該詳細描述。除非與術語「僅」一起使用，否則本說明書中所使用的術語「包括」、「包含」及/或「具有」並不排除其他元件的存在或添加。除非上下文清楚地另有說明，否則單數形式也旨在包括複數形式。
在對本發明的各個實施例中包括的構成元件的解釋中，即使沒有明確的描述，這些構成元件也被解釋為包括誤差範圍。
在本發明的各種實施例的描述中，當描述位置關係時，例如，當使用「上」、「上方」、「下方」、「旁邊」等描述兩個部件之間的位置關係時，除非使用術語「直接」或「接近」，否則一個或多個其他部件可以位於兩個部件之間。
在本發明的各種實施例的描述中，當描述時間關係時，例如，當使用「之後」、「隨後」、「下一個」、「之前」等描述兩個動作之間的時間關係時，除非與其一起使用術語「直接」或「正好」，否則該些動作可以不連續地發生。
可以理解的是，雖然這裡可以使用術語「第一」、「第二」等來描述各種元件，但是這些元件不受這些術語的限制。這些術語僅用於區分一個元件與另一個元件。因此，在本說明書中，除非另有說明，否則在不超出本發明的技術範圍的情況下，「第一」所指的元件可以與「第二」所指的元件相同。
本發明的各個實施例的各個特徵可以部分地或全部地彼此耦接和組合，並且，各種技術關聯和操作模式都是可能的。這些不同的實施例可以彼此獨立地執行或者可以彼此關聯地執行。
- 第一實施例 -
以下，將參照所附圖式詳細描述本發明的第一實施例。
圖1是根據本發明一示例性實施例的顯示裝置100的示意性方塊圖；
圖2是圖1所示的子像素SP的示意性方塊圖。
如圖1所示，顯示裝置100包括：影像處理器110；劣化補償器150；記憶體160；時序控制器120；資料驅動器140；電源供應器180；閘極驅動器130；以及顯示面板PAN，其中形成有閘極驅動器130。具體地，顯示面板PAN的非主動區NA包含彎折區BA。顯示面板PAN可以在彎折區BA中折疊，因此可以減少其邊框。
影像處理器110輸出用於驅動各種裝置的驅動信號、以及從其外部供應的影像資料。
劣化補償器150基於從資料驅動器140供應的感測電壓Vsen對目前幀的每個子像素SP的輸入影像資料DATA進行調變，接著將調變後的影像資料供應給時序控制器120。
時序控制器120基於從影像處理器110輸入的驅動信號來產生並輸出用於控制閘極驅動器130的操作時序的閘極時序控制信號GDC、以及用於控制資料驅動器140的操作時序的影像資料DATA和資料時序控制信號DDC。
閘極驅動器130將掃描信號輸出到顯示面板PAN以回應從時序控制器120供應的閘極時序控制信號GDC。閘極驅動器130透過複數條閘極線GL1至GLm輸出掃描信號。具體地，閘極驅動器130可以配置以具有面板內閘極（GIP）的結構，其中薄膜電晶體堆疊在顯示裝置100中的基板上，顯示裝置100可以是有機電致發光顯示裝置。GIP可以包含複數個電路，例如移位暫存器、位準移位器等。
資料驅動器140將資料電壓輸出到顯示面板PAN以回應從時序控制器120輸入的影像資料DATA及資料時序控制信號DDC。資料驅動器140透過複數條資料線DL1至DLn輸出資料電壓。
電源供應器180輸出高電位驅動電壓EVDD、低電位驅動電壓EVSS等，並將輸出的驅動電壓EVDD、EVSS等供應給顯示面板PAN。高電位驅動電壓EVDD及低電位驅動電壓EVSS通過電源線供應給顯示面板PAN。
顯示面板PAN顯示與分別從資料驅動器140及閘極驅動器130供應的資料電壓和掃描信號以及從電源供應器180供應的電力對應的影像，其中，閘極驅動器130可以設置在非主動區NA中。
顯示面板PAN的主動區AA由複數個子像素SP構成，從而顯示實際影像。子像素SP包含紅色（R）子像素、綠色（G）子像素以及藍色（B）子像素，或者包含白色（W）子像素、紅色（R）子像素、綠色（G）子像素以及藍色（B）子像素。在這種情況下，可以將白色（W）、紅色（R）、綠色（G）以及藍色（B）子像素SP形成為具有相同的面積，或者可以將他們形成為分別具有不同的面積。
記憶體160不僅儲存劣化補償增益的查找表，而且還儲存每個子像素SP的有機發光元件的劣化補償時間點。在這種情況下，有機發光元件的劣化補償時間點可以是有機發光顯示面板被驅動的次數或者有機發光顯示面板被驅動的時間。
同時，如圖2所示，每個子像素SP可以連接到一條閘極線如閘極線GL1、一條資料線如資料線DL1、一條感測電壓讀出線如感測電壓讀出線SRL1、以及一條電源線如電源線PL1。子像素SP的電晶體及電容器的數量以及子像素SP的驅動方法根據子像素SP的電路配置來決定。
圖3是根據本發明該示例性實施例的顯示裝置100的子像素SP的電路圖。
如圖3所示，根據本發明該示例性實施例的顯示裝置100包括彼此相交的閘極線GL、資料線DL、電源線PL、以及感測線SL，從而界定子像素SP；並包括位於子像素SP處的驅動薄膜電晶體DT、發光元件D、儲存電容器Cst、第一開關薄膜電晶體ST-1、以及第二開關薄膜電晶體ST-2。
發光元件D可以包含：陽極，連接到第二節點N2；陰極，連接到低電位驅動電壓EVSS的輸入端子；以及有機發光層，設置在陽極與陰極之間。
驅動薄膜電晶體DT根據其閘極-源極電壓（Vgs）控制流過發光元件D的電流Id。驅動薄膜電晶體DT包含：閘極電極，連接到第一節點N1；汲極電極，連接到電源線PL以接收高電位驅動電壓EVDD；以及源極電極，連接到第二節點N2。
儲存電容器Cst連接在第一節點N1與第二節點N2之間。
當顯示面板被驅動時，第一開關薄膜電晶體ST-1將充入資料線DL的資料電壓Vdata施加到第一節點N1以回應掃描信號SCAN，從而導通驅動薄膜電晶體DT。在這種情況下，第一開關薄膜電晶體ST-1包含：閘極電極，連接到閘極線GL以接收掃描信號SCAN；汲極電極，連接到資料線DL以接收資料電壓Vdata；以及源極電極，連接到第一節點N1。已知第一開關薄膜電晶體ST-1比像素中其他的開關薄膜電晶體操作更靈敏。為此，需要提高第一開關薄膜電晶體ST-1的閾值電壓，以便易於控制第一開關薄膜電晶體ST-1。
第二開關薄膜電晶體ST-2藉由切換第二節點N2與感測電壓讀出線SRL之間的電流，將第二節點N2的源極電壓儲存在感測電壓讀出線SRL的感測電容器Cx中，以回應感測信號SEN。當顯示面板PAN被驅動時，第二開關薄膜電晶體ST-2藉由切換第二節點N2與感測電壓讀出線SRL之間的電流，將驅動薄膜電晶體DT的源極電壓重置為初始化電壓（Vpre），以回應感測信號SEN。在這種情況下，在第二開關薄膜電晶體ST-2中，其閘極電極連接至感測線SL，其汲極電極連接至第二節點N2，而其源極電極連接至感測電壓讀出線SRL。
同時，雖然已示出並描述了具有包含三個薄膜電晶體和一個儲存電容器的3T1C結構的顯示裝置，但本發明的顯示裝置可以應用於諸如4T1C、5T1C、6T1C、7T1C以及8T1C的各種像素結構，而不限於上述的結構。
同時，圖4A是示出根據本發明第一實施例之用於閘極驅動電路的一個薄膜電晶體GT的剖面圖，其中，薄膜電晶體GT設置在非主動區NA，特別是在GIP區中的代表性薄膜電晶體，並包含：多晶半導體圖案；驅動薄膜電晶體DT，設置在主動區AA的子像素中，且包含：氧化物半導體圖案，配置以驅動發光元件；第一開關薄膜電晶體ST-1，包含氧化物半導體圖案；以及儲存電容器Cst。
如圖4A所示，驅動薄膜電晶體DT和第一開關薄膜電晶體ST-1設置在基板410上的子像素中。儘管圖4A中僅示出了驅動薄膜電晶體DT和僅一個開關薄膜電晶體ST-1，但此繪示僅是為了方便描述，實際上可以在基板410上設置複數個開關薄膜電晶體。
另外，用於構成閘極驅動器的閘極驅動電路的複數個薄膜電晶體GT可以設置在基板410上的非主動區NA中，特別是在GIP區域中。用於閘極驅動電路的薄膜電晶體GT將稱為「閘極驅動薄膜電晶體GT」，可以使用多晶半導體圖案作為其主動層。
儘管在第一實施例中描述了包含多晶半導體圖案的閘極驅動薄膜電晶體GT設置在非主動區NA中的情況，但是具有與閘極驅動薄膜電晶體GT相同的結構的開關薄膜電晶體可以設置在子像素中。
當然，設置在非主動區NA中的閘極驅動薄膜電晶體GT和設置在主動區AA中的開關薄膜電晶體可以具有不同的配置，如N型薄膜電晶體和P型薄膜電晶體，因為其中摻入的雜質種類不同。
同時，設置在閘極驅動器中的複數個薄膜電晶體可以構成CMOS配置，其中，包含多晶半導體圖案之用於閘極驅動電路的薄膜電晶體與包含氧化物半導體圖案的開關薄膜電晶體是成對的。
以下將結合設置在非主動區NA中使用多晶半導體圖案作為其主動層之用於閘極驅動電路的薄膜電晶體的示例進行描述。
閘極驅動薄膜電晶體（第四薄膜電晶體）GT包含：多晶半導體圖案414，設置在形成於基板410上的下緩衝層411上；第一閘極絕緣層442，配置以使多晶半導體圖案414絕緣；第四閘極電極416，設置在第一閘極絕緣層442上並與多晶半導體圖案414重疊；複數個絕緣層，形成在第四閘極電極416上；以及第四源極電極417S和第四汲極電極417D，設置在複數個絕緣層上。
基板410可以由有機層和無機層交替堆疊的多層結構構成。例如，基板410可以具有例如聚醯亞胺的有機層和例如氧化矽（SiO 2）的無機層交替堆疊的多層結構。
下緩衝層411形成在基板410上。下緩衝層411用於防止濕氣等從外部滲透。下緩衝層411可以藉由沉積至少一層的無機絕緣層例如氧化矽（SiO 2）來形成。
多晶半導體圖案414形成在下緩衝層411上。多晶半導體圖案414用作薄膜電晶體的主動層。多晶半導體圖案414包含：第四通道區域414a；以及第四源極區域414b和第四汲極區域414c，在第四通道區域414a插入其間的情況下面向彼此。
多晶半導體圖案414由第一閘極絕緣層442絕緣。第一閘極絕緣層442藉由在形成有多晶半導體圖案414的基板410的整個表面上沉積至少一層無機絕緣層例如氧化矽（SiO 2）來形成。第一閘極絕緣層442保護多晶半導體圖案414並使多晶半導體圖案414與外部絕緣。
與多晶半導體414的第四通道區域414a重疊的第四閘極電極416形成在第一閘極絕緣層442上。
第四閘極電極416可以由金屬材料製成。例如，第四閘極電極416可以採用由鉬（Mo）、鋁（Al）、鉻（Cr）、金（Au）、鈦（Ti）、鎳（Ni）、釹（Nd）以及銅（Cu）的其中之一或其合金製成的單層或多層的形式，但不限於此。
複數個絕緣層可以形成在第四閘極電極416與第四源極電極417S/第四汲極電極417D之間。
參照圖4A，該複數個絕緣層可以是：第一層間絕緣層443，接觸第四閘極電極416的上表面；以及第二層間絕緣層444、上緩衝層445、第二閘極絕緣層446以及第三層間絕緣層447，依序以此順序堆疊在第一層間絕緣層443上。
第四源極電極417S及第四汲極電極417D設置在第三層間絕緣層447上。第四源極電極417S及第四汲極電極417D分別通過第一接觸孔CH1及第二接觸孔CH2連接到多晶半導體圖案414。第一接觸孔CH1及第二接觸孔CH2延伸穿過第一閘極絕緣層442、第一層間絕緣層443、第二層間絕緣層444、上緩衝層445、第二閘極絕緣層446以及第三層間絕緣層447，從而分別暴露多晶半導體圖案414的第四源極區域414b及第四汲極區域414c。
同時，驅動薄膜電晶體DT、第一開關薄膜電晶體ST-1以及儲存電容器Cst設置在主動區AA中的子像素處。
在第一實施例中，驅動薄膜電晶體DT及開關薄膜電晶體ST-1均使用氧化物半導體圖案作為其主動層。
驅動薄膜電晶體（第一薄膜電晶體）DT包含：第一氧化物半導體圖案474；第一閘極電極478，與第一氧化物半導體圖案474重疊；以及第一源極電極479S和第一汲極電極479D，電性連接到第一氧化物半導體圖案474。
氧化物半導體可以由諸如鋅（Zn）、銦（n）、鎵（Ga）、錫（Sn）、鈦（Ti）等金屬的氧化物或者諸如鋅（Zn）、銦（In）、鎵（Ga）、錫（Sn）、鈦（Ti）等金屬及其氧化物的組合製成。更具體地，氧化物半導體可以包含氧化鋅（ZnO）、氧化鋅錫（ZTO）、氧化鋅銦（ZIO）、氧化銦（InO）、氧化鈦（TiO）、氧化銦鎵鋅（IGZO）、氧化銦鋅錫（IZTO）等。
一般而言，採用有利於高速操作的多晶半導體圖案作為驅動薄膜電晶體的主動層。在包含多晶半導體圖案的驅動薄膜電晶體的情況下，可能存在因為在驅動薄膜電晶體的關斷狀態下產生的漏電流而產生的功率消耗的問題。具體地，當以低速驅動顯示裝置來顯示諸如文件螢幕的靜止影像時，驅動薄膜電晶體在關斷狀態下產生漏電流的問題可能很嚴重。為此，在本發明的第一實施例中，提出了一種使用有利於防止漏電流產生的氧化物半導體圖案作為其主動層的驅動薄膜電晶體。
然而，當薄膜電晶體使用氧化物半導體圖案作為其主動層時，由於氧化物半導體材料的特性，電流波動值相對於電壓波動值可能很大，因此，在需要精確的電流控制的低灰度範圍中可能頻繁發生故障。因此，根據本發明的第一實施例，提出了一種驅動薄膜電晶體，其中電流波動對施加到閘極電極的電壓波動相對不敏感。
將參照圖4A至圖4C描述驅動薄膜電晶體的結構。圖4B是僅放大圖4A中所示的驅動薄膜電晶體DT的放大剖面圖。圖4C是示出在驅動薄膜電晶體DT中所產生的寄生電容之間的關係的電路圖。
驅動薄膜電晶體DT包含：第一氧化物半導體圖案474，其設置在上緩衝層445上；第二閘極絕緣層446，其覆蓋第一氧化物半導體圖案474；第一閘極電極478，其形成在第二閘極絕緣層446上，並與第一氧化物半導體圖案474重疊；以及第一源極電極479S和第一汲極電極479D，設置在覆蓋第一閘極電極478的第三層間絕緣層447上。第一閘極電極478、第一源極電極479S以及第一汲極電極479D可以設置在同一層上。
作為主動層的第一氧化物半導體圖案474包含：供電荷移動通過的第一通道區域474a；以及第一源極區域474b和第一汲極區域474c，在第一通道區域474a插入其間的情況下與第一通道區域474a相鄰設置。
同時，第一遮光圖案BSM-1形成在第一氧化物半導體圖案474下方。第一遮光圖案BSM-1防止從外部入射的光照射第一氧化物半導體圖案474，從而防止對外部光敏感的第一氧化物半導體圖案474發生故障。
在本發明的第一實施例中，第一遮光圖案BSM-1可以通過包含半導體材料層進行配置。
參照圖4A及圖4B，第一遮光圖案BSM-1可以具有其中堆疊由諸如金屬圖案的導電材料層構成的第一層BSM-1a及由半導體材料層構成的第二層BSM-1b的結構。
半導體材料層可以是由非晶半導體材料、多晶半導體材料、氧化物半導體材料等製成的各種半導體材料層。
半導體材料層可以是摻雜有諸如硼離子的P型雜質離子的P型半導體材料層。
使用氧化物半導體圖案作為其主動層的薄膜電晶體是N型薄膜電晶體。因此，當將P型雜質離子摻入到半導體材料層中時，半導體材料層的費米能階（Fermi level）降低。另外，對應於半導體材料層的第一氧化物半導體圖案474的費米能階也降低，以在熱平衡狀態下實現費米能階的平衡。因此，導通驅動薄膜電晶體DT所需的閾值電壓Vth可以增加。
與像素中的其他開關薄膜電晶體相比，包含第一氧化物半導體圖案474的驅動薄膜電晶體DT在設計方面需要非常高的閾值電壓。通常，開關薄膜電晶體需要接近0V的閾值電壓，而驅動薄膜電晶體DT需要1V以上的閾值電壓。因此，根據本發明實施例的驅動薄膜電晶體DT的優點在於，由於摻雜有P型雜質離子的半導體材料層設置在第一氧化物半導體圖案474下方，所以可以實現閾值電壓的增加。
另外，第一遮光圖案BSM-1的第一層BSM-1a可以是包含能夠收集氫粒子的鈦（Ti）的金屬層。例如，金屬層可以是單鈦層、鉬（Mo）和鈦（Ti）的雙層、或者鉬（Mo）和鈦（Ti）的合金層。然而，本發明實施例不限於上述條件，也可以使用包含鈦（Ti）的其他金屬層。
鈦（Ti）可以收集擴散到上緩衝層445中的氫粒子，從而防止氫粒子到達第一氧化物半導體圖案474。
當第一遮光圖案BSM-1由多個層構成時，較佳地，第一遮光圖案BSM-1具有其中半導體材料層設置在最上側的堆疊結構。這是因為在製程執行過程中需要將半導體層向上暴露，以使得P型雜質離子能夠摻入到半導體材料層中。
較佳地，第一遮光圖案BSM-1垂直地形成在第一氧化物半導體圖案474下方，以與第一氧化物半導體圖案474重疊。另外，第一遮光圖案BSM-1可以形成以具有比第一氧化物半導體圖案474更大的尺寸，以與第一氧化物半導體圖案474完全重疊。
包含在第一遮光圖案BSM-1中的半導體材料層具有比包含在第一遮光圖案BSM-1中的金屬層低的反射率。因此，可以減少外部光在被第一遮光圖案BSM-1反射之後入射到第一氧化物半導體圖案474中的現象。
同時，驅動薄膜電晶體DT的第一源極電極479S電性連接到第一遮光圖案BSM-1。當第一遮光圖案BSM-1電性連接到第一源電極479S時，可以獲得以下附加效果。
當第一氧化物半導體圖案474的第一源極區域474b及第一汲極區域474c變得導電時，在導通/關斷操作下，在第一氧化物半導體圖案474中產生寄生電容C act。另外，在第一閘極電極478與第一氧化物半導體圖案474之間產生（第二）寄生電容C gi。另外，在電性連接到第一源極電極479S的第一遮光圖案BSM-1與第一氧化物半導體圖案474之間產生（第一）寄生電容C buf。根據一示例性實施例，第一絕緣層（包含第二閘極絕緣層）設置在第一氧化物半導體圖案474與第一閘極電極478之間；而第二絕緣層（包含第二次上緩衝層445b及第三次上緩衝層445c）設置在第一氧化物半導體圖案474與第一遮光圖案BSM-1之間。另外，第一絕緣層的厚度可以大於第二絕緣層的厚度，且第二絕緣層的電容率可以大於第一絕緣層的電容率。
由於第一氧化物半導體圖案474及第一遮光圖案BSM-1透過第一源極電極479S電性互連，因此寄生電容C act和寄生電容C buf並聯連接，並且寄生電容C act和寄生電容C gi串聯連接。另外，當將閘極電壓V gat施加到第一閘極電極478時，實際施加到第一氧化物半導體圖案474的有效電壓V eff滿足下列式1。
[式1]
因此，施加到第一通道區域474a的有效電壓V eff與寄生電容C buf成反比，因此，可以藉由調節寄生電容C buf來調節施加到第一氧化物半導體圖案474的有效電壓V eff。
也就是說，當第一遮光圖案BSM-1設置在第一氧化物半導體圖案474附近時，為了增加寄生電容C buf，可以減少流過第一氧化物半導體圖案474的電流的實際值。
流過第一氧化物半導體圖案474的電流的有效值減少意味著s因子可能增加，也意味著可以擴大驅動薄膜電晶體DT的實際控制範圍，其可透過施加到第一閘極電極478的閘極電壓V gat控制。
也就是說，當驅動薄膜電晶體DT的第一源極電極479S電性連接到第一遮光圖案BSM-1，且第一遮光圖案BSM-1設置在第一氧化物半導體圖案474附近時，即使在低灰階下也可以精確地控制有機發光元件，從而解決在低灰階下頻繁產生的不均勻缺陷（Mura defect）的問題。
因此，在本發明的第一實施例中，在第一氧化物半導體圖案474與第一遮光圖案BSM-1之間產生的寄生電容C buf可以大於在第一閘極電極478與第一氧化物半導體圖案474之間產生的寄生電容C gi。
在此，「s因子」是指在薄膜電晶體的導通/關斷過渡期間中電流變化至閘極電壓變化的倒數值。即，s因子可以是汲極電流相對於閘極電壓的特性圖（V-I曲線圖）中曲線的斜率的倒數值。
s因子小意味著汲極電流相對於閘極電壓的特性圖的斜率大。因此，當薄膜電晶體具有小的s因子時，薄膜電晶體甚至可以由低電壓導通，因此，薄膜電晶體的開關特性變得更好。然而，由於薄膜電晶體在短時間內達到閾值電壓，所以難以充分地的表現灰度。
s因子大意味著汲極電流相對於閘極電壓的特性圖的斜率小。因此，當薄膜電晶體具有大的s因子時，薄膜電晶體的導通/關斷反應時間可能變差，因此，薄膜電晶體的開關特性可能變差。然而，由於薄膜電晶體在相對較長的時間之後達到閾值電壓，所以可充分地的表現灰度。
具體地，第一遮光圖案BSM-1可以設置在第一氧化物半導體圖案474附近，並且嵌入在上緩衝層445中。當然，在第一實施例中，示出了使用複數個次上緩衝層。
也就是，上緩衝層445可以具有其中第一次上緩衝層445a、第二次上緩衝層445b以及第三次上緩衝層445c依序堆疊的結構。第一遮光圖案BSM-1可以形成在第一次上緩衝層445a上方。另外，第二次上緩衝層445b完全覆蓋第一遮光圖案BSM-1。另外，第三次上緩衝層445c形成在第二次上緩衝層445b上方。這個配置是第一遮光圖案BSM-1嵌入在上緩衝層445中的配置的示例。
第一次上緩衝層445a及第三次上緩衝層445c可以由氧化矽（SiO 2）構成。
當第一次上緩衝層445a及第三次上緩衝層445c由不包含氫粒子的氧化矽（SiO 2）構成時，可以防止氫粒子在熱處理期間滲透至氧化物半導體圖案中。當氫粒子滲透至氧化物半導體圖案中時，薄膜電晶體的可靠度降低。
另一方面，第二次上緩衝層445b可以由具有優異的氫粒子收集能力的氮化矽（SiN x）構成。第二次上緩衝層445b可以僅形成在第一遮光圖案BSM-1所形成的區域中，以完全封裝第一遮光圖案BSM-1。也就是說，氮化矽（SiN x）層可以部分地形成在第一次上緩衝層445a上，以完全覆蓋第一遮光圖案BSM-1的上表面和側表面。另外，第二次上緩衝層445b可以形成在形成有第一遮光圖案BSM-1的第一次上緩衝層445a的整個表面上。
與氧化矽（SiO 2）相比，氮化矽（SiN x）的氫粒子收集能力相當優異。當氫粒子滲透到由氧化物半導體材料構成的主動層中時，所得的薄膜電晶體可能存在薄膜電晶體在其通道處具有不同的閾值電壓或不同的導電率的問題。也就是說，薄膜電晶體的可靠度降低。具體而言，在驅動薄膜電晶體的情況下，確保可靠度很重要，因為驅動薄膜電晶體直接對與其相關的發光元件的操作有所貢獻。
因此，在本發明的第一實施例中，透過在第一次上緩衝層445a上方部分地或完全地形成覆蓋第一遮光圖案BSM-1的第二次上緩衝層445b，可以防止由氫粒子所造成的驅動薄膜電晶體DT的可靠度降低。
當第二次上緩衝層445b部分地沉積在第一次上緩衝層445a上時，具有以下優點。
也就是說，由於第二次上緩衝層445b由與第一次上緩衝層445a的材料不同的材料形成，所以當第二次上緩衝層445b沉積在主動區的整個表面上時，異質材料層之間可能發生層氣泡。為了解決這樣的問題，第二次上緩衝層445b可以選擇性地僅形成在第一遮光圖案BSM-1所形成的區域中，以增強結合力。
較佳地，第一遮光圖案BSM-1垂直地形成在第一氧化物半導體圖案474下方，以與第一氧化物半導體圖案474重疊。另外，第一遮光圖案BSM-1可以形成以具有比第一氧化物半導體圖案474更大的尺寸，以與第一氧化物半導體圖案474完全重疊。
同時，在本發明的第一實施例中，第一遮光圖案BSM-1可以包含摻雜有P型離子的半導體材料層，從而增加驅動薄膜電晶體DT的閾值電壓。另外，第一遮光圖案BSM-1可以設置在第一氧化物半導體圖案474附近，從而增加在第一氧化物半導體圖案474與第一遮光圖案BSM-1之間產生的寄生電容。在這種情況下，驅動薄膜電晶體DT的s因子增加，因此，即使在低灰階下也可以實現灰度表現。
同時，驅動薄膜電晶體DT的第一閘極電極478由第三層間絕緣層447絕緣。第一源極電極479S及第一汲極電極479D形成在第三層間絕緣層447上。
儘管第一源極電極479S及第一汲極電極479D示出為設置在同一層上，而在參照圖4A的本發明第一實施例中，第一閘極電極478示出為形成在與第一源極電極479S和第一汲極電極479D不同的層上，但是第一閘極電極478、第一源極電極479S以及第一汲極電極479D全部可以設置在同一層上。
第一源極電極479S及第一汲極電極479D分別經由第三接觸孔CH3及第四接觸孔CH4連接到第一源極區域474b及第一汲極區域474c。另外，第一遮光圖案BSM-1經由第五接觸孔CH5連接到第一源極電極479S。
同時，第一開關薄膜電晶體（第二薄膜電晶體）ST-1包含：第二氧化物半導體圖案432；第二閘極電極433；第二源極電極434S；以及第二汲極電極434D。
第二氧化物半導體圖案432包含：第二通道區域432a；以及第二源極區域432b和第二汲極區域432c，在第二通道區域432a插入其間的情況下與第二通道區域432a相鄰設置。
第二閘極電極433在第二閘極絕緣層446插入其間的情況下設置在第二氧化物半導體圖案432上方。
第二源極電極434S和第二汲極電極434D可以設置在與第一源極電極479S和第一汲極電極479D相同的層上。也就是說，第一源極電極479S/第一汲極電極479D及第二源極電極434S/第二汲極電極434D可以設置在第三層間絕緣層447上。
當然，第二源極電極434S/第二汲極電極434D可以設置在與第二閘極電極433相同的層上。也就是說，第二源極電極434S/第二汲極電極434D可以與第二閘極電極433同時形成在第二閘極絕緣層446上，並使用與第二閘極電極433相同的材料。另外，第二源極電極434S及第二汲極電極434D分別經由第六接觸孔CH6及第七接觸孔CH7連接到第二源極區域432b及第二汲極區域432c。
另外，第二遮光圖案BSM-2可以設置在第二氧化物半導體圖案432下方。
第二遮光圖案BSM-2可以具有與第一遮光圖案BSM-1相同的配置。也就是說，第二遮光圖案BSM-2可以具有其中由金屬材料構成的第一層BSM-2a和由半導體材料構成的第二層BSM-2b堆疊的結構。當然，第二遮光圖案BSM-2可以具有由摻雜有雜質的半導體材料層構成的單層結構。
將P型雜質離子摻入到第二遮光圖案BSM-2的第二層BSM-2b中。
第二遮光圖案BSM-2設置在第二氧化物半導體圖案432下方，並與第二氧化物半導體圖案432重疊，以保護第二氧化物半導體圖案432不受外部入射的光影響。
第二遮光圖案BSM-2可以與第四閘極電極416一起形成在第一閘極絕緣層442上方。
第二閘極電極433和第二遮光圖案BSM-2可以電性互連，從而構成雙閘。
由於第二遮光圖案BSM-2包含摻雜有P型雜質離子的半導體材料層，因此第二遮光圖案BSM-2可以增加包含氧化物半導體圖案的第一開關薄膜電晶體ST-1的閾值電壓。換句話說，當第二閘極電極433根據其中P型雜質離子的摻入而變得導電時，其費米能階降低。另外，與第二閘極電極433對應的第二氧化物半導體圖案432的費米能階也降低。因此，第一開關薄膜電晶體ST-1的閾值電壓增加。具體地，參照圖3，當第一開關薄膜電晶體ST-1是連接到驅動薄膜電晶體DT的閘極節點的取樣電晶體時，可以發揮很大的效果。取樣電晶體用於在取樣週期期間向儲存電容器的一個電極提供資料電壓。
已知取樣電晶體為非常敏感的電晶體，其通道即使在低電壓下也會打開。在本發明第一實施例中，由於包含摻雜有P型雜質離子的半導體材料層的第二遮光圖案BSM-2設置在第二氧化物半導體圖案432下方，可以提高第一開關薄膜電晶體ST-1的閾值電壓，因此具有增強內部補償電路配置的自由度的優點。
同時，當第一遮光圖案BSM-1及第二遮光圖案BSM-2均由包含金屬材料層及半導體材料層的複數層構成時，較佳地，半導體材料層設置在金屬材料層上方。這是因為，為了在半導體材料層中摻入雜質，半導體材料層應該沉積在金屬材料層上方，使得半導材料層向上暴露。
同時，參照圖4A，子像素包含儲存電容器Cst。
儲存電容器Cst儲存經由資料線施加到其上一個預定週期的資料電壓，然後將所儲存的資料電壓提供給有機發光元件。
儲存電容器Cst包含：彼此對應的兩個電極；以及設置在該兩個電極之間的介電質。儲存電容器Cst包含：第一電極450A，與第四閘極電極416設置在同一層，並由與第四閘極電極416相同的材料製成；以及第二電極450B，面向第一電極450A並與第一電極450A重疊。
第一層間絕緣層443可以插入在儲存電容器的第一電極450A和第二電極450B之間。
儲存電容器Cst的第二電極450B可以經由第八接觸孔CH8電性連接到第一源極電極479S。
另外，由於儲存電容器Cst的第一電極450A與第四閘極電極416及第二遮光圖案BSM-2形成在同一層上，因此可具有減少遮罩製程的數量的優點。
同時，參照圖4A，第一平坦化層PLN1可以形成在其上設置有驅動薄膜電晶體DT及第一開關薄膜電晶體ST-1的基板410上方。儘管第一平坦化層PLN1可以由諸如感光丙烯酸的有機材料形成，但是第一平坦化層PLN1也可以由無機層和有機層所構成的複數個層構成。連接電極455經由形成在第一平坦化層PLN1中的第九接觸孔CH9將作為發光裝置部460的一個構成元件的陽極456與驅動薄膜電晶體DT電性互連。
另外，用於形成連接電極455的導電層可以構成設置在彎折區BA中的各種連接線的一部分。
第二平坦化層PLN2可以形成在連接電極455上方。儘管第二平坦化層PLN2可以由諸如感光丙烯酸的有機材料形成，但是第二平坦化層PLN2也可以由無機層和有機層所構成的複數個層構成。
陽極456形成在第二平坦化層PLN2上。陽極456經由形成在第二平坦化層PLN2中的第十接觸孔CH10電性連接到連接電極455。
陽極456可以採用由諸如鈣（Ca）、鋇（Ba）、鎂（Mg）、鋁（Al）、銀（Ag）等的金屬或其合金製成的單層或多層的形式。陽極456連接到驅動薄膜電晶DT的第一汲極電極479D，因此，來自外部的影像信號被施加到其上。
除了陽極456之外，在非主動區NA中還可以進一步設置將共用電壓線VSS與陰極463電性互連的陽極連接電極457。
堤層461形成在第二平坦化層PLN2上方。堤層461是一種屏障，並可以分隔子像素，從而防止從相鄰子像素輸出的特定顏色的光以混合狀態輸出。
有機發光層462形成在陽極456的表面及堤層461的傾斜表面的一部分上。形成在各個子像素處的有機發光層462可以是配置以發出紅光的紅色有機發光層、配置以發出綠光的綠色有機發光層、或配置以發出藍光的藍色有機發光層。另外，有機發光層462可以是配置以發出白光的白色有機發光層。
有機發光層462不僅可以包含發光層，還可以包含分別配置以將電子和電洞注入到發光層的電子注入層和電洞注入層、以及分別配置以將所注入的電子和電洞傳輸至發光層的電子傳輸層和電洞傳輸層等。
陰極463形成在有機發光層462上方。陰極463可以由諸如氧化銦錫（ITO）或氧化銦鋅（IZO）的透明導電材料或者允許可見光透射的薄金屬製成，但不限於此。
封裝層部470形成在陰極463上方。封裝層部470可以由無機層形成的單層、無機層/有機層的雙層、或無機層/有機層/無機層的三層構成。無機層可以由諸如SiN x、SiX等的無機材料構成，但不限於此。另外，有機層可以由諸如聚對苯二甲酸乙二酯、聚萘二甲酸乙二酯、聚碳酸酯、聚醯亞胺、聚乙烯磺酸鹽（polyethylene sulfonate）、聚甲醛、聚芳酯等的有機材料或其混合物構成，但不限於此。
在圖4A中，封裝層部470的實施例示出為由無機層471/有機層472/無機層473的三層構成。
可以在封裝層部470上方設置蓋玻璃（未示出），並可以將其透過黏著層（未示出）附著到封裝層部470。儘管可以使用任何材料作為黏著層，只要該材料的耐熱性及耐水性優異且表現出優異的附著力即可，但是在本發明中可以使用熱固性樹脂例如環氧類化合物、丙烯酸酯類化合物。或者，可以使用光固化樹脂作為黏著劑。在這種情況下，透過用諸如紫外光的光照射黏著層來固化黏著層。
黏著層不僅可以用於組裝基板410和蓋玻璃（未示出），還可以用作防止濕氣滲透到顯示裝置內部的封裝器，其中，該顯示裝置可以是有機電致發光顯示裝置。
蓋玻璃（未示出）可以是用於封裝有機電致發光顯示裝置的封裝蓋，並可以使用保護膜，例如聚苯乙烯（PS）膜、聚乙烯（PE）膜、聚萘二甲酸乙二酯（PEN）膜、聚醯亞胺（PI）膜等，且可以使用玻璃。
- 第二實施例 -
以下，將參照圖5描述本發明的第二實施例。在第二實施例中，將描述設置在主動區AA中的薄膜電晶體的配置。
參照圖5，在第二實施例中，揭露了一個驅動薄膜電晶體DT和兩個開關薄膜電晶體ST-1和ST-2。
驅動薄膜電晶體DT和第一開關薄膜電晶體ST-1可以具有與參照圖4A的第一實施例的配置相同的配置。
在第二實施例中，第一開關薄膜電晶體ST-1和第二開關薄膜電晶體ST-2分別包含第二遮光圖案BSM-2和第三遮光圖案BSM-3。第二遮光圖案BSM-2和第三遮光圖案BSM-3可以設置在同一絕緣層上。另外，類似於第一實施例中的第一開關薄膜電晶體ST-1，第二遮光圖案BSM-2可以具有其中堆疊由金屬材料構成的第一層BSM-2a和由摻雜有P型雜質離子的半導體材料構成的第二層BSM-2b的結構。另一方面，第三遮光圖案BSM-3可以僅由金屬材料層構成。
第一開關薄膜電晶體ST-1可以是構成內部補償電路的取樣電晶體，第二開關薄膜電晶體ST-2可以是與取樣電晶體不同的開關薄膜電晶體。例如，第二開關薄膜電晶體ST-2可以是初始化電晶體。
第二實施例中的驅動薄膜電晶體DT和第一開關薄膜電晶體ST-1可以具有與第一實施例的配置相同的配置，因此，將不進行詳細描述。
除了第三遮光圖案BSM-3之外，第二開關薄膜電晶體ST-2也可以具有與第一開關薄膜電晶體ST-1的配置相同的配置。
也就是說，第二開關薄膜電晶體（第三薄膜電晶體）ST-2包含：第三氧化物半導體圖案482，設置在上緩衝層445上；第三閘極電極488，設置以與第三氧化物半導體圖案482重疊；以及第三源極電極484S和第三汲極電極484D，電性連接到第三氧化物半導體圖案482。另外，第二開關薄膜電晶體ST-2包含設置在第三氧化物半導體圖案482下方的第三遮光圖案BSM-3。
第三氧化物半導體圖案482包含第三通道區域482a及導電區域，亦即第三源極區域482b及第三汲極區域482c。
第三源極電極484S及第三汲極電極484D分別經由第十一接觸孔CH11及第十二接觸孔CH12連接到第三源極區域482b及第三汲極區域482c。
第一源極電極479S/第一汲極電極479D、第二源極電極434S/第二汲極電極434D、以及第三源極電極484S/第三汲極電極484D都可以設置在同一層上，並可以透過一次遮罩製程使用相同的材料同時形成。
第一閘極電極478、第二閘極電極433以及第三閘極電極488都可以使用相同的材料形成在同一絕緣層上。在這種情況下，可以透過一次遮罩製程實現閘極電極的形成。
與第二遮光圖案BSM-2不同，第三遮光圖案BSM-3可以是僅由金屬圖案構成的遮光圖案。
也就是說，因為第一開關薄膜電晶體ST-1包含含有半導體材料層的第二遮光圖案BSM-2，所以第一開關薄膜電晶體ST-1表現出閾值電壓的增加；而因為第三遮光圖案BSM-3僅由金屬材料層構成，所以第二開關薄膜電晶體ST-2不會表現出由第三遮光圖案BSM-3引起的閾值電壓的變化。
因此，在構成子像素的內部補償電路的開關薄膜電晶體之中，如同第一開關薄膜電晶體ST-1，需要增加閾值電壓的薄膜電晶體可以包括包含半導體材料層的遮光圖案；而如同第二開關薄膜電晶體ST-2，不需要閾值電壓變化的薄膜電晶體可以包含僅由金屬圖案構成的遮光圖案。
例如，第一開關薄膜電晶體ST-1可以是取樣電晶體，而第二開關薄膜電晶體ST-2可以是初始化電晶體。
第二遮光圖案BSM-2與第三遮光圖案BSM-3可以同時形成在第一閘極絕緣層442上。因此，可以使用一個遮罩同時形成第四閘極電極416、儲存電容器Cst的第一電極450A、第二遮光圖案BSM-2以及第三遮光圖案BSM-3。
由於第二遮光圖案BSM-2包含第一層BSM-2a和由半導體材料層構成的第二層BSM-2b，因此遮罩製程可以是使用半色調遮罩（halftone mask）的製程。可以使用已知的方法來執行半色調遮罩製程，因此，將不進行詳細描述。
- 第三實施例 -
以下，將參照圖6描述本發明的第三實施例。第三實施例的特徵在於，第二遮光圖案BSM-2包含摻雜有P型雜質離子的半導體材料層並設置在第二氧化半導體圖案432附近，以增加第一開關薄膜電晶體ST-1的閾值電壓。
參照圖6，閘極驅動薄膜電晶體GT和儲存電容器Cst的配置可以與參照圖4的第一實施例的配置相同。因此，在以下的描述中，將不對閘極驅動薄膜電晶體GT和儲存電容器Cst進行詳細描述。
第一開關薄膜電晶體ST-1包含：第二氧化物半導體圖案432，設置在第一層間絕緣層443上；第二氧化物半導體圖案432，設置在第二遮光圖案BSM-2上方並與第二遮光圖案BSM-2重疊；第二閘極電極433，設置在第二氧化物半導體圖案432上方並與第二氧化物半導體圖案432重疊；以及第二源極電極434S和第二汲極電極434D，電性連接到第二氧化物半導體圖案432。
上緩衝層445設置在第二氧化物半導體圖案432與第二遮光圖案BSM-2之間。
上緩衝層445沉積在第一層間絕緣層443的上表面上，因此，第一層間絕緣層443可以用作第一次上緩衝層445a。因此，上緩衝層445可以僅由第二次上緩衝層445b和第三次上緩衝層445c構成。然而，上緩衝層445的構造不限於圖6所示的配置。
第三實施例提出了一種透過減少設置在第二遮光圖案BSM-2與第二氧化物半導體圖案432之間的無機絕緣層的厚度來增加第一開關薄膜電晶體ST-1的閾值電壓的配置。
當第二遮光圖案BSM-2與第二氧化物半導體圖案432之間的距離減少時，該兩個層之間產生的寄生電容增加，因此，可以增加第一開關薄膜電晶體ST-1的閾值電壓。另外，由於第二遮光圖案BSM-2包含摻雜有P型正離子的半導體材料層，因此可以進一步增加閾值電壓。
因此，當第三實施例中揭露的第一開關薄膜電晶體ST-1用作取樣電晶體時，可以容易地增加取樣電晶體的閾值電壓。
另外，與第一實施例不同，第二遮光圖案BSM-2可以設置在與第一遮光圖案BSM-1相同的層上，並且具有與第一遮光圖案BSM-1相同的堆疊結構，因此可以減少遮罩製程的數量。
第一遮光圖案BSM-1和第二遮光圖案BSM-2可以與儲存電容器Cst的第二電極450B一起設置在第一層間絕緣層443上。因此，可以使用一個遮罩同時形成第一遮光圖案BSM-1、第二遮光圖案BSM-2以及儲存電容器Cst的第二電極450B。另外，可以在已依序沉積金屬材料層和半導體材料層的情況下，使用半色調遮罩在一個遮罩製程中同時形成第一遮光圖案BSM-1和第二遮光圖案BSM-2。因此，可以減少遮罩製程的數量。
在第三實施例中，第二遮光圖案BSM-2可以電性連接到第二閘極電極433，從而構成雙閘。
同時，除了第一遮光圖案BSM-1設置在第一層間絕緣層443上，且上緩衝層445具有第二次上緩衝層445b和第三次上緩衝層445c的堆疊結構之外，驅動薄膜電晶體DT可以具有與第一實施例中所揭露的配置相同的配置。
簡而言之，在第三實施例中，提出了一種第一遮光圖案BSM-1和第二遮光圖案BSM-2設置在同一層上的配置，從而實現製造製程數量的減少及第一開關薄膜電晶體ST-1的閾值電壓的增加。
如上所述，根據本發明每個實施例的顯示裝置的像素包含驅動薄膜電晶體和開關薄膜電晶體，從而阻擋了在關斷狀態下的漏電流。因此，可以實現功率消耗的降低。另外，驅動薄膜電晶體可以具有能夠增加s因子的結構，因此，提供了一種能夠在低灰階下實現自由灰度表現的薄膜電晶體陣列基板。另外，可以提供能夠將像素中的驅動薄膜電晶體的閾值電壓增加到預定目標值或以上的薄膜電晶體。進一步地，設置在像素中的複數個開關薄膜電晶體可以分別具有不同的閾值電壓，因此，每個開關薄膜電晶體可以具有適合其功能的適當特性。
本發明的功效不限於上述功效。所屬技術領域中具有通常知識者可以根據所附申請專利範圍容易地理解本發明未提及的功效。
本發明透過上述描述和所附圖式僅出於說明用途描述了本發明的技術精神，且所屬技術領域中具有通常知識者可以在不離本發明的範圍和精神的情況下對本發明進行各種組合、分解、替換和修改。因此，提供本發明的示例性實施例僅用於說明用途，並不旨在限制本發明的技術精神。本發明的技術精神的範圍不限於此。本發明的保護範圍應當基於所附申請專利範圍來解釋，並且應當理解的是，落入與申請專利範圍均等的範圍內的所有技術構思均包含在本發明的保護範圍內。
本申請主張於2022年8月1日所提交之韓國專利申請第10-2022-0095396號之優先權，其全文內容透過引用併入本文中，如同在本文中充分闡述一樣。
100:顯示裝置 110:影像處理器 120:時序控制器 130:閘極驅動器 140:資料驅動器 150:劣化補償器 160:記憶體 180:電源供應器 410:基板 411:下緩衝層 414:多晶半導體圖案 414a:第四通道區域 414b:第四源極區域 414c:第四汲極區域 416:第四閘極電極 417D:第四汲極電極 417S:第四源極電極 432:第二氧化物半導體圖案 432a:第二通道區域 432b:第二源極區域 432c:第二汲極區域 433:第二閘極電極 434D:第二汲極電極 434S:第二源極電極 442:第一閘極絕緣層 443:第一層間絕緣層 444:第二層間絕緣層 445:上緩衝層 445a:第一次上緩衝層 445b:第二次上緩衝層 445c:第三次上緩衝層 446:第二閘極絕緣層 447:第三層間絕緣層 450A:第一電極 450B:第二電極 455:連接電極 456:陽極 457:陽極連接電極 460:發光裝置部 461:堤層 462:有機發光層 463:陰極 470:封裝層部 471,473:無機層 472:有機層 474:第一氧化物半導體圖案 474a:第一通道區域 474b:第一源極區域 474c:第一汲極區域 478:第一閘極電極 479D:第一汲極電極 479S:第一源極電極 482:第三氧化物半導體圖案 482a:第三通道區域 482b:第三源極區域 482c:第三汲極區域 484D:第三汲極電極 484S:第三源極電極 488:第三閘極電極 AA:主動區 BA:彎曲區 BSM-1:第一遮光圖案 BSM-1a:第一層 BSM-1b:第二層 BSM-2:第二遮光圖案 BSM-2a:第一層 BSM-2b:第二層 BSM-3:第三遮光圖案 C act:寄生電容 C buf:第一寄生電容 C gi:第二寄生電容 CH1:第一接觸孔 CH2:第二接觸孔 CH3:第三接觸孔 CH4:第四接觸孔 CH5:第五接觸孔 CH6:第六接觸孔 CH7:第七接觸孔 CH8:第八接觸孔 CH9:第九接觸孔 CH10:第十接觸孔 CH11:第十一接觸孔 CH12:第十二接觸孔 Cst:儲存電容器 Cx:感測電容器 D:發光元件 DATA:影像資料 DDC:資料時序控制信號 DL,DL1〜DLn:資料線 DT:驅動薄膜電晶體 EVDD:高電位驅動電壓 EVSS:低電位驅動電壓 GDC:閘極時序控制信號 GL,GL1〜GLm:閘極線 GT:薄膜電晶體 Id:電流 N1:第一節點 N2:第二節點 NA:非主動區 PAN:顯示面板 PL,PL1:電源線 PLN1:第一平坦化層 PLN2:第二平坦化層 SCAN:掃描信號 SEN:感測信號 SL:感測線 SP:子像素 SRL,SRL1:感測電壓讀出線 ST-1:第一開關薄膜電晶體 ST-2:第二開關薄膜電晶體 Vdata:資料電壓 V eff:有效電壓 V gat:閘極電壓 Vsen:感測電壓
本發明所包含的附圖可以提供對本發明的進一步理解，並且併入且構成本申請案的一部分，示出了本發明的實施例，且與說明書一起用於解釋本發明的原理。在圖式中： 圖1是根據本發明一示例性實施例的顯示裝置的示意性方塊圖； 圖2是根據本發明該示例性實施例的顯示裝置的子像素的示意性方塊圖； 圖3是根據本發明該示例性實施例的顯示裝置的子像素的電路圖； 圖4A是示出根據本發明第一實施例設置在非主動區中的閘極驅動電路部的一個薄膜電晶體以及設置在主動區中的驅動薄膜電晶體、開關薄膜電晶體和儲存電容器的剖面圖； 圖4B是僅放大圖4A中所示的驅動薄膜電晶體的放大剖面圖； 圖4C是示出在圖4B的配置中所產生的寄生電容之間的關係的電路圖； 圖5是僅示出根據本發明第二實施例的子像素部的剖面圖；以及 圖6是示出根據本發明第三實施例的剖面圖。
410:基板
411:下緩衝層
414:多晶半導體圖案
414a:第四通道區域
414b:第四源極區域
414c:第四汲極區域
416:第四閘極電極
417D:第四汲極電極
417S:第四源極電極
432:第二氧化物半導體圖案
432a:第二通道區域
432b:第二源極區域
432c:第二汲極區域
433:第二閘極電極
434D:第二汲極電極
434S:第二源極電極
442:第一閘極絕緣層
443:第一層間絕緣層
444:第二層間絕緣層
445:上緩衝層
445a:第一次上緩衝層
445b:第二次上緩衝層
445c:第三次上緩衝層
446:第二閘極絕緣層
447:第三層間絕緣層
450A:第一電極
450B:第二電極
455:連接電極
456:陽極
457:陽極連接電極
460:發光裝置部
461:堤層
462:有機發光層
463:陰極
470:封裝層部
471,473:無機層
472:有機層
474:第一氧化物半導體圖案
474a:第一通道區域
474b:第一源極區域
474c:第一汲極區域
478:第一閘極電極
479D:第一汲極電極
479S:第一源極電極
AA:主動區
BSM-1:第一遮光圖案
BSM-1a:第一遮光圖案的第一層
BSM-1b:第一遮光圖案的第二層
BSM-2:第二遮光圖案
BSM-2a:第二遮光圖案的第一層
BSM-2b:第二遮光圖案的第二層
CH1:第一接觸孔
CH2:第二接觸孔
CH3:第三接觸孔
CH4:第四接觸孔
CH5:第五接觸孔
CH6:第六接觸孔
CH7:第七接觸孔
CH8:第八接觸孔
CH9:第九接觸孔
CH10:第十接觸孔
Cst:儲存電容器
DT:驅動薄膜電晶體
GT:薄膜電晶體
NA:非主動區
PLN1:第一平坦化層
PLN2:第二平坦化層
ST-1:第一開關薄膜電晶體

Claims (22)

  1. 一種薄膜電晶體陣列基板，包括： 一基板，包括一主動區和設置在該主動區周圍的一非主動區；以及 一第一薄膜電晶體，設置在該基板上， 其中，該第一薄膜電晶體包括： 一上緩衝層，設置在該基板上，並包括至少一無機絕緣層； 一第一氧化物半導體圖案，設置在該上緩衝層上； 一第一閘極電極及一第一源極電極和一第一汲極電極，該第一閘極電極設置在該第一氧化物半導體圖案上方並與該第一氧化物半導體圖案重疊，該第一源極電極和該第一汲極電極電性連接到該第一氧化物半導體圖案；以及 一第一遮光圖案，設置在該第一氧化物半導體圖案下方並與該第一氧化物半導體圖案重疊，該第一遮光圖案包括一半導體材料層。
  2. 如請求項1所述的薄膜電晶體陣列基板，進一步包括： 一第二薄膜電晶體，設置在該上緩衝層上， 其中，該第二薄膜電晶體包括： 一第二氧化物半導體圖案，設置在該基板上； 一第二閘極電極及一第二源極電極和一第二汲極電極，該第二閘極電極設置在該第二氧化物半導體圖案上方並與該第二氧化物半導體圖案重疊，該第二源極電極和該第二汲極電極電性連接到該第二氧化物半導體圖案；以及 一第二遮光圖案，設置在該第二氧化物半導體圖案下方並與該第二氧化物半導體圖案重疊，該第二遮光圖案包括一半導體材料層。
  3. 如請求項2所述的薄膜電晶體陣列基板，進一步包括： 一第三薄膜電晶體，設置在該基板上， 其中，該第三薄膜電晶體包括： 一第三氧化物半導體圖案，設置在該上緩衝層上； 一第三閘極電極及一第三源極電極和一第三汲極電極，該第三閘極電極設置在該第三氧化物半導體圖案上方並與該第三氧化物半導體圖案重疊，該第三源極電極和該第三汲極電極電性連接到該第三氧化物半導體圖案；以及 一第三遮光圖案，設置在該第三氧化物半導體圖案下方並與該第三氧化物半導體圖案重疊。
  4. 如請求項1所述的薄膜電晶體陣列基板，進一步包括： 一第四薄膜電晶體，設置在該基板上， 其中，該第四薄膜電晶體包括： 一下緩衝層，設置在該基板上，並包括至少一絕緣層； 一多晶半導體圖案，設置在該下緩衝層上；以及 一第四閘極電極及一第四源極電極和一第四汲極電極，該第四閘極電極設置在該多晶半導體圖案上方並與該多晶半導體圖案重疊，該第四源極電極和該第四汲極電極電性連接到該多晶半導體圖案。
  5. 如請求項1所述的薄膜電晶體陣列基板，其中，在該第一遮光圖案與該第一氧化物半導體圖案之間產生的一第一寄生電容大於在該第一閘極電極與該第一氧化物半導體圖案之間產生的一第二寄生電容。
  6. 如請求項5所述的薄膜電晶體陣列基板，進一步包括： 一第一絕緣層，設置在該第一氧化物半導體圖案與該第一閘極電極之間；以及 一第二絕緣層，設置在該第一氧化物半導體圖案與該第一遮光圖案之間， 其中，該第一絕緣層的厚度大於該第二絕緣層的厚度。
  7. 如請求項5所述的薄膜電晶體陣列基板，進一步包括： 一第一絕緣層，設置在該第一氧化物半導體圖案與該第一閘極電極之間；以及 一第二絕緣層，設置在該第一氧化物半導體圖案與該第一遮光圖案之間， 其中，該第二絕緣層的電容率大於該第一絕緣層的電容率。
  8. 如請求項3所述的薄膜電晶體陣列基板，其中， 該第一氧化物半導體圖案、該第二氧化物半導體圖案以及該第三氧化物半導體圖案均由N型半導體材料製成；以及 該些半導體材料層由P型半導體材料製成。
  9. 如請求項3所述的薄膜電晶體陣列基板，其中， 該第一遮光圖案、該第二遮光圖案以及該第三遮光圖案的至少其中之一進一步包括： 一金屬圖案；以及 該半導體材料層，堆疊在該金屬圖案上。
  10. 如請求項9所述的薄膜電晶體陣列基板，其中，該第二遮光圖案具有該金屬圖案與該半導體材料層堆疊於其中的結構，並且該第三遮光圖案僅由該金屬圖案構成。
  11. 如請求項7所述的薄膜電晶體陣列基板，進一步包括： 至少一層間絕緣層，設置在該第一遮光圖案與該第二遮光圖案之間， 其中，該第二遮光圖案和該第三遮光圖案設置在同一層上。
  12. 如請求項2所述的薄膜電晶體陣列基板，其中，該第一遮光圖案和該第二遮光圖案設置在同一層上。
  13. 如請求項3所述的薄膜電晶體陣列基板，其中，該第一薄膜電晶體是配置以驅動一子像素的一驅動薄膜電晶體，並且該第二薄膜電晶體和該第三薄膜電晶體均為一開關薄膜電晶體。
  14. 如請求項1所述的薄膜電晶體陣列基板，其中，該第一遮光圖案嵌入在該上緩衝層中。
  15. 如請求項14所述的薄膜電晶體陣列基板，其中，該上緩衝層包括複數個次上緩衝層，並且該些次上緩衝層分別設置在該第一遮光圖案的上端和下端處。
  16. 如請求項10所述的薄膜電晶體陣列基板，其中，該第二薄膜電晶體是電極電性連接至該第一薄膜電晶體的該第一閘極電極的一開關薄膜電晶體。
  17. 如請求項4所述的薄膜電晶體陣列基板，其中，該第四薄膜電晶體設置在該非主動區和該主動區的其中之一中，而該第一薄膜電晶體設置在該主動區的一子像素處。
  18. 如請求項1所述的薄膜電晶體陣列基板，其中，該第一遮光圖案電性連接至該第一源極電極和該第一汲極電極的其中之一。
  19. 如請求項9所述的薄膜電晶體陣列基板，其中，該半導體材料層的反射率低於該金屬圖案的反射率。
  20. 如請求項4所述的薄膜電晶體陣列基板，其中，該多晶半導體圖案和該半導體材料層摻雜有P型雜質離子。
  21. 一種薄膜電晶體陣列基板，包括： 一基板，包括一主動區和設置在該主動區周圍的一非主動區；以及 一開關薄膜電晶體，設置在該基板上， 其中，該開關薄膜電晶體包括： 一緩衝層，設置在該基板上； 一氧化物半導體圖案，設置在該緩衝層上； 一閘極電極，設置在該氧化物半導體圖案上方並與該氧化物半導體圖案重疊； 一源極電極和一汲極電極，電性連接至該氧化物半導體圖案；以及 一遮光圖案，設置在該氧化物半導體圖案下方，並包括一半導體材料層。
  22. 一種顯示裝置，包括： 如請求項1至21中任一項所述的薄膜電晶體陣列基板；以及 一發光裝置部，包括設置在該基板上的一陽極、面向該陽極的一陰極、以及設置在該陽極與該陰極之間的一發光層。
TW112125747A 2022-08-01 2023-07-10 包含氧化物半導體圖案的薄膜電晶體陣列基板及包含該基板的顯示裝置 TW202407997A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1020220095396A KR20240017547A (ko) 2022-08-01 2022-08-01 산화물 반도체 패턴을 포함하는 박막 트랜지스터 어레이 기판 및 이를 포함하는 표시 장치
KR10-2022-0095396 2022-08-01

Publications (1)

Publication Number Publication Date
TW202407997A true TW202407997A (zh) 2024-02-16

Family

ID=87852143

Family Applications (1)

Application Number Title Priority Date Filing Date
TW112125747A TW202407997A (zh) 2022-08-01 2023-07-10 包含氧化物半導體圖案的薄膜電晶體陣列基板及包含該基板的顯示裝置

Country Status (7)

Country Link
US (1) US20240038902A1 (zh)
JP (1) JP2024020179A (zh)
KR (1) KR20240017547A (zh)
CN (1) CN117500313A (zh)
DE (1) DE102023120144A1 (zh)
GB (1) GB2622682A (zh)
TW (1) TW202407997A (zh)

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102087029B1 (ko) * 2013-02-13 2020-03-10 엘지디스플레이 주식회사 표시장치 및 이의 제조방법
KR102068089B1 (ko) * 2013-06-28 2020-01-20 엘지디스플레이 주식회사 산화물 반도체 박막 트랜지스터, 제조방법 및 이를 구비한 표시장치용 어레이 기판 및 제조방법
KR102174962B1 (ko) * 2013-09-24 2020-11-06 엘지디스플레이 주식회사 어레이 기판 및 이의 제조 방법
KR102148478B1 (ko) * 2013-12-24 2020-08-26 엘지디스플레이 주식회사 산화물 반도체를 적용한 박막 트랜지스터 어레이 기판 및 그 제조방법
KR102141557B1 (ko) * 2013-12-26 2020-08-05 엘지디스플레이 주식회사 어레이 기판
KR102507121B1 (ko) * 2016-06-30 2023-03-07 엘지디스플레이 주식회사 게이트 구동 회로 및 이를 포함하는 디스플레이 장치
KR20220095396A (ko) 2020-12-29 2022-07-07 삼성디스플레이 주식회사 조성물, 이를 이용한 양자점 층 형성 방법, 이로부터 형성된 양자점 층 및 이를 포함하는 발광 소자

Also Published As

Publication number Publication date
US20240038902A1 (en) 2024-02-01
KR20240017547A (ko) 2024-02-08
JP2024020179A (ja) 2024-02-14
DE102023120144A1 (de) 2024-02-01
GB202311289D0 (en) 2023-09-06
GB2622682A (en) 2024-03-27
CN117500313A (zh) 2024-02-02

Similar Documents

Publication Publication Date Title
US9070896B2 (en) Organic light emitting diode display
EP2816627A1 (en) Display device and method for manufacturing display device
KR20170107620A (ko) 유기 발광 표시 장치 및 이를 구비한 전자 기기
US20230157089A1 (en) Display Apparatus
US9728122B2 (en) Organic light emitting diode display
KR102515631B1 (ko) 유기 발광 표시 장치
TW202407997A (zh) 包含氧化物半導體圖案的薄膜電晶體陣列基板及包含該基板的顯示裝置
US20240072064A1 (en) Thin film transistor array substrate including oxide semiconductor pattern and display device including the same
US20230337482A1 (en) Organic Light Emitting Display Device
US20230189569A1 (en) Organic Light-Emitting Display Apparatus
CN117810229A (zh) 薄膜晶体管阵列基板及包括其的显示装置
US20240090278A1 (en) Display Device Including an Oxide Semiconductor Pattern
US20230363215A1 (en) Organic Light Emitting Display Apparatus
US20230284487A1 (en) Organic Light Emitting Diode Display Device and Manufacturing Method Thereof
US20230172012A1 (en) Organic Light-Emitting Display Apparatus
KR20240060110A (ko) 박막 트랜지스터 기판 및 이를 포함하는 표시 장치
KR20230119822A (ko) 유기 발광 표시 장치 및 그 제조 방법
US20220077269A1 (en) Display device
KR20240012892A (ko) 표시 장치
KR20240003302A (ko) 유기 발광 표시 장치
KR20150062214A (ko) 유기 발광 표시 장치