DE102023105174A1

DE102023105174A1 - Halbleiterstruktur mit widerstand und kondensator

Info

Publication number: DE102023105174A1
Application number: DE102023105174.1A
Authority: DE
Inventors: Ru-Shang Hsiao; P.Y. Chen; Chen-Bin Lin; Jie Jay Sun; I-Shan Huang
Original assignee: Taiwan Semiconductor Manufacturing Co TSMC Ltd
Current assignee: Taiwan Semiconductor Manufacturing Co TSMC Ltd
Priority date: 2022-04-15
Filing date: 2023-03-02
Publication date: 2023-10-19
Also published as: TW202343725A; US20230335488A1; KR20230148107A

Abstract

Die vorliegende Offenbarung offenbart eine Struktur und ein Verfahren, das auf eine Halbleiterstruktur mit einer Widerstandsstruktur und einer Metall-Isolator-Metall(MIM)-Kondensatorstruktur gerichtet ist, die durch einen einzelnen Maskenprozess gebildet werden. Die Halbleiterstruktur weist eine Interconnect-Struktur auf einem Substrat, eine erste Isolierschicht auf der Interconnect-Struktur, eine erste und eine zweite leitfähige Platte auf der ersten Isolierschicht, die durch eine zweite Isolierschicht getrennt sind, eine Dielektrikumsschicht auf der ersten leitfähigen Platte und eine dritte leitfähige Platte auf der Dielektrikumsschicht auf. Die unteren Flächen der ersten und der zweiten leitfähigen Platte sind koplanar.

Description

QUERVERWEIS AUF VERWANDTE ANMELDUNG
Diese Anmeldung beansprucht die Priorität der vorläufigen US-Patentanmeldung Nr. 63/331,373 mit dem Titel „High-R/Low-R Resistor Compatible with MIM Process“, eingereicht am 15. April 2022, die durch Bezugnahme in die vorliegende Anmeldung aufgenommen wird.
HINTERGRUND
Die Industrie der integrierten Halbleiterschaltungen (IC-Halbleiter) hat ein exponentielles Wachstum erfahren. Die technologischen Fortschritte bei IC-Materialien und IC-Design haben Generationen von ICs produziert, wo jede Generation kleinere und komplexere Schaltungen als die vorherige Generation aufweist. Im Laufe der IC-Entwicklung hat die Funktionsdichte (z. B. die Anzahl an verschalteten Vorrichtungen pro Chipfläche) allgemein zugenommen, während die Geometriegröße (z. B. die kleinste Komponente oder Leitung, die unter Verwendung eines Herstellungsprozesses erzeugt werden kann) abgenommen hat. Die kontinuierliche Entwicklung der IC-Industrie erfordert eine Verbesserung des Integrationsprozesses der Schaltungselemente, wie etwa der Widerstandsstrukturen und der Metall-Isolator-Metall(MIM)-Kondensatorstrukturen.
KURZE BESCHREIBUNG DER ZEICHNUNGEN
Aspekte der vorliegenden Offenbarung lassen sich am besten anhand der folgenden detaillierten Beschreibung in Verbindung mit den beiliegenden Zeichnungen verstehen.

1A veranschaulicht eine Querschnittsansicht einer Halbleiterstruktur mit einer Widerstandsstruktur und einer Metall-Isolator-Metall(MIM)-Kondensatorstruktur gemäß einigen Ausführungsformen.
1B veranschaulicht eine Maske einer Halbleiterstruktur mit einer Widerstandsstruktur und einer Metall-Isolator-Metall(MIM)-Kondensatorstruktur gemäß einigen Ausführungsformen.
2A-2F veranschaulichen Querschnittsansichten einer vergrößerten Region einer Halbleiterstruktur mit einer Widerstandsstruktur und einer MIM-Kondensatorstruktur gemäß einigen Ausführungsformen.
3 veranschaulicht ein Flussdiagramm eines Verfahrens zum Bilden einer Halbleiterstruktur mit einer Widerstandsstruktur und einer MIM-Kondensatorstruktur gemäß einigen Ausführungsformen.
4-11 veranschaulichen Querschnittsansichten einer Halbleiterstruktur mit einer Widerstandsstruktur und einer MIM-Kondensatorstruktur in verschiedenen Stufen ihrer Herstellung gemäß einigen Ausführungsformen.

Es werden nun veranschaulichende Ausführungsformen unter Bezugnahme auf die beigefügten Zeichnungen beschrieben. In den Zeichnungen geben gleiche Bezugszeichen im Allgemeinen identische, funktionell ähnliche und/oder strukturell ähnliche Elemente an.
AUSFÜHRLICHE BESCHREIBUNG
Die folgende Offenbarung stellt viele verschiedene Ausführungsformen oder Beispiele zum Implementieren verschiedener Merkmale des bereitgestellten Gegenstands bereit. Spezifische Beispiele von Komponenten und Anordnungen werden nachstehend zum Vereinfachen der vorliegenden Offenbarung beschrieben. Diese sind natürlich nur Beispiele und sollen nicht einschränkend sein. Zum Beispiel kann die Bildung eines ersten Merkmals über einem zweiten Merkmal in der folgenden Beschreibung Ausführungsformen umfassen, in welchen das erste und das zweite Merkmal in direktem Kontakt gebildet sind, und auch Ausführungsformen umfassen, in welchen zusätzliche Merkmale zwischen dem ersten und dem zweiten Merkmal gebildet werden können, so dass das erste und das zweite Merkmal möglicherweise nicht in direktem Kontakt stehen. Wie hierin verwendet, bedeutet die Bildung eines ersten Merkmals auf einem zweiten Merkmal, dass das erste Merkmal in direktem Kontakt mit dem zweiten Merkmal gebildet ist. Zusätzlich kann die vorliegende Offenbarung Bezugszeichen und/oder Buchstaben in den verschiedenen Beispielen wiederholen. Diese Wiederholung gibt an sich kein Verhältnis zwischen den verschiedenen Ausführungsformen und/oder Konfigurationen an, die erörtert sind.
Ferner können räumlich bezogene Begriffe, wie etwa „darunterliegend“, „unterhalb“, „unterer“, „darüberliegend“, „oberer“ und dergleichen hierin für eine bequemere Beschreibung zum Beschreiben der Beziehung eines Elements oder Merkmals zu (einem) anderen Element(en) oder Merkmal(en), wie in den Figuren veranschaulicht, verwendet werden. Die räumlich bezogenen Begriffe sollen verschiedene Ausrichtungen der Vorrichtung im Gebrauch oder Betrieb zusätzlich zu der in den Figuren dargestellten Ausrichtung umfassen. Die Vorrichtung kann anders (um 90 Grad gedreht oder mit anderen Ausrichtungen) ausgerichtet sein und die räumlich bezogenen Deskriptoren, die hierin verwendet werden, können dementsprechend gleichermaßen interpretiert werden.
Es sei darauf hingewiesen, dass die Bezugnahmen in der Beschreibung auf „eine Ausführungsform“, „eine beispielhafte Ausführungsform“, „beispielhaft“ usw. angeben, dass die beschriebene Ausführungsform ein bestimmtes Merkmal, eine bestimmte Struktur oder ein bestimmtes Charakteristikum aufweisen kann, jedoch jede Ausführungsform möglicherweise nicht notwendigerweise das bestimmte Merkmal, die bestimmte Struktur oder das bestimmte Charakteristikum aufweist. Ferner beziehen sich solche Ausdrücke nicht notwendigerweise auf dieselbe Ausführungsform. Ferner würde, wenn ein bestimmtes Merkmal, eine bestimmte Struktur oder ein bestimmtes Charakteristikum in Verbindung mit einer Ausführungsform beschrieben ist, ein Fachmann das Wissen haben, um solch ein Merkmal, solch eine Struktur oder solch ein Charakteristikum in Verbindung mit anderen Ausführungsformen auszuführen, unabhängig davon, ob sie explizit beschrieben sind oder nicht.
Es versteht sich, dass die Ausdrucksweise oder Terminologie hierin dem Zwecke der Beschreibung und nicht der Einschränkung dient, so dass die Terminologie oder Ausdruckswiese der vorliegenden Beschreibung von einem Fachmann im Lichte der Lehren hierin zu interpretieren ist.
In einigen Ausführungsformen können die Begriffe „ungefähr“ und „im Wesentlichen“ einen Wert einer gegebenen Menge angeben, die innerhalb von 20 % des Werts variiert (z. B. ±1 %, ±2 %, ±3 %, ±4 %, ±5 %, ±10 %, ±20 % des Werts). Diese Werte sind nur Beispiele und sollen nicht einschränkend sein. Die Begriffe „ungefähr“ und „im Wesentlichen“ können sich auf einen Prozentsatz der Werte beziehen, wie von einem Fachmann im Lichte der Lehren hierin interpretiert wird.
In einigen Ausführungsformen kann sich der Begriff „FEOL-Abschnitt“ auf einen Abschnitt einer integrierten Schaltungs(IC)-struktur beziehen, der Strukturen (z. B. aktive Vorrichtungen, passive Vorrichtungen, Source/Drain-Kontakt-Strukturen, Gate-Kontakt-Strukturen usw.) aufweist, die auf einem Wafer in der Front-end-of-line(FEOL)-Phase der IC-Herstellung hergestellt werden.
In einigen Ausführungsformen kann sich der Begriff „BEOL-Abschnitt“ auf einen Abschnitt einer IC-Struktur beziehen, der High-Level-Interconnect-Strukturen (z. B. Metallleitungen, Durchkontaktierungen usw.) aufweist, die auf dem FEOL-Abschnitt in der Back-end-of-line(BEOL)-Phase der IC-Herstellung hergestellt werden.
Widerstände und Kondensatoren sind Elemente, die in Halbleiter-ICs zum Leiten eines elektrischen Stroms und Speichern einer elektrischen Ladung verwendet werden. Die Widerstände können mit einer leitfähigen Platte oder einer leitfähigen Leitung gebildet werden. Widerstände mit geringem Widerstandswert (z. B. von ungefähr 1Ω. bis ungefähr 1KΩ) können in analogen und Hochfrequenz(HF)-schaltungen verwendet werden. Widerstände mit hohem Widerstandswert (z. B. von ungefähr 1KΩ bis ungefähr 1MΩ) können in Spannungsteilerschaltungen verwendet werden. Eine Art von Kondensator ist ein Metall-Isolator-Metall(MIM)-Kondensator. Der MIM-Kondensator kann mit zwei parallelen leitfähigen Kondensatorplatten mit einer dazwischen eingefügten Dielektrikumsschicht gebildet sein. Kondensatoren können zum Beispiel in Filtern, Analog-Digital-Wandlern, Speichervorrichtungen, Steueranwendungen und vielen sonstigen Arten von Vorrichtungen in ICs verwendet werden.
Bei einem IC-Herstellungsprozess werden Widerstände und Kondensatoren auf einem Substrat unter Verwendung verschiedener Prozesse zum Herstellen jeder Art von Vorrichtung gebildet. Zum Beispiel können separate Maskenprozesse verwendet werden, um die Widerstände und die Kondensatoren zu bilden. Die Widerstände (z. B. Widerstände mit hohem und niedrigem Widerstandswert) können in einem ersten Maskenprozess vor dem Bilden der Interconnect-Strukturen näher bei dem Substrat gebildet werden, während die Kondensatoren in einem zweiten Maskenprozess nach dem Bilden der Interconnect-Strukturen weiter von dem Substrat weg gebildet werden können. Die Nähe der Widerstände zu dem Substrat kann parasitäre Kapazitäten erzeugen, welche Hochfrequenzsignalcharakteristika der integrierten Halbleiterschaltungen verschlechtern können. Zusätzlich können separate Masken für die Widerstände und Kondensatoren die Herstellungskosten des IC-Herstellungsprozesses erhöhen.
Verschiedene Ausführungsformen gemäß dieser Offenbarung stellen Verfahren zum Bilden einer Halbleiterstruktur mit einer Widerstandsstruktur und einer MIM-Kondensatorstruktur mit einem einzelnen Maskenprozess bereit. In einigen Ausführungsformen kann eine Halbleiterstruktur eine Interconnect-Struktur auf einem Substrat, eine erste Isolierschicht auf der Interconnect-Struktur und eine Widerstandsstruktur und eine MIM-Kondensatorstruktur auf der ersten Isolierschicht aufweisen. In einigen Ausführungsformen können der Widerstand und die MIM-Kondensatorstrukturen die erste Isolierschicht berühren und durch eine zweite Isolierschicht getrennt sein. Die Interconnect-Struktur kann eine BEOL-Interconnect-Struktur sein, welche elektrisch mit einer oder mehreren aktiven Vorrichtungen (z. B. Transistoren) in einer FEOL-Vorrichtungsschicht verbunden sein kann. In einigen Ausführungsformen können die Widerstandsstruktur und die MIM-Kondensatorstruktur auf einer BEOL-Vorrichtungsschicht mit einem einzelnen Maskenprozess gebildet werden. Der einzelne Maskenprozess kann die Anzahl von Maskenprozessen zum Bilden des Widerstands und der MIM-Kondensatorstrukturen verringern und die parasitären Kapazitäten, die durch die Widerstandsstruktur erzeugt werden, verringern.
1A veranschaulicht eine Querschnittsansicht einer Halbleiterstruktur 100 mit einer Widerstandsstruktur und einer MIM-Kondensatorstruktur auf einer BEOL-Vorrichtungsschicht 106 gemäß einigen Ausführungsformen. 1B veranschaulicht eine Maske der BEOL-Vorrichtungsschicht 106 in der Halbleiterstruktur 100 gemäß einigen Ausführungsformen. 2A-2F veranschaulichen verschiedene Querschnittsansichten einer vergrößerten Region 110 der Halbleiterstruktur 100 mit einer Widerstands- und einer MIM-Kondensatorstruktur gemäß einigen Ausführungsformen.
Wie in 1A gezeigt, kann die Halbleiterstruktur 100 ein Substrat 102, eine erste Interconnect-Struktur 104, die auf dem Substrat 102 angeordnet ist, eine BEOL-Vorrichtungsschicht 106, die auf der ersten Interconnect-Struktur 104 angeordnet ist, und eine zweite Interconnect-Struktur 108, die auf der BEOL-Vorrichtungsschicht 106 angeordnet ist, aufweisen. Wie in 1B gezeigt, kann die Maske der BEOL-Vorrichtungsschicht 106 einen ersten Maskenbereich 112 und einen zweiten Maskenbereich 114 aufweisen. In einigen Ausführungsformen kann der erste Maskenbereich 112 eine MIM-Kondensatorstruktur aufweisen und kann der zweite Maskenbereich 114 eine Widerstandsstruktur aufweisen.
Unter Bezugnahme auf 1A können die MIM-Kondensatorstruktur und die Widerstandsstruktur in der BEOL-Vorrichtungsschicht 106 auf dem Substrat 102 gebildet werden. In einigen Ausführungsformen kann das Substrat 102 ein Silizium(Si)-substrat umfassen. In einigen Ausführungsformen kann das Substrat 102 (i) einen anderen elementaren Halbleiter, wie etwa Germanium (Ge); (ii) einen Verbundhalbleiter, wie etwa Siliziumcarbid (SiC); (iii) einen Legierungshalbleiter, wie etwa Siliziumgermanium (SiGe); oder (iv) Kombinationen davon aufweisen. In einigen Ausführungsformen kann das Substrat 102 einen Halbleiter-auf-Isolator (SOI, Semiconductor-On-Insulator) aufweisen. In einigen Ausführungsformen kann das Substrat 102 ein epitaxiales Material enthalten. In einigen Ausführungsformen kann das Substrat 102 eine FEOL-Vorrichtungsschicht (nicht in 1A gezeigt) aufweisen. Die FEOL-Vorrichtungsschicht kann eine oder mehrere Halbleitervorrichtungen (z. B. Transistoren) aufweisen. In einigen Ausführungsformen kann die FEOL-Vorrichtungsschicht eine Logikvorrichtung, eine Speichervorrichtung und sonstige geeignete Halbleitervorrichtungen aufweisen.
Die erste und die zweite Interconnect-Struktur 104 und 108 können die eine oder die mehreren Halbleitervorrichtungen auf dem Substrat 102 elektrisch mit der BEOL-Vorrichtungsschicht 106 und anderen Teilen der Halbleiterstruktur 100 oder des IC-Packages einschließlich der Halbleiterstruktur 100 verbinden. In einigen Ausführungsformen können die erste und die zweite Interconnect-Struktur 104 und 108 Metalldurchkontaktierungen 103 und Metallleitungen 105 aufweisen. Die Metalldurchkontaktierungen 103 können Metallleitungen 105 oberhalb und unterhalb der Metalldurchkontaktierungen 103 in einer Z-Richtung verbinden. Die Metallleitungen 105 können sich in einer X- oder einer Y-Richtung erstrecken. Jede der verbundenen Metalldurchkontaktierungen 103 und Metallleitungen 105 kann eine leitfähige Interconnect-Schicht bilden, zum Beispiel die leitfähigen Interconnect-Schichten M1-M11, wie in 1A gezeigt, um die eine oder die mehreren Halbleitervorrichtungen in der FEOL-Vorrichtungsschicht elektrisch mit der BEOL-Vorrichtungsschicht 106 und anderen Teilen der Halbleiterstruktur 100 zu verbinden. Wenngleich die erste Interconnect-Struktur 104 in 1A neun leitfähige Interconnect-Schichten aufweist und die zweite Interconnect-Struktur 108 eine leitfähige Interconnect-Schicht aufweist, können die erste und die zweite Interconnect-Struktur 104 und 108 eine beliebige geeignete Anzahl von leitfähigen Interconnect-Schichten aufweisen. In einigen Ausführungsformen kann die erste Interconnect-Struktur 104 mindestens sechs leitfähige Interconnect-Schichten aufweisen, um die parasitäre Kapazität zu verringern, die durch die Widerstandsstruktur in der BEOL-Vorrichtungsschicht 106 hervorgerufen wird. In einigen Ausführungsformen können die Metalldurchkontaktierungen 103 und die Metallleitungen 105 beliebige geeignete leitfähige Materialien enthalten, wie etwa Wolfram (W), Aluminium (Al), Kupfer (Cu), Kobalt (Co), Titan (Ti), Tantal (Ta), Ruthenium (Ru), ein Silizidmaterial und ein leitfähiges Nitridmaterial.
Zwischenmetalldielektrikumsschichten 107 können eine oder mehrere Isolierschichten aufweisen, um eine elektrische Isolierung zwischen Interconnect-Strukturen in der Halbleiterstruktur 100 bereitzustellen, wie in 1A gezeigt. In einigen Ausführungsformen können die Zwischenmetalldielektrikumsschichten 107 Siliziumoxid (SiO₂), plasmaverstärktes Oxid (PEOX), undotiertes Quarzglas (USG), fluoriertes Harzglas (FSG), ein dielektrisches Material mit geringem k-Wert (z. B. ein Material mit einer dielektrischen Konstante, die geringer als ungefähr 3,9 ist), ein dielektrisches Material mit extrem geringem k-Wert (z. B. ein Material mit einer dielektrischen Konstante, die geringer als ungefähr 2,5 ist), sonstige geeignete Materialien oder Kombinationen davon enthalten. In einigen Ausführungsformen können die Dicken der Zwischenmetalldielektrikumsschichten 107 zum Beispiel von ungefähr 500 nm bis ungefähr 1000 nm reichen.
Die BEOL-Vorrichtungsschicht 106 kann eine MIM-Kondensatorstruktur 210 in dem ersten Maskenbereich 112 und eine Widerstandsstruktur 202-2 in dem zweiten Maskenbereich 114 aufweisen, wie in 2A-2F gezeigt. In einigen Ausführungsformen kann eine Distanz 106d zwischen dem ersten und dem zweiten Maskenbereich 112 und 114 in einem Bereich von ungefähr 1,5 µm bis ungefähr 1000 µm liegen. Wenn die Distanz 106d weniger als ungefähr 1,5 µm beträgt, kann sich die Kapazität der MIM-Kondensatorstruktur 210 von ihrem benötigten Wert verändern. Wenn die Distanz 106d größer als ungefähr 1000 µm ist, werden die MIM-Kondensatorstruktur 210 und die Widerstandsstruktur 202-2 möglicherweise nicht durch einen einzelnen Maskenprozess gebildet. Unter Bezugnahme auf 2A-2F kann die Halbleiterstruktur 100 ferner eine Ätzstoppschicht (ESL, Etch Stop Layer) 222, eine erste Isolierschicht 224, eine zweite Isolierschicht 232, eine Hartmaskenschicht 234, eine Schutzschicht 208, Deckstrukturen 212-1 und 212-2 (gemeinsam als „Deckstrukturen 212“ bezeichnet) und Interconnect-Strukturen 203-1, 203-2, 203-3, und 203-4 (gemeinsam als „Interconnect-Strukturen 203“ bezeichnet) aufweisen. In einigen Ausführungsformen können 2A-2F aufgrund verschiedener Prozessunterschiede unterschiedliche Deckschichten auf der Widerstandsstruktur 202-2 aufweisen.
Wie in 2A-2F gezeigt, kann die ESL 222 auf der ersten Interconnect-Struktur 104 und den Zwischenmetalldielektrikumsschichten 107 angeordnet sein. Die ESL 222 kann als Ätzstoppstelle während dem Bilden der Interconnect-Strukturen agieren. In einigen Ausführungsformen kann die ESL 222 ein dielektrisches Material enthalten, das aus Silizium, Kohlenstoff und/oder Stickstoff besteht. In einigen Ausführungsformen kann die ESL 222 eine Schicht aus Siliziumcarbid (SiC), eine Schicht aus Siliziumcarbonitrid (SiCN), eine Schicht aus Siliziumoxycarbonitrid (SiOCN), eine Schicht aus Siliziumoxycarbid (SiOC) oder Kombinationen davon aufweisen. In einigen Ausführungsformen kann die ESL 222 eine Dicke 222t im Bereich von ungefähr 40 nm bis ungefähr 80 nm aufweisen.
Die erste Isolierschicht 224 kann auf der ESL 222 angeordnet sein und kann als Pufferschicht für die darauffolgend gebildete MIM-Kondensatorstruktur 210 und Widerstandsstruktur 202-2 agieren, um Defekte zu verringern. In einigen Ausführungsformen kann die erste Isolierschicht 224 eine gleichmäßige Oxidschicht aufweisen. In einigen Ausführungsformen kann die erste Isolierschicht 224 eine Schicht aus PEOX, USG, FSG, einem dielektrischem Material mit geringem k-Wert (z. B. ein Material mit einer dielektrischen Konstante, die geringer als ungefähr 3,9 ist), einem dielektrischem Material mit extrem geringem k-Wert (z. B. ein Material mit einer dielektrischen Konstante, die geringer als ungefähr 2,5 ist), anderen geeigneten Materialien oder Kombinationen davon aufweisen. In einigen Ausführungsformen kann die erste Isolierschicht 224 durch plasmaverstärkte chemische Dampfabscheidung (PECVD, Plasma Enhanced Chemical Vapor Deposition) abgeschieden werden. In einigen Ausführungsformen kann die erste Isolierschicht 224 eine Dicke 224t im Bereich von ungefähr 80 nm bis ungefähr 120 nm aufweisen.
Die MIM-Kondensatorstruktur 210 und die Widerstandsstruktur 202-2 können auf der ersten Isolierschicht 224 angeordnet sein, wie in 2A-2F gezeigt. Die MIM-Kondensatorstruktur 210 kann eine erste Kondensatorplatte 202-1, eine Dielektrikumsschicht 204-1 mit hohem k-Wert und eine zweite Kondensatorplatte 206-1 aufweisen. In einigen Ausführungsformen können die unteren Flächen der MIM-Kondensatorstruktur 210 und der Widerstandsstruktur 202-2 auf derselben Ebene liegen und koplanar sein. In einigen Ausführungsformen können die erste Kondensatorplatte 202-1 und die Widerstandsstruktur 202-2 konformal auf der ersten Isolierschicht 224 gebildet sein und Titannitrid (TiN), Al, Cu, W, eine Aluminium-Kupfer-Legierung (AlCu), Metallsilizid, sonstige geeignete Metalle oder Metalllegierungen oder Kombinationen davon enthalten. In einigen Ausführungsformen können die erste Kondensatorplatte 202-1 und die Widerstandsstruktur 202-2 mehr als eine Schicht aufweisen. In einigen Ausführungsformen kann die erste Kondensatorplatte 202-1 eine Dicke 202-1t im Bereich von ungefähr 30 nm bis ungefähr 70 nm aufweisen. Wenn die Dicke 202-1t geringer als ungefähr 30 nm ist, kann die erste Kondensatorplatte 202-1 in darauffolgenden Prozessen übergeätzt werden. Wenn die Dicke 202-1t größer als ungefähr 70 nm ist, kann ein Unterätzen auftreten und können Reste auf der ersten Kondensatorplatte 202-1 verbleiben. In einigen Ausführungsformen kann die Widerstandsstruktur 202-2 eine Dicke 202-2t im Bereich von ungefähr 30 nm bis ungefähr 150 nm aufweisen. In einigen Ausführungsformen kann die Dicke 202-2t so groß wie oder größer als die Dicke 202-1t sein. In einigen Ausführungsformen kann die Dicke 202-2t näher bei ungefähr 30 nm liegen, um einen Widerstand mit hohem Widerstandswert zu bilden. In einigen Ausführungsformen kann die Dicke 202-2t näher bei ungefähr 150 nm liegen, um einen Widerstand mit niedrigem Widerstandswert zu bilden. Wenn die Dicke 202-2t geringer als ungefähr 30 nm ist, kann die Widerstandsstruktur 202-2 in darauffolgenden Prozessen übergeätzt werden. Wenn die Dicke 202-2t größer als ungefähr 150 nm ist, kann der Herstellungsprozess für die Widerstandsstruktur 202-2 kompliziert sein und können die Herstellungskosten steigen.
Dielektrikumsschichten 204-1 und 204-2 mit hohem k-Wert können auf der ersten Kondensatorplatte 202-1 und der Widerstandsstruktur 202-2 angeordnet sein, wie in 2A, 2B und 2E gezeigt. In einigen Ausführungsformen können die Dielektrikumsschichten 204-1 und 204-2 mit hohem k-Wert dasselbe dielektrische Material mit hohem k-Wert enthalten. Das dielektrische Material mit hohem k-Wert kann eine dielektrische Konstante von zwischen ungefähr 3,9 und ungefähr 1000 aufweisen, um die Kapazität der MIM-Kondensatorstruktur 210 zu erhöhen. Wenn die dielektrische Konstante geringer als ungefähr 3,9 ist, kann das dielektrische Material die Kapazität der MIM-Kondensatorstruktur 210 verringern. In einigen Ausführungsformen können die Dielektrikumsschichten 204-1 und 204-2 mit hohem k-Wert beliebige geeignete dielektrische Materialien mit hohem k-Wert, wie etwa Siliziumnitrid (SiN), Hafniumoxid (HfO₂), Zirkoniumoxid (ZrO₂), Aluminiumoxid (Al₂O₃), sonstige geeignete dielektrische Materialien und Kombinationen davon enthalten. In einigen Ausführungsformen können die Dielektrikumsschichten 204-1 und 204-2 mit hohem k-Wert eine oder mehrere Schichten aufweisen. In einigen Ausführungsformen können die Dielektrikumsschichten 204-1 und 204-2 mit hohem k-Wert eine Dicke 204t im Bereich von ungefähr 1nm bis ungefähr 5 nm aufweisen. Wenn die Dicke 204t geringer als ungefähr 1nm ist, sind die Dielektrikumsschichten 204-1 und 204-2 mit hohem k-Wert möglicherweise nicht gleichmäßig und durchgehend. Wenn die Dicke 204t größer als ungefähr 5 nm ist, kann sich die Kapazität der MIM-Kondensatorstruktur 210 von dem benötigten Wert verändern.
Die zweite Kondensatorplatte 206-2 kann auf der Dielektrikumsschicht 204-1 mit hohem k-Wert angeordnet sein, wie in 2A-2F gezeigt. In einigen Ausführungsformen kann die zweite Kondensatorplatte 206-1 TiN, Al, Cu, W, AlCu, Metallsilizid, sonstige geeignete Metalle oder Metalllegierungen oder Kombinationen davon enthalten. In einigen Ausführungsformen können die erste Kondensatorplatte 202-1, die zweite Kondensatorplatte 206-1 und die Widerstandsstruktur 202-2 dasselbe leitfähige Material, wie etwa TiN, enthalten. In einigen Ausführungsformen kann die zweite Kondensatorplatte 206-1 mehr als eine Schicht aufweisen. In einigen Ausführungsformen kann die zweite Kondensatorplatte 206-1 eine Dicke 206-1t im Bereich von ungefähr 30 nm bis ungefähr 70 nm aufweisen.
Die Schutzschicht 208 kann auf der zweiten Kondensatorelektrodenschicht 206-2 angeordnet sein, wie in 2A-2F gezeigt. In einigen Ausführungsformen kann die Schutzschicht 208 Siliziumoxynitrid (SiON) enthalten und als eine Hartmaskenschicht agieren. In einigen Ausführungsformen kann die Schutzschicht 208 die zweite Kondensatorplatte 206-2 während dem Bilden der MIM-Kondensatorstruktur 210 schützen. In einigen Ausführungsformen kann die Schutzschicht 208 eine Dicke 208t im Bereich von ungefähr 10 nm bis ungefähr 50 nm aufweisen.
Wie in 2A-2F gezeigt, kann die Deckstruktur 212-1 auf der MIM-Kondensatorstruktur 210 angeordnet sein. Mindestens eine Schicht der Dielektrikumsschicht 204-2 mit hohem k-Wert und der Deckstruktur 212-2 kann basierend auf verschiedenen Prozessen auf der Widerstandsstruktur 202-2 angeordnet sein. Die Deckstrukturen 212 können die MIM-Kondensatorstruktur 210 und die Widerstandsstruktur 202-2 schützen. In einigen Ausführungsformen können die Deckstrukturen 212-1 und 212-2 erste Deckteilschichten 216-1 und 216-2 und zweite Deckteilschichten 218-1 und 218-2 aufweisen. In einigen Ausführungsformen können die ersten Deckteilschichten 216-1 und 216-2 eine Schicht aus SiO₂ im Bereich von ungefähr 15 nm bis ungefähr 25 nm aufweisen. Die zweiten Deckteilschichten 218-1 und 218-2 können eine Schicht aus SiN im Bereich von ungefähr 50 nm bis ungefähr 75 nm aufweisen.
Wie in 2A gezeigt, können in einigen Ausführungsformen die Deckstruktur 212-2 und die Dielektrikumsschicht 204-2 mit hohem k-Wert auf der Widerstandsstruktur 202-2 angeordnet sein. Wie in 2B gezeigt, können in einigen Ausführungsformen die zweite Deckteilschicht 218-2 und die Dielektrikumsschicht 204-2 mit hohem k-Wert auf der Widerstandsstruktur 202-2 angeordnet sein. Wie in 2C gezeigt, kann in einigen Ausführungsformen die Deckstruktur 212-2 auf der Widerstandsstruktur 202-2 angeordnet sein. Wie in 2D gezeigt, kann in einigen Ausführungsformen die zweite Deckteilschicht 218-2 auf der Widerstandsstruktur 202-2 angeordnet sein. Wie in 2E gezeigt, kann in einigen Ausführungsformen die Dielektrikumsschicht 204-2 mit hohem k-Wert auf der Widerstandsstruktur 202-2 angeordnet sein. Wie in 2F gezeigt, kann in einigen Ausführungsformen die zweite Deckteilschicht 218-2 auf der Widerstandsstruktur 202-2 angeordnet sein und kann die Dicke 202-2t der Widerstandsstruktur 202-2 größer als die Dicke 202-1t der ersten Kondensatorplatte 202-1 sein.
Unter Bezugnahme auf 2A-2F kann die Hartmaskenschicht 234 zur Strukturierung der Interconnect-Struktur auf der zweiten Isolierschicht 232 angeordnet werden. In einigen Ausführungsformen kann die Hartmaskenschicht 234 SiO₂, SiN, SiON, sonstige geeignete Materialien oder Kombinationen davon enthalten.
Wie in 2A-2F gezeigt, können die Interconnect-Strukturen 203-1 und 203-2 elektrische Verbindungen mit der ersten und der zweiten Kondensatorplatte 206-1 und 202-1 der MIM-Kondensatorstruktur 210 bereitstellen. Die Interconnect-Strukturen 203-3 und 203-4 können elektrische Verbindungen mit der Widerstandsstruktur 202-2 bereitstellen. Die Interconnect-Strukturen 203 können in den Zwischenmetalldielektrikumsschichten 107, der Hartmaskenschicht 234 und der zweiten Isolierschicht 232 angeordnet sein. In einigen Ausführungsformen können sich die Interconnect-Strukturen 203 in die erste Kondensatorplatte 202-1, die zweite Kondensatorplatte 206-1 und die Widerstandsstruktur 202-2 hinein erstrecken, um einen zuverlässigen elektrischen Kontakt mit geringem Widerstandswert sicherzustellen. In einigen Ausführungsformen kann die Ausdehnung in der z-Richtung größer als ungefähr 20 nm sein, um einen zuverlässigen elektrischen Kontakt mit geringem Widerstandswert zwischen Metallen der Interconnect-Strukturen 203 und Metallen der ersten Kondensatorplatte 202-1, der zweiten Kondensatorplatte 206-1 und der Widerstandsstruktur 202-2 sicherzustellen. In einigen Ausführungsformen können die Interconnect-Strukturen 203 Cu, W, Al, sonstige geeignete Metalle oder Kombinationen davon enthalten.
Wie in 2A-2F gezeigt, können in einigen Ausführungsformen, wenn die MIM-Kondensatorstruktur 210 und die Widerstandsstruktur 202-2 durch einen einzelnen Maskenprozess auf der ersten Isolierschicht 224 gebildet werden, die Anzahl der Maskenprozesse zum Bilden der Widerstands- und der MIM-Kondensatorstruktur verringert werden und die parasitären Kapazitäten, die durch die Widerstandsstruktur erzeugt werden, verringert werden. Zusätzlich kann der einzelne Maskenprozess den Herstellungsprozess verbessern und die Herstellungskosten reduzieren.
3 ist ein Flussdiagramm eines Verfahrens 300 zum Herstellen einer Halbleiterstruktur mit einer Widerstandsstruktur und einer MIM-Kondensatorstruktur gemäß einigen Ausführungsformen. Das Verfahren 300 ist möglicherweise nicht auf die Halbleiterstruktur 100 beschränkt und kann bei anderen Vorrichtungen angewendet werden, die von dem einzelnen Maskenprozess für die MIM-Kondensatorstruktur und die Widerstandsstruktur profitieren würden. Zusätzliche Herstellungsoperationen können zwischen verschiedenen Operationen des Verfahrens 300 durchgeführt werden und können nur der Klarheit und einfachen Beschreibung wegen weggelassen werden. Zusätzliche Prozesse können vor, während oder nach dem Verfahren 300 bereitgestellt werden; einer oder mehrere dieser zusätzlichen Prozesse sind hierin kurz beschrieben. Ferner werden möglicherweise nicht alle Operationen benötigt, um die hierin bereitgestellte Offenbarung durchzuführen. Zusätzlich können einige der Operationen gleichzeitig oder in einer anderen Reihenfolge als in 3 gezeigt durchgeführt werden. In einigen Ausführungsformen können eine oder mehrere andere Operationen zusätzlich zu oder anstelle der gegenwärtig beschriebenen Operationen durchgeführt werden.
Zu Veranschaulichungszwecken werden die in 3 veranschaulichten Operationen unter Bezugnahme auf den beispielhaften Herstellungsprozess für die vergrößerte Region 110 der Halbleiterstruktur 100 beschrieben, wie in 1A und 4-11 veranschaulicht. 1A und 4-11 veranschaulichen Querschnittsansichten der Halbleiterstruktur 100 in verschiedenen Phasen ihres Herstellungsprozesses gemäß einigen Ausführungsformen. Die Elemente in 4-11 mit denselben Bezeichnungen wie die Elemente in 1A, 1B und 2A-2F sind oben beschrieben.
Unter Bezugnahme auf 3 beginnt das Verfahren 300 mit der Operation 310 und dem Prozess des Bildens einer Interconnect-Struktur auf einem Substrat. Wie zum Beispiel in 1A und 4 gezeigt ist, kann die erste Interconnect-Struktur 104 auf dem Substrat 102 gebildet werden. Das Substrat 102 kann ein Si-Substrat und eine FEOL-Vorrichtungsschicht, welche eine oder mehrere Halbleitervorrichtungen (z. B. Transistoren) aufweist, die auf dem Si-Substrat gebildet sind, aufweisen. 4 veranschaulicht einen Abschnitt der ersten Interconnect-Struktur 104, wie etwa die Metalldurchkontaktierungen 103. Andere Schichten der Metallleitungen 105 und der Metalldurchkontaktierungen 103 sind nicht in 4 gezeigt.
Wie in 1A und 4 gezeigt, können die Zwischenmetalldielektrikumsschichten 107 auf dem Substrat 102 gebildet werden, um eine elektrische Isolierung zwischen den Zwischenmetalldielektrikumsschichten 107 in der Halbleiterstruktur 100 bereitzustellen. In einigen Ausführungsformen können die Zwischenmetalldielektrikumsschichten 107 durch einen beliebigen geeigneten Prozess, wie etwa Atomschichtabscheidung (ALD, Atomic Layer Deposition), chemische Dampfabscheidung (CVD, Chemical Vapor Deposition), PECVD, sonstige geeignete Verfahren und Kombinationen davon, abgeschieden werden. In einigen Ausführungsformen können die Zwischenmetalldielektrikumsschichten 107 unter Verwendung von PECVD bei einer Temperatur im Bereich von ungefähr 300 °C bis ungefähr 500 °C abgeschieden werden. In einigen Ausführungsformen können die Zwischenmetalldielektrikumsschichten 107 PEOX, USG, FSG, ein Material mit geringem k-Wert, ein Dielektrikum mit extrem geringem k-Wert, sonstige geeignete Materialien oder Kombinationen davon enthalten. Das Material mit extrem geringem k-Wert kann SiOC, SiCN, SiOCN, SiOCH, poröses SiO₂ oder Kombinationen davon umfassen.
Die erste Interconnect-Struktur 104 kann in den Zwischenmetalldielektrikumsschichten 107 gebildet werden, wie in 1A und 4 gezeigt ist. In einigen Ausführungsformen kann auf das Abscheiden der Zwischenmetalldielektrikumsschichten 107 ein selektives Ätzen der abgeschiedenen Schicht des dielektrischen Zwischenmetallmaterials zum Bilden von Öffnungen (nicht gezeigt) folgen. Die Öffnungen können in einem darauffolgenden Prozess mit leitfähigem Material gefüllt werden, um Metalldurchkontaktierungen 103 oder Metallleitungen 105 zu bilden, die durch Zwischenmetalldielektrikumsschichten 107 elektrisch voneinander isoliert sind. In einigen Ausführungsformen kann das selektive Ätzen durch einen Trockenätzprozess durchgeführt werden. In einigen Ausführungsformen können die leitfähigen Materialien der Metalldurchkontaktierungen 103 und der Metallleitungen 105 W, Al, Cu, Co, Ti, Ta, Ru, ein Silizidmaterial oder ein leitfähiges Nitridmaterial umfassen. Jede der verbundenen Metalldurchkontaktierungen 103 und Metallleitungen 105 kann eine leitfähige Interconnect-Schicht bilden. In einigen Ausführungsformen kann die erste Interconnect-Struktur 104 mehrere leitfähige Interconnect-Schichten aufweisen, wie etwa leitfähige Interconnect-Schichten M1-M9, wie in 1A gezeigt. In einigen Ausführungsformen kann die erste Interconnect-Struktur 104 mindestens sechs leitfähige Interconnect-Schichten (z. B. die leitfähigen Interconnect-Schichten M1-M6) aufweisen, um die parasitäre Kapazität der Halbleiterstruktur 100 zu verringern.
Auf das Bilden der ersten Interconnect-Struktur 104 kann das Bilden der ESL 222 folgen. Wie in 1A und 4 gezeigt, kann in einigen Ausführungsformen die ESL 222 durch CVD, ALD und sonstige geeignete Abscheidungsverfahren konformal auf den Zwischenmetalldielektrikumsschichten 107 und der ersten Interconnect-Struktur 104 abgeschieden werden. In einigen Ausführungsformen kann die ESL 222 ein dielektrisches Material, wie etwa SiC, SiCN, SiOC und SiOCN, enthalten. In einigen Ausführungsformen kann die ESL 222 eine Dicke 222t im Bereich von ungefähr 40 nm bis ungefähr 80 nm aufweisen. Die ESL 222 kann die Metalldurchkontaktierungen 103 schützen und kann in darauffolgenden Prozessen als Ätzstoppstelle agieren.
Unter Bezugnahme auf 3 kann bei Operation 320 eine erste Isolierschicht auf der Interconnect-Struktur gebildet werden. Wie zum Beispiel in 4 gezeigt ist, kann die erste Isolierschicht 224 auf der ersten Interconnect-Struktur 104 und der ESL 222 gebildet werden. In einigen Ausführungsformen kann die erste Isolierschicht 224 eine Oxidschicht aufweisen, die durch PECVD, CVD und sonstige geeignete Abscheidungsverfahren konformal auf der ESL 222 abgeschieden wird. In einigen Ausführungsformen kann die erste Isolierschicht 224 SiO₂, SiON, SiOCN und sonstige geeignete Isoliermaterialien enthalten. In einigen Ausführungsformen kann die erste Isolierschicht 224 eine Dicke 224t aufweisen, die im Bereich von ungefähr 80 nm bis ungefähr 120 nm liegt. In einigen Ausführungsformen kann die erste Isolierschicht 224 gleichmäßig auf dem ersten Maskenbereich 112 und dem zweiten Maskenbereich 114 abgeschieden werden.
Unter Bezugnahme auf 3 wird bei Operation 330 eine erste leitfähige Schicht auf der ersten Isolierschicht gebildet. Wie zum Beispiel in 5 gezeigt, kann die erste leitfähige Schicht 202 auf der ersten Isolierschicht 224 gebildet werden. In einigen Ausführungsformen kann die erste leitfähige Schicht 202 konformal auf der ersten Isolierschicht 224 durch PVD, ALD, Molekularstrahlepitaxie (MBE, Molecular Beam Epitaxy), CVD mit Plasma mit hoher Dichte (HDPCVD, High Density Plasma CVD), metallorganische CVD (MOCVD), Fernplasma-CVD (RPCVD, Remote Plasma CVD), Plattierung, sonstige geeignete Verfahren oder Kombinationen davon abgeschieden werden. Der Abscheidungsprozess kann in einer Abscheidungskammer, wie etwa einer PVD-Kammer, mit einem Druck unterhalb von ungefähr 20 mTorr und einer Temperatur von ungefähr 100 °C durchgeführt werden. Der Leistungspegel, der in dem Abscheidungsprozess verwendet wird, kann von ungefähr 1000 W bis ungefähr 6000 W betragen. In einigen Ausführungsformen kann das leitfähige Material TiN, AlCu, Al, Cu, sonstige geeignete leitfähige Materialien oder Kombinationen davon umfassen. In einigen Ausführungsformen kann das leitfähige Material TiN umfassen. In einigen Ausführungsformen kann die erste leitfähige Schicht 202 eine Dicke 202t im Bereich von ungefähr 30 nm bis ungefähr 70 nm aufweisen.
Unter Bezugnahme auf 3 wird bei Operation 340 eine Dielektrikumsschicht auf der ersten leitfähigen Schicht gebildet. Wie zum Beispiel in 5 gezeigt ist, kann die Dielektrikumsschicht 204 mit hohem k-Wert auf der ersten leitfähigen Schicht 202 gebildet sein. In einigen Ausführungsformen kann die Dielektrikumsschicht 204 mit hohem k-Wert ein dielektrisches Material mit hohem k-Wert enthalten, das durch CVD, ALD, PECVD oder sonstige geeignete Abscheidungsverfahren konformal abgeschieden wird. Das dielektrische Material mit hohem k-Wert kann HfO₂, ZrO_2, Al₂O₃, SiN oder sonstige geeignete dielektrische Materialien umfassen. Das dielektrische Material mit hohem k-Wert kann einen k-Wert aufweisen, der größer als ungefähr 3,9 ist, je nach Art des Materials. In einigen Ausführungsformen kann die Dielektrikumsschicht 204 mit hohem k-Wert SiN mit einem k-Wert von ungefähr 7 enthalten, das mit einem PECVD-Prozess mit einer Abscheidungstemperatur von ungefähr 150 °C bis ungefähr 200 °C abgeschieden wird. In einigen Ausführungsformen kann die Dielektrikumsschicht 204 mit hohem k-Wert ein dielektrischer Stapel sein -welcher eine untere Schicht aus ZrO₂, eine mittlere Schicht aus Al₂O₃, eine obere Schicht aus ZrO₂ aufweisen kann-die mit einer Temperatur von ungefähr 200 °C bis ungefähr 250 °C abgeschieden werden können und einen k-Wert aufweisen, der größer als ungefähr 13 (z. B. ungefähr 13,6) ist. In einigen Ausführungsformen kann die Dielektrikumsschicht 204 mit hohem k-Wert ein Stapel sein, der hafniumbasierte Dielektrika (z. B. HfO₂ und Hafniumsilikat (HfSiO_x)), Titanoxid (TiO₂) oder Tantaloxid (TaO_x) aufweist. Die Dielektrikumsschicht 204 mit hohem k-Wert kann auch ein Flüssigphasenpolymer mit hohem k-Wert aufweisen, das bei einer Temperatur unterhalb von ungefähr 150 °C getrocknet und ausgehärtet werden kann. Zusätzlich kann die Dielektrikumsschicht 204 mit hohem k-Wert Strontiumtitanoxid (SrTiO₃) mit einem k-Wert von zwischen ungefähr 100 und ungefähr 200, Bariumtitanoxid (BaTiO₃) mit einem k-Wert von zwischen ungefähr 300 und ungefähr 600, Bariumstrontiumtitanoxid (BaSrTiO₃) mit einem k-Wert von zwischen ungefähr 500 und 1000 oder Blei-Zirkonium-Titanoxid (PbZrTiO₃) mit einem k-Wert von zwischen ungefähr 800 und ungefähr 1100 enthalten. In einigen Ausführungsformen kann die Dielektrikumsschicht 204 mit hohem k-Wert eine Dicke 204t im Bereich von ungefähr 1nm bis ungefähr 5 nm aufweisen.
Unter Bezugnahme auf 3 wird bei Operation 350 eine zweite leitfähige Schicht auf der Dielektrikumsschicht gebildet. Wie zum Beispiel in 5 gezeigt, kann die zweite leitfähige Schicht 206 auf der Dielektrikumsschicht 204 mit hohem k-Wert gebildet werden. In einigen Ausführungsformen kann die zweite leitfähige Schicht 206 durch dasselbe Abscheidungsverfahren wie die erste leitfähige Schicht 202 konformal auf der Dielektrikumsschicht 204 mit hohem k-Wert abgeschieden werden. In einigen Ausführungsformen kann die zweite leitfähige Schicht 206 ein leitfähiges Material, wie etwa TiN, AlCu, Al, Cu, sonstige geeignete leitfähige Materialien und Kombinationen davon enthalten. In einigen Ausführungsformen können die erste und die zweite leitfähige Schicht 202 und 206 dasselbe leitfähige Material, wie etwa TiN, enthalten. In einigen Ausführungsformen kann die zweite leitfähige Schicht 206 eine Dicke 206t aufweisen, die in einem Bereich von ungefähr 30 nm bis ungefähr 70 nm liegt.
Auf das Bilden der zweiten leitfähigen Schicht 206 kann das Bilden der Schutzschicht 208 folgen, wie in 5 gezeigt. In einigen Ausführungsformen kann die Schutzschicht 208 durch CVD, ALD und sonstige geeignete Abscheidungsverfahren konformal auf der zweiten leitfähigen Schicht 206 abgeschieden werden. In einigen Ausführungsformen kann die Schutzschicht 208 SiON enthalten und als eine Hartmaskenschicht agieren, um die zweite Kondensatorplatte 206-2 während darauffolgenden Prozessen zu schützen. In einigen Ausführungsformen kann die Schutzschicht 208 eine Dicke 208t aufweisen, die in einem Bereich von ungefähr 10 nm bis ungefähr 50 nm liegt.
Unter Bezugnahme auf 3 wird bei Operation 360 ein Abschnitt der zweiten leitfähigen Schicht entfernt. Wie zum Beispiel in 6 gezeigt ist, kann ein Abschnitt der zweiten leitfähigen Schicht 206 und der Schutzschicht 208 entfernt werden. In einigen Ausführungsformen können Photolithographie- und Ätzoperationen auf der Schutzschicht 208 und der zweiten leitfähigen Schicht 206 verarbeitet werden, um die zweite Kondensatorplatte 206-1 der MIM-Kondensatorstruktur 210 zu bilden. Eine Maskierungsschicht kann auf der Schutzschicht 208 gebildet werden, um die zweite leitfähige Schicht 206 zu strukturieren. Die Maskierungsschicht kann Regionen der Schutzschicht 208 und der zweiten Kondensatorschicht 206-1 während dem Ätzprozess schützen. Die Zusammensetzung der Maskierungsschicht kann ein Photoresist, eine Hartmaske und/oder sonstige geeignete Materialien umfassen. Der Strukturierungsprozess kann das Bilden der Maskierungsschicht über der Schutzschicht 208, das Freilegen des Photoresists gegenüber einer Struktur, das Durchführen eines Nachbelichtungsbrennprozesses und das Entwickeln des Photoresists, um ein Maskierungselement einschließlich des Photoresists zu bilden, umfassen. Das Maskierungselement kann verwendet werden, um Regionen der Schutzschicht 208 und der zweiten Kondensatorschicht 206-1 zu schützen, während ein oder mehrere Ätzprozesse die freigelegte Schutzschicht 208 und die zweite leitfähige Schicht 206 sequentiell entfernen. Die Dielektrikumsschicht 204 mit hohem k-Wert kann als Ätzstoppschicht zum Ätzen der zweiten leitfähigen Schicht 206 agieren. In einigen Ausführungsformen kann nach dem Entfernen des Abschnitts der Schutzschicht 208 und der zweiten leitfähigen Schicht 206 die zweite Kondensatorplatte 206-1 eine Breite 206w im Bereich von ungefähr 0,5 µm bis ungefähr 10 µm aufweisen.
Auf das Entfernen des Abschnitts der zweiten leitfähigen Schicht 206 kann das Bilden der ersten und der zweiten Deckteilschicht 216 und 218 folgen, wie in 7 gezeigt. In einigen Ausführungsformen kann die Deckteilschicht 216 durch CVD, ALD und sonstige geeignete Abscheidungsverfahren konformal auf der Schutzschicht 208 und der Dielektrikumsschicht 204 mit hohem k-Wert abgeschieden werden. In einigen Ausführungsformen kann die erste Deckteilschicht 216 SiO₂ enthalten und eine Dicke 216t im Bereich von ungefähr 15 nm bis ungefähr 50 nm aufweisen. In einigen Ausführungsformen kann die zweite Deckteilschicht 218 SiN enthalten und eine Dicke 218t im Bereich von ungefähr 50 nm bis ungefähr 75 nm aufweisen. Wenn die Dicke 216t geringer als ungefähr 15 nm ist oder die Dicke 218t geringer als ungefähr 50 nm ist, kann es zu einem Überätzen in darauffolgenden Prozessen kommen und kann die Dielektrikumsschicht 204 mit hohem k-Wert beschädigt werden. Wenn die Dicke 216t größer als ungefähr 50 nm ist oder die Dicke 218t größer als ungefähr 75 nm ist, kann es zu einem Unterätzen in darauffolgenden Prozessen kommen und können Reste auf der Dielektrikumsschicht 204 mit hohem k-Wert verbleiben.
Unter Bezugnahme auf 3 wird bei der Operation 370 eine zweite Isolierschicht zwischen dem ersten und dem zweiten Abschnitt der ersten leitfähigen Schicht gebildet. Wie zum Beispiel in 8 und 9 gezeigt ist, kann die zweite Isolierschicht 232 zwischen dem ersten und dem zweiten Abschnitt 202-1 und 202-2 der ersten leitfähigen Schicht 202 gebildet werden. Der erste Abschnitt 202-1 kann auch als erste Kondensatorplatte 202-1 der MIM-Kondensatorstruktur 210 bezeichnet werden. Der zweite Abschnitt 202-2 kann auch als Widerstandsstruktur 202-2 bezeichnet werden.
Auf das Bilden der ersten und der zweiten Deckteilschicht 216 und 218 kann das Entfernen eines Abschnitts der Deckteilschichten 216 und 218, eines Abschnitts der Dielektrikumsschicht 204 mit hohem k-Wert und eines Abschnitts der ersten leitfähigen Schicht 202 folgen, wie in 8 gezeigt. In einigen Ausführungsformen kann der Entfernungsprozess einen Trockenätzprozess zum Bilden einer Öffnung 832 zwischen dem ersten Maskenbereich 112 und dem zweiten Maskenbereich 114 umfassen. In einigen Ausführungsformen kann der Trockenätzprozess direktional sein und mehrere Ätzoperationen umfassen. Der Trockenätzprozess kann Ätzmittel einschließlich Hexafluor-1,3-butadien (C₄F₆), Perfluorisobutylen (C₄F₈), Chlor (Cl₂) und Sauerstoff (O₂) verwenden. In einigen Ausführungsformen kann nach dem Trockenätzprozess die Öffnung 832 eine Breite aufweisen, die der Distanz 106d zwischen dem ersten Maskenbereich 112 und dem zweiten Maskenbereich 114 entspricht. In einigen Ausführungsformen liegt die Distanz 106d in einem Bereich von ungefähr 1,5 µm bis ungefähr 1000 µm. Die erste Kondensatorplatte 202-1, die Dielektrikumsschicht 204-1 mit hohem k-Wert und die zweite Kondensatorplatte 206-1 können die MIM-Kondensatorstruktur 210 bilden. Die erste Deckteilschicht 216-1 und die zweite Deckteilschicht 218-1 können die Deckstruktur 212-1 bilden. Die erste Deckteilschicht 216-2 und die zweite Deckteilschicht 218-2 können die Deckstruktur 212-2 bilden. In einigen Ausführungsformen kann die MIM-Kondensatorstruktur 210 eine Breite 202w1 aufweisen, die in einem Bereich von ungefähr 0,5 µm bis ungefähr 200 µm liegt. In einigen Ausführungsformen kann die Widerstandsstruktur 202-2 eine Breite 202w2 aufweisen, die im Bereich von ungefähr 0,5 µm bis ungefähr 200 µm liegt.
Auf das Bilden der Öffnung 832 kann das Bilden der zweiten Isolierschicht 232 folgen, wie in 9 gezeigt. In einigen Ausführungsformen kann die zweite Isolierschicht 232 auf den Deckstrukturen 212-1 und 212-2 und der ersten Isolierschicht 224 abgeschieden werden, um die Öffnung 832 zu füllen und die MIM-Kondensatorstruktur 210 und die Widerstandsstruktur 202-2 abzudecken. In einigen Ausführungsformen kann die zweite Isolierschicht 232 eine Oxidschicht aufweisen, die durch CVD, ALD, PECVD oder sonstige geeignete Abscheidungsverfahren abgeschieden wird. Die Oxidschicht kann PEOX, USG, FSG, ein dielektrisches Material mit geringem k-Wert (z. B. ein Material mit einer dielektrischen Konstante, die geringer als ungefähr 3,9 ist), ein dielektrisches Material mit extrem geringem k-Wert (z. B. ein Material mit einer dielektrischen Konstante, die geringer als ungefähr 2,5 ist), sonstige geeignete Materialien oder Kombinationen davon enthalten. In einigen Ausführungsformen kann die zweite Isolierschicht 232 durch PECVD abgeschieden werden. In einigen Ausführungsformen kann die zweite Isolierschicht 232 eine Dicke aufweisen, die im Bereich von ungefähr 100 nm bis ungefähr 500 nm liegt.
Auf das Bilden der zweiten Isolierschicht 232 kann das Bilden der Hartmaskenschicht 234 folgen, wie in 9 gezeigt. In einigen Ausführungsformen kann die Hartmaskenschicht 234 durch CVD, ALD, PECVD oder sonstige geeignete Abscheidungsverfahren konformal auf der zweiten Isolierschicht 232 abgeschieden werden. In einigen Ausführungsformen kann die Hartmaskenschicht 234 SiO_2, SiN, SiON, sonstige geeignete Materialien oder Kombinationen davon enthalten. In einigen Ausführungsformen kann die Hartmaskenschicht 234 eine Dicke entlang einer Z-Achse aufweisen, die im Bereich von ungefähr 40 nm bis ungefähr 70 nm liegt.
Auf das Bilden der Hartmaskenschicht 234 kann das Bilden von Zwischenmetalldielektrikumsschichten 107 folgen, wie in 9 gezeigt. In einigen Ausführungsformen können die Zwischenmetalldielektrikumsschichten 107 durch CVD, ALD, PECVD oder sonstige geeignete Abscheidungsverfahren konformal auf der Hartmaskenschicht 234 abgeschieden werden. In einigen Ausführungsformen können die Zwischenmetalldielektrikumsschichten 107 PEOX, USG, FSG, ein Material mit geringem k-Wert, ein Dielektrikum mit extrem geringem k-Wert, sonstige geeignete Materialien oder Kombinationen davon enthalten. In einigen Ausführungsformen können die Zwischenmetalldielektrikumsschichten 107 eine Dicke aufweisen, die in einem Bereich von ungefähr 800 nm bis ungefähr 1100 nm liegt.
Auf das Bilden der Zwischenmetalldielektrikumsschichten 107 kann das Bilden einer oberen Maskenschicht 936 folgen, wie in 9 gezeigt. In einigen Ausführungsformen kann die obere Maskenschicht 936 durch CVD, ALD, PEVCD oder sonstige geeignete Abscheidungsverfahren konformal auf den Zwischenmetalldielektrikumsschichten 107 abgeschieden werden. In einigen Ausführungsformen kann die obere Maskenschicht 936 SiO₂, SiN, SiON, sonstige geeignete Materialien oder Kombinationen davon enthalten. In einigen Ausführungsformen kann die obere Maskenschicht 936 eine Dicke entlang einer Z-Achse aufweisen, die in einem Bereich von ungefähr 40 nm bis ungefähr 80 nm liegt.
Auf das Bilden der oberen Maskenschicht 936 kann das Bilden der Öffnungen 1003-1, 1003-2, 1003-3 und 1003-4 folgen, wie in 10 gezeigt. In einigen Ausführungsformen kann ein Trockenätzprozess durch die obere Maskenschicht 936, die Zwischenmetalldielektrikumsschichten 107, die Hartmaskenschicht 234 und die zweite Isolierschicht 232 ätzen. In einigen Ausführungsformen kann der Trockenätzprozess direktional sein und mehrere Ätzoperationen umfassen. Der Trockenätzprozess kann Ätzmittel einschließlich C₄F₆, Cl₂, und O₂ verwenden. Die zweiten Deckschichten 218-1 und 218-2 können als Ätzstoppstelle des Trockenätzprozesses agieren.
Auf das Bilden der Öffnungen 1003-1, 1003-2, 1003-3 und 1003-4 kann das Bilden der Öffnungen 1103-1, 1103-2, 1103-3 und 1103-4 folgen, wie in 11 gezeigt. In einigen Ausführungsformen kann ein zusätzlicher Trockenätzprozess durch die zweiten Deckteilschichten 218-1 und 218-2, die ersten Deckteilschichten 216-1 und 216-2, die Dielektrikumsschichten 204-1 und 204-2 mit hohem k-Wert und die Schutzschicht 208 ätzen. In einigen Ausführungsformen kann der Trockenätzprozess direktional sein und mehrere Ätzoperationen umfassen. Der zusätzliche Ätzprozess kann auf der ersten Kondensatorplatte 202-1, der zweiten Kondensatorplatte 206-1 und der Widerstandsstruktur 202-2 stoppen. Die Öffnungen 1103-1, 1103-2, 1103-3 und 1103-4 können die erste Kondensatorplatte 202-1, die zweite Kondensatorplatte 206-1 und die Widerstandsstruktur 202-2 für eine darauffolgende Abscheidung von leitfähigem Material darauf freilegen. In einigen Ausführungsformen können sich die Öffnungen 1103-1, 1103-2, 1103-3 und 1103-4 in die erste Kondensatorplatte 202-1, die zweite Kondensatorplatte 206-1 und die Widerstandsstruktur 202-2 hinein erstrecken, um einen zuverlässigen elektrischen Kontakt mit geringem Widerstandswert für eine darauffolgende Abscheidung von leitfähigem Material sicherzustellen. In einigen Ausführungsformen kann der zusätzliche Trockenätzprozess die Abmessungen der Öffnungen 1103-1, 1103-2, 1103-3 und 1103-4 vergrößern, wie in 11 gezeigt.
Auf das Bilden der Öffnungen 1103-1, 1103-2, 1103-3 und 1103-4 kann das Abscheiden der leitfähigen Materialien in den Öffnungen 1103-1, 1103-2, 1103-3 und 1103-4 und ein chemisch-mechanischer Polier(CMP)-prozess zum gemeinsamen Planarisieren der oberen Flächen der Zwischenmetalldielektrikumsschichten 107 und der Interconnect-Strukturen 203-1, 203-2, 203-3 und 203-4 folgen, wie in 2A gezeigt. In einigen Ausführungsformen können die Interconnect-Strukturen 203-1, 203-2, 203-3 und 203-4 Abschnitte der zweiten Interconnect-Struktur 108 sein. In einigen Ausführungsformen können die MIM-Kondensatorstruktur 210 und die Widerstandsstruktur 202-2 mit einem einzelnen Maskenprozess auf der BEOL-Vorrichtungsschicht 106 gebildet werden. Folglich kann die Anzahl von Maskenprozessen zum Bilden der Widerstandsstruktur 202-2 und der MIM-Kondensatorstruktur 210 verringert werden und können die parasitären Kapazitäten, die durch die Widerstandsstruktur 202-2 erzeugt werden, verringert werden. Wie in 2B-2F gezeigt, können in einigen Ausführungsformen eine oder mehrere Schichten der Dielektrikumsschicht 204-2 mit hohem k-Wert, der ersten Deckteilschicht 216-2 und der zweiten Deckteilschicht 218-2 durch Blockieren des zweiten Maskenbereichs 114 während der Abscheidung der entsprechenden Schichten weggelassen werden.
Verschiedene Ausführungsformen gemäß dieser Offenbarung stellen Verfahren zum Bilden einer Halbleiterstruktur 100 mit einer Widerstandsstruktur 202-2 und einer MIM-Kondensatorstruktur 210 mit einem einzelnen Maskenprozess bereit. In einigen Ausführungsformen kann die Halbleiterstruktur 100 eine erste Interconnect-Struktur 104 auf einem Substrat 102, eine erste Isolierschicht 224 auf der ersten Interconnect-Struktur 104 und die Widerstandsstruktur 202-2 und die MIM-Kondensatorstruktur 210 auf einer ersten Isolierschicht 224 aufweisen. In einigen Ausführungsformen können die Widerstandsstruktur 202-2 und die MIM-Kondensatorstruktur 210 die erste Isolierschicht 224 berühren und durch die zweite Isolierschicht 232 getrennt sein. Die erste Interconnect-Struktur 104 kann eine BEOL-Interconnect-Struktur sein, die mit einer oder mehreren aktiven Vorrichtungen (z. B. Transistoren) in einer FEOL-Vorrichtungsschicht auf dem Substrat 102 verbunden ist. In einigen Ausführungsformen können die Widerstandsstruktur 202-2 und die MIM-Kondensatorstruktur 210 auf der BEOL-Vorrichtungsschicht 106 durch einen einzelnen Maskenprozess gebildet werden. Der einzelne Maskenprozess kann die Anzahl von Maskenprozessen zum Bilden der Widerstands- und der MIM-Kondensatorstruktur verringern und die parasitären Kapazitäten verringern, die durch die Widerstandsstruktur erzeugt werden.
In einigen Ausführungsformen weist eine Halbleiterstruktur eine Interconnect-Struktur auf einem Substrat, eine erste Isolierschicht auf der Interconnect-Struktur, eine erste und eine zweite leitfähige Platte auf der ersten Isolierschicht, die durch eine zweite Isolierschicht getrennt sind, eine Dielektrikumsschicht auf der ersten leitfähigen Platte und eine dritte leitfähige Platte auf der Dielektrikumsschicht auf. Die unteren Flächen der ersten und der zweiten leitfähigen Platte sind koplanar.
In einigen Ausführungsformen weist ein System eine Interconnect-Struktur auf einem Substrat, eine erste Isolierschicht auf der Interconnect-Struktur, eine Widerstandsstruktur, die die erste Isolierschicht berührt, eine Kondensatorstruktur, die die erste Isolierschicht berührt, und eine zweite Isolierschicht zwischen der Widerstandsstruktur und der Kondensatorstruktur auf. Die Kondensatorstruktur weist eine erste und eine zweite Platte und eine Dielektrikumsschicht zwischen der ersten und der zweiten Platte auf.
In einigen Ausführungsformen umfasst ein Verfahren das Bilden einer Interconnect-Struktur auf einem Substrat, das Bilden einer ersten Isolierschicht auf der Interconnect-Struktur, das Bilden einer ersten leitfähigen Schicht auf der ersten Isolierschicht, das Bilden einer Dielektrikumsschicht auf der ersten leitfähigen Schicht, das Bilden einer zweiten leitfähigen Schicht auf der Dielektrikumsschicht. Das Verfahren umfasst ferner das Entfernen eines Abschnitts der zweiten leitfähigen Schicht und das Bilden einer zweiten Isolierschicht zwischen dem ersten und dem zweiten Abschnitt der ersten leitfähigen Schicht.
Es sei darauf hingewiesen, dass der Abschnitt Ausführliche Beschreibung, und nicht der Abschnitt Zusammenfassung der Offenbarung, zum Interpretieren der Ansprüche verwendet werden soll. Der Abschnitt Zusammenfassung der Offenbarung kann eine oder mehrere, jedoch nicht alle, mögliche Ausführungsformen der vorliegenden Offenbarung darlegen, wie von dem/den Erfinder(n) vorgesehen, und soll daher die hinzugefügten Ansprüche in keiner Weise beschränken.
Die vorstehende Offenbarung behandelt Merkmale verschiedener Ausführungsformen, so dass ein Fachmann die Aspekte der vorliegenden Offenbarung besser verstehen kann. Ein Fachmann wird erkennen, dass er die vorliegende Offenbarung leicht als Grundlage zum Gestalten oder Abändern anderer Prozesse und Strukturen zum Erreichen derselben Zwecke und/oder Erzielen derselben Vorteile der hierin vorgestellten Ausführungsformen verwenden kann. Ein Fachmann sollte auch realisieren, dass sich solche äquivalenten Konstruktionen nicht von dem Wesen und Umfang der vorliegenden Offenbarung entfernen und er verschiedene Änderungen, Ersetzungen und Abänderungen hierin vornehmen kann, ohne sich von dem Wesen und Umfang der vorliegenden Offenbarung zu entfernen.
ZITATE ENTHALTEN IN DER BESCHREIBUNG
Diese Liste der vom Anmelder aufgeführten Dokumente wurde automatisiert erzeugt und ist ausschließlich zur besseren Information des Lesers aufgenommen. Die Liste ist nicht Bestandteil der deutschen Patent- bzw. Gebrauchsmusteranmeldung. Das DPMA übernimmt keinerlei Haftung für etwaige Fehler oder Auslassungen.
Zitierte Patentliteratur

US 63/331373 [0001]

Claims

Halbleiterstruktur, die Folgendes aufweist: eine Interconnect-Struktur auf einem Substrat; eine erste Isolierschicht auf der Interconnect-Struktur; eine erste und eine zweite leitfähige Platte auf der ersten Isolierschicht, die durch eine zweite Isolierschicht getrennt sind, wobei die unteren Flächen der ersten und der zweiten leitfähigen Platte koplanar sind; eine Dielektrikumsschicht auf der ersten leitfähigen Platte; und eine dritte leitfähige Platte auf der Dielektrikumsschicht.
Halbleiterstruktur nach Anspruch 1, die ferner eine erste Interconnect-Struktur, die mit der ersten leitfähigen Platte verbunden ist, und eine zweite Interconnect-Struktur, die mit der zweiten leitfähigen Platte verbunden ist, aufweist.
Halbleiterstruktur nach Anspruch 1 oder 2, die ferner eine Deckstruktur auf der zweiten und der dritten leitfähigen Platte aufweist.
Halbleiterstruktur nach Anspruch 3, die ferner eine Maskenschicht zwischen der Deckstruktur und der zweiten leitfähigen Platte aufweist.
Halbleiterstruktur nach Anspruch 3 oder 4, wobei die Deckstruktur eine Schicht aus Siliziumoxid und eine Schicht aus Siliziumnitrit aufweist.
Halbleiterstruktur nach Anspruch 1, die ferner eine erste und eine zweite Interconnect-Struktur, die mit der zweiten leitfähigen Platte verbunden sind, aufweist.
Halbleiterstruktur nach einem der vorherigen Ansprüche, wobei sich die Dielektrikumsschicht auf der zweiten leitfähigen Platte befindet.
Halbleiterstruktur nach einem der vorherigen Ansprüche, wobei die erste und die dritte leitfähige Platte Titannitrid enthalten.
Halbleiterstruktur nach einem der vorherigen Ansprüche, wobei eine Dicke der zweiten leitfähigen Platte größer als eine Dicke der ersten leitfähigen Platte ist.
System, das Folgendes aufweist: eine Interconnect-Struktur auf einem Substrat; eine erste Isolierschicht auf der Interconnect-Struktur; eine Widerstandsstruktur, die die erste Isolierschicht berührt; eine Kondensatorstruktur, die die erste Isolierschicht berührt, wobei die Kondensatorstruktur eine erste und eine zweite Platte und eine Dielektrikumsschicht zwischen der ersten und der zweiten Platte aufweist; und eine zweite Isolierschicht zwischen der Widerstandsstruktur und der Kondensatorstruktur.
System nach Anspruch 10, das ferner Folgendes aufweist: eine erste und eine zweite Interconnect-Struktur, die mit der ersten und der zweiten Elektrode der Kondensatorstruktur verbunden sind; und eine dritte und eine vierte Interconnect-Struktur, die mit der Widerstandsstruktur verbunden sind.
System nach Anspruch 10 oder 11, das ferner Folgendes aufweist: eine erste Deckstruktur auf der Widerstandsstruktur; und eine zweite Deckstruktur auf der Kondensatorstruktur.
System nach Anspruch 12, wobei jede der ersten und der zweiten Deckstruktur eine Schicht aus Siliziumoxid und eine Schicht aus Siliziumnitrid aufweist.
System nach Anspruch 12 oder 13, wobei die Dielektrikumsschicht ferner auf der Widerstandsstruktur angeordnet ist.
System nach einem der Ansprüche 12 bis 14, wobei eine Dicke der Widerstandsstruktur größer als eine Dicke der ersten Elektrode der Kondensatorstruktur ist.
Verfahren, umfassend: Bilden einer Interconnect-Struktur auf einem Substrat; Bilden einer ersten Isolierschicht auf der Interconnect-Struktur; Bilden einer ersten leitfähigen Schicht auf der ersten Isolierschicht; Bilden einer Dielektrikumsschicht auf der ersten leitfähigen Schicht; Bilden einer zweiten leitfähigen Schicht auf der Dielektrikumsschicht; Entfernen eines Abschnitts der zweiten leitfähigen Schicht; und Bilden einer zweiten Isolierschicht zwischen dem ersten und dem zweiten Abschnitt der ersten leitfähigen Schicht.
Verfahren nach Anspruch 16, ferner umfassend: Bilden einer ersten und einer zweiten Interconnect-Struktur, die mit der zweiten leitfähigen Schicht und dem ersten Abschnitt der ersten leitfähigen Schicht verbunden sind; und Bilden einer dritten und einer vierten Interconnect-Struktur, die mit dem zweiten Abschnitt der ersten leitfähigen Schicht verbunden sind.
Verfahren nach Anspruch 17, wobei das Bilden der ersten, der zweiten, der dritten und der vierten Interconnect-Struktur Folgendes umfasst: Bilden einer ersten, einer zweiten, einer dritten und einer vierten Öffnung in der zweiten Isolierschicht, um die erste und die zweite leitfähige Schicht freizulegen; und Füllen der ersten, der zweiten, der dritten und der vierten Öffnung mit einem leitfähigen Material in einem einzelnen Abscheidungsprozess.
Verfahren nach einem der Ansprüche 16 bis 18, ferner umfassend das Bilden einer Deckstruktur auf der ersten leitfähigen Schicht.
Verfahren nach einem der Ansprüche 16 bis 19, wobei das Bilden der zweiten Isolierschicht Folgendes umfasst: Entfernen eines Abschnitts der Dielektrikumsschicht und der ersten leitfähigen Schicht, um eine Öffnung zwischen dem ersten und dem zweiten Abschnitt der ersten leitfähigen Schicht zu bilden; und Füllen der Öffnung mit der zweiten Isolierschicht.