DE102021211473A1 - Digitale signalverarbeitungsvorrichtung und steuerverfahren für die digitale signalverarbeitungsvorrichtung - Google Patents

Digitale signalverarbeitungsvorrichtung und steuerverfahren für die digitale signalverarbeitungsvorrichtung Download PDF

Info

Publication number
DE102021211473A1
DE102021211473A1 DE102021211473.3A DE102021211473A DE102021211473A1 DE 102021211473 A1 DE102021211473 A1 DE 102021211473A1 DE 102021211473 A DE102021211473 A DE 102021211473A DE 102021211473 A1 DE102021211473 A1 DE 102021211473A1
Authority
DE
Germany
Prior art keywords
audio data
buffer memory
sampling period
burst
delay
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
DE102021211473.3A
Other languages
English (en)
Inventor
Seiji Okamoto
Tetsuya Hirano
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Kawai Musical Instrument Manufacturing Co Ltd
Original Assignee
Kawai Musical Instrument Manufacturing Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Kawai Musical Instrument Manufacturing Co Ltd filed Critical Kawai Musical Instrument Manufacturing Co Ltd
Publication of DE102021211473A1 publication Critical patent/DE102021211473A1/de
Pending legal-status Critical Current

Links

Images

Classifications

    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00Accessing, addressing or allocating within memory systems or architectures
    • G06F12/02Addressing or allocation; Relocation
    • G06F12/0223User address space allocation, e.g. contiguous or non contiguous base addressing
    • G06F12/023Free address space management
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/14Handling requests for interconnection or transfer
    • G06F13/16Handling requests for interconnection or transfer for access to memory bus
    • G06F13/1668Details of memory controller
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/16Sound input; Sound output
    • G06F3/162Interface to dedicated audio devices, e.g. audio drivers, interface to CODECs
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/16Sound input; Sound output
    • G06F3/165Management of the audio stream, e.g. setting of volume, audio stream path
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F2212/00Indexing scheme relating to accessing, addressing or allocation within memory systems or architectures
    • G06F2212/25Using a specific main memory architecture
    • G06F2212/251Local memory within processor subsystem

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Audiology, Speech & Language Pathology (AREA)
  • General Health & Medical Sciences (AREA)
  • Human Computer Interaction (AREA)
  • Health & Medical Sciences (AREA)
  • Multimedia (AREA)
  • Signal Processing For Digital Recording And Reproducing (AREA)
  • Reverberation, Karaoke And Other Acoustics (AREA)
  • Memory System (AREA)
  • Electrophonic Musical Instruments (AREA)
  • Bus Control (AREA)

Abstract

Eine digitale Signalverarbeitungsvorrichtung, die aufweist: ein Verzögerungsmittel, das Audiodaten in Einheiten von Abtastperioden verzögert; und ein Steuermittel, das Audiodaten ein Wort nach dem anderen nacheinander mit einer Abtastperiode in den ersten Pufferspeicher schreibt, eine Steuerung zur Burst-Übertragung der Burst-Längen-Audiodaten von einem ersten Pufferspeicher an den DRAM durchführt, eine Steuerung zur Burst-Übertragung der Burst-Längen-Audiodaten von einem DRAM an den zweiten Pufferspeicher durchführt, und Audiodaten ein Wort nach dem anderen nacheinander mit der Abtastperiode aus einem zweiten Pufferspeicher an das Verzögerungsmittel ausgibt, wobei eine Verzögerungszeit von Audiodaten, die von dem Verzögerungsmittel ausgegeben wird, durch eine Kombination einer Verzögerungszeit von mehreren Abtastperiodeneinheiten in Abhängigkeit von einer Burst-Länge des DRAM und einer Verzögerungszeit einer Abtastperiodeneinheit des Verzögerungsmittels bestimmt wird.

Description

  • QUERVERWEIS AUF VERWANDTE ANMELDUNGEN
  • Diese Anmeldung basiert auf und beansprucht die Priorität der vorherigen japanischen Patentanmeldung Nr. 2020-172560 , die am 13. Oktober 2020 eingereicht wurde, deren gesamter Inhalt hierin durch Bezugnahme aufgenommen ist.
  • ALLGEMEINER STAND DER TECHNIK
  • [Gebiet der Erfindung]
  • Die vorliegende Erfindung betrifft eine digitale Signalverarbeitungsvorrichtung und ein Steuerungsverfahren für die digitale Signalverarbeitungsvorrichtung.
  • [Beschreibung des Standes der Technik]
  • Patentschrift 1 beschreibt eine Adressierschaltung zum virtuellen Schalten innerhalb einer digitalen Signalverarbeitungsvorrichtung. In der Adressierschaltung wird ein Indexregister mit einem Hilfsindexregister kombiniert, der gleiche Wert wie ein niederwertiger Wert des Indexregisters wird in das Hilfsindexregister eingestellt, eine obere Adresse wird aus dem Indexregister und eine untere Adresse aus dem Hilfsindexregister entnommen, um eine normale Indexänderung durchzuführen, und ein Wert, der durch Addition eines niederwertigen Wertes des Indexregisters und eines Pointers erhalten wird, wird in das Hilfsindexregister eingestellt, um eine Adressänderung für ein virtuelles Schalten durchzuführen.
  • Patentschrift 2 beschreibt eine Adressenerzeugungsschaltung, die einen ersten Zähler und einen zweiten Zähler beinhaltet. Eine Löschmittel setzt den Inhalt des zweiten Zählers durch ein Zählsteuersignal an den ersten Zähler selektiv auf null zurück. Ein Addierer addiert eine Ausgabe des ersten Zählers und eine Ausgabe des zweiten Zählers.
  • Patentschrift 3 beschreibt eine digitale Signalverarbeitungsvorrichtung für Tonwellenformdaten, die eine Wellenformsignalverarbeitungseinheit und eine Speicherzugriffseinheit beinhaltet. Die Wellenformsignalverarbeitungseinheit führt eine Wellenformsignalverarbeitung durch, die zum Hinzufügen von Effekten zu Tonwellenformdaten mittels M-(eine ganze Zahl von zwei oder mehr)-Teilen der Zeitmultiplex-Wellenformsignalverarbeitung bestimmt ist. Die Speicherzugriffseinheit ermöglicht es einem DRAM, der extern mit K-Bänken verbunden ist, die K-(eine ganze Zahl von zwei oder mehr und M oder weniger)-Teilen der Zeitmultiplex-Wellenformsignalverarbeitung entsprechen, die dazu bestimmt sind, Tonwellenformdaten im Prozess der Wellenformsignalverarbeitung zu verzögern, den Zugriff auf die K-Bänke zu K-Zeitpunkten zu starten, die voneinander verschieden sind, und wenn die Speicherzugriffseinheit eine Schreib- oder Leseanforderung von einem der K-Teile der Zeitmultiplex-Wellenformsignalverarbeitung empfängt, schreibt oder liest die Speicherzugriffseinheit Tonwellenformdaten, indem sie ein Steuersignal, das zum Schreiben in oder Lesen aus der entsprechenden Bank bestimmt ist, an den DRAM zu einem Zeitpunkt ausgibt, zu dem der Zugriff auf die Bank gestartet werden kann.
    • [Patentschrift 1] Japanische Patentoffenlegungsschrift Nr. 58-2935
    • [Patentschrift 2] Japanische Patentoffenlegungsschrift Nr. 62-57067
    • [Patentschrift 3] Japanische Patentoffenlegungsschrift Nr. 2003-108122
  • In Patentschrift 3 werden die Tonwellenformdaten verzögert, um den Tonwellenformdaten Effekte hinzuzufügen. Bei Verwendung der Burst-Übertragung des DRAM ist die Verzögerungszeit der Tonwellenformdaten jedoch auf ein Vielfaches der Burst-Länge begrenzt. Wenn alle mehreren Verzögerungssignale ein Vielfaches der Burst-Länge sind, führt ihre Periodizität zu einer starken Korrelation, wodurch keine hochwertigen Effekte erzielt werden.
  • ZUSAMMENFASSUNG DER ERFINDUNG
  • Eine Aufgabe der vorliegenden Erfindung ist es, die Erzeugung von Audiodaten mit einer Verzögerungszeit zu ermöglichen, die durch das Kombinieren einer Verzögerungszeit, die ein Vielfaches einer Burst-Länge in Bezug auf eine Abtastperiode ist, und einer Verzögerungszeit einer Abtastperiodeneinheit erhalten wird.
  • Eine digitale Signalverarbeitungsvorrichtung der vorliegenden Erfindung weist auf: einen ersten Pufferspeicher, der zum Akkumulieren von Audiodaten bestimmt ist; einen zweiten Pufferspeicher, der zum Akkumulieren von Audiodaten bestimmt ist; einen DRAM, der Audiodaten mit Burst-Länge als Burst überträgt; ein Verzögerungsmittel, das Audiodaten in Einheiten von Abtastperioden verzögert; und ein Steuermittel, das Audiodaten ein Wort nach dem anderen nacheinander mit der Abtastperiode in den ersten Pufferspeicher schreibt, eine Steuerung zur Burst-Übertragung der Burst-Längen-Audiodaten von dem ersten Pufferspeicher an den DRAM durchführt, eine Steuerung zur Burst-Übertragung der Burst-Längen-Audiodaten von dem DRAM an den zweiten Pufferspeicher durchführt, und Audiodaten ein Wort nach dem anderen nacheinander mit der Abtastperiode aus dem zweiten Pufferspeicher an das Verzögerungsmittel ausgibt, wobei eine Verzögerungszeit von Audiodaten, die von dem Verzögerungsmittel ausgegeben wird, durch eine Kombination einer Verzögerungszeit von mehreren Abtastperiodeneinheiten in Abhängigkeit von der Burst-Länge des DRAM und einer Verzögerungszeit einer Abtastperiodeneinheit des Verzögerungsmittels bestimmt wird.
  • Ein Steuerungsverfahren für eine digitale Signalverarbeitungsvorrichtung der vorliegenden Erfindung ist ein Steuerungsverfahren für eine digitale Signalverarbeitungsvorrichtung, die Folgendes beinhaltet: einen ersten Pufferspeicher, der zum Akkumulieren von Audiodaten bestimmt ist; einen zweiten Pufferspeicher, der zum Akkumulieren von Audiodaten bestimmt ist; einen DRAM, der Audiodaten mit Burst-Länge als Burst überträgt; und ein Verzögerungsmittel, das Audiodaten in Einheiten von Abtastperioden verzögert, wobei das Verfahren umfasst: Schreiben von Audiodaten in den ersten Pufferspeicher ein Wort nach dem anderen nacheinander mit der Abtastperiode; Durchführen einer Steuerung zur Burst-Übertragung der Burst-Längen-Audiodaten von dem ersten Pufferspeicher an den DRAM; Durchführen einer Steuerung zur Burst-Übertragung der Burst-Längen-Audiodaten von dem DRAM an den zweiten Pufferspeicher und Ausgeben von Audiodaten an die Verzögerungsmittel von dem zweiten Pufferspeicher ein Wort nach dem anderen nacheinander mit der Abtastperiode, wobei eine Verzögerungszeit von Audiodaten, die durch die Verzögerungsmittel ausgegeben werden, durch eine Kombination einer Verzögerungszeit von mehreren Abtastperiodeneinheiten in Abhängigkeit von der Burst-Länge des DRAM und einer Verzögerungszeit einer Abtastperiodeneinheit der Verzögerungsmittel bestimmt wird.
  • Figurenliste
    • 1 ist ein Diagramm, das ein Konfigurationsbeispiel einer digitalen Signalverarbeitungsvorrichtung gemäß dieser Ausführungsform zeigt;
    • 2 ist eine Ansicht, die ein Zugriffsverfahren eines ersten Pufferspeichers zeigt; und
    • 3 ist eine Ansicht, die ein Zugriffsverfahren eines zweiten Pufferspeichers zeigt.
  • DETAILLIERTE BESCHREIBUNG DER BEVORZUGTEN AUSFÜHRUNGSFORMEN
  • 1 ist ein Diagramm, das ein Konfigurationsbeispiel einer digitalen Signalverarbeitungsvorrichtung 100 gemäß dieser Ausführungsform zeigt. Die digitale Signalverarbeitungsvorrichtung 100 ist eine Effektvorrichtung, die beispielsweise Hall erzeugt. Wenn ein Originalton erzeugt wird, werden ein direkter Ton und ein verzögerter Ton des Originaltons synthetisiert, um ein menschliches Ohr zu erreichen. Der Direktschall ist der Ton des Originaltons, der das menschliche Ohr direkt erreicht. Der verzögerte Ton besteht aus mehreren verzögerten Tönen mit unterschiedlichen Verzögerungszeiten, die dadurch erzeugt werden, dass der Originalton von verschiedenen Objekten reflektiert wird. Die digitale Signalverarbeitungsvorrichtung 100 erzeugt mehrere Verzögerungssignale mit unterschiedlichen Verzögerungszeiten für Audiodaten des Originaltons und synthetisiert die Audiodaten des Originaltons und mehrere der Verzögerungssignale, um dadurch einen Hall zu erzeugen.
  • Die digitale Signalverarbeitungsvorrichtung 100 beinhaltet eine CPU 101, einen Programm-ROM 102, einen Arbeitsspeicher 103, einen Bus 104, einen Analog/Digital-Wandler 105, einen DSP 106, einen ersten und einen zweiten Pufferspeicher 107, einen Digital/Analog-Wandler 108, einen Bus 109, einen SDRAM 110, einen SDRAM 111 und eine Verzögerungseinheit 114. Die Verzögerungseinheit 14 beinhaltet ein Schieberegister 112 und einen Selektor 113. Im Folgenden wird ein Steuerverfahren der digitalen Signalverarbeitungsvorrichtung 100 erläutert.
  • Jeder der ersten und zweiten Pufferspeicher 107 ist in der Lage, 32-Bit (ein Wort) breite Audiodaten an dem und an den Bus 109 zu empfangen und auszugeben. Der erste und der zweite Pufferspeicher 107 sind beispielsweise ein SRAM (Static Random Access Memory) und können Audiodaten akkumulieren.
  • Die SDRAMs 110 und 111 sind synchrone dynamische Direktzugriffsspeicher und gehören zu den DRAMs (Dynamic Random Access Memory). Bei den SDRAMs 110 und 111 handelt es sich beispielsweise um ein DDR3-SDRAM.
  • Der SDRAM 110 ist in der Lage, 16-Bit-(ein Wort-)Audiodaten von dem Bus 109 zu empfangen und an diesen auszugeben. Der SDRAM 110 ist in der Lage, 16-Bit-(ein Wort-)Audiodaten von dem Bus 109 zu empfangen und an diesen auszugeben.
  • Jeder der ersten und zweiten Pufferspeicher 107 kann 32-Bit-Audiodaten (ein Wort) von den SDRAMs 110 und 111 über den Bus 109 empfangen und an diese ausgeben. Die 16-Bit-Audiodaten, die in den SDRAM 110 eingegeben und von diesem ausgegeben werden, sind die oberen 16-Bit-Audiodaten der 32-Bit-Audiodaten, die in den ersten oder zweiten Pufferspeicher 107 eingegeben und von diesem ausgegeben werden. Die 16-Bit-Audiodaten, die in den SDRAM 111 eingegeben und von diesem ausgegeben werden, sind die unteren 16-Bit-Audiodaten der 32-Bit-Audiodaten, die in den ersten oder zweiten Pufferspeicher 107 eingegeben und von diesem ausgegeben werden.
  • Die SDRAMs 110 und 111 sind in der Lage, Audiodaten mit einer Burst-Länge von zwei oder mehr Wörtern über den Bus 109 an jeden der ersten und zweiten Pufferspeicher 107 als Burst zu übertragen. Das heißt, die SDRAMs 110 und 111 übertragen kontinuierlich und schnell Audiodaten mit einer Wortanzahl, die einer Burst-Länge entspricht, an jeden der ersten und zweiten Pufferspeicher 107 anhand einer Adressinformation über den Bus 109. Die Burst-Länge beträgt beispielsweise vier oder acht Wörter. Der Fall, dass die Burst-Länge acht Wörtern beträgt, wird im Folgenden als Beispiel erläutert.
  • Die CPU 101 ist eine zentrale Verarbeitungseinheit. Im Programm-ROM (Festwertspeicher) 102 ist ein Programm gespeichert. Der Arbeitsspeicher (Direktzugriffsspeicher) 103 fungiert als Arbeitsbereich für die CPU 101. Die CPU 101 expandiert das im Programm-ROM 102 gespeicherte Programm in den Arbeitsspeicher 103 und führt das im Arbeitsspeicher 103 expandierte Programm aus, um dadurch den DSP 106 zu steuern. Der DSP 106 ist ein digitaler Signalprozessor und stellt eine Art Steuereinheit dar.
  • Der Analog/Digital-Wandler 105 empfängt ein analoges Audiosignal des Originaltons von einem Mikrofon oder dergleichen und wandelt das analoge Audiosignal in digitale Ein-Wort-(32 Bit-)Audiodaten mit einer Abtastperiode um. Bei den Audiodaten handelt es sich um Musiktondaten oder Sprachdaten.
  • Der DSP 106 schreibt die von dem Analog/Digital-Wandler 105 umgewandelten digitalen Audiodaten ein Wort nach dem anderen nacheinander mit einer Abtastperiode in den ersten Pufferspeicher 107. Es ist zu beachten, dass der DSP 106 anstelle des Analog/Digital-Wandlers 105 auch digitale Audiodaten von einer Vorrichtung zur Erzeugung von Musiktönen, einer Audioempfangsvorrichtung oder dergleichen empfangen kann.
  • Dann führt der DSP 106 die Steuerung der Burst-Übertragung der Audiodaten mit einer Wortanzahl (acht Wörtern) durch, die der Burst-Länge entspricht, von dem ersten Pufferspeicher 107 an die SDRAMs 110 und 111. Der DSP 106 schreibt die Audiodaten mit einer Wortanzahl (acht Wörtern), die der Burst-Länge entspricht, an Adressen, die von Schreibpointern der SDRAMs 110 und 111 angegeben werden.
  • Dann führt der DSP 106 die Steuerung der Burst-Übertragung der Audiodaten mit einer Wortanzahl (acht Wörtern) durch, die der Burst-Länge entspricht, von den SDRAMs 110 und 111 an den zweiten Pufferspeicher 107. Dabei liest der DSP 106 die Audiodaten mit einer Wortanzahl (acht Wörtern), die der Burst-Länge entspricht, von den Adressen, die durch Lesepointer der SDRAMs 110 und 111 angegeben werden, und führt die Steuerung der Burst-Übertragung durch. Der DSP 106 schreibt die Audiodaten mit einer Wortanzahl (acht Wörtern), die der Burst-Länge entspricht, durch die Burst-Übertragung in den zweiten Pufferspeicher 107.
  • Die Differenz zwischen den von den Schreibpointern angegebenen Adressen und den von den Lesepointern der SDRAMs 110 und 111 angegebenen Adressen entspricht einer Verzögerungszeit des auf den Originalton reagierenden Verzögerungssignals. Bei dieser Verzögerungszeit handelt es sich um eine Verzögerungszeit, die ein Vielfaches der Burst-Länge (ein Vielfaches von 8) in Bezug auf die Abtastperiode ist.
  • Anstelle der SDRAMs 110 und 111 kann auch ein SRAM zum Erzeugen von Verzögerungssignalen verwendet werden, doch ist ein SRAM mit großer Kapazität erforderlich, um Verzögerungssignale mit langen Verzögerungszeiten zu erzeugen. Der SRAM weist den Nachteil auf, dass er teurer ist als die SDRAMs 110 und 111. In dieser Ausführungsform ermöglicht die Verwendung der SDRAMs 110 und 111 die Erzeugung von Verzögerungssignalen, wodurch sich die Kosten reduzieren lassen. Ferner ermöglicht die Verwendung der Burst-Übertragung der SDRAMs 110 und 111 das schnelle Erzeugen einer großen Anzahl von Verzögerungssignalen in Echtzeit.
  • Dann liest der DSP 106 die in den zweiten Pufferspeicher 107 übertragenen Audiodaten in Einheiten von einem Wort mit einer Abtastperiode, um die gelesenen Audiodaten an die Verzögerungseinheit 114 auszugeben.
  • Die Verzögerungseinheit 114 beinhaltet das Schieberegister 112 und den Selektor 113 und verzögert die aus dem zweiten Pufferspeicher 107 gelesenen Audiodaten in Einheiten von Abtastperioden und gibt die verzögerten Audiodaten als Verzögerungssignal an den DSP 106 aus.
  • Das Schieberegister 112 beinhaltet mehrere Register, die zum Akkumulieren der aus dem zweiten Pufferspeicher 107 gelesenen Audiodaten bestimmt sind, und verschiebt die in mehreren der Register akkumulierten Audiodaten in Einheiten von Abtastperioden. Der Selektor 113 wählt einen der Datenausgaben aus mindestens einem der mehreren Register aus und gibt die ausgewählten Ausgabedaten an den DSP 106 als ein Verzögerungssignal aus, das auf den Originalton reagiert. Die Auswahl des Selektors 113 entspricht der Verzögerungszeit des auf den Originalton reagierenden Verzögerungssignals.
  • Dann synthetisiert der DSP 106 die Audiodaten des von dem Analog/Digital-Wandler 105 umgewandelten Originaltons und das vorstehend beschriebene Verzögerungssignal und gibt die synthetisierten Audiodaten an den Digital/Analog-Wandler 108 aus. Übrigens muss der DSP 106 diese nicht unbedingt synthetisieren, sondern eine Vorrichtung außerhalb des DSP 106 kann diese synthetisieren.
  • Der Digital/Analog-Wandler 108 wandelt die digitalen Ein-Wort-(32 Bit-)Audiodaten in ein analoges Audiosignal mit einer Abtastperiode um und gibt das analoge Audiosignal an ein Audiosystem aus. Das Audiosystem beinhaltet einen Verstärker und einen Lautsprecher, wobei der Verstärker das Audiosignal verstärkt und der Lautsprecher das verstärkte Audiosignal wiedergibt. Infolgedessen entsteht ein Ton, bei dem der Effekt des Halls dem Originalton hinzugefügt wird.
  • 2 ist eine Ansicht, die ein Zugriffsverfahren des ersten Pufferspeichers 107 zeigt. Der erste Pufferspeicher 107 ist ein Ringpuffer, der Acht-Wort-Audiodaten akkumulieren kann. Die Abtastperioden T0 bis T8 sind jeweils eine Abtastperiode des Analog/Digital-Wandlers 105.
  • In der Abtastperiode T0 schreibt der DSP 106 die von dem Analog/Digital-Wandler 105 umgewandelten Ein-Wort-Audiodaten W(0) an eine erste Adresse im ersten Pufferspeicher 107.
  • Die Abtastperiode T1 ist eine Abtastperiode nach einer Abtastperiode relativ zur Abtastperiode T0. In der Abtastperiode T1 schreibt der DSP 106 die von dem Analog/Digital-Wandler 105 umgewandelten Ein-Wort-Audiodaten W(1) an eine zweite Adresse im ersten Pufferspeicher 107.
  • Die Abtastperiode T2 ist eine Abtastperiode nach zwei Abtastperioden relativ zur Abtastperiode T0. In der Abtastperiode T2 schreibt der DSP 106 die von dem Analog/Digital-Wandler 105 umgewandelten Ein-Wort-Audiodaten W(2) an eine dritte Adresse im ersten Pufferspeicher 107.
  • Gleichermaßen schreibt der DSP 106 in den Abtastperioden T3 bis T6 Ein-Wort-Audiodaten W(3) bis Ein-Wort-Audiodaten W(6), die durch den Analog/Digital-Wandler 105 an eine vierte Adresse umgewandelt werden, an eine siebte Adresse im ersten Pufferspeicher 107.
  • Die Abtastperiode T7 ist eine Abtastperiode nach sieben Abtastperioden, bezogen auf die Abtastperiode T0. In der Abtastperiode T7 schreibt der DSP 106 die von dem Analog/Digital-Wandler 105 umgewandelten Ein-Wort-Audiodaten W(7) an eine achte Adresse im ersten Pufferspeicher 107.
  • Der DSP 106 überträgt die Acht-Wort-Audiodaten W(0) bis W(7), die im ersten Pufferspeicher 107 akkumuliert sind, im Burst-Verfahren an die SDRAMs 110 und 111, um die Acht-Wort-Audiodaten W(0) bis W(7) in der Abtastperiode T7 in die SDRAMs 110 und 111 zu schreiben.
  • Die Abtastperiode T8 (T0) ist eine Abtastperiode nach acht Abtastperioden relativ zur Abtastperiode T0. In der Abtastperiode T8 (T0) schreibt (überschreibt) der DSP 106 die von dem Analog/Digital-Wandler 105 umgewandelten Ein-Wort-Audiodaten W(8) an die erste Adresse im ersten Pufferspeicher 107.
  • Gleichermaßen schreibt (überschreibt) der DSP 106 in den Abtastperioden T9 bis T15 Ein-Wort-Audiodaten W(9) bis Ein-Wort-Audiodaten W(15), die durch den Analog/Digital-Wandler 105 umgewandelten, an die zweite bis achte Adresse im ersten Pufferspeicher 107.
  • Danach überträgt der DSP 106 die Acht-Wort-Audiodaten W(8) bis W(15), die in dem ersten Pufferspeicher 107 akkumuliert sind, im Burst-Verfahren an die SDRAMs 110 und 111, um die Acht-Wort-Audiodaten W(8) bis W(15) in die SDRAMs 110 und 111 mit der Abtastperiode T15 zu schreiben.
  • Gleichermaßen überträgt der DSP 106 alle acht Abtastperioden die im ersten Pufferspeicher 107 akkumulierten Audiodaten in Einheiten von jeweils acht Wörtern an die SDRAMs 110 und 111.
  • Wie vorstehend beschrieben, führt der DSP 106 die Steuerung zum Schreiben der von dem Analog/Digital-Wandler 105 umgewandelten Audiodaten in den ersten Pufferspeicher 107 ein Wort nach dem anderen nacheinander in den Abtastperioden T0 bis T8 durch, und die Burst-Übertragung der Audiodaten mit Burst-Länge von dem ersten Pufferspeicher 107 an die SDRAMs 110 und 111 alle acht Abtastperioden.
  • 3 ist eine Ansicht, die ein Zugriffsverfahren des zweiten Pufferspeichers 107 zeigt. Der zweite Pufferspeicher 107 ist ein Ringpuffer, der Acht-Wort-Audiodaten akkumulieren kann. Die Abtastperioden T0 bis T3 sind jeweils eine Abtastperiode des Analog/Digital-Wandlers 105.
  • Die Verzögerungseinheit 114 beinhaltet das Schieberegister 112 und den Selektor 113. Das Schieberegister 112 beinhaltet sieben Register 112a bis 112g, die zum Akkumulieren von Audiodaten bestimmt sind, und verschiebt die in den sieben Registern 112a bis 112g akkumulierten Audiodaten in Einheiten von Abtastperioden. Der Selektor 113 wählt eine der Audiodatenausgaben aus dem zweiten Pufferspeicher 107 und aus der Datenausgabe aus den sieben Registern 112a bis 112g.
  • In der Abtastperiode T0 überträgt der DSP 106 die Audiodaten mit einer Wortanzahl (acht Wörtern), im Burst-Verfahren, die der Burst-Länge W(0) bis W(7) entspricht, die in den SDRAMs 110 und 111 gespeichert sind, an den zweiten Pufferspeicher 107.
  • In 2 schreibt der DSP 106 die im ersten Pufferspeicher 107 akkumulierten Audiodaten an die von den Schreibpointern der SDRAMs 110 und 111 angegebenen Adressen. In der Abtastperiode T0 in 3 liest der DSP 106 die Audiodaten von den Adressen, die von den Lesepointern der SDRAMs 110 und 111 angegeben werden. Die Differenz zwischen den von den Schreibpointern der SDRAMs 110 und 111 angegebenen Adressen und den von den Lesepointern der SDRAMs 110 und 111 angegebenen Adressen entspricht einer Verzögerungszeit des auf den Originalton reagierenden Verzögerungssignals. Diese Verzögerungszeit ist ein Vielfaches von 8 der Abtastperiode (ein Vielfaches einer Zählung der Burst-Länge).
  • In der Abtastperiode T0 liest der DSP 106 die Ein-Wort-Audiodaten W(0), die an einer ersten Adresse im zweiten Pufferspeicher 107 akkumuliert sind, und gibt die gelesenen Audiodaten W(0) an das Schieberegister 112 und den Selektor 113 aus. In dem Register 112g des Schieberegisters 112 werden die Audiodaten W(0) akkumuliert.
  • In der Abtastperiode T1 liest der DSP 106 die Ein-Wort-Audiodaten W(1), die an einer zweiten Adresse im zweiten Pufferspeicher 107 akkumuliert sind, und gibt die gelesenen Audiodaten W(1) an das Schieberegister 112 und den Selektor 113 aus. Das Schieberegister 112 verschiebt die in den Registern 112a bis 112g akkumulierten Audiodaten. Im Register 112f werden die Audiodaten W(0) akkumuliert. Im Register 112g werden die Audiodaten W(1) akkumuliert.
  • In der Abtastperiode T2 liest der DSP 106 die Ein-Wort-Audiodaten W(2), die an einer dritten Adresse im zweiten Pufferspeicher 107 akkumuliert sind, und gibt die gelesenen Audiodaten W(2) an das Schieberegister 112 und den Selektor 113 aus. Das Schieberegister 112 verschiebt die in den Registern 112a bis 112g akkumulierten Audiodaten. Im Register 112e werden die Audiodaten W(0) akkumuliert. Im Register 112f werden die Audiodaten W(1) akkumuliert. Im Register 112g werden die Audiodaten W(2) akkumuliert.
  • In der Abtastperiode T3 liest der DSP 106 die Ein-Wort-Audiodaten W(3), die an einer vierten Adresse im zweiten Pufferspeicher 107 akkumuliert sind, und gibt die gelesenen Audiodaten W(3) an das Schieberegister 112 und den Selektor 113 aus. Das Schieberegister 112 verschiebt die in den Registern 112a bis 112g akkumulierten Audiodaten. Im Register 112d werden die Audiodaten W(0) akkumuliert. Im Register 112e werden die Audiodaten W(1) akkumuliert. Im Register 112f werden die Audiodaten W(2) akkumuliert. Im Register 112g werden die Audiodaten W(3) akkumuliert.
  • Gleichermaßen liest der DSP 106 in den Abtastperioden T4 bis T6 die Audiodaten W(4) bis W(6), die im zweiten Pufferspeicher 107 akkumuliert sind, und gibt die gelesenen Audiodaten W(4) bis W(6) an das Schieberegister 112 und den Selektor 113 aus.
  • In einer Abtastperiode T7 liest der DSP 106 die Ein-Wort-Audiodaten W(7), die an einer achten Adresse im zweiten Pufferspeicher 107 akkumuliert sind, und gibt die gelesenen Audiodaten W(7) an das Schieberegister 112 und den Selektor 113 aus. Das Schieberegister 112 verschiebt die in den Registern 112a bis 112g akkumulierten Audiodaten. In den Registern 112a bis 112g werden jeweils die Audiodaten W(0) bis W(7) akkumuliert.
  • Danach führt die digitale Signalverarbeitungsvorrichtung 100 die vorstehend beschriebene Verarbeitung in den Abtastperioden T0 bis T7 wiederholt durch. Der DSP 106 führt die Steuerung durch, um die Burst-Länge-(Acht-Wort-)Audiodaten aus den SDRAMs 110 und 111 in den zweiten Pufferspeicher 107 alle acht Abtastperioden im Burst-Verfahren zu übertragen und gibt die Audiodaten aus dem zweiten Pufferspeicher 107 ein Wort nach dem anderen nacheinander mit einer Abtastperiode an die Verzögerungseinheit 114 aus.
  • Das Schieberegister 112 verschiebt die in den sieben Registern 112a bis 112g akkumulierten Audiodaten in Einheiten von Abtastperioden. Die sieben Register 112a bis 112g geben jeweils die in ihren eigenen Registern akkumulierten Audiodaten an den Selektor 113 aus.
  • Der Selektor 113 wählt zwischen den aus dem zweiten Pufferspeicher 107 gelesenen Audiodaten und den aus den sieben Registern 112a bis 112g ausgegebenen Daten entsprechend der Einstellung der Verzögerungszeit aus und gibt ein Verzögerungssignal in Abhängigkeit von dem Originalton an den DSP 106 aus.
  • Beim Auswählen der aus dem zweiten Pufferspeicher 107 gelesenen Audiodaten zum Ausgeben der ausgewählten Audiodaten an den DSP 106 kann der Selektor 113 ein Verzögerungssignal mit einer Verzögerungszeit erzeugen, die ein Vielfaches von 8 der Abtastperiode ist.
  • Ferner kann der Selektor 113 beim Auswählen der von dem Register 112g ausgegebenen Audiodaten zum Ausgeben der ausgewählten Audiodaten an den DSP 106 ein Verzögerungssignal mit einer Verzögerungszeit erzeugen, die (ein Vielfaches von 8 der Abtastperiode) + (die Abtastperiode) × 1 beträgt.
  • Ferner kann der Selektor 113 beim Auswählen der von dem Register 112f ausgegebenen Audiodaten zum Ausgeben der ausgewählten Audiodaten an den DSP 106 ein Verzögerungssignal mit einer Verzögerungszeit erzeugen, die (ein Vielfaches von 8 der Abtastperiode) + (die Abtastperiode) × 2 beträgt.
  • Ferner kann der Selektor 113 beim Auswählen der von dem Register 112e ausgegebenen Audiodaten zum Ausgeben der ausgewählten Audiodaten an den DSP 106 ein Verzögerungssignal mit einer Verzögerungszeit erzeugen, die (ein Vielfaches von 8 der Abtastperiode) + (die Abtastperiode) × 3 beträgt.
  • Ferner kann der Selektor 113 beim Auswählen der von dem Register 112d ausgegebenen Audiodaten zum Ausgeben der ausgewählten Audiodaten an den DSP 106 ein Verzögerungssignal mit einer Verzögerungszeit erzeugen, die (ein Vielfaches von 8 der Abtastperiode) + (die Abtastperiode) × 4 beträgt.
  • Ferner kann der Selektor 113 beim Auswählen der von dem Register 112c ausgegebenen Audiodaten zum Ausgeben der ausgewählten Audiodaten an den DSP 106 ein Verzögerungssignal mit einer Verzögerungszeit erzeugen, die (ein Vielfaches von 8 der Abtastperiode) + (die Abtastperiode) × 5 beträgt.
  • Ferner kann der Selektor 113 beim Auswählen der von dem Register 112b ausgegebenen Audiodaten zum Ausgeben der ausgewählten Audiodaten an den DSP 106 ein Verzögerungssignal mit einer Verzögerungszeit erzeugen, die (ein Vielfaches von 8 der Abtastperiode) + (die Abtastperiode) × 6 beträgt.
  • Ferner kann der Selektor 113 beim Auswählen der von dem Register 112a ausgegebenen Audiodaten zum Ausgeben der ausgewählten Audiodaten an den DSP 106 ein Verzögerungssignal mit einer Verzögerungszeit erzeugen, die (ein Vielfaches von 8 der Abtastperiode) + (die Abtastperiode) × 7 beträgt.
  • Wie vorstehend beschrieben, kann die Verzögerungseinheit 114 nicht nur ein Verzögerungssignal mit einer Verzögerungszeit erzeugen, die ein Vielfaches von 8 der Abtastperiode (ein Vielfaches der Burst-Länge) ist, sondern auch ein Verzögerungssignal mit einer Verzögerungszeit von einer Abtastperiodeneinheit. Die Verzögerungszeit der von der Verzögerungseinheit 114 ausgegebenen Audiodaten wird durch eine Kombination aus der Verzögerungszeit der mehreren Abtastperiodeneinheiten in Abhängigkeit von der Burst-Länge der SDRAMs 110 und 111 und der Verzögerungszeit der Abtastperiodeneinheit der Verzögerungseinheit 114 bestimmt.
  • Die Verzögerungseinheit 114 ist dabei nicht auf den Fall der Verwendung des Schieberegisters 112 und des Selektors 113 beschränkt. Beispielsweise kann die Verzögerungseinheit 114 die Audiodaten in Einheiten von Abtastperioden verzögern, indem sie einen Direktzugriff auf einen SRAM verwendet.
  • Der DSP 106 empfängt das Verzögerungssignal von dem Selektor 113 und synthetisiert die Audiodaten des von dem Analog/Digital-Wandler 105 umgewandelten Originaltons und das Verzögerungssignal. Die Verzögerungseinheit 114 erzeugt mehrere Verzögerungssignale mit unterschiedlichen Verzögerungszeiten durch Zeitverteilungsverarbeitung, und der DSP 106 synthetisiert die Audiodaten des Originaltons und mehrere Verzögerungssignale, wodurch es möglich wird, einen qualitativ hochwertigen Hall zu erzeugen.
  • Wenn mehrere Verzögerungssignale ein Vielfaches der Burst-Länge der Abtastperiode sind, führt ihre Periodizität zu einer starken Korrelation, so dass kein qualitativ hochwertiger Hall erzeugt wird. Gemäß dieser Ausführungsform kann die Verzögerungseinheit 114 nicht nur ein Verzögerungssignal mit einer Verzögerungszeit erzeugen, die ein Vielfaches der Burst-Länge der Abtastperiode ist, sondern auch ein Verzögerungssignal mit einer Verzögerungszeit der Abtastperiodeneinheit, und somit ist es möglich, einen hochwertigen Hall zu erzeugen.
  • Gemäß der vorliegenden Ausführungsform ist es möglich, Audiodaten mit einer Verzögerungszeit zu erzeugen, die sich aus der Kombination einer Verzögerungszeit, die ein Vielfaches der Burst-Länge in Bezug auf die Abtastperiode ist, und einer Verzögerungszeit einer Abtastperiodeneinheit ergibt.
  • Es ist zu beachten, dass die vorstehenden Ausführungsbeispiele lediglich konkrete Beispiele für die Implementierung der vorliegenden Erfindung veranschaulichen und der technische Schutzumfang der vorliegenden Erfindung durch diese Ausführungsformen nicht einschränkend ausgelegt werden soll. Das heißt, die vorliegende Erfindung kann in verschiedenen Formen implementiert werden, ohne von dem technischen Sinn oder den Hauptmerkmalen der Erfindung abzuweichen.
  • ZITATE ENTHALTEN IN DER BESCHREIBUNG
  • Diese Liste der vom Anmelder aufgeführten Dokumente wurde automatisiert erzeugt und ist ausschließlich zur besseren Information des Lesers aufgenommen. Die Liste ist nicht Bestandteil der deutschen Patent- bzw. Gebrauchsmusteranmeldung. Das DPMA übernimmt keinerlei Haftung für etwaige Fehler oder Auslassungen.
  • Zitierte Patentliteratur
    • JP 2020172560 [0001]

Claims (5)

  1. Digitale Signalverarbeitungsvorrichtung, umfassend: einen ersten Pufferspeicher, der zum Akkumulieren von Audiodaten bestimmt ist; einen zweiten Pufferspeicher, der zum Akkumulieren von Audiodaten bestimmt ist; einen DRAM, der Audiodaten in Burst-Länge im Burst-Verfahren überträgt; ein Verzögerungsmittel, das Audiodaten in Einheiten von Abtastperioden verzögert; und ein Steuermittel, das Audiodaten ein Wort nach dem anderen nacheinander mit der Abtastperiode in den ersten Pufferspeicher schreibt, das eine Steuerung zur Burst-Übertragung der Burst-Länge-Audiodaten von dem ersten Pufferspeicher zu dem DRAM durchführt, das eine Steuerung zur Burst-Übertragung der Burst-Länge-Audiodaten von dem DRAM zu dem zweiten Pufferspeicher durchführt, und Audiodaten ein Wort nach dem anderen nacheinander mit der Abtastperiode von dem zweiten Pufferspeicher an das Verzögerungsmittel ausgibt, wobei eine Verzögerungszeit der von dem Verzögerungsmittel ausgegebenen Audiodaten durch eine Kombination aus einer Verzögerungszeit mehrerer Abtastperiodeneinheiten in Abhängigkeit von der Burst-Länge des DRAM und einer Verzögerungszeit einer Abtastperiodeneinheit der Verzögerungsmittel bestimmt wird.
  2. Digitale Signalverarbeitungsvorrichtung nach Anspruch 1, wobei die Verzögerungsmittel aufweisen: ein Schieberegister mit mehreren Registern zum Akkumulieren der Audiodaten, wobei das Schieberegister die in mehreren der Register akkumulierten Audiodaten in Einheiten von Abtastperioden verschiebt; und einen Selektor, der eine Datenausgabe aus mindestens mehreren Registern auswählt.
  3. Digitale Signalverarbeitungsvorrichtung nach Anspruch 2, wobei der Selektor eine der Audiodatenausgaben aus dem zweiten Pufferspeicher und Datenausgaben aus den mehreren Registern auswählt.
  4. Digitale Signalverarbeitungsvorrichtung nach einem der Ansprüche 1 bis 3, wobei der DRAM ein SDRAM ist.
  5. Steuerverfahren einer digitalen Signalverarbeitungsvorrichtung mit: einem ersten Pufferspeicher zum Akkumulieren von Audiodaten; einen zweiten Pufferspeicher, der zum Akkumulieren von Audiodaten bestimmt ist; einen DRAM, der Audiodaten in Burst-Länge im Burst-Verfahren überträgt; und ein Verzögerungsmittel, das Audiodaten in Einheiten von Abtastperioden verzögert, wobei das Verfahren aufweist: Schreiben von Audiodaten ein Wort nach dem anderen nacheinander mit der Abtastperiode in den ersten Pufferspeicher; Durchführen einer Steuerung zur Burst-Übertragung der Audiodaten mit Burst-Länge von dem ersten Pufferspeicher an den DRAM; Durchführen einer Steuerung zur Burst-Übertragung der Audiodaten mit Burst-Länge von dem DRAM an den zweiten Pufferspeicher; und Ausgeben von Audiodaten ein Wort nach dem anderen nacheinander mit der Abtastperiode an die Verzögerungsmittel aus dem zweiten Pufferspeicher, wobei eine Verzögerungszeit der von dem Verzögerungsmittel ausgegebenen Audiodaten durch eine Kombination aus einer Verzögerungszeit mehrerer Abtastperiodeneinheiten in Abhängigkeit von der Burst-Länge des DRAM und einer Verzögerungszeit einer Abtastperiodeneinheit der Verzögerungsmittel bestimmt wird.
DE102021211473.3A 2020-10-13 2021-10-12 Digitale signalverarbeitungsvorrichtung und steuerverfahren für die digitale signalverarbeitungsvorrichtung Pending DE102021211473A1 (de)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2020-172560 2020-10-13
JP2020172560A JP2022064055A (ja) 2020-10-13 2020-10-13 ディジタル信号処理装置及びディジタル信号処理装置の制御方法

Publications (1)

Publication Number Publication Date
DE102021211473A1 true DE102021211473A1 (de) 2022-04-14

Family

ID=80818510

Family Applications (1)

Application Number Title Priority Date Filing Date
DE102021211473.3A Pending DE102021211473A1 (de) 2020-10-13 2021-10-12 Digitale signalverarbeitungsvorrichtung und steuerverfahren für die digitale signalverarbeitungsvorrichtung

Country Status (4)

Country Link
US (1) US11816026B2 (de)
JP (1) JP2022064055A (de)
CN (1) CN114363769A (de)
DE (1) DE102021211473A1 (de)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2022054027A (ja) * 2020-09-25 2022-04-06 株式会社河合楽器製作所 ディジタル信号処理装置及びディジタル信号処理装置の制御方法

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2020172560A (ja) 2019-04-08 2020-10-22 横浜ゴム株式会社 組成物、硬化皮膜、及び、積層体

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS582935A (ja) 1981-06-30 1983-01-08 Fujitsu Ltd アドレス回路
JPS6257067A (ja) 1985-09-06 1987-03-12 Nec Corp アドレス発生回路
JP3855711B2 (ja) 2001-09-28 2006-12-13 ヤマハ株式会社 音波形データ用ディジタル信号処理装置
KR20130070251A (ko) * 2011-12-19 2013-06-27 에스케이하이닉스 주식회사 브릿지 칩셋 및 그것을 포함하는 데이터 저장 시스템
US10380060B2 (en) * 2016-06-17 2019-08-13 Etron Technology, Inc. Low-pincount high-bandwidth memory and memory bus
US11514926B2 (en) * 2020-06-23 2022-11-29 Amazon Technologies, Inc. Low power mode for speech capture devices

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2020172560A (ja) 2019-04-08 2020-10-22 横浜ゴム株式会社 組成物、硬化皮膜、及び、積層体

Also Published As

Publication number Publication date
US11816026B2 (en) 2023-11-14
US20220114085A1 (en) 2022-04-14
JP2022064055A (ja) 2022-04-25
CN114363769A (zh) 2022-04-15

Similar Documents

Publication Publication Date Title
DE69533822T2 (de) Verfahren zur Wiedergabe von Audiosignalen und Vorrichtung dafür
DE102021211473A1 (de) Digitale signalverarbeitungsvorrichtung und steuerverfahren für die digitale signalverarbeitungsvorrichtung
DE102010007842A1 (de) Geräuschunterdrückungsvorrichtung, Geräuschunterdrückungsverfahren und Aufzeichnungsmedium
DE102009052992B3 (de) Verfahren zum Abmischen von Mikrofonsignalen einer Tonaufnahme mit mehreren Mikrofonen
DE2343158A1 (de) Frequenzbandumsetzer
DE112006003503T5 (de) Mehrfachanschluss-Speicher mit Banksätzen zugeordneten Anschlüssen
EP0808076B1 (de) Raumklangsystem
EP0042555B1 (de) Verfahren zur digitalen Hüllkurvensteuerung eines polyphonen Musiksyntheseinstruments und Schaltungsanordnung zur Durchführung des Verfahrens
EP0825800A2 (de) Verfahren und Vorrichtung zum Generieren eines Mehrton-Signals aus einem Mono-Signal
DE10200685B4 (de) Verfahren zum Speichern von Daten und zum Zugreifen auf die gespeicherten Daten
DE19511259A1 (de) Video-RAM und Verfahren zur Ausgabe von seriellen Daten
DE4115009A1 (de) Benutzung des radiosignals beim kalibrierzyklus eines aktiven geraeuschminderungssystems
DE60222948T2 (de) Steuerschaltung und Halbleiterspeicherelement
DE19643167A1 (de) Digitalfilteranordnung und zugehöriges Betriebsverfahren
DE102021209249A1 (de) Digitalsignal-Verabreitungsvorrichtung und Steuerungsverfahren einer Digitalsignal-Verarbeitungsvorrichtung
DE602005001646T2 (de) Vorrichtung zur Wiedergabe von digitalen Audiodaten und dazugehöriges Steuerverfahren
DD147288A5 (de) Polyphoner synthesizer periodischer signale unter verwendung digitaler verfahren
DE69916377T2 (de) Speicheranordnung und -verfahren
DE102005041672A1 (de) SIMD-Prozessorarchitektur bzw. Verfahren zum Verarbeiten von Daten verschiedenen Datentyps in einer SIMD-Prozessorarchitektur
DE102007011436A1 (de) Vorrichtung und Verfahren zum Formen eines digitalen Audiosignals
DE102021005254A1 (de) Musikton-Erzeugungsvorrichtung und Steuerverfahren der Musikton-Erzeugungsvorrichtung
DE112015004808B4 (de) Vorrichtung zur Effekterzeugung
DE19934501C1 (de) Synchroner integrierter Speicher
DE4008872C2 (de) Verfahren zum Erzeugen von Klängen und elektronisches Musikinstrument
JP2022054030A (ja) ディジタル信号処理装置及びディジタル信号処理装置の制御方法