DE102021111739A1 - Gate-Abstandshalter in Halbleiterbauelementen - Google Patents

Gate-Abstandshalter in Halbleiterbauelementen Download PDF

Info

Publication number
DE102021111739A1
DE102021111739A1 DE102021111739.9A DE102021111739A DE102021111739A1 DE 102021111739 A1 DE102021111739 A1 DE 102021111739A1 DE 102021111739 A DE102021111739 A DE 102021111739A DE 102021111739 A1 DE102021111739 A1 DE 102021111739A1
Authority
DE
Germany
Prior art keywords
spacer
fin
gate
region
structures
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
DE102021111739.9A
Other languages
English (en)
Inventor
Wei-Liang Lu
Chang-Yin Chen
Chih-Han Lin
Chia-Yang LIAO
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Taiwan Semiconductor Manufacturing Co TSMC Ltd
Original Assignee
Taiwan Semiconductor Manufacturing Co TSMC Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Taiwan Semiconductor Manufacturing Co TSMC Ltd filed Critical Taiwan Semiconductor Manufacturing Co TSMC Ltd
Publication of DE102021111739A1 publication Critical patent/DE102021111739A1/de
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/4983—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET with a lateral structure, e.g. a Polysilicon gate with a lateral doping variation or with a lateral composition variation or characterised by the sidewalls being composed of conductive, resistive or dielectric material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/823431—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type with a particular manufacturing method of transistors with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/823468—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type with a particular manufacturing method of the gate sidewall spacers, e.g. double spacers, particular spacer material or shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/8238—Complementary field-effect transistors, e.g. CMOS
    • H01L21/823821—Complementary field-effect transistors, e.g. CMOS with a particular manufacturing method of transistors with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/8238—Complementary field-effect transistors, e.g. CMOS
    • H01L21/823864—Complementary field-effect transistors, e.g. CMOS with a particular manufacturing method of the gate sidewall spacers, e.g. double spacers, particular spacer material or shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind
    • H01L27/085—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only
    • H01L27/088—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate
    • H01L27/0886—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate including transistors with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind
    • H01L27/085—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only
    • H01L27/088—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate
    • H01L27/092—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate complementary MIS field-effect transistors
    • H01L27/0924—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate complementary MIS field-effect transistors including transistors with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/0843—Source or drain regions of field-effect devices
    • H01L29/0847—Source or drain regions of field-effect devices of field-effect transistors with insulated gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/6653—Unipolar field-effect transistors with an insulated gate, i.e. MISFET using the removal of at least part of spacer, e.g. disposable spacer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66545—Unipolar field-effect transistors with an insulated gate, i.e. MISFET using a dummy, i.e. replacement gate in a process wherein at least a part of the final gate is self aligned to the dummy gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/6656—Unipolar field-effect transistors with an insulated gate, i.e. MISFET using multiple spacer layers, e.g. multiple sidewall spacers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66568—Lateral single gate silicon transistors
    • H01L29/66636—Lateral single gate silicon transistors with source or drain recessed by etching or first recessed by etching and then refilled
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66787—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a gate at the side of the channel
    • H01L29/66795—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a gate at the side of the channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/785—Field effect transistors with field effect produced by an insulated gate having a channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/785—Field effect transistors with field effect produced by an insulated gate having a channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • H01L29/7851—Field effect transistors with field effect produced by an insulated gate having a channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET with the body tied to the substrate

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Thin Film Transistor (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)

Abstract

Es werden ein Halbleiterbauelement und ein Verfahren zum Fertigen desselben bereitgestellt. Das Halbleiterbauelement schließt ein Substrat, eine Finnenstruktur mit einer oberen Fläche von Finne, die auf dem Substrat vorgesehen ist, einen Source/Drain-Bereich (S/D-Bereich), der auf der Finnenstruktur vorgesehen ist, eine Gatestruktur, die auf der oberen Fläche von Finne vorgesehen ist, und einen Gate-Abstandshalter mit ersten und zweiten Abstandshalterabschnitten ein, die zwischen der Gatestruktur und dem S/D-Bereich vorgesehen sind. Der erste Abstandshalterabschnitt erstreckt sich oberhalb der oberen Fläche von Finne und ist entlang einer Seitenwand der Gatestruktur vorgesehen. Der zweite Abstandhalterabschnitt erstreckt sich unterhalb der oberen Fläche von Finne und ist entlang einer Seitenwand des S/D-Bereichs vorgesehen.

Description

  • QUERVERWEIS AUF VERWANDTE ANMELDUNGEN
  • Die vorliegende Anmeldung beansprucht die Priorität der vorläufigen US-Anmeldung Nr. 63/055,240 mit dem Titel „Device Improvement by Advance Gate Etching Process“, eingereicht am 22. Juli 2020, deren Offenbarung hierin durch Bezugnahme in ihrer Gesamtheit aufgenommen wird.
  • HINTERGRUND
  • Mit dem Fortschritt in der Halbleitertechnologie ist die Nachfrage nach höherer Speicherkapazität, schnelleren Verarbeitungssystemen, höherer Leistungsfähigkeit und niedrigeren Kosten gestiegen. Um diese Anforderungen zu erfüllen, arbeitet die Halbleiterindustrie weiter daran, die Abmessungen von Halbleiterbauelementen wie MetallOxid-Halbleiter-Feldeffekttransistoren (MOSFETs), einschließlich planare MOSFETs und Fin-Feldeffekttransistoren (FinFETs), zu verringern. Durch dieses Herunterskalieren hat die Komplexität von Halbleiterherstellungsprozessen zugenommen.
  • Figurenliste
  • Aspekte dieser Offenbarung werden am besten anhand der folgenden detaillierten Beschreibung verständlich, wenn diese in Verbindung mit den beigefügten Figuren gelesen wird.
    • 1A veranschaulicht eine isometrische Ansicht eines Halbleiterbauelements gemäß einigen Ausführungsformen.
    • 1B-1D veranschaulichen Querschnittsansichten eines Halbleiterbauelements mit erweiterten Gate-Abstandshaltern gemäß einigen Ausführungsformen.
    • 2 ist ein Flussdiagramm eines Verfahrens zum Fertigen eines Halbleiterbauelements mit erweiterten Gate-Abstandshaltern gemäß einigen Ausführungsformen.
    • 3-4, 5A-12B und 13-14 veranschaulichen isometrische Ansichten und Querschnittsansichten eines Halbleiterbauelements mit erweiterten Gate-Abstandshaltern in verschiedenen Stufen ihres Fertigungsprozesses gemäß einigen Ausführungsformen.
  • Es werden nun Ausführungsformen unter Bezugnahme auf die beigefügten Zeichnungen beschrieben. In den Zeichnungen bezeichnen gleiche Bezugszeichen im Allgemeinen identische, funktionsähnliche und/oder strukturell ähnliche Elemente. Sofern nicht anders angegeben, gelten die Erörterungen von Elementen mit gleichen Beschriftungen füreinander.
  • DETAILLIERTE BESCHREIBUNG
  • Die folgende Offenbarung stellt viele unterschiedliche Ausführungsformen bzw. Ausführungsbeispiele zum Implementieren unterschiedlicher Merkmale des bereitgestellten Gegenstands bereit. Um die vorliegende Offenbarung zu vereinfachen, werden nachstehend konkrete Beispiele für Komponenten und Anordnungen beschrieben. Diese sind natürlich lediglich Beispiele und sollen nicht einschränkend sein. Zum Beispiel kann der Prozess zum Bilden eines ersten Merkmals über einem zweiten Merkmal in der folgenden Beschreibung Ausführungsformen einschließen, in denen das erste und das zweite Merkmal in direktem Kontakt gebildet werden, und kann auch Ausführungsformen einschließen, in denen zusätzliche Merkmale derart zwischen dem ersten und dem zweiten Merkmal gebildet werden können, dass das erste und das zweite Merkmal möglicherweise nicht in direktem Kontakt sind. Wie vorliegend verwendet, bedeutet die Bildung eines ersten Merkmals auf einem zweiten Merkmal, dass das erste Merkmal in direktem Kontakt mit dem zweiten Merkmal gebildet wird. Außerdem kann die vorliegende Offenbarung in den verschiedenen Beispielen Bezugszeichen und/oder Buchstaben wiederholen. Diese Wiederholung gibt an sich keine Beziehung zwischen den vorliegend erörterten Ausführungsformen und/oder Ausgestaltungen vor.
  • Räumlich relative Begriffe wie „unter“, „unterhalb“, „untere/r/s“, „oberhalb“, „obere/r/s“ und dergleichen hier zur Vereinfachung der Beschreibung können verwendet werden, um die Beziehung eines Elementes oder Merkmals zu einem anderen Element (anderen Elementen) oder Merkmal(en), wie in den Figuren veranschaulicht, zu beschreiben. Die räumlich relativen Begriffe sollen zusätzlich zu der in den Figuren gezeigten Ausrichtung unterschiedliche Ausrichtungen der Vorrichtung im Gebrauch oder Betrieb umfassen. Der Gegenstand kann anders ausgerichtet sein (um 90 Grad gedreht oder in anderen Ausrichtungen), und die vorliegend verwendeten räumlich relativen Beschreibungen können ebenso entsprechend interpretiert werden.
  • Es sei angemerkt, dass in der Beschreibung Bezugnahmen auf „eine Ausführungsform“, „ein Ausführungsbeispiel“, „beispielhaft“ usw. angeben, dass die beschriebene Ausführungsform ein bestimmtes Merkmal, eine bestimmte Struktur oder eine bestimmte Eigenschaft einschließen kann, dass aber nicht jede Ausführungsform das bestimmte Merkmal, die bestimmte Struktur oder die bestimmte Eigenschaft unbedingt einschließen muss. Darüber hinaus beziehen sich solche Begriffe nicht notwendigerweise auf die gleiche Ausführungsform. Ferner gilt, wenn ein bestimmtes Merkmal, eine bestimmte Struktur oder eine bestimmte Eigenschaft in Verbindung mit einer Ausführungsform beschrieben ist, liegt es am Wissen und an den Kenntnissen des Fachmanns, ein solches Merkmal, eine solche Struktur oder Eigenschaft in Verbindung mit anderen Ausführungsformen zu verwirklichen, unabhängig davon, ob diese explizit beschrieben sind oder nicht.
  • Es versteht sich, dass die hier verwendete Ausdrucksweise oder Terminologie dem Zweck der Beschreibung dient, nicht der Einschränkung, sodass die Terminologie oder Ausdrucksweise der vorliegenden Beschreibung vom Fachmann angesichts der vorliegend gegebenen Lehren auszulegen ist.
  • In einigen Ausführungsformen können die Begriffe „etwa“ und „im Wesentlichen“ einen Wert einer gegebenen Größe bezeichnen, dessen Variationsbreite innerhalb von 5 % des Werts (z. B. ±1 %, ±2 %, ±3 %, ±4 %, ±5 % des Werts) liegt. Diese Werte sind lediglich Beispiele und sollen nicht einschränkend sein. Die Begriffe „etwa“ und „im Wesentlichen“ können sich auf einen Prozentsatz der Werte beziehen, wie er vom Fachmann in Anbetracht der vorliegenden Lehren interpretiert wird.
  • Die vorliegend offenbarten Finnenstrukturen können durch ein beliebiges geeignetes Verfahren strukturiert werden. Zum Beispiel können die Finnenstrukturen unter Verwendung eines oder mehrerer Fotolithografieprozesse strukturiert werden, einschließlich Doppel- oder Mehrfachstrukturierungsprozesse. Doppel- oder Mehrfachstrukturierungsprozesse können Fotolithografie- und selbstausrichtende Prozesse kombinieren, was die Herstellung von Strukturen mit kleineren Abmessungen ermöglicht als beispielsweise unter Verwendung eines einzigen direkten Fotolithografieprozesses erreichbar ist. Zum Beispiel wird über einem Substrat eine Opferschicht gebildet und unter Verwendung eines Fotolithografieprozesses strukturiert. Abstandshalter werden unter Verwendung eines selbstausrichtenden Prozesses neben der strukturierten Opferschicht gebildet. Die Opferschicht wird dann entfernt, und die verbleibenden Abstandshalter können dann verwendet werden, um die Finnenstrukturen zu strukturieren.
  • Die vorliegende Offenbarung stellt beispielhafte Halbleiterbauelemente (z. B. FinFETs) mit erweiterten Gate-Abstandshaltern in Gatestrukturen und beispielhafte Verfahren zum Bilden solcher Halbleiterbauelemente bereit. Die erweiterten Gate-Abstandshalter verbessern die Seitenwandprofile der epitaxialen Source-/Drain-Bereiche (S/D-Bereiche) und verhindern, dass sich die epitaxialen S/D-Bereiche während der Fertigung in die Gatestrukturbereiche erstrecken, um elektrische Kurzschlüsse zwischen den epitaxialen S/D-Bereichen und den Gatestrukturen zu vermeiden.
  • In einigen Ausführungsformen sind die Gatestrukturen auf einer Finnenstruktur des Halbleiterbauelements vorgesehen, und die epitaxialen S/D-Bereiche werden innerhalb eines geätzten Bereichs der Finnenstruktur durch Aufwachsen gebildet. Die Gatestrukturen sind von den epitaxialen S/D-Bereichen durch die erweiterten Gate-Abstandshalter getrennt, die entlang von Seitenwänden der Gatestrukturen vorgesehen sind. In einigen Ausführungsformen sind erste Abstandshalterabschnitte der erweiterten Gate-Abstandshalter auf einer oberen Fläche von Finne der Finnenstruktur vorgesehen, und zweite Abstandshalterabschnitte der erweiterten Gate-Abstandshalter sind innerhalb der Finnenstruktur vorgesehen. Die ersten Abstandshalterabschnitte können nicht-konische Strukturen aufweisen, und die zweiten Abstandshalterabschnitte können konische Strukturen aufweisen. Die ersten Abstandshalterabschnitte können die Gatestrukturen während einer anschließenden Bearbeitung benachbarter Strukturen schützen. Die zweiten Abstandshalterabschnitte können die Ätzprofile von S/D-Öffnungen steuern, die in der Finnenstruktur für das Aufwachsen der epitaxialen S/D-Bereiche in den S/D-Öffnungen ausgebildet sind. Im Ergebnis steuern die zweiten Abstandshalterabschnitte die Seitenwandprofile der in den S/D-Öffnungen durch Aufwachsen gebildeten epitaxialen S/D-Bereiche und verhindern, dass sich die epitaxialen S/D-Bereiche in die Gatestrukturbereiche erstrecken.
  • 1A veranschaulicht eine isometrische Ansicht eines Halbleiterbauelements 100 mit FETs 102A und 102B gemäß einigen Ausführungsformen. In einigen Ausführungsformen können die FETs 102A und 102B FETs 102A und 102B von n-Typ (NFETs 102A und 102B) oder FETs 102A und 102B von p-Typ (PFETs 102A und 102B) darstellen. Die Erörterungen der FETs 102A und 102B gelten, wenn nicht anders angegeben, sowohl für die NFETs 102A und 102B als auch für die PFETs 102A und 102B. 1B und 1C veranschaulichen Querschnittsansichten von FET 102A entlang der Linie A-A aus 1A. 1D veranschaulicht eine Querschnittsansicht von FET 102B entlang der Linie B-B aus 1A. 1B-1D veranschaulichen Querschnittsansichten eines Halbleiterbauelements 100 mit zusätzlichen Strukturen, die der Einfachheit halber in 1A nicht gezeigt sind. Sofern nicht anders angegeben, gelten die Erörterungen von Elementen der FETs 102A und 102B mit gleichen Beschriftungen füreinander.
  • Mit Bezug auf 1A können die FETs 102A und 102B ein Array von Gatestrukturen 112A und 112B, die auf jeweiligen Finnenstrukturen 106A und 106B vorgesehen sind, und ein Array von epitaxialen S/D-Bereichen 110A und 110B einschließen, die auf Abschnitten der jeweiligen Finnenstrukturen 106A und 106B vorgesehen sind, die nicht von jeweiligen Gatestrukturen 112A und 112B bedeckt sind. Die FETs 102A und 102B können ferner auch Gate-Abstandshalter 114A-114B und 115A-115B (auch als erweiterte Gate-Abstandshalter 114A-114B und 115A-115B bezeichnet), flache Grabenisolationsbereiche (STI-Bereiche - shallow trench isolation regions) 116, Ätzstoppschichten (ESLs) 117 und Zwischenschichtdielektrikumschichten (ILD-Schichten - interlayer dielectric layers) 118 einschließen. Die ILD-Schichten 118 können auf den ESLs 117 vorgesehen sein. In einigen Ausführungsformen können die Gate-Abstandshalter 114A-114B und 115A-115B, die STI-Bereiche 116, die ESLs 117 und die ILD-Schichten 118 ein Isoliermaterial einschließen, wie Siliziumoxid, Siliziumnitrid (SiN), Siliziumcarbonitrid (SiCN), Siliziumoxycarbonitrid (SiOCN) und Siliziumgermaniumoxid.
  • Die FETs 102A und 102B können auf einem Substrat 104 ausgebildet sein. Weitere FETs und/oder Strukturen (z. B. Isolationsstrukturen) können auf dem Substrat 104 ausgebildet sein. Das Substrat 104 kann ein Halbleitermaterial wie Silizium, Germanium (Ge), Silizium-Germanium (SiGe), eine Silizium-auf-Isolator-Struktur (SOI-Struktur - silicon-oninsulator structure) bzw. eine Kombination davon sein. Ferner kann das Substrat 104 mit p-Dotierstoffen (z. B. Bor, Indium, Aluminium oder Gallium) oder n-Dotierstoffen (z. B. Phosphor oder Arsen) dotiert sein. In einigen Ausführungsformen können die Finnenstrukturen 106A-106B ein Material einschließen, das dem Substrat 104 ähnlich ist, und sich entlang der X-Achse erstrecken. In einigen Ausführungsformen können die Finnenstrukturen 106A und 106B ähnliche Abmessungen aufweisen.
  • Mit Bezug auf 1B kann der FET 102A Gatestrukturen 112A, welche auf der oberen Fläche von Finne 106At vorgesehen sind, epitaxiale S/D-Bereiche 110A (einer der epitaxialen S/D-Bereiche 110A ist in 1B sichtbar), welche innerhalb der Finnenstruktur 106A vorgesehen sind, und Gate-Abstandshalter 114A und 114B einschließen. Die Gatestrukturen 112A können Mehrschichtstrukturen sein und können einen Gate-Abstand GP1 aufweisen. Der Gate-Abstand ist definiert als die Summe eines Abstands entlang der X-Achse zwischen benachbarten Gatestrukturen (z. B. Gatestrukturen 112A) mit gleichen Gate-Längen (z. B. Gate-Längen GL1) und einer Gate-Länge einer der benachbarten Gatestrukturen. Jede der Gatestrukturen 112A kann eine Grenzflächenoxidschicht (IO-Schicht) 120, eine Gate-Dielektrikum-Schicht mit hohem k-Wert (HK-Gate-Dielektrikum-Schicht) 122, die auf der IO-Schicht 120 vorgesehen ist, eine Austrittsarbeitsmetallschicht (WFM) 124, die auf der HK-Gate-Dielektrikum-Schicht 122 vorgesehen ist, und eine Gate-Metallfüllschicht 126 einschließen, die auf der WFM-Schicht 124 vorgesehen ist.
  • Die IO-Schichten 120 können Siliziumoxid (SiO2), Silizium-Germaniumoxid (SiGeOx) oder Germaniumoxid (GeOx) einschließen. Die HK-Gate-Dielektrikum-Schichten 122 können (i) ein dielektrisches Material mit hohem k-Wert, wie Hafniumoxid (HfO2), Titanoxid (TiO2), Zirkoniumoxid (HfZrO), Tantaloxid (Ta2O3), Hafniumsilicat (HfSiO4), Zirkoniumoxid (ZrO2) und Zirkoniumsilicat (ZrSiO2), und (ii) ein dielektrisches Material mit hohem k-Wert, das Oxide von Lithium (Li), Beryllium (Be), Magnesium (Mg), Calcium (Ca), Strontium (Sr), Scandium (Sc), Yttrium (Y), Zirconium (Zr), Aluminium (Al), Lanthan (La), Cerium (Ce), Praseodym (Pr), Neodym (Nd), Samarium (Sm), Europium (Eu), Gadolinium (Gd), Terbium (Tb), Dysprosium (Dy), Holmium (Ho), Erbium (Er), Thulium (Tm), Ytterbium (Yb), Lutetium (Lu) aufweist, (iii) andere geeignete dielektrische Materialien mit hohem k-Wert oder (iv) eine Kombination davon einschließen. Der hier verwendete Begriff „hoher k-Wert“ bezieht sich auf eine hohe Dielektrizitätskonstante. Auf dem Gebiet der Strukturen von Halbleiterbauelementen und der Herstellungsprozesse bezieht sich ein hoher k-Wert auf eine Dielektrizitätskonstante, die größer ist als die Dielektrizitätskonstante von SiO2 (z. B. größer als 3,9).
  • Bei NFET 102A können die WFM-Schichten 124 ein metallisches Material einschließen, das einen Wert der Austrittsarbeit aufweist, der näher an einer Leitungsbandenergie liegt als an einer Valenzbandenergie eines Materials der Finnenstruktur 106A. Zum Beispiel können die WFM-Schichten 124 ein Al-basiertes oder Al-dotiertes metallisches Material einschließen, das einen Wert der Austrittsarbeit von weniger als 4,5 eV (z. B. etwa 3,5 eV bis etwa 4,4 eV) aufweist, der näher an der Leitungsbandenenergie (z. B. 4,1 eV von Si oder 3,8 eV von SiGe) liegen kann als an der Valenzbandenergie (z. B. 5,2 eV von Si oder 4,8 eV von SiGe) der Si- oder SiGe-basierten Finnenstruktur 106A. In einigen Ausführungsformen können die WFM-Schichten 124 Titan-Aluminium (TiAl), Titan-Aluminiumcarbid (TiAlC), Tantal-Aluminium (TaAl), Tantal-Aluminium (TaAlC), Al-dotiertes Titan (Ti), Al-dotiertes Titannitrid (TiN), Al-dotiertes Tantal (Ta), Al-dotiertes Tantal (TaN), andere geeignete Al-basierte Materialien oder eine Kombination davon einschließen.
  • Bei PFET 102A können die WFM-Schichten 124 ein metallisches Material einschließen, das einen Wert der Austrittsarbeit aufweist, der näher an einer Valenzbandkantenenergie liegt als an einer Leitungsbandkantenenergie eines Materials der Finnenstruktur 106A. Zum Beispiel können die WFM-Schichten 124 ein im Wesentlich Al-freies (z. B. ohne Al) metallisches Metallmaterial einschließen, das einen Wert der Austrittsarbeit von gleich oder größer als 4,5 eV (z. B. etwa 4,5 eV bis etwa 5,5 eV) aufweist, der näher an der Valenzbandkantenenergie (z. B. 5,2 eV von Si oder 4,8 eV von SiGe) liegen kann als an der Leitungsbandkantenenergie (z. B. 4,1 eV von Si oder 3,8 eV von SiGe) der Si- oder SiGe-basierten Finnenstruktur 106A. In einigen Ausführungsformen können die WFM-Schichten 124 im Wesentlich Al-freie (z. B. ohne Al) Ti- oder Ta-basierte Nitride oder Legierungen einschließen, wie Titannitrid (TiN), Titansiliziumnitrid (TiSiN), eine Titan-Goldlegierung (Ti-Au), eine Titan-Kupfer-Legierung (Ti-Cu), Tantalnitrid (TaN), Tantalnitrid-Siliziumnitrid (TaSiN), eine Tantal-Gold-Legierung (Ta-Au), Tantal-Kupfer (Ta-Cu) und eine Kombinationen davon.
  • Die Gate-Metallfüllschichten 126 können ein geeignetes leitfähiges Material, wie Wolfram (W), Ti, Silber (Ag), Ruthenium (Ru), Molybdän (Mo), Kupfer (Cu), Kobalt (Co), Al, Iridium (Ir), Nickel (Ni), Metalllegierungen und eine Kombination davon einschließen. In einigen Ausführungsformen können die Gate-Metallfüllschichten 126 eine im Wesentlichen fluorfreie Metallschicht (z. B. fluorfreies W) einschließen. Die im Wesentlichen fluorfreie Metallschicht kann weniger als etwa 5 Atomprozent Fluorverunreinigungen in ionischer, atomarer und/oder molekularer Form einschließen. In einigen Ausführungsformen können die Gatestrukturen 112A von den darüberliegenden Verschaltungsstrukturen (nicht gezeigt) durch Gate-Deckschichten (nicht gezeigt) elektrisch isoliert sein, die dielektrische Nitridschichten einschließen können.
  • Bei NFET 102A kann der epitaxiale S/D-Bereich 110A ein epitaxial aufgewachsenes Halbleitermaterial einschließen, wie Si, und n-Dotierstoffe, wie Phosphor und andere geeignete n-Dotierstoffe. Bei PFET 102A kann der epitaxiale S/D-Bereich 110A ein epitaxial aufgewachsenes Halbleitermaterial einschließen, wie Si und SiGe, und p-Dotierstoffe, wie Bor und andere geeignete p-Dotierstoffe.
  • In einigen Ausführungsformen können die Gate-Abstandshalter 114A und 114B erste Abstandshalterabschnitte 128A und 130A und zweite Abstandshalterabschnitte 128B und 130B einschließen. Die ersten Abstandshalterabschnitte 128A und 130A schützen die Gatestrukturen 112A während der anschließenden Bearbeitung von benachbarten Strukturen, wie ESLs 117, ILD-Schichten 118 und S/D-Kontaktstrukturen (nicht gezeigt) auf den epitaxialen S/D-Bereichen 110A. Die zweiten Abstandshalterabschnitte 128B und 130B steuern die Ätzprofile von S/D-Öffnungen 1042 (eine der S/D-Öffnungen 1042 ist in 10A gezeigt), die in der Finnenstruktur 106A ausgebildet sind, für das anschließende Aufwachsen der epitaxialen S/D-Bereiche 110A in den S/D-Öffnungen 1042, was nachstehend detailliert beschrieben wird. Im Ergebnis steuern die zweiten Abstandshalterabschnitte 128B und 130B die Seitenwandprofile der epitaxialen S/D-Bereiche 110A und verhindern, dass sich die epitaxialen S/D-Bereiche 110A in Bereiche der Finnenstruktur 106A unterhalb der Gatestrukturen 112A erstrecken. Wie in 1B gezeigt, weist der epitaxiale S/D-Bereich 110A im Wesentlichen vertikale Seitenwände entlang einer Z-Achse auf und ist durch die zweiten Abstandshalterabschnitte 128B und 130B von den Gatestrukturen 112A um Abstände D1 und D2 getrennt. Die Abstände D1 und D2 können Abstände zwischen benachbarten Seitenwänden der Gatestruktur 112A und von Abschnitten der epitaxialen S/D-Bereiche 110A sein, die sich unter den zweiten Abstandhalterabschnitten 128B und 130B erstrecken. In einigen Ausführungsformen können die Abstände D1 und D2 gleich oder voneinander verschieden sein und können in einem Bereich von etwa 1 nm bis etwa 15 nm liegen. Falls die Abstände D1 und D2 unter etwa 1 nm liegen, kann es zu einer Diffusion von Dotierstoffen und/oder anderen Materialien aus dem epitaxialen S/D-Bereich 110A in die Gatestruktur 112A kommen, was die Leistung des Bauelements beeinträchtigen kann. Andererseits nehmen, wenn die Abstände D1 und D2 größer als 15 nm sind, die Größe des Bauelements und die Herstellungskosten zu.
  • Die ersten Abstandshalterabschnitte 128A und 130A erstrecken sich oberhalb der oberen Fläche von Finne 106At und können nicht-konische Strukturen aufweisen. Die ersten Abstandshalterabschnitte 128A und 130A können jeweilige Dicken T1 und T2 aufweisen, die gleich oder voneinander verschieden sein können und in einem Bereich von etwa 1 nm bis etwa 10 nm liegen können, um die Gatestrukturen 112A ausreichend zu schützen, ohne dass dadurch die Größe und die Herstellungskosten des Bauelements beeinträchtigt werden. In einigen Ausführungsformen können die Abstände D1 und D2 gleich oder verschieden von den jeweiligen Dicken T1 und T2 sein.
  • Die zweiten Abstandshalterabschnitte 128B und 130B erstrecken sich unter der oberen Fläche von Finne 106At um jeweilige Abstände D3 und D4, die gleich oder voneinander verschieden sein können. Die zweiten Abstandshalterabschnitte 128B und 130B können konische Strukturen aufweisen, bei denen erste und zweite Seitenwände einander gegenüberliegen. Die ersten Seitenwände der zweiten Abstandhalterabschnitte 128B und 130B sind benachbart zu dem epitaxialen S/D-Bereich 110A und bilden mit der oberen Fläche von Finne 106At die Winkel A und B. Die zweiten Seitenwände der zweiten Abstandhalterabschnitte 128B und 130B sind benachbart zu der Finnenstruktur 106A und bilden mit der oberen Fläche von Finne 106At die Winkel C und D. Die Winkel A und B sind auch zwischen den Seitenwänden der epitaxialen S/D-Bereiche 110A und der oberen Fläche von Finne 106At ausgebildet.
  • Um die Seitenwandprofile der epitaxialen S/D-Bereiche 110A adäquat zu steuern, ohne die Größe und die Herstellungskosten des Bauelements zu beeinträchtigen, liegen die Abstände D3 und D4 im Bereich von etwa 1 nm bis etwa 10 nm und liegen die Winkel A und B im Bereich von etwa 15 Grad bis etwa 90 Grad. Um außerdem die Seitenwandprofile der epitaxialen S/D-Bereiche 110A adäquat zu steuern, können die Werte der Dicken T1 und T2, der Abstände D3 und D4 und der Winkel A und B durch die folgenden Bedingungen begrenzt sein: (i) die Differenz zwischen den Dicken T1 und T2 beträgt zwischen etwa 10 nm und etwa -10 nm, (ii) die Differenz zwischen den Abständen D3 und D4 beträgt zwischen etwa 10 nm und etwa -10 nm, (iii) die Differenz zwischen der Dicke T1 und dem Abstand D3 beträgt zwischen etwa 10 nm und etwa -10 nm, (iv) die Differenz zwischen der Dicke T2 und dem Abstand D4 beträgt zwischen etwa 10 nm und etwa -10 nm, und (v) die Differenz zwischen den Winkeln A und B ist gleich null Grad oder beträgt zwischen etwa 0 Grad und etwa 60 Grad.
  • In einigen Ausführungsformen sind die Winkel C und D kleiner als die jeweiligen Winkel A und B und können in einem Bereich von etwa 30 Grad bis etwa 60 Grad liegen. In einigen Ausführungsformen kann das Verhältnis zwischen den Winkeln A und C und zwischen den Winkeln B und D etwa 2:1 betragen. In einigen Ausführungsformen erstrecken sich die epitaxialen S/D-Bereiche 110A unterhalb der zweiten Abstandshalterabschnitte 128B und 130B um einen Abstand H1 entlang einer Z-Achse und erstrecken sich oberhalb der zweiten Abstandshalterabschnitte 128B und 130B um einen Abstand H2 entlang einer Z-Achse. In einigen Ausführungsformen ist der Abstand H1 größer als die Abstände H2, D3 und D4, und der Abstand H2 ist kleiner als die Abstände D3 und D4.
  • In einigen Ausführungsformen können, wenn die Winkel A und B kleiner als etwa 90 Grad sind (z. B. die Winkel A und B zwischen etwa 60 Grad und etwa 90 Grad betragen), die zweiten Abstandshalterabschnitte 128B und 130B und die epitaxialen S/D-Bereiche 110A anstelle der in 1B gezeigten Querschnittstrukturen die in 1C gezeigten Querschnittsstrukturen aufweisen. In diesem Fall erstrecken sich die zweiten Abstandshalterabschnitte 128B und 130B unterhalb der oberen Fläche von Finne 106At um die Abstände D7 und D8, welche kürzer sind als die Abstände D3 und D4. Darüber hinaus sind die Abstände zwischen benachbarten Seitenwänden der Gatestruktur 112A und von Abschnitten des epitaxialen S/D-Bereichs 110A, die sich unterhalb der zweiten Abstandhalterabschnitte 128B und 130B erstrecken, die Abstände D5 und D6, welche kürzer als die Abstände D1 und D2 und die Dicken T1 und T2 sind. Diese Abschnitte des epitaxialen S/D-Bereichs 110A, die sich unterhalb der zweiten Abstandhalterabschnitte 128B und 130B erstrecken, können im Wesentlichen vertikale Seitenwände entlang einer Z-Achse aufweisen, im Ergebnis der Steuerung des Ätzprofils durch die zweiten Abstandhalterabschnitte 128B und 130B während der Bildung der S/D-Öffnungen 1042 (wie unter Bezugnahme auf 10A erörtert wird). Andererseits können die Abschnitte der epitaxialen S/D-Bereiche 110A, die zu den zweiten Abstandshalterabschnitten 128B und 130B benachbart sind, geneigte Seitenwände aufweisen, mit Winkeln A und B, die zwischen den geneigten Seitenwänden der epitaxialen S/D-Bereiche 110A und der oberen Fläche von Finne 106At ausgebildet sind.
  • Ähnlich den Abständen D3 und D4 können die Werte der Abstände D7 und D8 durch die folgenden Bedingungen begrenzt sein: (i) die Differenz zwischen den Abständen D7 und D8 beträgt zwischen etwa 10 nm und etwa -10 nm, (ii) die Differenz zwischen der Dicke T1 und dem Abstand D7 beträgt zwischen etwa 10 nm und etwa -10 nm, und (iii) die Differenz zwischen der Dicke T2 und dem Abstand D8 beträgt zwischen etwa 10 nm und etwa -10 nm.
  • Mit Bezug auf 1D, kann der FET 102B Gatestrukturen 112B, welche auf der oberen Fläche von Finne 106Bt vorgesehen sind, epitaxiale S/D-Bereiche 110B (einer der epitaxialen S/D-Bereiche 110A ist in 1D sichtbar), welche innerhalb der Finnenstruktur 106B vorgesehen sind, und Gate-Abstandshalter 115A und 115B einschließen. Die Erörterungen der Gatestrukturen 112A und der epitaxialen S/D-Bereiche 110A gelten auch für die Gatestrukturen 112B und die epitaxialen S/D-Bereiche 110B, sofern nicht anders angegeben. Jede der Gatestrukturen 112B kann eine IO-Schicht 120, eine auf der IO-Schicht 120 vorgesehene HK-Gate-Dielektrikum-Schicht 122, eine auf der HK-Gate-Dielektrikum-Schicht 122 vorgesehene WFM-Schicht 124 und eine auf der WFM-Schicht 124 vorgesehene Gate-Metallfüllschicht 126 einschließen. Die Gatestrukturen 112B können Gate-Längen GL1 ähnlich wie bei den Gatestrukturen 112A aufweisen und können einen Gate-Abstand GP2 aufweisen, der etwa das 2- bis etwa das 5-fache von GP1 der Gatestrukturen 112A beträgt. Obwohl ähnliche Vorgehensweisen verwendet werden können, um die FETs 102A und 102B gleichzeitig auf dem Substrat 104 zu bilden (was nachstehend unter Bezugnahme auf 2 beschrieben wird), können sich die Abmessungen der epitaxialen S/D-Bereiche 110B und der Gate-Abstandshalter 115A und 115B aufgrund der unterschiedlichen Abstände zwischen den Gatestrukturen 112A und den Gatestrukturen 112B infolge der unterschiedlichen Gate-Abstände GP1 und GP2 von den Abmessungen der epitaxialen S/D-Bereiche 110A und der Gate-Abstandshalter 114A und 114B unterscheiden. Da der Gate-Abstand GP2 größer ist, können die epitaxialen S/D-Bereiche 110B in Richtung einer X-Achse breiter sein als die epitaxialen S/D-Bereiche 110A.
  • Die Gate-Abstandshalter 115A und 115B schließen ähnlich wie die Gate-Abstandshalter 114A und 114B erste Abstandshalterabschnitte 132A und 134A und zweite Abstandshalterabschnitte 132B und 134B ein. Die ersten Abstandshalterabschnitte 132A und 134A schützen die Gatestrukturen 112B während der anschließenden Bearbeitung von benachbarten Strukturen, wie ESLs 117, ILD-Schichten 118 und S/D-Kontaktstrukturen (nicht gezeigt) auf den epitaxialen S/D-Bereichen 110B. Die zweiten Abstandhalterabschnitte 132B und 134B steuern die Ätzprofile der S/D-Öffnungen (nicht gezeigt), die in der Finnenstruktur 106B ausgebildet sind, für das anschließende Aufwachsen der epitaxialen S/D-Bereiche 110B in den S/D-Öffnungen. Im Ergebnis steuern die zweiten Abstandshalterabschnitte 132B und 134B die Seitenwandprofile der epitaxialen S/D-Bereiche 110B und verhindern, dass sich die epitaxialen S/D-Bereiche 110B in Bereiche der Finnenstruktur 106B unterhalb der Gatestrukturen 112B erstrecken. Wie in 1D gezeigt, weist der epitaxiale S/D-Bereich 110B im Wesentlichen vertikale Seitenwände entlang einer Z-Achse auf und ist durch die zweiten Abstandshalterabschnitte 132B und 134B von den Gatestrukturen 112B um die Abstände D9 und D10 getrennt. Die Abstände D9 und D10 können Abstände zwischen benachbarten Seitenwänden der Gatestruktur 112B und von Abschnitten der epitaxialen S/D-Bereiche 110B sein, die sich unter den zweiten Abstandhalterabschnitten 132B und 134B erstrecken. In einigen Ausführungsformen können die Abstände D9 und D10 gleich oder voneinander verschieden sein und können in einem Bereich von etwa 1 nm bis etwa 15 nm liegen, ähnlich den Abständen D1 und D2 von FET 102A.
  • Die ersten Abstandshalterabschnitte 132A und 134A erstrecken sich oberhalb der oberen Fläche von Finne 106Bt und können nicht-konische Strukturen aufweisen. Die ersten Abstandshalterabschnitte 132A und 134A können jeweilige Dicken T3 und T4 aufweisen, die gleich oder voneinander verschieden sein können und in einem Bereich von etwa 1 nm bis etwa 10 nm liegen können, um die Gatestrukturen 112B ausreichend zu schützen, ohne dass dadurch die Größe und die Herstellungskosten des Bauelements beeinträchtigt werden. In einigen Ausführungsformen können die Abstände D9 und D10 gleich oder verschieden von den jeweiligen Dicken T3 und T4 sein. In einigen Ausführungsformen können die Dicken T3 und T4 größer sein als die jeweiligen Dicken T1 und T2 der ersten Abstandshalterabschnitte 128A und 130A, da während der gleichzeitigen Bildung der Gate-Abstandshalter 114A-114B und 115A-115B ein dickeres Abstandshaltermaterial innerhalb des breiteren Raums zwischen den Gatestrukturen 112B abgeschieden werden kann als innerhalb des schmaleren Raums zwischen den Gatestrukturen 112A.
  • Die zweiten Abstandshalterabschnitte 132B und 134B erstrecken sich unter der oberen Fläche von Finne 106Bt um jeweilige Abstände D11 und D12, die gleich oder voneinander verschieden sein können. In einigen Ausführungsformen können die Abstände D11 und D12 kürzer sein als die jeweiligen Abstände D3 und D4 der zweiten Abstandshalterabschnitte 128A und 130A. Diese Differenz bei den Abständen kann auf die Differenz bei den Krümmungsradien von Abstandshalteröffnungen 740 und 1340 zurückgeführt werden (unter Bezugnahme auf 7A bzw. 13 beschrieben), in denen die Gate-Abstandshalter 114A-114B und 115A-115B ausgebildet sind. Die Abstandshalteröffnungen 1340, die durch Ätzen der Finnenstruktur 106B zwischen den Gatestrukturen 112B ausgebildet sind, können einen kleineren Krümmungsradius als die Abstandshalteröffnungen 740 haben, die gleichzeitig durch Ätzen der Finnenstruktur 106A zwischen den Gatestrukturen 112A in einem gleichen Arbeitsgang ausgebildet sind. Aufgrund des kleineren Krümmungsradius der Abstandshalteröffnungen 1340 erstrecken sich die zweiten Abstandshalterabschnitte 132B und 134B mit kürzeren Abständen D11 und D12 als die Abstände D3 und D4 der zweiten Abstandshalterabschnitte 128B und 130B in die Finnenstruktur 106B hinein. Die Differenz bei den Krümmungsradien der Abstandshalteröffnungen 740 und 1340 kann aufgrund der umgekehrt proportionalen Beziehung zwischen der Breite des geätzten Bereichs und dem Krümmungsradius des geätzten Bereichs entstehen. Da die Abstandshalteröffnung 1340 zwischen den Gatestrukturen 112B breiter als die Abstandshalteröffnung 740 zwischen den Gatestrukturen 112A ist, ist der Krümmungsradius der Abstandshalteröffnung 1340 kleiner als der Krümmungsradius der Abstandshalteröffnung 740.
  • Ähnlich wie die zweiten Abstandshalterabschnitte 128B und 130B können die zweiten Abstandshalterabschnitte 132B und 134B konische Strukturen aufweisen, bei denen die erste und die zweite Seitenwand einander gegenüberliegen. Die ersten Seitenwände der zweiten Abstandshalterabschnitte 132B und 134B sind benachbart zu dem epitaxialen S/D-Bereich 110B und bilden mit der oberen Fläche von Finne 106Bt die Winkel E und F. Die zweiten Seitenwände der zweiten Abstandhalterabschnitte 132B und 134B sind benachbart zu der Finnenstruktur 106B und bilden mit der oberen Fläche von Finne 106Bt die Winkel G und H. Die Winkel E und F sind auch zwischen Seitenwänden der epitaxialen S/D-Bereiche 110B und der oberen Fläche von Finne 106Bt ausgebildet.
  • Um die Seitenwandprofile der epitaxialen S/D-Bereiche 110B adäquat zu steuern, ohne die Größe und die Herstellungskosten des Bauelements zu beeinträchtigen, liegen die Abstände D11 und D12 im Bereich von etwa 1 nm bis etwa 10 nm und liegen die Winkel E und F im Bereich von etwa 15 Grad bis etwa 90 Grad. Ähnlich wie bei den zweiten Abstandshalterabschnitten 128B und 130B, können die Werte der Dicken T3 und T4, der Abstände D11 und D12 und der Winkel E und F durch die folgenden Bedingungen begrenzt sein: (i) die Differenz zwischen den Dicken T3 und T4 beträgt zwischen etwa 10 nm und etwa -10 nm, (ii) die Differenz zwischen den Abständen D11 und D12 beträgt zwischen etwa 10 nm und etwa -10 nm, (iii) die Differenz zwischen der Dicke T3 und dem Abstand D11 beträgt zwischen etwa 10 nm und etwa -10 nm, (iv) die Differenz zwischen der Dicke T4 und dem Abstand D12 beträgt zwischen etwa 10 nm und etwa -10 nm, und (v) die Differenz zwischen den Winkeln E und F ist gleich null Grad oder beträgt zwischen etwa 0 Grad und etwa 60 Grad. Darüber hinaus können die Werte der Dicken T1 und T4 und die Werte der Abstände D3 und D4 und D11 und D12 durch die folgenden Bedingungen begrenzt sein: (i) die Differenz zwischen den Dicken T3 und T4 und die Differenz zwischen den Dicken T1 und T2 beträgt zwischen etwa 10 nm und etwa -10 nm, und (ii) die Differenz zwischen der Differenz der Abstände D11 und D12 und der Differenz der D3 und D4 beträgt zwischen etwa 10 nm und etwa -10 nm.
  • In einigen Ausführungsformen sind die Winkel G und H kleiner als die jeweiligen Winkel E und F und können in einem Bereich von etwa 30 Grad bis etwa 60 Grad liegen. In einigen Ausführungsformen kann das Verhältnis zwischen den Winkeln E und G und zwischen den Winkeln F und H etwa 2:1 betragen.
  • 2 ist ein Flussdiagramm eines beispielhaften Verfahrens 200 zum Fertigen des FET 102A mit dem in 1B gezeigten Querschnitt gemäß einigen Ausführungsformen. Zu Veranschaulichungszwecken werden die in 2 veranschaulichten Verfahrensschritte unter Bezugnahme auf beispielhafte Fertigungsprozesse zum Fertigen des in 3-4 und 5A-12B veranschaulichten FET 102A beschrieben. 3-4 sind isometrische Ansichten, und 5A-12B sind Querschnittsansichten von FET 102A entlang den Linien A-A und C-C aus 1A bei verschiedenen Fertigungsstufen gemäß verschiedenen Ausführungsformen. In Abhängigkeit von speziellen Anwendungen werden die Verfahrensschritte gegebenenfalls in einer anderen Reihenfolge ausgeführt oder gegebenenfalls nicht ausgeführt. Es sollte beachtet werden, dass durch das Verfahren 200 möglicherweise kein vollständiger FET 102A produziert wird. Es versteht sich dementsprechend, dass vor, während und nach dem Verfahren 200 zusätzliche Prozesse bereitgestellt werden können und dass möglicherweise einige andere Prozesse vorliegend nur kurz beschrieben werden. Elemente in 3-4 und 5A-12B mit den gleichen Beschriftungen wie Elemente in 1A-1C sind vorstehend beschrieben. Obwohl das Verfahren 200 Verfahrensschritte zum Fertigen des FET 102A beschreibt, können ähnliche Verfahrensschritte durchgeführt werden, um FET 102B auf demselben Substrat 104 gleichzeitig mit dem FET 102A zu fertigen.
  • In Verfahrensschritt 205 werden Finnenstrukturen auf einem Substrat gebildet. Beispielsweise werden, wie in 3 gezeigt ist, Finnenstrukturen 106A auf einem Substrat 104 gebildet. Die Bildung der Finnenstrukturen 106A kann Verwenden eines lithographischen Strukturierungsprozesses auf dem Substrat 104 einschließen. Ähnliche Verfahrensschritte können gleichzeitig auf dem Substrat 104 durchgeführt werden, um die Finnenstrukturen 106B zu bilden. Nach der Bildung der Finnenstrukturen 106A können STI-Bereiche 116 gebildet werden, wie in 3 gezeigt.
  • Mit Bezug auf 2, werden in Verfahrensschritt 210 Polysiliziumstrukturen auf den Finnenstrukturen gebildet. Beispielsweise werden Polysiliziumstrukturen 612 auf den Finnenstrukturen 106A gebildet, wie unter Bezugnahme auf 4 und 5A-6B beschrieben. Die Bildung der Polysiliziumstrukturen 612 kann folgende aufeinanderfolgende Verfahrensschritte einschließen: (i) Abscheiden einer Polysiliziumschicht 412 auf der Struktur von 3, wie in 4 gezeigt, (ii) Abscheiden einer Hartmaske 435 auf der Polysiliziumschicht 412, wie in 4 gezeigt, (iii) Abscheiden einer Maskenschicht 436 auf der Hartmaske 435, wie in 4 gezeigt, (iv) Bilden einer strukturierten Maskenschicht 536, wie in 5A gezeigt, und (v) Ätzen der Hartmaske 435 und der Polysiliziumschicht 412 durch die strukturierte Maskenschicht 536, um die Polysiliziumstrukturen 612 mit einem Gate-Abstand GP1 zu bilden, wie in 6A-6B gezeigt. Obwohl ähnliche Verfahrensschritte gleichzeitig an den Finnenstrukturen 106B durchgeführt werden können, um ähnliche Polysiliziumstrukturen 612 auf den Finnenstrukturen 106B zu bilden, wird eine andere Maskenstruktur verwendet, um die Polysiliziumstrukturen auf den Finnenstrukturen 106B zu bilden, um einen Gate-Abstand GP2 von FET 102B zu erreichen.
  • Mit Bezug auf 2, werden in Verfahrensschritt 215 Gate-Abstandshalter gebildet, mit ersten Abstandshalterabschnitten entlang von Seitenwänden der Polysiliziumstrukturen und zweiten Abstandshalterabschnitten innerhalb der Finnenstrukturen. Zum Beispiel werden Gate-Abstandshalter 114A und 114B mit ersten Abstandshalterabschnitten 128A und 130A entlang von Seitenwänden der Polysiliziumstrukturen 612 und zweiten Abstandshalterabschnitten 128B und 130B innerhalb der Finnenstrukturen 106A gebildet, wie unter Bezugnahme auf 7A-9B beschrieben. Die Bildung der Gate-Abstandshalter 114A und 114B kann folgende aufeinanderfolgende Verfahrensschritte einschließen: (i) Bilden von Abstandshalteröffnungen 740, wie in 7A-7B gezeigt, durch Ätzen freigelegter Bereiche der Finnenstrukturen 106A durch Öffnungen 638 (in 6A gezeigt) zwischen den Polysiliziumstrukturen 612, (ii) Entfernen der strukturierten Maskenschicht 536, (iii) Abscheiden einer Abstandshaltermaterialschicht 714 auf den Strukturen von 7A-7B, um die Strukturen von 8A-8B zu bilden, und (iv) Ätzen der Abstandshaltermaterialschicht 714, um Gate-Abstandshalter 114A und 114B zu bilden, wie in 9A-9B gezeigt.
  • Das Ätzen der Finnenstrukturen 106A durch die Öffnungen 638 kann Verwenden eines Ätzgases, wie Schwefelhexafluorid (SF6) und Kohlenstofftetrafluorid (CF4) mit einer Gasmischung aus Chlor, Bromwasserstoff (HBr) und Helium bei einem Druck im Bereich von etwa 10 mTorr bis etwa 200 mTorr und einer Vorspannungsleistung im Bereich von etwa 100 W bis etwa 800 W einschließen. In einigen Ausführungsformen kann das Verhältnis des Ätzgases SF6 oder CF4 zur Gasmischung im Bereich von etwa 1:10 bis etwa 1:25 liegen. In einigen Ausführungsformen kann, wenn die Vorspannungsleistung beim Ätzen 100 W beträgt, das Ätzen für eine Dauer von etwa 300 Sekunden bis etwa 1200 Sekunden in einem Temperaturbereich von etwa 20 °C bis etwa 60 °C durchgeführt werden. In einigen Ausführungsformen kann, wenn die Vorspannungsleistung beim Ätzen 800 W beträgt, das Ätzen für eine Dauer von etwa 100 Sekunden bis etwa 500 Sekunden in einem Temperaturbereich von etwa 20 °C bis etwa 60 °C durchgeführt werden.
  • Ähnliche Verfahrensschritte zum Ätzen können gleichzeitig an den freigelegten Bereichen der Finnenstrukturen 106B durch Öffnungen zwischen den Polysiliziumstrukturen 612 des FET 102B durchgeführt werden, um Abstandshalteröffnungen 1340 zu bilden, wie in 13 gezeigt. Da der Abstand zwischen den Polysiliziumstrukturen 612 von FET 102B breiter als der Abstand zwischen den Polysiliziumstrukturen 612 von FET 102A ist, ist der Krümmungsradius der Abstandshalteröffnung 1340 kleiner als der Krümmungsradius des Abstandshalters 740, und die maximale Höhe H5 der Abstandshalteröffnung 1340 ist kleiner als die maximale Höhe H4 der Abstandshalteröffnung 740. Im Ergebnis dessen werden zweite Abstandshalterabschnitte 132B und 134B in der Finnenstruktur 106B in kürzeren Abständen D11 und D12 gebildet, wie in 14 gezeigt, verglichen mit den Abständen D3 und D4 der zweiten Abstandshalterabschnitte 128B und 130B, wie in 9A gezeigt. Wie in 14 gezeigt, können die Gate-Abstandshalter 115A und 115B auf der Struktur von 13 in ähnlichen Verfahrensschritten gebildet werden wie bei den aufeinanderfolgenden Verfahrensschritten (ii)-(iv) zum Bilden der Gate-Abstandshalter 114A und 114B.
  • Mit Bezug auf 2 werden in Verfahrensschritt 220 epitaxiale S/D-Bereiche auf den Finnenstrukturen gebildet. Zum Beispiel werden, wie unter Bezugnahme auf 10A-11B beschrieben, epitaxiale S/D-Bereiche 110A in den Finnenstrukturen 106A gebildet. Die Bildung der epitaxialen S/D-Bereiche 110A kann folgende aufeinanderfolgende Verfahrensschritte einschließen: (i) Bilden von S/D-Öffnung 1042, wie in 10A gezeigt, und (ii) epitaxiales Aufwachsen eines Halbleitermaterials innerhalb der S/D-Öffnung 1042, um epitaxiale S/D-Bereiche 110A zu bilden, wie in 11A-11B gezeigt. Die Bildung der S/D-Öffnung 1042 kann Ätzen der Finnenstrukturen 106A durch die Abstandshalteröffnung 740 und Erweitern der Abstandshalteröffnung 740 um den Abstand H1 unterhalb der zweiten Abstandshalterabschnitte 128A und 130B einschließen, wie in 10A gezeigt. Wie in 12A-12B gezeigt, kann nach der Bildung der epitaxialen S/D-Bereiche 110A Bilden einer ESL 117 und einer ILD-Schicht 118 erfolgen.
  • Mit Bezug auf 2 werden im Verfahrensschritt 225 die Polysiliziumstrukturen durch Gatestrukturen ersetzt. Zum Beispiel werden, wie in 12A gezeigt ist, die Polysiliziumstrukturen 612 und die Hartmaske 435 durch Gatestrukturen 112A ersetzt. Das Ersetzen der Polysiliziumstrukturen 612 und der Hartmaske 435 durch die Gatestrukturen 112A kann folgende aufeinanderfolgende Verfahrensschritte einschließen: (i) Ätzen der Hartmaske 435, (ii) Ätzen der Polysiliziumstrukturen 612, um Gate-Öffnungen (nicht gezeigt) zu bilden, (iii) Bilden von IO-Schichten 120 an den Finnenstrukturen 106A innerhalb der Gate-Öffnungen, wie in 12A gezeigt, (iv) Abscheiden einer HK-Gate-Dielektrikum-Schicht 122 auf den IO-Schichten 120, (v) Abscheiden einer WFM-Schicht 124 auf der HK-Gate-Dielektrikum-Schicht 122, (vi) Abscheiden einer Gate-Metallfüllschicht 126 auf der WFM-Schicht 124 und (vi) Durchführen eines Prozesses zum chemisch-mechanischen Polieren (CMP), so dass obere Flächen der HK-Gate-Dielektrikum-Schicht 122, der WFM-Schicht 124 und der Gate-Metallfüllschicht 126 im Wesentlichen koplanar mit oberer Fläche der ILD-Schicht 118 sind, wie in 12A gezeigt.
  • Die vorliegende Offenbarung stellt beispielhafte Halbleiterbauelemente (z. B. FETs 102A und 102B) mit erweiterten Gate-Abstandshaltern (z. B. Gate-Abstandshalter 114A-114B und 115A-115B) in Gatestrukturen (z. B. Gatestrukturen 112A und 112B) sowie beispielhafte Verfahren (z. B. Verfahren 200) zum Bilden derartiger Halbleiterbauelemente bereit. Die erweiterten Gate-Abstandshalter verbessern die Seitenwandprofile der epitaxialen Source-/Drain-Bereiche (S/D-Bereiche) (z. B. epitaxialen S/D-Bereiche 110A und 11 0B) und verhindern, dass sich die epitaxialen S/D-Bereiche während der Fertigung in die Gatestrukturbereiche erstrecken, um elektrische Kurzschlüsse zwischen den epitaxialen S/D-Bereichen und den Gatestrukturen zu vermeiden.
  • In einigen Ausführungsformen sind die Gatestrukturen auf einer Finnenstruktur (z. B. Finnenstrukturen 106A und 106B) des Halbleiterbauelements vorgesehen, und die epitaxialen S/D-Bereiche werden innerhalb eines geätzten Bereichs der Finnenstruktur durch Aufwachsen gebildet. Die Gatestrukturen sind von den epitaxialen S/D-Bereichen durch die erweiterten Gate-Abstandshalter getrennt, die entlang von Seitenwänden der Gatestrukturen vorgesehen sind. In einigen Ausführungsformen sind erste Abstandshalterabschnitte (z. B. erste Abstandshalterabschnitte 128A-130A und 132A-134A) der erweiterten Gate-Abstandshalter auf einer oberen Fläche von Finne (z. B. oberen Flächen von Finne 106At und 106Bt) der Finnenstruktur vorgesehen und zweite Abstandshalterabschnitte (z. B. zweite Abstandshalterabschnitte 128B-130B und 132B-134B) der erweiterten Gate-Abstandshalter sind innerhalb der Finnenstruktur vorgesehen. Die ersten Abstandshalterabschnitte können nicht-konische Strukturen aufweisen, und die zweiten Abstandshalterabschnitte können konische Strukturen aufweisen. Die ersten Abstandshalterabschnitte können die Gatestrukturen während einer anschließenden Bearbeitung benachbarter Strukturen schützen. Die zweiten Abstandshalterabschnitte können die Ätzprofile von S/D-Öffnungen (z. B. S/D-Öffnungen 1042) steuern, die in der Finnenstruktur für das Aufwachsen der epitaxialen S/D-Bereiche in den S/D-Öffnungen ausgebildet sind. Im Ergebnis steuern die zweiten Abstandshalterabschnitte die Seitenwandprofile der in den S/D-Öffnungen durch Aufwachsen gebildeten epitaxialen S/D-Bereiche und verhindern, dass sich die epitaxialen S/D-Bereiche in die Gatestrukturbereiche erstrecken.
  • In einigen Ausführungsformen schließt ein Halbleiterbauelement ein Substrat, eine Finnenstruktur mit einer oberen Fläche von Finne, die auf dem Substrat vorgesehen ist, einen Source/Drain-Bereich (S/D-Bereich), der auf der Finnenstruktur vorgesehen ist; eine Gatestruktur, die auf der oberen Fläche von Finne vorgesehen ist, und einen Gate-Abstandshalter mit ersten und zweiten Abstandshalterabschnitten ein, die zwischen der Gatestruktur und dem S/D-Bereich vorgesehen sind. Der erste Abstandshalterabschnitt erstreckt sich oberhalb der oberen Fläche von Finne und ist entlang einer Seitenwand der Gatestruktur vorgesehen. Der zweite Abstandhalterabschnitt erstreckt sich unterhalb der oberen Fläche von Finne und ist entlang einer Seitenwand des S/D-Bereichs vorgesehen.
  • In einigen Ausführungsformen schließt ein Halbleiterbauelement ein Substrat, eine Finnenstruktur mit einer oberen Fläche von Finne, die auf dem Substrat vorgesehen ist, einen Source/Drain-Bereich (S/D-Bereich), der innerhalb der Finnenstruktur vorgesehen ist; eine Gatestruktur, die auf der oberen Fläche von Finne vorgesehen ist, und einen Gate-Abstandshalter mit ersten und zweiten Abstandshalterabschnitten, die zwischen der Gatestruktur und dem S/D-Bereich vorgesehen sind. Der erste Abstandshalterabschnitt weist eine nicht-konische Struktur auf und erstreckt sich oberhalb der oberen Fläche von Finne. Der zweite Abstandshalterabschnitt weist eine konische Struktur auf und ist innerhalb der Finnenstruktur vorgesehen.
  • In einigen Ausführungsformen schließt ein Verfahren Folgendes ein: Bilden einer Finnenstruktur mit einer oberen Fläche von Finne auf einem Substrat, Bilden einer ersten und einer zweiten Polysiliziumstruktur auf der oberen Fläche von Finne, Bilden einer Abstandshalteröffnung innerhalb der Finnenstruktur und zwischen der ersten und der zweiten Polysiliziumstruktur, Bilden eines Gate-Abstandshalters, Bilden einer S/D-Bereich zwischen der ersten und der zweiten Polysiliziumstruktur und Ersetzen der ersten und der zweiten Polysiliziumstruktur durch erste und zweite Gatestruktur. Das Bilden des Gate-Abstandshalters schließt Bilden eines ersten Abstandshalterabschnitts des Gate-Abstandshalters entlang einer Seitenwand der ersten Polysiliziumstruktur und Bilden eines zweiten Abstandshalterabschnitts des Gate-Abstandshalters innerhalb der Abstandshalteröffnung ein.
  • Die vorstehende Offenbarung umreißt Merkmale mehrerer Ausführungsformen, sodass die Fachperson die Aspekte der vorliegenden Offenbarung besser verstehen kann. Die Fachperson sollte sich darüber im Klaren sein, dass sie die vorliegende Offenbarung ohne Weiteres als Grundlage für das Entwerfen oder Abwandeln anderer Prozesse und Strukturen verwenden kann, um dieselben Zwecke auszuführen und/oder dieselben Vorteile der vorliegend vorgestellten Ausführungsformen zu erzielen. Die Fachperson sollte auch erkennen, dass derartige äquivalente Konstruktionen nicht von dem Geist und Umfang der vorliegenden Offenbarung abweichen und dass sie verschiedene Änderungen, Ersetzungen und Modifikationen hieran vornehmen kann, ohne von dem Geist und Umfang der vorliegenden Offenbarung abzuweichen.
  • ZITATE ENTHALTEN IN DER BESCHREIBUNG
  • Diese Liste der vom Anmelder aufgeführten Dokumente wurde automatisiert erzeugt und ist ausschließlich zur besseren Information des Lesers aufgenommen. Die Liste ist nicht Bestandteil der deutschen Patent- bzw. Gebrauchsmusteranmeldung. Das DPMA übernimmt keinerlei Haftung für etwaige Fehler oder Auslassungen.
  • Zitierte Patentliteratur
    • US 63055240 [0001]

Claims (20)

  1. Halbleiterbauelement, umfassend: ein Substrat; eine Finnenstruktur mit einer oberen Fläche von Finne, die auf dem Substrat vorgesehen ist; einen Source/Drain-Bereich (S/D-Bereich), der auf der Finnenstruktur vorgesehen ist; eine Gatestruktur, die auf der oberen Fläche von Finne vorgesehen ist; und einen Gate-Abstandshalter mit ersten und zweiten Abstandshalterabschnitten, die zwischen der Gatestruktur und dem S/D-Bereich vorgesehen sind, wobei sich der erste Abstandshalterabschnitt oberhalb der oberen Fläche von Finne erstreckt und entlang einer Seitenwand der Gatestruktur vorgesehen ist, und wobei sich der zweite Abstandshalterabschnitt unterhalb der oberen Fläche von Finne erstreckt und entlang einer Seitenwand des S/D-Bereichs vorgesehen ist.
  2. Halbleiterbauelement nach Anspruch 1, wobei der zweite Abstandshalterabschnitt eine konische Struktur aufweist.
  3. Halbleiterbauelement nach Anspruch 1 oder 2, wobei der erste Abstandshalterabschnitt eine nicht-konische Struktur aufweist.
  4. Halbleiterbauelement nach einem der vorhergehenden Ansprüche, wobei eine erste Seitenwand des zweiten Abstandshalterabschnitts benachbart zu der Finnenstruktur vorgesehen ist, und eine zweite Seitenwand des zweiten Abstandshalterabschnitts benachbart zu dem S/D-Bereich vorgesehen ist.
  5. Halbleiterbauelement nach einem der vorhergehenden Ansprüche, wobei der zweite Abstandshalterabschnitt eine geneigte Seitenwand benachbart zu der Finnenstruktur und eine im Wesentlichen vertikale Seitenwand benachbart zu dem S/D-Bereich aufweist.
  6. Halbleiterbauelement nach einem der vorhergehenden Ansprüche, wobei der zweite Abstandshalterabschnitt innerhalb der Finnenstruktur vorgesehen ist.
  7. Halbleiterbauelement nach einem der vorhergehenden Ansprüche, wobei der zweite Abstandshalter zwischen der Finnenstruktur und dem S/D-Bereich vorgesehen ist.
  8. Halbleiterbauelement nach einem der vorhergehenden Ansprüche, wobei eine Seitenwand des zweiten Abstandshalterabschnitts mit der oberen Fläche von Finne einen Winkel im Bereich von etwa 15 Grad bis etwa 90 Grad bildet.
  9. Halbleiterbauelement nach einem der vorhergehenden Ansprüche, wobei ein erster Abschnitt des S/D-Bereichs innerhalb der Finnenstruktur vorgesehen ist und sich ein zweiter Abschnitt des S/D-Bereichs oberhalb der oberen Fläche von Finne erstreckt, und wobei Seitenwände des ersten Abschnitts im Wesentlichen vertikal sind.
  10. Halbleiterbauelement nach einem der vorhergehenden Ansprüche, wobei der erste Abstandshalterabschnitt entlang eines Abschnitts des S/D-Bereichs vorgesehen ist, der sich oberhalb der oberen Fläche von Finne erstreckt.
  11. Halbleiterbauelement, umfassend: ein Substrat; eine Finnenstruktur mit einer oberen Fläche von Finne, die auf dem Substrat vorgesehen ist; einen Source/Drain-Bereich (S/D-Bereich), der innerhalb der Finnenstruktur vorgesehen ist; eine Gatestruktur, die auf der oberen Fläche von Finne vorgesehen ist; und einen Gate-Abstandshalter mit ersten und zweiten Abstandshalterabschnitten, die zwischen der Gatestruktur und dem S/D-Bereich vorgesehen sind, wobei der erste Abstandshalterabschnitt eine nicht-konische Struktur aufweist und sich oberhalb der oberen Fläche von Finne erstreckt, und wobei der zweite Abstandshalterabschnitt eine konische Struktur aufweist und innerhalb der Finnenstruktur vorgesehen ist.
  12. Halbleiterbauelement nach Anspruch 11, wobei der zweite Abstandshalterabschnitt eine erste geneigte Seitenwand benachbart zu der Finnenstruktur und eine zweite geneigte Seitenwand benachbart zu dem S/D-Bereich aufweist.
  13. Halbleiterbauelement nach Anspruch 11 oder 12, wobei ein erster Abschnitt des S/D-Bereichs benachbart zu dem zweiten Abstandshalterabschnitt ist und der erste Abschnitt des S/D-Bereichs geneigte Seitenwände aufweist, und wobei sich ein zweiter Abschnitt des S/D-Bereichs unterhalb des zweiten Abstandshalterabschnitts erstreckt und der zweite Abschnitt des S/D-Bereichs im Wesentlichen vertikale Seitenwände aufweist.
  14. Halbleiterbauelement nach einem der vorhergehenden Ansprüche 11 bis 13, wobei ein erster Abschnitt des S/D-Bereichs benachbart zu dem zweiten Abstandshalterabschnitt ist und der erste Abschnitt des S/D-Bereichs eine erste Breite aufweist, und wobei sich ein zweiter Abschnitt des S/D-Bereichs unterhalb des zweiten Abstandshalterabschnitts erstreckt und der zweite Abschnitt des S/D-Bereichs eine zweite Breite aufweist, die größer als die erste Breite ist.
  15. Halbleiterbauelement nach einem der vorhergehenden Ansprüche 11 bis 14, wobei der zweite Abstandshalterabschnitt zwischen dem S/D-Bereich und einem Abschnitt der Finnenstruktur vorgesehen ist, der unter der Gatestruktur liegt.
  16. Halbleiterbauelement nach einem der vorhergehenden Ansprüche 11 bis 15, wobei der zweite Abstandshalterabschnitt entlang einer Seitenwand des S/D-Bereichs und nicht entlang einer Seitenwand der Gatestruktur vorgesehen ist.
  17. Verfahren, umfassend: Bilden einer Finnenstruktur mit einer oberen Fläche von Finne auf einem Substrat; Bilden einer ersten und einer zweiten Polysiliziumstruktur auf der oberen Fläche von Finne; Bilden einer Abstandshalteröffnung innerhalb der Finnenstruktur und zwischen der ersten und der zweiten Polysiliziumstruktur; Bilden eines Gate-Abstandshalters, wobei das Bilden des Gate-Abstandshalters umfasst: Bilden eines ersten Abstandshalterabschnitts des Gate-Abstandshalters entlang einer Seitenwand der ersten Polysiliziumstruktur, und Bilden eines zweiten Abstandshalterabschnitts des Gate-Abstandshalters innerhalb der Abstandshalteröffnung; Bilden einer S/D-Bereich zwischen der ersten und der zweiten Polysiliziumstruktur; und Ersetzen der ersten und der zweiten Polysiliziumstruktur durch erste und zweite Gatestruktur.
  18. Verfahren nach Anspruch 17, wobei das Bilden der Abstandshalteröffnung Ätzen eines freigelegten Bereichs der Finnenstruktur zwischen der ersten und der zweiten Polysiliziumstruktur umfasst.
  19. Verfahren nach Anspruch 17 oder 18, wobei das Bilden des Gate-Abstandshalters Abscheiden einer Abstandshaltermaterialschicht auf der ersten und der zweiten Polysiliziumstruktur und innerhalb der Abstandshalteröffnung umfasst.
  20. Verfahren nach einem der vorhergehenden Ansprüche 17 bis 19, wobei das Bilden des S/D-Bereichs umfasst: Ätzen eines freigelegten Bereichs der Finnenstruktur innerhalb der Abstandshalteröffnung, um eine S/D-Öffnung zu bilden; und epitaxiales Aufwachsen einer Halbleiterschicht innerhalb der S/D-Öffnung.
DE102021111739.9A 2020-07-22 2021-05-06 Gate-Abstandshalter in Halbleiterbauelementen Pending DE102021111739A1 (de)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
US202063055240P 2020-07-22 2020-07-22
US63/055,240 2020-07-22
US17/244,430 US20220028997A1 (en) 2020-07-22 2021-04-29 Gate spacers in semiconductor devices
US17/244,430 2021-04-29

Publications (1)

Publication Number Publication Date
DE102021111739A1 true DE102021111739A1 (de) 2022-01-27

Family

ID=77358069

Family Applications (1)

Application Number Title Priority Date Filing Date
DE102021111739.9A Pending DE102021111739A1 (de) 2020-07-22 2021-05-06 Gate-Abstandshalter in Halbleiterbauelementen

Country Status (7)

Country Link
US (2) US20220028997A1 (de)
EP (1) EP3944338A1 (de)
JP (1) JP2022022163A (de)
KR (2) KR20220012175A (de)
CN (1) CN113629055A (de)
DE (1) DE102021111739A1 (de)
TW (1) TWI769871B (de)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113611736B (zh) * 2020-05-29 2022-11-22 联芯集成电路制造(厦门)有限公司 半导体元件及其制作方法

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8927373B2 (en) * 2013-03-13 2015-01-06 Samsung Electronics Co, Ltd. Methods of fabricating non-planar transistors including current enhancing structures
GB2527214B (en) * 2013-03-29 2020-06-17 Intel Corp Transistor Architecture having extended recessed spacer and source/drain regions and method of making same
US9773869B2 (en) * 2014-03-12 2017-09-26 Samsung Electronics Co., Ltd. Semiconductor device and method of fabricating the same
KR102394887B1 (ko) * 2014-09-01 2022-05-04 삼성전자주식회사 반도체 장치의 제조 방법
US9129988B1 (en) * 2014-11-26 2015-09-08 Taiwan Semiconductor Manufacturing Co., Ltd. FinFET and method of manufacturing the same
US10043886B2 (en) * 2016-08-03 2018-08-07 Taiwan Semiconductor Manufacturing Company, Ltd. Metal gate formation through etch back process
US10115808B2 (en) * 2016-11-29 2018-10-30 Taiwan Semiconductor Manufacturing Company, Ltd. finFET device and methods of forming
US10707328B2 (en) * 2016-11-30 2020-07-07 Taiwan Semiconductor Manufacturing Co., Ltd. Method of forming epitaxial fin structures of finFET
US10879355B2 (en) * 2018-09-27 2020-12-29 Taiwan Semiconductor Manufacturing Company, Ltd. Profile design for improved device performance
US11315838B2 (en) * 2018-09-28 2022-04-26 Taiwan Semiconductor Manufacturing Company, Ltd. FinFET device and method of forming same
US11362199B2 (en) * 2018-11-30 2022-06-14 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor device and method

Also Published As

Publication number Publication date
JP2022022163A (ja) 2022-02-03
KR20220012175A (ko) 2022-02-03
US20220028997A1 (en) 2022-01-27
TW202209500A (zh) 2022-03-01
CN113629055A (zh) 2021-11-09
EP3944338A1 (de) 2022-01-26
US20230387245A1 (en) 2023-11-30
TWI769871B (zh) 2022-07-01
KR20240073842A (ko) 2024-05-27

Similar Documents

Publication Publication Date Title
DE102016115986B4 (de) Halbleiter-bauelement und verfahren zu dessen herstellung
DE102017114427B4 (de) Verfahren zur Herstellung von Trennelementen für Halbleiterstrukturen
DE102016106969B4 (de) Halbleitervorrichtung
DE102020107101B3 (de) Verfahren zur Herstellung einer Halbleitervorrichtung
DE102019116328B4 (de) Halbleiterbauelement und verfahren
DE102020111602B4 (de) Mehr-gate-vorrichtungen und gate-strukturierungsprozess dafür
DE102019118385A1 (de) Halbleitervorrichtung und Verfahren
DE102019125922B3 (de) Verfahren zum dotieren von high-k/metall-gates zum einstellen von schwellspannungen
DE102019116036B4 (de) Halbleitervorrichtung und verfahren
DE102021116181A1 (de) Transistor-gatestrukturen und verfahren zum bilden derselben
DE102018108821A1 (de) Verfahren zur herstellung einer halbleitervorrichtung, und halbleitervorrichtung
DE102020115554A1 (de) Doppeldotiermittel-source/drain-regionen und deren herstellungsverfahren
DE102021109770B4 (de) Hybrid-halbleitervorrichtung
DE102021105733A1 (de) Kontaktsteckerstruktur eines halbleiterbauelements und verfahren zum bilden derselben
DE102021103538A1 (de) Halbleitervorrichtung und verfahren
DE102021106747A1 (de) Kontaktstrukturen in halbleiterbauelemente
DE102021104817A1 (de) Halbleitervorrichtung und verfahren
DE102021111739A1 (de) Gate-Abstandshalter in Halbleiterbauelementen
DE102019119716A1 (de) Hybrid-source-drain-regionen, die basierend auf derselben finne gebildet sind und verfahren zur bildung dieser
DE102020119425B4 (de) Halbleitervorrichtung und Verfahren
DE102021100990A1 (de) Halbleitervorrichtung und verfahren
DE102021106093A1 (de) Halbleitervorrichtungen mit dielektrischen finnen und verfahren zu deren herstellung
DE102021105877A1 (de) Verfahren zum stromlosen plattieren für metal-gate-füllung
DE102020120658A1 (de) Transistorgates und Verfahren zu deren Herstellung
DE102020114860A1 (de) Transistor-gates und verfahren zum bilden davon

Legal Events

Date Code Title Description
R012 Request for examination validly filed
R016 Response to examination communication