DE102021101874A1 - Speicherschaltung und verfahren zum betreiben derselben - Google Patents

Speicherschaltung und verfahren zum betreiben derselben Download PDF

Info

Publication number
DE102021101874A1
DE102021101874A1 DE102021101874.9A DE102021101874A DE102021101874A1 DE 102021101874 A1 DE102021101874 A1 DE 102021101874A1 DE 102021101874 A DE102021101874 A DE 102021101874A DE 102021101874 A1 DE102021101874 A1 DE 102021101874A1
Authority
DE
Germany
Prior art keywords
programming
devices
circuit
diode
conductor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
DE102021101874.9A
Other languages
English (en)
Inventor
Meng-Sheng CHANG
Chia-En HUANG
Yih Wang
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Taiwan Semiconductor Manufacturing Co TSMC Ltd
Original Assignee
Taiwan Semiconductor Manufacturing Co TSMC Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from US17/154,576 external-priority patent/US11791005B2/en
Application filed by Taiwan Semiconductor Manufacturing Co TSMC Ltd filed Critical Taiwan Semiconductor Manufacturing Co TSMC Ltd
Publication of DE102021101874A1 publication Critical patent/DE102021101874A1/de
Granted legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C17/00—Read-only memories programmable only once; Semi-permanent stores, e.g. manually-replaceable information cards
    • G11C17/14—Read-only memories programmable only once; Semi-permanent stores, e.g. manually-replaceable information cards in which contents are determined by selectively establishing, breaking or modifying connecting links by permanently altering the state of coupling elements, e.g. PROM
    • G11C17/16—Read-only memories programmable only once; Semi-permanent stores, e.g. manually-replaceable information cards in which contents are determined by selectively establishing, breaking or modifying connecting links by permanently altering the state of coupling elements, e.g. PROM using electrically-fusible links
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/10—Programming or data input circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/08—Address circuits; Decoders; Word-line control circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/26—Sensing or reading circuits; Data output circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C17/00—Read-only memories programmable only once; Semi-permanent stores, e.g. manually-replaceable information cards
    • G11C17/06—Read-only memories programmable only once; Semi-permanent stores, e.g. manually-replaceable information cards using diode elements
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C17/00—Read-only memories programmable only once; Semi-permanent stores, e.g. manually-replaceable information cards
    • G11C17/08—Read-only memories programmable only once; Semi-permanent stores, e.g. manually-replaceable information cards using semiconductor devices, e.g. bipolar elements
    • G11C17/10—Read-only memories programmable only once; Semi-permanent stores, e.g. manually-replaceable information cards using semiconductor devices, e.g. bipolar elements in which contents are determined during manufacturing by a predetermined arrangement of coupling elements, e.g. mask-programmable ROM
    • G11C17/12—Read-only memories programmable only once; Semi-permanent stores, e.g. manually-replaceable information cards using semiconductor devices, e.g. bipolar elements in which contents are determined during manufacturing by a predetermined arrangement of coupling elements, e.g. mask-programmable ROM using field-effect devices
    • G11C17/123—Read-only memories programmable only once; Semi-permanent stores, e.g. manually-replaceable information cards using semiconductor devices, e.g. bipolar elements in which contents are determined during manufacturing by a predetermined arrangement of coupling elements, e.g. mask-programmable ROM using field-effect devices comprising cells having several storage transistors connected in series
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C17/00—Read-only memories programmable only once; Semi-permanent stores, e.g. manually-replaceable information cards
    • G11C17/14—Read-only memories programmable only once; Semi-permanent stores, e.g. manually-replaceable information cards in which contents are determined by selectively establishing, breaking or modifying connecting links by permanently altering the state of coupling elements, e.g. PROM
    • G11C17/16—Read-only memories programmable only once; Semi-permanent stores, e.g. manually-replaceable information cards in which contents are determined by selectively establishing, breaking or modifying connecting links by permanently altering the state of coupling elements, e.g. PROM using electrically-fusible links
    • G11C17/165—Memory cells which are electrically programmed to cause a change in resistance, e.g. to permit multiple resistance steps to be programmed rather than conduct to or from non-conduct change of fuses and antifuses
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C17/00—Read-only memories programmable only once; Semi-permanent stores, e.g. manually-replaceable information cards
    • G11C17/14—Read-only memories programmable only once; Semi-permanent stores, e.g. manually-replaceable information cards in which contents are determined by selectively establishing, breaking or modifying connecting links by permanently altering the state of coupling elements, e.g. PROM
    • G11C17/18—Auxiliary circuits, e.g. for writing into memory
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/12—Bit line control circuits, e.g. drivers, boosters, pull-up circuits, pull-down circuits, precharging circuits, equalising circuits, for bit lines
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C8/00—Arrangements for selecting an address in a digital store
    • G11C8/08—Word line control circuits, e.g. drivers, boosters, pull-up circuits, pull-down circuits, precharging circuits, for word lines
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/10—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a repetitive configuration
    • H01L27/102—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a repetitive configuration including bipolar components
    • H01L27/1021—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a repetitive configuration including bipolar components including diodes only
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Read Only Memory (AREA)
  • Semiconductor Memories (AREA)
  • Oscillators With Electromechanical Resonators (AREA)
  • Design And Manufacture Of Integrated Circuits (AREA)

Abstract

Eine Speicherschaltung weist eine erste Programmiervorrichtung, einen ersten Schaltungszweig und einen zweiten Schaltungszweig auf. Die erste Programmiervorrichtung weist einen ersten Steueranschluss, welcher mit einer ersten Wortleitung gekoppelt ist, und ein erstes Verbindungsende auf. Der erste Schaltungszweig weist eine erste Diode und ein erstes Sicherungselement, welches mit der ersten Diode gekoppelt ist, auf. Der zweite Schaltungszweig weist eine zweite Diode und ein zweites Sicherungselement, welches mit der zweiten Diode gekoppelt ist, auf. Der erste Schaltungszweig und der zweite Schaltungszweig sind mit dem ersten Verbindungsende der ersten Programmiervorrichtung gekoppelt.

Description

  • PRIORITÄTSANSPRUCH
  • Diese Anmeldung beansprucht die Priorität der vorläufigen US-Patentanmeldung Nr. 63/034,133 , eingereicht am 03. Juni 2020, die durch Bezugnahme vollumfänglich in die vorliegende Anmeldung aufgenommen wird.
  • HINTERGRUND
  • Die Industrie integrierter Halbleiterschaltungen (IC-Industrie) hat eine große Vielfalt an Vorrichtungen hervorgebracht, um Aufgaben in einer Vielzahl unterschiedlicher Bereiche zu behandeln. Einige dieser Vorrichtungen, wie zum Beispiel Speicherzellen, sind zum Speichern von Daten eingerichtet. Da Speicherzellen immer kleiner und zugleich komplexer werden, ändert sich auch der Widerstand von Leiterbahnen im Inneren dieser Vorrichtungen, was die Eigenschaften dieser Vorrichtungen und die gesamte Leistung der Speicherzellen beeinträchtigt.
  • Figurenliste
  • Aspekte der vorliegenden Offenbarung lassen sich am besten anhand der folgenden detaillierten Beschreibung in Verbindung mit den beiliegenden Zeichnungen verstehen. Es ist zu beachten, dass gemäß der branchenüblichen Praxis verschiedene Elemente nicht maßstabsgetreu dargestellt sind. Tatsächlich können die Abmessungen der verschiedenen Elemente zugunsten einer klaren Erläuterung willkürlich vergrößert oder verkleinert sein.
    • 1 ist ein schematisches Blockdiagramm einer Speichervorrichtung im Einklang mit einigen Ausführungsformen.
    • 2 stellt einen Beispielschaltplan einer Speichervorrichtung im Einklang mit einigen Ausführungsformen dar.
    • 3 ist eine dreidimensionale perspektivische Ansicht (3D-Ansicht) einer Speicherschaltung im Einklang mit einigen Ausführungsformen.
    • 4 stellt einen Schaltplan einer Speichervorrichtung im Einklang mit einigen Ausführungsformen dar.
    • 5 ist eine perspektivische 3D-Ansicht einer Speicherschaltung im Einklang mit einigen Ausführungsformen.
    • 6 ist ein Aufbauplan einer Speichervorrichtung im Einklang mit einigen Ausführungsformen.
    • 7 ist ein Ablaufdiagramm eines Verfahrens zum Betreiben einer Schaltung im Einklang mit einigen Ausführungsformen.
    • 8 ist ein Ablaufdiagramm eines Verfahrens zum Herstellen einer Speicherschaltung im Einklang mit einigen Ausführungsformen.
    • 9 ist ein Ablaufdiagramm eines Verfahrens zum Erzeugen eines Aufbauplans im Einklang mit einigen Ausführungsformen.
    • 10 ist ein Blockdiagramm eines Systems zur elektronischen Designautomatisierung (EDA-System) im Einklang mit einigen Ausführungsformen.
    • 11 ist ein Blockdiagramm eines Fertigungssystems für integrierte Schaltungen (IC) und eines damit zusammenhängenden IC-Fertigungsflusses im Einklang mit einigen Ausführungsformen.
    • 12 ist ein Ablaufdiagramm eines Verfahrens zum Fertigen einer oder mehrerer Komponenten einer IC im Einklang mit einigen Ausführungsformen.
  • AUSFÜHRLICHE BESCHREIBUNG
  • Die folgende Beschreibung stellt verschiedene Ausführungsformen oder Beispiele zum Umsetzen von Merkmalen bzw. Elementen des geschaffenen Gegenstands bereit. Zur Vereinfachung der vorliegenden Offenbarung sind im Folgenden konkrete Beispiele von Komponenten, Materialien, Werten, Schritten, Anordnungen oder dergleichen beschrieben. Dies sind natürlich nur Beispiele und in keiner Weise als Einschränkung auszulegen. Andere Komponenten, Materialien, Werte, Schritte, Anordnungen oder dergleichen werden in Betracht gezogen. Zum Beispiel kann die Bildung eines ersten Elements über oder auf einem zweiten Element in der folgenden Beschreibung Ausführungsformen umfassen, in welchen das erste und das zweite Element in direktem Kontakt miteinander gebildet sind, kann jedoch auch Ausführungsformen umfassen, in welchen zusätzliche Elemente derart zwischen dem ersten Element und dem zweiten Element gebildet sein können, dass das erste und das zweite Element nicht in direktem Kontakt miteinander sein können. Darüber hinaus kann die vorliegende Offenbarung Bezugsziffern und/oder -zeichen in den verschiedenen Beispielen wiederholen. Diese Wiederholung dient dem Zweck der Vereinfachung und Klarheit, und schreibt für sich selbst keine Beziehung zwischen den verschiedenen erörterten Ausführungsformen und/oder Konfigurationen vor.
  • Ferner können Begriffe räumlicher Beziehungen, wie zum Beispiel „darunter“, „unterhalb“, „niedrig“, „oberhalb“, „obere/r/s“ und dergleichen hierin zum Zweck einer einfacheren Beschreibung der Beziehung eines in den Figuren dargestellten Elements oder Merkmals zu (einem) anderen Element(en) oder Merkmal(en) verwendet werden. Die Begriffe räumlicher Beziehungen sollen dazu dienen, verschiedene Ausrichtungen der Vorrichtung bei der Verwendung oder im Betrieb zusätzlich zur in den Figuren abgebildeten Ausrichtung einzuschließen. Die Vorrichtung kann anders ausgerichtet (um 90 Grad gedreht oder in anderen Ausrichtungen) angeordnet sein, und die hierin verwendeten Begriffe räumlicher Beziehungen können somit auch dementsprechend ausgelegt werden.
  • Ein nichtflüchtiger Speicher ist ein Speichertyp, welcher für die Speicherung von Daten darin programmiert ist. Nichtflüchtiger Speicher ist in der Lage, Daten zu bewahren, nachdem der Versorgungsstrom unterbrochen worden ist. Es gibt verschiedene Arten von nichtflüchtigem Speicher, wie zum Beispiel ein mehrfach programmierbarer Speicher (auch als MTP-Speicher bezeichnet), ein einmal programmierbarer Speicher (OTP-Speicher), ein Sicherungselement oder dergleichen. Manche Typen von OTP-Speicher, wie zum Beispiel eine elektrische Sicherung (eFuse), weisen einen schmalen Streifen (auch als „Verbindung“ oder „Link“ bezeichnet) leitfähigen Materials (Metall, Polysilizium oder dergleichen) auf, welcher an beiden Enden mit weiteren Schaltungselementen verbunden ist. Um eine eFuse zu programmieren, wird ein Programmierstrom angelegt, um die Verbindung zerstörend zu verändern (d.h. zu verschmelzen), wodurch sich der Widerstand der eFuse erhöht. In einigen Ausführungsformen ist zum Bestimmen eines Zustands einer eFuse eine Erfassungsschaltung mit der Verbindung gekoppelt, und der Leseverstärker führt einen Vergleich mit einer Referenzwiderstandsvorrichtung aus.
  • In einer oder mehreren Ausführungsformen wird eine Speicherschaltung offenbart. In einigen Ausführungsformen weist die Speicherschaltung Sicherungselemente auf, welche als nichtflüchtiger Speicher gestaltet sind. Die Sicherungselemente sind in einem Hochwiderstandszustand oder einem Niedrigwiderstandszustand ausgestaltet, wobei der Hochwiderstandszustand einem ersten Bit-Wert entspricht, während der Niedrigwiderstandszustand einem zweiten Bit-Wert entspricht. Auf diese Art und Weise sind die Sicherungselemente dafür eingerichtet, Daten auf eine nichtflüchtige Art und Weise zu speichern.
  • In einigen Ausführungsformen weist die Speicherschaltung ferner Programmiervorrichtungen auf. In einigen Ausführungsformen sind mehrere Sicherungselemente mit jeder der Programmiervorrichtungen verbunden. Somit benutzen die mehreren Sicherungselemente eine selbe Programmiervorrichtung, was die durch die Speicherschaltung eingenommene Fläche im Vergleich zu anderen Ansätzen deutlich verringert.
  • In einigen Ausführungsformen weist die Speicherschaltung ferner Dioden auf. In einigen Ausführungsformen entspricht jede der Dioden einer Durchkontaktierung zwischen zwei Metallschichten. In einigen Ausführungsformen ist jede der Dioden mit einem entsprechenden Sicherungselement in einem entsprechenden Schaltungszweig gekoppelt. In einigen Ausführungsformen sind die Dioden dafür eingerichtet, Strom derart zu blockieren, dass er ausgewählte Sicherungselemente nicht erreicht, wodurch verhindert wird, dass unbeabsichtigt auf die nicht ausgewählten Sicherungselemente zugegriffen wird, was die Leistung im Vergleich zu anderen Ansätzen verbessert.
  • 1 ist ein schematisches Blockdiagramm einer Speichervorrichtung 100 im Einklang mit einigen Ausführungsformen. In mindestens einer Ausführungsform ist eine Speichervorrichtung ein einzelnes IC-Bauelement. In einigen Ausführungsformen bildet eine Speichervorrichtung einen Bestandteil eines größeren IC-Bauelements, welches neben der Speichervorrichtung weitere Schaltungen für andere Funktionen aufweist.
  • Die Speichervorrichtung 100 weist mindestens eine Speicherzelle MC und eine Steuerung (auch als „Steuerschaltung“ bezeichnet) 102 auf, welche damit gekoppelt ist, um einen Betrieb der Speicherzelle MC zu steuern. In der Beispielanordnung in 1 weist die Speichervorrichtung 100 eine Mehrzahl von Speicherzellen MC angeordnet in einer Mehrzahl von Spalten und Zeilen in einer Speicherzellenanordnung 104 auf. Die Speichervorrichtung 100 weist ferner eine Mehrzahl von Wortleitungen WLo, WL1 bis WLm auf, welche sich entlang der Zeilen der Speicherzellenanordnung 104 erstrecken, wobei m eine ganze Zahl ist, und die Speicherzellenanordnung 104 m-1 Zeilen von Speicherzellen MC und Wordleitungen WL aufweist. Die Speichervorrichtung 100 weist ferner eine Mehrzahl von Bit-Leitungen BL0, BL1 bis BLk auf, welche sich entlang der Spalten der Speicherzellenanordnung 104 erstrecken, wobei k eine ganze Zahl ist, und die Speicherzellenanordnung 104 k-1 Spalten von Speicherzellen MC und Bit-Leitungen BL aufweist. Die Wortleitungen werden hierin im Allgemeinen als WL bezeichnet und die Bit-Leitungen werden hierin im Allgemeinen als BL bezeichnet. Jede der Speicherzellen MC ist durch eine entsprechende Wortleitung WL und eine entsprechende Bit-Leitung BL mit der Steuerung 102 gekoppelt. Die Wortleitungen WL sind dafür eingerichtet, Wortleitungssignale zu Speicherzellen MC zu übertragen, welche ausgelesen werden sollen und/oder in welche geschrieben werden soll oder dergleichen. Die Bit-Leitungen sind dafür eingerichtet, Bit-Leitungssignale (zum Beispiel in die Speicherzellen MC zu schreibende und/oder von diesen auszulesende Daten) zu übertragen. Die Bit-Leitungen BL werden manchmal als „Datenleitungen“ bezeichnet. Verschiedene Anzahlen von Speicherzellen MC, Wortleitungen WL und/oder Bit-Leitungen BL in der Speichervorrichtung 100 liegen innerhalb des Umfangs verschiedener Ausführungsformen.
  • In der Beispielanordnung in 1 weist die Steuerung 102 einen Wortleitungstreiber 112, einen Source-Leitungstreiber 114, einen Bit-Leitungstreiber 116 und einen Leseverstärker (SA) 118 auf, welche dafür eingerichtet sind, mindestens einen der Vorgänge aus der Gruppe umfassend einen Lesevorgang und einen Schreibvorgang auszuführen. In mindestens einer Ausführungsform weist die Steuerung 102 ferner einen oder mehrere Taktgeneratoren zur Bereitstellung von Taktsignalen für verschiedene Komponenten der Speichervorrichtung 100, eine oder mehrere Eingangs-/Ausgangs-Schaltungen (I/O-Schaltungen) für den Datenaustausch mit externen Vorrichtungen, und/oder eine oder mehrere Steuerungen zum Steuern verschiedener Vorgänge in der Speichervorrichtung 100 auf.
  • Der Wortleitungstreiber 112 ist über die Wortleitungen WL mit der Speicherzellenanordnung 104 gekoppelt. Der Wortleitungstreiber 112 ist dafür eingerichtet, eine Zeilenadresse der Speicherzelle MC zu dekodieren, welche für einen Zugriff in einem Lesevorgang oder einem Schreibvorgang ausgewählt worden ist. Der Wortleitungstreiber 112 ist dafür eingerichtet, den ausgewählten Wortleitungen WL, welche der dekodierten Zeilenadresse entsprechen, einen Satz von Spannungen bereitzustellen, und den anderen, nicht ausgewählten Wortleitungen WL einen anderen Satz von Spannungen bereitzustellen. Der Source-Leitungstreiber 114 ist über Source-Leitungen SL (welche zur Vereinfachung nicht gezeigt sind) mit der Speicherzellenanordnung 104 gekoppelt. Der Bit-Leitungstreiber 116 ist über die Bit-Leitungen BL mit der Speicherzellenanordnung 104 gekoppelt. Der Source-Leitungstreiber 114 und/oder der Bit-Leitungstreiber 116 ist/sind dafür eingerichtet, eine Spaltenadresse der Speicherzelle MC zu dekodieren, welche für einen Zugriff in einem Lesevorgang oder einem Schreibvorgang ausgewählt worden ist. Der Source-Leitungstreiber 114 und/oder der Bit-Leitungstreiber 116 ist/sind dafür eingerichtet, der ausgewählten Source-Leitung SL und der ausgewählten Bit-Leitung BL, welche der ausgewählten Speicherzelle MC entsprechen, einen Satz von Spannungen (zum Beispiel ein Source-Leitungssignal und ein Bit-Leitungssignal) bereitzustellen, und den anderen, nicht ausgewählten Source-Leitungen SL und nicht ausgewählten Bit-Leitungen BL einen anderen Satz von Spannungen bereitzustellen. In einem Schreibvorgang (auch als „Programmiervorgang“ bezeichnet) ist der Source-Leitungstreiber 114 zum Beispiel dafür eingerichtet, der ausgewählten Source-Leitung SL eine Schreibspannung (auch als „Programmierspannung“ bezeichnet) bereitzustellen. In einem Lesevorgang ist der Source-Leitungstreiber 114 dafür eingerichtet, der ausgewählten Bit-Leitung BL eine Lesespannung bereitzustellen. Der SA 118 ist durch die Bit-Leitungen BL mit der Speicherzellenanordnung 104 gekoppelt. In einem Lesevorgang ist der SA 118 dafür eingerichtet, aus der Speicherzelle MC, auf welche zugegriffen wird, ausgelesene und durch die entsprechende ausgewählte Bit-Leitung BL abgefragte Daten zu erfassen. Die beschriebene Speichervorrichtungsanordnung ist ein Beispiel, und andere Speichervorrichtungsanordnungen liegen innerhalb des Umfangs verschiedener Ausführungsformen. In mindestens einer Ausführungsform ist die Speichervorrichtung 100 ein einmal programmierbarer, nichtflüchtiger Speicher (OTP-Speicher), und die Speicherzellen MC sind OTP-Speicherzellen. Andere Speichertypen liegen innerhalb des Umfangs verschiedener Ausführungsformen.
  • 2 stellt einen Schaltplan einer Speichervorrichtung 200 im Einklang mit einigen Ausführungsformen dar. In einigen Ausführungsformen entspricht die Speichervorrichtung 200 einem Abschnitt der Speichervorrichtung 100. Zum Beispiel entspricht die Speichervorrichtung 200 in einigen Ausführungsformen 2 Wortleitungen (zum Beispiel WL0, WL1), 4 Bit-Leitungen (BL0, BL1, BL2 und BL3) und entsprechenden Speicherzellen MC der Speicherzellenanordnung 104.
  • Die Speichervorrichtung 200 weist eine Mehrzahl von Sicherungselementen R0-R7 auf, welche durch Widerstandssymbol gekennzeichnet sind. Die Sicherungselemente R0 - R7 sind in einer Sicherungselementschicht bereitgestellt. In einigen Ausführungsformen ist die Sicherungselementschicht die Metallschicht M2, welche nachfolgend unter Bezugnahme auf 2 erörtert wird.
  • Die Speichervorrichtung 200 weist auch eine Mehrzahl von Dioden D0 - D7 auf, welche mit den Sicherungselementen R0 - R7 verbunden sind. In einigen Ausführungsformen ist jede der Mehrzahl von Dioden D0 - D7 eine Durchkontaktierung, welche zwischen einer Metall-Zwei-Schicht (M2-Schicht) und einer Metall-Drei-Schicht (M3-Schicht) der Speichervorrichtung 200 angeordnet ist. Andere Metallschichten für die Mehrzahl von Dioden D0 - D7 in der Speicherschaltung 200 liegen innerhalb des Umfangs der vorliegenden Offenbarung. Die Diode D0 ist mit dem Sicherungselement R0 in Reihe geschaltet. Die Diode D1 ist mit dem Sicherungselement R1 in Reihe geschaltet. Die Diode D2 ist mit dem Sicherungselement R2 in Reihe geschaltet. Die Diode D3 ist mit dem Sicherungselement R3 in Reihe geschaltet. Die Diode D4 ist mit dem Sicherungselement R4 in Reihe geschaltet. Die Diode D5 ist mit dem Sicherungselement R5 in Reihe geschaltet. Die Diode D6 ist mit dem Sicherungselement R6 in Reihe geschaltet. Die Diode D7 ist mit dem Sicherungselement R7 in Reihe geschaltet. Folglich bilden die Mehrzahl von Dioden D0 - D7 und die entsprechende Mehrzahl von Sicherungselementen R0 - R7 eine entsprechende Mehrzahl von Schaltungszweigen CB0 - CB7. In dieser Ausführungsform stellt jeder der Schaltungszweige CB0 - CB7 eine der oben unter Bezugnahme auf 1 erörterten Speicherzellen MC bereit. In einigen Ausführungsformen sind die Dioden D0 - D7 in der Interconnect-Schicht VIA2 bereitgestellt, welche nachfolgend unter Bezugnahme auf 3 erörtert wird. In einigen Ausführungsformen entspricht jede der Dioden D0 - D7 einer Durchkontaktierung zwischen der Metallschicht M3 und der Metallschicht M2. In einigen Ausführungsformen weist die Speichervorrichtung 200 eine beliebige Anzahl von Speicherzellen auf, zum Beispiel weniger als 8 oder mehr als 8.
  • Die Speichervorrichtung 200 weist ferner eine Mehrzahl von Programmiervorrichtungen PD0 - PD3 auf. Jede der Programmiervorrichtungen PD0 - PD3 der Mehrzahl von Programmiervorrichtungen weist einen Steueranschluss (generell als Elemente GP und insbesondere als die entsprechenden Elemente GP0 - GP3 bezeichnet), ein erstes Ende (generell als Elemente DP und insbesondere als die entsprechenden Elemente DP0 - DP3 bezeichnet) und ein zweites Ende (generell als Elemente SP und insbesondere als die entsprechenden Elemente SP0 - SP3 bezeichnet) auf. In diesem Beispiel ist jede der Programmiervorrichtungen PD0 - PD3 eine NMOS-Vorrichtung. Folglich ist der Steueranschluss GP jeder der Programmiervorrichtungen PD0 - PD3 das Gate GP der NMOS-Vorrichtung. Ferner ist das erste Ende DP jeder der Programmiervorrichtungen PD0 - PD3 der Drain DP der NMOS-Vorrichtung, und das zweite Ende SP jeder der Programmiervorrichtungen PD0 - PD3 ist die Source SP der NMOS-Vorrichtung. In dieser Ausführungsform ist die Source SP jeder der Programmiervorrichtungen PD0 - PD3 mit einer Referenzspannungsversorgung verbunden, um eine Referenzspannung, zum Beispiel eine Massespannung VSS, zu empfangen. Ferner ist der Drain DP jeder der Programmiervorrichtungen PD0 - PD3 mit einem entsprechenden Knoten NP0, NP1, NP2 und NP3 verbunden. Jeder der Knoten NP0 - NP3 ist mit einem Paar von Schaltungszweigen der Schaltungszweige CB0 - CB7 gekoppelt. Somit ist der Drain DP jeder der Programmiervorrichtungen PD0 - PD3 mit mehr als einem der Sicherungselemente R0 - R7 und mehr als einer der Dioden D0 - D7 verbunden.
  • In dieser speziellen Ausführungsform ist der Drain DP jeder der Programmiervorrichtungen PD0 - PD3 mit einem anderen Paar von Schaltungszweigen CB0-CB7 verbunden. Insbesondere ist der Drain DP0 der Programmiervorrichtung PD0 am Knoten NP0 mit einem Ende des Schaltungszweigs CB0 verbunden, und ist am Knoten NP0 mit einem Ende des Schaltungszweigs CB1 verbunden. Ein Gate GP0 der Programmiervorrichtung PD0 ist mit der Wortleitung WL0 verbunden. Der Drain DP1 der Programmiervorrichtung PD1 ist am Knoten NP1 mit einem Ende des Schaltungszweigs CB2 verbunden, und ist am Knoten NP1 mit einem Ende des Schaltungszweigs CB3 verbunden. Ein Gate GP1 der Programmiervorrichtung PD1 ist mit der Wortleitung WL0 verbunden. Die Gates GPo, GP1 der Programmiervorrichtungen PD0, PD1 sind jeweils mit derselben Wordleitung WL0 verbunden. Somit benutzen die Schaltungszweige CB0, CB1, welche beide entsprechende Speicherzellen aufweisen, dieselbe Programmiervorrichtung PD0 gemeinsam, und die Schaltungszweige CB2, CB3, welche beide entsprechende Speicherzellen aufweisen, benutzen die Programmiervorrichtung PD1 ebenfalls gemeinsam.
  • Am Knoten NP2 ist der Drain DP2 der Programmiervorrichtung PD2 mit einem Ende des Schaltungszweigs CB4 verbunden, und der Drain DP2 der Programmiervorrichtung PD2 ist ferner mit einem Ende des Schaltungszweigs CB5 verbunden. Ein Gate GP2 der Programmiervorrichtung PD2 ist mit der Wortleitung WL1 verbunden. Am Knoten NP3 ist der Drain DP3 der Programmiervorrichtung PD3 mit einem Ende des Schaltungszweigs CB6 verbunden, und der Drain DP3 der Programmiervorrichtung PD3 ist ferner mit einem Ende des Schaltungszweigs CB7 verbunden. Ein Gate GP3 der Programmiervorrichtung PD3 ist mit der Wortleitung WL1 verbunden. Die Gates GP2, GP3 der Programmiervorrichtungen PD2, PD3 sind jeweils mit derselben Wordleitung WL1 verbunden. Somit benutzen die Schaltungszweige CB4, CB5, welche beide entsprechende Speicherzellen aufweisen, dieselbe Programmiervorrichtung PD2 gemeinsam, und die Schaltungszweige CB6, CB7, welche beide entsprechende Speicherzellen aufweisen, benutzen die Programmiervorrichtung PD3 ebenfalls gemeinsam.
  • Andere Anordnungen oder Transistortypen für die Programmiervorrichtungen PD0 - PD3 liegen innerhalb des Umfangs der vorliegenden Offenbarung. Zum Beispiel ist/sind in anderen Ausführungsformen eine oder mehrere der Programmiervorrichtungen PD0 - PD3 PMOS-Vorrichtungen statt NMOS-Vorrichtungen. In anderen Ausführungsform sind drei (3) oder mehr Schaltungszweige mit dem Drain jeder der Programmiervorrichtungen PD0 - PD3 verbunden. Abhängig vom Verhältnis von Wortleitungen zu Schaltungszweigen für ein bestimmtes Design sind in anderen Ausführungsform weniger als vier (4) Programmiervorrichtungen der Programmiervorrichtungen PD0 - PD3 oder mehr als vier (4) Programmiervorrichtungen der Programmiervorrichtungen PD0 - PD3 angeordnet. In einigen Ausführungsformen ist die Gesamtfläche der Speicherschaltung 200 deutlich verringert, indem mehrere Speicherzellen dieselben Programmiervorrichtungen PD0 - PD3 gemeinsam benutzen. In einigen Ausführungsformen beträgt die Verringerung der Gesamtfläche der Speicherschaltung 200 mindestens 40 %.
  • Die Programmiervorrichtungen PD0 - PD3 sind dafür eingerichtet, die Sicherungselemente R0 - R7 zu programmieren. In einigen Ausführungsformen weist vor seiner Programmierung jedes der Sicherungselemente R0 - R7 eine leitende Verbindung auf und befindet sich in einem Zustand niedrigen Widerstands. Die Programmiervorrichtungen PD0-PD3 sind jeweils dafür eingerichtet, genügend Programmierstrom zu erzeugen, um die leitende Verbindung innerhalb ihres jeweiligen Sicherungselementes R0 - R7 derart zu zerstören, dass die Sicherungselemente R0 - R7 in einen Zustand hohen Widerstands wechseln. Der Zustand hohen Widerstands oder der Zustand niedrigen Widerstands der Sicherungselemente R0 - R7 werden dazu verwendet, Bit-Werte darzustellen, wodurch Daten auf eine nichtflüchtige Art und Weise in der Speichervorrichtung 200 gespeichert werden können. In einigen Ausführungsformen weist die Speicherschaltung 200 auch Lesevorrichtungen (nicht gezeigt) auf. Die Lesevorrichtungen erzeugen auch einen Lesestrom, welcher die leitfähige Verbindung nicht verändert, und der jeweilige Widerstandszustand (entweder der Zustand hohen Widerstands oder der Zustand niedrigen Widerstands) der betreffenden Sicherungselemente R0 - R7 kann durch einen Leseverstärker (nicht gezeigt) ermittelt werden.
  • Die Speichervorrichtung 200 weist ferner eine Mehrzahl von Auswahlvorrichtungen SD0 - SD3 auf. Jede der Auswahlvorrichtungen SD0 - SD3 der Mehrzahl von Auswahlvorrichtungen weist einen Steueranschluss (generell als Elemente GS und insbesondere als die entsprechenden Elemente GS0 - GS3 bezeichnet), ein erstes Ende (generell als Elemente DS und insbesondere als die entsprechenden Elemente DS0 - DS3 bezeichnet) und ein zweites Ende (generell als Elemente SS und insbesondere als die entsprechenden Elemente SS0 - SS3 bezeichnet) auf. In diesem Beispiel ist jede der Auswahlvorrichtungen SD0 - SD3 eine PMOS-Vorrichtung. Folglich ist der Steueranschluss GS jeder der Auswahlvorrichtungen SD0-SD3 das Gate GS der PMOS-Vorrichtung. Ferner ist das erste Ende DS jeder der Auswahlvorrichtungen SD0 - SD3 der Drain DS der PMOS-Vorrichtung, und das zweite Ende SS jeder der Auswahlvorrichtungen SD0 - SD3 ist die Source SS der PMOS-Vorrichtung. In dieser Ausführungsform ist die Source SS jeder der Auswahlvorrichtungen SD0 - SD3 dafür eingerichtet, eine Versorgungsspannung, zum Beispiel VDDQ, zu empfangen. Ferner ist der Drain DS jeder der Auswahlvorrichtungen SD0 - SD3 an den Knoten NC0 - NC3 mit mehr als einem der Schaltungszweige CB0 - CB7 verbunden, und ist somit mit mehr als einem der Sicherungselemente R0 - R7 sowie mehr als einer der Dioden D0 - D7 verbunden.
  • In dieser speziellen Ausführungsform ist der Drain DS jeder der Auswahlvorrichtungen SD0 - SD3 mit einem unterschiedlichen Paar der Schaltungszweige CB0 - CB7 verbunden. Insbesondere ist der Drain DS0 der Auswahlvorrichtung SD0 am Knoten NC0 mit einem anderen Ende des Schaltungszweigs CB0 verbunden, und ist am Knoten NC0 mit einem anderen Ende des Schaltungszweigs CB4 verbunden. Als Reaktion auf ein Bit-Leitungsauswahlsignal empfangen am Gate GS0 der Auswahlvorrichtung SD0 stellt die Auswahlvorrichtung SD0 eine auswählbare Verbindung zur Bit-Leitung BL0 bereit. In diesem Beispiel ist die Auswahlvorrichtung SD0 ein PMOS-Transistor, und somit wird das Bit-Leitungsauswahlsignal in einem niedrigen logischen Wert bereitgestellt, um die Auswahlvorrichtung SD0 einzuschalten und dadurch die Bit-Leitung BL0 auszuwählen. Eine Anode der Diode D0 ist durch den Knoten NC0 mit dem Drain DS0 der Auswahlvorrichtung SD0 verbunden, und eine Kathode der Diode D0 ist durch das Sicherungselement R0 mit dem Drain DP0 der Programmiervorrichtung PD0 verbunden. Mit anderen Worten ist das Sicherungselement R0 zwischen die Kathode der Diode D0 and den Drain DP0 der Programmiervorrichtung PD0 geschaltet. Ferner ist die Anode der Diode D4 durch den Knoten NC0 mit dem Drain DS0 der Auswahlvorrichtung SD0 verbunden, und die Kathode der Diode D4 ist durch das Sicherungselement R4 mit dem Drain DP2 der Programmiervorrichtung PD2 verbunden. Mit anderen Worten ist das Sicherungselement R4 zwischen die Kathode der Diode D4 and den Drain DP2 der Programmiervorrichtung PD2 geschaltet. Folglich ist die Auswahlvorrichtung SD0 am Knoten NC0 mit den Schaltungszweigen CB0, CB4 verbunden. Ferner sind die Schaltungszweige CB0, CB4 an den Knoten NP0 beziehungsweise NP2 mit den Programmiervorrichtungen PD0 beziehungsweise PD2 verbunden, wobei die Programmiervorrichtungen PD0, PD2 durch verschiedene Wortleitungen WLo, WL1 gesteuert werden.
  • Der Drain DS1 der Auswahlvorrichtung SD1 ist am Knoten NC1 mit einem anderen Ende des Schaltungszweigs CB1 verbunden, und ist am Knoten NC1 mit einem anderen Ende des Schaltungszweigs CB5 verbunden. Als Reaktion auf ein Bit-Leitungsauswahlsignal, welches am Gate GS1 der Auswahlvorrichtung SD1 empfangen wird, stellt die Auswahlvorrichtung SD1 eine auswählbare Verbindung zur Bit-Leitung BL1 bereit. In diesem Beispiel ist die Auswahlvorrichtung SD1 ein PMOS-Transistor, und somit wird das Bit-Leitungsauswahlsignal in einem niedrigen logischen Wert bereitgestellt, um die Auswahlvorrichtung SD1 einzuschalten, und dadurch die Bit-Leitung BL1 auszuwählen. Eine Anode der Diode D1 ist durch den Knoten NC1 mit dem Drain der Auswahlvorrichtung SD1 verbunden, und eine Kathode der Diode D1 ist durch das Sicherungselement R1 mit dem Drain DP0 der Programmiervorrichtung PD0 verbunden. Mit anderen Worten ist das Sicherungselement R1 zwischen die Kathode der Diode D1 und den Drain DP0 der Programmiervorrichtung PD0 geschaltet. Ferner ist die Anode der Diode D5 durch den Knoten NC1 mit dem Drain DS1 der Auswahlvorrichtung SD1 verbunden, und die Kathode der Diode D5 ist durch das Sicherungselement R5 mit dem Drain DP2 der Programmiervorrichtung PD2 verbunden. Mit anderen Worten ist das Sicherungselement R5 zwischen die Kathode der Diode D5 und den Drain DP2 der Programmiervorrichtung PD2 geschaltet. Folglich ist die Auswahlvorrichtung SD1 am Knoten NC1 mit den Schaltungszweigen CB1, CB5 verbunden. Ferner sind die Schaltungszweige CB1, CB5 an den Knoten NP0 beziehungsweise NP2 mit den Programmiervorrichtungen PD0 beziehungsweise PD2 verbunden, wobei die Programmiervorrichtungen PD0, PD2 durch verschiedene Wortleitungen WL0, WL1 gesteuert werden.
  • In einigen Ausführungsformen kann die Verbindung der Schaltungszweige CB0, CB1, CB4 und CB5 zum selben Paar von Auswahlvorrichtungen SD0, SD1 und Programmiervorrichtungen PD0, PD2 gesteuert durch unterschiedliche Wortleitungen WLo, WL1 mehrere Strompfade zu den Programmiervorrichtungen PD0, PD1 schaffen. In einigen Ausführungsformen unterbricht die Hinzufügung der Dioden D0, D1 und der Dioden D4, D5 zur Speicherschaltung 200 mindestens einen der Strompfade. Insbesondere falls einer der Schaltungszweige CB0, CB1, CB4, CB5, welcher mit einer der Programmiervorrichtungen PD0, PD2 verbunden ist, zur Programmierung ausgewählt wird, würde das Paar der Schaltungszweige CB4, CB5, CB0, CB1 verbunden mit der anderen der Programmiervorrichtungen PD2, PD0 einen alternativen Strompfad zum anderen der Schaltungszweige CB1, CB0, CB5, CB4, welcher mit derselben der Programmiervorrichtungen PD0, PD2 verbunden ist, schaffen. Die Dioden D4, D5, D0, D1 sind dafür eingerichtet, zu verhindern, dass Strom zu diesem alternativen Strompfad fließt.
  • Das folgende Beispiel dient der Veranschaulichung. Falls zum Beispiel das Sicherungselement R0 zum Programmieren ausgewählt worden ist, so wird ein niedriger logischer Wert am Gate GS0 der Auswahlvorrichtung SD0 angelegt, um die Bit-Leitung BL0 zum Einschalten der Auswahlvorrichtung SD0 auszuwählen, und ein hoher logischer Wert wird an die Wortleitung WL0 angelegt, um die Programmiervorrichtung PD0 einzuschalten. Folglich wird ein Strom (Pfado in 2) im Schaltungszweig CB0 erzeugt. Falls die Speicherschaltung 200 die Dioden D0, D1, D4, D5 jedoch nicht aufweist, würden die Schaltungszweige CB4, CB5, welche mit dem Drain der Programmiervorrichtung PD2 verbunden sind, einen alternativen Strompfad (PFAD1) zum Drain DP0 der Programmiervorrichtung PD0 und weiter durch den Schaltungszweig CB1 zum Knoten NP0 bereitstellen. Mit anderen Worten würde der Strom ohne die Dioden D0, D1, D4, D5 durch das vorgesehene Sicherungselement R0, jedoch auch durch die nicht vorgesehenen Sicherungselemente R4, R5, R1 bereitgestellt. Wie in der Vorrichtung, welche in 2 dargestellt ist, welche die Dioden D0, D1, D4, D5 aufweist, ist die Diode D5 jedoch umgekehrt vorgespannt, wenn die Auswahlvorrichtung SD0 eingeschaltet ist und die Programmiervorrichtung PD0 eingeschaltet ist. Da die Diode D5 im Schaltungszweig CB5 umgekehrt vorgespannt ist, blockiert die Diode D5 folglich den Strom, wodurch verhindert wird, dass der Strom durch die Schaltungszweige CB4, CB5, CB1 in den alternativen Strompfad Pfad1 fließt. Somit fließt der Strom wie vorgesehen nur durch den Schaltungszweig CB0 und das Sicherungselement R0. In einigen Ausführungsformen kann aufgrund des nicht ganz idealen Verhaltens der Diode D5 ein Teil des Stromflusses nicht verhindert werden, da eine kleine Menge an Ableitstrom nach wie vor durch die Schaltungszweige CB4, CB5, CB1 fließen kann. Der Ableitstrom ist jedoch schwach genug, dass er den Widerstandszustand der Programmiervorrichtung R0 nicht beeinträchtigt.
  • Verglichen mit anderen Ansätzen, in welchen jede der Programmiervorrichtungen einem einzigen Sicherungselement entspricht, ist jede der Programmiervorrichtungen PD0 - PD3 dafür eingerichtet, mehrere Sicherungselemente R0 - R7 zu programmieren, wodurch die Fläche der Speicherschaltung 200 verringert wird. In dieser Ausführungsform ist jede der Programmiervorrichtungen PD0 - PD3 dafür eingerichtet, ein Paar der Sicherungselemente R0 - R7 zu programmieren. Somit werden in einigen Ausführungsformen weniger Programmiervorrichtungen PD0 - PD3 dazu verwendet, die Sicherungselemente R0 - R7 zu programmieren, wodurch die Fläche der Speicherschaltung 200 verringert wird. In einigen Ausführungsformen ermöglichen die Dioden D0 - D7 die Gestaltung der Speicherschaltung 200, indem sie verhindern, dass zumindest entweder in Programmier- oder in Lesevorgängen alternative Strompfade durch die Sicherungselemente R0 - R7 in nicht ausgewählte Schaltungszweige CB0 - CB7 fließen.
  • Darüber hinaus ist der Drain DS2 der Auswahlvorrichtung SD2 am Knoten NC2 mit einem anderen Ende des Schaltungszweigs CB2 verbunden, und ist am Knoten NC2 mit einem anderen Ende des Schaltungszweigs CB6 verbunden. Als Reaktion auf ein Bit-Leitungsauswahlsignal, welches am Gate GS2 der Auswahlvorrichtung SD2 empfangen wird, stellt die Auswahlvorrichtung SD2 eine auswählbare Verbindung zur Bit-Leitung BL2 bereit. In diesem Beispiel ist die Auswahlvorrichtung SD2 ein PMOS-Transistor, und somit wird das Bit-Leitungsauswahlsignal in einem niedrigen logischen Wert bereitgestellt, um die Auswahlvorrichtung SD2 einzuschalten, und dadurch die Bit-Leitung BL2 auszuwählen. Eine Anode der Diode D2 ist durch den Knoten NC2 mit dem Drain DS2 der Auswahlvorrichtung SD2 verbunden, und eine Kathode der Diode D2 ist durch das Sicherungselement R2 mit dem Drain DP1 der Programmiervorrichtung PD1 verbunden. Mit anderen Worten ist das Sicherungselement R2 zwischen die Kathode der Diode D2 und den Drain DP1 der Programmiervorrichtung PD1 geschaltet. Ferner ist die Anode der Diode D6 durch den Knoten NC2 mit dem Drain DS2 der Auswahlvorrichtung SD2 verbunden, und die Kathode der Diode D6 ist durch das Sicherungselement R6 mit dem Drain DP3 der Programmiervorrichtung PD3 verbunden. Mit anderen Worten ist das Sicherungselement R6 zwischen die Kathode der Diode D6 und den Drain DP3 der Programmiervorrichtung PD3 geschaltet. Folglich ist die Auswahlvorrichtung SD2 am Knoten NC2 mit den Schaltungszweigen CB2, CB6 verbunden. Ferner sind die Schaltungszweige CB2, CB6 an den Knoten NP1 beziehungsweise NP3 mit den Programmiervorrichtungen PD1 beziehungsweise PD3 verbunden, wobei die Programmiervorrichtungen PD1, PD3 durch unterschiedliche Wortleitungen WL0, WL1 gesteuert werden.
  • Der Drain DS3 der Auswahlvorrichtung SD3 ist am Knoten NC3 mit einem anderen Ende des Schaltungszweigs CB3 verbunden, und ist am Knoten NC3 mit einem anderen Ende des Schaltungszweigs CB7 verbunden. Als Reaktion auf ein Bit-Leitungsauswahlsignal, welches am Gate GS3 der Auswahlvorrichtung SD3 empfangen wird, stellt die Auswahlvorrichtung SD3 eine auswählbare Verbindung zur Bit-Leitung BL3 bereit. In diesem Beispiel ist die Auswahlvorrichtung SD3 ein PMOS-Transistor, und somit wird das Bit-Leitungsauswahlsignal in einem niedrigen logischen Wert bereitgestellt, um die Auswahlvorrichtung SD3 einzuschalten, und dadurch die Bit-Leitung BL3 auszuwählen. Eine Anode der Diode D3 ist durch den Knoten NC3 mit dem Drain DS3 der Auswahlvorrichtung SD3 verbunden, und eine Kathode der Diode D3 ist durch das Sicherungselement R3 mit dem Drain DP1 der Programmiervorrichtung PD1 verbunden. Mit anderen Worten ist das Sicherungselement R3 zwischen die Kathode der Diode D3 und den Drain DP1 der Programmiervorrichtung PD1 geschaltet. Ferner ist die Anode der Diode D7 durch den Knoten NC3 mit dem Drain DS3 der Auswahlvorrichtung SD3 verbunden, und die Kathode der Diode D7 ist durch das Sicherungselement R5 mit dem Drain DP3 der Programmiervorrichtung PD3 verbunden. Mit anderen Worten ist das Sicherungselement R5 zwischen die Kathode der Diode D7 und den Drain DP3 der Programmiervorrichtung PD3 geschaltet. Folglich ist die Auswahlvorrichtung SD3 am Knoten NC3 mit den Schaltungszweigen CB3, CB7 verbunden. Ferner sind die Schaltungszweige CB3, CB7 an den Knoten NP1 beziehungsweise NP3 mit den Programmiervorrichtungen PD1 beziehungsweise PD3 verbunden, wobei die Programmiervorrichtungen PD1, PD3 durch unterschiedliche Wortleitungen WLo, WL1 gesteuert werden.
  • In einigen Ausführungsformen kann die Verbindung der Schaltungszweige CB2, CB3, CB6, CB7 zum selben Paar von Auswahlvorrichtungen SD2, SD3 und Programmiervorrichtungen PD1, PD3 gesteuert durch unterschiedliche Wortleitungen WLo, WL1 mehrere Strompfade zu den Programmiervorrichtungen PD1, PD3 schaffen. In einigen Ausführungsformen unterbricht die Hinzufügung der Dioden D2, D3 und der Dioden D6, D7 zur Speicherschaltung 200 mindestens einen der Strompfade. Insbesondere falls einer der Schaltungszweige CB2, CB3, CB6, CB7, welcher mit einer der Programmiervorrichtungen PD1, PD3 verbunden ist, zur Programmierung ausgewählt wird, würde das Paar der Schaltungszweige CB6, CB7, CB2, CB3, welches mit der anderen der Programmiervorrichtungen PD3, PD1 verbunden ist, einen alternativen Strompfad zum anderen der Schaltungszweige CB3, CB2, CB7, CB6, welcher mit derselben der Programmiervorrichtungen PD1, PD3 verbunden ist, schaffen. Die Dioden D6, D7, D2, D3 sind dafür eingerichtet, zu verhindern, dass Strom zu diesem alternativen Strompfad fließt.
  • Das folgende Beispiel dient der Veranschaulichung. Falls zum Beispiel das Sicherungselement R2 zum Programmieren ausgewählt worden ist, so wird ein niedriger logsicher Wert an das Gate GS2 der Auswahlvorrichtung SD2 angelegt, um die Bit-Leitung BL2 zum Einschalten der Auswahlvorrichtung SD2 auszuwählen, und ein hoher logischer Wert wird an die Wortleitung WL0 angelegt, um die Programmiervorrichtung PD1 einzuschalten. Folglich wird ein Strom (Pfad2) im Schaltungszweig CB2 erzeugt. Falls die Speicherschaltung 200 die Dioden D2, D3, D6, D7 jedoch nicht aufweist, würden die Schaltungszweige CB6, CB7, welche mit dem Drain DP3 der Programmiervorrichtung PD3 verbunden sind, einen alternativen Strompfad (PFAD3) zum Drain DP1 der Programmiervorrichtung PD1 und weiter durch den Schaltungszweig CB3 zum Knoten NP1 bereitstellen. Mit anderen Worten würde der Strom ohne die Dioden D2, D3, D6, D7 durch das vorgesehene Sicherungselement R2, jedoch auch durch die nicht vorgesehenen Sicherungselemente R6, R5, R3 bereitgestellt. Wie in der Vorrichtung, welche in 2 dargestellt ist, welche die Dioden D2, D3, D6, D7 aufweist, ist die Diode D7 jedoch umgekehrt vorgespannt, wenn die Auswahlvorrichtung SD2 eingeschaltet ist und die Programmiervorrichtung PD1 eingeschaltet ist. Da die Diode D7 im Schaltungszweig CB7 umgekehrt vorgespannt ist, blockiert die Diode D7 folglich den Strom, wodurch verhindert wird, dass der Strom durch die Schaltungszweige CB6, CB7, CB3 fließt. Somit fließt der Strom wie vorgesehen nur durch den Schaltungszweig CB2 und das Sicherungselement R2 (zum Beispiel Pfad2). In einigen Ausführungsformen kann aufgrund des nicht ganz idealen Verhaltens der Diode D7 ein Teil des Stromflusses nicht verhindert werden, da eine kleine Menge an Ableitstrom nach wie vor durch die Schaltungszweige CB6, CB7, CB3 fließen kann. Der Ableitstrom ist jedoch schwach genug, sodass er den Widerstandszustand der Programmiervorrichtung R2 nicht beeinträchtigt. Andere Gestaltungen der Speichervorrichtung 200 liegen innerhalb des Umfangs der vorliegenden Offenbarung.
  • 3 ist eine perspektivische 3D-Ansicht einer Speicherschaltung 300 im Einklang mit einigen Ausführungsformen. In einigen Ausführungsformen weist die Speicherschaltung 300 die Programmiervorrichtungen PDA, PDB und zwei Paare von Schaltungszweigen CBA, CBB, CBC, CBD auf.
  • Die Speicherschaltung 300 ist eine Ausführungsform der Speichervorrichtung 200 von 2. Die Programmiervorrichtungen PDA, PDB sind Ausführungsformen der entsprechenden Programmiervorrichtungen PD0, PD2 oder der Programmiervorrichtungen PD1, PD3, weswegen eine ähnlich ausführliche Beschreibung weggelassen wird. Ferner sind, unter Bezugnahme auf 2, die Schaltungszweige CBA, CBB, CBC, CBD von 3 Ausführungsformen der entsprechenden Schaltungszweige CB0, CB1, CB4, CB5 oder der Schaltungszweige CB2, CB3, CB6, CB7, weswegen eine ähnlich ausführliche Beschreibung weggelassen wird. Die Sicherungselemente RA, RB, RC, RD von 3 sind Ausführungsformen der entsprechenden Sicherungselemente R0, R1, R4, R5 oder der Sicherungselemente R2, R3, R6, R7 in 2. Des Weiteren sind die Dioden DA, DB, DC, DD von 3 Ausführungsformen der entsprechenden Dioden D0, D1, D4, D5 oder D2, D3, D6, D7 in 2. In 3 sind die Y-Richtung, die Z-Richtung und die X-Richtung gezeigt, wobei die Y-Richtung, die Z-Richtung und die X-Richtung jeweils orthogonal zueinander verlaufen.
  • Wie in 3 gezeigt, ist die Programmiervorrichtung PDA in einem Abschnitt des Halbleitersubstrats 201 gebildet. Das Halbleitersubstrat 201 weist aktive Bereiche 202 auf, welche dotiert worden sind. In einigen Ausführungsformen ist die Programmiervorrichtung PDA ein NMOS, und somit sind die aktiven Bereiche 202 mit n-Dotierungen dotiert. In anderen Ausführungsformen ist die Programmiervorrichtung PDA ein PMOS, und somit sind die aktiven Bereiche 202 mit p-Dotiermaterial dotiert. Die aktiven Bereiche 202 werden manchmal als Oxiddefinitionsbereiche (OD-Bereiche) bezeichnet. Beispiele für Schaltungselemente, welche gebildet werden können, sind unter anderem, jedoch nicht beschränkt auf, Transistoren und Dioden. Beispiele für Transistoren sind unter anderem, jedoch nicht beschränkt auf, Metalloxidhalbleiter-Feldeffekttransistoren (MOSFET), komplementäre Metalloxidhalbleitertransistoren (CMOS-Transistoren), Bipolartransistoren (BJT), Hochspannungstransistoren, Hochfrequenztransistoren, P-Kanal- und/oder N-Kanal-Feldeffekttransistoren (PFET/NFET, etc.), FinFET, planare MOS-Transistoren mit erhöhter/erhöhten Source/Drains, Nanoblatt-FET, Nanodraht-FET oder dergleichen. In einigen Ausführungsformen erstrecken sich die aktiven Bereiche 202 des Substrats 201 in die Y-Richtung und sind in der X-Richtung voneinander beabstandet angeordnet.
  • Ein Drain DPA und eine Source DSA sind im aktiven Bereich 202 für die Programmiervorrichtung PDA angeordnet. Der Drain DPA ist der Drain DP0 oder DP1 der entsprechenden Programmiervorrichtung PD0 oder PD1. Die Source DSA ist die Source DS0 oder DS1 der entsprechenden Programmiervorrichtung PD0 oder PD1. Die Source DSA ist mit einer Referenzspannung, zum Beispiel einer Massespannung (VSS), verbunden. Ein Gate GDA der Programmiervorrichtung PDA ist in der POLY-Schicht der Speicherschaltung 300 angeordnet. In einigen Ausführungsformen ist die POLY-Schicht über dem aktiven Bereich oder der OD-Schicht angeordnet. Kontakte 206A, 205A für den Drain DPA und die Source SPA sind in einer Metall-über-Diffusions-Schicht (MD-Schicht) der Speicherschaltung 300 angeordnet. In einigen Ausführungsformen ist die MD-Schicht direkt über dem Drain DPA und der Source SPA oder der aktiven Schicht/OD der Speicherschaltung 300 angeordnet.
  • Ein Gate GDA ist das Gate GP0 oder GP1 der entsprechenden Programmiervorrichtung PD0 oder PD1. Eine Durchkontaktierung GLA ist in einer Durchkontaktierung-über-Gate-Schicht (VG-Schicht) angeordnet. In einigen Ausführungsformen ist die VG-Schicht direkt über der POLY-Schicht und direkt unter einer Metall-0-Schicht (M0-Schicht) angeordnet. Die Durchkontaktierung GLA ist mit der Wortleitung WL0 verbunden, wobei die Wortleitung WL0 in der Metallschicht M0 angeordnet ist. Ferner ist der Drain DPA der Programmiervorrichtung PDA mit einer Durchkontaktierung 211A verbunden, welche in einer Durchkontaktierung-über-Diffusion-Schicht (VD-Schicht) angeordnet ist. In einigen Ausführungsformen ist die VD-Schicht direkt über der MD-Schicht und direkt unter der Mo-Metallschicht angeordnet. Die Durchkontaktierung 211A ist mit einem Leiter 212A verbunden, welcher in der Metallschicht M0 angeordnet ist. Der Leiter 212A ist mit einer Durchkontaktierung 214A verbunden, welche in einer Durchkontaktierung-über-M0-Schicht (VIA0-Schicht) der Speicherschaltung 300 angeordnet ist. In einigen Ausführungsformen ist die VIA0-Schicht direkt über der Metallschicht M0 und direkt unter einer Metall-Eins-Schicht (M1-Schicht) angeordnet. Die Durchkontaktierung 214A ist mit einem Leiter 215A verbunden, welcher in der Metallschicht M1 angeordnet ist. Der Leiter 215A ist ein Knoten (zum Beispiel der Knoten NP0 oder NP1), welcher ein Ende der Schaltungszweige CBA, CBB miteinander verbindet. Der Leiter 215A ist in der Metall-1-Schicht (M1-Schicht) angeordnet. Der Leiter 215A ist mit einer Durchkontaktierung 210A und einer Durchkontaktierung 210B verbunden. Die Durchkontaktierung 210A ist ein Ende des Schaltungszweigs CBA, und die Durchkontaktierung 210B ist ein Ende des Schaltungszweigs CBB. In einigen Ausführungsformen sind die Durchkontaktierungen 210A und 210B in der Durchkontaktierung-über-M1-Schicht (VIA1-Schicht) der Speicherschaltung 300 angeordnet.
  • In Bezug auf den Schaltungszweig CBA, weist der Schaltungszweig CBA ein Ende auf, welches mit der Durchkontaktierung 210A gekoppelt ist. In einigen Ausführungsformen ist die Schicht VIA1 zwischen der Metallschicht M1 und einer Metall-Zwei-Schicht (M2-Schicht) angeordnet. Der Schaltungszweig CBA ist ferner mit einem Ende eines Sicherungselements RA verbunden. Das Sicherungselement RA ist in der Metall-2-Schicht (M2-Schicht) angeordnet. In einigen Ausführungsformen ist die Metallschicht M2 direkt über der Schicht VIA1 und direkt unter der Schicht VIA2 angeordnet. Das entgegengesetzte Ende des Sicherungselements RA ist mit einer Diode DA verbunden. In einigen Ausführungsformen ist die Diode DA eine Durchkontaktierung zwischen der M2-Metallschicht und der Metall-3-Schicht (M3-Schicht). In einigen Ausführungsformen ist die Diode DA in der Durchkontaktierung-über-M2-Schicht (VIA2-Schicht) der Speicherschaltung 300 angeordnet. In einigen Ausführungsformen ist die VIA2-Schicht zwischen der Metallschicht M2 und der Metallschicht M3 angeordnet. In einigen Ausführungsformen ist die Metallschicht M3 direkt über der Schicht VIA2 angeordnet. Ein Ende der Diode DA ist mit dem Schaltungszweig CBA gekoppelt. Mit anderen Worten entspricht die Diode DA auch dem anderen Ende des Schaltungszweigs CBA. In einigen Ausführungsformen ist mindestens eine der Dioden DA, DB, DC und DD eine Tantaloxid-Diode (TaOx-Diode). In einigen Ausführungsformen ist mindestens eine der Dioden DA, DB, DC und DD eine Tantaloxid-Diode (Ta2O5-Diode).
  • Das andere Ende der Diode DA ist mit einem Leiter 219 verbunden, welcher in der Metallschicht M3 angeordnet ist. In einigen Ausführungsformen ist der Leiter 219 die Bit-Leitung BL0 oder BL1 von 2. In einigen Ausführungsformen ist der Leiter 219 mit dem Drain einer Auswahlvorrichtung (nicht gezeigt) gekoppelt.
  • In Bezug auf den Schaltungszweig CBB, weist der Schaltungszweig CBB ein Ende auf, welches mit der Durchkontaktierung 210B gekoppelt ist. In einigen Ausführungsformen ist die Durchkontaktierung 210B in der VIAi-Schicht angeordnet. Der Schaltungszweig CBB ist ferner mit einem Ende eines Sicherungselements RB verbunden. In einigen Ausführungsformen ist das Sicherungselement RB in der Metallschicht M2 angeordnet. Das entgegengesetzte Ende des Sicherungselements RB ist mit einer Diode DB verbunden. In einigen Ausführungsformen ist die Diode DB eine Durchkontaktierung in der VIA2-Schicht. Ein Ende der Diode DB ist mit dem Schaltungszweig CBA gekoppelt. Mit anderen Worten entspricht die Diode DB auch dem anderen Ende des Schaltungszweigs CBB. Das andere Ende der Diode DB ist mit einem Leiter 220 verbunden, welcher in der Metallschicht M3 angeordnet ist. In einigen Ausführungsformen ist der Leiter 220 die Bit-Leitung BL0 oder BL1 von 2. In einigen Ausführungsformen ist der Leiter 220 mit dem Drain einer weiteren Auswahlvorrichtung (nicht gezeigt) gekoppelt.
  • Wie in 3 gezeigt, ist die Programmiervorrichtung PDB in einem Abschnitt des Halbleitersubstrats 201' gebildet. Das Halbleitersubstrat 201' weist aktive Bereiche 202' auf, welche dotiert worden sind. In einigen Ausführungsformen ist die Programmiervorrichtung PDA ein NMOS, und somit sind die aktiven Bereiche 202' mit n-Dotierungen dotiert. In anderen Ausführungsformen ist die Programmiervorrichtung PDB ein PMOS, und somit sind die aktiven Bereiche 202' mit p-Dotiermaterial dotiert.
  • Ein Drain DPB und eine Source DSB sind im aktiven Bereich 202' für die Programmiervorrichtung PDB angeordnet. Der Drain DPB ist der Drain DP2 oder DP3 der entsprechenden Programmiervorrichtung PD2 oder PD3. Die Source DSB ist die Source DS2 oder DS3 der entsprechenden Programmiervorrichtung PD2 oder PD3. Die Source DSB ist mit einer Referenzspannung, zum Beispiel eine Massespannung (VSS), verbunden. Ein Gate GDB der Programmiervorrichtung PDB ist in der POLY-Schicht der Speicherschaltung 300 angeordnet. Kontakte 206B, 205B für den Drain DPB und die Source SPA sind in der MD-Schicht der Speicherschaltung 300 angeordnet.
  • Ein Gate GDB ist das Gate GP2 oder GP3 der entsprechenden Programmiervorrichtung PD2 oder PD3. Eine Durchkontaktierung GLB ist am Gate GDB angeordnet, und ist in der VG Schicht angeordnet. Die Durchkontaktierung GLB ist mit der Wortleitung WL1 verbunden, wobei die Wortleitung WL1 in der Metallschicht M0 angeordnet ist. Ferner ist der Drain DPB der Programmiervorrichtung PDB mit einer Durchkontaktierung 211B verbunden, welche in der VD-Schicht angeordnet ist. Die Durchkontaktierung 211B ist mit einem Leiter 212B verbunden, welcher in der Metallschicht Mo angeordnet ist. Der Leiter 212B ist mit einer Durchkontaktierung 214B verbunden, welche in der VIAo-Schicht der Speicherschaltung 300 angeordnet ist. Die Durchkontaktierung 214B ist mit einem Leiter 215B verbunden, welcher in der Metallschicht M1 angeordnet ist. Der Leiter 215B ist ein Knoten (zum Beispiel der Knoten NP2 oder NP3), welcher ein Ende der Schaltungszweige CBC, CBD miteinander verbindet. Der Leiter 215B ist in der M1-Schicht angeordnet. Der Leiter 215B ist mit einer Durchkontaktierung 210C und einer Durchkontaktierung 210D verbunden. Die Durchkontaktierung 210C ist ein Ende des Schaltungszweigs CBC, und die Durchkontaktierung 210D ist ein Ende des Schaltungszweigs CBD. In einigen Ausführungsformen sind die Durchkontaktierungen 210C und 210D in der VIA1-Schicht der Speicherschaltung 300 angeordnet.
  • In Bezug auf den Schaltungszweig CBC weist der Schaltungszweig CBC ein Ende auf, welches mit der Durchkontaktierung 210C gekoppelt ist. Der Schaltungszweig CBC ist ferner mit einem Ende eines Sicherungselements RC verbunden. In einigen Ausführungsformen ist das Sicherungselement RC in der Metallschicht M2 angeordnet. Das entgegengesetzte Ende des Sicherungselements RC ist mit einer Diode DC verbunden. In einigen Ausführungsformen ist die Diode DC eine Durchkontaktierung in der VIA2-Schicht. Ein Ende der Diode DC ist mit dem Schaltungszweig CBC gekoppelt. Mit anderen Worten entspricht die Diode DC auch dem anderen Ende des Schaltungszweigs CBC. Das andere Ende der Diode DC ist mit dem Leiter 219 verbunden. Der Leiter 219 koppelt die Dioden DA und DC zusammen und entspricht dem Knoten NC0 oder NC2 in 2.
  • In Bezug auf den Schaltungszweig CBD weist der Schaltungszweig CBD ein Ende auf, welches mit der Durchkontaktierung 210D gekoppelt ist. Der Schaltungszweig CBD ist ferner mit einem Ende eines Sicherungselements RD verbunden. In einigen Ausführungsformen ist das Sicherungselement RD in der Metallschicht M2 angeordnet. Das entgegengesetzte Ende des Sicherungselements RD ist mit einer Diode DD verbunden. In einigen Ausführungsformen ist die Diode DD eine Durchkontaktierung in der VIA2-Schicht. Ein Ende der Diode DD ist mit dem Schaltungszweig CBD gekoppelt. Mit anderen Worten entspricht die Diode DD auch dem anderen Ende des Schaltungszweigs CBD. Das andere Ende der Diode DD ist mit dem Leiter 220 verbunden. Der Leiter 220 koppelt die Dioden DB und DD zusammen und entspricht dem Knoten NC1 oder NC3 in 2.
  • In einigen Ausführungsformen weist mindestens eines der Gates GDA, GDB eine oder mehrere Schichten eines leitfähigen Materials auf. In einigen Ausführungsformen weist mindestens eines der Gates eine oder mehrere Schichten dotierten Siliziums auf.
  • In einigen Ausführungsformen enthalten eine oder mehrere der Durchkontaktierungen GLA, GLB, 210A- 210D, 211A, 211B, 214A, 214B ein Metall, eine Metallverbindung oder einen dotierten Halbleiter. In einigen Ausführungsformen enthält ein Metall mindestens Cu (Kupfer), Co, W, Ru, Al oder dergleichen. In einigen Ausführungsformen enthält ein dotierter Halbleiter mindestens dotiertes Silizium oder dergleichen.
  • Mindestens einer der Kontakte 205A, 205B, 206A und 206B, mindestens einer der Leiter 215A, 215B, 219 und 220, oder mindestens eine der Wortleitungen WL0 und WL1 enthalten leitfähige Materialien, zum Beispiel Metalle, wie zum Beispiel Cu (Kupfer), Co, W, Ru, Al oder dergleichen.
  • In einigen Ausführungsformen weist mindestens einer der Bereiche aus der Gruppe umfassend die Source-Bereich SPA, SPB und/oder die Drain-Bereich DPA, DPB n-Dotierstoffe auf. In einigen Ausführungsformen enthalten die n-Dotierstoffe Phosphor, Arsen oder andere geeignete n-Dotierstoffe. In anderen Ausführungsformen weist mindestens einer der Bereiche aus der Gruppe umfassend die Source-Bereich SPA, SPB und/oder die Drain-Bereich DPA, DPB p-Dotierstoffe auf. In einigen Ausführungsformen enthalten die p-Dotierstoffe Bor, Aluminium oder andere geeignete p-Dotierstoffe. Andere Gestaltungen der Speichervorrichtung 300 liegen innerhalb des Umfangs der vorliegenden Offenbarung.
  • 4 stellt einen Schaltplan einer Speichervorrichtung 400 im Einklang mit einigen Ausführungsformen dar. In einigen Ausführungsformen entspricht die Speichervorrichtung 400 einem Abschnitt der Speichervorrichtung 100. Zum Beispiel entspricht die Speichervorrichtung 400 in einigen Ausführungsformen 2 Wortleitungen (zum Beispiel WL0, WL1), 4 Bit-Leitungen (BLo, BL1, BL2 und BL3) und entsprechenden Speicherzellen MC der Speicherzellenanordnung 104.
  • Die Speichervorrichtung 400 ist eine Variation der Speichervorrichtung 200 von 2, weswegen eine ähnlich ausführliche Beschreibung weggelassen wird. Im Vergleich zur Speichervorrichtung 200 von 2 ist jede der Positionen der entsprechenden Dioden D0, ..., D7 in den 2 & 4 und der entsprechenden Sicherungselemente R0, ..., R7 in den 2 & 4 ausgetauscht worden, weswegen eine ähnlich ausführliche Beschreibung weggelassen wird. Mit anderen Worten sind die Dioden D0, D1 von 4 zwischen entsprechenden Sicherungselementen R0, R1 und dem Knoten NP0 angeordnet. Desgleichen sind die Dioden D2, D3 von 4 zwischen entsprechenden Sicherungselementen R2, R3 und dem Knoten NP1 angeordnet, die Dioden D4, D5 von 4 sind zwischen entsprechenden Sicherungselementen R4, R5 und dem Knoten NP2 angeordnet, und die Dioden D6, D7 von 4 sind zwischen entsprechenden Sicherungselementen R6, R7 und dem Knoten NP3 angeordnet. Somit ist in 4 jede der Anoden einer entsprechenden der Dioden D0, ..., D7 mit dem entsprechenden Sicherungselement R0 - R7 gekoppelt.
  • In einigen Ausführungsformen ist durch das Austauschen der Positionen der Mehrzahl von Dioden D0, ..., D7 jede der Mehrzahl von Dioden D0 - D7 eine Durchkontaktierung angeordnet zwischen der M1-Schicht und der M2-Schicht der Speichervorrichtung 400. Andere Metallschichten für die Mehrzahl von Dioden D0 - D7 in der Speicherschaltung 400 liegen innerhalb des Umfangs der vorliegenden Offenbarung.
  • Dadurch, dass die Speichervorrichtung 400 von 4 die Mehrzahl von Programmiervorrichtungen PD0 - PD7 und die Mehrzahl von Dioden D0 - D7 aufweist, sind die Dioden D0 - D7 wie oben erörtert dafür eingerichtet, zumindest in Programmier- oder Lesevorgängen alternative Strompfade daran zu hindern, durch die Sicherungselemente R0 - R7 in nicht ausgewählte Schaltungszweige CB0 - CB7 zu fließen, und erzielen somit die Vorteile, welche oben in Bezug auf die Speichervorrichtung 200 erörtert worden sind.
  • 5 ist eine perspektivische 3D-Ansicht einer Speicherschaltung 500 im Einklang mit einigen Ausführungsformen. In einigen Ausführungsformen weist die Speicherschaltung 500 die Programmiervorrichtungen PDA, PDB und zwei Paare von Schaltungszweigen CBA, CBB, CBC, CBD auf. Die Speicherschaltung 500 ist eine Ausführungsform der Speichervorrichtung 400 von 4.
  • Die Speicherschaltung 500 ist eine Variation der Speicherschaltung 300 von 3, weswegen eine ähnlich ausführliche Beschreibung weggelassen wird. Im Vergleich zur Speicherschaltung 300 von 3 ist jede der Dioden DA, ..., DD eine Durchkontaktierung angeordnet an der VIA1-Schicht der Speicherschaltung 500 oder zwischen der M1-Schicht und der M2-Schicht der Speicherschaltung 500, jedoch an der Position der entsprechenden Durchkontaktierung 210A, 210B, 210C, 210D in 3, weswegen eine ähnlich ausführliche Beschreibung weggelassen wird.
  • Im Vergleich zur Speicherschaltung 300 von 3 ersetzen Durchkontaktierungen 221A, 221B, 221C, 221D in 5 die entsprechenden Durchkontaktierungen 210A, 210B, 210C, 210D in 3, jedoch an der Position der entsprechenden Dioden DA, DB, DC, DD in 3, weswegen eine ähnlich ausführliche Beschreibung weggelassen wird.
  • In einigen Ausführungsformen ist durch das Austauschen der Positionen der Mehrzahl von Dioden DA, ..., DD jede der Mehrzahl von Dioden DA - DD eine Durchkontaktierung angeordnet zwischen der M1-Schicht und der M2-Schicht der Speichervorrichtung 500. Andere Metallschichten für die Mehrzahl von Dioden DA - DD in der Speicherschaltung 500 liegen innerhalb des Umfangs der vorliegenden Offenbarung.
  • In 5 ist ein Leiter 215A mit einem ersten Ende der Diode DA und einem ersten Ende der Diode DB verbunden. Ein zweites Ende der Diode DA in 5 ist mit einem ersten Ende des Schaltungszweigs CBA verbunden, und ein zweites Ende der Diode DB ist mit einem ersten Ende des Schaltungszweigs CBB verbunden. In einigen Ausführungsformen ist die Diode DA das erste Ende des Schaltungszweigs CBA in 5, und die Diode DB ist das erste Ende des Schaltungszweigs CBB.
  • Der Schaltungszweig CBA ist ferner mit einem ersten Ende des Sicherungselements RA verbunden. Das zweite Ende des Sicherungselements RA ist durch ein zweites Ende des Schaltungszweigs CBA mit der Durchkontaktierung 221A verbunden. Die Durchkontaktierung 221A ist ferner mit dem Leiter 219 verbunden. In einigen Ausführungsformen ist die Durchkontaktierung 221A zwischen dem Leiter 219 und dem zweiten Ende des Schaltungszweigs CBA angeordnet. In einigen Ausführungsformen ist mindestens eine der Durchkontaktierungen 221A, 221B, 221C und 221D an der VIA2-Schicht der Speicherschaltung 500 angeordnet.
  • Der Schaltungszweig CBB ist ferner mit einem ersten Ende des Sicherungselements RB verbunden. Das zweite Ende des Sicherungselements RB ist durch ein zweites Ende des Schaltungszweigs CBB mit der Durchkontaktierung 221B verbunden. Die Durchkontaktierung 221B ist ferner mit dem Leiter 220 verbunden. In einigen Ausführungsformen ist die Durchkontaktierung 221B zwischen dem Leiter 220 und dem zweiten Ende des Schaltungszweigs CBB angeordnet.
  • In 5 ist ein Leiter 215B mit einem ersten Ende der Diode DC und einem ersten Ende der Diode DD verbunden. Ein zweites Ende der Diode DC in 5 ist mit einem ersten Ende des Schaltungszweigs CBC verbunden, und ein zweites Ende der Diode DC ist mit einem ersten Ende des Schaltungszweigs CBD verbunden. In einigen Ausführungsformen ist die Diode DC das erste Ende des Schaltungszweigs CBC in 5, und die Diode DD ist das erste Ende des Schaltungszweigs CBD.
  • Der Schaltungszweig CBC ist ferner mit einem ersten Ende des Sicherungselements RC verbunden. Das zweite Ende des Sicherungselements RC ist durch ein zweites Ende des Schaltungszweigs CBC mit der Durchkontaktierung 221C verbunden. Die Durchkontaktierung 221C ist ferner mit dem Leiter 219 verbunden. In einigen Ausführungsformen ist die Durchkontaktierung 221C zwischen dem Leiter 219 und dem zweiten Ende des Schaltungszweigs CBC angeordnet. Der Leiter 219 koppelt die Sicherungselemente RA und RC zusammen und entspricht dem Knoten NCo oder NC2 in 2.
  • Der Schaltungszweig CBD ist ferner mit einem ersten Ende des Sicherungselements RD verbunden. Das zweite Ende des Sicherungselements RD ist durch ein zweites Ende des Schaltungszweigs CBD mit der Durchkontaktierung 221D verbunden. Die Durchkontaktierung 221D ist ferner mit dem Leiter 220 verbunden. In einigen Ausführungsformen ist die Durchkontaktierung 221D zwischen dem Leiter 220 und dem zweiten Ende des Schaltungszweigs CBD angeordnet. Der Leiter 220 koppelt die Sicherungselemente RB und RD zusammen und entspricht dem Knoten NC1 oder NC3 in 2.
  • Dadurch, dass die Speichervorrichtung 500 von 5 die Mehrzahl von Programmiervorrichtungen PDA - PDB und die Mehrzahl von Dioden DA - DD aufweist, sind die Dioden DA - DD wie oben erörtert dafür eingerichtet, zumindest in Programmier- oder Lesevorgängen alternative Strompfade daran zu hindern, durch die Sicherungselemente RA - RD in nicht ausgewählte Schaltungszweige CBA - CBD zu fließen, und erzielen somit die Vorteile, welche oben in Bezug auf die Speichervorrichtung 200 erörtert worden sind.
  • 6 ist ein Aufbauplan 600 einer Speichervorrichtung 602 im Einklang mit einigen Ausführungsformen. In einigen Ausführungsformen entspricht der Aufbauplan 600 einem Abschnitt der Speichervorrichtung 200 von 2 oder der Speicherschaltung 300 von 3. Wie in 6 gezeigt, ist eine X-Richtung definiert, sowie eine Y-Richtung, welche orthogonal zur X-Richtung verläuft.
  • Der Aufbauplan 600 weist einen MOS1-Bereich (gekennzeichnet als „MOS1 (1T)) auf, welcher den Programmiervorrichtungen PDo oder PD1 in den 2 oder 4, oder der Programmiervorrichtung PDA in den 3 & 5 entspricht, welche mit der Wortleitung WLo gekoppelte Gates aufweisen. Der Aufbauplan 600 weist auch einen MOS2-Bereich (gekennzeichnet als „MOS2 (1T)) auf, welcher den Programmiervorrichtungen PD2 oder PD3 in den 2 oder 4, oder der Programmiervorrichtung PDB in den 3 & 5 entspricht, welche mit der Wortleitung WL1 gekoppelte Gates aufweisen.
  • Der Aufbauplan 600 weist ferner einen Bereich 604 und einen Bereich 606 auf. Der Bereich 606 entspricht den Dioden Do, D1, D2, D3 von 2 oder den Dioden DA, DB von 3.
  • Der Bereich 604 entspricht den Dioden D0, D1, D2, D3 von 2 oder den Dioden DA, DB von 3. Der Bereich 606 entspricht den Dioden D4, D5, D6, D7 von 2 oder den Dioden DC, DD von 3.
  • Der Aufbauplan 600 weist ferner einen Bereich Sicherung1, einen Bereich Sicherung2, einen Bereich Sicherung3 und einen Bereich Sicherung4 auf. In einigen Ausführungsformen entspricht der Bereich Sicherung1 dem Sicherungselement Ro oder R1 in 2, oder dem Sicherungselement RA in 3. In einigen Ausführungsformen entspricht der Bereich Sicherung2 dem Sicherungselement R2 oder R3 in 2, oder dem Sicherungselement RB in 3. In einigen Ausführungsformen entspricht der Bereich Sicherung3 dem Sicherungselement R4 oder R5 in 2, oder dem Sicherungselement RC in 3. In einigen Ausführungsformen entspricht der Bereich Sicherung4 dem Sicherungselement R6 oder R7 in 2, oder dem Sicherungselement RD in 3.
  • Der Aufbauplan 600 weist ferner einen Bereich 608 auf. In einigen Ausführungsformen weist der Bereich 608 mindestens ein Routing in der M1-Schicht auf, welches dazu verwendet werden kann, die Sicherungselemente im Bereich Sicherung1 und im Bereich Sicherung2 mit den Programmiervorrichtungen im Bereich MOS1 zu verbinden. Durch die gemeinsame Nutzung jeder der Programmiervorrichtungen (zum Beispiel des Bereichs MOS1) mit mehreren Schaltungszweigen und mehreren Sicherungselementen (zum Beispiel dem Bereich Sicherung1 und dem Bereich Sicherung2) unter Verwendung mindestens der Mi-Schicht und der VIAi-Schicht in Bereich 608 kann die M1-Schicht im Layoutdesign 600 sowohl den Bereich 608, den Bereich Sicherung1 als auch den Bereich Sicherung2 schneiden, wodurch die Fläche des Layoutdesigns 600 verringert wird und somit die oben zumindest für 2 beschriebenen Vorteile erbringt.
  • Der Aufbauplan 600 weist ferner einen Bereich 610 auf. In einigen Ausführungsformen weist der Bereich 610 mindestens ein Routing in der M1-Schicht auf, welches dazu verwendet werden kann, die Sicherungselemente im Bereich Sicherung3 und im Bereich Sicherung4 mit den Programmiervorrichtungen im Bereich MOS2 zu verbinden. Durch die gemeinsame Nutzung jeder der Programmiervorrichtungen (zum Beispiel des Bereichs MOS2) mit mehreren Schaltungszweigen und mehreren Sicherungselementen (zum Beispiel dem Bereich Sicherung3 und dem Bereich Sicherung4) unter Verwendung mindestens der Mi-Schicht und der VIAi-Schicht in Bereich 610 kann die M1-Schicht im Layoutdesign 600 sowohl den Bereich 610, den Bereich Sicherung3 als auch den Bereich Sicherung4 schneiden, wodurch die Fläche des Layoutdesigns 600 verringert wird und somit die oben zumindest für 2 beschriebenen Vorteile erbringt.
  • 7 ist ein Ablaufdiagramm eines Verfahrens 700 zum Betreiben einer Schaltung im Einklang mit einigen Ausführungsformen. Es versteht sich, dass zusätzliche Vorgänge vor dem, während des und/oder nach dem Verfahren(s) 700, welches in 7 abgebildet ist, vorgenommen werden können, und dass einige andere Prozesse hierin nur kurz beschrieben sein können. In einigen Ausführungsformen wird/werden einer oder mehrere der Vorgänge des Verfahrens 700 nicht ausgeführt. Es versteht sich, dass das Verfahren 700 Merkmale einer oder mehrere der Schaltungen 100 - 500 oder des Layoutdesigns 600 benutzt.
  • In mindestens einer Ausführungsform ist das Verfahren 700 ein Verfahren zum Betreiben einer Speicherzelle aufweisend einen Programmtransistor. In einigen Ausführungsformen ist das Verfahren 700 ein Verfahren zum Betreiben der Speicherschaltung 200 oder 400. In einigen Ausführungsformen entspricht das Verfahren 700 einem Verfahren zum Programmieren einer Speicherzelle in der Speicherschaltung 200 oder 300 oder der Speicherschaltung 400 oder 500. In einigen Ausführungsformen entspricht das Verfahren 700 einem Verfahren zum Lesen von Daten, welche in einer Speicherzelle in der Speicherschaltung 200 oder 300 oder der Speicherschaltung 400 oder 500 gespeichert sind.
  • Bei Vorgang 715 des Verfahrens 700 wird eine erste Programmiervorrichtung eingeschaltet, und eine erste Auswahlvorrichtung wird eingeschaltet, um zu bewirken, dass ein erster Strom durch ein erstes Sicherungselement fließt. In einigen Ausführungsformen werden die erste Auswahlvorrichtung und die erste Programmiervorrichtung durch Anlegen einer Spannung eines bestimmten logischen Werts eingeschaltet. Falls die erste Auswahlvorrichtung oder die erste Programmiervorrichtung zum Beispiel ein NMOS-Transistor ist, wird ein hoher logischer Wert am Gate angelegt, um den NMOS-Transistor einzuschalten. Falls die erste Auswahlvorrichtung oder die erste Programmiervorrichtung ein PMOS-Transistor ist, wird ein niedriger logischer Wert am Gate angelegt, um den PMOS-Transistor einzuschalten. Das erste Sicherungselement ist zwischen die erste Auswahlvorrichtung und die erste Auswahlvorrichtung geschaltet.
  • In einem Beispiel wird die Programmiervorrichtung PDo von 2 oder 4 eingeschaltet, und die Auswahlvorrichtung SDo wird eingeschaltet. Somit fließt der erste Strom durch das Sicherungselement Ro. In einigen Ausführungsformen ist der erste Strom (zum Beispiel Pfado), welcher durch das erste Sicherungselement Ro fließt, ausreichend, um eine Verbindung im Sicherungselement Ro zu durchschlagen, und ist somit ein Programmierstrom.
  • Bei Vorgang 717 des Verfahrens 700 wird eine zweite Auswahlvorrichtung ausgeschaltet und eine zweite Programmiervorrichtung ausgeschaltet. Unter Bezugnahme auf das oben beschriebene Beispiel wird die Programmiervorrichtung PD2 als Reaktion auf das Wortleitungssignal WL1 ausgeschaltet, und die Auswahlvorrichtung SD1 wird als Reaktion auf das Bit-Leitungssignal BL1 ausgeschaltet. In einigen Ausführungsformen werden die zweite Auswahlvorrichtung und die zweite Programmiervorrichtung durch Anlegen einer Spannung eines bestimmten logischen Werts ausgeschaltet. Falls die zweite Auswahlvorrichtung oder die zweite Programmiervorrichtung zum Beispiel ein NMOS-Transistor ist, wird ein niedriger logischer Wert am Gate angelegt, um den NMOS-Transistor auszuschalten. Falls die zweite Auswahlvorrichtung oder die zweite Programmiervorrichtung ein PMOS-Transistor ist, wird ein hoher logischer Wert am Gate angelegt, um den PMOS-Transistor auszuschalten. Zusätzlich dazu werden in einigen Ausführungsformen auch die Programmiervorrichtungen PD1, PD3 ausgeschaltet, und die Auswahlvorrichtungen SD2, SD3 werden ebenfalls ausgeschaltet. In anderen Ausführungsformen kann eine der Programmiervorrichtungen PD1, PD3 und eine der Auswahlvorrichtungen SD2, SD3 ebenfalls eingeschaltet werden, um einen simultanen Programmiervorgang auszuführen.
  • Bei Vorgang 719 des Verfahrens 700 wird der erste Strom derart blockiert, dass er nicht durch ein zweites Sicherungselement fließt, welches zwischen die zweite Auswahlvorrichtung und die erste Programmiervorrichtung geschaltet ist. In einigen Ausführungsformen umfasst der Vorgang 719 das Blockieren des ersten Stroms durch eine erste Diode, welche zwischen die zweite Auswahlvorrichtung und die erste Programmiervorrichtung geschaltet ist. Bei Fortsetzung des obigen Beispiels blockiert die Diode D5 den ersten Strom (Pfad1) somit derart, dass er nicht durch das Sicherungselement R1 fließt. In diesem Beispiel ist die erste Auswahlvorrichtung die Auswahlvorrichtung SDo, und die zweite Auswahlvorrichtung ist die Auswahlvorrichtung SD1, die erste Programmiervorrichtung ist die Programmiervorrichtung PDo, und die zweite Programmiervorrichtung ist die Programmiervorrichtung PD2. In einigen Ausführungsformen umfasst der Vorgang 719 ferner das Blockieren des ersten Stroms derart, dass er nicht durch ein drittes Sicherungselement und ein viertes Sicherungselement fließt. Unter Bezugnahme auf das obige Beispiel wird der erste Strom auch derart blockiert, dass er nicht durch das Sicherungselement R4 und das Sicherungselement R5 fließt. In einigen Ausführungsformen ist die erste Diode, welche den ersten Strom derart blockiert, dass er nicht durch die Sicherungselemente R4, R5, R1 fließt, die Diode D5, welche mit dem Sicherungselement R5 in Reihe geschaltet ist. Folglich umfasst in einigen Ausführungsformen der Vorgang 719 das Blockieren des ersten Stroms mit der ersten Diode, sodass der erste Strom auch derart blockiert wird, dass er nicht durch ein drittes Sicherungselement und ein viertes Sicherungselement fließt, wobei das dritte Sicherungselement zwischen die erste Auswahlvorrichtung und eine zweite Programmiervorrichtung geschaltet ist, und das vierte Sicherungselement zwischen die zweite Auswahlvorrichtung und die zweite Programmiervorrichtung geschaltet ist, wobei die Diode mit dem vierten Sicherungselement in Reihe geschaltet ist.
  • 8 ist ein Ablaufdiagramm eines Verfahrens 800 zum Herstellen einer Speicherschaltung im Einklang mit einigen Ausführungsformen.
  • Es versteht sich, dass zusätzliche Vorgänge vor dem, während des und/oder nach dem Verfahren(s) 800, welches in 8 abgebildet ist, vorgenommen werden können, und dass einige andere Prozesse hierin nur kurz beschrieben sein können. In einigen Ausführungsformen wird/werden einer oder mehrere der Vorgänge des Verfahrens 800 nicht ausgeführt. Es versteht sich, dass das Verfahren 800 Merkmale einer oder mehrerer der Schaltungen 100 -500 oder des Layoutdesigns 600 benutzt.
  • Das Verfahren 800 kann zum Beispiel unter Verwendung eines EDA-Systems 1000 (10 weiter unten erörtert) und einer integrierten Schaltung (IC) im Einklang mit einigen Ausführungsformen im Fertigungssystem 1100 (11, weiter unten erörtert) angewendet werden. In Bezug auf das Verfahren 800 weisen Beispiele des Aufbauplans die hierin offenbarten Aufbaupläne (zum Beispiel den Aufbauplan 600) oder dergleichen auf. Beispiele einer IC-Vorrichtung, welche im Einklang mit dem Verfahren 800 gefertigt werden kann, weisen die IC-Vorrichtung 100, 200, 300, 400 oder 500 in 1, 2, 3, 4 oder 5 auf.
  • Bei Vorgang 802 des Verfahrens 800 wird ein Aufbauplan erzeugt, welcher unter anderem Strukturen aufweist, welche eine oder mehrere der hierin offenbarten Speicherschaltungen oder dergleichen darstellen. Ein Beispiel einer IC-Vorrichtung, welche einem Aufbauplan, welcher durch Vorgang 802 erzeugt worden ist, entspricht, weist die Speicherschaltung 100, 200, 300, 400, 500 in den 1-5 auf. Vorgang 802 wird nachfolgend unter Bezugnahme auf 9 ausführlicher erörtert. In einigen Ausführungsformen kann der Vorgang 802 dazu verwendet werden, den Aufbauplan 600 von 6 zu erzeugen.
  • Bei Vorgang 804 des Verfahrens 800, werden basierend auf dem Aufbauplan mindestens eine von (A) einer oder mehreren fotolithografischen Belichtungen vorgenommen, oder (B) eine oder mehrere Halbleitermasken gefertigt, oder (C) eine oder mehrere Komponenten in einer Schicht einer IC-Vorrichtung gefertigt. Siehe die Erörterung unterhalb von 11.
  • 9 ist ein Ablaufdiagramm eines Verfahrens zum Erzeugen eines Aufbauplans im Einklang mit einigen Ausführungsformen. Es versteht sich, dass zusätzliche Vorgänge vor dem, während des und/oder nach dem Verfahren(s) 900, welches in 9 abgebildet ist, vorgenommen werden können, und dass einige andere Prozesse hierin nur kurz beschrieben sein können. In einigen Ausführungsformen wird/werden einer oder mehrere der Vorgänge des Verfahrens 900 nicht ausgeführt. Es versteht sich, dass das Verfahren 900 Merkmale einer oder mehrerer der Schaltungen 100 - 500 oder des Layoutdesigns 600 benutzt. In einigen Ausführungsformen ist das Verfahren 900 eine Ausführungsform des Vorgangs 802 von 8.
  • Bei Vorgang 902 des Verfahrens 900 werden eine Mehrzahl von Programmiervorrichtungsstrukturen erzeugt, wobei jede der Programmiervorrichtungsstrukturen der Mehrzahl von Programmiervorrichtungsstrukturen eine Steueranschlussstruktur und zwei Verbindungsendstrukturen aufweist. In einigen Ausführungsformen weisen die Mehrzahl von Programmiervorrichtungsstrukturen Programmiervorrichtungsstrukturen auf, welche den Programmiervorrichtungen Po - P7, PA, PB in den 2-5 oder dem MOS1-Bereich oder MOS2-Bereich im Aufbauplan 600 entsprechen.
  • Bei Vorgang 904 des Verfahrens 900 wird eine Sicherungselementschichtstruktur aufweisend eine Mehrzahl von Sicherungselementstrukturen erzeugt, wobei eine der zwei Verbindungsendstrukturen jeder der Mehrzahl von Programmiervorrichtungsstrukturen mit mindestens zwei Sicherungselementstrukturen verbunden ist. In einigen Ausführungsformen weist die Sicherungselementschichtstruktur eine Struktur in einem Aufbauplan auf, welche der Sicherungselementschicht in der Metallschicht M2 in 3 und 5, oder der Sicherung1, Sicherung2, Sicherung3 oder Sicherung4 in 6 entspricht. In einigen Ausführungsformen weisen die Sicherungselementstrukturen Strukturen der Sicherungselemente Ro - R7, RA - RD in den 2-5 auf.
  • Bei Vorgang 906 des Verfahrens 900 werden eine Mehrzahl von Diodenstrukturen erzeugt. In einigen Ausführungsformen sind die Mehrzahl von Diodenstrukturen Durchkontaktierungsstrukturen. Die Mehrzahl von Diodenstrukturen sind mit den Sicherungselementstrukturen verbunden, wobei eine andere Diodenstruktur der Mehrzahl von Diodenstrukturen jeweils mit einer anderen Sicherungselementstruktur der Mehrzahl von Sicherungselementstrukturen verbunden ist. In einigen Ausführungsformen weisen die Diodenstrukturen Strukturen in einem Aufbauplan auf, welche den Dioden Do - D7, DA - DD in den 2-5 entsprechen. In einigen Ausführungsformen weisen die Diodenstrukturen den Bereich 704 oder 706 auf.
  • 10 ist ein Blockschaltbild eines Systems zur elektronischen Designautomatisierung (EDA) 1000 im Einklang mit einigen Ausführungsformen. In einigen Ausführungsformen ist das EDA-System 1000 dafür eingerichtet, einen Aufbauplan gemäß der obigen Beschreibung in Bezug auf die 6, 7 und 9 zu erzeugen. In einigen Ausführungsformen ist das EDA-System 1000 dafür eingerichtet, einen IC-Aufbauplan zu designen und eine IC-Schaltung im Einklang mit einigen Ausführungsformen zu fertigen.
  • In einigen Ausführungsformen weist das EDA-System 1000 ein APR-System auf. Hierin beschriebene Verfahren zum Designen von Aufbauplänen stellen Routing-Anordnungen im Einklang mit einer oder mehreren Ausführungsformen dar, und können im Einklang mit einigen Ausführungsformen zum Beispiel unter Verwendung des EDA-Systems 1000 umgesetzt werden.
  • In einigen Ausführungsformen weist das EDA-System 1000 mindestens einen Hardwareprozessor 1002 und ein nichtflüchtiges, computerlesbares Speichermedium 1004 auf. Das Speichermedium 1004 ist unter anderem kodiert mit, das bedeutet, es speichert, Computerprogrammcode 1006, das heißt einen Satz computerausführbarer Befehle. Die Ausführung der Befehle 1006 durch den Hardwareprozessor 1002 stellt (zumindest zum Teil) ein EDA-Werkzeug dar, welches einen Abschnitt der oder sämtliche der Verfahren umsetzt, welche hierin im Einklang mit einer oder mehreren Ausführungsformen beschrieben sind (im Folgenden bezeichnet als die angeführten Prozesse und/oder Verfahren). Das Speichermedium 1004 weist unter anderem den Aufbauplan/die Aufbaupläne 1009 auf.
  • Der Prozessor 1002 ist über einen Bus 1008 elektrisch mit dem computerlesbaren Speichermedium 1004 verbunden. Der Prozessor 1002 ist durch den Bus 1008 auch mit einer Eingabe/Ausgabe-Schnittstelle (I/O-Schnittstelle) 1010 elektrisch verbunden. Eine Netzwerkschnittstelle 1012 ist über den Bus 1008 auch mit dem Prozessor 1002 elektrisch verbunden. Die Netzwerkschnittstelle 1012 ist mit einem Netzwerk 1014 derart verbunden, dass der Prozessor 1002 und das computerlesbare Speichermedium 1004 in der Lage sind, sich über das Netzwerk 1014 mit externen Elementen zu verbinden. Der Prozessor 1002 ist dafür ausgelegt, Computerprogrammcode 1006 (gekennzeichnet als „Anweisungen“), welcher in das computerlesbare Speichermedium 1004 kodiert ist, auszuführen, um zu bewirken, dass das System 1000 dazu verwendet werden kann, einen Abschnitt der oder sämtliche der angeführten Prozesse und/oder Verfahren auszuführen. In einer oder mehreren Ausführungsformen ist der Prozessor 1002 eine zentrale Verarbeitungseinheit (CPU), ein Multiprozessor, ein verteiltes Verarbeitungssystem, eine anwendungsspezifische integrierte Schaltung (ASIC) und/oder eine geeignete Verarbeitungseinheit.
  • In einer oder mehreren Ausführungsformen ist das computerlesbare Speichermedium 1004 ein elektronisches, magnetisches, optisches, elektromagnetisches, Infrarot- und/oder Halbleitersystem (oder eine entsprechende Einrichtung oder Vorrichtung). Zum Beispiel weist das computerlesbare Speichermedium 1004 einen Halbleiter- oder Festkörperspeicher, ein Magnetband, eine entfernbare Computerdiskette, einen Direktzugriffsspeicher (RAM), einen Festwertspeicher (ROM), eine magnetische Festplatte und/oder eine optische Platte auf. In einer oder mehreren Ausführungsformen, welche optische Platten verwenden, weist das computerlesbare Speichermedium 1004 einen Kompaktdisk-Festwertspeicher (CD-ROM), eine Kompaktdisk zum Lesen/Schreiben (CD-R/W) und/oder eine digitale Videodisk (DVD) auf.
  • In einer oder mehreren Ausführungsformen speichert das Speichermedium 1004 Computerprogrammcode 1006, welcher dafür eingerichtet ist, zu bewirken, dass das EDA-System 1000 (in welchem die Ausführung (mindestens zum Teil) das EDA-Werkzeug darstellt)) dafür verwendbar ist, einen Abschnitt der oder sämtliche der angeführten Prozesse und/oder Verfahren auszuführen. In einer oder mehreren Ausführungsformen speichert das Speichermedium 1004 auch Informationen, welche das Ausführen eines Abschnitts der oder sämtlicher der angeführten Prozesse und/oder Verfahren ermöglichen. In einer oder mehreren Ausführungsformen speichert das Speichermedium 1004 einen Aufbauplan (zum Beispiel den Aufbauplan 600) oder eine Bibliothek 1007 von Standardzellen, welche hierin offenbarte Standardzellen aufweist.
  • Das EDA-System 1000 weist die I/O-Schnittstelle 1010 auf. Die I/O-Schnittstelle 1010 ist mit externen Schaltkreisen verbunden. In einer oder mehreren Ausführungsformen weist die I/O-Schnittstelle 1010 eine Tastatur, ein Tastenfeld, eine Maus, eine Steuerkugel, einen Berührungsbildschirm und/oder Cursorrichtungstasten zum Übermitteln von Informationen und Befehlen zum Prozessor 1002 auf.
  • Ferner umfasst das EDA-System 1000 eine Netzwerkschnittstelle 1012, welche mit dem Prozessor 1002 verbunden ist. Die Netzwerkschnittstelle 1012 ermöglicht dem EDA-System 1000, mit dem Netzwerk 1014 zu kommunizieren, mit welchem ein oder mehrere andere Computersysteme verbunden sind. Die Netzwerkschnittstelle 1012 weist drahtlose Netzwerkschnittstellen wie BLUETOOTH, WIFI, WIMAX, GPRS oder WCDMA; oder verdrahtete Netzwerkschnittstellen wie ETHERNET, USB oder IEEE-1364 auf. In einer oder mehreren Ausführungsformen wird ein Abschnitt der oder werden sämtliche angeführten Prozesse und/oder Verfahren in zwei oder mehr Systemen 1000 umgesetzt.
  • Das EDA-System 1000 ist dafür eingerichtet, durch die I/O-Schnittstelle 1010 Informationen zu empfangen. Die durch die I/O-Schnittstelle 1010 empfangenen Informationen weisen ein oder mehrere Elemente aus der Gruppe umfassend Anweisungen, Daten, Design-Regeln, Aufbaupläne, Bibliotheken von Standardzellen und/oder andere Parameter zum Verarbeiten durch den Prozessor 1002 auf. Die Informationen werden über den Bus 1008 zum Prozessor 1002 übertragen. Das EDA-System 1000 ist dafür eingerichtet, durch die I/O-Schnittstelle 1010 Informationen in Zusammenhang mit einer UI (Benutzeroberfläche) zu empfangen. Die Informationen werden im computerlesbaren Medium 1004 als Benutzeroberfläche (UI) 1042 gespeichert.
  • In einigen Ausführungsformen wird ein Abschnitt der oder werden sämtliche der angeführten Prozesse und/oder Verfahren als eine alleinstehende Softwareanwendung zur Ausführung durch einen Prozessor umgesetzt. In einigen Ausführungsformen wird ein Abschnitt der oder werden sämtliche der angeführten Prozesse und/oder Verfahren als eine Softwareanwendung umgesetzt, welche einen Teil einer zusätzlichen Softwareanwendung bildet. In einigen Ausführungsformen wird ein Abschnitt der oder werden sämtliche der angeführten Prozesse und/oder Verfahren als ein Zusatzmodul (Plug-in) einer Softwareanwendung umgesetzt. In einigen Ausführungsformen wird mindestens einer/eines der angeführten Prozesse und/oder Verfahren als eine Softwareanwendung umgesetzt, welche einen Abschnitt eines EDA-Werkzeugs bildet. In einigen Ausführungsformen wird ein Abschnitt der oder werden sämtliche der angeführten Prozesse und/oder Verfahren als eine Softwareanwendung umgesetzt, welche vom EDA-System 1000 verwendet wird. In einigen Ausführungsformen wird ein Aufbauplan, welcher Standardzellen aufweist, unter Verwendung eines Werkzeugs, wie zum Beispiel dem von CADENCE DESIGN SYSTEMS, Inc. erhältlichen VIRTUOSO®, oder einem anderen geeigneten Layouterstellungswerkzeug, erzeugt.
  • In einigen Ausführungsformen werden die Prozesse als Funktionen eines Programms verwirklicht, welches in einem nichtflüchtigen computerlesbaren Aufzeichnungsmedium gespeichert ist. Beispiele eines nichtflüchtigen computerlesbaren Aufzeichnungsmediums sind unter anderem, jedoch nicht beschränkt auf, externe/entfernbare und/oder interne/eingebaute Speicher oder Speichereinheiten, zum Beispiel ein oder mehrere Elemente aus der Gruppe umfassend eine optische Platte, wie zum Beispiel eine DVD, eine Magnetplatte, wie zum Beispiel eine Festplatte, einen Halbleiterspeicher, wie zum Beispiel einen ROM, einen RAM, eine Speicherkarte und dergleichen.
  • 11 ist ein Blockdiagramm eines Fertigungssystems einer integrierten Schaltung (IC) 1100 und eines IC-Fertigungsflusses in Zusammenhang damit im Einklang mit einigen Ausführungsformen. Das Fertigungssystem 1100 ist dafür eingerichtet, mindestens die oben beschriebene IC-Vorrichtung 100, 200, 300, 400 oder 500 (siehe 1 - 5) zu fertigen.
  • In einigen Ausführungsformen basierend auf einem Aufbauplan werden mindestens (A) eine oder mehrere Halbleitermasken oder (B) mindestens eine Komponente in einer Schicht einer integrierten Halbleiterschaltung unter Verwendung des Fertigungssystems 1100 gefertigt.
  • In 11 weist das IC-Fertigungssystem 1100 Einheiten, wie zum Beispiel ein Design-Haus 1120, ein Maskenhaus 1130 und einen IC-Hersteller/Fabrikant („Fab“) 1150, auf, welche hinsichtlich Design-, Entwicklungs- und Fertigungszyklen und/oder -dienstleistungen in Zusammenhang mit der Herstellung einer IC-Vorrichtung 1160 miteinander kooperieren. Die Einheiten im System 1100 sind durch ein Kommunikationsnetzwerk miteinander verbunden. In einigen Ausführungsformen ist das Kommunikationsnetzwerk ein einzelnes Netzwerk. In einigen Ausführungsformen ist das Kommunikationsnetzwerk eine Vielzahl unterschiedlicher Netzwerke, wie zum Beispiel ein Intranet und das Internet. Das Kommunikationsnetzwerk weist verdrahtete und/oder drahtlose Kommunikationskanäle auf. Jede der Einheiten interagiert mit einer oder mehreren der anderen Einheiten und stellt einer oder mehreren der anderen Einheiten Dienstleistungen bereit oder empfängt solche von diesen. In einigen Ausführungsformen sind zwei oder mehr der Einheiten Design-Haus 1120, Maskenhaus 1130 und IC-Fabrikant 1150 im Besitz eines einzigen größeren Unternehmens. In einigen Ausführungsformen sind zwei oder mehr der Einheiten Design-Haus 1120, Maskenhaus 1130 und IC-Fabrikant 1150 in einer gemeinsamen Anlage untergebracht und nutzen gemeinsame Ressourcen.
  • Das Design-Haus 1120 erstellt einen IC-Design-Aufbauplan 1122. Der IC-Design-Aufbauplan 1122 weist verschiedene geometrische Strukturen auf, welche für eine IC-Vorrichtung 1160 designt sind. Die geometrischen Strukturen entsprechen Strukturen von Metall-, Oxid- oder Halbleiterschichten, welche die verschiedenen Komponenten der IC-Vorrichtung 1160, welche gefertigt werden soll, bilden. Die verschiedenen Schichten werden kombiniert, um verschiedene IC-Merkmale zu bilden. Zum Beispiel umfasst ein Abschnitt des IC-Design-Aufbauplans 1122 verschiedene IC-Merkmale, wie zum Beispiel einen aktiven Bereich, eine Gate-Elektrode, Source und Drain, Metallleitungen oder Durchkontaktierungen einer Zwischenschichtverbindung und Öffnungen für Bondungs-Pads, welche in einem Halbleitersubstrat (wie zum Beispiel einem Siliziumwafer) zu bilden sind, sowie verschiedene Metallschichten, welche auf dem Halbleitersubstrat angeordnet sind. Das Design-Haus 1120 setzt ein angemessenes Design-Verfahren um, um den IC-Design-Aufbauplan 1122 zu bilden. Das Design-Verfahren umfasst eines oder mehrere der Elemente aus der Gruppe umfassend logisches Design, physisches Design oder Standort und Routing. Der IC-Design-Aufbauplan 1122 ist in einer oder mehreren Datendateien dargestellt, welche Informationen über die geometrischen Strukturen aufweisen. Zum Beispiel kann der IC-Design-Aufbauplan 1122 in einem GDSII-Dateiformat oder einem DFII-Dateiformat ausgedrückt sein.
  • Das Maskenhaus 1130 umfasst die Datenvorbereitung 1132 und die Maskenfertigung 1144. Das Maskenhaus 1130 verwendet den IC-Design-Aufbauplan 1122, um eine oder mehrere Masken 1145 zu fertigen, welche dazu verwendet werden sollen, die verschiedenen Schichten der IC-Vorrichtung 1160 im Einklang mit dem IC-Design-Aufbauplan 1122 zu fertigen. Das Maskenhaus 1130 führt die Maskendatenvorbereitung 1132 durch, bei welcher der IC-Design-Aufbauplan 1122 in eine repräsentative Datendatei („RDF“) übersetzt wird. Die Maskendatenvorbereitung 1132 stellt der Maskenfertigung 1144 das RDF bereit. Die Maskenfertigung 1144 weist einen Maskenschreiber auf. Ein Maskenschreiber wandelt das RDF in ein Bild auf einem Substrat, wie zum Beispiel eine Maske (Strichplatte) 1145 oder einen Halbleiter-Wafer 1153, um. Der Design-Aufbauplan 1122 wird durch die Maskendatenvorbereitung 1132 bearbeitet, um bestimmten Eigenschaften des Maskenschreibers und/oder den Anforderungen des IC-Fabrikanten 1150 zu entsprechen. In 11 sind die Maskendatenvorbereitung 1132 und die Maskenfertigung 1144 als getrennte Elemente veranschaulicht. In einigen Ausführungsformen können die Maskendatenvorbereitung 1132 und die Maskenfertigung 1144 zusammen als Maskendatenvorbereitung bezeichnet werden.
  • In einigen Ausführungsformen umfasst die Maskendatenvorbereitung 1132 eine optische Nahbereichskorrektur (OPC), welche Lithographie-Verbesserungstechniken verwendet, um Bildfehler, wie zum Beispiel jene, welche durch Diffraktion, Interferenz, andere Prozesseffekte und dergleichen entstehen, auszugleichen. Die OPC passt den IC-Design-Aufbauplan 1122 an. In einigen Ausführungsformen umfasst die Maskendatenvorbereitung 1132 weitere Auflösungsverbesserungstechniken (RET), wie zum Beispiel außeraxiale Beleuchtung, Subauflösungs-Hilfsfunktionen, Phasenverschiebungsmasken, andere geeignete Techniken und dergleichen, oder Kombinationen davon. In einigen Ausführungsformen wird auch umgekehrte Lithografietechnologie (ILT) verwendet, welche die OPC als ein umgekehrtes Bildaufbereitungsproblem behandelt.
  • In einigen Ausführungsformen umfasst die Maskendatenvorbereitung 1132 einen Maskenregelprüfer (MRC), welcher den IC-Design-Aufbauplan 1122, welcher bei der OPC Prozessen unterzogen worden ist, mit einem Satz von Maskenerstellungsregeln überprüft, welche wiederum bestimmte geometrische und/oder Anschlusseinschränkungen enthalten, um ausreichende Ränder sicherzustellen, Schwankungen in den Halbleiterfertigungsprozessen zu berücksichtigen und dergleichen. In einigen Ausführungsformen modifiziert der MRC den IC-Design-Aufbauplan 1122, um Einschränkungen während der Maskenfertigung 1144, welche einen Teil der durch die OPC ausgeführten Modifikationen rückgängig machen können, auszugleichen, und somit Maskenerstellungsregeln einzuhalten.
  • In einigen Ausführungsformen umfasst die Maskendatenvorbereitung 1132 eine Lithografieprozessprüfung (LPC), welche die Verarbeitung simuliert, welche der IC-Fabrikant 1150 umsetzen wird, um die IC-Vorrichtung 1160 zu fertigen. Die LPC simuliert diese Verarbeitung basierend auf dem IC-Design-Aufbauplan 1122, um eine simulierte gefertigte Vorrichtung, wie zum Beispiel die IC-Vorrichtung 1160, zu schaffen. Die Verfahrensparameter der LPC-Simulation können Parameter in Zusammenhang mit verschiedenen Prozessen des IC-Fertigungszyklus, Parameter in Zusammenhang mit Werkzeugen, welche für die Fertigung der IC verwendet werden, und/oder andere Aspekte des Fertigungsverfahrens aufweisen. Die LPC berücksichtigt verschiedene Faktoren, wie zum Beispiel Luftbildkontrast, Tiefenschärfe (DOF), Maskenfehlerverbesserungsfaktor (MEEF), andere geeignete Faktoren und dergleichen oder Kombinationen davon. In einigen Ausführungsformen werden OPC und/oder MRC wiederholt, nachdem eine simulierte gefertigte Vorrichtung durch die LPC geschaffen worden ist, falls die simulierte Vorrichtung hinsichtlich ihrer Form die Design-Regeln nicht ausreichend erfüllt, um den IC-Design-Aufbauplan 1122 noch weiter zu verfeinern.
  • Es versteht sich, dass die obige Beschreibung der Maskendatenvorbereitung 1132 zur besseren Übersichtlichkeit vereinfacht worden ist. In einigen Ausführungsformen umfasst die Datenvorbereitung 1132 zusätzliche Merkmale, wie zum Beispiel einen logischen Vorgang (LOP), um den IC-Design-Aufbauplan 1122 gemäß den Fertigungsregeln zu modifizieren. Darüber hinaus können die während der Datenvorbereitung 1132 am IC-Design-Aufbauplan 1122 vorgenommenen Prozesse in einer Vielzahl unterschiedlicher Reihenfolgen ausgeführt werden.
  • Nach der Maskendatenvorbereitung 1132 und während der Maskenfertigung 1144 wird eine Maske 1145 oder eine Gruppe von Masken 1145 basierend auf dem modifizierten IC-Design-Aufbauplan 1122 hergestellt. In einigen Ausführungsformen umfasst die Maskenherstellung 1144 das Ausführen einer oder mehrerer lithografischer Belichtungen basierend auf dem IC-Design-Aufbauplan 1122. In einigen Ausführungsformen wird ein Elektronenstrahl (E-Beam) oder ein Mechanismus aus mehreren Elektronenstrahlen verwendet, um eine Struktur auf einer Maske (Fotomaske oder Strichplatte) 1145 basierend auf dem modifizierten IC-Design-Aufbauplan 1122 zu bilden. Die Maske 1145 kann mit verschiedenen Technologien gebildet werden. In einigen Ausführungsformen wird die Maske 1145 unter Verwendung einer Binärtechnologie gebildet. In einigen Ausführungsformen weist eine Maskenstruktur undurchsichtige und transparente Bereiche auf. Ein Strahlenbündel, wie zum Beispiel ein ultravioletter Strahl (UV-Strahl), welches dazu verwendet wird, die bildempfindliche Materialschicht (z.B. Fotolack), mit welcher ein Wafer beschichtet worden ist, zu belichten, wird durch den undurchsichtigen Bereich blockiert und durchdringt die transparenten Bereiche. In einem Beispiel weist eine binäre Maskenversion der Maske 1145 ein transparentes Substrat (zum Beispiel Quarzglas) und ein undurchsichtiges Material (zum Beispiel Chrom), mit welchem die undurchsichtigen Bereiche der Binärmaske beschichtet sind, auf. In einem anderen Beispiel wird die Maske 1145 unter Verwendung einer Phasenverschiebungstechnologie gebildet. In einer Phasenverschiebungsmaskenversion (PSM-Version) der Maske 1145 sind verschiedene Merkmale in der auf der Phasenverschiebungsmaske gebildeten Struktur dafür eingerichtet, eine geeignete Phasendifferenz aufzuweisen, um die Auflösung und Bildgebungsqualität zu verbessern. In verschiedenen Beispielen kann die Phasenverschiebungsmaske eine gedämpfte PSM oder eine alternierende PSM sein. Die durch die Maskenherstellung 1144 erzeugte/n Maske/n wird/werden in einer Vielzahl von Prozessen verwendet. Zum Beispiel wird/werden (eine) solche Maske/n in einem Ionenimplantationsverfahren dazu verwendet, verschiedene dotierte Bereiche im Halbleiter-Wafer 1153 zu bilden, in einem Ätzverfahren, um verschiedene Ätzbereiche im Halbleiter-Wafer 1153 zu bilden, und/oder in anderen geeigneten Verfahren.
  • Der IC-Fabrikant 1150 ist ein IC-Fertigungsunternehmen, welches eine oder mehrere Fertigungsanlagen für die Herstellung einer Vielzahl unterschiedlicher IC-Produkte aufweist. In einigen Ausführungsformen ist der IC-Fabrikant 1150 ein Halbleiterhersteller. Zum Beispiel könnte es eine Fertigungsanlage für die Front-End-Fertigung einer Vielzahl von IC-Produkten (Front-End-Of-Line-Fertigung (FEOL-Fertigung)) geben, während eine zweite Fertigungsanlage die Back-End-Fertigung für die Verbindung und Packung der IC-Produkte bereitstellt (Back-End-Of-Line-Fertigung (BEOL-Fertigung)) und eine dritte Fertigungsanlage andere Dienste für das Herstellungsunternehmen bereitstellt.
  • Der IC-Fabrikant 1150 weist Wafer-Fertigungswerkzeuge 1152 auf (hierin im Folgenden als „Fertigungswerkzeuge 1152“ bezeichnet), welche dafür eingerichtet sind, verschiedene Fertigungsvorgänge am Halbleiter-Wafer 1153 derart vorzunehmen, dass die IC-Vorrichtung 1160 im Einklang mit der/den Maske(n), zum Beispiel der Maske 1145, gefertigt wird. In verschiedenen Ausführungsformen umfassen die Fertigungswerkzeuge 1152 ein oder mehrere der Werkzeuge aus der Gruppe umfassend einen Wafer-Stepper, eine Ionenimplantiervorrichtung, eine Fotolackbeschichtungsvorrichtung, eine Prozesskammer, zum Beispiel eine CVD-Kammer oder einen LPCVD-Ofen, ein CMP-System, ein Plasmaätzsystem, ein Wafer-Reinigungssystem oder sonstige Fertigungseinrichtungen, welche in der Lage sind, einen oder mehrere geeignete Fertigungsprozesse wie hierin erörtert auszuführen.
  • Der IC-Fabrikant 1150 verwendet (eine) Maske/n 1145, welche durch das Maskenhaus 1130 hergestellt worden ist/sind, um die IC-Vorrichtung 1160 zu fertigen. Somit verwendet der IC-Fabrikant 1150 zumindest indirekt den IC-Design-Aufbauplan 1122, um die IC-Vorrichtung 1160 zu fertigen. In einigen Ausführungsformen wird der Halbleiter-Wafer 1153 durch den IC-Fabrikanten 1150 unter Verwendung der Maske(n) 1145 zur Bildung der IC-Vorrichtung 1160 gefertigt. In einigen Ausführungsformen umfasst die IC-Fertigung das Ausführen einer oder mehrerer lithografischer Belichtungen, zumindest indirekt basierend auf dem IC-Design-Aufbauplan 1122. Der Halbleiter-Wafer 1153 weist ein Siliziumsubstrat oder ein anderes geeignetes Substrat auf, welches darauf gebildete Materialschichten aufweist. Der Halbleiter-Wafer 1153 weist ferner einen oder mehrere verschiedene dotierte Bereiche, dielektrische Merkmale, Mehrebenen-Interconnects und dergleichen auf (welche in aufeinanderfolgenden Fertigungsschritten gebildet werden).
  • Einzelheiten in Bezug auf ein integriertes Schaltungsfertigungssystem (IC-Fertigungssystem) (zum Beispiel das System 1100 von 11) und einen IC-Fertigungsfluss in Zusammenhang damit finden sich zum Beispiel in U.S.-Patent Nr. 9,256,709 , erteilt am 9. Februar 2016, U.S. Vorerteilungsveröffentlichung Nr. 20150278429 , veröffentlicht am 1. Oktober 2015, U.S. Vorerteilungsveröffentlichung Nr. 20140040838 , veröffentlicht am 6. Februar 2014 und U.S.-Patent Nr. 7,260,442 , erteilt am 21. August 2007, welche durch Bezugnahme vollumfänglich in die vorliegende Anmeldung aufgenommen werden.
  • 12 ist ein Ablaufdiagramm eines Verfahrens 1200 zum Fertigen einer oder mehrerer Komponenten einer Speicherschaltung im Einklang mit einigen Ausführungsformen. Es versteht sich, dass zusätzliche Vorgänge vor dem, während des und/oder nach dem Verfahren(s) 1200, welches in 12 abgebildet ist, vorgenommen werden können, und dass einige andere Prozesse hierin nur kurz beschrieben sein können. In einigen Ausführungsformen wird/werden einer oder mehrere der Vorgänge des Verfahrens 1200 nicht ausgeführt. Es versteht sich, dass das Verfahren 1200 Merkmale einer oder mehrerer der Schaltungen 100 - 500 oder des Layoutdesigns 600 benutzt.
  • In einigen Ausführungsformen kann das Verfahren 1200 dazu verwendet werden, mindestens die Speicherschaltung 100 - 500 der 1-5 oder eine integrierte Schaltung mit ähnlichen Merkmalen wie zumindest der Aufbauplan 600 von 6 herzustellen oder zu fertigen.
  • In einigen Ausführungsformen ist das Verfahren 1200 eine Ausführungsform des Vorgangs 804 von 8. In einigen Ausführungsformen werden ein oder mehrere Vorgänge des Verfahrens 1200 durch das oben in 11 beschriebene IC-Fertigungssystem 1100 umgesetzt.
  • Bei Vorgang 1202 des Verfahrens 1200 wird eine erste Programmiervorrichtung gefertigt, wobei die erste Programmiervorrichtung einen ersten Steueranschluss und ein erstes Verbindungsende aufweist. In einigen Ausführungsformen wird Vorgang 1202 derart wiederholt, dass eine Mehrzahl von Programmiervorrichtungen gefertigt werden, und jede der Programmiervorrichtungen einen Steueranschluss und ein Verbindungsende aufweist. Zum Beispiel werden in einigen Ausführungsformen unter Bezugnahme auf 3 und 5 die Programmiervorrichtungen PDo - PD3 gefertigt. In einigen Ausführungsformen ist der Steueranschluss jeder der Programmiervorrichtungen ein Gate-Anschluss (zum Beispiel die Gates GPo - GP3 in 2 und 4), und das Verbindungsende jeder der Programmiervorrichtungen ist ein Drain (zum Beispiel einer der Drains DPo - DP3 in 2 und 4).
  • In einigen Ausführungsformen umfasst Vorgang 1202 für jede der Programmiervorrichtungen ferner das Bilden eines Drain-Bereichs und eines Source-Bereichs in einem Substrat, sowie das Bilden eines Gates zwischen dem Drain-Bereich und dem Source-Bereich. In einigen Ausführungsformen weist der Drain-Bereich des Verfahrens 1200 den Drain DPA und DPB auf. In einigen Ausführungsformen weist der Source-Bereich des Verfahrens 1200 die Source SPA und SPB auf. In einigen Ausführungsformen weist der Gate-Bereich des Verfahrens 1200 das Gate DPA und DPB auf. In einigen Ausführungsformen ist der Gate-Bereich zwischen dem Drain-Bereich und dem Source-Bereich angeordnet. In einigen Ausführungsformen ist der Gate-Bereich zumindest über einer Wanne oder dem Substrat angeordnet.
  • In einigen Ausführungsformen umfasst die Bildung der Source-/Drain-Elemente im Substrat, dass ein Abschnitt des Substrats zum Bilden von Vertiefungen an einer Kante jedes der Abstandselemente entfernt wird, bevor ein Füllprozess ausgeführt wird, bei welchem die Vertiefungen im Substrat gefüllt werden. In einigen Ausführungsformen werden die Vertiefungen nach der Entfernung einer Pad-Oxidschicht oder einer Opferoxidschicht geätzt, zum Beispiel durch eine Nassätzung oder eine Trockenätzung. In einigen Ausführungsformen wird der Ätzprozess ausgeführt, um einen oberen Flächenabschnitt des aktiven Bereichs angrenzend an einen Isolationsbereich zu entfernen. In einigen Ausführungsformen wird der Füllprozess durch einen Epitaxieprozess beziehungsweise Epitaxialprozess (Epi-Prozess) ausgeführt. In einigen Ausführungsformen werden die Vertiefungen unter Verwendung eines Aufwachsprozesses gefüllt, welcher gleichzeitig mit einem Ätzprozess erfolgt, wobei eine Aufwachsrate des Aufwachsprozesses größer ist als eine Ätzrate des Ätzprozesses. In einigen Ausführungsformen werden die Vertiefungen unter Verwendung einer Kombination aus Aufwachsprozess und Ätzprozess gefüllt. Zum Beispiel wird eine Schicht von Material in der Vertiefung aufgewachsen, bevor das aufgewachsene Material einem Ätzprozess ausgesetzt wird, um einen Abschnitt des Materials zu entfernen. Dann wird ein weiterer Aufwachsprozess am geätzten Material ausgeführt, bis eine gewünschte Dicke des Materials in der Vertiefung erlangt worden ist. In einigen Ausführungsformen wird der Aufwachsprozess fortgesetzt, bis eine obere Fläche des Materials über der oberen Fläche des Substrats angeordnet ist. In einigen Ausführungsformen wird der Aufwachsprozess fortgesetzt, bis die obere Fläche des Materials komplanar mit der oberen Fläche des Substrats ist. In einigen Ausführungsformen wird ein Abschnitt der Wanne durch einen isotropen oder einen anisotropen Ätzprozess entfernt. Der Ätzprozess ätzt die Wanne selektiv, ohne die Gate-Struktur GDA oder GDB und die Abstandselemente zu ätzen. In einigen Ausführungsformen wird der Ätzprozess unter Verwendung einer reaktiven Ionenätzung (RIE), einer Nassätzung oder anderen geeigneten Techniken ausgeführt. In einigen Ausführungsformen wird ein Halbleitermaterial in den Vertiefungen aufgebracht, um die Source-/Drain-Elemente zu bilden. In einigen Ausführungsformen wird ein Epi-Prozess ausgeführt, um das Halbleitermaterial in den Vertiefungen aufzubringen. In einigen Ausführungsformen umfasst der Epi-Prozess einen selektiven Epitaxieaufwachsprozess (SEG-Prozess), einen CVD-Prozess, Molekularstrahlepitaxie (MBE), andere geeignete Prozesse und/oder Kombinationen davon. Der Epi-Prozess verwendet gasförmige und/oder flüssige Vorläufer, welche mit der Zusammensetzung des Substrats interagieren. In einigen Ausführungsformen enthalten die Source-/Drain-Elemente epitaxial aufgewachsenes Silizium (Epi-Si), Siliziumkarbid oder Silizium-Germanium. Source-/Drain-Elemente der IC-Vorrichtung in Zusammenhang mit der Gate-Struktur werden während des Epi-Prozesses in-situ dotiert oder in einigen Fällen nicht dotiert. Wenn die Source-/Drain-Elemente während des Epi-Prozesses nicht dotiert werden, so werden die Source-/Drain-Elemente in einigen Fällen während eines nachfolgenden Prozesses dotiert. Der nachfolgende Dotierungsprozess wird durch eine Ionenimplantation, Plasmaimmersions-Ionenimplantation, Gas- und/oder Feststoffquellendiffusion, andere geeignete Prozesse und/oder Kombinationen davon erzielt. In einigen Ausführungsformen werden Source-/Drain-Elemente nach dem Bilden der Source-/Drain-Elemente und/oder nach dem nachfolgenden Dotierungsprozess ferner Temperprozessen unterzogen.
  • In einigen Ausführungsformen umfasst die Fertigung der Gate-Bereiche das Ausführen eines oder mehreren Abscheidungsprozesse zum Bilden einer oder mehrerer dielektrischer Materialschichten. In einigen Ausführungsformen umfasst der Abscheidungsprozess eine chemische Dampfabscheidung (CVD), eine plasmaverstärkte CVD (PECVD), eine Atomlagenabscheidung (ALD) oder einen anderen Prozess geeignet für das Aufbringen einer oder mehreren Materialschichten. In einigen Ausführungsformen umfasst die Fertigung der Gate-Bereiche das Ausführen eines oder mehreren Abscheidungsprozesse zum Bilden einer oder mehrerer leitfähiger Materialschichten. In einigen Ausführungsformen umfasst das Fertigen der Gate-Bereiche das Bilden von Gate-Elektroden oder Dummy-Gate-Elektroden. In einigen Ausführungsformen umfasst das Fertigen der Gate-Bereiche das Aufbringen oder Aufwachsen mindestens einer dielektrischen Schicht, zum Beispiel eines Gate-Dielektrikums. In einigen Ausführungsformen werden Gate-Bereiche unter Verwendung eines dotierten oder undotierten polykristallinen Siliziums (oder Polysiliziums) gebildet. In einigen Ausführungsformen enthalten die Gate-Bereiche ein Metall, wie zum Beispiel Al, Cu, W, Ti, Ta, TiN, TaN, NiSi, CoSi, andere geeignete leitfähige Materialien oder Kombinationen davon.
  • Bei Vorgang 1204 des Verfahrens 1200 wird ein erster Schaltungszweig gefertigt, wobei der erste Schaltungszweig ein erstes Sicherungselement und eine erste Diode, welche eine Durchkontaktierung aufweist, aufweist. In einigen Ausführungsformen wird der erste Schaltungszweig mit dem ersten Verbindungsende der ersten Programmiervorrichtung verbunden. In einigen Ausführungsformen sind das erste Sicherungselement und die erste Diode in Reihe geschaltet.
  • Zum Beispiel weist in einigen Ausführungsformen unter Bezugnahme auf 3 und 5 der erste Schaltungszweig einen beliebigen der Schaltungszweige CBA - CBD auf, das erste Sicherungselement weist ein beliebiges der Sicherungselemente RA - RD auf, und die erste Diode weist eine beliebige der Dioden DA - DD auf. Zum Beispiel weist in einigen Ausführungsformen unter Bezugnahme auf 2 und 4 der erste Schaltungszweig einen beliebigen der Schaltungszweige CB0 - CB7 auf, das erste Sicherungselement weist ein beliebiges der Sicherungselemente Ro - R7 auf, und die erste Diode weist eine beliebige der Dioden D0- D7 auf.
  • In einigen Ausführungsformen umfasst der Vorgang 1204 ferner zumindest das Bilden einer oder mehrere Durchkontaktierungen in der VG-Schicht oder der VD-Schicht, das Aufbringen von Leitern in der Mo-Metallschicht, das Bilden einer oder mehrerer Durchkontaktierungen in der VIAo-Schicht, das Aufbringen von Leitern in der Mi-Metallschicht, das Bilden einer oder mehrerer Durchkontaktierungen in der VIA1-Schicht, das Aufbringen von Leitern in der M2-Metallschicht, das Bilden einer oder mehrerer Durchkontaktierungen in der VIA2-Schicht und das Aufbringen von Leitern in der M3-Metallschicht.
  • In einigen Ausführungsformen weisen die Durchkontaktierungen in der VG-Schicht oder der VD-Schicht des Verfahrens 1200 mindestens eine der Durchkontaktierungen GLA, GLB, 211A oder 211B auf. In einigen Ausführungsformen weisen die Leiter in der Mo-Metallschicht des Verfahrens 1200 mindestens eine der Wortleitungen WLo oder WL1 oder einen der Leiter 212A oder 212B auf. In einigen Ausführungsformen weisen die Durchkontaktierungen in der VIAo-Schicht des Verfahrens 1200 mindestens eine der Durchkontaktierungen 214A oder 214B auf. In einigen Ausführungsformen weisen die Leiter in der M1-Metallschicht des Verfahrens 1200 mindestens einen der Leiter 215A oder 215B auf. In einigen Ausführungsformen weisen die Leiter in der M2-Metallschicht des Verfahrens 1200 zumindest die Sicherungselemente RA - RD auf. In einigen Ausführungsformen weisen die Leiter in der M3-Metallschicht des Verfahrens 1200 mindestens einen der Leiter (zum Beispiel die Bit-Leitung BL) 219 oder 220 auf.
  • In einigen Ausführungsformen umfasst das Bilden einer oder mehrerer Durchkontaktierungen in der VIA2-Schicht das Bilden einer oder mehrerer der Dioden DA, DB, DC oder DD in 3. In einigen Ausführungsformen weisen die Durchkontaktierungen in der VIA2-Schicht des Verfahrens 1200 mindestens eine der Dioden DA, DB, DC oder DD in 3 oder der Durchkontaktierungen 221A, 221B, 221C oder 221D in 5 auf.
  • In einigen Ausführungsformen umfasst das Bilden einer oder mehrerer Durchkontaktierungen in der VIA1-Schicht das Bilden einer oder mehrerer der Dioden DA, DB, DC oder DD in 5. In einigen Ausführungsformen weisen die Durchkontaktierungen in der VIAi-Schicht des Verfahrens 1200 mindestens eine Durchkontaktierungen 210A, 210B, 210C oder 210D in 3 oder mindestens eine der Dioden DA, DB, DC oder DD in 5 auf.
  • In einigen Ausführungsformen umfassen einer oder mehrere der Vorgänge 1204 oder 1206 (nachfolgend beschrieben) die Verwendung einer Kombination aus Fotolithografie- und Materialentfernungsprozessen zum Bilden von Öffnungen in einer Isolierschicht (nicht gezeigt) über dem Substrat. In einigen Ausführungsformen umfasst der Fotolithografieprozess das Strukturieren eines Fotolacks, wie zum Beispiel eines positiven Fotolacks oder eines negativen Fotolacks. In einigen Ausführungsformen umfasst der Fotolithografieprozess das Bilden einer Hartmaske, einer Antireflexionsstruktur oder einer weiteren geeigneten Fotolithografiestruktur. In einigen Ausführungsformen umfasst der Materialentfernungsprozess einen Nassätzprozess, einen Trockenätzprozess, einen RIE-Prozess, Laserbohren oder einen weiteren geeigneten Ätzprozess. Die Öffnungen werden dann mit leitfähigem Material, zum Beispiel Kupfer, Aluminium, Titan, Nickel, Wolfram oder ein anderes geeignetes leitfähiges Material, gefüllt. In einigen Ausführungsformen werden die Öffnungen unter Verwendung von CVD, PVD, Zerstäubung, ALD oder eines anderen geeigneten Bildungsprozess gefüllt.
  • Bei Vorgang 1206 des Verfahrens 1200 wird ein zweiter Schaltungszweig gefertigt, wobei der zweite Schaltungszweig ein zweites Sicherungselement und eine zweite Diode, welche eine Durchkontaktierung aufweist, aufweist. In einigen Ausführungsformen wird der zweite Schaltungszweig mit dem ersten Verbindungsende der ersten Programmiervorrichtung verbunden. In einigen Ausführungsformen sind das zweite Sicherungselement und die zweite Diode in Reihe geschaltet. In einigen Ausführungsformen sind das erste Sicherungselement und das zweite Sicherungselement in einer ersten Metallschicht angeordnet, welche über oder unter der ersten Diode und der zweiten Diode angeordnet ist.
  • Zum Beispiel weist in einigen Ausführungsformen unter Bezugnahme auf 3 und 5 der zweite Schaltungszweig einen beliebigen der Schaltungszweige CBA - CBD auf, das zweite Sicherungselement weist ein beliebiges der Sicherungselemente RA - RD auf, und die zweite Diode weist eine beliebige der Dioden DA - DD auf. Zum Beispiel weist in einigen Ausführungsformen unter Bezugnahme auf 2 und 4 der zweite Schaltungszweig einen beliebigen der Schaltungszweige CBo - CB7 auf, das zweite Sicherungselement weist ein beliebiges der Sicherungselemente Ro - R7 auf, und die zweite Diode weist eine beliebige der Dioden Do - D7 auf. In einigen Ausführungsformen sind zusätzliche Schaltungszweige, jeder davon aufweisend ein Sicherungselement und eine Diode, mit dem erste Verbindungsende der ersten Programmiervorrichtung verbunden.
  • In einigen Ausführungsformen werden mindestens einer oder mehrere der Vorgänge des Verfahrens 1200 durch das System 1100 von 11 ausgeführt. In einigen Ausführungsformen wird mindestens ein Verfahren, wie zum Beispiel das oben erörterte Verfahren 1200, zur Gänze oder zum Teil durch mindestens ein Fertigungssystem, wie zum Beispiel das System 1100, ausgeführt.
  • Einer oder mehrere der Vorgänge des Verfahrens 1200 wird/werden durch den IC-Fab 1140 (11) ausgeführt, um die IC-Vorrichtung 1160 zu fertigen. In einigen Ausführungsformen wird/werden einer oder mehrere der Vorgänge des Verfahrens 1200 durch Fertigungswerkzeuge 1152 ausgeführt, um den Wafer 1142 zu fertigen.
  • Die beschriebenen Verfahren umfassen Beispielvorgänge, welche jedoch nicht unbedingt in der gezeigten Reihenfolge ausgeführt werden müssen. Im Einklang mit dem Geist und Umfang von Ausführungsformen der Offenbarung können gegebenenfalls Vorgänge hinzugefügt, ersetzt, ihre Reihenfolge verändert und/oder weggelassen werden. Ausführungsformen, welche verschiedene Merkmale und/oder verschiedene Ausführungsformen kombinieren, liegen innerhalb des Umfangs der Offenbarung und sind für durchschnittlich geschulte Fachleute nach der Durchsicht dieser Offenbarung offensichtlich.
  • Ferner weisen verschiedene PMOS- oder NMOS-Transistoren, welche in den 1 - 7 gezeigt sind, einen bestimmten Dotierstofftyp (zum Beispiel Typ N oder Typ P) auf und dienen dem Zweck der Veranschaulichung. Ausführungsformen der Offenbarung sind nicht auf einen bestimmten Transistortyp beschränkt, und einer oder mehrere der in den 1 - 7 gezeigten PMOS- oder NMOS-Transistoren können durch einen entsprechenden Transistor eines anderen Transistortyps/Dotierstofftyps ersetzt werden. Desgleichen dient auch der niedrige oder hohe logische Wert verschiedener Signale, welche in der obigen Beschreibung verwendet worden sind, der Veranschaulichung. Ausführungsformen der Offenbarung sind nicht auf einen bestimmten logischen Wert beim Aktivieren und/oder Deaktivieren eines Signals beschränkt. Das Auswählen verschiedener logischer Werte liegt innerhalb des Umfangs verschiedener Ausführungsformen. Das Auswählen einer anderen Anzahl von Transistoren in den 1 - 7 liegt innerhalb des Umfangs verschiedener Ausführungsformen.
  • Es ist für durchschnittliche geschulte Fachleute leicht zu sehen, dass eine oder mehrere der offenbarten Ausführungsformen einen oder mehrere der oben dargelegten Vorteile erfüllen. Nach dem Durchlesen der voranstehenden Patentschrift sind durchschnittlich geschulte Fachleute in der Lage, verschiedene Änderungen, Ersetzungen von Äquivalenten und verschiedene andere Ausführungsformen vorzunehmen, wie hierin ausführlich offenbart worden ist. Es ist daher vorgesehen, dass der hierauf gewährte Schutz ausschließlich durch die in den abhängigen Ansprüchen und deren Äquivalenten enthaltene Definition beschränkt wird.
  • Ein Aspekt dieser Beschreibung betrifft eine Speicherschaltung, welche eine erste Programmiervorrichtung, einen ersten Schaltungszweig und einen zweiten Schaltungszweig aufweist. Die erste Programmiervorrichtung weist einen ersten Steueranschluss, welcher mit einer ersten Wortleitung gekoppelt ist, und ein erstes Verbindungsende auf. Der erste Schaltungszweig weist eine erste Diode und ein erstes Sicherungselement, welches mit der ersten Diode gekoppelt ist, auf. Der zweite Schaltungszweig weist eine zweite Diode und ein zweites Sicherungselement, welches mit der zweiten Diode gekoppelt ist, auf. Der erste Schaltungszweig und der zweite Schaltungszweig sind mit dem ersten Verbindungsende der ersten Programmiervorrichtung gekoppelt.
  • Ein weiterer Aspekt dieser Beschreibung betrifft eine Speicherschaltung. In einigen Ausführungsformen weist die Speicherschaltung eine Mehrzahl von Programmiervorrichtungen, eine Mehrzahl von Sicherungselementen in einer ersten Metallschicht, eine Mehrzahl von Dioden, welche mit der Mehrzahl von Sicherungselementen gekoppelt sind, und eine Mehrzahl von Wortleitungen, welche sich in eine erste Richtung erstrecken, auf. In einigen Ausführungsformen weist jede der Programmiervorrichtungen der Mehrzahl von Programmiervorrichtungen einen ersten Gate-Anschluss, einen zweiten Anschluss und einen dritten Anschluss auf. In einigen Ausführungsformen ist der zweite Anschluss jeder der Mehrzahl von Programmiervorrichtungen mit mindestens zwei Sicherungselementen der Mehrzahl von Sicherungselementen gekoppelt. In einigen Ausführungsformen weist jede der Dioden der Mehrzahl von Dioden eine entsprechende Durchkontaktierung einer Mehrzahl von Durchkontaktierungen auf. In einigen Ausführungsformen ist jede der Wortleitungen der Mehrzahl von Wortleitungen mit mindestens zwei Programmiervorrichtungen der Mehrzahl von Programmiervorrichtungen gekoppelt.
  • Noch ein weiterer Aspekt dieser Beschreibung betrifft ein Verfahren zum Betreiben einer Speicherschaltung. In einigen Ausführungsformen umfasst das Verfahren das Einschalten einer ersten Programmiervorrichtung und das Einschalten einer ersten Auswahlvorrichtung, wodurch bewirkt wird, dass ein erster Strom durch ein erstes Sicherungselement fließt, wobei das erste Sicherungselement zwischen die erste Auswahlvorrichtung und die erste Programmiervorrichtung geschaltet ist. In einigen Ausführungsformen umfasst das Verfahren das Ausschalten einer zweiten Programmiervorrichtung und das Ausschalten einer zweiten Auswahlvorrichtung, und das Blockieren des ersten Stroms derart, dass er nicht durch ein zweites Sicherungselement fließt, welches zwischen die zweite Auswahlvorrichtung und die erste Programmiervorrichtung geschaltet ist. In einigen Ausführungsformen umfasst das Blockieren des ersten Stroms derart, dass er nicht durch das zweite Sicherungselement, welches zwischen die zweite Auswahlvorrichtung und die erste Programmiervorrichtung geschaltet ist, fließt, das Blockieren des ersten Stroms derart, dass er nicht durch ein drittes Sicherungselement und ein viertes Sicherungselement mit einer Diode fließt, wobei das dritte Sicherungselement zwischen die erste Auswahlvorrichtung und die zweite Programmiervorrichtung geschaltet ist, und das vierte Sicherungselement zwischen die zweite Auswahlvorrichtung und die zweite Programmiervorrichtung geschaltet ist, wobei die Diode mit dem vierten Sicherungselement in Reihe geschaltet ist.
  • Das Vorstehende legt Merkmale verschiedener Ausführungsformen dar, sodass Fachleute die Aspekte der vorliegenden Offenbarung besser verstehen können. Fachleute sollten erkennen, dass sie die vorliegende Offenbarung problemlos als eine Grundlage zum Designen oder Modifizieren anderer Prozesse und Strukturen zum Ausführen derselben Zwecke und/oder Erlangen derselben Vorteile der hierin vorgestellten Ausführungsformen verwenden können. Fachleute sollten ferner erkennen, dass derartige äquivalente Konstruktionen nicht vom Geist und Umfang der vorliegenden Offenbarung abweichen, und dass sie zahlreiche Änderungen, Ersetzungen und Neugestaltungen vornehmen können, ohne vom Geist und Umfang der vorliegenden Offenbarung abzuweichen.
  • ZITATE ENTHALTEN IN DER BESCHREIBUNG
  • Diese Liste der vom Anmelder aufgeführten Dokumente wurde automatisiert erzeugt und ist ausschließlich zur besseren Information des Lesers aufgenommen. Die Liste ist nicht Bestandteil der deutschen Patent- bzw. Gebrauchsmusteranmeldung. Das DPMA übernimmt keinerlei Haftung für etwaige Fehler oder Auslassungen.
  • Zitierte Patentliteratur
    • US 63/034133 [0001]
    • US 9256709 [0110]
    • US 20150278429 [0110]
    • US 20140040838 [0110]
    • US 7260442 [0110]

Claims (20)

  1. Speicherschaltung, aufweisend: eine erste Programmiervorrichtung aufweisend einen ersten Steueranschluss, welcher mit einer ersten Wortleitung gekoppelt ist, und ein erstes Verbindungsende; einen ersten Schaltungszweig, aufweisend: eine erste Diode; und ein erstes Sicherungselement gekoppelt mit der ersten Diode; und einen zweiten Schaltungszweig, aufweisend: eine zweite Diode; und ein zweites Sicherungselement gekoppelt mit der zweiten Diode, wobei der erste Schaltungszweig und der zweite Schaltungszweig mit dem ersten Verbindungsende der ersten Programmiervorrichtung gekoppelt sind.
  2. Speicherschaltung nach Anspruch 1, wobei die erste Programmiervorrichtung aufweist: einen NMOS-Transistor aufweisend eine Source, welche mit einer Referenzspannungsversorgung gekoppelt ist, ein Gate und einen Drain, wobei der erste Steueranschluss einem Gate-Anschluss entspricht, und das erste Verbindungsende dem Drain-Anschluss entspricht.
  3. Speicherschaltung nach Anspruch 1 oder 2, wobei: die erste Diode einer ersten Durchkontaktierung entspricht und die zweite Diode einer zweiten Durchkontaktierung entspricht, und die Speicherschaltung ferner aufweist: einen ersten Leiter in einer ersten Metallschicht, welcher mit dem ersten Verbindungsende der ersten Programmiervorrichtung gekoppelt ist; einen zweiten Leiter in einer zweiten Metallschicht über der ersten Metallschicht; eine dritte Durchkontaktierung, welche zwischen den ersten Leiter und den zweiten Leiter geschaltet ist; einen dritten Leiter in einer dritten Metallschicht über der ersten Metallschicht und der zweiten Metallschicht, wobei der dritte Leiter das erste Sicherungselement aufweist; einen vierten Leiter in der dritten Metallschicht, welcher in einer ersten Richtung vom zweiten Leiter getrennt ist, wobei der vierte Leiter das zweite Sicherungselement aufweist; einen fünften Leiter in einer vierten Metallschicht über der ersten Metallschicht, der zweiten Metallschicht und der dritten Metallschicht; und einen sechsten Leiter in der vierten Metallschicht, welcher in der ersten Richtung vom fünften Leiter getrennt ist.
  4. Speicherschaltung nach Anspruch 3, ferner aufweisend: eine vierte Durchkontaktierung, welche zwischen den zweiten Leiter und den dritten Leiter geschaltet ist; und eine fünfte Durchkontaktierung, welche zwischen den zweiten Leiter und den vierten Leiter geschaltet ist, wobei die erste Durchkontaktierung zwischen den dritten Leiter und den fünften Leiter geschaltet ist, und die zweite Durchkontaktierung zwischen den vierten Leiter und den sechsten Leiter geschaltet ist.
  5. Speicherschaltung nach Anspruch 3, ferner aufweisend: eine vierte Durchkontaktierung, welche zwischen den dritten Leiter und den fünften Leiter geschaltet ist; und eine fünfte Durchkontaktierung, welche zwischen den vierten Leiter und den sechsten Leiter geschaltet ist, wobei die erste Durchkontaktierung zwischen den zweiten Leiter und den dritten Leiter geschaltet ist, und die zweite Durchkontaktierung zwischen den zweiten Leiter und den vierten Leiter geschaltet ist.
  6. Speicherschaltung nach einem der vorstehenden Ansprüche, ferner aufweisend: eine erste Auswahlvorrichtung aufweisend ein zweites Verbindungsende, wobei der erste Schaltungszweig zwischen das erste Verbindungsende der ersten Programmiervorrichtung und das zweite Verbindungsende der ersten Auswahlvorrichtung geschaltet ist; und eine zweite Auswahlvorrichtung aufweisend ein drittes Verbindungsende, wobei der zweite Schaltungszweig zwischen das erste Verbindungsende der ersten Programmiervorrichtung und das dritte Verbindungsende der zweiten Auswahlvorrichtung geschaltet ist.
  7. Speicherschaltung nach Anspruch 6, wobei die erste Diode einer ersten Durchkontaktierung entspricht und die zweite Diode einer zweiten Durchkontaktierung entspricht, und die Speicherschaltung ferner aufweist: eine zweite Programmiervorrichtung, aufweisend einen zweiten Steueranschluss, welcher mit einer zweiten Wortleitung gekoppelt ist, und ein viertes Verbindungsende; einen dritten Schaltungszweig, aufweisend: eine dritte Diode, welche einer dritten Durchkontaktierung entspricht; und ein drittes Sicherungselement gekoppelt mit der dritten Diode; und wobei der dritte Schaltungszweig zwischen das zweite Verbindungsende der ersten Auswahlvorrichtung und das vierte Verbindungsende der zweiten Programmiervorrichtung geschaltet ist; einen vierten Schaltungszweig aufweisend: eine vierte Diode, welche einer vierten Durchkontaktierung entspricht; und ein viertes Sicherungselement gekoppelt mit der vierten Diode, wobei der vierte Schaltungszweig zwischen das dritte Verbindungsende der zweiten Auswahlvorrichtung und das vierte Verbindungsende der zweiten Programmiervorrichtung geschaltet ist.
  8. Speicherschaltung nach einem der vorstehenden Ansprüche, wobei die erste Diode einer ersten Durchkontaktierung entspricht und die zweite Diode einer zweiten Durchkontaktierung entspricht, wobei die erste Diode oder die zweite Diode eine TaOx-Diode aufweist.
  9. Speicherschaltung, aufweisend: eine Mehrzahl von Programmiervorrichtungen, wobei jede der Programmiervorrichtungen der Mehrzahl von Programmiervorrichtungen einen ersten Gate-Anschluss, einen zweiten Anschluss und einen dritten Anschluss aufweist; eine Mehrzahl von Sicherungselementen in einer ersten Metallschicht, wobei der zweite Anschluss jeder der Mehrzahl von Programmiervorrichtungen mit mindestens zwei Sicherungselementen der Mehrzahl von Sicherungselementen gekoppelt ist; eine Mehrzahl von Dioden gekoppelt mit der Mehrzahl von Sicherungselementen, wobei jede der Dioden der Mehrzahl von Dioden eine entsprechende Durchkontaktierung einer Mehrzahl von Durchkontaktierungen aufweist; und eine Mehrzahl von Wortleitungen, welche sich in eine erste Richtung erstrecken, wobei jede der Wortleitungen der Mehrzahl von Wortleitungen mit mindestens zwei Programmiervorrichtungen der Mehrzahl von Programmiervorrichtungen gekoppelt ist.
  10. Speicherschaltung nach Anspruch 9, wobei: die Mehrzahl von Sicherungselementen und die Mehrzahl von Dioden in einer Mehrzahl von Schaltungszweigen gekoppelt sind, wobei jeder der Schaltungszweige der Mehrzahl von Schaltungszweigen eine Diode der Mehrzahl von Dioden, welche mit einem Sicherungselement der Mehrzahl von Sicherungselementen in Reihe geschaltet ist, aufweist; und für jede der Programmiervorrichtungen mindestens zwei Schaltungszweige der Mehrzahl von Schaltungszweigen mit dem zweiten Anschluss jeder der Mehrzahl von Programmiervorrichtungen gekoppelt sind.
  11. Speicherschaltung nach Anspruch 10, ferner aufweisend: eine Mehrzahl von Auswahlvorrichtungen, wobei jede der Auswahlvorrichtungen der Mehrzahl von Auswahlvorrichtungen einen zweiten Gate-Anschluss, einen vierten Anschluss und einen fünften Anschluss aufweist; für jede der Auswahlvorrichtungen mindestens zwei Schaltungszweige der Mehrzahl von Schaltungszweigen mit dem vierten Anschluss jeder der Mehrzahl von Auswahlvorrichtungen gekoppelt sind.
  12. Speicherschaltung nach Anspruch 11, ferner aufweisend: eine Mehrzahl von Bit-Leitungen, welche sich in eine zweite Richtung, welche sich von der ersten Richtung unterscheidet, erstrecken, wobei die Mehrzahl von Bit-Leitungen mit der Mehrzahl von Auswahlvorrichtungen gekoppelt sind.
  13. Speicherschaltung nach Anspruch 11 oder 12, wobei: die jeweils ersten Gate-Anschlüsse eines ersten Satzes von Programmiervorrichtungen der Mehrzahl von Programmiervorrichtungen durch eine erste Wortleitung der Mehrzahl von Wortleitungen miteinander gekoppelt sind; und die jeweils ersten Gate-Anschlüsse eines zweiten Satzes von Programmiervorrichtungen der Mehrzahl von Programmiervorrichtungen durch eine zweite Wortleitung der Mehrzahl von Wortleitungen miteinander gekoppelt sind.
  14. Speicherschaltung nach einem der Ansprüche 11 bis 13, wobei: die Mehrzahl von Programmiervorrichtungen eine Mehrzahl von NMOS-Transistoren aufweist, und für jeden der Mehrzahl von NMOS-Transistoren der zweite Anschluss ein Drain-Anschluss ist; und die Mehrzahl von Auswahlvorrichtungen eine Mehrzahl von PMOS-Transistoren aufweist und für jeden der Mehrzahl von PMOS-Transistoren der vierte Anschluss ein Drain-Anschluss ist.
  15. Speicherschaltung nach Anspruch 13, wobei die Mehrzahl von Schaltungszweigen aufweist: einen ersten Schaltungszweig, welcher zwischen den vierten Anschluss einer ersten Auswahlvorrichtung der Mehrzahl von Auswahlvorrichtungen und den zweiten Anschluss einer ersten Programmiervorrichtung des ersten Satzes von Programmiervorrichtungen geschaltet ist; einen zweiten Schaltungszweig, welcher zwischen den vierten Anschluss einer zweiten Auswahlvorrichtung der Mehrzahl von Auswahlvorrichtungen und den zweiten Anschluss der ersten Programmiervorrichtung des ersten Satzes von Programmiervorrichtungen geschaltet ist; einen dritten Schaltungszweig, welcher zwischen den vierten Anschluss der ersten Auswahlvorrichtung der Mehrzahl von Auswahlvorrichtungen und den zweiten Anschluss einer zweiten Programmiervorrichtung des zweiten Satzes von Programmiervorrichtungen geschaltet ist; und einen vierten Schaltungszweig, welcher zwischen den vierten Anschluss der zweiten Auswahlvorrichtung der Mehrzahl von Auswahlvorrichtungen und den zweiten Anschluss der zweiten Programmiervorrichtung des zweiten Satzes von Programmiervorrichtungen geschaltet ist.
  16. Speicherschaltung nach Anspruch 15, wobei die Mehrzahl von Schaltungszweigen ferner aufweist: einen fünften Schaltungszweig, welcher zwischen den vierten Anschluss einer dritten Auswahlvorrichtung der Mehrzahl von Auswahlvorrichtungen und den zweiten Anschluss einer dritten Programmiervorrichtung des ersten Satzes von Programmiervorrichtungen geschaltet ist; einen sechsten Schaltungszweig, welcher zwischen den vierten Anschluss einer vierten Auswahlvorrichtung der Mehrzahl von Auswahlvorrichtungen und den zweiten Anschluss der dritten Programmiervorrichtung des ersten Satzes von Programmiervorrichtungen geschaltet ist; einen siebten Schaltungszweig, welcher zwischen den vierten Anschluss der dritten Auswahlvorrichtung der Mehrzahl von Auswahlvorrichtungen und den zweiten Anschluss einer vierten Programmiervorrichtung des zweiten Satzes von Programmiervorrichtungen geschaltet ist; und einen achten Schaltungszweig, welcher zwischen den vierten Anschluss der vierten Auswahlvorrichtung der Mehrzahl von Auswahlvorrichtungen und den zweiten Anschluss der vierten Programmiervorrichtung des zweiten Satzes von Programmiervorrichtungen geschaltet ist.
  17. Speicherschaltung nach einem der Ansprüche 9 bis 16, wobei jede der Durchkontaktierungen der Mehrzahl von Durchkontaktierungen zwischen eine Leiterbahn an einer zweiten Metallschicht und ein entsprechendes Sicherungselement der Mehrzahl von Sicherungselementen in der ersten Metallschicht geschaltet ist, wobei die erste Metallschicht unter der zweiten Metallschicht angeordnet ist.
  18. Speicherschaltung nach einem der Ansprüche 9 bis 16, wobei jede der Durchkontaktierungen der Mehrzahl von Durchkontaktierungen zwischen eine Leiterbahn an einer zweiten Metallschicht und ein entsprechendes Sicherungselement der Mehrzahl von Sicherungselementen in der ersten Metallschicht geschaltet ist, wobei die erste Metallschicht über der zweiten Metallschicht angeordnet ist.
  19. Verfahren zum Betreiben einer Speicherschaltung, umfassend: Einschalten einer ersten Programmiervorrichtung und Einschalten einer ersten Auswahlvorrichtung, wodurch bewirkt wird, dass ein erster Strom durch ein erstes Sicherungselement fließt, wobei das erste Sicherungselement zwischen die erste Auswahlvorrichtung und die erste Programmiervorrichtung geschaltet ist; Ausschalten einer zweiten Programmiervorrichtung und Ausschalten einer zweiten Auswahlvorrichtung; und Blockieren des ersten Stroms derart, dass er nicht durch ein zweites Sicherungselement fließt, welches zwischen die zweite Auswahlvorrichtung und die erste Programmiervorrichtung geschaltet ist.
  20. Verfahren nach Anspruch 19, wobei das Blockieren des ersten Stroms derart, dass er nicht durch das zweite Sicherungselement fließt, welches zwischen die zweite Auswahlvorrichtung und die erste Programmiervorrichtung geschaltet ist, umfasst: Blockieren des ersten Stroms derart, dass er nicht durch ein drittes Sicherungselement und ein viertes Sicherungselement mit einer Diode fließt, wobei: das dritte Sicherungselement zwischen die erste Auswahlvorrichtung und die zweite Programmiervorrichtung geschaltet ist; das vierte Sicherungselement zwischen die zweite Auswahlvorrichtung und die zweite Programmiervorrichtung geschaltet ist, wobei die Diode mit dem vierten Sicherungselement in Reihe geschaltet ist.
DE102021101874.9A 2020-06-03 2021-01-28 Speicherschaltung und verfahren zum betreiben derselben Granted DE102021101874A1 (de)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
US202063034133P 2020-06-03 2020-06-03
US63/034,133 2020-06-03
US17/154,576 2021-01-21
US17/154,576 US11791005B2 (en) 2020-06-03 2021-01-21 Memory circuit and method of operating same

Publications (1)

Publication Number Publication Date
DE102021101874A1 true DE102021101874A1 (de) 2021-12-09

Family

ID=77575663

Family Applications (1)

Application Number Title Priority Date Filing Date
DE102021101874.9A Granted DE102021101874A1 (de) 2020-06-03 2021-01-28 Speicherschaltung und verfahren zum betreiben derselben

Country Status (5)

Country Link
US (1) US20230402117A1 (de)
KR (2) KR20210150963A (de)
CN (1) CN113380302B (de)
DE (1) DE102021101874A1 (de)
TW (1) TWI767688B (de)

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7260442B2 (en) 2004-03-03 2007-08-21 Taiwan Semiconductor Manufacturing Co., Ltd. Method and system for mask fabrication process control
US20140040838A1 (en) 2012-08-01 2014-02-06 Taiwan Semiconductor Manufacturing Company, Ltd. Methods For Making A Mask For An Integrated Circuit Design
US20150278429A1 (en) 2014-04-01 2015-10-01 Taiwan Semiconductor Manufacturing Company, Ltd. System and Method for Integrated Circuit Manufacturing
US9256709B2 (en) 2014-02-13 2016-02-09 Taiwan Semiconductor Manufacturing Company, Ltd. Method for integrated circuit mask patterning

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7583554B2 (en) * 2007-03-02 2009-09-01 Freescale Semiconductor, Inc. Integrated circuit fuse array
US7688613B2 (en) * 2007-04-14 2010-03-30 Taiwan Semiconductor Manufacturing Co., Ltd. Method and system for controlling multiple electrical fuses with one program device
KR20100082046A (ko) * 2009-01-08 2010-07-16 창원대학교 산학협력단 비동기식 멀티비트 ｏｔｐ 메모리 셀, 비동기식 멀티비트 ｏｔｐ 메모리 장치, 비동기식 멀티비트 ｏｔｐ 메모리 장치의 프로그램 방법 및 독출 방법
KR101537317B1 (ko) * 2009-01-14 2015-07-16 삼성전자주식회사 멀티레벨 원-타임 프로그래머블 메모리 장치
US8284589B2 (en) * 2010-08-20 2012-10-09 Sandisk 3D Llc Single device driver circuit to control three-dimensional memory element array
CN104464816B (zh) * 2013-09-21 2019-03-01 上峰科技股份有限公司 单次可编程记忆体及其操作方法和编程方法以及电子系统
JP5756971B1 (ja) * 2014-10-31 2015-07-29 株式会社フローディア アンチヒューズメモリおよび半導体記憶装置
CN106653081B (zh) * 2015-11-02 2020-04-10 中芯国际集成电路制造(北京)有限公司 电可编程熔丝单元、阵列以及存储单元
US10153288B2 (en) * 2016-05-31 2018-12-11 Taiwan Semiconductor Manufacturing Company Limited Double metal layout for memory cells of a non-volatile memory
US10325906B2 (en) * 2016-09-23 2019-06-18 Taiwan Semiconductor Manufacturing Company, Ltd. ESD testing structure, method of using same and method of forming same
US10438025B2 (en) * 2016-10-04 2019-10-08 Taiwan Semiconductor Manufacturing Co., Ltd. Self-destruct SRAM-based authentication circuit

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7260442B2 (en) 2004-03-03 2007-08-21 Taiwan Semiconductor Manufacturing Co., Ltd. Method and system for mask fabrication process control
US20140040838A1 (en) 2012-08-01 2014-02-06 Taiwan Semiconductor Manufacturing Company, Ltd. Methods For Making A Mask For An Integrated Circuit Design
US9256709B2 (en) 2014-02-13 2016-02-09 Taiwan Semiconductor Manufacturing Company, Ltd. Method for integrated circuit mask patterning
US20150278429A1 (en) 2014-04-01 2015-10-01 Taiwan Semiconductor Manufacturing Company, Ltd. System and Method for Integrated Circuit Manufacturing

Also Published As

Publication number Publication date
CN113380302B (zh) 2024-04-05
KR102639010B1 (ko) 2024-02-20
KR20230106553A (ko) 2023-07-13
US20230402117A1 (en) 2023-12-14
CN113380302A (zh) 2021-09-10
KR20210150963A (ko) 2021-12-13
TW202213358A (zh) 2022-04-01
TWI767688B (zh) 2022-06-11

Similar Documents

Publication Publication Date Title
DE102019101570B4 (de) Layout, struktur, system und verfahren eines integrierten schaltkreises
DE102019118022B4 (de) Integrierter schaltkreis und verfahren zu seiner herstellung
DE102019120605B4 (de) Speicherschaltung und verfahren zu deren herstellung
DE102019117778A1 (de) Speicherzellenschaltung und verfahren zu derer herstellung
DE102021100336A1 (de) Speichervorrichtung, ic-bauteil und verfahren
DE102019116952B4 (de) Integrierte-schaltkreis-struktur, layout-schaubild-verfahren und system
DE102020100119B4 (de) Halbleiter-bauelement mit antifuse-zelle
DE102021110414A1 (de) Vier-cpp-breite speicherzelle mit vergrabenem leistungsgitter und verfahren zu deren herstellung
DE102019121157A1 (de) Transfer-gate-struktur, layout, verfahren und system
DE102020127462B4 (de) Halbleitervorrichtung und verfahren zu ihrer herstellung
DE102020134374A1 (de) Speichervorrichtung, integrierter-schaltkreis-vorrichtung und verfahren
DE102021119369B4 (de) Pegelverschiebungsschaltkreis und verfahren
DE102023100725A1 (de) Ic-logikbauteil, layout, system und verfahren
DE102021101874A1 (de) Speicherschaltung und verfahren zum betreiben derselben
DE102020132547A1 (de) Speichervorrichtung, ic-bauteil und verfahren
DE102021111423B4 (de) Halbleitervorrichtung und Verfahren zu ihrer Herstellung
DE102021109480A1 (de) Speichervorrichtung
DE102021100627A1 (de) Integrierte schaltungsvorrichtung und verfahren
DE102021106752B4 (de) Speichervorichtung, integrierte schaltungsvorrichtung und verfahren
US11791005B2 (en) Memory circuit and method of operating same
DE102019114436A1 (de) Efuse-schaltung, verfahren, aufbau und struktur
DE102019121309A1 (de) Halbleiter- Vorrichtung, einschließlich Sicherungszellenstruktur
DE102021109463B4 (de) Halbleiterbauelement und verfahren
DE102020124606A1 (de) Integriertes schaltungslayout, verfahren, struktur und system
DE102020125839A1 (de) Integrierter schaltkreis und verfahren zu seiner bildung

Legal Events

Date Code Title Description
R012 Request for examination validly filed
R016 Response to examination communication
R016 Response to examination communication
R018 Grant decision by examination section/examining division