CN106653081B - 电可编程熔丝单元、阵列以及存储单元 - Google Patents

电可编程熔丝单元、阵列以及存储单元 Download PDF

Info

Publication number
CN106653081B
CN106653081B CN201510731242.2A CN201510731242A CN106653081B CN 106653081 B CN106653081 B CN 106653081B CN 201510731242 A CN201510731242 A CN 201510731242A CN 106653081 B CN106653081 B CN 106653081B
Authority
CN
China
Prior art keywords
programmable fuse
electrically programmable
bit line
nmosfet
read
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201510731242.2A
Other languages
English (en)
Other versions
CN106653081A (zh
Inventor
杨家奇
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Manufacturing International Shanghai Corp
Semiconductor Manufacturing International Beijing Corp
Original Assignee
Semiconductor Manufacturing International Shanghai Corp
Semiconductor Manufacturing International Beijing Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Manufacturing International Shanghai Corp, Semiconductor Manufacturing International Beijing Corp filed Critical Semiconductor Manufacturing International Shanghai Corp
Priority to CN201510731242.2A priority Critical patent/CN106653081B/zh
Priority to EP16196134.7A priority patent/EP3163580B1/en
Priority to US15/336,365 priority patent/US9754680B2/en
Publication of CN106653081A publication Critical patent/CN106653081A/zh
Application granted granted Critical
Publication of CN106653081B publication Critical patent/CN106653081B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11CSTATIC STORES
    • G11C17/00Read-only memories programmable only once; Semi-permanent stores, e.g. manually-replaceable information cards
    • G11C17/14Read-only memories programmable only once; Semi-permanent stores, e.g. manually-replaceable information cards in which contents are determined by selectively establishing, breaking or modifying connecting links by permanently altering the state of coupling elements, e.g. PROM
    • G11C17/18Auxiliary circuits, e.g. for writing into memory
    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11CSTATIC STORES
    • G11C17/00Read-only memories programmable only once; Semi-permanent stores, e.g. manually-replaceable information cards
    • G11C17/14Read-only memories programmable only once; Semi-permanent stores, e.g. manually-replaceable information cards in which contents are determined by selectively establishing, breaking or modifying connecting links by permanently altering the state of coupling elements, e.g. PROM
    • G11C17/16Read-only memories programmable only once; Semi-permanent stores, e.g. manually-replaceable information cards in which contents are determined by selectively establishing, breaking or modifying connecting links by permanently altering the state of coupling elements, e.g. PROM using electrically-fusible links

Landscapes

  • Semiconductor Memories (AREA)
  • Read Only Memory (AREA)
  • Design And Manufacture Of Integrated Circuits (AREA)

Abstract

本发明公开了电可编程熔丝单元、阵列以及存储单元。电可编程熔丝单元包括:电可编程熔丝、第一二极管和第二二极管。电可编程熔丝包括:第一端和第二端。第一二极管的负极连接电可编程熔丝的第一端,第一二极管的正极连接写操作位线。第二二极管的负极连接电可编程熔丝的第一端,第二二极管的正极连接读操作位线。其中,电可编程熔丝的第二端连接至共享NMOSFET的漏极,该共享NMOSFET的栅极连接字线,该共享NMOSFET的源极接地。也可以将第一二极管和第二二极管合并成一个PNP型晶体管。由于每一行的电可编程熔丝单元使用一个共享的NMOSFET,因此可以减小器件尺寸。

Description

电可编程熔丝单元、阵列以及存储单元
技术领域
本发明涉及半导体领域,特别涉及电可编程熔丝单元、阵列以及存储单元。
背景技术
在传统的eFuse(电可编程熔丝)阵列中,为了实现兼容性等,在eFuse阵列中的所有器件都是核心器件。以28纳米为例,其核心器件可以用最小28纳米尺寸的器件。现有技术中有一些方法可以用来克服eFuse阵列的高编程电压:(1)如果编程电压不是很高,例如小于核心电压的2倍,可以通过限制编程次数来解决这个问题。由于eFuse是一次编程器件,所以这已经不是问题;(2)当编程电压太高时,可以使用LDO(Low dropout regulator,低压差线性稳压器)来将电压降低到可以接受的程度。但是由于增加了具有高电流的LDO,因此高编程电压造成器件面积大。
eFuse单元可以由电可编程熔丝和NMOS连接组成。这里的NMOS可以采用HVNMOS(高压NMOS)。施加到HVNMOS的栅极电压等于编程电压,这造成NMOS面积越小,编程电压越大,因此可以减小eFuse单元的尺寸。但是由于HVNMOS面积大于核心器件,造成这样的eFuse阵列的外围电路将变得比较大。然而,对于低容量的eFuse阵列,LDO占主导地位;对于高容量的eFuse阵列,eFuse单元尺寸占主导地位,因此总的尺寸还是节省许多。
由于流过非烧断eFuse单元的电流及其持续时间必须小于最大读操作电流以及该最大读操作电流的持续时间,因此这将限制读操作的次数。
对于前面提及的带有HVNMOS的eFuse单元,存储在位线中的高电压将影响读操作的最大次数和位线的长度(即位线电容)。通过使用核心器件很难减小外围电路,这是因为外围电路包括:字线驱动器、通过栅极及其驱动器、PMOS开关及其驱动器,以及电平转换器等。现有技术中仍然使用LDO的解决方案来克服高容量和高编程电压对可靠性和面积的影响。
发明内容
本发明需要解决的一个技术问题是:减小现有的eFuse单元阵列的面积。
根据本发明的第一方面,提供了一种电可编程熔丝单元,包括:电可编程熔丝、第一二极管和第二二极管;所述电可编程熔丝包括:第一端和第二端;所述第一二极管的负极连接所述电可编程熔丝的第一端,所述第一二极管的正极连接写操作位线;所述第二二极管的负极连接所述电可编程熔丝的第一端,所述第二二极管的正极连接读操作位线;其中,所述电可编程熔丝的第二端连接至共享NMOSFET的漏极,所述共享NMOSFET的栅极连接字线,所述共享NMOSFET的源极接地。
在一些实施例中,所述电可编程熔丝单元还包括:读操作MOSFET,设置在所述第二二极管与所述读操作位线之间;其中,所述读操作MOSFET的栅极连接读操作控制线。
在一些实施例中,所述读操作MOSFET为读操作NMOSFET;其中,所述读操作NMOSFET的源极连接所述第二二极管的正极,所述读操作NMOSFET的漏极连接所述读操作位线。
在一些实施例中,所述读操作MOSFET为读操作PMOSFET;其中,所述读操作PMOSFET的漏极连接所述第二二极管的正极,所述读操作PMOSFET的源极连接所述读操作位线。
根据本发明的第二方面,提供了一种电可编程熔丝单元阵列,包括:n×m个如前所述电可编程熔丝单元和n个共享NMOSFET;n≥1,且为正整数;m≥1,且为正整数;其中,第i行的电可编程熔丝单元的电可编程熔丝的第二端连接至第i个共享NMOSFET的漏极,所述第i个共享NMOSFET的栅极连接第i条字线,以及所述第i个共享NMOSFET的源极接地;1≤i≤n,且i为正整数;第j列的电可编程熔丝单元的第一二极管的正极连接第j条写操作位线;1≤j≤m,且j为正整数。
根据本发明的第三方面,提供了一种存储单元,包括:如前所述电可编程熔丝单元阵列、字线译码器、写操作位线译码器以及m个位线PMOSFET;其中,所述字线译码器的第i个输出端通过字线连接第i个共享NMOSFET的栅极;第j个位线PMOSFET的漏极通过第j条写操作位线连接第j列的电可编程熔丝单元的第一二极管的正极,所述第j个位线PMOSFET的源极连接写操作电源,所述第j个位线PMOSFET的栅极连接至所述写操作位线译码器的第j个输出端。
在一些实施例中,在各个电可编程熔丝单元的第二二极管与相应的读操作位线之间设置读操作MOSFET,所述读操作MOSFET的栅极连接读操作控制线;所述读操作位线连接读操作电源。
在一些实施例中,所述存储单元还包括:读操作单元,其输出端连接对应的读操作控制线,通过所述对应的读操作控制线输出选通信号至对应的读操作MOSFET的栅极,以选通所述对应的读操作MOSFET。
根据本发明的第四方面,提供了一种电可编程熔丝单元,包括:PNP型晶体管和电可编程熔丝;所述电可编程熔丝包括:第一端和第二端;所述PNP型晶体管包括:N型区域,以及分别邻接在所述N型区域两边的第一P型区域和第二P型区域;所述N型区域连接所述电可编程熔丝的第一端,所述第一P型区域连接写操作位线,所述第二P型区域连接读操作位线;其中,所述电可编程熔丝的第二端连接至共享NMOSFET的漏极,所述共享NMOSFET的栅极连接字线,所述共享NMOSFET的源极接地。
在一些实施例中,所述电可编程熔丝单元还包括:读操作MOSFET,设置在所述PNP型晶体管的第二P型区域与所述读操作位线之间;其中,所述读操作MOSFET的栅极连接读操作控制线。
在一些实施例中,所述读操作MOSFET为读操作NMOSFET;其中,所述读操作NMOSFET的源极连接所述第二P型区域,所述读操作NMOSFET的漏极连接所述读操作位线。
在一些实施例中,所述读操作MOSFET为读操作PMOSFET;其中,所述读操作PMOSFET的漏极连接所述第二P型区域,所述读操作PMOSFET的源极连接所述读操作位线。
根据本发明的第五方面,提供了一种电可编程熔丝单元阵列,包括:n×m个如前所述电可编程熔丝单元和n个共享NMOSFET;n≥1,且为正整数;m≥1,且为正整数;其中,第i行的电可编程熔丝单元的电可编程熔丝的第二端连接至第i个共享NMOSFET的漏极,所述第i个共享NMOSFET的栅极连接第i条字线,以及所述第i个共享NMOSFET的源极接地;1≤i≤n,且i为正整数;第j列的电可编程熔丝单元的第一P型区域连接第j条写操作位线;1≤j≤m,且j为正整数。
根据本发明的第六方面,提供了一种存储单元,包括:如前所述电可编程熔丝单元阵列、字线译码器、写操作位线译码器以及m个位线PMOSFET;其中,所述字线译码器的第i个输出端通过字线连接第i个共享NMOSFET的栅极;第j个位线PMOSFET的漏极通过第j条写操作位线连接第j列的电可编程熔丝单元的第一P型区域,所述第j个位线PMOSFET的源极连接写操作电源,所述第j个位线PMOSFET的栅极连接至所述写操作位线译码器的第j个输出端。
在一些实施例中,在各个电可编程熔丝单元的第二P型区域与相应的读操作位线之间设置读操作MOSFET,所述读操作MOSFET的栅极连接读操作控制线;所述读操作位线连接读操作电源。
在一些实施例中,所述存储单元还包括:读操作单元,其输出端连接对应的读操作控制线,通过所述对应的读操作控制线输出选通信号至对应的读操作MOSFET的栅极,以选通所述对应的读操作MOSFET。
本发明中,去掉了现有技术中每个eFuse单元中的NMOS(该NMOS占据了器件大部分面积),而使得每一行的电可编程熔丝单元(即利用同一字线的电可编程熔丝单元)使用一个共享的NMOSFET(例如HVNMOS)。虽然每个电可编程熔丝单元增加的两个二极管,但是整体来看,电可编程熔丝单元阵列的总体面积得到减小,从而可以减小器件尺寸。也将两个二极管合并成一个PNP型晶体管,可以进一步简化结构并减小面积。
通过以下参照附图对本发明的示例性实施例的详细描述,本发明的其它特征及其优点将会变得清楚。
附图说明
构成说明书的一部分的附图描述了本发明的实施例,并且连同说明书一起用于解释本发明的原理。
参照附图,根据下面的详细描述,可以更加清楚地理解本发明,其中:
图1是示意性地示出根据本发明一些实施例的电可编程熔丝单元阵列的电路连接图。
图2是示意性地示出根据本发明另一些实施例的电可编程熔丝单元阵列的电路连接图。
图3是示意性地示出根据本发明一些实施例的存储单元的电路连接图。
图4是示意性地示出根据本发明另一些实施例的电可编程熔丝单元阵列的电路连接图。
图5是示意性地示出根据本发明另一些实施例的电可编程熔丝单元阵列的电路连接图。
具体实施方式
现在将参照附图来详细描述本发明的各种示例性实施例。应注意到:除非另外具体说明,否则在这些实施例中阐述的部件和步骤的相对布置、数字表达式和数值不限制本发明的范围。
同时,应当明白,为了便于描述,附图中所示出的各个部分的尺寸并不是按照实际的比例关系绘制的。
以下对至少一个示例性实施例的描述实际上仅仅是说明性的,决不作为对本发明及其应用或使用的任何限制。
对于相关领域普通技术人员已知的技术、方法和设备可能不作详细讨论,但在适当情况下,所述技术、方法和设备应当被视为授权说明书的一部分。
在这里示出和讨论的所有示例中,任何具体值应被解释为仅仅是示例性的,而不是作为限制。因此,示例性实施例的其它示例可以具有不同的值。
应注意到:相似的标号和字母在下面的附图中表示类似项,因此,一旦某一项在一个附图中被定义,则在随后的附图中不需要对其进行进一步讨论。
图1是示意性地示出根据本发明一些实施例的电可编程熔丝单元阵列的电路连接图。该电可编程熔丝单元阵列10包括:n×m个电可编程熔丝单元。下面以电可编程熔丝单元111为例详细介绍本发明一些实施例的电可编程熔丝单元。
如图1所示,电可编程熔丝单元111可以包括:电可编程熔丝1110、第一二极管1111和第二二极管1112。该电可编程熔丝1110包括:第一端11101和第二端11102。第一二极管1111的负极连接电可编程熔丝1110的第一端11101,第一二极管1111的正极连接写操作位线BL1。第二二极管1112的负极连接电可编程熔丝1110的第一端11101,第二二极管1112的正极连接读操作位线BL_RD11。电可编程熔丝1110的第二端11102连接至共享NMOSFET(N型金属氧化物半导体场效应晶体管)1114的漏极,该共享NMOSFET 1114的栅极连接字线WL1,该共享NMOSFET 1114的源极接地。图1中的其他电可编程熔丝单元与电可编程熔丝单元111类似,这里不再一一赘述。
在本发明的上述实施例中,去掉了现有技术中每个eFuse单元中的NMOS(该NMOS占据了器件大部分面积),而使得每一行的电可编程熔丝单元(即利用同一字线的电可编程熔丝单元)使用一个共享的NMOSFET(例如HVNMOS)。虽然每个电可编程熔丝单元增加的两个二极管,但是整体来看,电可编程熔丝单元阵列的总体面积得到减小,从而可以减小器件尺寸。
在一些实施例中,核心器件的中心电压可以为1.05V,超过1.26V可能会有可靠性的问题,例如中心电压1.8V的器件不能作为核心器件,由于在读操作时中心电压为1.05V,所以二极管以及其他相关联的电路均可以使用核心器件来代替,因此这也可以显著减小器件面积。
当进行写操作时,例如对电可编程熔丝单元111进行写操作,则第一条写操作位线BL1连接高电平,第一条字线WL1连接高电平,则共享NMOSFET 1114导通,有写操作电流流过写操作位线BL1、第一二极管1111、电可编程熔丝1110和共享NMOSFET 1114。流过电可编程熔丝1110的电流将电可编程熔丝1110“烧断”(这里“烧断”是指电可编程熔丝的阻值增加几个量级),从而可以认为在电可编程熔丝单元111中存储了数字“1”。其他电可编程熔丝单元的写操作类似,这里不再一一赘述。在写操作时,需要电流流经电可编程熔丝的方向是固定的,以产生电子迁移(Electron Migration,EM)效应。利用第一二极管的单向导通特性,使得电流流经的方向无论何时均是所需要的固定方向。
当进行写操作时,有些电可编程熔丝不需要进行写操作,这时第一二极管可以抑制反向电流,例如如图1所示,假如电可编程熔丝单元111需要写操作而电可编程熔丝单元11j(例如j等于2)不需要进行写操作,这时写操作电流流经写操作位线BL1、第一二极管1111、电可编程熔丝1110,如果电可编程熔丝单元11j中没有设置第一二极管,并且如果写操作电压例如是5V,则第j条写操作位线BLj将与电可编程熔丝1110的第二端11102的电位一样,例如均为1V;所以如果对电可编程熔丝单元111的写操作不是第一次写操作,则由于第j条写操作位线BLj电位为1V,造成经过电可编程熔丝1110的写操作电流将经过连线流入电可编程熔丝单元11j的电可编程熔丝,从而对电可编程熔丝单元11j的电可编程熔丝造成损坏,而由于电可编程熔丝单元11j中设置了第一二极管,因此第j条写操作位线BLj的电位不与第二端11102的电位一样,而可以保持在初始状态,可以防止对不需要烧断的电可编程熔丝造成损坏。
当进行读操作时,例如对电可编程熔丝单元111进行读操作,则第一条读操作位线BL_RD11连接高电平,第一条字线WL1连接高电平,则共享NMOSFET 1114导通,有读操作电流流过读操作位线BL_RD11、第二二极管1112、电可编程熔丝1110和共享NMOSFET1114。通过使得该读操作电流流经电可编程熔丝,可以获得该电可编程熔丝的电阻,从而得到该电可编程熔丝是否已经“烧断”,从而读出电可编程熔丝单元存储的是“1”还是“0”。由于读操作电流可以很小,因此对于没有存储“1”的电可编程熔丝单元,不会将电可编程熔丝“烧断”。例如,若写操作电流是100个单位,那么读操作的最大电流约10个单位,保证测量时不损坏的最大电流大约是1个单位,所以只要保证在读操作时的最大电流不大于测量电流,就可以无限次地读取资料。
在读操作时,可编程熔丝单元阵列是一个记忆体阵列,同一条位线连接多个可编程熔丝单元。在读操作时,现有技术中的单元阵列连接一条长的金属线电容(串接可编程熔丝单元)以及很多单元里的下拉NMOS。本发明中利用第一二极管单向导通的特性,截断了金属线电容和其他单元里的下拉NMOS。由于电容减少,所以读操作的速度可以加快。
在本发明中,在写操作时,由于第一二极管是导通的,而第二二极管是反向无法导通的,因此不会经过读操作的路径去干扰到其他的可编程熔丝单元。反之在读操作时,第二二极管是导通的,而第一二极管是反向无法导通的,因此不会经过写操作的路径去干扰到其他的可编程熔丝单元。
图2是示意性地示出根据本发明另一些实施例的电可编程熔丝单元阵列的电路连接图。电可编程熔丝单元阵列20包括:n×m个电可编程熔丝单元。
如图2所示,以电可编程熔丝单元211为例,电可编程熔丝单元211可以包括:电可编程熔丝1110、第一二极管1111和第二二极管1112。电可编程熔丝单元211还可以包括:读操作MOSFET 2115,设置在第二二极管1112与读操作位线BL_RD11之间。其中,该读操作MOSFET 2115的栅极连接读操作控制线RD11。图2中的其他电可编程熔丝单元与电可编程熔丝单元211类似,也设置了读操作MOSFET,这里不再一一赘述。
在一些实施例中,读操作MOSFET为读操作NMOSFET(例如如图2所示)。其中,读操作NMOSFET的源极连接第二二极管(例如第二二极管1112)的正极,读操作NMOSFET的漏极连接读操作位线(例如读操作位线BL_RD11)。
在另一些实施例中,读操作MOSFET为读操作PMOSFET。其中,读操作PMOSFET的漏极连接第二二极管(例如第二二极管1112)的正极,读操作PMOSFET的源极连接读操作位线(例如读操作位线BL_RD11)。
在本发明的上述实施例中,虽然在每个电可编程熔丝单元中设置了读操作MOSFET,但是由于每一行电可编程熔丝单元使用一个共享的NMOSFET,使得对于整个阵列来说,总体的面积依然要小于现有技术中的阵列面积。增加的读操作MOSFET可以用来选择需要读取的电可编程熔丝单元。
本发明的实施例中,将现有技术中的HVNMOS减小为本发明的读操作MOSFET,(例如,与高速静态储存器相类似的NMOS)。现有技术中读速度比较缓慢的原因是由于字线负载(例如字线NMOS/HVNMOS)太大,造成开启时间太慢。而本发明中将原来的HVNMOS减小,并且读电流比较大(下拉HVNMOS比较大),可以得到比高速静态储存器更快的速度。
在读操作时,读操作位线连接高电平,字线连接高电平,当对需要读取的电可编程熔丝单元进行读操作时,例如当需要对电可编程熔丝单元211进行读操作时,若读操作MOSFET为读操作NMOSFET,可以使读操作控制线RD11连接高电平,以选通读操作NMOSFET,从而使读操作电流流过可编程熔丝1110;若读操作MOSFET为读操作PMOSFET,可以使读操作控制线RD11连接低电平,以选通读操作PMOSFET,从而使得读操作电流流过可编程熔丝1110,从而实现读操作。
本发明一些实施例的电可编程熔丝单元阵列(例如,如图1所示的电可编程熔丝单元阵列10或者如图2所示的电可编程熔丝单元阵列20)可以包括:n×m个前面所述电可编程熔丝单元和n个共享NMOSFET;n≥1,且为正整数;m≥1,且为正整数,如图1或图2所示。其中,第i行的电可编程熔丝单元的电可编程熔丝的第二端连接至第i个共享NMOSFET的漏极。该第i个共享NMOSFET的栅极连接第i条字线WLi,以及该第i个共享NMOSFET的源极接地;1≤i≤n,且i为正整数。第j列的电可编程熔丝单元的第一二极管的正极连接第j条写操作位线BLj;1≤j≤m,且j为正整数。
如图1或图2所示,每一行的电可编程熔丝单元经一个共享NMOSFET连接同一条字线,每一列的电可编程熔丝单元连接同一条写操作位线。通过使得某一条字线和某一条写操作位线均连接高电平,以对连接该条字线和该条写操作位线的电可编程熔丝单元进行写操作。
图3是示意性地示出根据本发明一些实施例的存储单元的电路连接图。如图3所示,存储单元30包括:电可编程熔丝单元阵列(包括n×m个电可编程熔丝单元组成的阵列301和n个共享NMOSFET,例如共享NMOSFET 3051至305n等)、字线译码器302、写操作位线译码器303以及m个位线PMOSFET(例如位线PMOSFET 3041至304m等)。
在一些实施例中,对于这里的n×m个电可编程熔丝单元,每个电可编程熔丝单元包含:电可编程熔丝、第一二极管和第二二极管。字线译码器302的第i个输出端通过字线WLi连接第i个共享NMOSFET的栅极(1≤i≤n,且i为正整数)。第j个位线PMOSFET304j的漏极通过第j条写操作位线BLj连接第j列的电可编程熔丝单元的第一二极管(图3中未示出)的正极(1≤j≤m,且j为正整数)。该第j个位线PMOSFET 304j的源极连接写操作电源VDD。该第j个位线PMOSFET 304j的栅极连接至写操作位线译码器303的第j个输出端。
在进行写操作时,例如对连接第i条字线WLi和第j条写操作位线BLj的电可编程熔丝单元执行写操作,写操作位线译码器303的第j个输出端输出低电平至第j个位线PMOSFET304j的栅极,使得该第j个位线PMOSFET 304j的源极和漏极导通;并且字线译码器302的第i个输出端输出高电平至第i个共享NMOSFET的栅极,使得该第i个共享NMOSFET的源极和漏极导通,从而实现对所期望的电可编程熔丝单元的写操作。
在一些实施例中,在图3中可以采用图2所示的电可编程熔丝单元阵列20。即在各个电可编程熔丝单元的第二二极管与相应的读操作位线之间设置读操作MOSFET(图3中未示出),该读操作MOSFET的栅极连接读操作控制线(例如读操作控制线RD11至RDnm等);读操作位线连接读操作电源(图3中未示出),用来为读操作位线提供高电平。
如图3所示,存储单元30还可以包括:读操作单元306,其输出端连接对应的读操作控制线(例如每个输出端分别连接读操作控制线RD11至RDnm中的每一个),通过对应的读操作控制线输出选通信号至对应的读操作MOSFET的栅极,以选通该读操作MOSFET,并且字线译码器向所期望的共享NMOSFET输出高电平,从而可以使得读操作电流经过被选通的读操作MOSFET并且流经对应的电可编程熔丝,以进行读操作。
在另一些实施例中,在图3中也可以采用图1所示的电可编程熔丝单元阵列10。存储单元30也可以包括:读操作单元。该读操作单元的输出端可以连接对应的读操作位线,当需要读取哪个电可编程熔丝单元时,则向对应的读操作位线输出读操作电流,并且字线译码器向对应的共享NMOSFET输出高电平,以进行读操作。
本领域技术人员应该明白,本发明的存储单元还可以包括其他部件,例如PMOS驱动器、共享NMOSFET驱动器、通过门电路(Pass Gate)以及控制电路等。为了避免遮蔽本发明的构思,没有描述本领域所公知的一些细节。本领域技术人员根据上面的描述,完全可以明白如何连接这些部件以及实施这里公开的技术方案。
图4是示意性地示出根据本发明另一些实施例的电可编程熔丝单元阵列的电路连接图。该电可编程熔丝单元阵列40包括:n×m个电可编程熔丝单元。下面以电可编程熔丝单元411为例详细介绍本发明另一些实施例的电可编程熔丝单元。
如图4所示,电可编程熔丝单元411包括:PNP型晶体管4111和电可编程熔丝4110。电可编程熔丝4110包括:第一端41101和第二端41102。PNP型晶体管4111包括:N型区域41113,以及分别邻接在N型区域41113两边的第一P型区域41111和第二P型区域41112(第一P型区域与第二P型区域不邻接)。N型区域41113连接电可编程熔丝4110的第一端41101。第一P型区域41111连接写操作位线BL1。第二P型区域41112连接读操作位线BL_RD11。其中,电可编程熔丝4110的第二端41102连接至共享NMOSFET 4114的漏极,该共享NMOSFET 4114的栅极连接字线WL1,该共享NMOSFET 4114的源极接地。图4中的其他电可编程熔丝单元与电可编程熔丝单元411类似,这里不再一一赘述。
在该实施例中,将前面实施例中的第一二极管和第二二极管合并为一个PNP型晶体管(可以看作第一二极管和第二二极管使用一个共同的N型区域),可以使得器件的结构进一步简化,面积也可以进一步减小,并且可以获得与使用第一二极管和第二二极管类似的效果。
本领域技术人员应该明了,由于这里第一P型区域与N型区域形成的PN结对应于前面所述的第一二极管,第二P型区域与N型区域形成的PN结对应于前面所述的第二二极管,因此前面关于使用第一二极管和第二二极管的电可编程熔丝单元所分别进行的写操作、读操作以及所获得的效果同样适用于这里使用PNP型晶体管的电可编程熔丝单元,这里不再一一赘述。
图5是示意性地示出根据本发明另一些实施例的电可编程熔丝单元阵列的电路连接图。电可编程熔丝单元阵列50包括:n×m个电可编程熔丝单元。
如图5所示,以电可编程熔丝单元511为例,电可编程熔丝单元511可以包括:PNP型晶体管4111和电可编程熔丝4110。电可编程熔丝单元511还可以包括:读操作MOSFET 5115,设置在PNP型晶体管4111的第二P型区域41112与读操作位线BL_RD11之间;其中,读操作MOSFET 5115的栅极连接读操作控制线RD11。图5中的其他电可编程熔丝单元与电可编程熔丝单元511类似,也设置了读操作MOSFET,这里不再一一赘述。
在一些实施例中,读操作MOSFET为读操作NMOSFET(例如如图5所示)。其中,读操作NMOSFET的源极连接第二P型区域(例如第二P型区域41112),该读操作NMOSFET的漏极连接读操作位线(例如读操作位线BL_RD11)。
在另一些实施例中,读操作MOSFET为读操作PMOSFET。其中,读操作PMOSFET的漏极连接第二P型区域(例如第二P型区域41112),该读操作PMOSFET的源极连接读操作位线(例如读操作位线BL_RD11)。
在本发明的上述实施例中,虽然在每个电可编程熔丝单元中设置了读操作MOSFET,但是由于每一行电可编程熔丝单元使用一个共享的NMOSFET,使得对于整个阵列来说,总体的面积依然要小于现有技术中的阵列面积。增加的读操作MOSFET可以用来选择需要读取的电可编程熔丝单元。
关于利用读操作MOSFET 5115来执行读操作的方法与前面利用读操作MOSFET2115的方法类似,这里不再赘述。
本发明另一些实施例的电可编程熔丝单元阵列(例如,如图4所示的电可编程熔丝单元阵列40或者如图5所示的电可编程熔丝单元阵列50)可以包括:n×m个如前所述电可编程熔丝单元和n个共享NMOSFET;n≥1,且为正整数;m≥1,且为正整数。其中,第i行的电可编程熔丝单元的电可编程熔丝的第二端连接至第i个共享NMOSFET的漏极。该第i个共享NMOSFET的栅极连接第i条字线WLi,以及该第i个共享NMOSFET的源极接地;1≤i≤n,且i为正整数。第j列的电可编程熔丝单元的第一P型区域连接第j条写操作位线BLj;1≤j≤m,且j为正整数。
如图4或图5所示,每一行的电可编程熔丝单元经一个共享NMOSFET连接同一条字线,每一列的电可编程熔丝单元连接同一条写操作位线。通过使得某一条字线和某一条写操作位线均连接高电平,以对连接该条字线和该条写操作位线的电可编程熔丝单元进行写操作。
在前面描述的存储单元30的实施例中,对于n×m个电可编程熔丝单元,每个电可编程熔丝单元包含:电可编程熔丝、第一二极管和第二二极管。
在另一些实施例中,对于n×m个电可编程熔丝单元,每个电可编程熔丝单元包含:PNP型晶体管和电可编程熔丝,可以得到另一些实施例的存储单元30。如图3所示,存储单元30包括:电可编程熔丝单元阵列(包括n×m个电可编程熔丝单元组成的阵列301和n个共享NMOSFET,例如共享NMOSFET 3051至305n等)、字线译码器302、写操作位线译码器303以及m个位线PMOSFET(例如位线PMOSFET 3041至304m等)。其中,字线译码器302的第i个输出端通过字线WLi连接第i个共享NMOSFET的栅极(1≤i≤n,且i为正整数)。第j个位线PMOSFET304j的漏极通过第j条写操作位线BLj连接第j列的电可编程熔丝单元的第一P型区域(图3中未示出,1≤j≤m,且j为正整数)。该第j个位线PMOSFET 304j的源极连接写操作电源VDD。该第j个位线PMOSFET 304j的栅极连接至写操作位线译码器303的第j个输出端。
在进行写操作时,例如对连接第i条字线WLi和第j条写操作位线BLj的电可编程熔丝单元执行写操作,写操作位线译码器303的第j个输出端输出低电平至第j个位线PMOSFET304j的栅极,使得该第j个位线PMOSFET 304j的源极和漏极导通;并且字线译码器302的第i个输出端输出高电平至第i个共享NMOSFET的栅极,使得该第i个共享NMOSFET的源极和漏极导通,从而实现对所期望的电可编程熔丝单元的写操作。
在一些实施例中,在图3中可以采用图5所示的电可编程熔丝单元阵列50。即在各个电可编程熔丝单元的第二P型区域与相应的读操作位线之间设置读操作MOSFET(图3中未示出),该读操作MOSFET的栅极连接读操作控制线(例如读操作控制线RD11至RDnm等);读操作位线连接读操作电源(图3中未示出),用来为读操作位线提供高电平。
如图3所示,存储单元30还可以包括:读操作单元306,其输出端连接对应的读操作控制线(例如每个输出端分别连接读操作控制线RD11至RDnm中的每一个),通过对应的读操作控制线输出选通信号至对应的读操作MOSFET的栅极,以选通该读操作MOSFET,并且字线译码器向所期望的共享NMOSFET输出高电平,从而可以使得读操作电流经过该被选通的读操作MOSFET并且流经对应的电可编程熔丝,以进行读操作。
在另一些实施例中,在图3中也可以采用图4所示的电可编程熔丝单元阵列40。存储单元30也可以包括:读操作单元。该读操作单元的输出端可以连接对应的读操作位线,当需要读取哪个电可编程熔丝单元时,则向对应的读操作位线输出读操作电流,并且字线译码器向对应的共享NMOSFET输出高电平,以进行读操作。
本领域技术人员应该明白,本发明的存储单元还可以包括其他部件,例如PMOS驱动器、共享NMOSFET驱动器、通过门电路(Pass Gate)以及控制电路等。
至此,已经详细描述了本发明。为了避免遮蔽本发明的构思,没有描述本领域所公知的一些细节。本领域技术人员根据上面的描述,完全可以明白如何实施这里公开的技术方案。
虽然已经通过示例对本发明的一些特定实施例进行了详细说明,但是本领域的技术人员应该理解,以上示例仅是为了进行说明,而不是为了限制本发明的范围。本领域的技术人员应该理解,可在不脱离本发明的范围和精神的情况下,对以上实施例进行修改。本发明的范围由所附权利要求来限定。

Claims (16)

1.一种电可编程熔丝单元,其特征在于,包括:
电可编程熔丝、第一二极管和第二二极管;
所述电可编程熔丝包括:第一端和第二端;
所述第一二极管的负极连接所述电可编程熔丝的第一端,所述第一二极管的正极连接写操作位线;所述第二二极管的负极连接所述电可编程熔丝的第一端,所述第二二极管的正极连接读操作位线;
其中,所述电可编程熔丝的第二端连接至共享N型金属氧化物半导体场效应晶体管NMOSFET的漏极,所述共享NMOSFET的栅极连接字线,所述共享NMOSFET的源极接地;利用同一字线的电可编程熔丝单元使用一个共享NMOSFET。
2.根据权利要求1所述电可编程熔丝单元,其特征在于,还包括:
读操作MOSFET,设置在所述第二二极管与所述读操作位线之间;其中,所述读操作MOSFET的栅极连接读操作控制线。
3.根据权利要求2所述电可编程熔丝单元,其特征在于,
所述读操作MOSFET为读操作NMOSFET;
其中,所述读操作NMOSFET的源极连接所述第二二极管的正极,所述读操作NMOSFET的漏极连接所述读操作位线。
4.根据权利要求2所述电可编程熔丝单元,其特征在于,
所述读操作MOSFET为读操作PMOSFET;
其中,所述读操作PMOSFET的漏极连接所述第二二极管的正极,所述读操作PMOSFET的源极连接所述读操作位线。
5.一种电可编程熔丝单元阵列,其特征在于,包括:
n×m个如权利要求1至4任一所述电可编程熔丝单元和n个共享NMOSFET;n≥1,且为正整数;m≥1,且为正整数;
其中,第i行的电可编程熔丝单元的电可编程熔丝的第二端连接至第i个共享NMOSFET的漏极,所述第i个共享NMOSFET的栅极连接第i条字线,以及所述第i个共享NMOSFET的源极接地;1≤i≤n,且i为正整数;
第j列的电可编程熔丝单元的第一二极管的正极连接第j条写操作位线;1≤j≤m,且j为正整数。
6.一种存储单元,其特征在于,包括:
如权利要求5所述电可编程熔丝单元阵列、字线译码器、写操作位线译码器以及m个位线PMOSFET;
其中,所述字线译码器的第i个输出端通过字线连接第i个共享NMOSFET的栅极;第j个位线PMOSFET的漏极通过第j条写操作位线连接第j列的电可编程熔丝单元的第一二极管的正极,所述第j个位线PMOSFET的源极连接写操作电源,所述第j个位线PMOSFET的栅极连接至所述写操作位线译码器的第j个输出端。
7.根据权利要求6所述存储单元,其特征在于,
在各个电可编程熔丝单元的第二二极管与相应的读操作位线之间设置读操作MOSFET,所述读操作MOSFET的栅极连接读操作控制线;所述读操作位线连接读操作电源。
8.根据权利要求7所述存储单元,其特征在于,还包括:
读操作单元,其输出端连接对应的读操作控制线,通过所述对应的读操作控制线输出选通信号至对应的读操作MOSFET的栅极,以选通所述对应的读操作MOSFET。
9.一种电可编程熔丝单元,其特征在于,包括:
PNP型晶体管和电可编程熔丝;
所述电可编程熔丝包括:第一端和第二端;
所述PNP型晶体管包括:N型区域,以及分别邻接在所述N型区域两边的第一P型区域和第二P型区域;
所述N型区域连接所述电可编程熔丝的第一端,所述第一P型区域连接写操作位线,所述第二P型区域连接读操作位线;
其中,所述电可编程熔丝的第二端连接至共享NMOSFET的漏极,所述共享NMOSFET的栅极连接字线,所述共享NMOSFET的源极接地;利用同一字线的电可编程熔丝单元使用一个共享NMOSFET。
10.根据权利要求9所述电可编程熔丝单元,其特征在于,还包括:
读操作MOSFET,设置在所述PNP型晶体管的第二P型区域与所述读操作位线之间;其中,所述读操作MOSFET的栅极连接读操作控制线。
11.根据权利要求10所述电可编程熔丝单元,其特征在于,
所述读操作MOSFET为读操作NMOSFET;
其中,所述读操作NMOSFET的源极连接所述第二P型区域,所述读操作NMOSFET的漏极连接所述读操作位线。
12.根据权利要求10所述电可编程熔丝单元,其特征在于,
所述读操作MOSFET为读操作PMOSFET;
其中,所述读操作PMOSFET的漏极连接所述第二P型区域,所述读操作PMOSFET的源极连接所述读操作位线。
13.一种电可编程熔丝单元阵列,其特征在于,包括:
n×m个如权利要求9至12任一所述电可编程熔丝单元和n个共享NMOSFET;n≥1,且为正整数;m≥1,且为正整数;
其中,第i行的电可编程熔丝单元的电可编程熔丝的第二端连接至第i个共享NMOSFET的漏极,所述第i个共享NMOSFET的栅极连接第i条字线,以及所述第i个共享NMOSFET的源极接地;1≤i≤n,且i为正整数;
第j列的电可编程熔丝单元的第一P型区域连接第j条写操作位线;1≤j≤m,且j为正整数。
14.一种存储单元,其特征在于,包括:
如权利要求13所述电可编程熔丝单元阵列、字线译码器、写操作位线译码器以及m个位线PMOSFET;
其中,所述字线译码器的第i个输出端通过字线连接第i个共享NMOSFET的栅极;第j个位线PMOSFET的漏极通过第j条写操作位线连接第j列的电可编程熔丝单元的第一P型区域,所述第j个位线PMOSFET的源极连接写操作电源,所述第j个位线PMOSFET的栅极连接至所述写操作位线译码器的第j个输出端。
15.根据权利要求14所述存储单元,其特征在于,
在各个电可编程熔丝单元的第二P型区域与相应的读操作位线之间设置读操作MOSFET,所述读操作MOSFET的栅极连接读操作控制线;所述读操作位线连接读操作电源。
16.根据权利要求15所述存储单元,其特征在于,还包括:
读操作单元,其输出端连接对应的读操作控制线,通过所述对应的读操作控制线输出选通信号至对应的读操作MOSFET的栅极,以选通所述对应的读操作MOSFET。
CN201510731242.2A 2015-11-02 2015-11-02 电可编程熔丝单元、阵列以及存储单元 Active CN106653081B (zh)

Priority Applications (3)

Application Number Priority Date Filing Date Title
CN201510731242.2A CN106653081B (zh) 2015-11-02 2015-11-02 电可编程熔丝单元、阵列以及存储单元
EP16196134.7A EP3163580B1 (en) 2015-11-02 2016-10-27 Method and device for compact efuse array
US15/336,365 US9754680B2 (en) 2015-11-02 2016-10-27 Method and device for compact eFuse array

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201510731242.2A CN106653081B (zh) 2015-11-02 2015-11-02 电可编程熔丝单元、阵列以及存储单元

Publications (2)

Publication Number Publication Date
CN106653081A CN106653081A (zh) 2017-05-10
CN106653081B true CN106653081B (zh) 2020-04-10

Family

ID=57209299

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201510731242.2A Active CN106653081B (zh) 2015-11-02 2015-11-02 电可编程熔丝单元、阵列以及存储单元

Country Status (3)

Country Link
US (1) US9754680B2 (zh)
EP (1) EP3163580B1 (zh)
CN (1) CN106653081B (zh)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11145379B2 (en) * 2019-10-29 2021-10-12 Key Foundry Co., Ltd. Electronic fuse cell array structure
KR102284263B1 (ko) 2019-10-29 2021-07-30 주식회사 키 파운드리 이-퓨즈 셀 및 이를 포함하는 비휘발성 메모리 장치
US11791005B2 (en) 2020-06-03 2023-10-17 Taiwan Semiconductor Manufacturing Company, Ltd. Memory circuit and method of operating same
DE102021101874B4 (de) * 2020-06-03 2024-07-18 Taiwan Semiconductor Manufacturing Co., Ltd. Speicherschaltung und verfahren zum betreiben derselben
US11250924B1 (en) 2020-10-20 2022-02-15 Qualcomm Incorporated One-time programmable (OTP) memory cell circuits employing a diode circuit for area reduction, and related OTP memory cell array circuits and methods
CN113078160A (zh) * 2021-03-30 2021-07-06 上海华力微电子有限公司 一种电可编程熔丝单元及电可编程熔丝阵列

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101189683A (zh) * 2005-06-22 2008-05-28 桑迪士克3D公司 用于编程存储器阵列的方法和设备
CN101908548A (zh) * 2009-06-04 2010-12-08 北京芯技佳易微电子科技有限公司 一次性可编程存储器、制造及编程读取方法
CN102959637A (zh) * 2010-06-28 2013-03-06 高通股份有限公司 具有分离的写入和读取位线的非易失性存储器

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001244338A (ja) * 2000-02-25 2001-09-07 Toshiba Corp 半導体集積回路装置、半導体集積回路実装基板装置および半導体集積回路装置の入力保護機能解除方法
US6385075B1 (en) * 2001-06-05 2002-05-07 Hewlett-Packard Company Parallel access of cross-point diode memory arrays
US8014185B2 (en) * 2008-07-09 2011-09-06 Sandisk 3D Llc Multiple series passive element matrix cell for three-dimensional arrays
US8400860B2 (en) * 2010-07-20 2013-03-19 Taiwan Semiconductor Manufacturing Company, Ltd. Electrical fuse memory
US9025357B2 (en) * 2010-08-20 2015-05-05 Shine C. Chung Programmable resistive memory unit with data and reference cells
US9349773B2 (en) * 2010-08-20 2016-05-24 Shine C. Chung Memory devices using a plurality of diodes as program selectors for memory cells
US9431127B2 (en) * 2010-08-20 2016-08-30 Shine C. Chung Circuit and system of using junction diode as program selector for metal fuses for one-time programmable devices
US9019742B2 (en) * 2010-08-20 2015-04-28 Shine C. Chung Multiple-state one-time programmable (OTP) memory to function as multi-time programmable (MTP) memory
US9818478B2 (en) * 2012-12-07 2017-11-14 Attopsemi Technology Co., Ltd Programmable resistive device and memory using diode as selector
US9324447B2 (en) * 2012-11-20 2016-04-26 Shine C. Chung Circuit and system for concurrently programming multiple bits of OTP memory devices
US9552890B2 (en) * 2014-02-25 2017-01-24 Nxp Usa, Inc. Antifuse with bypass diode and method thereof

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101189683A (zh) * 2005-06-22 2008-05-28 桑迪士克3D公司 用于编程存储器阵列的方法和设备
CN101908548A (zh) * 2009-06-04 2010-12-08 北京芯技佳易微电子科技有限公司 一次性可编程存储器、制造及编程读取方法
CN102959637A (zh) * 2010-06-28 2013-03-06 高通股份有限公司 具有分离的写入和读取位线的非易失性存储器

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
I-fuse:a disruptive OTP technology for with excellent manufacturability;Shine Chung等;《2015 Joint e-Manufacturing and design collaboration symposium & 2015 International symposium on semiconductor manufacturing》;20150903;第1-4页 *

Also Published As

Publication number Publication date
US20170125120A1 (en) 2017-05-04
EP3163580A1 (en) 2017-05-03
CN106653081A (zh) 2017-05-10
EP3163580B1 (en) 2019-09-04
US9754680B2 (en) 2017-09-05

Similar Documents

Publication Publication Date Title
CN106653081B (zh) 电可编程熔丝单元、阵列以及存储单元
US9548131B1 (en) Reduced power read sensing for one-time programmable memories
KR101847541B1 (ko) 반도체 메모리 장치의 메모리 셀 구조 및 그의 구동 방법
US20170345496A1 (en) Asymmetrical write driver for resistive memory
US9941005B2 (en) Fast read speed memory device
CN105573456B (zh) 半导体装置
CN111489778B (zh) 存储器器件及其操作方法
US20190325958A1 (en) Devices and methods for writing to a memory cell of a memory
US8482952B2 (en) One time programming bit cell
US20160203865A1 (en) Apparatus and method to optimize stt-mram size and write error rate
US8929130B1 (en) Two-port SRAM cell structure
EP2887354B1 (en) Nano-electro-mechanical based memory
CN108346449B (zh) 一种eFuse存储电路
CN108766499B (zh) E-fuse存储阵列、e-fuse以及e-fuse操作方法
US10141035B1 (en) Memory cell with a read selection transistor and a program selection transistor
US7804701B2 (en) Method of programming a memory having electrically programmable fuses
KR101762920B1 (ko) 오티피 메모리 장치
US9941002B2 (en) Resistive memory and memory cell
US11211135B2 (en) Fuse storage cell, storage array, and operation method of storage array
US11688481B2 (en) Semiconductor memory devices with diode-connected MOS
KR102482147B1 (ko) 이퓨즈 otp 메모리
US9276581B2 (en) Nonvolatile programmable logic switch
US11984163B2 (en) Processing unit with fast read speed memory device
US12040028B2 (en) Low voltage one-time-programmable memory and array thereof
US20240274190A1 (en) Memory circuit and method of operating same

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant