DE102020200311A1 - Verfahren, vorrichtung und system zur verbesserung der skalierung von isolationsstrukturen für gate-, source- und/oder drain-kontakte - Google Patents

Verfahren, vorrichtung und system zur verbesserung der skalierung von isolationsstrukturen für gate-, source- und/oder drain-kontakte Download PDF

Info

Publication number
DE102020200311A1
DE102020200311A1 DE102020200311.4A DE102020200311A DE102020200311A1 DE 102020200311 A1 DE102020200311 A1 DE 102020200311A1 DE 102020200311 A DE102020200311 A DE 102020200311A DE 102020200311 A1 DE102020200311 A1 DE 102020200311A1
Authority
DE
Germany
Prior art keywords
gate
fins
semiconductor device
trench
gate structure
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
DE102020200311.4A
Other languages
English (en)
Other versions
DE102020200311B4 (de
Inventor
Hui Zang
Dali Shao
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
GlobalFoundries US Inc
Original Assignee
GlobalFoundries Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by GlobalFoundries Inc filed Critical GlobalFoundries Inc
Publication of DE102020200311A1 publication Critical patent/DE102020200311A1/de
Application granted granted Critical
Publication of DE102020200311B4 publication Critical patent/DE102020200311B4/de
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/823431—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type with a particular manufacturing method of transistors with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/823481—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type isolation region manufacturing related aspects, e.g. to avoid interaction of isolation region with adjacent structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind
    • H01L27/085—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only
    • H01L27/088—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate
    • H01L27/0886—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate including transistors with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/76224—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using trench refilling with dielectric materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/823437—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type with a particular manufacturing method of the gate conductors, e.g. particular materials, shapes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66787—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a gate at the side of the channel
    • H01L29/66795—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a gate at the side of the channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)

Abstract

Halbleitervorrichtung, umfassend erste und zweite Mengen von Finnen; erste und zweite Gateelektroden; erste und zweite Isolationsstrukturen, die jeweils eine der Gateelektroden in einen ersten Abschnitt und einen zweiten Abschnitt trennen; und erste und zweite leitfähige Strukturen, die breiter sind als die entsprechende Isolationsstruktur und auf einer Gesamtheit einer Oberseite der entsprechenden Isolationsstruktur und auf einem Teil der Oberseite von jedem der ersten und zweiten Abschnitte der entsprechenden Gateelektrode angeordnet sind. Ein Verfahren zur Herstellung der Halbleitervorrichtung. Ein System, das ausgebildet ist, um das Verfahren zu implementieren und die Halbleitervorrichtung herzustellen. Die Halbleitervorrichtung kann eine niedrige parasitäre Kapazität und eine hohe Chipleistung aufweisen.

Description

  • Hintergrund der Erfindung
  • Gebiet der Erfindung
  • Im Allgemeinen bezieht sich die vorliegende Erfindung auf komplexe Halbleitervorrichtungen und insbesondere auf Halbleitervorrichtungen mit verbesserten Gate-Anschlüssen an Isolationsstrukturen.
  • Beschreibung des Stands der Technik
  • In dem Bestreben, das Moore'sche Gesetz als eine selbsterfüllende Prophezeiung aufrechtzuerhalten, hat die Halbleiterindustrie in den letzten Jahren versucht, die Größe von Halbleiterbauelementen zu reduzieren. Aus diesem Grund wurden FinFET-Vorrichtungen entwickelt, bei denen eine Gateelektrode auf den Oberseiten und Seiten einer den Gatekanal bildenden Finne angeordnet ist. Source und Drain können in oder auf der Finne nahe dem Gate gebildet werden.
  • Gateelektroden, Source und Drain erfordern Kontakte, die häufig aus Metall bestehen, damit Signale zu und von Gate, Source und Drain einerseits und andererseits zu anderen Komponenten der Halbleitervorrichtung gelangen können. Wenn jedoch die Kontakte zu Source und/oder Drain relativ nahe an den Gateelektroden liegen, was im Wesentlichen erforderlich ist, um die Abmessungen der FinFET-Vorrichtung zu reduzieren, und die Kontakte und Gateelektroden unzureichend elektrisch isoliert sind, kann es zu parasitären Kapazitäten kommen, die die Leistung der Vorrichtung beeinträchtigen. In vielen Fällen kann die parasitäre Kapazität zu einer Erhöhung der Gesamtwirkkapazität von einer oder mehreren Schaltungen beitragen, die durch die FinFET-Vorrichtungen gebildet werden, was die Leistung eines Halbleiterchips, der die FinFET-Vorrichtungen aufweist, beeinträchtigen kann.
  • Dementsprechend wäre es wünschenswert, eine Halbleitervorrichtung mit geringer parasitärer Kapazität und hohem Leistungsvermögen zu haben.
  • Zusammenfassung der Erfindung
  • Das Folgende stellt eine vereinfachte Zusammenfassung der Erfindung dar, um ein grundlegendes Verständnis von einigen Aspekten der Erfindung zu vermitteln. Diese Zusammenfassung bietet keinen vollständigen Überblick über die Erfindung. Es ist nicht beabsichtigt, wesentliche oder kritische Elemente der Erfindung zu identifizieren oder den Umfang der Erfindung abzugrenzen. Der einzige Zweck besteht darin, einige Konzepte in vereinfachter Form vorab der später diskutierten detaillierteren Beschreibung darzustellen.
  • In einer Ausführungsform ist die vorliegende Erfindung auf eine Halbleitervorrichtung gerichtet, umfassend ein Halbleitersubstrat; eine erste Menge von Finnen und eine zweite Menge von Finnen, die auf dem Halbleitersubstrat angeordnet sind, wobei jede Finne eine lange Achse und eine kurze Achse umfasst, wobei die langen Achsen der Finnen im Wesentlichen parallel sind und sich in einer ersten Richtung erstrecken; eine erste Gateelektrode und eine zweite Gateelektrode über dem Halbleitersubstrat, der ersten Menge von Finnen und der zweiten Menge von Finnen, wobei jede Gateelektrode eine lange Achse und eine kurze Achse umfasst, wobei die langen Achsen der ersten und zweiten Gateelektrode im Wesentlichen parallel sind und sich in einer zweiten Richtung erstrecken, wobei die zweite Richtung zu der ersten Richtung im Wesentlichen senkrecht ist; eine erste Isolationsstruktur, die zwischen der ersten Menge von Finnen und der zweiten Menge von Finnen und auf dem Halbleitersubstrat angeordnet ist, wobei die erste Isolationsstruktur die erste Gateelektrode in einen ersten Abschnitt und einen zweiten Abschnitt trennt; eine zweite Isolationsstruktur, die zwischen der ersten Menge von Finnen und der zweiten Menge von Finnen und auf dem Halbleitersubstrat angeordnet ist, wobei die zweite Isolationsstruktur die zweite Gateelektrode in einen ersten Abschnitt und einen zweiten Abschnitt trennt; eine dritte Isolationsstruktur, die auf einem ersten Teil einer Oberseite von jedem von den ersten und zweiten Abschnitten der ersten Gateelektrode angeordnet ist; eine vierte Isolationsstruktur, die auf einem ersten Teil einer Oberseite von jedem von den ersten und zweiten Abschnitten der zweiten Gateelektrode angeordnet ist; eine erste leitfähige Struktur, die breiter ist als die erste Isolationsstruktur und auf einer Gesamtheit einer Oberseite der ersten Isolationsstruktur und auf einem zweiten Teil der Oberseite von jedem von den ersten und zweiten Abschnitten der ersten Gateelektrode angeordnet ist; und eine zweite leitfähige Struktur, die breiter ist als die zweite Isolationsstruktur und auf einer Gesamtheit aus einer Oberseite der zweiten Isolationsstruktur und auf einem zweiten Teil der Oberseite von jedem von den ersten und zweiten Abschnitte der zweiten Gateelektrode angeordnet ist.
  • In einer Ausführungsform ist die vorliegende Erfindung auf ein Verfahren gerichtet, umfassend ein Bilden eines Halbleitersubstrats, ein Bilden einer ersten Menge von Finnen und einer zweiten Menge von Finnen auf dem Halbleitersubstrat, wobei jede Finne eine lange Achse und eine kurze Achse umfasst, wobei die langen Achsen der Finnen im Wesentlichen parallel sind und sich in einer ersten Richtung erstrecken; ein Bilden einer ersten Gatestruktur und einer zweiten Gatestruktur über dem Halbleitersubstrat, der ersten Menge von Finnen und der zweiten Menge von Finnen, wobei jede Gatestruktur eine lange Achse und eine kurze Achse umfasst, wobei die langen Achsen der ersten und zweiten Gatestrukturen im Wesentlichen parallel sind und sich in einer zweiten Richtung erstrecken, wobei die zweite zu der ersten Richtung Richtung im Wesentlichen senkrecht ist; ein Bilden eines ersten Grabens in der ersten Gatestruktur und eines zweiten Grabens in der zweiten Gatestruktur, wobei jeder Graben zwischen der ersten Menge von Finnen und der zweiten Menge von Finnen gebildet ist und das Halbleitersubstrat freilegt; ein Füllen des ersten Grabens und des zweiten Grabens mit einem ersten Isolationsmaterial, um eine erste Isolationsstruktur und eine zweite Isolationsstruktur zu erhalten, wobei die erste Gatestruktur einen ersten Abschnitt und einen zweiten Abschnitt aufweist, die durch die erste Isolationsstruktur getrennt sind, und die zweite Gatestruktur einen ersten Abschnitt und einen zweiten Abschnitt aufweist, die durch die zweite Isolationsstruktur getrennt sind; ein Abscheiden eines zweiten Isolationsmaterials über mindestens der ersten Gatestruktur und der zweiten Gatestruktur; ein Bilden eines dritten Grabens und eines vierten Grabens in dem zweiten Isolationsmaterial, wobei der dritte Graben eine Gesamtheit aus einer Oberseite der ersten Isolationsstruktur, mindestens einem Teil einer Oberseite des ersten Abschnitts der ersten Gatestruktur und mindestens einem Teil einer Oberseite des zweiten Abschnitts der ersten Gatestruktur freilegt, und der vierte Graben eine Gesamtheit aus einer Oberseite der zweiten Isolationsstruktur, mindestens einem Teil einer Oberseite des ersten Abschnitts der zweiten Gatestruktur und mindestens einem Teil einer Oberseite des zweiten Abschnitts freilegt; und ein Füllen der dritten und vierten Gräben mit einem leitfähigen Material.
  • In einer Ausführungsform richtet sich die vorliegende Erfindung auf ein Fertigungssystem, das zur Herstellung einer Halbleitervorrichtung, wie beispielsweise der oben genannten Halbleitervorrichtung, ausgebildet ist.
  • Ausführungsformen hierin können Halbleitervorrichtungen mit einer geringen parasitären Kapazität und hoher Leistung bereitstellen.
  • Figurenliste
  • Die Erfindung kann unter Bezugnahme auf die folgende Beschreibung in Verbindung mit den beigefügten Zeichnungen verstanden werden, in denen gleichartige Bezugszeichen gleichartige Elemente identifizieren und in denen:
    • 1 eine stilisierte ebene Ansicht einer Halbleitervorrichtung mit X1-Schnittlinien, X2-Schnittlinien und Y-Schnittlinien gemäß den Ausführungsformen hierin darstellt;
    • 2 eine X1-Schnittansicht einer Halbleitervorrichtung nach einer ersten Bearbeitungsstufe gemäß den Ausführungsformen hierin darstellt;
    • 3 eine X2-Schnittansicht einer Halbleitervorrichtung nach der ersten Bearbeitungsstufe gemäß den Ausführungsformen hierin darstellt;
    • 4 eine Y-Schnittansicht einer Halbleitervorrichtung nach der ersten Bearbeitungsstufe gemäß den Ausführungsformen hierin darstellt;
    • 5 eine X1-Schnittansicht einer Halbleitervorrichtung nach einer zweiten Bearbeitungsstufe gemäß den Ausführungsformen hierin darstellt;
    • 6 eine Y-Schnittansicht einer Halbleitervorrichtung nach der zweiten Bearbeitungsstufe gemäß den Ausführungsformen hierin darstellt;
    • 7 eine X1-Schnittansicht einer Halbleitervorrichtung nach einer dritten Bearbeitungsstufe gemäß den Ausführungsformen hierin darstellt;
    • 8 eine Y-Schnittansicht einer Halbleitervorrichtung nach der dritten Bearbeitungsstufe gemäß den Ausführungsformen hierin darstellt;
    • 9 eine X1-Schnittansicht einer Halbleitervorrichtung nach einer vierten Bearbeitungsstufe gemäß den Ausführungsformen hierin darstellt;
    • 10 eine X1-Schnittansicht einer Halbleitervorrichtung nach einer fünften Bearbeitungsstufe gemäß den Ausführungsformen hierin darstellt;
    • 11 eine X2-Schnittansicht einer Halbleitervorrichtung nach der fünften Bearbeitungsstufe gemäß den Ausführungsformen hierin darstellt;
    • 12 eine Y-Schnittansicht einer Halbleitervorrichtung nach der fünften Bearbeitungsstufe gemäß den Ausführungsformen hierin darstellt;
    • 13 eine X2-Schnittansicht einer Halbleitervorrichtung nach einer sechsten Bearbeitungsstufe gemäß den Ausführungsformen hierin darstellt;
    • 14 eine Y-Schnittansicht einer Halbleitervorrichtung nach der sechsten Bearbeitungsstufe gemäß den Ausführungsformen hierin darstellt;
    • 15 eine X1-Schnittansicht einer Halbleitervorrichtung nach einer siebten Bearbeitungsstufe gemäß den Ausführungsformen hierin darstellt;
    • 16 eine Y-Schnittansicht einer Halbleitervorrichtung nach der siebten Bearbeitungsstufe gemäß den Ausführungsformen hierin darstellt;
    • 17 eine X1-Schnittansicht einer Halbleitervorrichtung nach einer achten Bearbeitungsstufe gemäß den Ausführungsformen hierin darstellt;
    • 18 eine X2-Schnittansicht einer Halbleitervorrichtung nach der achten Bearbeitungsstufe gemäß den Ausführungsformen hierin darstellt;
    • 19 eine Y-Schnittansicht einer Halbleitervorrichtung nach der achten Bearbeitungsstufe gemäß den Ausführungsformen hierin darstellt;
    • 20 ein Flussdiagramm eines Verfahrens gemäß den Ausführungsformen hierin darstellt; und
    • 21 eine stilisierte Darstellung eines Systems zur Herstellung einer Halbleitervorrichtung gemäß den Ausführungsformen hierin darstellt.
  • Der hier beschriebene Gegenstand kann zwar verschiedentlich geändert und alternativ ausgebildet sein, jedoch sind spezielle Ausführungsformen in den Zeichnungen beispielhaft dargestellt und hierin ausführlich beschrieben. Es ist jedoch zu verstehen, dass die hierin enthaltene Beschreibung von spezifischen Ausführungsformen die Erfindung nicht auf die speziellen Ausführungsformen beschränken soll, sondern im Gegenteil, alle Änderungen, Äquivalente und Alternativen umfassen soll, die unter das Wesen und in den Anwendungsbereich der Erfindung fallen, wie sie durch die beigefügten Ansprüche definiert wird. Darüber hinaus sind die in den Zeichnungen gezeigten stilisierten Darstellungen nicht maßstabsgetreu gezeichnet.
  • Detaillierte Beschreibung
  • Im Folgenden werden verschiedene exemplarische Ausführungsformen der Erfindung beschrieben. Der Übersichtlichkeit halber sind in dieser Beschreibung nicht alle Merkmale einer konkreten Umsetzung beschrieben. Es ist natürlich zu beachten, dass bei der Entwicklung einer solchen konkreten Ausführungsform zahlreiche umsetzungsspezifische Entscheidungen getroffen werden müssen, um die spezifischen Ziele der Entwickler zu erreichen, wie z.B. die Einhaltung systembedingter und geschäftsbedingter Beschränkungen, die von Implementierung zu Implementierung unterschiedlich sind. Darüber hinaus ist zu berücksichtigen, dass eine solche Entwicklungsarbeit komplex und zeitaufwendig sein kann, aber dennoch ein Routinevorhaben für diejenigen mit gewöhnlichen Fähigkeiten in der Kunst wäre, die den Nutzen dieser Erfindung haben.
  • Der vorliegende Gegenstand wird nun mit Bezug auf die beigefügten Abbildungen beschrieben. Verschiedene Strukturen, Systeme und Vorrichtungen sind in den Zeichnungen nur zu Erläuterungszwecken schematisch dargestellt, um die vorliegende Erfindung nicht mit Details zu überfrachten, die dem Fachmann wohlbekannt sind. Die beigefügten Zeichnungen sind dennoch enthalten, um anschauliche Beispiele für die vorliegende Erfindung zu beschreiben und zu erklären. Die hierin verwendeten Wörter und Phrasen sollten so verstanden und interpretiert werden, dass sie eine Bedeutung haben, die mit dem Verständnis dieser Wörter und Phrasen durch den Fachmann übereinstimmt. Keine spezielle Definition eines Begriffs oder einer Phrase, d.h. eine Definition, die sich von der gewöhnlichen und üblichen Bedeutung, wie sie vom Fachmann verstanden wird, unterscheidet, soll durch die konsequente Verwendung des Begriffs oder der Phrase hierin impliziert werden. Soweit ein Begriff oder eine Phrase eine besondere Bedeutung haben soll, d.h. eine andere Bedeutung als die von Fachleuten verstandene, wird eine solche besondere Definition in der Spezifikation ausdrücklich in einer definitorischen Weise festgelegt, die direkt und eindeutig die spezielle Definition für den Begriff oder die Phrase liefert.
  • Ausführungsformen hierin sorgen für eine verbesserte Skalierung von Isolationsstrukturen für Kontakte zu Gate, Source und/oder Drain in Halbleitervorrichtungen. Ausführungsformen sehen hier Bearbeitungsverfahren vor, die eine übermäßige Tiefe eines Grabensilizidmerkmals (TS-Merkmal) reduzieren können, wodurch die parasitäre Kapazität reduziert werden kann, was wiederum die effektive Kapazität verringern kann. Dies kann zu einer Verbesserung der Leistung einer Schaltung führen. Ausführungsformen hierin können ein Bilden eines vergrabenen TS-Überlappungsmerkmals vorsehen, wobei ein dielektrisches Material in einem Abschnitt eines Gate-Bereichs gebildet werden kann. Gemäß einem Vorteil der Implementierung von Ausführungsformen hierin kann eine Verringerung der effektiven Kapazität einer Schaltung als Folge der Verringerung der übermäßigen Tiefe erhalten werden. Gemäß einem weiteren Vorteil kann eine verbesserte Kontrolle über die TS-Bildung als Ergebnis einer verbesserten Selektivität des High-Ks als Kontaktätzstoppschicht (CESL) erhalten werden. Gemäß einem weiteren Vorteil kann ein verbessertes Profil der epitaktischen Merkmale (EPI-Merkmale) erhalten werden, was auch zu einer verbesserten Leistung beitragen kann. Mit Bezug auf 1 ist eine stilisierte Draufsicht einer Halbleitervorrichtung 100 dargestellt, die X1-Schnitt, X2-Schnitt und Y-Schnittlinien gemäß den Ausführungsformen hierin zeigt. Die ebene Ansicht oder Draufsicht von 1 kann eine oder mehrere Schichten oder Strukturen weglassen, die nach einem oder mehreren Bearbeitungsstufen über einem Teil oder der gesamten Halbleitervorrichtung 100 oder einer oder mehreren Komponenten davon positioniert würden, um den Leser auf die in 1 und anderen Abbildungen dargestellten und nachfolgend beschriebenen Besonderheiten aufmerksam zu machen.
  • Eine Komponente der in 1 dargestellten Halbleitervorrichtung 100 ist ein Halbleitersubstrat 110. Das Halbleitersubstrat 110 bildet eine Grundschicht, auf der und/oder aus der andere Schichten und Strukturen der Halbleitervorrichtung 100 gebildet werden können. Das Halbleitersubstrat 110 kann geeignete Materialien oder Schichten umfassen, die dem Fachmann bekannt sind. Das Halbleitersubstrat 110 kann Silizium, Silizium-Germanium, eine auf einer Siliziumschicht angeordnete Siliziumoxidschicht oder andere Strukturen umfassen. In einer Ausführungsform umfasst das Halbleitersubstrat 110 Silizium.
  • Die Halbleitervorrichtung 100 umfasst auch eine erste Menge von Finnen 130a (die in der dargestellten Ausführungsform die Finnen 131a und 132a umfasst) und eine zweite Menge von Finnen 130b (die in der dargestellten Ausführungsform die Finnen 131 b und 132b umfasst). Die Finnen 131a-132b können darstellungsgemäß aus dem gleichen Material gebildet sein, wie das Halbleitersubstrat 110. In anderen Ausführungsformen können die Finnen 131a-132b aus Materialien gebildet sein, die sich von dem Material des Halbleitersubstrats 110 unterscheiden. Im Allgemeinen können die Finnen 131 a-132b aus einem Material gebildet werden, das einen Kanal für einen Feldeffekttransistor bilden kann.
  • Gemäß der ebenen Ansicht in 1 umfassen die erste Menge von Finnen 130a und die zweite Menge von Finnen 130b jeweils eine lange Achse (die sich in der Seite vertikal erstreckt) und eine kurze Achse (die sich in der Seite horizontal erstreckt), wobei die langen Achsen aller Finnen 131a-132b im Wesentlichen parallel sind und sich in eine erste Richtung erstrecken. In der dargestellten stilisierten ebenen Ansicht von ist die erste Richtung in der Seite vertikal.
  • Obwohl 1 eine jede Menge von Finnen 130a und 130b als zwei Finnen umfassend darstellt, kann wenigstens eine der Mengen von Finnen 130a und 130b einen, zwei, drei, vier oder eine andere Anzahl von Finnen umfassen. Die Anzahl der Finnen kann gleich sein oder zwischen den Mengen von Finnen 130a und 130b variieren.
  • Die Halbleitervorrichtung 100 umfasst zusätzlich eine erste Gatestruktur 140a und eine zweite Gatestruktur 140b, die jeweils auf dem Halbleitersubstrat 110, der ersten Menge von Finnen 130a und der zweiten Menge von Finnen 130b angeordnet sind. Unter „Gatestruktur“ versteht man sowohl Dummy-Gatestrukturen, die für Replacement-Metal-Gate-Prozesse (RMG-Prozesse) vorgesehen sind, als auch finale Gate-Konstruktionen (die als „Gate-Stapel“ bezeichnet werden können), die typischerweise eine dielektrische Gateschicht mit hohem κ (d.h. κ > ≈ 6), eine Metall-Gateelektrode sowie verschiedene Abstandshalter und Deckschichten umfassen. In einer Ausführungsform umfassen die erste Gatestruktur 140a und die zweite Gatestruktur 140b jeweils ein High-κ-Gate-Dielektrikum, eine Metall-Gateelektrode, eine Deckschicht, die auf der Metall-Gateelektrode angeordnet ist, und einen Abstandshalter, der auf Seiten der Metall-Gateelektrode und auf Seiten der Deckschicht angeordnet ist.
  • Die erste Gatestruktur 140a und die zweite Gatestruktur 140b umfassen jeweils eine lange Achse und eine kurze Achse, wobei die langen Achsen der ersten und zweiten Gatestrukturen im Wesentlichen parallel sind und sich in eine zweite Richtung erstrecken (z.B. in der Seite von 1 horizontal), wobei die zweite Richtung im Wesentlichen senkrecht zur ersten Richtung ist.
  • Die Halbleitervorrichtung 100 umfasst auch eine erste Isolationsstruktur 150a und eine zweite Isolationsstruktur 150b. Die erste Isolationsstruktur 150a ist auf dem Halbleitersubstrat 110 und zwischen der ersten Menge von Finnen 130a und der zweiten Menge von Finnen 130b angeordnet. Die erste Isolationsstruktur 150a weist eine Breite in der ersten Richtung auf, die mindestens so breit ist wie die Breite in der ersten Richtung der ersten Gatestruktur 140a. Gemäß der dargestellten Ausführungsform können die Längsseiten der ersten Isolationsstruktur 150a zu den Längsseiten der ersten Gatestruktur 140a ausgerichtet sein. Dementsprechend trennt die erste Isolationsstruktur 150a die erste Gatestruktur 140a in einen ersten Abschnitt 546a und einen zweiten Abschnitt 547a.
  • Die erste Isolationsstruktur 150a kann ein beliebiges isolierendes Material umfassen. Typischerweise hat ein elektrisch isolierendes Material eine Dielektrizitätskonstante κ, die größer ist als die von Luft. In einer Ausführungsform kann die erste Isolationsstruktur 150a Siliziumnitrid umfassen.
  • Die Beschreibung oben der ersten Isolationsstruktur 150a gilt vollständig für die zweite Isolationsstruktur 150b.
  • Nachfolgende stilisierte Querschnittsdarstellungen der Halbleitervorrichtung 100 gemäß den Ausführungsformen hierin liegen entlang von einem von drei Schnitten, einem X1-Schnitt (senkrecht zu und über den langen Achsen der Mengen von Finnen 130a und 130b sowie entlang der langen Achse der ersten Gatestruktur 140a und der ersten Isolationsstruktur 150a), einem X2-Schnitt (senkrecht zu und über der langen Achsen der Finnensätze 130a und 130b, in einem Bereich der Halbleitervorrichtung 100 zwischen den Gatestrukturen 140a und 140b) und einem Y-Schnitt (senkrecht zu und über den langen Achsen der Gatestrukturen 140a und 140b und ersten und zweiten Isolationsstrukturen 150a und 150b zwischen den Finnensätzen 130a und 130b). Im Allgemeinen würde eine Darstellung, die entlang des X1-Schnitts liegt (der einen Querschnitt der ersten Gatestruktur 140a und der ersten Isolationsstruktur 150a zeigt), in jeder Herstellungsphase der Halbleitervorrichtung 100 vollständig für einen Schnitt (nicht dargestellt) entlang der langen Achse der zweiten Gatestruktur 140b und der zweiten Isolationsstruktur 150b gelten.
  • Die 2 - 20 stellen stilisierte Querschnittsdarstellungen der Halbleitervorrichtung 100 in verschiedenen Herstellungsphasen gemäß den Ausführungsformen hierin dar.
  • 2 stellt eine X1-Schnittansicht, 3 eine X2-Schnittansicht und 4 eine Y-Schnittansicht der Halbleitervorrichtung 100 nach einer ersten Bearbeitungsstufe gemäß den Ausführungsformen hierin dar. In der ersten Bearbeitungsstufe werden mehrere Strukturen auf oder aus dem Halbleitersubstrat 110 gebildet. Die erste Menge von Finnen 130a, die die Finnen 131a und 132a umfasst, und die zweite Menge von Finnen 130b, die die Finnen 131b und 132b umfasst, kann durch Bereitstellen eines Halbleitersubstrats 110 und Ausführen bekannter Lithographietechniken gebildet werden, um das Halbleitersubstrat 110 auf die in den 2-4 gezeigte Höhe zurückzubringen, wodurch die Finnen 131a-132b entstehen.
  • Auch in der ersten Bearbeitungsstufe können, wie in 2 und 4 dargestellt ist, ein erstes Dummy-Gate 142a und eine erste Abstandhalterschicht 144a im Bereich der in 1 dargestellten ersten Gatestruktur 140a gebildet werden. Ebenso können ein zweites Dummy-Gate 142b und eine zweite Abstandhalterschicht 144b im Bereich der in 1 dargestellten zweiten Gatestruktur 140b gebildet werden. Die ersten und zweiten Dummy-Gates 142a und 142b können jeweils ein Gate-Polycarbonat („Poly“-Material) umfassen. Die erste Abstandhalterschicht 144a und die zweite Abstandhalterschicht 144b können jeweils amorphes Silizium, Siliziumnitrid oder andere bekannte Materialien umfassen.
  • Zusätzlich können in der ersten Bearbeitungsstufe, wie in 3 dargestellt, die Source/Drain (S/D) Strukturen 335, 336, 337 und 338 an jeder Finne gebildet werden. Die S/D-Strukturen 335-338 sind an jeder Finne 131a-132b an einer Stelle zwischen der ersten Gatestruktur 140a und der zweiten Gatestruktur 140b gebildet. Es kann jede dem Fachmann bekannte Technik zum Bilden von S/D-Strukturen verwendet werden.
  • In einer Ausführungsform können die S/D-Strukturen 335-338 durch epitaktisches Wachsen von Silizium oder Silizium-Germanium auf den Finnen 131a-132b gebildet werden. Gemäß einem epitaktischen Wachstumsprozess und der Darstellung in 3 können die S/D-Strukturen auf benachbarten Finnen, z.B. S/D-Strukturen 335 und 336 einerseits und S/D-Strukturen 3737 und 338 andererseits, zusammenwachsen. Das Zusammenwachsen von S/D-Strukturen ist jedoch in einem epitaktischen Wachstumsprozess nicht erforderlich.
  • Weiterhin kann in der ersten Bearbeitungsstufe eine Isolationsstruktur 320 über den Mengen von Finnen 130a und 130b und angrenzend an die Dummy-Gates 142a und 142b abgeschieden werden. Die Isolationsstruktur 320 kann jedes elektrisch isolierende Material umfassen, wie z.B. ein Oxid, etwa z.B. SiO2. Dem Fachmann sind Techniken zur Bildung der Isolationsstruktur 320 und diese werden nicht im Detail beschrieben.
  • Gemäß den Ausführungsformen hierin stellen 5 eine X1-Schnittansicht und 6 eine Y-Schnittansicht der Halbleitervorrichtung 100 nach der zweiten Bearbeitungsstufe dar. In der zweiten Bearbeitungsstufe wird die Halbleitervorrichtung 100 in der X2-Schnittansicht nicht verändert, so dass eine X2-Schnittansicht der Halbleitervorrichtung 100 nach der zweiten Bearbeitungsstufe aus Gründen der Knappheit weggelassen wird. Im Allgemeinen wird in den 2 - 19 eine Schnittansicht weggelassen, wenn sie gegenüber der vorherigen Darstellung dieser Schnittansicht unverändert bleibt.
  • In der zweiten Bearbeitungsstufe wird ein erster Graben 545a in der ersten Gatestruktur 140a gebildet (beispielsweise wie dargestellt in dem ersten Dummy-Gate 142a und dem ersten Abstandshalter 144a oben, aber nicht entlang der Seiten des ersten Dummy-Gates 142a) und ein zweiter Graben 545b wird in der zweiten Gatestruktur 140b gebildet, wobei jeder Graben zwischen der ersten Menge von Finnen 130a und der zweiten Menge von Finnen 130b gebildet wird und das Halbleitersubstrat 110 am Boden des Grabens 545a oder 545b freilegt. Die Bildung der ersten und zweiten Gräben 545a und 545b kann durch Strukturierungs- und Ätztechniken erfolgen, z.B. durch reaktive lonenätztechniken (RIE), mit denen der Fachmann vertraut ist und die keiner weiteren Erläuterung bedürfen.
  • Gemäß den Ausführungsformen hierin stellen 7 eine X1-Schnittansicht und 8 eine Y-Schnittansicht der Halbleitervorrichtung 100 nach einer dritten Bearbeitungsstufe dar. In der dritten Bearbeitungsstufe werden der erste Graben 545a und der zweite Graben 545b mit einem ersten Isolationsmaterial gefüllt, um eine erste Isolationsstruktur 760a und eine zweite Isolationsstruktur 760b zu erhalten. Das erste Isolationsmaterial kann ein beliebiges elektrisch isolierendes Material sein. In einer Ausführungsform kann das erste Isolationsmaterial Siliziumnitrid sein. Dem Fachmann sind Isolationsmaterialien und Techniken zum Füllen von Gräben bekannt.
  • Nach der dritten Bearbeitungsstufe weist die erste Gatestruktur 140a einen ersten Abschnitt 546a und einen zweiten Abschnitt 547a auf, die durch die erste Isolationsstruktur 760a getrennt sind. Ebenso, obwohl nicht explizit dargestellt, weist die zweite Gatestruktur 140b einen ersten Abschnitt und einen zweiten Abschnitt auf, die durch die zweite Isolationsstruktur 760b getrennt sind.
  • 9 stellt eine X1-Schnittansicht der Halbleitervorrichtung 100 nach einer vierten Bearbeitungsstufe gemäß den Ausführungsformen hierin dar. In der vierten Bearbeitungsstufe kann ein Replacement-Metal-Gate-Prozess (RMG-Prozess) durchgeführt werden, wodurch das erste Dummy-Gate 142a und der erste Abstandshalter 144a auf dem ersten Dummy-Gate 142a durch eine erste Gateelektrode 146a ersetzt werden. Nicht dargestellt sind andere Schichten und Strukturen, die erforderlich sind, um ein Dummy-Gate durch eine endgültige Gatestruktur zu ersetzen, die als „Gate-Stapel“ bezeichnet werden kann und typischerweise eine dielektrische Gateschicht mit hohem κ (d.h. κ > ≈ 6), eine Metall-Gateelektrode sowie verschiedene Abstandshalter und Deckschichten umfasst. In einer Ausführungsform umfassen die erste Gatestruktur 140a und die zweite Gatestruktur 140b jeweils ein High-κ-Gate-Dielektrikum; die Gateelektrode (z.B. Gateelektrode 146a der ersten Gatestruktur 140a); eine Deckschicht, die auf der Metall-Gateelektrode angeordnet ist; und einen Abstandshalter, der auf Seiten der Metall-Gateelektrode und Seiten der Deckschicht angeordnet ist.
  • Ebenso kann das zweite Dummy-Gate durch eine zweite Gateelektrode ersetzt werden, obwohl dies in 9 nicht dargestellt ist.
  • Gemäß den Ausführungsformen hierin stellen 10 eine X1-Schnittansicht, 11 eine X2-Schnittansicht und 12 eine Y-Schnittansicht der Halbleitervorrichtung 100 nach einer fünften Bearbeitungsstufe dar. In der fünften Bearbeitungsstufe werden die oberen Bereiche der ersten und zweiten Abschnitte 546a und 547a der ersten Gateelektrode 146a mit bekannten Techniken vertieft und ein zweites Isolationsmaterial 1070a wird über der ersten Gateelektrode 146a abgeschieden. Die gleichen Aktionen werden an der zweiten Gatestruktur 140b durchgeführt (nicht dargestellt). Das zweite Isolationsmaterial 1070a kann das gleiche Material wie das erste Isolationsmaterial sein, das die ersten und zweiten Isolationsstrukturen 760a und 760b umfasst, oder es kann ein anderes Isolationsmaterial sein.
  • Auch in der fünften Bearbeitungsstufe kann ein oberer Abschnitt des Isolationsmaterials 320 mit bekannten Techniken zurückgeätzt werden und es kann ein Kontakt 1180 zu den S/D-Strukturen 335-338 hergestellt werden. In der dargestellten Ausführungsform kontaktiert der Kontakt 1180 (der als „leitfähige Struktur“ bezeichnet werden kann) jede S/D-Struktur 335 - 338 zwischen der ersten Gatestruktur 140a und der zweiten Gatestruktur 140b.
  • In der dargestellten Ausführungsform von 11 werden auch die oberen Abschnitte der S/D-Strukturen 335-338 zurückgeätzt, was jedoch nicht erforderlich ist. 12 zeigt den Kontakt 1180, der mit den Abstandhaltern 144a und 144b an den Seiten der ersten und zweiten Isolationsstrukturen 760a und 760b des ersten und zweiten Gate-Bereichs 140a und 140b physisch in Kontakt steht. In anderen Ausführungsformen, die nicht dargestellt sind, kann jedoch ein Abschnitt des Isolationsmaterials 320 zwischen dem Kontakt 1180 und einem oder beiden der Abstandhalter 144a und 144b angeordnet sein. Der Kontakt 1180 kann ein geeignetes Metall umfassen, wie beispielsweise Kupfer, Aluminium oder Wolfram.
  • Gemäß den Ausführungsformen hierin stellen 13 eine X2-Schnittansicht und 14 eine Y-Schnittansicht der Halbleitervorrichtung 100 nach einer sechsten Bearbeitungsstufe dar. In der sechsten Bearbeitungsstufe können der Kontakt 1180 vertieft und eine Deckschicht 1385 gebildet und über dem Kontakt 1180 strukturiert werden. Techniken zum Aussparen von Kontakten und zum Bilden und Strukturieren von Deckschichten sind in der Technik bekannt. In einer Ausführungsform kann die Deckschicht 1385 Siliziumnitrid umfassen.
  • Gemäß den Ausführungsformen hierin stellen 15 eine X1-Schnittansicht und 16 eine Y-Schnittansicht der Halbleitervorrichtung 100 nach einer siebten Bearbeitungsstufe dar. In der siebten Bearbeitungsstufe werden ein dritter Graben 1561a und ein vierter Graben 1561b im zweiten Isolationsmaterial gebildet, beispielsweise durch bekannte Techniken. Der dritte Graben 1561a legt eine Gesamtheit einer Oberseite der ersten Isolationsstruktur 760a, mindestens einen Teil einer Oberseite des ersten Abschnitts 946a der ersten Gatestruktur 140a und mindestens einen Teil einer Oberseite des zweiten Abschnitts 947a der ersten Gatestruktur 140a frei. Ebenso legt der vierte Graben 1561b eine Gesamtheit einer Oberseite der zweiten Isolationsstruktur 760b, mindestens einen Teil einer Oberseite des ersten Abschnitts der zweiten Gatestruktur 140a und mindestens einen Teil einer Oberseite des zweiten Abschnitts der zweiten Gatestruktur 140b frei, auch wenn dies nicht explizit dargestellt ist.
  • Gemäß den Ausführungsformen hierin stellen 17 eine X1-Schnittansicht, 18 eine X2-Schnittansicht und 19 eine Y-Schnittansicht der Halbleitervorrichtung 100 nach einer achten Bearbeitungsstufe dar. In der achten Bearbeitungsstufe werden der dritte Graben 1561a und der vierte Graben 1561b mit einem leitfähigen Material 1790 gefüllt. Das leitfähige Material 1790 kann auch über Abschnitten des Kontakts 1180 abgeschieden werden, die nicht mit der Deckschicht 1385 bedeckt sind. Das leitfähige Material 1790 kann ein Metall sein, wie beispielsweise Kupfer, Aluminium oder Wolfram. Das leitfähige Material 1790 kann das gleiche Material sein, wie das Material des Kontakts 1180. Das Füllen des dritten und vierten Grabens 1561a - 1561b mit dem leitfähigen Material 1790 kann vom Fachmann angesichts dieser Beschreibung routinemäßig durchgeführt werden.
  • Gemäß der Darstellung in 17 stellt ein Bereich 1790a des leitenden Materials eine elektrische Verbindung zwischen den Abschnitten 946a und 947a der ersten Gateelektrode 146a her. Ebenso stellt ein Bereich 1790b des leitfähigen Materials eine elektrische Verbindung zwischen den ersten und zweiten Abschnitten der zweiten Gateelektrode 146b her, obwohl dies nicht explizit dargestellt ist.
  • Die 18 - 19 zeigen auch, dass die Deckschicht 1385 und die ersten und zweiten Isolationsstrukturen 760a und 760b eine elektrische Isolierung zwischen dem Kontakt 1180 und z.B. der ersten Gateelektrode 146a gewährleisten. Dementsprechend ist die parasitäre Kapazität der Halbleitervorrichtung 100 gering und die Leistung der Vorrichtung hoch.
  • Nach der achten Bearbeitungsstufe können zusätzliche Bearbeitungsstufen durchgeführt werden, die dem Fachmann bekannt sind, um die Halbleitervorrichtung 100 für eine oder mehrere gewünschte Anwendungen geeignet auszubilden.
  • In einer Ausführungsform können die verschiedenen Bearbeitungsstufen der 2 - 20 und andere, die dem Fachmann angesichts der vorliegenden Erfindung ersichtlich sind, eine Halbleitervorrichtung 100 ergeben, umfassend ein Halbleitersubstrat 110; eine erste Menge von Finnen 130a und eine zweite Menge von Finnen 130b, die auf dem Halbleitersubstrat angeordnet sind, wobei jede Finne 131a-132b eine lange Achse und eine kurze Achse umfasst, wobei die langen Achsen der Finnen 131a-132b im Wesentlichen parallel sind und sich in einer ersten Richtung erstrecken; eine erste Gateelektrode 146a und eine zweite Gateelektrode über dem Halbleitersubstrat 110, der ersten Menge von Finnen 130a und der zweiten Menge von Finnen 130b, wobei jede Gateelektrode eine lange Achse und eine kurze Achse umfasst, wobei die langen Achsen der ersten und zweiten Gateelektrode im Wesentlichen parallel sind und sich in einer zweiten Richtung erstrecken, wobei die zweite Richtung zur ersten Richtung im Wesentlichen senkrecht ist; eine erste Isolationsstruktur 760a, die zwischen der ersten Menge von Finnen 130a und der zweiten Menge von Finnen 130b und auf dem Halbleitersubstrat 110 angeordnet ist, wobei die erste Isolationsstruktur 760a die erste Gateelektrode 146a in einen ersten Abschnitt 946a und einen zweiten Abschnitt 947a trennt; eine zweite Isolationsstruktur 760b, die zwischen der ersten Menge von Finnen 130a und der zweiten Menge von Finnen 130b und auf dem Halbleitersubstrat 110 angeordnet ist, wobei die zweite Isolationsstruktur 760b die zweite Gateelektrode in einen ersten Abschnitt und einen zweiten Abschnitt trennt; eine dritte Isolationsstruktur 1070, die auf einem ersten Teil einer Oberseite von jedem der ersten und zweiten Abschnitte 946a und 947a der ersten Gateelektrode 146a angeordnet ist; eine vierte Isolationsstruktur, die auf einem ersten Teil einer Oberseite von jedem der ersten und zweiten Abschnitte der zweiten Gateelektrode angeordnet ist; eine erste leitfähige Struktur 1790a, die breiter ist als die erste Isolationsstruktur 760a und auf einer Gesamtheit einer Oberseite der ersten Isolationsstruktur 760a und einem zweiten Teil der Oberseite von jedem der ersten und zweiten Abschnitte 946a und 947a der ersten Gateelektrode 146a angeordnet ist; und eine zweite leitfähige Struktur 1790b, die breiter ist als die zweite Isolationsstruktur 760b und auf einer Gesamtheit einer Oberseite der zweiten Isolationsstruktur 760b und einem zweiten Teil der Oberseite von jedem der ersten und zweiten Abschnitte der zweiten Gateelektrode 146b angeordnet ist.
  • In einer Ausführungsform kann die Halbleitervorrichtung 100 ferner epitaktische Source/Drain (S/D) -Strukturen 335 - 338 auf jeder Finne 131a - 132b zwischen der ersten Gateelektrode 146a und der zweiten Gateelektrode 146b umfassen. In einer weiteren Ausführungsform kann die Halbleitervorrichtung 100 weiterhin eine zweite leitfähige Struktur 1180 umfassen, die jede S/D-Struktur 335 - 338 zwischen der ersten Gateelektrode 146a und der zweiten Gateelektrode 146b kontaktiert.
  • Alternativ oder zusätzlich kann das Halbleitersubstrat 110 Silizium umfassen.
  • Alternativ oder zusätzlich kann die erste Isolationsstruktur 760a und/oder die zweite Isolationsstruktur 760b Siliziumnitrid umfassen. Die erste Isolationsstruktur 760a und die zweite Isolationsstruktur 760b können ein gemeinsames Material umfassen.
  • 20 stellt ein Flussdiagramm eines Verfahrens 2000 gemäß den Ausführungsformen hierin dar. Das Verfahren 2000 umfasst darstellungsgemäß ein Bilden (bei 2010) eines Halbleitersubstrats. In einer Ausführungsform kann das Halbleitersubstrat Silizium umfassen.
  • Das Verfahren 2000 umfasst auch ein Bilden (bei 2020) von einer ersten Menge von Finnen und einer zweiten Menge von Finnen auf dem Halbleitersubstrat, wobei jede Finne eine lange Achse und eine kurze Achse umfasst, wobei die langen Achsen der Finnen im Wesentlichen parallel sind und sich in eine erste Richtung erstrecken; und ein Bilden (bei 2030) einer ersten Gatestruktur und einer zweiten Gatestruktur über dem Halbleitersubstrat, der ersten Menge von Finnen und der zweiten Menge von Finnen, wobei jede Gatestruktur eine lange Achse und eine kurze Achse umfasst, wobei die langen Achsen der ersten und zweiten Gatestrukturen im Wesentlichen parallel sind und sich in eine zweite Richtung erstrecken, wobei die zweite Richtung zu der ersten Richtung im Wesentlichen senkrecht ist.
  • In einer Ausführungsform kann das Verfahren 2000 ein Bilden (bei 2025) von Source/Drain (S/D) -Strukturen an jeder Finne zwischen der ersten Gatestruktur und der zweiten Gatestruktur umfassen, beispielsweise durch ein epitaktisches Wachstum.
  • In dem Verfahren 2000 kann das Bilden (bei 2030) ein Bilden eines ersten Dummy-Gates und eines zweiten Dummy-Gates umfassen.
  • Das Verfahren 2000 umfasst ferner ein Bilden (bei 2040) von einem ersten Graben in der ersten Gatestruktur und einem zweiten Graben in der zweiten Gatestruktur, wobei jeder Graben zwischen der ersten Menge von Finnen und der zweiten Menge von Finnen gebildet wird und das Halbleitersubstrat freilegt.
  • Das Verfahren 2000 umfasst zusätzlich ein Füllen (bei 2050) des ersten Grabens und des zweiten Grabens mit einem ersten Isolationsmaterial, um eine erste Isolationsstruktur und eine zweite Isolationsstruktur zu erhalten, wobei die erste Gatestruktur einen ersten Abschnitt und einen zweiten Abschnitt aufweist, die durch die erste Isolationsstruktur getrennt sind, und die zweite Gatestruktur einen ersten Abschnitt und einen zweiten Abschnitt aufweist, die durch die zweite Isolationsstruktur getrennt sind. In einer Ausführungsform kann das erste Isolationsmaterial Siliziumnitrid umfassen.
  • In einer Ausführungsform kann das Verfahren 2000 ein Durchführen (bei 2055) eines Replacement-Metal-Gate-Prozesses (RMG-Prozesses) umfassen, wodurch das erste Dummy-Gate durch eine erste Gateelektrode und das zweite Dummy-Gate durch eine zweite Gateelektrode ersetzt werden, nachdem der erste und zweite Graben gefüllt wurden und ein zweites Isolationsmaterial abgeschieden wurde (bei 2060).
  • Das Verfahren 2000 kann anschließend ein Abscheiden (bei 2060) von einem zweiten Isolationsmaterial über mindestens der ersten Gatestruktur und der zweiten Gatestruktur umfassen. In einer Ausführungsform umfassen das erste Isolationsmaterial und das zweite Isolationsmaterial ein gemeinsames Material.
  • Das Verfahren 2000 kann dann ein Bilden (bei 2070) von einem dritten Graben und einem vierten Graben in dem zweiten Isolationsmaterial umfassen, wobei der dritte Graben eine Gesamtheit einer Oberseite der ersten Isolationsstruktur, mindestens einen Teil einer Oberseite des ersten Abschnitts der ersten Gatestruktur und mindestens einen Teil einer Oberseite des zweiten Abschnitts der ersten Gatestruktur freilegt und der vierte Graben eine Gesamtheit einer Oberseite der zweiten Isolationsstruktur, mindestens einen Teil einer Oberseite des ersten Abschnitts der zweiten Gatestruktur und mindestens einen Teil einer Oberseite des zweiten Abschnitts der zweiten Gatestruktur freilegt. Anschließend umfasst das Verfahren 2000 ein Füllen (bei 2080) des dritten und vierten Grabens mit einem leitenden Material.
  • In einer Ausführungsform, in der das Verfahren 2000 das Bilden (bei 2025) von S/D-Strukturen umfasst, kann das Verfahren 2000 ferner ein Bilden (bei 2085) einer leitfähigen Struktur umfassen, die jede S/D-Struktur zwischen der ersten Gatestruktur und der zweiten Gatestruktur kontaktiert.
  • Mit Bezug auf 21 ist eine stilisierte Darstellung eines Systems 2100 zur Herstellung einer Halbleitervorrichtung gemäß den Ausführungsformen hierin dargestellt. Ein System 2100 der 21 kann ein Halbleitervorrichtungsbearbeitungssystem 2110 und eine Designeinheit 2140 für integrierte Schaltungen umfassen. Das Halbleitervorrichtungsbearbeitungssystem 2110 kann integrierte Schaltungsvorrichtungen herstellen, die auf einem oder mehreren Entwürfen basieren, die von der Designeinheit 2140 für integrierte Schaltungen bereitgestellt werden.
  • Das Halbleitervorrichtungsbearbeitungssystem 2110 kann verschiedene Bearbeitungsstationen umfassen, wie z.B. Ätzprozessstationen, Photolithographieprozessstationen, CMP-Prozessstationen, etc. Jede der Bearbeitungsstationen kann ein oder mehrere Bearbeitungswerkzeuge 2114 und/oder Messwerkzeuge 2116 umfassen. Rückmeldungen auf der Grundlage von Daten der Messwerkzeuge 2116 können verwendet werden, um einen oder mehrere Prozessparameter zu ändern, die von den Bearbeitungswerkzeugen 2114 zur Durchführung von Prozessschritten verwendet werden.
  • Das Halbleitervorrichtungsbearbeitungssystem 2110 kann auch eine Schnittstelle 2112 umfassen, die in der Lage ist, die Kommunikation zwischen den Bearbeitungswerkzeugen 2114, den Messwerkzeugen 2116 und einer Steuerung, wie beispielsweise der Bearbeitungssteuerung 2120, bereitzustellen. Eine oder mehrere der Bearbeitungsstufen, die von dem Halbleitervorrichtungsbearbeitungssystem 2110 durchgeführt werden, können von der Bearbeitungssteuerung 2120 gesteuert werden. Die Bearbeitungssteuerung 2120 kann einen Workstation-Computer, Desktop-Computer, Laptop-Computer, Tablet-Computer oder eine andere Art von Computervorrichtung sein, die ein oder mehrere Softwareprodukte umfasst, die in der Lage sind, Prozesse zu steuern, Prozessrückmeldungen zu empfangen, Testergebnisdaten zu empfangen, Lernzyklusanpassungen durchzuführen, Prozessanpassungen durchzuführen, etc.
  • Das Halbleitervorrichtungsbearbeitungssystem 2110 kann integrierte Schaltungen auf einem Medium, wie beispielsweise Siliziumwafer, herstellen. Insbesondere kann das Halbleitervorrichtungsbearbeitungssystem 2110 integrierte Schaltungen herstellen, die eine Halbleitervorrichtung 100 umfassen.
  • Die Herstellung von integrierten Schaltungen durch das Halbleitervorrichtungsbearbeitungssystem 2110 kann auf Schaltungsentwürfen basieren, die von der Designeinheit 2140 für integrierte Schaltungen bereitgestellt werden. Das Halbleitervorrichtungsbearbeitungssystem 2110 kann bearbeitete integrierte Schaltungen/Vorrichtungen 2115 auf einem Transportmechanismus 2150, wie beispielsweise einem Fördersystem, bereitstellen. In einigen Ausführungsformen kann das Fördersystem ein ausgeklügeltes Reinraum-Transportsystem sein, das in der Lage ist, Halbleiterwafer zu transportieren.
  • In einigen Ausführungsformen können die mit „2115“ gekennzeichneten Elemente einzelne Wafer darstellen und in anderen Ausführungsformen können die Elemente 2115 eine Gruppe von Halbleiterwafern darstellen, z.B. ein „Los“ von Halbleiterwafern. Die integrierte Schaltung oder Vorrichtung 2115 kann einen Transistor, einen Kondensator, einen Widerstand, eine Speicherzelle, einen Prozessor und/oder dergleichen umfassen.
  • Die Designeinheit 2140 für integrierte Schaltungen des Systems 2100 ist in der Lage, einen Schaltungsentwurf bereitzustellen, der von dem Halbleitervorrichtungsbearbeitungssystem 2110 hergestellt werden kann. Die Designeinheit 2140 für integrierte Schaltungen kann in der Lage sein, die Anzahl der Vorrichtungen (z.B. Prozessoren, Speichergeräte usw.) zu bestimmen, die in einem Vorrichtungsgehäuse platziert werden sollen. Weiterhin kann die Designeinheit 2140 für integrierte Schaltungen in der Lage sein, eine Anzahl von Finnen pro Menge von Finnen, eine Trennung zwischen Finnen innerhalb einer Menge, eine Trennung von Mengen von Finnen, eine oder mehrere Abmessungen von Finnen, eine Anzahl von Gates, eine Trennung zwischen Gates, eine oder mehrere Abmessungen von Gates und/oder eine oder mehrere andere Eigenschaften einer vorstehend beschriebenen Halbleitervorrichtung 100 zu bestimmen. Basierend auf diesen Details der Vorrichtungen kann die Designeinheit 2140 für integrierte Schaltungen Spezifizierungen für die zu fertigenden Vorrichtungen festlegen. Basierend auf diesen Spezifikationen kann die Designeinheit 2140 für integrierte Schaltungen Daten für die Herstellung eines hierin beschriebenen Halbleiterbauelementes 100 liefern.
  • Das System 2100 kann in der Lage sein, die Analyse und Herstellung verschiedener Produkte mit verschiedenen Technologien durchzuführen. So kann das System 2100 beispielsweise Designdaten/Entwurfsdaten und Produktionsdaten für Fertigungsvorrichtungen der CMOS-Technologie, Flash-Technologie, BiCMOS-Technologie, Leistungsvorrichtungen, Speichervorrichtungen (z.B. DRAM-Vorrichtungen), NAND-Speichervorrichtungen und/oder verschiedene andere Halbleitertechnologien empfangen. Diese Daten können vom System 2100 verwendet werden, um die hierin beschriebenen Halbleitervorrichtungen herzustellen.
  • Die oben beschriebenen speziellen Ausführungsformen sind nur anschaulich, da die Erfindung auf unterschiedliche, aber gleichwertige Weise modifiziert und praktiziert werden kann, die für den Fachmann angesichts dieser Beschreibung ersichtlich ist. So können beispielsweise die oben beschriebenen Prozessschritte in einer anderen Reihenfolge durchgeführt werden. Darüber hinaus sind für die hierin dargestellten Details der Konstruktion oder des Designs keine weiteren Einschränkungen vorgesehen, als die in den nachstehenden Ansprüchen beschriebenen. Es ist daher offensichtlich, dass die oben beschriebenen besonderen Ausführungsformen geändert oder modifiziert werden können, und alle diese Abweichungen fallen in den Rahmen und unter das Wesen der Erfindung. Dementsprechend wird der hierin beanspruchte Schutz in den folgenden Ansprüchen definiert.

Claims (20)

  1. Halbleitervorrichtung, umfassend: ein Halbleitersubstrat; eine erste Menge von Finnen und eine zweite Menge von Finnen, die auf dem Halbleitersubstrat angeordnet sind, wobei eine jede Finne eine lange Achse und eine kurze Achse umfasst, wobei die langen Achsen der Finnen im Wesentlichen parallel sind und sich in eine erste Richtung erstrecken; eine erste Gateelektrode und eine zweite Gateelektrode über dem Halbleitersubstrat, der ersten Menge von Finnen und der zweiten Menge von Finnen, wobei jede Gateelektrode eine lange Achse und eine kurze Achse umfasst, wobei die langen Achsen der ersten und zweiten Gateelektroden im Wesentlichen parallel sind und sich in einer zweiten Richtung erstrecken, wobei die zweite Richtung zur ersten Richtung im Wesentlichen senkrecht ist; eine erste Isolationsstruktur, die zwischen der ersten Menge von Finnen und der zweiten Menge von Finnen und auf dem Halbleitersubstrat angeordnet ist, wobei die erste Isolationsstruktur die erste Gateelektrode in einen ersten Abschnitt und einen zweiten Abschnitt trennt; eine zweite Isolationsstruktur, die zwischen der ersten Menge von Finnen und der zweiten Menge von Finnen und auf dem Halbleitersubstrat angeordnet ist, wobei die zweite Isolationsstruktur die zweite Gateelektrode in einen ersten Abschnitt und einen zweiten Abschnitt trennt; eine dritte Isolationsstruktur, die auf einem ersten Teil einer Oberseite von jedem der ersten und zweiten Abschnitte der ersten Gateelektrode angeordnet ist; eine vierte Isolationsstruktur, die auf einem ersten Teil einer Oberseite von jedem der ersten und zweiten Abschnitte der zweiten Gateelektrode angeordnet ist; eine erste leitfähige Struktur, die breiter ist als die erste Isolationsstruktur und auf einer Gesamtheit einer Oberseite der ersten Isolationsstruktur und auf einem zweiten Teil der Oberseite von jedem der ersten und zweiten Abschnitte der ersten Gateelektrode angeordnet ist; und eine zweite leitfähige Struktur, die breiter ist als die zweite Isolationsstruktur ist und auf einer Gesamtheit einer Oberseite der zweiten Isolationsstruktur und auf einem zweiten Teil der Oberseite von jedem der ersten und zweiten Abschnitte der zweiten Gateelektrode angeordnet ist.
  2. Halbleitervorrichtung nach Anspruch 1, ferner umfassend: epitaktische Source/Drain (S/D) -Strukturen auf jeder Finne zwischen der ersten Gateelektrode und der zweiten Gateelektrode.
  3. Halbleitervorrichtung nach Anspruch 2, ferner umfassend: eine zweite leitfähige Struktur, die eine jede S/D-Struktur zwischen der ersten Gateelektrode und der zweiten Gateelektrode kontaktiert.
  4. Halbleitervorrichtung nach Anspruch 1, wobei das Halbleitersubstrat Silizium umfasst.
  5. Halbleitervorrichtung nach Anspruch 1, wobei die erste Isolationsstruktur Siliziumnitrid umfasst.
  6. Halbleitervorrichtung nach Anspruch 1, wobei die erste Isolationsstruktur und die zweite Isolationsstruktur ein gemeinsames Material umfassen.
  7. Verfahren, umfassend: ein Bilden eines Halbleitersubstrats; ein Bilden einer ersten Menge von Finnen und einer zweiten Menge von Finnen auf dem Halbleitersubstrat, wobei jede Finne eine lange Achse und eine kurze Achse umfasst, wobei die langen Achsen der Finnen im Wesentlichen parallel sind und sich in eine erste Richtung erstrecken; ein Bilden einer ersten Gatestruktur und einer zweiten Gatestruktur über dem Halbleitersubstrat, der ersten Menge von Finnen und der zweiten Menge von Finnen, wobei jede Gatestruktur eine lange Achse und eine kurze Achse umfasst, wobei die langen Achsen der ersten und zweiten Gatestrukturen im Wesentlichen parallel sind und sich in eine zweite Richtung erstrecken, wobei die zweite Richtung zu der ersten Richtung im Wesentlichen senkrecht ist; ein Bilden eines ersten Grabens in der ersten Gatestruktur und eines zweiten Grabens in der zweiten Gatestruktur, wobei ein jeder Graben zwischen der ersten Menge von Finnen und der zweiten Menge von Finnen gebildet wird; ein Füllen des ersten Grabens und des zweiten Grabens mit einem ersten Isolationsmaterial, um eine erste Isolationsstruktur und eine zweite Isolationsstruktur zu erhalten, wobei die erste Gatestruktur einen ersten Abschnitt und einen zweiten Abschnitt aufweist, die durch die erste Isolationsstruktur getrennt werden, und die zweite Gatestruktur einen ersten Abschnitt und einen zweiten Abschnitt aufweist, die durch die zweite Isolationsstruktur getrennt werden; ein Abscheiden eines zweiten Isolationsmaterials über mindestens der ersten Gatestruktur und der zweiten Gatestruktur; ein Bilden eines dritten Grabens und eines vierten Grabens in dem zweiten Isolationsmaterial; und ein Füllen der dritten und vierten Gräben mit einem leitfähigen Material.
  8. Verfahren nach Anspruch 7, wobei: das Bilden der ersten Gatestruktur und der zweiten Gatestruktur ein Bilden eines ersten Dummy-Gates und eines zweiten Dummy-Gates umfasst; und das Bilden der dritten und vierten Gräben ein Bilden der dritten und vierten Gräben umfasst, so dass der dritte Graben eine Gesamtheit einer Oberseite der ersten Isolationsstruktur, mindestens einen Teil einer Oberseite des ersten Abschnitts der ersten Gatestruktur und mindestens einen Teil einer Oberseite des zweiten Abschnitts der ersten Gatestruktur freilegt und der vierte Graben eine Gesamtheit einer Oberseite der zweiten Isolationsstruktur, mindestens einen Teil einer Oberseite des ersten Abschnitts der zweiten Gatestruktur und mindestens einen Teil einer Oberseite des zweiten Abschnitts der zweiten Gatestruktur freilegt.
  9. Verfahren nach Anspruch 8, ferner umfassend: ein Durchführen eines Replacement-Metal-Gate-Pozesses (RMG-Prozesses), wodurch das erste Dummy-Gate durch eine erste Gateelektrode und das zweite Dummy-Gate durch eine zweite Gateelektrode nach dem Füllen des ersten und zweiten Grabens und vor dem Abscheiden des zweiten Isolationsmaterials ersetzt werden.
  10. Verfahren nach Anspruch 7, ferner umfassend: ein epitaktisches Wachsen von Source/Drain (S/D) -Strukturen auf jeder Finne zwischen der ersten Gatestruktur und der zweiten Gatestruktur.
  11. Verfahren nach Anspruch 10, ferner umfassend: ein Bilden einer leitfähigen Struktur, die eine jede S/D-Struktur zwischen der ersten Gatestruktur und der zweiten Gatestruktur kontaktiert.
  12. Verfahren nach Anspruch 7, wobei das Halbleitersubstrat Silizium umfasst.
  13. Verfahren nach Anspruch 7, wobei das erste Isolationsmaterial Siliziumnitrid umfasst.
  14. Verfahren nach Anspruch 7, wobei das erste Isolationsmaterial und das zweite Isolationsmaterial ein gemeinsames Material umfassen.
  15. System, umfassend: ein Halbleitervorrichtungsbearbeitungssystem zur Herstellung einer Halbleitervorrichtung; und eine Bearbeitungssteuerung, die mit dem Halbleitervorrichtungsbearbeitungssystem funktionsfähig gekoppelt ist, wobei die Bearbeitungssteuerung konfiguriert ist, um einen Betrieb des Halbleitervorrichtungsbearbeitungssystems zu steuern; wobei das Halbleitervorrichtungsbearbeitungssystem ausgebildet ist, um: ein Halbleitersubstrat zu bilden; eine erste Menge von Finnen und eine zweite Menge von Finnen auf dem Halbleitersubstrat zu bilden, wobei eine jede Finne eine lange Achse und eine kurze Achse umfasst, wobei die langen Achsen der Finnen im Wesentlichen parallel sind und sich in eine erste Richtung erstrecken; eine erste Gatestruktur und eine zweite Gatestruktur über dem Halbleitersubstrat, der ersten Menge von Finnen und der zweiten Menge von Finnen zu bilden, wobei jede Gatestruktur eine lange Achse und eine kurze Achse umfasst, wobei die langen Achsen der ersten und zweiten Gatestrukturen im Wesentlichen parallel sind und sich in eine zweite Richtung erstrecken, wobei die zweite Richtung zu der ersten Richtung im Wesentlichen senkrecht ist; einen ersten Graben in der ersten Gatestruktur und einen zweiten Graben in der zweiten Gatestruktur zu bilden, wobei ein jeder Graben zwischen der ersten Menge von Finnen und der zweiten Menge von Finnen gebildet ist und das Halbleitersubstrat freilegt; den ersten Graben und den zweiten Graben mit einem ersten Isolationsmaterial zu füllen, um eine erste Isolationsstruktur und eine zweite Isolationsstruktur zu erhalten, wobei die erste Gatestruktur einen ersten Abschnitt und einen zweiten Abschnitt aufweist, die durch die erste Isolationsstruktur getrennt sind, und die zweite Gatestruktur einen ersten Abschnitt und einen zweiten Abschnitt aufweist, die durch die zweite Isolationsstruktur getrennt sind; ein zweites Isolationsmaterial auf mindestens der ersten Gatestruktur und der zweiten Gatestruktur abzuscheiden; einen dritten Graben und einen vierten Graben in dem zweiten Isolationsmaterial zu bilden, wobei der dritte Graben eine Gesamtheit einer Oberseite der ersten Isolationsstruktur, mindestens einen Teil einer Oberseite des ersten Abschnitts der ersten Gatestruktur und mindestens einen Teil einer Oberseite des zweiten Abschnitts der ersten Gatestruktur freilegt und der vierte Graben eine Gesamtheit einer Oberseite der zweiten Isolationsstruktur, mindestens einen Teil einer Oberseite des ersten Abschnitts der zweiten Gatestruktur und mindestens einen Teil einer Oberseite des zweiten Abschnitts freilegt; und den dritten und vierten Graben mit einem leitfähigen Material zu füllen.
  16. System nach Anspruch 15, wobei das Halbleitervorrichtungsbearbeitungssystem ausgebildet ist, um die erste Gatestruktur und die zweite Gatestruktur durch ein Bilden eines ersten Dummy-Gates und eines zweiten Dummy-Gates zu bilden.
  17. System nach Anspruch 16, wobei das Halbleitervorrichtungsbearbeitungssystem ferner ausgebildet ist, um: einen Replacement-Metal-GateProzess (RMG-Prozess) durchzuführen, wodurch das erste Dummy-Gate durch eine erste Gateelektrode und das zweite Dummy-Gate durch eine zweite Gateelektrode nach dem Füllen des ersten und zweiten Grabens und vor dem Abscheiden des zweiten Isolationsmaterials ersetzt wird.
  18. System nach Anspruch 15, wobei das Halbleitervorrichtungsbearbeitungssystem ferner ausgebildet ist, um: Source/Drain (S/D) -Strukturen an einer jeden Finne zwischen der ersten Gatestruktur und der zweiten Gatestruktur epitaktisch zu wachsen.
  19. System nach Anspruch 18, wobei das Halbleitervorrichtungsbearbeitungssystem ferner ausgebildet ist, um: eine leitfähige Struktur zu bilden, die eine jede S/D-Struktur zwischen der ersten Gatestruktur und der zweiten Gatestruktur kontaktiert.
  20. System nach Anspruch 15, wobei das Halbleitervorrichtungsbearbeitungssystem ausgebildet ist, um die erste Isolationsstruktur zu bilden, die Siliziumnitrid umfasst.
DE102020200311.4A 2019-02-15 2020-01-13 Verfahren und vorrichtung zur verbesserung der skalierung von isolationsstrukturen für gate-, source- und/oder drain-kontakte Active DE102020200311B4 (de)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US16/277,496 2019-02-15
US16/277,496 US10707207B1 (en) 2019-02-15 2019-02-15 Method, apparatus, and system for improved gate connections on isolation structures in FinFET devices

Publications (2)

Publication Number Publication Date
DE102020200311A1 true DE102020200311A1 (de) 2020-08-20
DE102020200311B4 DE102020200311B4 (de) 2023-11-02

Family

ID=71408359

Family Applications (1)

Application Number Title Priority Date Filing Date
DE102020200311.4A Active DE102020200311B4 (de) 2019-02-15 2020-01-13 Verfahren und vorrichtung zur verbesserung der skalierung von isolationsstrukturen für gate-, source- und/oder drain-kontakte

Country Status (3)

Country Link
US (1) US10707207B1 (de)
DE (1) DE102020200311B4 (de)
TW (1) TWI739278B (de)

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US522546A (en) * 1894-07-03 Island
US177037A (en) * 1876-05-02 Improvement in sewing-machines
US529833A (en) * 1894-11-27 Chakles r
US6261935B1 (en) 1999-12-13 2001-07-17 Chartered Semiconductor Manufacturing Ltd. Method of forming contact to polysilicon gate for MOS devices
US8595661B2 (en) * 2011-07-29 2013-11-26 Synopsys, Inc. N-channel and p-channel finFET cell architecture
US9287385B2 (en) * 2011-09-01 2016-03-15 Taiwan Semiconductor Manufacturing Company, Ltd. Multi-fin device and method of making same
US9059208B2 (en) 2013-04-10 2015-06-16 International Business Machines Corporation Replacement gate integration scheme employing multiple types of disposable gate structures
US9219153B2 (en) * 2013-08-21 2015-12-22 Globalfoundries Inc. Methods of forming gate structures for FinFET devices and the resulting semiconductor products
US9653281B2 (en) 2015-06-22 2017-05-16 Qualcomm Incorporated Structure and method for tunable memory cells including fin field effect transistors
US9853112B2 (en) 2015-07-17 2017-12-26 Qualcomm Incorporated Device and method to connect gate regions separated using a gate cut
TWI707473B (zh) * 2016-11-23 2020-10-11 聯華電子股份有限公司 半導體裝置以及其製作方法
US10177037B2 (en) * 2017-04-25 2019-01-08 Globalfoundries Inc. Methods of forming a CT pillar between gate structures in a semiconductor
US10354997B2 (en) 2017-04-28 2019-07-16 Taiwan Semiconductor Manufacturing Company, Ltd. Method for manufacturing semiconductor device with replacement gates
US10515952B2 (en) * 2017-08-04 2019-12-24 Taiwan Semiconductor Manufacturing Co., Ltd. Fin field effect transistor (FinFET) device structure and method for forming the same
US10529833B2 (en) * 2017-08-28 2020-01-07 Taiwan Semiconductor Manufacturing Co., Ltd. Integrated circuit with a fin and gate structure and method making the same
US10522546B2 (en) * 2018-04-20 2019-12-31 Taiwan Semiconductor Manufacturing Co., Ltd FinFET devices with dummy fins having multiple dielectric layers

Also Published As

Publication number Publication date
US10707207B1 (en) 2020-07-07
TWI739278B (zh) 2021-09-11
TW202044595A (zh) 2020-12-01
DE102020200311B4 (de) 2023-11-02

Similar Documents

Publication Publication Date Title
DE102016115986B4 (de) Halbleiter-bauelement und verfahren zu dessen herstellung
DE102019209316B4 (de) Herstellungsverfahren für eine vertikal gestapelte komplementär-FET-Vorrichtung mit unabhängiger Gatesteuerung
DE102017122830B4 (de) Verfahren zur herstellung eines halbleiter-bauelements
DE102014110425B4 (de) Halbleitervorrichtung
DE102016113828B4 (de) Halbleitervorrichtung
DE102013104983B4 (de) Zellen-Layout für SRAM-FinFET-Transistoren
DE102018218869B4 (de) Verfahren zum Bilden von Kontaktstrukturen auf integrierten Schaltungsprodukten
DE102018207344B4 (de) Verfahren zum Bilden von vertikalen Feldeffekttransistoren mit selbstausgerichteten Gates und Gateerweiterungen um die sich ergebende Struktur
DE102015117142A1 (de) Kontakte für stark skalierte Transistoren
DE102018111376B4 (de) Integrierte Schaltungsvorrichtungen
DE10141916A1 (de) MOS-Halbleitervorrichtung und Verfahren zum Herstellen derselben
DE102018116869A1 (de) Halbleitervorrichtung und Herstellungsverfahren dafür
DE102008006524A1 (de) Finnenverbindung für Multi-Gate-Feldeffekt-Transistoren
DE102021108583B4 (de) IC-Produkt mit einer FinFET-Vorrichtung mit einzelner aktiver Finne und eineelektrisch inaktive Struktur für Finnen zur Verringerung von Verspannung
DE102016119021B4 (de) Dummy-MOL-Entfernung zur Leistungsverbesserung
DE102019216082B4 (de) Skalierter gate-kontakt und source/drain-kappe sowie verfahren zu dessen herstellung
DE102019210597B4 (de) Verfahren zum Bilden von Abstandhaltern neben Gatestrukturen einer Transistorvorrichtung und integriertes Schaltungsprodukt
DE102013202739A1 (de) SRAM-integrierte Schaltungen mit vergrabenem sattelförmigen FINFET und Verfahren zu deren Herstellung
DE102017117857A1 (de) Integrierte Schaltkreis-Layouts mit Füllelementformen
DE102019207381A1 (de) Unterschiedliche untere und obere Abstandshalter für einen Kontakt
DE102019103481A1 (de) Durchkontaktierungsgrössen zur reduzierung der brückenbildungsgefahr und zur verbesserung der leistung
DE102020133486A1 (de) Nichtflüchtiger speicher mit doppelter ansteuerung
DE102018108821A1 (de) Verfahren zur herstellung einer halbleitervorrichtung, und halbleitervorrichtung
DE102020127584A1 (de) Dreidimensionale speichervorrichtung mit ferroelektrischemmaterial
DE102019201059A1 (de) Verfahren, Vorrichtung und System zum Reduzieren einer Gate-Schnitt-Aushöhlung und/oder eines Gate-Höhenverlusts in Halbleitervorrichtungen

Legal Events

Date Code Title Description
R012 Request for examination validly filed
R079 Amendment of ipc main class

Free format text: PREVIOUS MAIN CLASS: H01L0029780000

Ipc: H01L0027088000

R081 Change of applicant/patentee

Owner name: GLOBALFOUNDRIES U.S. INC., SANTA CLARA, US

Free format text: FORMER OWNER: GLOBALFOUNDRIES INC., GRAND CAYMAN, KY

R082 Change of representative

Representative=s name: GRUENECKER PATENT- UND RECHTSANWAELTE PARTG MB, DE

R016 Response to examination communication
R016 Response to examination communication
R018 Grant decision by examination section/examining division