DE102020134336A1 - Mehrere Verspannungszustände in epitaktischem Transistorkanalmaterial durch Einbau von Spannungsentlastungsdefekten in ein zugrunde liegendes Keimmaterial - Google Patents

Mehrere Verspannungszustände in epitaktischem Transistorkanalmaterial durch Einbau von Spannungsentlastungsdefekten in ein zugrunde liegendes Keimmaterial Download PDF

Info

Publication number
DE102020134336A1
DE102020134336A1 DE102020134336.1A DE102020134336A DE102020134336A1 DE 102020134336 A1 DE102020134336 A1 DE 102020134336A1 DE 102020134336 A DE102020134336 A DE 102020134336A DE 102020134336 A1 DE102020134336 A1 DE 102020134336A1
Authority
DE
Germany
Prior art keywords
layer
crystalline
fin
semiconductor material
heterostructure
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
DE102020134336.1A
Other languages
English (en)
Inventor
Aaron LILAK
Patrick Keys
Sayed Hasan
Stephen Cea
Anupama Bowonder
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Intel Corp
Original Assignee
Intel Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Intel Corp filed Critical Intel Corp
Publication of DE102020134336A1 publication Critical patent/DE102020134336A1/de
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7842—Field effect transistors with field effect produced by an insulated gate means for exerting mechanical stress on the crystal lattice of the channel region, e.g. using a flexible substrate
    • H01L29/7845—Field effect transistors with field effect produced by an insulated gate means for exerting mechanical stress on the crystal lattice of the channel region, e.g. using a flexible substrate the means being a conductive material, e.g. silicided S/D or Gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02373—Group 14 semiconducting materials
    • H01L21/02381—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/8238—Complementary field-effect transistors, e.g. CMOS
    • H01L21/823821—Complementary field-effect transistors, e.g. CMOS with a particular manufacturing method of transistors with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind
    • H01L27/085—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only
    • H01L27/088—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate
    • H01L27/092—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate complementary MIS field-effect transistors
    • H01L27/0924—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate complementary MIS field-effect transistors including transistors with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/0843—Source or drain regions of field-effect devices
    • H01L29/0847—Source or drain regions of field-effect devices of field-effect transistors with insulated gate
    • H01L29/0852—Source or drain regions of field-effect devices of field-effect transistors with insulated gate of DMOS transistors
    • H01L29/0856—Source regions
    • H01L29/086—Impurity concentration or distribution
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/1025—Channel region of field-effect devices
    • H01L29/1029—Channel region of field-effect devices of field-effect transistors
    • H01L29/1033—Channel region of field-effect devices of field-effect transistors with insulated gate, e.g. characterised by the length, the width, the geometric contour or the doping structure
    • H01L29/1041—Channel region of field-effect devices of field-effect transistors with insulated gate, e.g. characterised by the length, the width, the geometric contour or the doping structure with a non-uniform doping structure in the channel region surface
    • H01L29/1045—Channel region of field-effect devices of field-effect transistors with insulated gate, e.g. characterised by the length, the width, the geometric contour or the doping structure with a non-uniform doping structure in the channel region surface the doping structure being parallel to the channel length, e.g. DMOS like
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/1025—Channel region of field-effect devices
    • H01L29/1029—Channel region of field-effect devices of field-effect transistors
    • H01L29/1033—Channel region of field-effect devices of field-effect transistors with insulated gate, e.g. characterised by the length, the width, the geometric contour or the doping structure
    • H01L29/1054—Channel region of field-effect devices of field-effect transistors with insulated gate, e.g. characterised by the length, the width, the geometric contour or the doping structure with a variation of the composition, e.g. channel with strained layer for increasing the mobility
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table
    • H01L29/161—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table including two or more of the elements provided for in group H01L29/16, e.g. alloys
    • H01L29/165—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table including two or more of the elements provided for in group H01L29/16, e.g. alloys in different semiconductor regions, e.g. heterojunctions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66787—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a gate at the side of the channel
    • H01L29/66795—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a gate at the side of the channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66787—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a gate at the side of the channel
    • H01L29/66795—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a gate at the side of the channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • H01L29/66803—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a gate at the side of the channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET with a step of doping the vertical sidewall, e.g. using tilted or multi-angled implants
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/73—Bipolar junction transistors
    • H01L29/737—Hetero-junction transistors
    • H01L29/7371—Vertical transistors
    • H01L29/7378—Vertical transistors comprising lattice mismatched active layers, e.g. SiGe strained layer transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7842—Field effect transistors with field effect produced by an insulated gate means for exerting mechanical stress on the crystal lattice of the channel region, e.g. using a flexible substrate
    • H01L29/7848—Field effect transistors with field effect produced by an insulated gate means for exerting mechanical stress on the crystal lattice of the channel region, e.g. using a flexible substrate the means being located in the source/drain region, e.g. SiGe source and drain
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/785—Field effect transistors with field effect produced by an insulated gate having a channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • H01L29/7851—Field effect transistors with field effect produced by an insulated gate having a channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET with the body tied to the substrate

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Manufacturing & Machinery (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Materials Engineering (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)

Abstract

Mehrere Verspannungszustände in epitaktischem Transistorkanalmaterial können durch Einbau von Spannungsentlastungsdefekten in ein Keimmaterial erreicht werden. Die selektive Anwendung von Verspannung kann die Kanalmobilität eines Trägertyps verbessern, ohne die Kanalmobilität des anderen Trägertyps zu behindern. Eine Transistorstruktur kann eine heteroepitaktische Finne aufweisen, die eine erste Schicht aus kristallinem Material direkt auf einer zweiten Schicht aus kristallinem Material aufweist. Innerhalb der zweiten Schicht sind eine Anzahl defekter Bereiche mit einer Schwellenminimaldimension vorhanden, wodurch die erste Schicht aus kristallinem Material veranlasst wird, sich in einen Zustand geringerer Verspannung zu entspannen. Die defekten Bereiche können selektiv eingeführt werden, beispielsweise durch eine maskierte Verunreinigungsimplantation, so dass die defekten Bereiche in einigen Transistorstrukturen fehlen können, in denen ein Zustand mit höherer Verspannung in der ersten Schicht aus kristallinem Material erwünscht ist.

Description

  • HINTERGRUND
  • Die Nachfrage nach leistungsstärkeren integrierten Schaltkreisen (ICs) in Anwendungen elektronischer Geräte hat zu immer komplexeren Transistorarchitekturen geführt. Einige Transistorstrukturen enthalten mehrere Schichten aus kristallinem Halbleitermaterial, die so konstruiert sind, dass sie eine Verspannung innerhalb einer Kanalschicht des Transistors induzieren, da festgestellt wurde, dass bestimmte Verspannungstypen die Ladungsträgermobilität erhöhen und die Zeit verringern, die ein Ladungsträger benötigt, um zwischen Source- und Drain-Anschlüssen über einen Kanal einer bestimmten Länge zu gelangen.
  • Da jedoch die Vorteile der Kanalverspannung von der Polarität des Ladungsträgers abhängen (z. B. Elektron im Gegensatz zu Loch), ist es wichtig, eine Kanalverspannung einer bestimmten Typ (Druck im Gegensatz zu Zug)-Selektivität nur in die Teilstruktur der Transistorstrukturen innerhalb einer komplementären Metalloxid-Halbleiter-IC (CMOS-IC), die davon profitieren wird einzuführen. Beispielsweise möchte man möglicherweise die Lochdurchlaufzeiten verringern, um PMOS-Transistorstrukturen zu beschleunigen, ohne die Elektronendurchlaufzeiten in benachbarten NMOS-Transistorstrukturen negativ zu beeinflussen. Es kann schwierig sein, dieses Ziel bei der Herstellung von CMOS-ICs in großen Stückzahlen zu implementieren, da PMOS- und NMOS-Transistorstrukturen möglicherweise zwei verschiedene Kanalmaterialien (z. B. ein Material, das verspannt ist und eines, das nicht verspannt ist) und/oder zwei verschiedene Kanal-Einkapselungsmittel (z. B. ein hoch-k und ein niedrig-k oder ein druckverspanntes und ein zugverspanntes Dielektrikum) und/oder zwei verschiedene Source-/Drain-Materialien (z. B. eine hohe und eine niedrige oder eine druckverspanntes und ein zugverspannte erhöhte Epitaxie) usw. aufweisen müssen. Über die Komplexität hinaus, selektiv beliebige solcher Materialien bilden und strukturieren zu müssen, kann der selektive Einbau unterschiedlicher Materialschichten zu weiteren Komplexitäten bei der Herstellung führen. Beispielsweise kann es erforderlich sein, dass PMOS-Transistoren eine andere Höhe als NMOS-Transistoren haben, was die Einfachheit einer hochplanaren Vorrichtungsschicht opfert. Transistorarchitekturen und Herstellungstechniken, die diese Probleme vermeiden können, wären daher vorteilhaft.
  • Figurenliste
  • Das hier beschriebene Material ist beispielhaft und nicht einschränkend in den beigefügten Figuren dargestellt. Zur Vereinfachung und Klarheit der Darstellung sind die in den Figuren dargestellten Elemente nicht unbedingt maßstabsgetreu gezeichnet. Beispielsweise können die Abmessungen einiger Elemente aus Gründen der Klarheit relativ zu anderen Elementen übertrieben sein. Ferner wurden gegebenenfalls Referenzbezeichnungen in den Figuren wiederholt, um entsprechende oder analoge Elemente anzuzeigen. Zu den Figuren:
    • 1 zeigt eine isometrische Ansicht einer IC-Struktur einschließlich Transistorstrukturen mit Kanalmaterial mit mehreren Verspannungszuständen gemäß einigen Ausführungsformen;
    • 2A, 2B und 2C veranschaulichen Querschnittsansichten der in 1 gezeigten IC-Struktur entlang bestimmter Ebenen gemäß einigen Ausführungsformen;
    • 3 ist ein Flussdiagramm, das Verfahren zur Herstellung von Transistorstrukturen mit Kanalmaterial mit mehreren Verspannungszuständen gemäß einigen Ausführungsformen von selektiver Epitaxie darstellt;
    • 4A zeigt eine Draufsicht auf eine Vielzahl von Finnenstrukturen, die durch die Praxis der in 3 gezeigten Verfahren gebildet werden können, gemäß einigen Ausführungsformen;
    • 4B zeigt eine Querschnittsansicht der in 4A dargestellten Finnenstrukturen gemäß einigen Ausführungsformen;
    • 5 zeigt eine isometrische Ansicht von Transistorstrukturen mit Kanalmaterial mit mehreren Verspannungszuständen gemäß einigen alternativen Ausführungsformen;
    • 6 stellt eine mobile Computerplattform und eine Datenservermaschine dar, die einen IC mit Transistorstrukturen einschließlich Kanälen mit mehreren Verspannungszuständen verwenden, gemäß Ausführungsformen; und
    • 7 ist ein Funktionsblockdiagramm einer elektronischen Datenverarbeitungsvorrichtung gemäß einigen Ausführungsformen.
  • DETAILLIERTE BESCHREIBUNG
  • Eine oder mehrere Ausführungsformen werden unter Bezugnahme auf die beigefügten Figuren beschrieben. Während bestimmte Konfigurationen und Anordnungen detailliert dargestellt und diskutiert werden, sollte verstanden werden, dass dies nur zur Veranschaulichung erfolgt. Fachleute auf diesem Gebiet der Technik werden erkennen, dass andere Konfigurationen und Anordnungen möglich sind, ohne vom Geist und Umfang der Beschreibung abzuweichen. Fachleuten auf diesem Gebiet der Technik wird klar sein, dass hierin beschriebene Techniken und/oder Anordnungen in einer Vielzahl anderer Systeme und Anwendungen eingesetzt werden können, die nicht im Detail hierin beschrieben sind.
  • In der folgenden detaillierten Beschreibung wird auf die beigefügten Zeichnungen Bezug genommen, die einen Teil davon bilden und beispielhafte Ausführungsformen veranschaulichen. Ferner versteht es sich von selbst, dass andere Ausführungsformen verwendet werden können und strukturelle und/oder logische Änderungen vorgenommen werden können, ohne vom Umfang des beanspruchten Gegenstands abzuweichen. Es sollte auch beachtet werden, dass Anweisungen und Bezüge, beispielsweise nach oben, nach unten, oben, unten usw., bloß dazu verwendet werden können, um die Beschreibung von Merkmalen in den Zeichnungen zu erleichtern. Daher ist die folgende detaillierte Beschreibung nicht in einem einschränkenden Sinne zu verstehen, und der Umfang des beanspruchten Gegenstands wird ausschließlich durch die beigefügten Ansprüche und ihre Äquivalente definiert.
  • In der folgenden Beschreibung werden zahlreiche Details dargelegt. Fachleuten auf diesem Gebiet der Technik ist jedoch klar, dass die vorliegende Erfindung ohne diese spezifischen Details durchgeführt werden kann. In einigen Fällen werden bekannte Verfahren und Vorrichtungen eher in Blockdiagrammform als im Detail gezeigt, um zu vermeiden, dass die vorliegende Erfindung verdeckt wird. Die Bezugnahme in dieser Beschreibung auf „eine Ausführungsform“ oder „in einer Ausführungsform“ bedeutet, dass ein bestimmtes Merkmal, eine bestimmte Struktur, Funktion oder Eigenschaft, die im Zusammenhang mit der Ausführungsform beschrieben wurden, in wenigstens einer Ausführungsform der Erfindung enthalten ist. Somit beziehen sich die Erscheinungen des Ausdrucks „in einer Ausführungsform“ oder „in einer Ausführungsform“ an verschiedenen Stellen in dieser Beschreibung nicht notwendigerweise auf dieselbe Ausführungsform der Erfindung. Darüber hinaus können die besonderen Merkmale, Strukturen, Funktionen oder Eigenschaften in einer oder in mehreren Ausführungsformen auf jede geeignete Weise kombiniert werden. Beispielsweise kann eine erste Ausführungsform mit einer zweiten Ausführungsform überall dort kombiniert werden, wo sich die besonderen Merkmale, Strukturen, Funktionen oder Eigenschaften, die den beiden Ausführungsformen zugeordnet sind, nicht gegenseitig ausschließen.
  • Wie in der Beschreibung der Erfindung und den beigefügten Ansprüchen verwendet, sollen die Singularformen „ein(e/es)“, und „der/die/das‟ auch die Pluralformen einschließen, sofern der Kontext nicht eindeutig etwas anderes anzeigt. Es versteht sich auch von selbst, dass der Begriff „und/oder“, wie er hier verwendet wird, sich auf alle möglichen Kombinationen eines oder mehrerer der zugehörigen aufgelisteten Elemente bezieht und diese umfasst.
  • Die Begriffe „gekoppelt“ und „verbunden“ zusammen mit ihren Ableitungen können hier verwendet werden, um funktionale oder strukturelle Beziehungen zwischen Komponenten zu beschreiben. Es versteht sich von selbst, dass diese Begriffe nicht als Synonyme für einander gedacht sind. Vielmehr kann in bestimmten Ausführungsformen „verbunden“ verwendet werden, um anzuzeigen, dass zwei oder mehr Elemente in direktem physischen, optischen oder elektrischen Kontakt miteinander stehen. „Gekoppelt“ kann verwendet werden, um anzuzeigen, dass zwei oder mehr Elemente entweder in direktem oder indirektem (mit anderen dazwischen liegenden Elementen) physischem oder elektrischem Kontakt miteinander stehen und/oder dass die zwei oder mehr Elemente zusammenarbeiten oder miteinander interagieren (z. B. wie in einer Ursache-Wirkungs-Beziehung).
  • Die hier verwendeten Begriffe „über“, „unter“, „zwischen“ und „auf“ beziehen sich auf eine relative Position einer Komponente oder eines Materials in Bezug auf andere Komponenten oder Materialien, bei denen solche physischen Beziehungen bemerkenswert sind. Beispielsweise kann im Zusammenhang mit Materialien ein Material, das über oder unter einem anderen angeordnet ist, direkt in Kontakt stehen oder ein oder mehrere dazwischenliegende Materialien aufweisen. Darüber hinaus kann ein zwischen zwei Materialien angeordnetes Material direkt mit den beiden Schichten in Kontakt stehen oder eine oder mehrere dazwischenliegende Schichten aufweisen. Im Gegensatz dazu steht ein erstes Material „auf“ einem zweiten Material in direktem Kontakt mit diesem zweiten Material. Ähnliche Unterscheidungen sind im Zusammenhang mit Komponentenbaugruppen zu treffen.
  • Wie in dieser Beschreibung und in den Ansprüchen durchgehend verwendet, kann eine Liste von Elementen, die durch den Begriff „wenigstens eines von“ oder „eines oder mehrere von“ verbunden sind, eine beliebige Kombination der aufgelisteten Begriffe bedeuten. Zum Beispiel kann der Ausdruck „wenigstens eines von A, B oder C“ A; B; C; A und B; A und C; B und C; oder A, B und C bedeuten.
  • Gemäß einigen Ausführungsformen hierin werden ein oder mehrere defekte Bereiche selektiv in ein kristallines Material eingebaut, das sich an oder nahe einer Basis einer geschichteten Finnenstruktur befindet, die ferner einen Kanalbereich eines anderen kristallinen Materials aufweist. Die Erfinder haben festgestellt, dass solche defekten Bereiche erzeugt werden können, beispielsweise durch Implantation einer oder mehrerer Dotierstoffspezies in das Unterkanalmaterial. Die Erfinder haben ferner herausgefunden, dass solche defekten Bereiche Spannungen abbauen können, die andernfalls in dem kanalkristallinen Material vorhanden wären, das sich an oder nahe einer Oberseite der geschichteten Transistorfinnenstruktur befindet. Mit dem Spannungsabbau kann sich das kristalline Kanalmaterial in einem relaxierteren (oder weniger verspannten) Zustand befinden, als dies sonst der Fall wäre. Daher kann das Kanalmaterial einer bestimmten Finne so gesteuert werden, dass es sich in einem stärker verspannten Zustand oder in einem weniger verspannten Zustand befindet, abhängig davon, ob defekte Bereiche in ein darunter liegendes Unterfinnenmaterial eingebaut sind.
  • Wie weiter unten beschrieben, kann eine selektive Verspannungsentspannung gemäß den Ausführungsformen hierin auf eine geschichtete Transistorstruktur gemäß einer Vielzahl von Rubriken angewendet werden. In einigen Ausführungsformen, in denen ein kristallines Material als Kanal in Transistoren mit zwei komplementären Polaritäten verwendet wird, kann ein gegebenes Kanalmaterial für einen Transistor mit einer ersten Polarität (z. B. p-Typ) in einen stärker verspannten Zustand eingestellt werden und auf einen weniger verspannten Zustand für einen Transistor einer zweiten Polarität (z. B. n-Typ) eingestellt werden. Eine höhere Trägermobilität (z. B. Lochmobilität) kann in dem gegebenen Kanalmaterial des Transistors mit der ersten Polarität aufgrund des stärker verspannten Zustands erreicht werden, während der weniger verspannte Zustand innerhalb eines Transistors mit der zweiten Polarität ebenfalls eine höhere Trägermobilität (z. B. Elektronenmobilität) in dem gegebenen Kanalmaterial ermöglicht. Daher kann ein Einkanalmaterial für Transistoren mit komplementären Polaritäten verwendet werden und eine verspannungsinduzierte Mobilitätsverbesserung kann in dem Kanal einer der Transistorpolaritäten wirksam eingesetzt werden, ohne dass auch dieselbe Verspannung (und eine verspannungsinduzierte Mobilitätsreduzierung) in den Kanal der komplementären Transistorpolarität übertragen wird.
  • In einigen weiteren Beispielen, in denen ein erstes kristallines Material als eine Pufferschicht innerhalb einer geschichteten Transistorstruktur verwendet wird, können Transistoren mit komplementären Leitfähigkeitstypen ferner zwei verschiedene Kanalmaterialien verwenden, die sich in komplementären Verspannungszuständen (z. B. eines unter Druckbelastung, während das andere zugverspannt ist) befinden. Eine Pufferschicht zwischen einem darüber liegenden kristallinen Transistorkanalmaterial und einem darunter liegenden kristallinen Material kann sich beispielsweise in Abhängigkeit vom Vorhandensein defekter Bereiche in dem darunter liegenden kristallinen Material und/oder in der Pufferschicht entweder in einem stärker verspannten Zustand oder in einem weniger verspannten Zustand befinden. In Abwesenheit defekter Bereiche kann sich die Pufferschicht in einem stärker (z. B. druckverspannten) verspannten Zustand befinden, und infolge des stärker verspannten Pufferzustands kann sich das erste Transistorkanalmaterial in einem ersten (z. B. zugverspannten) verspannten Zustand befinden. Beim Vorhandensein defekter Bereiche kann sich die Pufferschicht in einem relaxierteren/weniger (z. B. druckverspannten) verspannten Zustand befinden. Infolge des relaxierteren Pufferzustands kann sich das zweite Transistorkanalmaterial in einem zweiten (z. B. druckverspannten) verspannten Zustand mit einer größeren Verspannungsgröße befinden, als dies sonst der Fall wäre, wenn die Pufferschicht in dem verspannteren/weniger relaxierten Zustand verbleiben würde. Daher kann das Setzen einer Transistorpufferschicht auf einen ersten Verspannungszustand gemäß Ausführungsformen hierin einem ersten Kanalmaterial einen ersten Verspannungstyp (z. B. Zugbelastung) verleihen, der eine geeignete Gitterfehlanpassung mit der Pufferschicht aufweist (z. B. eine kleinere Intraebenen-Gitterkonstante als jene des verspannten Puffers). Das erste Kanalmaterial kann daher eine höhere Trägermobilität (z. B. Elektronenmobilität) aufweisen. Das Setzen einer Transistorpufferschicht auf einen zweiten Verspannungszustand (z. B. relaxiert) gemäß Ausführungsformen hierin kann einem zweiten Kanalmaterial, das eine geeignete Gitterfehlanpassung mit der Pufferschicht aufweist (z. B. eine größere Gitterkonstante als jene der relaxierten Pufferschicht) eine größere Menge an komplementärer Verspannung (z. B. Druckbelastung) erteilen. Das zweite Kanalmaterial kann daher auch eine höhere Trägermobilität (z. B. Lochmobilität) aufweisen.
  • Verfahren zur Herstellung solcher Transistorstrukturen werden ebenfalls nachstehend beschrieben. In einigen Ausführungsformen können eine oder mehrere Dotierstoffspezies selektiv implantiert werden, so dass der Implantationsendbereich irgendwo innerhalb einer kristallinen Unterkanalschicht liegt. Am Ende des Bereichs, wo die Verunreinigungsspezies zur Ruhe kommt, kann ein maximaler Gitterschaden auftreten. Bei einer ausreichend hohen Implantatdosis kann diese implantatbedingte Schädigung der kristallinen Unterkanalschicht dazu führen, dass eine darüber liegende pseudomorphe Gitterfehlanpassungsschicht relaxierter wird. Eine Implantatdosis kann mit der Dotierstoffspezies variieren und, wie auch nachstehend beschrieben, kann die Implantatspezies in einigen Fällen eher für eine größere Gitterschädigung als für eine größere elektrische Aktivierung ausgewählt werden. Alternativ kann eine Implantatspezies, die zum Erreichen einer gewünschten Senken-Dotierung geeignet ist, extremer dosiert werden, um auch eine Anzahl von defekten Bereichen zu erzeugen, die ausreichen, um einen gewünschten Kanalmaterial-Verspannungszustand einzustellen. Alternativ oder zusätzlich können Verunreinigungsionen bei einer verringerten Temperatur implantiert werden, um einen größeren Gitterschaden pro implantiertem Ion im Vergleich zu einem Implantat, das bei einer höheren Temperatur (d. h. Raumtemperatur oder wärmer) durchgeführt wird, zu erzeugen.
  • 1 zeigt eine isometrische Ansicht einer IC-Struktur 101 mit Transistorstrukturen 110 und 115, die ferner Halbleitermaterial 135 mit einer Vielzahl von Verspannungszuständen, ε0 und ε1, gemäß einigen Ausführungsformen aufweisen. Die IC-Struktur 101 zeigt nur einen Abschnitt eines monolithischen IC, der sich über und/oder auf einem geeigneten Substrat befinden kann (nicht dargestellt). Der monolithische IC kann ferner eine beliebige Anzahl von Metallisierungsschichten (nicht dargestellt) aufweisen, die Gate- (G), Source-(S) und Drain- (D) Anschlüsse der Transistorstruktur 110, 115 elektrisch mit verschiedenen Schaltungsknoten verbinden. In diesem Beispiel ist jede der Transistorstrukturen 110 und 115 ein Metalloxid-Halbleiter-Feldeffekttransistor (MOSFET) 110, der ein im Wesentlichen monokristallines Halbleitermaterial 135 für wenigstens einen Kanalbereich jeder Transistorstruktur 110 und 115 aufweist. Der Kanalbereich ist mit einem Gate-Stapel gekoppelt, der ferner eine Gate-Elektrode 140 aufweist, die durch ein Gate-Dielektrikum 145 vom Halbleitermaterial 135 getrennt ist. In der dargestellten Ausführungsform sind die Transistorstrukturen 110, 115 beide nicht planare Vorrichtungen, in denen der Kanalbereich des Halbleitermaterials 135 eine Finnenstruktur ist, wobei der Gate-Stapel seitlich neben wenigstens einer Seitenwand 136 eines Kanalhalbleitermaterials liegt. Die Transistorstrukturen 110, 115 können daher als FinFETs bezeichnet werden. Andere Multi-Gate-Strukturen sind ebenfalls möglich. Obwohl der Klarheit halber nur zwei Gate-Stapel dargestellt sind, können sich zusätzliche Gate-Stapel (z. B. 2 - 50 oder mehr) entlang einer Länge einer Finnenstruktur erstrecken. Beispielsweise sind zusätzliche Gate-Elektroden 140 in gestrichelten Umrissen bezeichnet. In ähnlicher Weise kann, obwohl jeder Gate-Stapel aus Gründen der Klarheit nur über einer Finnenstruktur liegt, ein Gate-Stapel stattdessen mit mehreren Finnenstrukturen (z. B. 2 - 10 oder mehr) gekoppelt sein.
  • Die Gate-Elektrode 140 kann eine elementare Metall schicht, eine Metalllegierungsschicht oder eine Laminatstruktur aus einer oder beiden Element- und Legierungsschichten aufweisen. Die Gate-Elektrode 140 kann eine beliebige Zusammensetzung aufweisen, die für die Zusammensetzung des Halbleitermaterials 135 geeignet ist. In einigen Ausführungsformen ist die Gate-Elektrode 140 ein Metallnitrid wie TiN. Die Gate-Elektrode 140 kann beispielsweise auch Al (z. B. TiAlN) umfassen. Andere Legierungsbestandteile können auch in der Gate-Elektrode 140 verwendet werden, wie, ohne darauf beschränkt zu sein, C, Ta, W, Pt und Sn. Das Gate-Dielektrikum 145 trennt die Gate-Elektrode 140 von einem Kanalbereich aus Halbleitermaterial 135. Das Gate-Dielektrikum 145 kann ein beliebiges Material sein, das mit dem Halbleitermaterial 135 und der Gate-Elektrode 140 kompatibel ist. Während jedes Gate-Dielektrikum, von dem bekannt ist, dass es für ein bestimmtes Kanalmaterial geeignet ist, verwendet werden, ist in einigen beispielhaften Ausführungsformen das Gate-Dielektrikum 145 ein dielektrisches Material mit hohem k (z. B. mit einer relativen Permittivität von mehr als 7,5). Beispielhafte Materialien mit hohem k umfassen dielektrische Metalloxide. In einigen Beispielen umfasst das Gate-Dielektrikum Sauerstoff und wenigstens eines von Hf (z. B. HfO2), Al (z. B. Al2O3), Zr (z. B. ZrO2), Y (z. B. Y2O3), Ta (z. B. Ta2O5) oder Ti (z. B. TiO2). Silikate wie HfSiOx oder TaSiOx, jedoch ohne darauf beschränkt zu sein, können ebenfalls geeignet sein. In anderen Ausführungsformen ist das Gate-Dielektrikum 145 SiO2 oder SiON. In einigen Ausführungsformen weist das Gate-Dielektrikum 145 mehrere Materialschichten auf. Beispielsweise kann eine SiO2-Schicht mit dem Kanalhalbleiter in Kontakt stehen und es kann ein dielektrisches Material mit hohem k über (in Kontakt mit) der SiO2-Schicht liegen.
  • Auf gegenüberliegenden Seiten des Gate-Stapels befindet sich ein Drain- oder Source-Anschluss (D/S-Anschluss), der mit einem Kanalbereich des Halbleitermaterials 135 gekoppelt ist. Source- und Drain-Halbleitermaterial können ein integraler Bestandteil der Finne sein, wobei in diesem Fall Source/Drain und/oder Drain/Source-Anschlüsse mit dem Kanalbereich durch einen äußeren Abschnitt des Halbleitermaterials 135 verbunden sein können, wie dargestellt, (z. B. Abschnitte der Finnenstruktur jenseits des in 1 dargestellten Gate-Stapels). Alternativ kann der äußere Abschnitt des Halbleitermaterials 135 durch epitaktisches Source- und/oder Drain-Halbleitermaterial ersetzt werden, da Ausführungsformen hierin in diesem Zusammenhang nicht beschränkt sind. Ausführungsformen mit epitaktischem Source- und/oder Drain-Halbleitermaterial können eine beliebige Struktur innerhalb des äußeren Halbleiterbereichs aufweisen und müssen die Finnenstruktur nicht über den Kanalbereich hinaus in der für das Halbleitermaterial 135 dargestellten Weise aufrechterhalten.
  • Wie gezeigt, liegt das Halbleitermaterial 135 über einem darunter liegenden Halbleitermaterial 130 und steht mit diesem in Kontakt. Das Halbleitermaterial 130 ist ebenfalls im Wesentlichen monokristallin und weist eine Seitenwand 137 auf, die seitlich an ein dielektrisches Isolationsmaterial 120 angrenzt, um eine nicht planare geschichtete Finnenstruktur weiter zu definieren. Das Halbleitermaterial 130 ist daher ein unterer Abschnitt (oder Unterkanalabschnitt) der Finne, wobei das Halbleitermaterial 135 ein oberer Abschnitt (oder Kanalabschnitt) ist. Mit mehreren Halbleitermaterialschichten oder -schichten kann die Finnenstruktur als geschichtete Finne oder Finnenheterostruktur bezeichnet werden. In diesem Beispiel grenzt das Halbleitermaterial 130 an eine Substratschicht 105 an. Daher hat die Substratschicht 105 im Wesentlichen die gleiche chemische Zusammensetzung wie das Halbleitermaterial 130. In alternativen Ausführungsformen kann eine geschichtete Finne jedoch mehr als zwei Halbleitermaterialschichten aufweisen.
  • Bemerkenswerterweise sind die Hauptgitteratomzusammensetzung und die Filmdicke (z. B. z-Dimension) des Halbleitermaterials 130 in beiden Transistorstrukturen 110 und 115 im Wesentlichen gleich. Ebenso sind die Hauptgitteratomzusammensetzung und die Filmdicke (z. B. z-Dimension) des Halbleitermaterials 135 in beiden Transistorstrukturen 110 und 115 im Wesentlichen gleich. Das Halbleitermaterial 130 hat eine andere chemische Zusammensetzung als das Halbleitermaterial 135, so dass an ihrer Grenzfläche ein Heteroübergang 133 vorhanden ist. Insbesondere weist das Halbleitermaterial 130 eine erste Hauptgitteratomzusammensetzung auf, während das Halbleitermaterial 135 eine zweite Hauptgitteratomzusammensetzung aufweist, um sich von Halbleitermaterialien zu unterscheiden, die lediglich unterschiedliche Minderheitsdotierungsstoffe aufweisen. In einigen Ausführungsformen sind beide Halbleitermaterialien 130 und 135 Halbleitermaterialien der Gruppe IV (z. B. Si, Ge oder ein SixGe1-x-Legierungsgitteratom). In einigen solchen Ausführungsformen weist eines der Halbleitermaterialien 130 und 135 eine höhere Konzentration an Ge-Gitteratomen auf als das andere. Daher ist für Ausführungsformen, bei denen das Halbleitermaterial 130 im Wesentlichen reines Silizium ist, das Halbleitermaterial 135 eine -Legierung. In einigen solchen Ausführungsformen ist x nicht mehr als 0,8 (z. B. x = 0,6 - 0,8, 1-x = 0,2 - 0,4 usw.). Alternativ ist für Ausführungsformen, bei denen das Halbleitermaterial 135 im Wesentlichen reines Si ist, das Halbleitermaterial 130 eine SixGe1-x-Legierung. In anderen Ausführungsformen, in denen das Halbleitermaterial 135 eine SixGe1-x-Legierung ist, ist das Halbleitermaterial 130 eine SiyGe1-y-Legierung mit einem anderen Ge-Anteil (z. B. mit y>x oder x>y). In anderen Ausführungsformen, in denen das Halbleitermaterial 135 im Wesentlichen reines Ge ist, ist das Halbleitermaterial 130 eine SixGe1-x-Legierung. In noch anderen Ausführungsformen, in denen das Halbleitermaterial 130 im Wesentlichen reines Ge ist, ist das Halbleitermaterial 135 eine SixGe1-x-Legierung. Obwohl viele Ausführungsformen im Zusammenhang mit beispielhaften Si/ SixGe1-x/Ge-Systemen beschrieben werden, können auch andere Halbleitermaterialsysteme möglich sein, wie beispielsweise Legierungssysteme der Gruppe III-V, ohne darauf beschränkt zu sein. Beispielsweise kann eine geschichtete Finne zwei oder mehr verschiedene Legierungen der Gruppe III-V aufweisen.
  • Das Halbleitermaterial 135 weist unterschiedliche Hauptgitteratomzusammensetzungen auf und weist eine relaxierte Gitterkonstante auf, die sich von der relaxierten Gitterkonstante des Halbleitermaterials 130 unterscheidet. Beispielsweise hat im Wesentlichen reines kristallines Silizium eine relaxierte Gitterkonstante von ungefähr 0,543 nm, während reines kristallines Germanium im Wesentlichen eine relaxierte Gitterkonstante von ungefähr 0,566 nm aufweist. Für SixGe1-x-Legierungen kann die relaxierte Gitterkonstante durch lineare Interpolation als Funktion von x angenähert werden. In beispielhaften Ausführungsformen ist das Halbleitermaterial 135 innerhalb der Transistorstruktur 110 pseudomorph. Da der Intraebenen-Gitterparameter (z. B. xy-Ebene) des Halbleitermaterials 135 pseudomorph ist, verspannt er sich kohärent von seiner relaxierten Gitterkonstante durch elastische Verformung, so dass die Intraebenen-Gitterkonstante des Halbleitermaterials 135 mit der Intraebenen-Gitterkonstante des Halbleitermaterials 130 übereinstimmt, Wenn das Halbleitermaterial 130 ausreichend dick ist, bleibt es durch das Halbleitermaterial 135 nicht verspannt. Das Halbleitermaterial 130 kann sich jedoch auch in gewissem Maße verspannen, da die Ausführungsformen hierin in dieser Hinsicht nicht beschränkt sind.
  • Abhängig von den Hauptgitteratomzusammensetzungen der Halbleitermaterialien 130 und 135 wird der pseudomorphe Zustand des Halbleitermaterials 135 entweder in den beiden Intraebenen-Richtungen (x und y) biaxial elastisch komprimiert oder in den beiden Intraebenen-Richtungen elastisch verspannt. Daher wird in einigen beispielhaften Ausführungsformen, in denen das Halbleitermaterial 130 im Wesentlichen reines Silizium ist und das Halbleitermaterial 135 pseudomorphes SixGe1-x ist, das Halbleitermaterial 135 mit zunehmender Ge-Zusammensetzung stärker komprimiert. Für solche Ausführungsformen ist die Transistorstruktur 110 vorteilhafterweise eine PMOS-Vorrichtung, bei der Ladungsträger (Löcher), die einen Kanalbereich des Halbleitermaterials 135 durchqueren, infolge der Druckspannung eine höhere Mobilität genießen. In einem spezifischen PMOS-Beispiel, in dem das Halbleitermaterial 130 im Wesentlichen reines Silizium ist, ist das Halbleitermaterial 135 pseudomorphes Si0,7Ge0,3. In einigen anderen beispielhaften Ausführungsformen kann das Halbleitermaterial 130 SiyGe1-y sein und das Halbleitermaterial 135 ist pseudomorphes SixGe1-x, wobei x kleiner als y ist. Für jede dieser PMOS-Ausführungsformen können Source/Drain-Anschlüsse der Transistorstruktur 110 über äußeres Source- und Drain-Halbleitermaterial vom p-Typ mit dem Halbleitermaterial 135 gekoppelt sein. Source/Drain-Material kann jede elektrisch aktive Akzeptorspezies enthalten, von der bekannt ist, dass sie für eine Vorrichtung vom p-Typ geeignet ist, da Ausführungsformen in dieser Hinsicht nicht beschränkt sind. Beispielsweise kann ein Source- und Drain-Halbleiter vom p-Typ der Gruppe IV Bor oder Gallium als p-Dotierstoff aufweisen.
  • In einigen anderen beispielhaften Ausführungsformen ist das Halbleitermaterial 130 reines Ge oder SiyGe1-y und das Halbleitermaterial 135 innerhalb der Transistorstruktur 110 ist pseudomorphes Si oder SixGe1-x, wobei x größer als y ist. Für solche Ausführungsformen wird das Halbleitermaterial 135 mit abnehmender Ge-Zusammensetzung stärker verspannt. Die Transistorstruktur 110 kann dann vorteilhafterweise eine NMOS-Vorrichtung sein, bei der Ladungsträger (Elektronen), die einen Kanalbereich des Halbleitermaterials 135 durchqueren, infolge der Zugspannung eine höhere Mobilität aufweisen. In einem spezifischen NMOS-Beispiel, in dem das Halbleitermaterial 130 im Wesentlichen reines Ge ist, ist das Halbleitermaterial 135 pseudomorphes Si0,3Ge0,7. In einem weiteren spezifischen NMOS-Beispiel, in dem das Halbleitermaterial 130 Si0,5Ge0,5 ist, ist das Halbleitermaterial 135 pseudomorphes Si0,7Ge0,3. In einem weiteren spezifischen NMOS-Beispiel, in dem das Halbleitermaterial 130 Ge ist, ist das Halbleitermaterial 135 pseudomorphes Si0,3Ge0,7. Für jede dieser NMOS-Ausführungsformen können Source/Drain-Anschlüsse der Transistorstruktur 110 über ein (äußeres) Source- und Drain-Halbleitermaterial vom n-Typ mit dem Halbleitermaterial 135 gekoppelt sein. Ein solches Source- und Drain-Material kann ein integraler Bestandteil der Finne sein (z. B. Abschnitte der Finne jenseits des in 1 dargestellten Gate-Stapels) oder kann einen Abschnitt der Finne jenseits des Gate-Stapels ersetzt haben und/oder über einem Abschnitt der Finne jenseits des Gate-Stapels gewachsen sein. Für jede Implementierung kann das Source/Drain-Material beliebige elektrisch aktive Donorspezies aufweisen, von denen bekannt ist, dass sie für eine Vorrichtung vom n-Typ geeignet sind, da Ausführungsformen in dieser Hinsicht nicht beschränkt sind. Beispielsweise kann ein Gruppe IV n-Typ Source- und Drain-Halbleiter Phosphor oder Arsen als Dotierstoff vom n-Typ aufweisen.
  • In weiteren Ausführungsformen ist das Halbleitermaterial 135 innerhalb der Transistorstruktur 115 metamorph. Als metamorph ist ein Intraebenen-Gitterparameter (z. B. xy) des Halbleitermaterials 135 weniger verspannt oder relaxierter als es der pseudomorphe Zustand innerhalb der Transistorstruktur 110 ist. In einem relaxierten Verspannungszustand ε0 stimmt im Halbleitermaterial 135 die Intraebenen-Gitterkonstante des Halbleitermaterials 135 nicht mit der Intraebenen-Gitterkonstante des Halbleitermaterials 130 überein. Bemerkenswerterweise hat das Halbleitermaterial 135 innerhalb der Transistorstruktur 115 vorteilhafterweise im Wesentlichen die gleiche chemische Zusammensetzung und im Wesentlichen die gleiche Dicke wie das Halbleitermaterial 135 innerhalb der Transistorstruktur 110. Ebenso hat das Halbleitermaterial 130 innerhalb der Transistorstruktur 115 vorteilhafterweise im Wesentlichen die gleiche chemische Zusammensetzung und im Wesentlichen die gleiche Dicke wie das Halbleitermaterial 130 innerhalb der Transistorstruktur 110.
  • Wie weiter in 1 gezeigt, weist das Halbleitermaterial 130 innerhalb der Transistorstruktur 115 ferner eine Anzahl von defekten Bereichen 180 auf. Die Erfinder haben festgestellt, dass defekte Bereiche 180 innerhalb einer Keimschicht den Verspannungszustand einer Epitaxieschicht verändern können. Insbesondere können die defekten Bereiche 180 die Intraebenen-Verspannung einer Epitaxieschicht zur Keimschicht entkoppeln. Eine Epitaxieschicht kann dann aus einem verspannten Zustand relaxiert werden, abhängig beispielsweise von einer oder mehreren der Anzahl (Dichte) oder Abmessungen der defekten Bereiche 180, die in dem Halbleitermaterial 130 vorhanden sind. Als solches kann eine bereichsselektive Einführung von defekten Bereichen 180 den Verspannungszustand des Halbleitermaterials 135 manipulieren. In dem dargestellten Beispiel befindet sich das Halbleitermaterial 135 in einem pseudomorphen Verspannungszustand ε1 innerhalb der Transistorstruktur 110, da es nur wenige defekte Bereiche 180 innerhalb des Halbleitermaterials 130 der Transistorstruktur 110 gibt. Jedoch befindet sich das Halbleitermaterial 135 innerhalb der Transistorstruktur 110 in einem metamorphen Verspannungszustand ε0 (z. B. vollständig relaxiert), da eine ausreichende Anzahl von defekten Bereichen 180 innerhalb des Halbleitermaterials 130 der Transistorstruktur 110 vorhanden ist.
  • In einigen beispielhaften Ausführungsformen, in denen das Halbleitermaterial 130 im Wesentlichen reines Silizium ist und das Halbleitermaterial 135 SixGe1-x ist (z. B. wobei x=0,7), kann druckverspanntes pseudomorphes SixGe1-x innerhalb einer Transistorstruktur 110 vom p-Typ daher eine höhere Lochmobilität aufweisen, während ein relaxiertes metamorphes SixGe1-x (z. B. x=0,7) innerhalb einer n-Typ-Transistorstruktur 115 in Abwesenheit einer Druckspannung (d. h. im relaxierteren Zustand) eine höhere Elektronenmobilität aufweisen kann. In einigen anderen beispielhaften Ausführungsformen, in denen das Halbleitermaterial 130 SiyGe1-y und das Halbleitermaterial 135 Si oder SixGe1-x (y>x) ist, kann ein zugverspanntes pseudomorphes Si oder SixGe1-x innerhalb einer Transistorstruktur 110 vom n-Typ in ähnlicher Weise eine höhere Elektronenmobilität aufweisen, während ein relaxiertes metamorphes SixGe1-x (y> x) innerhalb einer p-Typ-Transistorstruktur 115 auch eine höhere Lochmobilität ohne vorhandene Zugspannung aufweisen kann. Dementsprechend kann die IC-Struktur 101 eine CMOS-Struktur sein, bei der sowohl NMOS- als auch PMOS-Transistoren im Wesentlichen dieselbe Schichtfinnenarchitektur (d. h. dieselbe Finnenheterostruktur) aufweisen. Trotzdem weisen die NMOS- und PMOS-Transistoren Kanalbereiche auf, die ein Halbleitermaterial mit signifikant unterschiedlichen Verspannungszuständen ε0 und ε1 umfassen.
  • Die Anzahl der defekten Bereiche 180 innerhalb einer Finnenstruktur kann variieren, beispielsweise von etwa zehn bis hundert oder mehr. Die Dichte der defekten Bereiche 180 ist niedrig genug, dass das Halbleitermaterial 130 nicht amorph wird, sondern im Wesentlichen monokristallin bleibt. In einigen beispielhaften Ausführungsformen ist ein defekter Bereich 180 ein Implantatdefekt. Implantatdefekte sind ausgedehnte physikalische Störungen des Kristallgitters, die aus der Implantation von Verunreinigungen in einer bestimmten Konzentration (Atom/cm3) oder Dosis (Atom/cm2) resultieren können. Defekte Bereiche 180 haben jeweils eine minimale Mindestabmessung, die größer als ein Punktdefekt ist. Während ein Punktdefekt ein einzelnes verschobenes Atom ist, können defekte Bereiche 180 Hunderte oder sogar Tausende von verschobenen Atomen mit sich bringen. Als solche sind defekte Bereiche 180 leicht erkennbar, beispielsweise mit Transmissionselektronenmikroskopie (TEM)-Bildern, bei einer Vergrößerung, die geringer ist als die, die zur Abbildung der Gitterstruktur und zur Auflösung einzelner Punktdefekte erforderlich ist.
  • Wie weiter unten beschrieben, können defekte Bereiche 180 leicht selektiv auf Transistorebene eingeführt werden, indem eine Implantatmaske verwendet wird, welche die Transistorstruktur 110 schützt, während die Transistorstruktur 115 dem defekterzeugenden Implantat ausgesetzt ist. Defekte Bereiche 180 können sich auch innerhalb bestimmter Bereiche einer einzelnen Transistorstruktur befinden. Beispielsweise ist innerhalb der Transistorstruktur 115 das Halbleitermaterial 135 im Wesentlichen frei von defekten Bereichen 180. Ebenso kann das Substratmaterial 105 auch wenige, wenn überhaupt, defekte Bereiche 180 aufweisen.
  • 2A, 2B und 2C veranschaulichen Querschnittsansichten der IC-Struktur 101 entlang der Linien A-A', B-B' bzw. C-C'. 2A zeigt einen Abschnitt der Transistorkanalbereiche innerhalb eines Querschnitts der Finnenheterostruktur für beide Transistorstrukturen 110 und 115. Wie gezeigt, sind defekte Bereiche 180 im Halbleitermaterial 135 im Wesentlichen nicht vorhanden. Der Ausschluss defekter Bereiche aus dem Kanalbereich kann vorteilhaft sein, um die Einführung potentieller Trägerstreu- und/oder Trägerrekombinationszentren zu vermeiden. Wie weiter gezeigt, sind auch im Substratmaterial 105 defekte Bereiche 180 im Wesentlichen nicht vorhanden. Defekte Bereiche 180 können innerhalb eines Bandes aus Halbleitermaterial 130 am häufigsten vorkommen. Das Band 280 der defekten Bereiche kann im Wesentlichen parallel zu einer Ebene des Substratmaterials 105 sein (z. B. xy Ebene). Das Band 280 mit defekten Bereichen nimmt vorteilhafterweise weniger als die Dicke T1 (z. B. z-Dimension) des Halbleitermaterials 130 ein. Daher sind in den beispielhaften Ausführungsformen defekte Bereiche 180 nicht gleichmäßig über die Dicke T1 des Halbleitermaterials verteilt. Das Begrenzen defekter Bereiche 180 auf weniger als die Dicke T1 kann vorteilhafterweise jeden möglichen elektrischen Einfluss begrenzen, den diese Bereiche andernfalls auf die Transistorleistung haben könnten. Beispielsweise kann das Halbleitermaterial 135 elektrisch isoliert bleiben, da das Band 280 der defekten Bereiche die Leckage durch die gesamte Halbleiterdicke T1 nicht verbessern sollte. Obwohl die Abmessungen variieren können, kann das Band 280 der defekten Bereiche eine gewisse Tiefe D1 aufweisen, die mit einer bereichsbegrenzten Tiefenverteilung einer oder mehrerer Verunreinigungsspezies verbunden ist, die implantiert wurden, um defekte Bereiche 180 zu erzeugen. Das Band 280 der defekten Bereiche kann durch eine Höhe H1 unter dem Halbleitermaterial 135 beabstandet sein, die eine Funktion der Tiefe Dl ist, beispielsweise mit einer stärker kontrollierten bereichsbegrenzten Tiefe, die eine geringere Höhe H1 ermöglicht. In einigen Ausführungsformen kann H1 ein Drittel bis die Hälfte von T1 sein. Als ein Beispiel, bei dem die Dicke des Halbleitermaterials T1 20 bis 60 nm beträgt, kann H1 ~ 10 bis 30 nm betragen. Das Band 280 der defekten Bereiche kann auch um das Substratmaterial 105 (oder den Fuß der Finnenstruktur) um eine Höhe H2 beabstandet sein. Die Höhe H2 kann minimal (oder null) sein, da defekte Bereiche 180 innerhalb des Substrats 105 vorhanden sein können, obwohl defekte Bereiche innerhalb des Substrats 105 weniger zur Förderung der Relaxation des Halbleitermaterials 135 beitragen können als diejenigen innerhalb der Finnenstruktur.
  • Wie weiter in 2A gezeigt, können defekte Bereiche 180 dimensional kleiner als eine Querfinnenbreite sein. Unter Hinweis darauf, dass 1 der Klarheit halber in Blockform dargestellt ist, ist das Querschnittsprofil einer Finnenheterostruktur in 2A realistischer mit Seitenwänden der Finnenstrukturen dargestellt, die sich von einer größeren Querfinnenbasisbreite W1 zu einer kleineren Querfinnenkanalbreite W2 verjüngen. Obwohl die Abmessungen variieren können, kann die Breite W1 10 bis 70 nm betragen, während die Breite W2 beispielsweise 5 - 20 nm betragen kann.
  • 2B zeigt einen Längsschnitt der Finnenheterostruktur nur für die Transistorstruktur 110. Innerhalb des Halbleitermaterials 135 markiert eine gestrichelte Linie den Kanalbereich und die äußeren (Source/Drain-) Bereiche des Halbleitermaterials 135. Wie gezeigt, sind im Wesentlichen keine defekten Bereiche 180 sowohl im Halbleitermaterial 135 als auch im Halbleitermaterial 130 vorhanden. Das dargestellte Halbleitermaterial 135 befindet sich daher in einem verspannten (entweder druck- oder zugverspannten) Zustand ε1, der durch die pseudomorphe Gitterkonstante des Halbleitermaterials 135 vorgegeben wird, da es mit der Gitterkonstante des Halbleitermaterials 130 übereinstimmt.
  • 2C zeigt einen Längsquerschnitt der Finnenheterostruktur nur für die Transistorstruktur 115. Wie gezeigt, sind defekte Bereiche 180 über eine Längsfinnenlänge L1 des Halbleitermaterials 130 vorhanden. Das dargestellte Halbleitermaterial 135 befindet sich daher in einem relaxierten (z. B. vollständig relaxierten) Zustand ε0, entkoppelt von der Gitterkonstante des Halbleitermaterials 130.
  • Zusätzlich zum Vorhandensein defekter Bereiche innerhalb nur einer Teilstruktur von Finnenheterostrukturen eines IC können die Dotierungskonzentrationen von Minderheitsdotierstoffen zwischen Halbleitermaterial mit defekten Bereichen und Halbleitermaterial ohne defekte Bereiche variieren. Insbesondere wird Halbleitermaterial mit defekten Bereichen, die mit einer Implantation einer Minderheitsspezies (Verunreinigung) verbunden sind, eine größere Konzentration dieser Verunreinigung aufweisen als Halbleitermaterial, das frei von den defekten Bereichen ist. In einigen Ausführungsformen umfasst Halbleitermaterial mit defekten Bereichen ferner eine Verunreinigung, die mit dem Verleihen eines bestimmten Leitfähigkeitstyps an das Halbleitermaterial verbunden ist. Beispielsweise kann eine Donor- oder Akzeptorverunreinigung, die als n- oder p-Well-Verunreinigung geeignet ist, dem weiteren Zweck dienen, defekte Bereiche zu induzieren.
  • In einigen Ausführungsformen, in denen die Transistorstruktur 115 eine PMOS-Vorrichtung ist, kann das Halbleitermaterial 130 mit einer Donorverunreinigung dotiert sein, um eine Leitfähigkeit vom n-Typ aufzuweisen. Der komplementäre Leitfähigkeitstyp des Halbleitermaterials 130 kann eine Übergangsisolation zum Halbleitermaterial 135 bereitstellen, wodurch die elektrische Isolation der PMOS-Vorrichtung verbessert wird. Beispielhafte Donorverunreinigungen mit guten Aktivierungseffizienzen umfassen, ohne darauf beschränkt zu sein, Arsen oder Phosphor. Während eine relativ geringe Konzentration solcher Donorverunreinigungen (z. B. weniger als 1e17/cm3) für die Übergangsisolierung ausreichend sein kann, kann die Donor-Dotierstoffkonzentration signifikant höher sein (z. B. größer als 5e17/cm3), um ferner eine Schwellenanzahl von defekten Bereichen 180 zu induzieren. Diese Verunreinigungsspezies und eine damit verbundene Isotopenanreicherung des Halbleitermaterials 130 sollten mit Techniken wie Sekundärionen-Massenspektroskopie (SIMS), jedoch ohne darauf beschränkt zu sein, nachweisbar sein.
  • Spenderverunreinigungen mit schlechten Aktivierungseffizienzen können auch verwendet werden, um defekte Bereiche zu erzeugen. Es ist zu erwarten, dass Antimon mit seiner relativ hohen Masse defekte Bereiche effizient erzeugt, aber nicht effizient aktiviert. Beispielsweise kann das Halbleitermaterial 130 innerhalb der Transistorstruktur 110 zusammen mit Antimon bei jeder geeigneten Konzentration eine Schwellenanzahl von defekten Bereichen aufweisen. Wenn mit Antimon allein (aufgrund der geringen elektrischen Aktivierungseffizienz) keine ausreichende n-Well-Dotierung erreicht wird, kann das Halbleitermaterial 130 der Transistorstruktur 115 ferner eine andere Donorverunreinigung (z. B. Phosphor oder Arsen) aufweisen. Ausführungsformen, die mehrere Verunreinigungsdotierstoffe mit unterschiedlichen Aktivierungs- und/oder Defekterzeugungseffizienzen umfassen, können vorteilhaft sein, um sowohl eine gewünschte elektrische Leitfähigkeit als auch eine Schwellenanzahl von defekten Bereichen 180 zu erreichen.
  • In einigen alternativen Ausführungsformen, in denen die Transistorstruktur 115 eine NMOS-Vorrichtung ist, kann das Halbleitermaterial 130 mit einer Akzeptorverunreinigung dotiert sein, um eine Leitfähigkeit vom p-Typ zu erreichen. Der komplementäre Leitfähigkeitstyp des Halbleitermaterials 130 kann wiederum eine Übergangsisolation zum Halbleitermaterial 135 bereitstellen, wodurch die elektrische Isolation der NMOS-Vorrichtung verbessert wird. Beispielhafte Akzeptorverunreinigungen mit guten Aktivierungseffizienzen umfassen, ohne darauf beschränkt zu sein, solche, die Bor umfassen. Während eine relativ geringe Konzentration solcher Donorverunreinigungen (z. B. weniger als 1e17/cm3) wiederum für die Übergangsisolierung ausreichend sein kann, kann selbst eine viel höhere Konzentration von Bor aufgrund seiner geringen Atommasse keine Schwellenanzahl defekter Bereiche induzieren. Daher kann eine alternative Spezies, die in der Lage ist, eine größere Gitterschädigung zu induzieren, wie BF2, innerhalb des Halbleitermaterials 130 der Transistorstruktur 115 vorhanden sein.
  • Akzeptorverunreinigungen mit schlechten Aktivierungseffizienzen können auch verwendet werden, um defekte Bereiche zu erzeugen. Beispielsweise kann das Halbleitermaterial 130 innerhalb der Transistorstruktur 115 zusammen mit Indium eine Schwellenanzahl von defekten Bereichen aufweisen. Wenn mit Indium allein keine ausreichende p-Well-Dotierung erreicht wird, kann das Halbleitermaterial 130 der Transistorstruktur 115 ferner eine andere Akzeptorverunreinigung (z. B. Bor) zum Zwecke der elektrischen Aktivierung aufweisen.
  • In noch anderen Ausführungsformen umfasst Halbleitermaterial mit defekten Bereichen ferner andere Verunreinigungsatome als diejenigen, die mit dem Verleihen eines bestimmten Leitfähigkeitstyps (n-Typ oder p-Typ) an das Halbleitermaterial verbunden sind. Für solche Ausführungsformen aktivieren sich die Verunreinigungsatome elektrisch nicht signifikant. Das Vorhandensein solcher Verunreinigungen in Halbleitermaterial kann daher auf ihre ausschließliche Rolle bei der Entstehung defekter Bereiche hinweisen. In einigen Beispielen umfasst das Halbleitermaterial 130 der Transistorstruktur 115 wenigstens eines von Argon, Xenon, Stickstoff, Fluor. Diese Spezies und eine damit verbundene Isotopenanreicherung des Halbleitermaterials 130 sollten auch mit SIMS nachweisbar sein. In noch anderen Beispielen kann Silizium oder Germanium vorhanden sein, das in Abhängigkeit von der Hauptatomzusammensetzung des Halbleitermaterials 130 mehr oder weniger leicht nachgewiesen werden kann.
  • Daher kann in einigen spezifischen Beispielen, in denen die Transistorstruktur 115 eine relaxierte PMOS-Vorrichtung ist und das Halbleitermaterial 135 metamorphes Si oder SixGe1-x mit einem relaxierten Gitter aufweist, das nicht mit jenem eines Halbleitermaterials 130 übereinstimmt, das SiyGe1-y (y<x) oder im Wesentlichen reines Ge aufweist, das Halbleitermaterial 130 der Transistorstruktur 115 ferner beispielsweise Arsen, Phosphor, Antimon, Argon, Xenon, Stickstoff, Fluor, Germanium oder Silizium aufweisen. Wie oben erwähnt, werden solche Verunreinigungen in Halbleitermaterial ohne defekte Bereiche 180 in signifikant niedrigeren Konzentrationen vorliegen, wenn sie nicht überhaupt vollständig fehlen. Beispielsweise kann, wo die Transistorstruktur 110 eine verspannte NMOS-Vorrichtung ist und das Halbleitermaterial 135 pseudomorphes Si oder SixGe1-x mit einem verspannten Gitter umfasst, das an jenes eines Halbleitermaterials 130 angepasst ist, das SiyGe1-y (y<x) oder im Wesentlichen reines Ge umfasst, das Halbleitermaterial 130 der Transistorstruktur 110 im Wesentlichen frei von einem beliebigen von beispielsweise Arsen, Phosphor, Antimon, Argon, Xenon, Stickstoff, Fluor, Germanium oder Silizium sein. Das Halbleitermaterial 130 der Transistorstruktur 110 kann daher nur eine p-Well-Verunreinigung (z. B. Bor usw.) aufweisen.
  • In anderen spezifischen Beispielen, in denen die Transistorstruktur 115 eine relaxierte NMOS-Vorrichtung ist und das Halbleitermaterial 135 metamorphes Ge oder SixGe1-x mit einem relaxierten Gitter umfasst, das nicht mit dem eines Halbleitermaterials 130 übereinstimmt, das SiyGe1-y (y>x) oder im Wesentlichen reines Si umfasst, kann das Halbleitermaterial 130 der Transistorstruktur 115 ferner ein beliebiges von beispielsweise Indium, Argon, Xenon, Stickstoff, Fluor, Germanium oder Silizium umfassen. Wiederum werden solche Verunreinigungen in Halbleitermaterial ohne defekte Bereiche 180 in signifikant niedrigeren Konzentrationen vorliegen, wenn sie nicht überhaupt vollständig fehlen. Beispielsweise kann, wo die Transistorstruktur 110 eine verspannte PMOS-Vorrichtung ist und das Halbleitermaterial 135 pseudomorphes Ge oder SixGe1-x mit einem verspannten Gitter umfasst, das an jenes eines Halbleitermaterials 130 angepasst ist, das SiyGe1-y (y>x) oder im Wesentlichen reines Si umfasst, das Halbleitermaterial 130 der Transistorstruktur 110 im Wesentlichen frei von einem beliebigen von beispielsweise Indium, Argon, Xenon, Stickstoff, Fluor oder Germanium sein. Das Halbleitermaterial 130 der Transistorstruktur 110 kann daher nur eine n-Well-Verunreinigung aufweisen (z. B. Phosphor, Arsen usw.).
  • Die oben eingeführte Finnenheterostrukturen-IC-Struktur kann durch Ausüben einer Vielzahl von Methoden hergestellt werden. 3 ist ein Flussdiagramm, das Verfahren 301 zum Herstellen von Transistorstrukturen mit Kanalmaterial mit mehreren Verspannungszuständen gemäß einigen selektiven Epitaxie-Ausführungsformen darstellt. Verfahren 301 können zum Beispiel durchgeführt werden, um IC-Strukturen 101 herzustellen.
  • Die Verfahren 301 beginnen bei Block 310, wo eine epitaktische Halbleitermaterialschicht über einer Keimhalbleiterschicht gebildet wird. Die Keimhalbleiterschicht kann eine Materialschicht oder ein Abschnitt eines Massensubstrats sein oder sie kann selbst ein Material sein, das zuvor über einem Substrat gebildet wurde. Ausführungsformen sind nicht in Bezug auf den Ursprung der Keimhalbleitermaterialschicht beschränkt. Jede Technik, von der bekannt ist, dass sie zum Züchten einer Epitaxieschicht in einem pseudomorphen Zustand geeignet ist, kann angewendet werden, um die Epitaxie-Halbleitermaterialschicht über der Keimhalbleiterschicht zu bilden. In einigen Ausführungsformen wird ein Substrat auf Waferebene oder ein Dünnfilm einer Keimhalbleitermaterialschicht als Keim für ein Wachstum auf Waferebene eines epitaktischen Dünnfilms verwendet. Alternativ kann eine Keimhalbleitermaterialschicht in einer geeigneten Schablonenstruktur strukturiert sein und es können lokalisierte Inseln aus epitaktischem Halbleitermaterial auf den einzelnen Schablonenstrukturen gebildet werden, da Ausführungsformen hierin in diesem Zusammenhang nicht beschränkt sind.
  • In einigen beispielhaften Ausführungsformen weist ein Keimhalbleitermaterial eine erste relaxierte Gitterkonstante auf, und ein Halbleitermaterial mit einer zweiten relaxierten Gitterkonstante wird epitaktisch in einem verspannten Zustand gezüchtet, um der ersten relaxierten Gitterkonstante näher angepasst zu sein. Zum Beispiel kann eine SixGe1-x-Materialschicht epitaktisch auf einer SiyGe1-y-Keimschicht wachsen, wobei xy und die Dicke des SixGe1-x unter der kritischen Dicke liegen, um eine gewünschte pseudomorphe Verspannung (Druck oder Zug) innerhalb des epitaktischen Materials aufrechtzuerhalten. In einem anderen Beispiel kann eine SixGe1-x-Materialschicht epitaktisch auf einer im Wesentlichen reinen Si-Keimschicht oder einer im Wesentlichen reinen Ge-Keimschicht gezüchtet werden und die Dicke des SixGe1-x liegt unter der kritischen Dicke, um eine gewünschte pseudomorphe Verspannung (Druck oder Zug) innerhalb des epitaktischen Materials aufrechtzuerhalten. In einem anderen Beispiel kann eine im Wesentlichen reine Si oder Ge-Schicht epitaktisch auf einer SiyGe1-y-Keimschicht gezüchtet werden, wobei die Dicke der Si oder Ge-Schicht unter der kritischen Dicke liegt, um eine gewünschte pseudomorphe Verspannung (Druck oder Zug) innerhalb des epitaktischen Materials aufrechtzuerhalten.
  • Die Verfahren 301 werden bei Block 320 fortgesetzt, wo eine Vielzahl von Finnenstrukturen durch Strukturieren durch die Epitaxieschicht und wenigstens teilweise in die Keimschicht hinein gebildet werden. Alle Strukturierungsprozesse, von denen bekannt ist, dass sie für die Strukturierung von Finnenstrukturen geeignet sind, können bei Block 320 angewendet werden. Beispielsweise kann ein Gittermuster von Linien und Zwischenräumen in eine Resistmaske gedruckt werden und die Epitaxieschicht kann mit jedem beliebigen Trocken (Plasma)- oder Nassätzverfahren, von dem bekannt ist, dass es für die chemische Zusammensetzung des epitaktischen Halbleitermaterials geeignet ist, durchgeätzt werden, um einen oberen Abschnitt einer Finnenstruktur zu definieren. Der gleiche Ätzprozess oder eine Alternative, die für die chemische Zusammensetzung der Keimhalbleitermaterialschicht besser geeignet ist, kann verwendet werden, um einen Basis- oder Unterkanalbereich der geschichteten Finnenstruktur weiter zu definieren.
  • Verschiedene Techniken können ferner eingesetzt werden, um ein dielektrisches Material um die Finnenstrukturen herum zu definieren, und die Verfahren 301 werden bei Block 330 fortgesetzt, wo defekte Bereiche innerhalb der Keimhalbleitermaterialschicht einer ersten Teilstruktur der Finnenstrukturen gebildet werden, jedoch nicht in einer zweiten Teilstruktur der Finnenstrukturen. In einigen beispielhaften Ausführungsformen umfasst Block 330 das Maskieren einer Teilstruktur der Finnenstrukturen und das Implantieren einer oder mehrerer Verunreinigungsspezies in eine nicht maskierte Teilstruktur der Finnenstrukturen. 4A zeigt eine Draufsicht auf eine Vielzahl von Finnenstrukturen 410 und 415, die durch die Ausübung der Verfahren 301 gebildet werden können. Wie weiter gezeigt, ist ein Maskiermaterial 470 über den Finnenstrukturen 410 vorhanden, während die Finnenstrukturen 415 freigelegt sind. 4B zeigt ferner eine Querschnittsansicht der Finnenstrukturen 410, 415 gemäß einigen Ausführungsformen. Wie in der gestrichelten Linie gezeigt, implantiert ein Implantationsprozess 480 Verunreinigungsspezies in das Halbleitermaterial 135 und in das Halbleitermaterial 130 der Finnenstrukturen 415 sowie in das dielektrische Material 120.
  • Während der in 4A - 4B dargestellte Maskierungs- und Implantationsprozess einem Well-/Isolationsimplantat ähnlich ist, wird in vorteilhaften Ausführungsformen wenigstens eines von BF2, Phosphor, Arsen, Antimon, Indium, Argon, Xenon, Stickstoff, Fluor, Silizium oder Germanium in die nicht maskierte Teilstruktur der Finnenstrukturen mit einer Dosis implantiert, die ausreicht (z. B. wenigstens 1e13/cm2), um eine Schwellenanzahl defekter Bereiche innerhalb des Halbleitermaterials 130 an einer Stelle mit einem Halbleitermaterial 135 unterhalb des Heteroübergangs zu induzieren. Die Schwellenanzahl defekter Bereiche innerhalb des Halbleitermaterials 130 liegt vorteilhafterweise innerhalb der Finnenstruktur (z. B. Basis) und nicht in einem Substratmaterial unterhalb der Finnenstruktur, wo eine Zugentlastungsreaktion abgeschwächt werden könnte. Es ist zu erwarten, dass die meisten Gitterdefekte nächst einem Endbereich der eingesetzten Implantatenergie erzeugt werden. Daher sind nur wenige, wenn überhaupt irgendwelche defekten Bereiche innerhalb des Halbleitermaterials 135 zu erwarten. Wie weiter dargestellt, befinden sich benachbarte Transistorstrukturen 110 und 115 an der Grenzfläche des Maskiermaterials 470, wobei die Transistorstruktur 110 vor dem Implantationsprozess 480 geschützt ist, während die Transistorstruktur 115 dem Implantationsprozess 480 ausgesetzt ist.
  • Beim Erzeugen der Schwellenanzahl defekter Bereiche innerhalb des Halbleitermaterials 130 wird die Spannung innerhalb des Halbleitermaterials 135 verringert und das Halbleitermaterial 135 von einem pseudomorphen Zustand in einen metamorphen Zustand relaxiert. Dieses beispielhafte verspannungsentlastende Implantat kann an derselben Stelle wie ein Isolationsimplantat durchgeführt werden. Tatsächlich kann, wenn das verspannungsentlastende Implantat nicht auch eine gewünschte elektrische Leitfähigkeit verleiht, eine elektrisch aktive Spezies zusätzlich mit derselben Implantatmaske implantiert werden. Obwohl in dem durch das Maskenmaterial 470 geschützten Bereich keine Defekte erzeugt werden sollen, kann ein komplementäres Maskenmuster zum Schutz der Finnenstrukturen 415 eingesetzt werden, während die Finnenstrukturen 410 einem elektrischen Isolations-/Well-Implantat ausgesetzt sind. Eine niedrigere Dosis und/oder ein effizienter aktivierter Dotierstoff können verwendet werden, um dem Halbleitermaterial 130 einen gewünschten Leitfähigkeitstyp zu verleihen, ohne defekte Bereiche zu erzeugen.
  • Eine selektive Verspannungsentlastung durch Erzeugung von Verunreinigungsimplantatdefekten kann an anderen Punkten in einem Transistorherstellungsprozess als einem Isolationsimplantat praktiziert werden. Beispielsweise kann ein ähnliches verspannungsentlastendes Verunreinigungsimplantat alternativ an einem Punkt in einem Herstellungsfluss durchgeführt werden, an dem beispielsweise eine Subkanaldotierung eingeführt werden kann. Das verspannungsentlastende Verunreinigungsimplantat kann auch an einer Reihe anderer Punkte bei der Herstellung von Transistorstrukturen durchgeführt werden.
  • Sobald die selektive Bildung defekter Bereiche abgeschlossen ist, können die Verfahren 301 bei Block 340 fortgesetzt werden, wo alle Techniken, von denen bekannt ist, dass sie zur Herstellung von NMOS- und PMOS-FETs auf einer Finnenstruktur geeignet sind, praktiziert werden können, um beispielsweise zur IC-Struktur 101 (1), im Wesentlichen wie oben beschrieben, zu gelangen. Obwohl eine FinFET-Architektur ein vorteilhaftes Beispiel ist, kann eine oder beide einer NMOS-Transistorstruktur oder einer PMOS-Transistorstruktur stattdessen eine andere Multi-Gate-Architektur aufweisen. Das Verfahren 301 kann dann abgeschlossen werden, indem eine beliebige Anzahl von Metallisierungsstufen bei Block 350 hergestellt wird, beispielsweise um eine CMOS-Schaltung zu vervollständigen, die sowohl PMOS- als auch NMOS-Transistorstrukturen aufweist.
  • Abhängig davon, ob das Keimhalbleitermaterial die Epitaxieschicht druckverspannt oder zugverspannt, werden Transistoren eines Leitfähigkeitstyps (z. B. n-Typ oder p-Typ) innerhalb der Teilstruktur von Finnenstrukturen hergestellt, die ein pseudomorphes Halbleitermaterial 135 behalten, während Transistoren des komplementären Leitfähigkeitstyps (z. B. p-Typ oder n-Typ) innerhalb der Teilstruktur von Finnenstrukturen, die ein metamorphes Halbleitermaterial 135 aufweisen, hergestellt werden.
  • Obwohl die obigen Beispiele im Zusammenhang mit einer Heterostrukturfinne mit zwei Materialschichten beschrieben sind, von denen eine die gleiche Zusammensetzung wie ein darunter liegendes Substratmaterial aufweisen kann, kann eine Finnenstruktur eine beliebige Anzahl von Schichten aufweisen. Beispielsweise kann eine Heterostrukturfinne drei Materialschichten aufweisen. In einem Beispiel kann eine Finnenstruktur einen Kern aufweisen, der mit einem Kanalhalbleitermaterial ummantelt ist. Der Kern der Finnenstruktur kann dann entweder pseudomorph oder metamorph sein, wie dies durch eine Anzahl defekter Bereiche innerhalb eines Keimmaterials vorgegeben ist. In einem anderen Beispiel kann ein Finnenkern eine Anzahl von defekten Bereichen aufweisen oder nicht. Eine epitaktisch über den Kern gewachsene Ummantelung kann dann entweder pseudomorph oder metamorph sein. Die Ummantelung kann dann als Kanalhalbleitermaterial mit zwei unterschiedlichen Verspannungszuständen im Wesentlichen wie an anderer Stelle hierin beschrieben wirksam sein. Somit gibt es eine große Vielzahl von Transistorarchitekturen, die von einer Durchschnittsfachperson auf diesem Gebiet der Technik angepasst werden können, um verspannungsentlastende defekte Bereiche einzuschließen, die mehrere Verspannungszustände in einem Kanalhalbleitermaterial, im Wesentlichen wie hierin beschrieben, ermöglichen.
  • 5 zeigt eine isometrische Ansicht einer anderen IC-Struktur 501, die Transistorstrukturen 510, 515 mit Kanalmaterial mit mehreren Verspannungszuständen gemäß einigen alternativen Ausführungsformen aufweist. Wie gezeigt, umfassen die Transistorstrukturen 510 und 515 drei Materialschichten. Das Halbleitermaterial 135 liegt wieder über dem Halbleitermaterial 130. Diese kristallinen Materialschichten können beispielsweise ein beliebiges der oben im Zusammenhang von 1 - 4B beschriebenen Attribute aufweisen. In der Transistorstruktur 410 steht ein drittes Halbleitermaterial 541 mit dem Halbleitermaterial 135 in Kontakt. In der Transistorstruktur 410 steht ein viertes Halbleitermaterial 542 mit dem Halbleitermaterial 135 in Kontakt. Da die Gate-Stapel (z. B. Gate-Elektrode 140 und Gate-Dielektrikum 145) neben einer Seitenwand aus Halbleitermaterialien 541 und 542 liegen, umfassen die Transistorkanalbereiche diese zwei zusammensetzungsmäßig unterschiedlichen Materialien.
  • Im Zusammenhang mit den Transistorstrukturen 410, 415 ist das Halbleitermaterial 135 ein Puffer, der eine Zusammensetzung aufweist, die geeignet ist, einem ersten der Halbleitermaterialien 541, 542 eine Druckspannung ε2 und einem zweiten der Halbleitermaterialien 541, 542 eine Zugspannung ε3 zu verleihen. In einigen Beispielen ist das Halbleitermaterial 135 eine SiyGe1-y-Legierung, wobei ein Beispiel Si0,5Ge0,5 ist. Das Halbleitermaterial 541 kann dann eine erste SixGe1-x-Legierung mit x>y (z. B. x=0,8) sein, so dass das Halbleitermaterial 541 durch das Halbleitermaterial 135 verspannt wird. Das Halbleitermaterial 542 kann dann eine zweite SixGe1-x-Legierung mit x<y (z. B. x=0,2) sein, so dass das Halbleitermaterial 542 durch das Halbleitermaterial 135 druckverspannt wird.
  • Das Substratmaterial 105 kann im Wesentlichen reines Silizium oder eine andere Zusammensetzung (z. B. SizGe1-z) sein, die sicherstellt, dass das Halbleitermaterial 135 mit einer Dicke T5 zu dem Halbleitermaterial 130 pseudomorph ist (z. B. im Wesentlichen wie oben im Zusammenhang mit der IC-Struktur 101 beschrieben). Mit anderen Worten ist die Dicke des Halbleitermaterials T5 geringer als die kritische Dicke für die Zusammensetzungen des Halbleitermaterials 135 und des Substratmaterials 105. Bei Vorhandensein defekter Bereiche 180 entkoppelt sich das Halbleitermaterial 135 jedoch vom Substratmaterial 105 und seine Gitterparameter entspannen sich (z. B. es wird metamorph). Wenn sich das Halbleitermaterial 135 innerhalb der Transistorstruktur 415 in einem relaxierten Verspannungszustand ε0 befindet, befindet sich das Halbleitermaterial 542 in einem verstärkten Zustand einer größeren Verspannung (z. B. Druckverspannung) als dies bei einem pseudomorphen Halbleitermaterial 135 der Fall wäre. Da jedoch das Halbleitertmaterial 135 innerhalb der Transistorstruktur 410 in einem pseudomorphen Verspannungszustand ε1 verbleibt, verbleibt das Halbleitermaterial 541 in einer Zustandsverspannung ε3 (z. B. Zugverspannung), die größer ist als dies für ein relaxiertes Halbleitermaterial 135 der Fall wäre.
  • Da festzustellen ist, dass das Halbleitermaterial 135 kein Kanalmaterial ist und stattdessen ein Unterkanalpuffer ist, der in dem dielektrischen Material 120 begraben ist, können defekte Bereiche 180 in einem oder beiden der Halbleitermaterialien 130 und 135 in einer ausreichenden Anzahl vorhanden sein, um eine Relaxation des Halbleitermaterials 135 (z. B. von einem pseudomorphen Zustand zu einem metamorphen Zustand) zu induzieren. In Abhängigkeit von der Implementierung können daher verspannungsentlastende Verunreinigungsimplantatdefekte entweder die Kanalhalbleiterverspannung selektiv verringern oder die Kanalhalbleiterverspannung selektiv verstärken. Diese selektive Verstärkung oder Verringerung der Verspannung kann praktiziert werden, um CMOS mit unterschiedlichen Verspannungsniveaus zwischen NMOS- und PMOS-Vorrichtungen zu implementieren, die entweder das gleiche Kanalmaterial oder verschiedene Kanalmaterialien verwenden.
  • 6 zeigt ein System, in dem eine mobile Computerplattform 605 und/oder eine Datenservermaschine 606 einen CMOS-IC einschließlich Transistoren mit unterschiedlichen Verspannungszuständen verwendet, beispielsweise gemäß einigen defektbasierten Verspannungsentlastungsausführungsformen, die an anderer Stelle hierin beschrieben sind. Die Servermaschine 606 kann ein beliebiger kommerzieller Server sein, beispielsweise mit einer beliebigen Anzahl von Hochleistungscomputerplattformen, die in einem Rack angeordnet und zur elektronischen Datenverarbeitung miteinander vernetzt sind, was in der beispielhaften Ausführungsform einen monolithischen IC 650 umfasst. Die mobile Computerplattform 605 kann jedes tragbare Gerät sein, das für jede beliebige elektronische Datenanzeige, elektronische Datenverarbeitung, drahtlose elektronische Datenübertragung oder dergleichen konfiguriert ist. Beispielsweise kann die mobile Computerplattform 605 ein Tablet, ein Smartphone, ein Laptop usw. sein und kann einen Anzeigebildschirm (z. B. einen kapazitiven, induktiven, resistiven oder optischen Touchscreen), ein auf Chipebene integriertes System 610 und eine Batterie 615 aufweisen.
  • Unabhängig davon, ob der IC 650 in dem in der erweiterten Ansicht 620 dargestellten integrierten System 610 oder als eigenständiger verpackter Chip in der Servermaschine 606 angeordnet ist, kann er eine Speicherschaltung (z. B. RAM) oder eine Logikschaltung (z. B. einen Mikroprozessor, einen Mehrkern-Mikroprozessor, einen Grafikprozessor oder dergleichen) aufweisen, von denen wenigstens einer einen CMOS-IC einschließlich Transistoren mit unterschiedlichen Verspannungszuständen aufweist, beispielsweise gemäß einigen an anderer Stelle hierin beschriebenen defektbasierten Verspannungsentlastungsausführungsformen. Der IC 650 kann ferner mit einer Leiterplatte, einem Substrat oder einem Interposer 660 gekoppelt sein.
  • Der IC 650 kann einen Energieverwaltungs-IC (PMIC) 630 aufweisen, der mit einer Energiequelle wie einer Batterie gekoppelt ist und die Energie für andere Schaltungen des IC 650 regelt. Der IC 650 kann einen HF-Transceiver-IC (RFIC) 625 aufweisen, beispielsweise mit einem Eingang, der mit einer anderen Schaltung des IC 650 gekoppelt ist, und mit einem Ausgang, der mit einer Antenne (nicht gezeigt) gekoppelt ist, um beliebige von drahtlosen Standards oder Protokollen zu implementieren, einschließlich, aber nicht beschränkt auf Wi-Fi (IEEE 802.11-Familie), WiMAX (IEEE 802.16-Familie), IEEE 802.20, Langzeitentwicklung (LTE), Ev-DO, HSPA+, HSDPA+, HSUPA+, EDGE, GSM, GPRS, CDMA, TDMA, DECT, Bluetooth, Derivate davon sowie alle anderen drahtlosen Protokolle, die als 3G, 4G, 5G und darüber hinaus bezeichnet werden. Der IC 650 kann ferner einen Controller-IC 635 enthalten, der mit einem oder allen ICs 650, 630 oder 625 gekoppelt ist.
  • 7 ist ein Funktionsblockdiagramm einer elektronischen Datenverarbeitungsvorrichtung 700 gemäß einigen Ausführungsformen. Die Vorrichtung 700 umfasst ferner ein Motherboard 703, das eine Anzahl von Komponenten hostet, wie beispielsweise, ohne darauf beschränkt zu sein, einen Prozessor 704 (z. B. einen Anwendungsprozessor). Der Prozessor 704 kann physisch und/oder elektrisch mit dem Motherboard 703 gekoppelt sein. Im Allgemeinen kann sich der Begriff „Prozessor“ oder „Mikroprozessor“ auf ein beliebiges Gerät oder einen Abschnitt eines Geräts beziehen, das elektronische Daten aus Registern und/oder Speichern verarbeitet, um diese elektronischen Daten in andere elektronische Daten zu transformieren, die weiter in Registern und/oder Speichern gespeichert werden können.
  • In verschiedenen Beispielen können ein oder mehrere Kommunikationschips 706 auch physisch und/oder elektrisch mit dem Motherboard 703 gekoppelt sein. In weiteren Implementierungen können Kommunikationschips 706 Teil des Prozessors 704 sein. Abhängig von ihren Anwendungen kann die Datenverarbeitungsvorrichtung 700 andere Komponenten aufweisen, die physisch und elektrisch mit dem Motherboard 703 gekoppelt sein können oder auch nicht. Diese anderen Komponenten umfassen, ohne darauf beschränkt zu sein, flüchtige Speicher (z. B. DRAM 732), nichtflüchtige Speicher (z. B. ROM 735), Flash-Speicher (z. B. NAND oder NOR), Magnetspeicher (MRAM 730), einen Grafikprozessor 733, einen digitalen Signalprozessor, einen Kryptoprozessor, einen Chipsatz 713, eine Antenne 735, ein Touchscreen-Display 715, Touchscreen-Controller 765, Batterie 716, Audiocodec, Videocodec , Leistungsverstärker 731, GPS-Vorrichtung 740 (Global Positioning System-Vorrichtung), Kompass 745, Beschleunigungsmesser, Gyroskop, Lautsprecher 720, Kamera 741 und Massenspeichergerät (z. B. Festplattenlaufwerk, Solid-State-Laufwerk (SSD), Kompaktdisc (CD), digital vielseitige Disc (DVD) usw. oder dergleichen.
  • Kommunikationschips 706 können drahtlose Kommunikation für die Übertragung von Daten zu und von der Datenverarbeitungsvorrichtung 700 ermöglichen. Der Begriff „drahtlos“ und seine Ableitungen können verwendet werden, um Schaltungen, Vorrichtungen, Systeme, Verfahren, Techniken, Kommunikationskanäle usw. zu beschreiben, die Daten unter Verwendung von modulierter elektromagnetischer Strahlung durch ein nicht festes Medium übertragen können. Der Begriff bedeutet nicht, dass die zugehörigen Vorrichtungen keine Drähte aufweisen, obwohl dies in einigen Ausführungsformen möglicherweise der Fall sein könnte. Die Kommunikationschips 706 können eine Reihe von drahtlosen Standards oder Protokollen implementieren, einschließlich, aber nicht beschränkt auf die an anderer Stelle hierin beschriebenen. Wie besprochen, kann die Datenverarbeitungsvorrichtung 700 mehrere Kommunikationschips 706 enthalten. Beispielsweise kann ein erster Kommunikationschip für drahtlose Kommunikation mit geringerer Reichweite wie Wi-Fi und Bluetooth vorgesehen sein und ein zweiter Kommunikationschip kann für drahtlose Kommunikation mit größerer Reichweite wie GPS, EDGE, GPRS, CDMA, WiMAX, LTE, Ev-DO und andere vorgesehen sein.
  • Während bestimmte hierin dargelegte Merkmale unter Bezugnahme auf verschiedene Implementierungen beschrieben wurden, soll diese Beschreibung nicht in einem einschränkenden Sinne ausgelegt werden. Daher wird angenommen, dass verschiedene Modifikationen der hierin beschriebenen Implementierungen sowie andere Implementierungen, die für Fachleute auf dem Gebiet der Technik, auf das sich die vorliegende Offenbarung bezieht, offensichtlich sind, im Geist und Umfang der vorliegenden Offenbarung liegen.
  • Es muss klar festgehalten werden, dass die Erfindung nicht auf die so beschriebenen Ausführungsformen beschränkt ist, sondern mit Modifikation und Abänderungen durchgeführt werden kann, ohne vom Umfang der beigefügten Ansprüche abzuweichen. Zum Beispiel können die obigen Ausführungsformen spezifische Kombinationen von Merkmalen, wie weiter unten angegeben, aufweisen.
  • In den ersten Beispielen umfasst eine integrierte Schaltungsstruktur (IC-Struktur) eine erste Transistorstruktur, die eine erste Finnenheterostruktur umfasst, die eine erste Schicht aus kristallinem Material über einer zweiten Schicht aus kristallinem Material aufweist. Die IC-Struktur umfasst ferner eine zweite Transistorstruktur, die eine zweite Finnenheterostruktur umfasst, die die erste Schicht aus kristallinem Material über der zweiten Schicht aus kristallinem Material aufweist. Innerhalb der zweiten Schicht variiert eine Anzahl defekter Bereiche einer Schwellenminimaldimension zwischen der ersten Finnenheterostruktur und der zweiten Finnenheterostruktur.
  • In den zweiten Beispielen hat für jedes beliebige der ersten Beispiele die zweite Schicht eine Dicke zwischen der ersten Schicht und einem darunter liegenden Substratmaterial. Die defekten Bereiche sind in der zweiten Schicht verteilt und am häufigsten in einem Band der zweiten Schicht, das im Wesentlichen parallel zu einer Ebene des Substratmaterials verläuft, wobei das Band weniger als die Dicke der zweiten Schicht einnimmt.
  • In den dritten Beispielen ist für jedes beliebige der ersten bis einschließlich der zweiten Beispiele die Schwellenminimaldimension größer als ein Punktdefekt.
  • In den vierten Beispielen ist für jedes beliebige der ersten bis einschließlich der dritten Beispiele die erste Transistorstruktur ein erster Leitfähigkeitstyp und die zweite Transistorstruktur ein zweiter Leitfähigkeitstyp, der zum ersten Leitfähigkeitstyp komplementär ist.
  • In den fünften Beispielen weist für jedes beliebige der vierten Beispiele die erste Schicht aus kristallinem Material eine erste Mehrheitsatomzusammensetzung auf, die wenigstens eines von Si und Ge umfasst und wobei die zweite Schicht aus kristallinem Material eine zweite Mehrheitsatomzusammensetzung aufweist, die wenigstens eines von Si und Ge umfasst.
  • In den sechsten Beispielen variiert für jedes beliebige der vierten Beispiele innerhalb der zweiten Schicht eine Konzentration einer Verunreinigung zwischen der ersten Finnenheterostruktur und der zweiten Finnenheterostruktur.
  • In den siebenten Beispielen umfasst die Verunreinigung für jedes beliebige der sechsten Beispiele wenigstens eines von Argon, Xenon, Silizium, Stickstoff, Fluor oder Germanium, Indium oder Antimon.
  • In den achten Beispielen fehlt für jedes beliebige der sechsten bis einschließlich der siebenten Beispiele innerhalb der zweiten Schicht die in der zweiten Finnenheterostruktur vorhandene Verunreinigung in der ersten Finnenheterostruktur.
  • In den neunten Beispielen ist für jedes beliebige der achten Beispiele der erste Transistor eine NMOS-Vorrichtung, der zweite Transistor eine PMOS-Vorrichtung und die Verunreinigung Antimon. Der erste Transistor ist eine PMOS-Vorrichtung, der zweite Transistor ist eine NMOS-Vorrichtung und die Verunreinigung umfasst Fluor oder Indium.
  • In den zehnten Beispielen umfasst für jedes beliebige der fünften Beispiele die erste Mehrheitsatomzusammensetzung mehr Ge als die zweite Mehrheitsatomzusammensetzung.
  • In den elften Beispielen hat für jedes beliebige der ersten bis einschließlich der zehnten Beispiele die erste Schicht aus kristallinem Material einen ersten Gitterabstand und die zweite Schicht aus kristallinem Material einen zweiten Gitterabstand. Der erste Gitterabstand ist innerhalb der ersten Finnenheterostruktur enger an den zweiten Gitterabstand angepasst als innerhalb der zweiten Finnenheterostruktur.
  • In den zwölften Beispielen grenzt für jedes beliebige der elften Beispiele ein erster Gate-Stapel an eine erste Seitenwand der ersten Finnenheterostruktur an, wobei die erste Seitenwand die erste Schicht aus kristallinem Material umfasst. Ein erstes Source- und Drain-Halbleitermaterial ist mit der ersten Schicht aus kristallinem Material gekoppelt und befindet sich auf gegenüberliegenden Seiten des ersten Gate-Stapels. Das erste Source- und Drain-Halbleitermaterial ist ein erster Leitfähigkeitstyp. Ein zweiter Gate-Stapel grenzt an eine zweite Seitenwand der zweiten Finnenheterostruktur an. Die zweite Seitenwand umfasst die erste Schicht aus kristallinem Material. Ein zweites Source- und Drain-Halbleitermaterial ist mit der ersten Schicht aus kristallinem Material gekoppelt und befindet sich auf gegenüberliegenden Seiten des zweiten Gate-Stapels. Das zweite Source- und Drain-Halbleitermaterial ist ein zweiter Leitfähigkeitstyp, der zum ersten Leitfähigkeitstyp komplementär ist.
  • In den dreizehnten Beispielen umfasst für jedes beliebige der zwölften Beispiele die erste Schicht aus kristallinem Material SixGe1-x, wobei x kleiner ist als 0,8. Die zweite Schicht aus kristallinem Material umfasst Si mit weniger Ge als die erste Schicht. Der erste Leitfähigkeitstyp ist der p-Typ. Der zweite Leitfähigkeitstyp ist der n-Typ.
  • In den vierzehnten Beispielen umfasst für jedes beliebige der zwölften Beispiele die zweite Schicht aus kristallinem Material SixGe1-x , wobei x kleiner ist als 0,8, die erste Schicht aus kristallinem Material umfasst Si mit weniger Ge als die zweite Schicht, der erste Leitfähigkeitstyp ist der n-Typ und der zweite Leitfähigkeitstyp ist der p-Typ.
  • In den fünfzehnten Beispielen umfasst für jedes beliebige der ersten Beispiele die erste Finnenheterostruktur ferner eine dritte Schicht aus kristallinem Material auf der ersten Schicht. Die dritte Schicht hat eine dritte Mehrheitsatomzusammensetzung, die sich von der ersten Mehrheitsatomzusammensetzung unterscheidet. Die zweite Finnenheterostruktur umfasst ferner eine vierte Schicht aus kristallinem Material auf der ersten Schicht. Die vierte Schicht hat eine vierte Mehrheitsatomzusammensetzung, die sich sowohl von der ersten Mehrheitsatomzusammensetzung als auch der dritten Mehrheitsatomzusammensetzung unterscheidet.
  • In den sechzehnten Beispielen grenzt für jedes beliebige der fünfzehnten Beispiele ein erster Gate-Stapel an eine erste Seitenwand der ersten Finnenheterostruktur an. Die erste Seitenwand umfasst die dritte Schicht aus kristallinem Material. Ein erstes Source- und Drain-Halbleitermaterial ist mit der dritten Schicht aus kristallinem Material gekoppelt und befindet sich auf gegenüberliegenden Seiten des ersten Gate-Stapels. Das erste Source- und Drain-Halbleitermaterial ist ein erster Leitfähigkeitstyp. Ein zweiter Gate-Stapel grenzt an eine zweite Seitenwand der zweiten Finnenheterostruktur an. Die zweite Seitenwand umfasst die vierte Schicht aus kristallinem Material. Ein zweites Source- und Drain-Halbleitermaterial ist mit der vierten Schicht aus kristallinem Material gekoppelt und befindet sich auf gegenüberliegenden Seiten des zweiten Gate-Stapels. Das zweite Source- und Drain-Halbleitermaterial ist vom zweiten Leitfähigkeitstyp, der zum ersten Leitfähigkeitstyp komplementär ist.
  • In den siebzehnten Beispielen umfasst für jedes beliebige der sechzehnten Beispiele die erste Schicht aus kristallinem Material SixGe1-x , wobei x wenigstens 0,5 beträgt. Die zweite Schicht aus kristallinem Material umfasst im Wesentlichen reines Si. Die dritte Schicht aus kristallinem Material umfasst SiyGe1-y , wobei y kleiner ist als x. Die vierte Schicht aus kristallinem Material umfasst SizGe1-z , wobei z mehr ist als x. Der erste Leitfähigkeitstyp ist der p-Typ und der zweite Leitfähigkeitstyp ist der n-Typ.
  • In den achtzehnten Beispielen umfasst eine integrierte Schaltungsstruktur (IC-Struktur) eine PMOS-Transistorstruktur, die eine erste Finnenstruktur umfasst, die eine pseudomorphe Schicht aus kristallinem SixGe1-x-Material direkt auf einer kristallinen Basisschicht mit einer anderen Ge-Konzentration als die pseudomorphe Schicht aufweist. Ein erster Gate-Stapel grenzt an eine Seitenwand der ersten Finnenstruktur und steht in Kontakt mit der pseudomorphen Schicht des kristallinen SixGe1-x-Materials. Ein p-Source- und ein p-Drain-Halbleitermaterial sind mit der pseudomorphen Schicht des kristallinen SixGe1-x-Materials gekoppelt und befinden sich auf gegenüberliegenden Seiten des ersten Gate-Stapels. Die IC-Struktur umfasst ferner eine NMOS-Transistorstruktur, die eine zweite Finnenstruktur umfasst, die eine metamorphe Schicht des kristallinen SixGe1-x-Materials direkt auf der kristallinen Basisschicht aufweist. Ein zweiter Gate-Stapel befindet sich neben einer Seitenwand der zweiten Finnenstruktur und in Kontakt mit der metamorphen Schicht des kristallinen SixGe1-x-Materials. Ein Source- und ein Drain-Halbleitermaterial vom n-Typ sind an die metamorphe Schicht des kristallinen SixGe1-x-Materials gekoppelt und befinden sich auf gegenüberliegenden Seiten des ersten Gate-Stapels. Innerhalb der kristallinen Basisschicht gibt es in der zweiten Finnenstruktur mehr defekte Bereiche mit einer Schwellenminimaldimension als in der ersten Finnenstruktur.
  • In den neunzehnten Beispielen hat für jedes beliebige der achtzehnten Beispiele die Basisschicht eine Dicke über einem darunter liegenden Substratmaterial und die defekten Bereiche sind in ein Band der Basisschicht eingestreut, das im Wesentlichen parallel zu einer Ebene des Substratmaterials liegt, wobei das Band weniger als die Dicke der Basisschicht einnimmt. Die Schwellenminimaldimension ist größer als ein Punktdefekt.
  • In den zwanzigsten Beispielen umfasst für jedes beliebige der achtzehnten bis einschließlich der neunzehnten Beispiele innerhalb der zweiten Finnenstruktur die kristalline Basisschicht einen Dotierstoff, der in der kristallinen Basisschicht der ersten Finnenstruktur fehlt, wobei der Dotierstoff Fluor oder Indium umfasst.
  • In den einundzwanzigsten Beispielen umfasst eine elektronische Vorrichtung eine Stromversorgung und einen CMOS-IC, der gekoppelt ist, um Energie von der Stromversorgung zu empfangen. Der CMOS-IC umfasst eine PMOS-Transistorstruktur und eine NMOS-Transistorstruktur. Eine erste der PMOS-Transistorstruktur oder der NMOS-Transistorstruktur umfasst eine erste Finnenstruktur, die ein pseudomorphes kristallines Kanalmaterial direkt auf einem kristallinen Keimmaterial mit einer anderen Materialzusammensetzung als das Kanalmaterial aufweist, einen ersten Gate-Stapel neben einer Seitenwand der ersten Finnenstruktur und in Kontakt mit dem pseudomorphen kristallinen Kanalmaterial und ein erstes Source- und Drain-Halbleitermaterial, das an das pseudomorphe kristalline Kanalmaterial gekoppelt ist und sich auf gegenüberliegenden Seiten des ersten Gate-Stapels befindet. Eine zweite der PMOS-Transistorstruktur oder der NMOS-Transistorstruktur umfasst eine zweite Finnenstruktur, die ein metamorphes kristallines Kanalmaterial direkt auf dem kristallinen Keimmaterial aufweist, wobei das metamorphe kristalline Kanalmaterial im Wesentlichen die gleiche Zusammensetzung wie das pseudomorphe kristalline Kanalmaterial besitzt, einen zweiten Gate-Stapel neben einer Seitenwand der ersten Finnenstruktur und in Kontakt mit dem metamorphen kristallinen Kanalmaterial und ein zweites Drain-Halbleitermaterial, das mit dem metamorphen kristallinen Kanalmaterial und auf gegenüberliegenden Seiten des ersten Gate-Stapels gekoppelt ist. Innerhalb der Keimschicht gibt es in der zweiten Finnenstruktur mehr defekte Bereiche mit einer Schwellenminimaldimension als in der ersten Finnenstruktur.
  • In den zweiundzwanzigsten Beispielen umfasst für jedes beliebige der einundzwanzigsten Beispiele das kristalline Keimmaterial überwiegend Silizium und hat eine Dicke über einem darunter liegenden kristallinen Siliziumsubstratmaterial, wobei die defekten Bereiche innerhalb eines Bandes des Keimmaterials im Wesentlichen parallel zu einer Ebene des kristallinen Siliziumsubstratmaterials eingestreut sind, wobei das Band weniger als die Dicke des Keimmaterials einnimmt und einzelne der defekten Bereiche wenigstens einhundert Gitteratome umfassen.
  • In den dreiundzwanzigsten Beispielen umfasst für jedes beliebige der einundzwanzigsten bis einschließlich der zweiundzwanzigsten Beispiele innerhalb der zweiten Finnenstruktur das kristalline Keimmaterial eine Verunreinigung, die im kristallinen Keimmaterial der ersten Finnenstruktur fehlt.
  • In den vierundzwanzigsten Beispielen umfasst die Verunreinigung für jedes beliebige der dreiundzwanzigsten Beispiele wenigstens eines von Argon, Xenon, Silizium, Stickstoff, Fluor oder Germanium, Indium oder Antimon.
  • In den fünfundzwanzigsten Beispielen umfasst ein Verfahren zur Herstellung einer integrierten Schaltungsstruktur das epitaktische Bilden eines ersten Halbleitermaterials über einem kristallinen Keimmaterial, wobei das erste Halbleitermaterial verspannt ist, um einen Gitterparameter des Keimmaterials aufzunehmen. Das Verfahren umfasst das Bilden mehrerer Finnenstrukturen durch das erste Halbleitermaterial und wenigstens teilweise durch das Keimmaterial. Das Verfahren umfasst das Entspannen einer Verspannung in dem ersten Halbleitermaterial von wenigstens einer ersten der Finnenstrukturen durch Implantieren einer Verunreinigung in das Keimmaterial und das Bilden eines Gates, einer Source und eines Drains, die mit wenigstens der ersten der Finnenstrukturen gekoppelt sind.
  • In den sechsundzwanzigsten Beispielen umfasst für jedes beliebige der fünfundzwanzigsten Beispiele das epitaktische Bilden des ersten Halbleitermaterials über dem kristallinen Keimmaterial ferner das Wachsen einer SixGe1-x-Materialschicht auf einer SiyGe1-y-Keimschicht, wobei x<>y ist und eine Dicke der SixGe1-x -Schicht unterhalb einer kritischen Dicke liegt.
  • In den siebenundzwanzigsten Beispielen umfasst für jedes beliebige der fünfundzwanzigsten bis einschließlich der sechsundzwanzigsten Beispiele das epitaktische Bilden des ersten Halbleitermaterials über dem kristallinen Keimmaterial ferner epitaktisches Wachsen einer SixGe1-x-Materialschicht auf einer im Wesentlichen reinen Si-Keimschicht oder einer im Wesentlichen reinen Ge-Keimschicht, wobei die Dicke der SixGe1-x-Schicht unter einer kritischen Dicke liegt.
  • In den achtundzwanzigsten Beispielen liegt für jedes beliebige der sechsundzwanzigsten Beispiele x zwischen 0,2 und 0,4, wobei das Entspannen der Verspannung in dem ersten Halbleitermaterial von wenigstens der ersten der Finnenstrukturen ferner das Implantieren von wenigstens einem von Phosphor, Arsen, Antimon, Argon, Xenon, Stickstoff, Fluor, Silizium oder Germanium in der ersten der Finnenstrukturen umfasst, während eine zweite der Finnenstrukturen vor der Implantation geschützt ist. Das Bilden eines Gates, einer Source und eines Drains, die mit wenigstens mit der ersten der Finnenstrukturen gekoppelt sind, umfasst ferner das Bilden eines ersten Gates und einer Source vom n-Typ und eines Drains vom n-Typ, die mit der ersten der Finnenstrukturen gekoppelt sind, und das Bilden eines zweites Gates und einer Source vom p-Typ und eines Drains vom p-Typ, die mit der zweiten der Finnenstrukturen gekoppelt sind.
  • In den neunundzwanzigsten Beispielen umfasst für jedes beliebige der fünfundzwanzigsten bis einschließlich der achtundzwanzigsten Beispiele das epitaktische Bilden des ersten Halbleitermaterials über dem kristallinen Keimmaterial ferner das epitaktische Wachsen einer im Wesentlichen reinen Si- oder Ge-Materialschicht auf einer SiyGe1-y-Keimschicht, wobei die Dicke der Si- oder Ge Materialschicht unterhalb einer kritischen Dicke liegt.
  • In den dreißigsten Beispielen umfasst für jedes beliebige der neunundzwanzigsten Beispiele das Entspannen der Verspannung in dem ersten Halbleitermaterial von wenigstens der ersten der Finnenstrukturen durch Implantieren einer Verunreinigung in das Keimmaterial ferner das Implantieren von wenigstens einem von BF2, Phosphor, Arsen, Antimon, Indium, Argon, Xenon, Stickstoff, Fluor, Silizium oder Germanium.
  • In den einunddreißigsten Beispielen erfolgt für jedes beliebige der dreißigsten Beispiele das Implantieren in einer Dosis von wenigstens 1e13/cm2.
  • Die obigen Ausführungsformen sind jedoch in dieser Hinsicht nicht beschränkt und in verschiedenen Implementierungen können die obigen Ausführungsformen das Durchführen nur einer Teilmenge solcher Merkmale, das Durchführen einer anderen Reihenfolge solcher Merkmale, das Durchführen einer anderen Kombination solcher Merkmale und/oder das Durchführen zusätzlicher Funktionen als die explizit aufgeführten Funktionen umfassen. Der Umfang der Erfindung sollte daher unter Bezugnahme auf die beigefügten Ansprüche zusammen mit dem vollen Umfang der Äquivalente bestimmt werden, zu denen solche Ansprüche berechtigt sind.

Claims (24)

  1. Struktur einer integrierten Schaltung (IC-Struktur), umfassend: eine erste Transistorstruktur, aufweisend eine erste Finnenheterostruktur mit einer ersten Schicht aus kristallinem Material über einer zweiten Schicht aus kristallinem Material; und eine zweite Transistorstruktur, aufweisend eine zweite Finnenheterostruktur, die die erste Schicht aus kristallinem Material über der zweiten Schicht aus kristallinem Material aufweist, wobei innerhalb der zweiten Schicht eine Anzahl von defekten Bereichen einer Schwellenminimaldimension zwischen der ersten Finnenheterostruktur und der zweiten Finnenheterostruktur variiert.
  2. IC-Struktur nach Anspruch 1, wobei die zweite Schicht eine Dicke zwischen der ersten Schicht und einem darunter liegenden Substratmaterial aufweist und wobei die defekten Bereiche innerhalb der zweiten Schicht verteilt sind und am häufigsten innerhalb eines Bandes der zweiten Schicht im Wesentlichen parallel zu einer Ebene des Substratmaterials liegen, wobei das Band weniger als die Dicke der zweiten Schicht einnimmt.
  3. IC-Struktur nach Anspruch 1, wobei die Schwellenminimaldimension größer als ein Punktdefekt ist.
  4. IC-Struktur nach einem der Ansprüche 1-3, wobei die erste Transistorstruktur ein erster Leitfähigkeitstyp ist und die zweite Transistorstruktur ein zweiter Leitfähigkeitstyp ist, der zu dem ersten Leitfähigkeitstyp komplementär ist.
  5. IC-Struktur nach Anspruch 4, wobei die erste Schicht aus kristallinem Material eine erste Mehrheitsatomzusammensetzung aufweist, die wenigstens eines von Si und Ge umfasst, und wobei die zweite Schicht aus kristallinem Material eine zweite Mehrheitsatomzusammensetzung aufweist, die wenigstens eines von Si und Ge umfasst.
  6. IC-Struktur nach Anspruch 4, wobei innerhalb der zweiten Schicht eine Konzentration einer Verunreinigung zwischen der ersten Finnenheterostruktur und der zweiten Finnenheterostruktur variiert.
  7. IC-Struktur nach Anspruch 6, wobei die Verunreinigung wenigstens eines von Argon, Xenon, Silicium, Stickstoff, Fluor oder Germanium, Indium oder Antimon umfasst.
  8. IC-Struktur nach Anspruch 7, wobei innerhalb der zweiten Schicht die in der zweiten Finnenheterostruktur vorhandene Verunreinigung in der ersten Finnenheterostruktur fehlt.
  9. IC-Struktur nach Anspruch 8, wobei: der erste Transistor eine NMOS-Vorrichtung ist, der zweite Transistor eine PMOS-Vorrichtung ist und die Verunreinigung Antimon ist; oder der erste Transistor eine PMOS-Vorrichtung ist, der zweite Transistor eine NMOS-Vorrichtung ist und die Verunreinigung Fluor oder Indium umfasst.
  10. IC-Struktur nach Anspruch 5, wobei die erste Mehrheitsatomzusammensetzung mehr Ge als die zweite Mehrheitsatomzusammensetzung umfasst.
  11. IC-Struktur nach einem der Ansprüche 1-3, wobei die erste Schicht aus kristallinem Material einen ersten Gitterabstand aufweist und die zweite Schicht aus kristallinem Material einen zweiten Gitterabstand aufweist und wobei der erste Gitterabstand enger an den zweiten Gitterabstand innerhalb der ersten Finnenheterostruktur angepasst ist als innerhalb der zweiten Finnenheterostruktur.
  12. IC-Struktur nach Anspruch 11, ferner umfassend: einen ersten Gate-Stapel neben einer ersten Seitenwand der ersten Finnenheterostruktur, wobei die erste Seitenwand die erste Schicht aus kristallinem Material umfasst; ein erstes Source- und Drain-Halbleitermaterial, das mit der ersten Schicht aus kristallinem Material gekoppelt ist und sich auf gegenüberliegenden Seiten des ersten Gate-Stapels befindet, wobei das erste Source- und Drain-Halbleitermaterial ein erster Leitfähigkeitstyp ist; einen zweiten Gate-Stapel neben einer zweiten Seitenwand der zweiten Finnenheterostruktur, wobei die zweite Seitenwand die erste Schicht aus kristallinem Material umfasst; und ein zweites Source- und Drain-Halbleitermaterial, das mit der ersten Schicht aus kristallinem Material gekoppelt ist und sich auf gegenüberliegenden Seiten des zweiten Gate-Stapels befindet, wobei das zweite Source- und Drain-Halbleitermaterial ein zweiter Leitfähigkeitstyp ist, der zum ersten Leitfähigkeitstyp komplementär ist.
  13. IC-Struktur nach Anspruch 12, wobei: die erste Schicht aus kristallinem Material SixGe1-x umfasst und x kleiner ist als 0,8; die zweite Schicht aus kristallinem Material Si mit weniger Ge umfasst als die erste Schicht; der erste Leitfähigkeitstyp der p-Typ ist; und der zweite Leitfähigkeitstyp der n-Typ ist.
  14. IC-Struktur nach Anspruch 12, wobei: die zweite Schicht aus kristallinem Material SixGe1-x umfasst und x kleiner ist als 0,8; die erste Schicht aus kristallinem Material Si mit weniger Ge umfasst als die zweite Schicht; der erste Leitfähigkeitstyp der n-Typ ist; und der zweite Leitfähigkeitstyp der p-Typ ist.
  15. IC-Struktur nach Anspruch 5, wobei: die erste Finnenheterostruktur ferner eine dritte Schicht aus kristallinem Material auf der ersten Schicht umfasst, wobei die dritte Schicht eine dritte Mehrheitsatomzusammensetzung aufweist, die sich von der ersten Mehrheitsatomzusammensetzung unterscheidet; und die zweite Finnenheterostruktur ferner eine vierte Schicht aus kristallinem Material auf der ersten Schicht umfasst, wobei die vierte Schicht eine vierte Mehrheitsatomzusammensetzung aufweist, die sich sowohl von der ersten Mehrheitsatomzusammensetzung als auch von der dritten Mehrheitsatomzusammensetzung unterscheidet.
  16. IC-Struktur nach Anspruch 15, ferner umfassend: einen ersten Gate-Stapel neben einer ersten Seitenwand der ersten Finnenheterostruktur, wobei die erste Seitenwand die dritte Schicht aus kristallinem Material umfasst; ein erstes Source- und Drain-Halbleitermaterial, das mit der dritten Schicht aus kristallinem Material gekoppelt ist und sich auf gegenüberliegenden Seiten des ersten Gate-Stapels befindet, wobei das erste Source- und Drain-Halbleitermaterial von einem ersten Leitfähigkeitstyp ist; einen zweiten Gate-Stapel neben einer zweiten Seitenwand der zweiten Finnenheterostruktur, wobei die zweite Seitenwand die vierte Schicht aus kristallinem Material umfasst; und ein zweites Source- und Drain-Halbleitermaterial, das mit der vierten Schicht aus kristallinem Material gekoppelt ist und sich auf gegenüberliegenden Seiten des zweiten Gate-Stapels befindet, wobei das zweite Source- und Drain-Halbleitermaterial einen zweiten Leitfähigkeitstyp aufweist, der zum ersten Leitfähigkeitstyp komplementär ist.
  17. IC-Struktur nach Anspruch 16, wobei: die erste Schicht aus kristallinem Material SixGe1-x umfasst und x wenigstens 0,5 beträgt; die zweite Schicht aus kristallinem Material im Wesentlichen reines Si umfasst; die dritte Schicht aus kristallinem Material SiyGe1-y umfasst und y kleiner ist als x; die vierte Schicht aus kristallinem Material SizGe1-z umfasst und z größer ist als x; der erste Leitfähigkeitstyp der p-Typ ist; und der zweite Leitfähigkeitstyp der n-Typ ist.
  18. Struktur mit integrierter Schaltung (IC-Struktur), umfassend: eine PMOS-Transistorstruktur, umfassend: eine erste Finnenstruktur mit einer pseudomorphen Schicht aus kristallinem SixGe1-x-Material direkt auf einer kristallinen Basisschicht mit einer anderen Ge-Konzentration als die pseudomorphe Schicht; einen ersten Gate-Stapel neben einer Seitenwand der ersten Finnenstruktur und in Kontakt mit der pseudomorphen Schicht des kristallinen SixGe1-x-Materials; und ein p-Source- und ein p-Drain-Halbleitermaterial, gekoppelt an die pseudomorphe Schicht des kristallinen SixGe1-x-Materials und sich auf gegenüberliegenden Seiten des ersten Gate-Stapels befindend; eine NMOS-Transistorstruktur, umfassend: eine zweite Finnenstruktur mit einer metamorphen Schicht des kristallinen SixGe1-x-Materials direkt auf der kristallinen Basisschicht; einen zweiten Gate-Stapel neben einer Seitenwand der zweiten Finnenstruktur und in Kontakt mit der metamorphen Schicht des kristallinen SixGe1-x-Materials; und ein n-Source- und ein n-Drain-Halbleitermaterial, gekoppelt an die metamorphe Schicht des kristallinen SixGe1-x-Materials und auf gegenüberliegenden Seiten des ersten Gate-Stapels, wobei innerhalb der kristallinen Basisschicht mehr defekte Bereiche von einer Schwellenminimaldimension in der zweiten Finnenstruktur vorhanden sind als in der ersten Finnenstruktur.
  19. IC-Struktur nach Anspruch 18, wobei: die Basisschicht eine Dicke über einem darunter liegenden Substratmaterial aufweist und wobei die defekten Bereiche innerhalb eines Bandes der Basisschicht verteilt sind, das im Wesentlichen parallel zu einer Ebene des Substratmaterials liegt, wobei das Band weniger als die Dicke der Basisschicht einnimmt; und die Schwellenminimaldimension größer ist als ein Punktdefekt.
  20. IC-Struktur nach Anspruch 19, wobei innerhalb der zweiten Finnenstruktur die kristalline Basisschicht einen Dotierstoff umfasst, der in der kristallinen Basisschicht der ersten Finnenstruktur fehlt, und wobei der Dotierstoff Fluor oder Indium umfasst.
  21. Elektronische Vorrichtung, umfassend: eine Stromversorgung; und eine CMOS-IC, die gekoppelt ist, um Leistung von der Stromversorgung zu empfangen, wobei die CMOS-IC eine PMOS-Transistorstruktur und eine NMOS-Transistorstruktur aufweist und wobei: eine erste der PMOS-Transistorstruktur oder der NMOS-Transistorstruktur umfasst: eine erste Finnenstruktur, die ein pseudomorphes kristallines Kanalmaterial direkt auf einem kristallinen Keimmaterial mit einer anderen Materialzusammensetzung als das Kanalmaterial aufweist; einen ersten Gate-Stapel neben einer Seitenwand der ersten Finnenstruktur und in Kontakt mit dem pseudomorphen kristallinen Kanalmaterial; und ein erstes Source- und Drain-Halbleitermaterial, das an das pseudomorphe kristalline Kanalmaterial gekoppelt ist und sich auf gegenüberliegenden Seiten des ersten Gate-Stapels befindet; und eine zweite der PMOS-Transistorstruktur oder der NMOS-Transistorstruktur umfasst: eine zweite Finnenstruktur, die ein metamorphes kristallines Kanalmaterial direkt auf dem kristallinen Keimmaterial aufweist, wobei das metamorphe kristalline Kanalmaterial im Wesentlichen die gleiche Zusammensetzung wie das pseudomorphe kristalline Kanalmaterial aufweist; einen zweiten Gate-Stapel neben einer Seitenwand der ersten Finnenstruktur und in Kontakt mit dem metamorphen kristallinen Kanalmaterial; und ein zweites Drain-Halbleitermaterial, das an das metamorphe kristalline Kanalmaterial gekoppelt ist und sich auf gegenüberliegenden Seiten des ersten Gate-Stapels befindet; und es innerhalb der Keimschicht in der zweiten Finnenstruktur mehr defekte Bereiche mit einer Schwellenminimaldimension gibt als in der ersten Finnenstruktur.
  22. Vorrichtung nach Anspruch 21, wobei: das kristalline Keimmaterial überwiegend aus Silizium besteht und eine Dicke über einem darunter liegenden kristallinen Siliziumsubstratmaterial aufweist und wobei die defekten Bereiche in einem Band des Keimmaterials verteilt sind, das im Wesentlichen parallel zu einer Ebene des kristallinen Siliziumsubstratmaterials liegt, wobei das Band weniger als die Dicke des Keimmaterials einnimmt; und einzelne der defekten Bereiche wenigstens einhundert Gitteratome umfassen.
  23. Vorrichtung nach einem der Ansprüche 21-22, wobei innerhalb der zweiten Finnenstruktur das kristalline Keimmaterial eine Verunreinigung aufweist, die in dem kristallinen Keimmaterial der ersten Finnenstruktur fehlt.
  24. Vorrichtung nach einem der Ansprüche 21-22, wobei die Verunreinigung wenigstens eines von Argon, Xenon, Silizium, Stickstoff, Fluor oder Germanium, Indium oder Antimon umfasst.
DE102020134336.1A 2020-02-19 2020-12-21 Mehrere Verspannungszustände in epitaktischem Transistorkanalmaterial durch Einbau von Spannungsentlastungsdefekten in ein zugrunde liegendes Keimmaterial Pending DE102020134336A1 (de)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US16/795,473 2020-02-19
US16/795,473 US11495683B2 (en) 2020-02-19 2020-02-19 Multiple strain states in epitaxial transistor channel through the incorporation of stress-relief defects within an underlying seed material

Publications (1)

Publication Number Publication Date
DE102020134336A1 true DE102020134336A1 (de) 2021-08-19

Family

ID=77061025

Family Applications (1)

Application Number Title Priority Date Filing Date
DE102020134336.1A Pending DE102020134336A1 (de) 2020-02-19 2020-12-21 Mehrere Verspannungszustände in epitaktischem Transistorkanalmaterial durch Einbau von Spannungsentlastungsdefekten in ein zugrunde liegendes Keimmaterial

Country Status (2)

Country Link
US (1) US11495683B2 (de)
DE (1) DE102020134336A1 (de)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10782759B1 (en) 2019-04-23 2020-09-22 Arbor Company, Lllp Systems and methods for integrating batteries with stacked integrated circuit die elements
JP7402357B2 (ja) * 2020-06-29 2023-12-20 アーバー・カンパニー・エルエルエルピイ プロセッサ非依存５Ｇモデムを有する３Ｄダイ・スタッキングの再構成可能プロセッサ・モジュールを使用するモバイルＩｏＴエッジ・デバイス

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8211772B2 (en) * 2009-12-23 2012-07-03 Intel Corporation Two-dimensional condensation for uniaxially strained semiconductor fins
JP5581809B2 (ja) * 2010-05-27 2014-09-03 富士通株式会社 濃度分布発生方法及びプロセスシミュレータ
US20150120392A1 (en) * 2013-10-25 2015-04-30 Cellco Partnership (D/B/A Verizon Wireless) Ranking of Store Locations Using Separable Features of Traffic Counts
JP2017533574A (ja) * 2014-09-18 2017-11-09 インテル・コーポレーション シリコンｃｍｏｓ互換性半導体装置における欠陥伝播制御のための傾斜側壁カット面を有するウルツ鉱ヘテロエピタキシャル構造物
US9275905B1 (en) * 2015-01-28 2016-03-01 Taiwan Semiconductor Manufacturing Co., Ltd. Method of forming semiconductor structure with anti-punch through structure
US9613803B2 (en) * 2015-04-30 2017-04-04 International Business Machines Corporation Low defect relaxed SiGe/strained Si structures on implant anneal buffer/strain relaxed buffer layers with epitaxial rare earth oxide interlayers and methods to fabricate same
US9805987B2 (en) * 2015-09-04 2017-10-31 International Business Machines Corporation Self-aligned punch through stopper liner for bulk FinFET
US9570298B1 (en) * 2015-12-09 2017-02-14 International Business Machines Corporation Localized elastic strain relaxed buffer
US10833157B2 (en) * 2017-12-18 2020-11-10 International Business Machines Corporation iFinFET
US10720527B2 (en) * 2018-01-03 2020-07-21 International Business Machines Corporation Transistor having an oxide-isolated strained channel fin on a bulk substrate
US11075280B2 (en) * 2019-04-17 2021-07-27 International Business Machines Corporation Self-aligned gate and junction for VTFET
US11075123B2 (en) * 2019-09-16 2021-07-27 Taiwan Semiconductor Manufacturing Co., Ltd. Method for forming isolation structure having improved gap-fill capability

Also Published As

Publication number Publication date
US20210257492A1 (en) 2021-08-19
US11495683B2 (en) 2022-11-08

Similar Documents

Publication Publication Date Title
DE102014211026B4 (de) Verfahren zum Bilden von Austauschfins für eine FinFET-Halbleitervorrichtung unter Durchführung eines Austauschaufwachsprozesses
DE102020103515A1 (de) Tiefe Source &amp; Drain für Transistorstrukturen mit Rückseiten-Kontaktmetallisierung
DE112013007031B4 (de) Auf selektiv epitaktisch gezüchteten III-V-Materialien basierende Vorrichtungen
DE102013105074B4 (de) Integrierter Schaltkreis, der FinFETs mit verschiedenen Finnenprofilen umfasst
DE102013112701B4 (de) Halbleitervorrichtungen
DE112014000536B4 (de) Tiefe Gate-Rundherum-Halbleitervorrichtung mit aktiver Germanium- oder Gruppe-III-V-Schicht
DE102014110425B4 (de) Halbleitervorrichtung
DE112004001864B4 (de) Verfahren und Vorrichtung zur Verbesserung der Stabilität einer 6-Transistor-CMOS-SRAM-Zelle
DE112011106033B4 (de) Halbleiterbauelemente mit einer aktiven Germaniumschicht mit darunterliegender Diffusionssperrschicht
DE102009046246B4 (de) Herstellverfahren und Halbleiterbauelement mit Verformungstechnologie in dreidimensionalen Transistoren auf der Grundlage global verformter Halbleiterbasisschichten
DE112011105926T5 (de) Belastungskompensation in Transistoren
DE102019122949A1 (de) Verspannte abstimmbare nanodrahtstrukturen und prozess
DE112015007207T5 (de) Nanodrahttransistoren mit eingebetteten dielektrischen Abstandshaltern
DE112013005587T5 (de) Nicht planare lll-N-Transistoren mit kompositionell gradierten Halbleiterkanälen
DE112013005622T5 (de) Halbleiterbauelemente mit Germanium-reichen aktiven Schichten &amp; dotierten Übergangsschichten
DE112011105973T5 (de) Halbleitervorrichtung mit metallischen Quellen- und Senkenregionen
DE112017008046T5 (de) Pmos- und nmos-kontakte in einem gemeinsamen trench
DE102020134411A1 (de) Integrierte gate-all-around-strukturen mit germaniumdotierten nanoband-kanalstrukturen
DE102020121487A1 (de) Zwischenverbindungsstrukturen und fertigungsverfahren
DE112015006945T5 (de) Transistoren mit hoher Elektronenbeweglichkeit mit Heteroübergang-Dotierstoffdiffusionsbarriere
DE112017008312T5 (de) Heterogene ge/iii-v-cmos-transistorstrukturen
DE102015218015A1 (de) Verfahren zur Herstellung von Halbleiterstrukturen umfassend Transistorkanäle mit unterschiedlichen Spannungszuständen und verwandte Halbleiterstrukturen
DE102020134336A1 (de) Mehrere Verspannungszustände in epitaktischem Transistorkanalmaterial durch Einbau von Spannungsentlastungsdefekten in ein zugrunde liegendes Keimmaterial
DE102020103536A1 (de) Logikschaltung mit Indiumnitrid-Quantenwanne
DE102020133282A1 (de) Nanodraht-transistoren und verfahren zur herstellung