DE102020101251A1 - Speicherbauelement mit unteren elektroden mit flachen oberen teilen und verfahren zu dessen herstellung - Google Patents

Speicherbauelement mit unteren elektroden mit flachen oberen teilen und verfahren zu dessen herstellung Download PDF

Info

Publication number
DE102020101251A1
DE102020101251A1 DE102020101251.9A DE102020101251A DE102020101251A1 DE 102020101251 A1 DE102020101251 A1 DE 102020101251A1 DE 102020101251 A DE102020101251 A DE 102020101251A DE 102020101251 A1 DE102020101251 A1 DE 102020101251A1
Authority
DE
Germany
Prior art keywords
layer
dielectric
contiguous
matrix
memory
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
DE102020101251.9A
Other languages
English (en)
Inventor
Chung-Chiang Min
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Taiwan Semiconductor Manufacturing Co TSMC Ltd
Original Assignee
Taiwan Semiconductor Manufacturing Co TSMC Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Taiwan Semiconductor Manufacturing Co TSMC Ltd filed Critical Taiwan Semiconductor Manufacturing Co TSMC Ltd
Publication of DE102020101251A1 publication Critical patent/DE102020101251A1/de
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B61/00—Magnetic memory devices, e.g. magnetoresistive RAM [MRAM] devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B61/00—Magnetic memory devices, e.g. magnetoresistive RAM [MRAM] devices
    • H10B61/10—Magnetic memory devices, e.g. magnetoresistive RAM [MRAM] devices comprising components having two electrodes, e.g. diodes or MIM elements
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B63/00—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices
    • H10B63/80—Arrangements comprising multiple bistable or multi-stable switching components of the same type on a plane parallel to the substrate, e.g. cross-point arrays
    • H10B63/84—Arrangements comprising multiple bistable or multi-stable switching components of the same type on a plane parallel to the substrate, e.g. cross-point arrays arranged in a direction perpendicular to the substrate, e.g. 3D cell arrays
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B61/00—Magnetic memory devices, e.g. magnetoresistive RAM [MRAM] devices
    • H10B61/20—Magnetic memory devices, e.g. magnetoresistive RAM [MRAM] devices comprising components having three or more electrodes, e.g. transistors
    • H10B61/22—Magnetic memory devices, e.g. magnetoresistive RAM [MRAM] devices comprising components having three or more electrodes, e.g. transistors of the field-effect transistor [FET] type
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
    • G11C11/161—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect details concerning the memory cell structure, e.g. the layers of the ferromagnetic memory cell
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N50/00—Galvanomagnetic devices
    • H10N50/01—Manufacture or treatment
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N50/00—Galvanomagnetic devices
    • H10N50/10—Magnetoresistive devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N50/00—Galvanomagnetic devices
    • H10N50/80—Constructional details

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Semiconductor Memories (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Hall/Mr Elements (AREA)
  • Mram Or Spin Memory Techniques (AREA)

Abstract

Eine Speichervorrichtung weist eine Matrix von Speicherzellen auf, die über einem Substrat und in einem Speichermatrixbereich angeordnet sind. Die Speicherzellen weisen jeweils einen vertikalen Stapel auf, der eine untere Elektrode, ein Speicherelement, eine obere Elektrode und dielektrische Seitenwand-Abstandshalter enthält, die auf Seitenwänden jedes vertikalen Stapels angeordnet sind. Die untere Elektrode weist einen flachen oberen Teil auf, der sich horizontal über eine Außenperipherie der dielektrischen Seitenwand-Abstandshalter hinaus erstreckt. Die Speichervorrichtung umfasst außerdem eine diskrete dielektrische Ätzstoppschicht über jeder der Speicherzellen, die einen horizontal verlaufenden Teil aufweist, der sich über dem flachen oberen Teil der unteren Elektrode erstreckt. Die Speichervorrichtung umfasst außerdem metallische Zellenkontaktstrukturen, die eine jeweilige Teilmenge der oberen Elektroden und eine jeweilige Teilmenge von vertikal überstehenden Teilen der diskreten dielektrischen Ätzstoppschicht kontaktieren.

Description

  • Hintergrund
  • Die vorliegende Erfindung bezieht sich auf Halbleiter-Bauelemente und insbesondere auf ein Halbleiter-Speicherbauelement, für das eine Ätzstopp-Hartmaskenschicht für Durchkontaktstrukturen verwendet wird, und auf Verfahren zu deren Herstellung.
  • Halbleiter-Speicherbauelemente werden häufig in modernen elektronischen Geräten verwendet. In einigen Halbleiter-Speicherbauelementen werden Speicherzellen verwendet, die einen jeweiligen vertikalen Stapel aus einer unteren Elektrode, einem Speicherelement und einer oberen Elektrode aufweisen. Zum Beispiel kann ein solcher vertikaler Stapel, bei dem das Speicherelement einen magnetischen Tunnelübergang aufweist, in einem Speicherbauelement mit einem magnetischen Tunnelübergang verwendet werden. Ein elektrischer Kontakt mit den oberen Elektroden kann unter Verwendung von Durchkontaktstrukturen hergestellt werden.
  • Figurenliste
  • Aspekte der vorliegenden Erfindung lassen sich am besten anhand der nachstehenden detaillierten Beschreibung in Verbindung mit den beigefügten Zeichnungen verstehen. Es ist zu beachten, dass entsprechend der üblichen Praxis in der Branche verschiedene Elemente nicht maßstabsgetreu gezeichnet sind. Vielmehr können der Übersichtlichkeit der Erörterung halber die Abmessungen der verschiedenen Elemente beliebig vergrößert oder verkleinert sein.
    • 1 ist eine vertikale Schnittansicht einer beispielhaften Struktur nach der Herstellung von CMOS-Transistoren (CMOS: komplementärer Metalloxidhalbleiter) und metallischen Verbindungsstrukturen, die in dielektrischen Materialschichten hergestellt werden, gemäß einer Ausführungsform der vorliegenden Erfindung.
    • 2 ist eine vertikale Schnittansicht der beispielhaften Struktur nach der Herstellung einer dielektrischen Verkappungsschicht und einer dielektrischen Schicht in einer Durchkontaktierungsebene gemäß einer Ausführungsform der vorliegenden Erfindung.
    • 3 ist eine vertikale Schnittansicht der beispielhaften Struktur nach der Herstellung von Untere-Elektrode-Durchkontakt-Hohlräumen gemäß einer Ausführungsform der vorliegenden Erfindung.
    • 4 ist eine vertikale Schnittansicht der beispielhaften Struktur nach der Herstellung einer zusammenhängenden metallischen Sperrschicht und von metallischen Durchkontaktierungs-Füllmaterialteilen gemäß einer Ausführungsform der vorliegenden Erfindung.
    • 5 ist eine vertikale Schnittansicht der beispielhaften Struktur nach der Herstellung einer zusammenhängenden Erste-untere-Elektrode-Materialschicht, einer zusammenhängenden Zweite-untere-Elektrode-Materialschicht, einer zusammenhängenden Auswahl- oder Selektor-Materialschicht, einer zusammenhängenden synthetischen antiferromagnetischen Schicht, einer zusammenhängenden nichtmagnetischen Tunnelsperrschicht, einer zusammenhängenden Freie-Magnetisierung-Schicht, mindestens einer zusammenhängenden Verkappungsschicht und einer zusammenhängenden Obere-Elektrode-Materialschicht gemäß einer Ausführungsform der vorliegenden Erfindung.
    • 6 ist eine vertikale Schnittansicht der beispielhaften Struktur nach der Herstellung einer Anordnung von diskreten vertikalen Stapeln, die jeweils ein Selektorelement, eine synthetische antiferromagnetische Struktur, eine nichtmagnetische Tunnelsperrschicht, eine Freie-Magnetisierung-Schicht, mindestens eine Verkappungsschicht und eine obere Elektrode aufweisen, gemäß einer Ausführungsform der vorliegenden Erfindung.
    • 7 ist eine vertikale Schnittansicht der beispielhaften Struktur nach der Herstellung einer Matrix von dielektrischen Abstandshaltern, gemäß einer Ausführungsform der vorliegenden Erfindung.
    • 8 ist eine vertikale Schnittansicht der beispielhaften Struktur nach dem Ätzen der Matrix von dielektrischen Abstandshaltern.
    • 9 ist eine vertikale Schnittansicht der beispielhaften Struktur nach der Herstellung einer dielektrischen Ätzstoppschicht, gemäß einer Ausführungsform der vorliegenden Erfindung.
    • 10 ist eine vertikale Schnittansicht der beispielhaften Struktur nach der Herstellung einer Maskenschicht, gemäß einer Ausführungsform der vorliegenden Erfindung.
    • 11 ist eine vertikale Schnittansicht der beispielhaften Struktur nach dem Strukturieren der Maskenschicht zum Freilegen von Teilen der dielektrischen Ätzstoppschicht, gemäß einer Ausführungsform der vorliegenden Erfindung.
    • 12 ist eine vertikale Schnittansicht der beispielhaften Struktur nach der Herstellung von zweiten unteren Elektroden, ersten unteren Elektroden und Untere-Elektrode-Verbindungs-Durchkontaktierungsstrukturen, gemäß einer Ausführungsform der vorliegenden Erfindung.
    • 13 ist eine vertikale Schnittansicht der beispielhaften Struktur nach dem Herstellen einer Siliziumoxid-Deckschicht, gemäß einer Ausführungsform der vorliegenden Erfindung.
    • 14 ist eine vertikale Schnittansicht der beispielhaften Struktur nach dem Herstellen einer ersten dielektrischen Matrixschicht, gemäß einer Ausführungsform der vorliegenden Erfindung.
    • 15 ist eine vertikale Schnittansicht der beispielhaften Struktur nach einem chemisch-mechanischen Planarisierungsprozess, in dem Teile der dielektrischen Ätzstoppschicht in einem Speichermatrixbereich als Stoppstrukturen verwendet werden, gemäß einer Ausführungsform der vorliegenden Erfindung.
    • 16 ist eine vertikale Schnittansicht der beispielhaften Struktur nach einem Nachbesserungs-Planarisierungsprozess, in dem Teile der dielektrischen Ätzstoppschicht in dem Speichermatrixbereich entfernt werden, gemäß einer Ausführungsform der vorliegenden Erfindung.
    • 17 ist eine vertikale Schnittansicht der beispielhaften Struktur nach dem Herstellen einer zweiten dielektrischen Matrixschicht, gemäß einer Ausführungsform der vorliegenden Erfindung.
    • 18 ist eine vertikale Schnittansicht der beispielhaften Struktur nach dem Erzeugen von Durchkontaktierungs-Hohlräumen in einem Logikbereich, gemäß einer Ausführungsform der vorliegenden Erfindung.
    • 19 ist eine vertikale Schnittansicht der beispielhaften Struktur nach dem Erzeugen von Integrierte-Leitungs- und Durchkontaktierungs-Hohlräumen in dem Logikbereich und von Zellenkontakt-Hohlräumen in dem Speichermatrixbereich, gemäß einer Ausführungsform der vorliegenden Erfindung.
    • 20 ist eine vertikale Schnittansicht der beispielhaften Struktur nach dem Herstellen von Integrierte-Leitungs- und Durchkontaktierungsstrukturen in dem Logikbereich und von metallischen Zellenkontaktstrukturen in dem Speichermatrixbereich, gemäß einer Ausführungsform der vorliegenden Erfindung.
    • 21 ist eine vertikale Schnittansicht der beispielhaften Struktur nach dem Herstellen von weiteren metallischen Verbindungsstrukturen in weiteren dielektrischen Materialschichten, gemäß einer Ausführungsform der vorliegenden Erfindung.
    • 22 ist ein Ablaufdiagramm, das die allgemeinen Bearbeitungsschritte der Verfahren der vorliegenden Erfindung zeigt.
  • Detaillierte Beschreibung
  • Die nachstehende Beschreibung liefert viele verschiedene Ausführungsformen oder Beispiele zum Implementieren verschiedener Merkmale des bereitgestellten Gegenstands. Nachstehend werden spezielle Beispiele für Komponenten und Anordnungen beschrieben, um die vorliegende Erfindung zu vereinfachen. Diese sind natürlich lediglich Beispiele und sollen nicht beschränkend sein. Zum Beispiel kann die Herstellung eines ersten Elements über oder auf einem zweiten Element in der nachstehenden Beschreibung Ausführungsformen umfassen, bei denen das erste und das zweite Element in direktem Kontakt hergestellt werden, und sie kann auch Ausführungsformen umfassen, bei denen zusätzliche Elemente zwischen dem ersten und dem zweiten Element so hergestellt werden können, dass das erste und das zweite Element nicht in direktem Kontakt sind. Darüber hinaus können in der vorliegenden Erfindung Bezugszahlen und/oder -buchstaben in den verschiedenen Beispielen wiederholt werden. Diese Wiederholung dient der Einfachheit und Übersichtlichkeit und schreibt an sich keine Beziehung zwischen den verschiedenen erörterten Ausführungsformen und/oder Konfigurationen vor.
  • Darüber hinaus können hier räumlich relative Begriffe, wie etwa „darunter befindlich“, „unter“, „untere(r)“/„unteres“, „darüber befindlich“, „obere(r)“/„oberes“ und dergleichen, zur einfachen Beschreibung der Beziehung eines Elements oder einer Struktur zu einem oder mehreren anderen Elementen oder Strukturen verwendet werden, die in den Figuren dargestellt sind. Die räumlich relativen Begriffe sollen zusätzlich zu der in den Figuren dargestellten Orientierung andere Orientierungen der in Gebrauch oder in Betrieb befindlichen Vorrichtung umfassen. Die Vorrichtung kann anders ausgerichtet werden (um 90 Grad gedreht oder in einer anderen Orientierung), und die räumlich relativen Deskriptoren, die hier verwendet werden, können ebenso entsprechend interpretiert werden.
  • Im Allgemeinen können die Strukturen und Verfahren der vorliegenden Erfindung für Speicherbauelemente verwendet werden, die eine Matrix von Speicherzellen, die über einem Substrat und in einem Speichermatrixbereich angeordnet sind, und einen Logikbereich aufweisen, der sich außerhalb des Speichermatrixbereichs befindet und keine Speicherzellen aufweist. Die Speicherzellen können jeweils einen vertikalen Stapel umfassen, der eine untere Elektrode, ein Speicherelement und eine obere Elektrode enthält. Die vertikalen Stapel können als eine eindimensionale Matrix oder als eine zweidimensionale Matrix mit einer hohen Dichte angeordnet sein, die ausreichend ist, um eine mittlere topografische Höhendifferenz für eine später herzustellende dielektrische Matrixschicht bereitzustellen. Durch Erhöhen der Dichte der Speicherzellen entstehen jedoch weitere Herstellungsprobleme. Wenn die Querabmessungen der Speicherzellen kleiner werden, wird auch das Prozessfenster für die Herstellung von Durchkontaktstrukturen kleiner. Ein Zertrennen der Untere-Elektrode-Schicht und der Elektroden-Verbindungs-Durchkontaktierungsstrukturschicht zum Herstellen von unteren Elektroden und Untere-Elektrode-Verbindungs-Durchkontaktierungsstrukturen kann zu einer unerwünschten Reduzierung der Dicke der oberen Elektrode und der Speicherzellen führen. Die Dicke der oberen Elektrode kann zum Beispiel um 200 Å bis 300 Å reduziert werden.
  • Vor dem Zertrennen der Untere-Elektrode-Schicht und der Elektroden-Verbindungs-Durchkontaktierungsstrukturschicht kann eine dielektrische Ätzstoppschicht über den Speicherzellen in dem Speichermatrixbereich hergestellt werden. Dann kann ein Fotoresist über der dielektrischen Ätzstoppschicht hergestellt werden. Das Fotoresist kann so strukturiert werden, dass die Untere-Elektrode-Schicht und die Elektroden-Verbindungs-Durchkontaktierungsstrukturschicht zertrennt werden können, während das Fotoresist und die Ätzstoppschicht die oberen Elektroden der Speicherzellen schützen. Auf diese Weise kann die Dicke der oberen Elektrode beim Herstellen der unteren Elektrode aufrechterhalten werden. Die vorliegende Erfindung wird zwar anhand einer Ausführungsform beschrieben, bei der jedes Speicherelement einen magnetischen Tunnelübergang aufweist, der eine Magnetoresistenz bereitstellt, aber es werden hier ausdrücklich Ausführungsformen in Betracht gezogen, bei denen der magnetische Tunnelübergang durch eine Schicht oder einen Schichtstapel ersetzt wird, die/der mindestens zwei unterschiedliche Widerstandszustände zwischen der unteren Elektrode und der oberen Elektrode bereitstellen kann. Daher sollen Ansprüche der vorliegenden Erfindung so interpretiert werden, dass sie alle diese Abwandlungen umfassen, wenn sie nicht anderweitig auf magnetoresistive Speicherbauelemente mit einem jeweiligen magnetischen Tunnelübergang beschränkt sind.
  • Außerdem dürfte klar sein, dass die Speicherbauelemente gemäß Ausführungsformen der vorliegenden Erfindung eine einzelne diskrete Speicherzelle, eine eindimensionale Matrix von Speicherzellen oder eine zweidimensionale Matrix von Speicherzellen aufweisen können. Außerdem dürfte klar sein, dass eine eindimensionale Matrix von Speicherzellen der vorliegenden Erfindung als eine periodische eindimensionale Matrix von Speicherzellen implementiert werden kann und eine zweidimensionale Matrix von Speicherzellen der vorliegenden Erfindung als eine periodische zweidimensionale Matrix von Speicherzellen implementiert werden kann. Die vorliegende Erfindung wird hier zwar anhand einer Ausführungsform beschrieben, bei der eine zweidimensionale Matrix von Speicherzellen in einer fünften metallischen Verbindungsebene, die üblicherweise als eine fünfte Leitungs- und Durchkontaktierungsebene [(M5 + V4)-Ebene] bezeichnet wird, hergestellt wird, aber es werden hier ausdrücklich Ausführungsformen in Betracht gezogen, bei denen die zweidimensionale Matrix von Speicherzellen in unterschiedlichen metallischen Verbindungsebenen hergestellt wird.
  • In 1 ist eine beispielhafte Struktur gemäß einer Ausführungsform der vorliegenden Erfindung dargestellt. Die beispielhafte Struktur weist ein Substrat 9 auf, das ein Halbleitersubstrat, wie etwa ein handelsübliches Siliziumsubstrat, sein kann. In einem oberen Teil des Substrats 9 können STI-Strukturen 720 (STI: flache Grabenisolation), die ein dielektrisches Material, wie etwa Siliziumoxid, aufweisen, hergestellt werden. In jedem Bereich, der seitlich von einem zusammenhängenden Teil der STI-Strukturen 720 umschlossen ist, können geeignete dotierte Halbleiterwannen, wie etwa p- und n-Wannen, hergestellt werden. Über einer Oberseite des Substrats 9 können Feldeffekttransistoren 700 hergestellt werden. Jeder Feldeffekttransistor 700 kann zum Beispiel Folgendes aufweisen: einen Source-Bereich 732; einen Drain-Bereich 738; einen Halbleiterkanal 735, der einen Oberflächenteil des Substrats 9 umfasst, der sich zwischen dem Source-Bereich 732 und dem Drain-Bereich 738 erstreckt; und eine Gatestruktur 750. Jede Gatestruktur 750 kann ein Gatedielektrikum 752, eine Gate-Elektrode 754, ein Verkappungs-Gatedielektrikum 758 und einen dielektrischen Gate-Abstandshalter 756 aufweisen. Auf jedem Source-Bereich 732 kann ein Source-seitiger Metall-Halbleiter-Legierungsbereich 742 hergestellt werden, und auf jedem Drain-Bereich 738 kann ein Drain-seitiger Metall-Halbleiter-Legierungsbereich 748 hergestellt werden.
  • Die beispielhafte Struktur kann einen Speichermatrixbereich 100, in dem dann eine Matrix von Speicherelementen hergestellt werden kann, und einen Logikbereich 200 aufweisen, in dem Logikbauelemente hergestellt werden können, die den Betrieb der Matrix von Speicherelementen unterstützen. Bei einer Ausführungsform können Bauelemente (wie etwa Feldeffekttransistoren) in dem Speichermatrixbereich 100 Untere-Elektrode-Zugriffstransistoren aufweisen, die Zugriff auf untere Elektroden von später herzustellenden Speicherzellen gewähren. Auf dieser Bearbeitungsstufe können in dem Logikbereich 200 anschließend Obere-Elektrode-Zugriffstransistoren hergestellt werden, die Zugriff auf obere Elektroden von später herzustellenden Speicherzellen gewähren. Bauelemente (wie etwa Feldeffekttransistoren) in dem Logikbereich 200 können Funktionen bereitstellen, die zum Betreiben der Matrix von später herzustellenden Speicherzellen benötigt werden. Insbesondere können Bauelemente in dem Logikbereich 200 so konfiguriert sein, dass sie Programmierungsoperationen, Löschoperationen und Abtast(Lese)-Operationen der Matrix von Speicherzellen steuern. Zum Beispiel können die Bauelemente in dem Logikbereich 200 eine Sensorschaltung und/oder eine Obere-Elektrode-Vorspannungsschaltung aufweisen. Die Bauelemente, die auf der Oberseite des Substrats 9 hergestellt werden, können CMOS-Transistoren (CMOS: komplementärer Metalloxidhalbleiter) und optional weitere Halbleiter-Bauelemente (wie etwa Widerstände, Dioden, Kondensatoren usw.) umfassen, und sie werden kollektiv als CMOS-Schaltung 700 bezeichnet.
  • Anschließend können verschiedene metallische Verbindungsstrukturen in dielektrischen Materialschichten über dem Substrat 9 und den Bauelementen (wie etwa Feldeffekttransistoren) hergestellt werden. Die dielektrischen Materialschichten können zum Beispiel eine dielektrische Kontaktebene-Materialschicht 601, eine erste dielektrische Metallleitungsebene-Materialschicht 610, eine zweite dielektrische Leitungs- und Durchkontaktierungsebene-Materialschicht 620, eine dritte dielektrische Leitungs- und Durchkontaktierungsebene-Materialschicht 630 und eine vierte dielektrische Leitungs- und Durchkontaktierungsebene-Materialschicht 640 umfassen. Die metallischen Verbindungsstrukturen können Folgendes umfassen: Bauelement-Durchkontaktstrukturen 612, die in der dielektrischen Kontaktebene-Materialschicht 601 hergestellt sind und eine jeweilige Komponente der CMOS-Schaltung 700 kontaktieren; erste metallische Leitungsstrukturen 618, die in der ersten dielektrischen Metallleitungsebene-Materialschicht 610 hergestellt sind; erste metallische Durchkontaktierungsstrukturen 622, die in einem unteren Teil der zweiten dielektrischen Leitungs- und Durchkontaktierungsebene-Materialschicht 620 hergestellt sind; zweite metallische Leitungsstrukturen 628, die in einem oberen Teil der zweiten dielektrischen Leitungs- und Durchkontaktierungsebene-Materialschicht 620 hergestellt sind; zweite metallische Durchkontaktierungsstrukturen 632, die in einem unteren Teil der dritten dielektrischen Leitungs- und Durchkontaktierungsebene-Materialschicht 630 hergestellt sind; dritte metallische Leitungsstrukturen 638, die in einem oberen Teil der dritten dielektrischen Leitungs- und Durchkontaktierungsebene-Materialschicht 630 hergestellt sind; dritte metallische Durchkontaktierungsstrukturen 642, die in einem unteren Teil der vierten Leitungs- und Durchkontaktierungsebene-Materialschicht 640 hergestellt sind; und vierte metallische Leitungsstrukturen 648, die in einem oberen Teil der vierten dielektrischen Leitungs- und Durchkontaktierungsebene-Materialschicht 640 hergestellt sind. Bei einer Ausführungsform können die zweiten metallischen Leitungsstrukturen 628 Sourceleitungen umfassen, die mit einer Source-seitigen Stromquelle für eine Matrix von Speicherelementen verbunden sind. Die von den Sourceleitungen bereitgestellte Spannung kann über die Zugriffstransistoren, die in dem Speichermatrixbereich 100 vorgesehen sind, an die unteren Elektroden angelegt werden.
  • Die dielektrischen Materialschichten (601, 610, 620, 630, 640) können jeweils ein dielektrisches Material aufweisen, wie etwa undotiertes Silicatglas, Organosilicatglas, amorphen Fluorkohlenstoff, poröse Varianten davon oder Kombinationen davon. Es können auch andere geeignete Materialien innerhalb des beabsichtigten Schutzumfangs der Erfindung verwendet werden. Die metallischen Verbindungsstrukturen (612, 618, 622, 628, 632, 638, 642, 648) können jeweils mindestens eine leitfähige Materialschicht aufweisen, die eine Kombination aus einer metallischen Deckschicht (wie etwa einem Metallnitrid oder einem Metallcarbid) und einem metallischen Füllmaterial sein kann. Die metallischen Deckschichten können jeweils TiN, TaN, WN, TiC, TaC und WC aufweisen, und jeder metallische Füllmaterialteil kann W, Cu, Al, Co, Ru, Mo, Ta, Ti, Legierungen davon und/oder Kombinationen davon aufweisen. Andere geeignete Materialien innerhalb des beabsichtigten Schutzumfangs der Erfindung können ebenfalls verwendet werden. Bei einer Ausführungsform können die ersten metallischen Durchkontaktierungsstrukturen 622 und die zweiten metallischen Leitungsstrukturen 628 als integrierte Leitungs- und Durchkontaktierungsstrukturen mit einem Dual-Damascene-Prozess hergestellt werden; die zweiten metallischen Durchkontaktierungsstrukturen 632 und die dritten metallischen Leitungsstrukturen 638 können als integrierte Leitungs- und Durchkontaktierungsstrukturen mit einem Dual-Damascene-Prozess hergestellt werden; und/oder die dritten metallischen Durchkontaktierungsstrukturen 642 und die vierten metallischen Leitungsstrukturen 648 können als integrierte Leitungs- und Durchkontaktierungsstrukturen mit einem Dual-Damascene-Prozess hergestellt werden. Die vorliegende Erfindung wird zwar anhand einer Ausführungsform beschrieben, bei der eine Matrix von Speicherzellen über der vierten dielektrischen Leitungs- und Durchkontaktierungsebene-Materialschicht 640 hergestellt wird, aber es werden hier ausdrücklich Ausführungsformen in Betracht gezogen, bei denen die Matrix von Speicherzellen auf einer anderen metallischen Verbindungsebene hergestellt werden kann.
  • In 2 können eine dielektrische Verkappungsschicht 108 und eine dielektrische Durchkontaktierungsebene-Schicht 110 nacheinander über den metallischen Verbindungsstrukturen und den dielektrischen Materialschichten hergestellt werden. Zum Beispiel kann die dielektrische Verkappungsschicht 108 auf den Oberseiten der vierten metallischen Leitungsstrukturen 648 und auf der Oberseite der vierten Leitungs- und Durchkontaktierungsebene-Materialschicht 640 hergestellt werden. Die dielektrische Verkappungsschicht 108 weist ein dielektrisches Verkappungsmaterial auf, das darunter befindliche metallische Verbindungsstrukturen, wie etwa die vierten metallischen Leitungsstrukturen 648, schützen kann. Bei einer Ausführungsform kann die dielektrische Verkappungsschicht 108 ein Material aufweisen, das einen hohen Ätzwiderstand bieten kann, d. h., ein dielektrisches Material, und das außerdem als ein Ätzstoppmaterial während eines späteren anisotropen Ätzprozesses, in dem die dielektrische Durchkontaktierungsebene-Schicht 110 geätzt wird, fungieren kann. Zum Beispiel kann die dielektrische Verkappungsschicht 108 Siliziumcarbid oder Siliziumnitrid aufweisen und kann eine Dicke von 5 nm bis 30 nm haben, aber es können auch kleinere und größere Dicken verwendet werden.
  • Die dielektrische Durchkontaktierungsebene-Schicht 110 kann jedes Material aufweisen, das für die dielektrischen Materialschichten (601, 610, 620, 630, 640) verwendet werden kann. Zum Beispiel kann die dielektrische Durchkontaktierungsebene-Schicht 110 undotiertes Silicatglas oder ein dotiertes Silicatglas aufweisen, das durch Zersetzung von Tetraethylorthosilicat (TEOS) abgeschieden wird. Die Dicke der dielektrischen Durchkontaktierungsebene-Schicht 110 kann 50 nm bis 200 nm betragen, aber es können auch kleinere und größere Dicken verwendet werden. Die dielektrische Verkappungsschicht 108 und die dielektrische Durchkontaktierungsebene-Schicht 110 können als planare (nichtstrukturierte) Schutzschichten hergestellt werden, die jeweils eine planare Oberseite und eine planare Unterseite haben, die sich über den gesamten Speichermatrixbereich 100 und den Logikbereich 200 erstreckt.
  • In 3 können Durchkontaktierungs-Hohlräume durch die dielektrische Durchkontaktierungsebene-Schicht 110 und die dielektrische Verkappungsschicht 108 erzeugt werden. Zum Beispiel kann eine Fotoresistschicht (nicht dargestellt) über der dielektrischen Durchkontaktierungsebene-Schicht 110 aufgebracht werden und kann strukturiert werden, um eine Öffnung in Bereichen des Speichermatrixbereichs 100 zu erzeugen, die sich über einer jeweiligen der vierten metallischen Leitungsstrukturen 648 befinden. Eine anisotrope Ätzung kann durchgeführt werden, um die Struktur in der Fotoresistschicht auf die dielektrische Durchkontaktierungsebene-Schicht 110 und die dielektrische Verkappungsschicht 108 zu übertragen. Die Durchkontaktierungs-Hohlräume, die mit dem anisotropen Ätzprozess erzeugt werden, werden hier als Untere-Elektrode-Durchkontakt-Hohlräume 121 bezeichnet, da später Untere-Elektrode-Verbindungs-Durchkontaktierungsstrukturen in den Untere-Elektrode-Durchkontakt-Hohlräumen 121 hergestellt werden. Die Untere-Elektrode-Durchkontakt-Hohlräume 121 können konische Seitenwände mit einem Kegelwinkel (jeweils in Bezug zu einer vertikalen Richtung) von 1° bis 10° haben. Eine Oberseite der vierten metallischen Leitungsstruktur 648 kann physisch an der Unterseite jedes Untere-Elektrode-Durchkontakt-Hohlraums 121 freigelegt werden. Anschließend kann die Fotoresistschicht zum Beispiel durch Ablösen entfernt werden.
  • In 4 kann eine zusammenhängende metallische Sperrschicht 122L als eine zusammenhängende Materialschicht hergestellt werden. Die zusammenhängende metallische Sperrschicht 122L kann Oberseiten der vierten metallischen Leitungsstrukturen 648, die konischen Seitenwände der Untere-Elektrode-Durchkontakt-Hohlräume 121 und die Oberseite der dielektrischen Durchkontaktierungsebene-Schicht 110 ohne ein Loch durch diese physisch bedecken. Die zusammenhängende metallische Sperrschicht 122L kann ein leitfähiges Metallnitrid, wie etwa TiN, TaN und/oder WN, aufweisen. Es können auch andere geeignete Materialien innerhalb des beabsichtigten Schutzumfangs der Erfindung verwendet werden. Die Dicke der zusammenhängenden metallischen Sperrschicht 122L kann 3 nm bis 20 nm betragen, aber es können auch kleinere und größere Dicken verwendet werden.
  • In den übrigen Volumina der Untere-Elektrode-Durchkontakt-Hohlräume 121 kann ein metallisches Füllmaterial, wie etwa Wolfram oder Kupfer, abgeschieden werden. Es können auch andere geeignete Materialien innerhalb des beabsichtigten Schutzumfangs der Erfindung verwendet werden. Teile des metallischen Füllmaterials, die sich über der horizontalen Ebene, die die oberste Fläche der zusammenhängenden metallischen Sperrschicht 122L enthält, können mit einem Planarisierungsprozess, wie etwa einer chemisch-mechanischen Planarisierung, entfernt werden, um metallische Durchkontaktierungs-Füllmaterialteile 124 herzustellen. Jeder metallische Durchkontaktierungs-Füllmaterialteil 124 kann eine Oberseite haben, die koplanar mit der obersten Fläche der zusammenhängenden metallischen Sperrschicht 122L ist.
  • In 5 kann ein Schichtstapel, der eine zusammenhängende Erste-untere-Elektrode-Schicht 126L, eine zusammenhängende Zweite-untere-Elektrode-Schicht 128L, eine optionale zusammenhängende Selektor-Materialschicht 130L, eine zusammenhängende synthetische antiferromagnetische Schicht 140L, eine zusammenhängende nichtmagnetische Tunnelsperrschicht 146L, eine zusammenhängende Freie-Magnetisierung-Schicht 148L, mindestens eine zusammenhängende Verkappungsschicht 158L und eine zusammenhängende Obere-Elektrode-Materialschicht 160L umfasst, über der zusammenhängenden metallischen Sperrschicht 122L und den metallischen Durchkontaktierungs-Füllmaterialteilen 124 hergestellt werden. Die Schichten in dem Schichtstapel können jeweils mit einem chemischen Aufdampfprozess oder einem physikalischen Aufdampfprozess abgeschieden werden. Jede Schicht in dem Schichtstapel kann als eine planare Schutzmaterialschicht mit einer jeweils durchgehend einheitlichen Dicke abgeschieden werden. Bei einer Ausführungsform kann die optionale zusammenhängende Selektor-Materialschicht 130L weggelassen werden.
  • Die zusammenhängende Erste-untere-Elektrode-Schicht 126L weist mindestens ein metallisches Material, wie etwa TiN, TaN, WN, W, Cu, Al, Ti, Ta, Ru, Co, Mo oder Pt, eine Legierung davon und/oder eine Kombination davon auf. Es können auch andere geeignete Materialien innerhalb des beabsichtigten Schutzumfangs der Erfindung verwendet werden. Zum Beispiel kann die zusammenhängende Erste-untere-Elektrode-Schicht 126L Wolfram (W) aufweisen oder im Wesentlichen daraus bestehen. Die Dicke der zusammenhängenden Erste-untere-Elektrode-Schicht 126L kann 10 nm bis 100 nm betragen, aber es können auch kleinere und größere Dicken verwendet werden.
  • Die zusammenhängende Zweite-untere-Elektrode-Schicht 128L kann das gleiche Material wie die zusammenhängende Erste-untere-Elektrode-Schicht 126L aufweisen, oder sie kann ein anderes Material aufweisen. Bei einer Ausführungsform kann die zusammenhängende Zweite-untere-Elektrode-Schicht 128L ein nichtmagnetisches Material aufweisen, das als eine Seedschicht fungieren kann. Insbesondere kann die zusammenhängende Zweite-untere-Elektrode-Schicht 128L eine kristalline Schablonenstruktur bereitstellen, die polykristalline Körner der Materialien der zusammenhängenden synthetischen antiferromagnetischen Schicht 140L entlang Richtungen ausrichtet, die die Magnetisierung einer Referenzschicht in der zusammenhängenden synthetischen antiferromagnetischen Schicht 140L maximieren. Die Dicke der zusammenhängenden Zweite-untere-Elektrode-Schicht 128L kann 3 nm bis 20 nm betragen, aber es können auch kleinere und größere Dicken verwendet werden. Die Gesamtdicke der Erste- und der Zweite-untere-Elektrode-Materialschicht 126L und 128L kann etwa 100 Ä bis 200 Ä betragen.
  • Die zusammenhängende Selektor-Materialschicht 130L weist ein Selektormaterial auf, d. h. ein Material, das spannungsabhängige Schalteigenschaften zeigt. Die zusammenhängende Selektor-Materialschicht 130L kann ein Sauerstoffleerstellen-moduliertes Selektormaterial, wie etwa Hafniumoxid oder Zirconiumoxid, ein Ovonic-Schwellenschaltmaterial, wie etwa Zinktellurid, oder einen vertikalen Dioden-Schichtstapel mit einer p-dotierten Halbleiterschicht und einer n-dotierten Halbleiterschicht mit einem horizontalen pn-Übergang dazwischen aufweisen. Es können auch andere geeignete Materialien innerhalb des beabsichtigten Schutzumfangs der Erfindung verwendet werden. Alternativ können andere Materialien, die sich bei einer hohen Vorspannung einschalten und bei einer niedrigen Vorspannung ausschalten, für die zusammenhängende Selektor-Materialschicht 130L verwendet werden.
  • Die zusammenhängende synthetische antiferromagnetische Schicht (SAF-Schicht) 140L kann einen Schichtstapel aus einer ferromagnetischen Hartschicht 141, einer Antiferromagnetische-Kopplung-Schicht 142 und einer Referenzmagnetisierungsschicht 143 umfassen. Die ferromagnetische Hartschicht 141 und die Referenzmagnetisierungsschicht 143 können jeweils eine feste Magnetisierungsrichtung haben. Die Antiferromagnetische-Kopplung-Schicht 142 stellt eine antiferromagnetische Kopplung zwischen der Magnetisierung der ferromagnetischen Hartschicht 141 und der Magnetisierung der Referenzmagnetisierungsschicht 143 her, sodass die Magnetisierungsrichtung der ferromagnetischen Hartschicht 141 und die Magnetisierungsrichtung der Referenzmagnetisierungsschicht 143 während des Betriebs der später herzustellenden Speicherzellen feststehend bleiben. Die ferromagnetische Hartschicht 141 kann ein hartes ferromagnetisches Material, wie etwa PtMn, IrMn, RhMn, FeMn, OsMn usw., aufweisen. Die Referenzmagnetisierungsschicht 143 kann ein hartes ferromagnetisches Material, wie etwa Co, CoFe, CoFeB, CoFeTa, NiFe, CoPt, CoFeNi usw., aufweisen. Es können auch andere geeignete Materialien innerhalb des beabsichtigten Schutzumfangs der Erfindung verwendet werden. Die Dicke der Antiferromagnetische-Kopplung-Schicht 142 kann so gewählt werden, dass die Austauschwechselwirkung, die von der Antiferromagnetische-Kopplung-Schicht 142 bewirkt wird, die relativen Magnetisierungsrichtungen der ferromagnetischen Hartschicht 141 und der Referenzmagnetisierungsschicht 143 in entgegengesetzten Richtungen, d. h., in einer antiparallelen Ausrichtung, stabilisiert. Bei einer Ausführungsform entsteht die Netto-Magnetisierung der zusammenhängenden SAF-Schicht 140L durch Anpassen der Größe der Magnetisierung der ferromagnetischen Hartschicht 141 an die Größe der Magnetisierung der Referenzmagnetisierungsschicht 143. Die Dicke der zusammenhängenden SAF-Schicht 140L kann 5 nm bis 30 nm betragen, aber es können auch kleinere und größere Dicken verwendet werden.
  • Die zusammenhängende nichtmagnetische Tunnelsperrschicht 146L kann ein Tunnelsperrmaterial aufweisen, das ein elektrisch isolierendes Material mit einer Dicke sein kann, die eine Elektronentunnelung ermöglicht. Die zusammenhängende nichtmagnetische Tunnelsperrschicht 146L kann zum Beispiel Magnesiumoxid (MgO), Aluminiumoxid (Al2O3), Aluminiumnitrid (AlN), Aluminiumoxidnitrid (AlON), Hafniumoxid (HfO2) oder Zirconiumoxid (ZrO2) aufweisen. Es können auch andere geeignete Materialien innerhalb des beabsichtigten Schutzumfangs der Erfindung verwendet werden. Die Dicke der zusammenhängenden nichtmagnetischen Tunnelsperrschicht 146L kann 0,7 nm bis 1,3 nm betragen, aber es können auch kleinere und größere Dicken verwendet werden.
  • Die zusammenhängende Freie-Magnetisierung-Schicht 148L weist ein ferromagnetisches Material mit zwei stabilen Magnetisierungsrichtungen auf, die zu der Magnetisierungsrichtung der Referenzmagnetisierungsschicht 143 parallel oder antiparallel sind. Die zusammenhängende Freie-Magnetisierung-Schicht 148L weist ein hartes ferromagnetisches Material, wie etwa Co, CoFe, CoFeB, CoFeTa, NiFe, CoPt, CoFeNi usw., auf. Es können auch andere geeignete Materialien innerhalb des beabsichtigten Schutzumfangs der Erfindung verwendet werden. Die Dicke der zusammenhängenden Freie-Magnetisierung-Schicht 148L kann 1 nm bis 6 nm betragen, aber es können auch kleinere und größere Dicken verwendet werden.
  • Die mindestens eine zusammenhängende Verkappungsschicht 158L weist mindestens ein Verkappungsmaterial auf. Beispielhafte Verkappungsmaterialien, die für die mindestens eine zusammenhängende Verkappungsschicht 158L verwendet werden können, sind unter anderem metallische Materialien, wie etwa Be, Mg, Al, Ti, Ta, W, Ge, Pt, Ru und Cu, Legierungen davon und ein Schichtstapel daraus. Es können auch andere geeignete Materialien innerhalb des beabsichtigten Schutzumfangs der Erfindung verwendet werden. Zusätzlich oder alternativ kann die mindestens eine zusammenhängende Verkappungsschicht 158L ein leitfähiges Metallnitrid aufweisen. Die Gesamtdicke der mindestens einen zusammenhängenden Verkappungsschicht 158L kann 0,5 nm bis 5 nm betragen, aber es können auch kleinere und größere Dicken verwendet werden.
  • Die zusammenhängende Obere-Elektrode-Materialschicht 160L weist mindestens ein metallisches Material, wie etwa TiN, TaN, WN, W, Cu, Al, Ti, Ta, Ru, Co, Mo und Pt, eine Legierung davon und/oder eine Kombination davon auf. Es können auch andere geeignete Materialien innerhalb des beabsichtigten Schutzumfangs der Erfindung verwendet werden. Zum Beispiel kann die zusammenhängende Obere-Elektrode-Materialschicht 160L Wolfram (W) aufweisen oder im Wesentlichen daraus bestehen. Die Dicke der zusammenhängenden Obere-Elektrode-Materialschicht 160L kann 10 nm bis 100 nm betragen, aber es können auch kleinere und größere Dicken verwendet werden.
  • In 6 kann eine Fotoresistschicht (nicht dargestellt) über der zusammenhängenden Obere-Elektrode-Materialschicht 160L aufgebracht werden und kann lithografisch strukturiert werden, um eine Matrix von diskreten Fotoresistmaterialteilen herzustellen. Jedes diskrete Fotoresistmaterialteil in der Matrix von Fotoresistmaterialteilen kann über einem der metallischen Durchkontaktierungs-Füllmaterialteile 124 angeordnet sein. Bei einer Ausführungsform können die metallischen Durchkontaktierungs-Füllmaterialteile 124 als eine zweidimensionale periodische Matrix mit einem ersten Rasterabstand entlang einer ersten horizontalen Richtung und einem zweiten Rasterabstand entlang einer zweiten horizontalen Richtung angeordnet sein. Die diskreten Fotoresistmaterialteile können als eine zweidimensionale periodische Matrix mit der gleichen Periodizität wie die zweidimensionale periodische Matrix von metallischen Durchkontaktierungs-Füllmaterialteilen 124 angeordnet sein.
  • Ein anisotroper Ätzprozess kann durchgeführt werden, um unmaskierte Bereiche der zusammenhängenden Obere-Elektrode-Materialschicht 160L, der mindestens einen zusammenhängenden Verkappungsschicht 158L, der zusammenhängenden Freie-Magnetisierung-Schicht 148L, der zusammenhängenden nichtmagnetischen Tunnelsperrschicht 146L, der zusammenhängenden SAF-Schicht 140L und der zusammenhängenden Selektor-Materialschicht 130L zu ätzen. Die Chemikalien für den anisotropen Ätzprozess können so gewählt werden, dass strukturierte Teile der zusammenhängenden Obere-Elektrode-Materialschicht 160L, der mindestens einen zusammenhängenden Verkappungsschicht 158L, der zusammenhängenden Freie-Magnetisierung-Schicht 148L, der zusammenhängenden nichtmagnetischen Tunnelsperrschicht 146L, der zusammenhängenden SAF-Schicht 140L und der zusammenhängenden Selektor-Materialschicht 130L konische Seitenwände mit einem Kegelwinkel von 1° bis 20°, z. B. von 3° bis 10°, jeweils in Bezug zu der vertikalen Richtung haben. Bei einer Ausführungsform kann die zusammenhängende Zweite-untere-Elektrode-Schicht 128L als eine Ätzstoppschicht für den anisotropen Ätzprozess verwendet werden.
  • Die strukturierten Teile der zusammenhängenden Obere-Elektrode-Materialschicht 160L, der mindestens einen zusammenhängenden Verkappungsschicht 158L, der zusammenhängenden Freie-Magnetisierung-Schicht 148L, der zusammenhängenden nichtmagnetischen Tunnelsperrschicht 146L, der zusammenhängenden SAF-Schicht 140L und der zusammenhängenden Selektor-Materialschicht 130L können eine Matrix von diskreten vertikalen Stapeln bilden. Jeder diskrete vertikale Stapel kann von unten nach oben ein Selektor-Element 130, eine synthetische antiferromagnetische Struktur (SAF-Struktur) 140, eine nichtmagnetische Tunnelsperrschicht 146, eine Freie-Magnetisierung-Schicht 148, mindestens eine Verkappungsschicht 158 und eine obere Elektrode 160 umfassen. Jedes Selektor-Element 130 ist ein strukturierter Teil der zusammenhängenden Selektor-Materialschicht 130L. Jede SAF-Struktur 140 ist ein strukturierter Teil der zusammenhängenden SAF-Schicht 140L. Jede nichtmagnetische Tunnelsperrschicht 146 kann ein strukturierter Teil der zusammenhängenden nichtmagnetischen Tunnelsperrschicht 146L sein. Jede Freie-Magnetisierung-Schicht 148 kann ein strukturierter Teil der zusammenhängenden Freie-Magnetisierung-Schicht 148L sein. Jede Verkappungsschicht 158 kann ein strukturierter Teil der mindestens einen zusammenhängenden Verkappungsschicht 158L sein. Jede obere Elektrode 160 kann ein strukturierter Teil der zusammenhängenden Obere-Elektrode-Materialschicht 160L sein.
  • Die Matrix von diskreten vertikalen Stapeln (130, 140, 146, 148, 158, 160) kann über dem Substrat 9 in dem Speichermatrixbereich 100 hergestellt werden. Jede SAF-Struktur 140 kann einen Schichtstapel aus einer ferromagnetischen Hartschicht 141, einer Antiferromagnetische-Kopplung-Schicht 142 und einer Referenzmagnetisierungsschicht 143 umfassen. Eine Gruppe aus einer Referenzmagnetisierungsschicht 143, einer nichtmagnetischen Tunnelsperrschicht 146 und einer Freie-Magnetisierung-Schicht 148 in einem diskreten vertikalen Stapel (130, 140, 146, 148, 158, 160) kann einen magnetischen Tunnelübergang (MTJ) bilden, der als ein magnetoresistives Speicherelement fungiert. Die Magnetisierung der Freie-Magnetisierung-Schicht 148 und die Magnetisierung der Referenzmagnetisierungsschicht 143 in jedem diskreten vertikalen Stapel (130, 140, 146, 148, 158, 160) können zwei stabile Ausrichtungen haben, die eine parallele und eine antiparallele Ausrichtung umfassen. Die bistabile magnetische Kopplung zwischen dem ferromagnetischen Material der Freie-Magnetisierung-Schicht 148 und dem ferromagnetischen Material der Referenzmagnetisierungsschicht 143 in jedem magnetischen Tunnelübergang stellt eine Magnetoresistenz bereit, d. h., eine Änderung des Widerstands zwischen der Freie-Magnetisierung-Schicht 148 und der Referenzmagnetisierungsschicht 143, die von der Ausrichtung der Magnetisierungsrichtungen dieser beiden Schichten abhängig ist. Seitenwände jedes Elements in jedem diskreten vertikalen Stapel (130, 140, 146, 148, 158, 160) können nach dem anisotropen Ätzprozess physisch freigelegt sein. Anschließend kann die Fotoresistschicht zum Beispiel durch Ablösen entfernt werden.
  • Die vorliegende Erfindung wird zwar anhand einer Ausführungsform beschrieben, bei der die zusammenhängende metallische Sperrschicht 122L, die zusammenhängende Erste-untere-Elektrode-Schicht 126L und die zusammenhängende Zweite-untere-Elektrode-Schicht 128L auf dieser Bearbeitungsstufe nicht strukturiert werden, aber es werden hier ausdrücklich Ausführungsformen in Betracht gezogen, bei denen die zusammenhängende metallische Sperrschicht 122L, die zusammenhängende Erste-untere-Elektrode-Schicht 126L und die zusammenhängende Zweite-untere-Elektrode-Schicht 128L auf dieser Bearbeitungsstufe strukturiert werden.
  • In 7 kann mindestens eine zusammenhängende dielektrische Abstandshaltermaterialschicht konform über der Matrix von diskreten vertikalen Stapeln (130, 140, 146, 148, 158, 160) und auf den physisch freigelegten Teilen der Oberseite der zusammenhängenden Zweite-untere-Elektrode-Schicht 128L abgeschieden werden. Zum Beispiel können eine erste dielektrische Abstandshaltermaterialschicht 162L, die ein erstes dielektrisches Abstandshaltermaterial aufweist, und eine zweite dielektrische Abstandshaltermaterialschicht 164L, die ein zweites dielektrisches Abstandshaltermaterial aufweist, nacheinander jeweils mit einem konformen Abscheidungsverfahren (wie etwa einem chemischen Aufdampfverfahren) abgeschieden werden. Das erste dielektrische Abstandshaltermaterial 162 kann zum Beispiel Siliziumnitrid oder ein dielektrisches Metalloxid (wie etwa Aluminiumoxid) aufweisen, und das zweite dielektrische Abstandshaltermaterial 164 kann zum Beispiel Siliziumoxid (wie etwa TEOS-Oxid) aufweisen. Die Dicke der ersten dielektrischen Abstandshaltermaterialschicht 162L kann 3 nm bis 10 nm betragen, und die Dicke der zweiten dielektrischen Abstandshaltermaterialschicht 164L kann 30 nm bis 100 nm betragen, aber es können auch kleinere und größere Dicken jeweils für diese beiden Schichten verwendet werden.
  • In 8 kann ein anisotroper Ätzprozess durchgeführt werden, um horizontale Teile der mindestens einen dielektrischen Abstandshaltermaterialschicht (162L, 164L) zu entfernen. Der anisotrope Ätzprozess, mit dem das erste dielektrische Abstandshaltermaterial 162 und das zweite dielektrische Abstandshaltermaterial 164 geätzt werden, kann für die Materialien der zusammenhängenden Zweite-untere-Elektrode-Schicht 128L und der oberen Elektroden 160 selektiv sein. Somit können das erste dielektrische Seitenwand-Abstandshaltermaterial 162 und das zweite dielektrische Seitenwand-Abstandshaltermaterial 164 als ein Ätzstoppmaterial fungieren, sodass im Allgemeinen eine Matrix von dielektrischen Seitenwand-Abstandshaltern (162, 164) um und auf einem jeweiligen diskreten vertikalen Stapel (130, 140, 146, 148, 158, 160) in der Matrix von diskreten vertikalen Stapeln (130, 140, 146, 148, 158, 160) hergestellt werden kann. Jeder verbliebene Teil der ersten dielektrischen Abstandshaltermaterialschicht bildet einen ersten dielektrischen Seitenwand-Abstandshalter 162, und jeder verbliebene Teil der zweiten dielektrischen Abstandshaltermaterialschicht bildet einen zweiten dielektrischen Seitenwand-Abstandshalter 164. Bei einer Ausführungsform kann jeder diskrete vertikale Stapel (130, 140, 146, 148, 158, 160) seitlich von einem ersten dielektrischen Seitenwand-Abstandshalter 162 und einem zweiten dielektrischen Seitenwand-Abstandshalter 164 umschlossen werden, um Seitenwand-Abstandshalter herzustellen. Bei einer weiteren Ausführungsform können die ersten dielektrischen Abstandshalter 162 weggelassen werden. Bei diesen Ausführungsformen kann jeder diskrete vertikale Stapel (130, 140, 146, 148, 158, 160) seitlich von nur einem dielektrischen Abstandshalter, d. h. einem zweiten dielektrischen Seitenwand-Abstandshalter 164, umschlossen werden. Auf diese Weise kann die Dicke der oberen Elektrode 160 aufrechterhalten werden, da der Ätzprozess beendet werden kann, wenn das erste dielektrische Seitenwand-Abstandshaltermaterial 162 und das zweite dielektrische Seitenwand-Abstandshaltermaterial 164, die als eine Ätzstoppschicht fungieren, erreicht sind. Das heißt, die Dicke der oberen Elektrode 160 in einem fertigen Bauelement ist im Wesentlichen gleich der Dicke der Obere-Elektrode-Schicht 160, die während der Herstellung des Speicherbauelements abgeschieden wird, und sie beträgt 1 % bis 5 % der Dicke der Obere-Elektrode-Schicht 160.
  • In 9 kann eine zusammenhängende dielektrische Ätzstoppschicht 170L über dem Speichermatrixbereich 100 und dem Logikbereich 200 des Speicherbauelements mit einem Abscheidungsverfahren hergestellt werden. Die dielektrische Ätzstoppschicht 170L weist ein dielektrisches Material auf, das als ein Ätzstoppmaterial während eines anisotropen Ätzprozesses verwendet werden kann. Die dielektrische Ätzstoppschicht 170L weist ein nichtreaktionsfähiges dielektrisches Hartmaskenmaterial auf. Zum Beispiel kann die zusammenhängende dielektrische Ätzstoppschicht 170L AlOx, AlN, HfOx und/oder ZrOx aufweisen und/oder kann im Wesentlichen daraus bestehen. Es können auch andere geeignete Materialien innerhalb des beabsichtigten Schutzumfangs der Erfindung verwendet werden, die eine hohe Beständigkeit gegen Fluor(F)-basierte Ätzungen haben. Die dielektrische Ätzstoppschicht 170L kann durch plasmaunterstützte chemische Aufdampfung (PECVD), chemische Aufdampfung mit einem Plasma hoher Dichte (HDP-CVD) oder chemische Gasphasenabscheidung bei Atmosphärendruck (APCVD) abgeschieden werden. Die dielektrische Ätzstoppschicht 170L kann konform oder nichtkonform abgeschieden werden.
  • In 10 kann eine Maskenschicht 175 über der dielektrischen Ätzstoppschicht 170L abgeschieden werden. Bei einer Ausführungsform ist die Maskenschicht 175 ein Fotoresist. In 11 kann die Maskenschicht 175 strukturiert werden, um Teile 177 der Ätzstoppschicht 170L zwischen den Speicherzellen in dem Speichermatrixbereich 100 freizulegen und die dielektrische Ätzstoppschicht 170L in dem Logikbereich 200 freizulegen. Die Maskenschicht 175 kann mit einem anisotropen Ätzverfahren, wie etwa durch reaktive Ionenätzung, strukturiert werden.
  • In 12 kann ein anisotroper Ätzprozess durchgeführt werden, um die zusammenhängende Zweite-untere-Elektrode-Schicht 128L, die zusammenhängende Erste-untere-Elektrode-Schicht 126L und die zusammenhängende metallische Sperrschicht 122L zu strukturieren. Bei diesen Ausführungsformen können nichtmaskierte Teile der zusammenhängenden metallischen Sperrschicht 122L, der zusammenhängenden Erste-untere-Elektrode-Schicht 126L und der zusammenhängenden Zweite-untere-Elektrode-Schicht 128L mit dem Ätzprozess entfernt werden. Der Ätzprozess kann für das Material der dielektrischen Durchkontaktierungsebene-Schicht 110 selektiv sein. Der Ätzprozess kann einen anisotropen Ätzprozess (wie etwa einen reaktiven Ionenätzprozess) und/oder einen isotropen Ätzprozess (wie etwa einen Nassätzprozess) umfassen. Auf diese Weise können untere Elektroden 126 und 128 hergestellt werden, ohne die oberen Elektroden 160 zu ätzen. Die Maskenschicht 175 und die dielektrische Ätzstoppschicht 170 schützen die obere Elektrode 160 davor, in dem Ätzprozess gedünnt zu werden. Wie in 12 gezeigt ist, umfasst eine resultierende Speicherzelle 101 einen ersten Teil 126 der unteren Elektrode, eine metallische Sperrschicht 122, einen zweiten Teil 128 der unteren Elektrode und die dielektrische Ätzstoppschicht 170, die flache obere Teile 179 aufweisen, die sich horizontal über eine Außenperipherie der dielektrischen Seitenwand-Abstandshalter 162 und 164 hinaus erstrecken. Auf diese Weise können der erste Teil 126 der unteren Elektrode mit flachen oberen Teilen 179, die metallische Sperrschicht 122 und der zweite Teil 128 der unteren Elektrode hergestellt werden. Bei einer Ausführungsform können sich die flachen oberen Teile 179 um 50 Å bis 150 Å über die Außenperipherie der dielektrischen Seitenwand-Abstandshalter 162 und 164 hinaus erstrecken.
  • Jeder strukturierte Teil der zusammenhängenden Zweite-untere-Elektrode-Schicht 128L bildet einen zweiten Teil 128 der unteren Elektrode. Jeder strukturierte Teil der zusammenhängenden Erste-untere-Elektrode-Schicht 126L bildet einen ersten Teil 126 der unteren Elektrode. Jeder strukturierte Teil der zusammenhängenden metallischen Sperrschicht 122L bildet eine metallische Sperrschicht 122. Jeder vertikale Stapel aus dem zweiten Teil 128 der unteren Elektrode, dem ersten Teil 126 der unteren Elektrode und der metallischen Sperrschicht 122 kann vertikal zusammenfallende Seitenwände haben, die in der gleichen vertikalen Ebene angeordnet sind. Jede zusammenhängende Kombination aus einem diskreten vertikalen Stapel (130, 140, 146, 148, 158, 160), einer Zweite-untere-Elektrode-Schicht 128 (die eine optionale Komponente ist) und einer ersten unteren Elektrode 126 bildet eine Speicherzelle 101, die eine magnetoresistive Speicherzelle ist. Jede Kombination aus der metallischen Sperrschicht 122 und dem metallischen Durchkontaktierungs-Füllmaterialteil 124 bildet eine Untere-Elektrode-Verbindungs-Durchkontaktierungsstruktur (122, 124), die eine elektrische Verbindung zwischen einem jeweiligen ersten Teil 126 der unteren Elektrode und einer jeweiligen vierten Metallleitungsstruktur 648 herstellt.
  • In der Regel kann eine Matrix von Untere-Elektrode-Verbindungs-Durchkontaktierungsstrukturen 122 und 124 auf einer jeweiligen tieferliegenden Struktur der metallischen Verbindungsstrukturen hergestellt werden. Eine Matrix von Speicherzellen 101 kann auf der Matrix von Untere-Elektrode-Verbindungs-Durchkontaktierungsstrukturen 122 und 124 hergestellt werden. Die Matrix von Speicherzellen 101 kann über dem Substrat 9 in dem Speichermatrixbereich 100 hergestellt werden. Die Speicherzellen 101 können jeweils einen vertikalen Stapel aufweisen, der Folgendes umfasst: einen ersten Teil 126 der unteren Elektrode; ein Speicherelement, wie etwa einen magnetischen Tunnelübergang (143, 146, 148); und eine obere Elektrode 160. Jeder Tunnelübergang (143, 146, 148) kann einen vertikalen Stapel aus einer Referenzmagnetisierungsschicht 143, einer nichtmagnetischen Tunnelsperrschicht 146 und einer Freie-Magnetisierung-Schicht 148 aufweisen. Bei einer Ausführungsform können die Speicherzellen 101 jeweils ein Selektor-Element 130 aufweisen, das auf einem jeweiligen magnetischen Tunnelübergang (143, 146, 148) angeordnet ist. Das Selektor-Element 130 kann über oder unter dem jeweiligen Tunnelübergang (143, 146, 148) angeordnet sein.
  • Bei einer alternativen Ausführungsform kann das Strukturieren der zusammenhängenden Zweite-untere-Elektrode-Schicht 128L, der zusammenhängenden Erste-untere-Elektrode-Schicht 126L und der zusammenhängenden metallischen Sperrschicht 122L nach dem Herstellen der Matrix von diskreten vertikalen Stapeln (130, 140, 146, 148, 158, 160) und vor dem Herstellen der Matrix von dielektrischen Seitenwand-Abstandshaltern 162 und 164 erfolgen. In diesem Fall können die dielektrischen Seitenwand-Abstandshalter 162 und 164 auf den Seitenwänden des zweiten Teils 128 der unteren Elektrode, des ersten Teils 126 der unteren Elektrode und der metallischen Sperrschicht 122 hergestellt werden.
  • In 13 kann eine weitere zusammenhängende dielektrische Ätzstoppschicht 172L mit einem Abscheidungsprozess hergestellt werden. Die zusammenhängende dielektrische Ätzstoppschicht 172L weist ein dielektrisches Material auf, das als ein Planarisierungsstoppmaterial während einer chemisch-mechanischen Planarisierung verwendet werden kann und anschließend als ein Ätzstoppmaterial während eines anisotropen Ätzprozesses verwendet werden kann. Die zusammenhängende dielektrische Ätzstoppschicht 172L weist ein nichtreaktionsfähiges dielektrisches Hartmaskenmaterial auf. Zum Beispiel kann die dielektrische Ätzstoppschicht 172L SiC, SiON und/oder SiN aufweisen und/oder im Wesentlichen daraus bestehen. Es können auch andere geeignete Materialien innerhalb des beabsichtigten Schutzumfangs der Erfindung verwendet werden, die eine hohe Selektivität für CxFy haben. Die zweite zusammenhängende dielektrische Ätzstoppschicht 172L kann durch PECVD, HDP-CVD oder APCVD abgeschieden werden. Die zweite zusammenhängende dielektrische Ätzstoppschicht 172L kann konform oder nichtkonform abgeschieden werden.
  • Die zweite zusammenhängende dielektrische Ätzstoppschicht 172L kann über und auf der ersten dielektrischen Ätzstoppschicht 170, der Matrix von dielektrischen Seitenwand-Abstandshaltern 162 und 164 und über der Matrix von Speicherzellen 101 hergestellt werden. Die zweite zusammenhängende dielektrische Ätzstoppschicht 172L weist Folgendes auf: einen horizontal verlaufenden Teil, der sich zusammenhängend in dem gesamten Speichermatrixbereich 100 und in den Logikbereich 200 hinein erstreckt; und eine Matrix von vertikal überstehenden Teilen, die jede Speicherzelle 101 in der Matrix von Speicherzellen 101 seitlich umschließen. Die Dicke des horizontal verlaufenden Teils der zweiten zusammenhängenden dielektrischen Ätzstoppschicht 172L in dem Logikbereich 200 oder über den Oberseiten der oberen Elektroden 160 kann 5 nm bis 50 nm betragen, aber es können auch kleinere und größere Dicken verwendet werden.
  • In 14 kann eine erste dielektrische Matrixschicht 176 über der zweiten dielektrischen Ätzstoppschicht 172 hergestellt werden. Die erste dielektrische Matrixschicht 176 kann mit einem chemischen Aufdampfverfahren hergestellt werden. Bei einer Ausführungsform weist die erste dielektrische Matrixschicht 176 ein dielektrisches Low-k-Material auf, das eine Dielektrizitätskonstante hat, die niedriger als die Dielektrizitätskonstante von thermischem Siliziumoxid (d. h., 3,9) ist. Bei einer Ausführungsform weist die erste dielektrische Matrixschicht 176 ein dielektrisches Extrem-low-k-Material (ELK-Material) mit einer Dielektrizitätskonstante von weniger als 2,5 auf. Bei einer Ausführungsform weist die erste dielektrische Matrixschicht 176 ein poröses Siliziumoxid-basiertes dielektrisches Material mit einer Dielektrizitätskonstante von weniger als 2,5 auf. In diesem Fall kann das poröse Siliziumoxid-basierte dielektrische Material ein Porogen-dotiertes SiCO-basiertes Material mit einer porösen Struktur sein. Die poröse Struktur kann durch Einbauen eines porenbildenden Materials (eines Porogens) in ein Kohlenstoff-dotiertes Oxid mit einem chemischen Aufdampfverfahren hergestellt werden. Das chemische Aufdampfverfahren kann einen PECVD-Prozess oder einen thermochemischen Aufdampfprozess umfassen. Die Brechzahl des dielektrischen ELK-Materials in der ersten dielektrischen Matrixschicht 176 kann 1,0 bis 1,4 bei einer Wellenlänge von 632,8 nm (die die Wellenlänge von handelsüblichen HeNe-Lasermessgeräten ist) betragen.
  • Ein erster Teil einer Oberseite der ersten dielektrischen Matrixschicht 176, der sich in dem Speichermatrixbereich 100 befindet, kann einen größeren vertikalen Abstand von dem Substrat 9 als ein zweiter Teil der Oberseite der ersten dielektrischen Matrixschicht 176 haben, der in dem Logikbereich 200 hergestellt ist. Mit anderen Worten, die Oberseite der ersten dielektrischen Matrixschicht 176 kann in dem Speichermatrixbereich 100 höher als in dem Logikbereich 200 sein. Der erste Teil der Oberseite der ersten dielektrischen Matrixschicht 176 kann den obersten Teil der Oberseite der ersten dielektrischen Matrixschicht 176 enthalten. Die Höhendifferenz zwischen dem ersten Teil der Oberseite der ersten dielektrischen Matrixschicht 176, der in dem Speichermatrixbereich 100 angeordnet ist, und dem zweiten Teil der Oberseite der ersten dielektrischen Matrixschicht 176, der in dem Logikbereich 200 hergestellt ist, ist auf das Vorhandensein der Matrix von Speicherzellen 101 und der Matrix von dielektrischen Seitenwand-Abstandshaltern 162 und 164 in dem Speichermatrixbereich 100 zurückzuführen.
  • Während der Abscheidung der ersten dielektrischen Matrixschicht 176 folgt eine Kontur der Oberseite der ersten dielektrischen Matrixschicht 176 zunächst einer Kontur der physisch freiliegenden Oberflächen der Matrix von Speicherzellen 101 und der Matrix von dielektrischen Seitenwand-Abstandshaltern 162 und 164 in dem Speichermatrixbereich 100. Nach einem Verschmelzen von Materialteilen der ersten dielektrischen Matrixschicht 176 in der Mitte zwischen jedem benachbarten Paar von dielektrischen Seitenwand-Abstandshaltern 162 und 164 wird die Kontur der Oberseite der ersten dielektrischen Matrixschicht 176 schrittweise flacher, und sie wird mit einer stetigen Ansammlung des dielektrischen Materials bis zu einer Beendigung des Abscheidungsprozesses für die erste dielektrische Matrixschicht 176 angehoben. Bei einer Ausführungsform kann die Dauer des Abscheidungsprozesses, mit dem die erste dielektrische Matrixschicht 176 abgeschieden wird, so gewählt werden, dass die Oberseite des Teils der ersten dielektrischen Matrixschicht 176 in dem Logikbereich 200 in der gleichen horizontalen Ebene wie die Oberseiten der oberen Elektroden 160 liegt. Mit anderen Worten, die Dauer des Abscheidungsprozesses, mit dem die erste dielektrische Matrixschicht 176 abgeschieden wird, kann so gewählt werden, dass eine Dicke der ersten dielektrischen Matrixschicht 176 in dem Logikbereich 200 gleich einer Strecke ist, die durch Addieren einer Höhe der Speicherzelle 101 und einer Dicke der metallischen Sperrschicht 122 und anschließendes Subtrahieren einer Dicke der zweiten dielektrischen Ätzstoppschicht 172 in dem Logikbereich 200 erhalten wird.
  • Die Höhendifferenz zwischen dem ersten Teil der Oberseite der ersten dielektrischen Matrixschicht 176, der sich in dem Speichermatrixbereich 100 befindet, und dem zweiten Teil der Oberseite der ersten dielektrischen Matrixschicht 176, der in dem Logikbereich 200 hergestellt ist, kann 40 % bis 100 %, z. B. 70 % bis 90 %, des vertikalen Abstands zwischen der horizontalen Ebene, die die Oberseite der dielektrischen Durchkontaktierungsebene-Schicht 110 enthält, und der horizontalen Ebene betragen, die die Oberseiten der oberen Elektroden 160 enthält. Bei einer Ausführungsform kann die erste dielektrische Matrixschicht 176 eine vertikale Welligkeit der Höhe in dem Speichermatrixbereich 100 haben. Bei einer Ausführungsform kann die Höhendifferenz zwischen dem ersten Teil der Oberseite der ersten dielektrischen Matrixschicht 176, der sich in dem Speichermatrixbereich 100 befindet, und dem zweiten Teil der Oberseite der ersten dielektrischen Matrixschicht 176, der in dem Logikbereich 200 hergestellt ist, 40 nm bis 400 nm, z. B. 80 nm bis 200 nm, betragen, aber es können auch kleinere und größere Höhendifferenzen verwendet werden.
  • In 15 kann die erste dielektrische Matrixschicht 176 durch Durchführen eines chemisch-mechanischen Planarisierungsprozesses planarisiert werden. Teile der ersten dielektrischen Matrixschicht 176, die sich über der horizontalen Ebene befinden, können mit dem chemisch-mechanischen Planarisierungsprozess von dem Speichermatrixbereich 100 entfernt werden. Die Oberseite des Teils der ersten dielektrischen Matrixschicht 176 in dem Logikbereich 200 kann koplanar mit den Oberseiten der oberen Elektroden 160 in dem Logikbereich 200 sein.
  • In 16 kann ein Nachbesserungs-Planarisierungsprozess durchgeführt werden, um Teile der dielektrischen Ätzstoppschicht 172 zu entfernen, die sich über den oberen Elektroden 160 in dem Speichermatrixbereich 100 befinden. Für den Nachbesserungs-Planarisierungsprozess kann ein Trockenätzprozess verwendet werden, der einen anisotropen Trockenätzprozess (wie etwa einen reaktiven Ionenätzprozess) oder einen isotropen Trockenätzprozess (wie etwa einen chemischen Trockenätzprozess) umfassen kann. In diesem Fall können die Ätzchemikalien für den Trockenätzprozess so gewählt werden, dass sie die Materialien der dielektrischen Ätzstoppschicht 172 selektiv für das Material der ersten dielektrischen Matrixschicht 176 oder mit der gleichen Ätzrate wie der Ätzrate für das Material der ersten dielektrischen Matrixschicht 176 entfernen. Alternativ kann für den Nachbesserungs-Planarisierungsprozess ein chemisch-mechanischer Nachbesserungs-Planarisierungsprozess verwendet werden. In diesem Fall kann der chemisch-mechanische Planarisierungsprozess, mit dem Teile der ersten dielektrischen Matrixschicht 176 in dem Speichermatrixbereich 100 entfernt werden, so lange fortgesetzt werden, bis die Teile der dielektrischen Ätzstoppschicht 172, die sich über den oberen Elektroden 160 in dem Speichermatrixbereich 100 befinden, entfernt worden sind.
  • Optional können Teile der ersten dielektrischen Matrixschicht 176, die sich über der horizontalen Ebene befinden, die die Oberseiten der oberen Elektroden 160 enthält, während des Nachbesserungs-Planarisierungsprozesses begleitend entfernt werden. Im Allgemeinen können Oberseiten der oberen Elektroden 160 während des oder nach dem chemisch-mechanischen Planarisierungsprozess physisch freigelegt werden, mit dem die erste dielektrische Matrixschicht 176 freigelegt wird.
  • In 17 kann eine zweite dielektrische Matrixschicht 178 über und direkt auf der physisch freiliegenden horizontalen Oberfläche der verbliebenen ersten dielektrischen Matrixschicht 176 abgeschieden werden. Die zweite dielektrische Matrixschicht 178 kann die gleiche Materialzusammensetzung wie die erste dielektrische Matrixschicht 176 haben oder kann eine andere Materialzusammensetzung als diese haben. Bei einer Ausführungsform kann die zweite dielektrische Matrixschicht 178 ein dielektrisches Low-k-Material aufweisen, wie etwa ein dielektrisches ELK-Material mit einer Dielektrizitätskonstante von weniger als 2,5. Bei einer Ausführungsform weist die zweite dielektrische Matrixschicht 178 ein poröses Siliziumoxid-basiertes dielektrisches Material mit einer Dielektrizitätskonstante von weniger als 2,5 auf. Eine Dicke der zweiten dielektrischen Matrixschicht 178 kann gleich einer Sollhöhe von metallischen Zellenkontaktstrukturen sein, die auf den Oberseiten der oberen Elektroden 160 hergestellt werden sollen. Zum Beispiel kann die zweite dielektrische Matrixschicht 178 eine Dicke von 20 nm bis 160 nm, z. B. von 40 nm bis 80 nm, haben, aber es können auch kleinere und größere Dicken verwendet werden. Bei einer Ausführungsform kann sich die gesamte Oberseite der zweiten dielektrischen Matrixschicht 178 in einer ersten horizontalen Ebene befinden, und ihre gesamte Unterseite kann sich in einer zweiten horizontalen Ebene befinden. Somit kann die gesamte zweite dielektrische Matrixschicht 178 eine einheitliche Dicke haben.
  • In 18 kann eine erste Fotoresistschicht (nicht dargestellt) über der zweiten dielektrischen Matrixschicht 178 aufgebracht werden und kann lithografisch strukturiert werden, um eine Matrix von Öffnungen in dem Logikbereich 200 zu erzeugen. Die Struktur der Öffnungen in der Fotoresistschicht kann durch die zweite dielektrische Matrixschicht 178, die erste dielektrische Matrixschicht 176 und die zweite dielektrische Ätzstoppschicht 172 übertragen werden. Bei einer Ausführungsform kann die zweite dielektrische Ätzstoppschicht 172 als eine Ätzstoppschicht für einen ersten Ätzschritt verwendet werden, in dem die Materialien der zweiten dielektrischen Matrixschicht 178 und der ersten dielektrischen Matrixschicht 176 geätzt werden, und während eines zweiten Ätzschritts des anisotropen Ätzprozesses kann eine Ätzchemikalie verwendet werden, die das Material der zweiten dielektrischen Ätzstoppschicht 172 ätzt. Unter jeder Öffnung in der Fotoresistschicht werden Durchkontaktierungs-Hohlräume 181 erzeugt. Eine Oberseite der dielektrischen Durchkontaktierungsebene-Schicht 110 kann an einer Unterseite jedes Durchkontaktierungs-Hohlraums 181 physisch freigelegt werden. Anschließend kann die erste Fotoresistschicht zum Beispiel durch Ablösen entfernt werden.
  • In 19 kann eine zweite Fotoresistschicht über der zweiten dielektrischen Matrixschicht 178 aufgebracht werden und kann lithografisch strukturiert werden, um Leitungsstrukturen zu erzeugen. Die Bereiche der Leitungsstruktur in der Fotoresistschicht können alle Bereiche der Durchkontaktierungs-Hohlräume 181 umfassen. Somit kann die zweite Fotoresistschicht aus dem Inneren der Durchkontaktierungs-Hohlräume 181 beim Entwickeln der zweiten Fotoresistschicht entfernt werden. Ein anisotroper Ätzprozess kann durchgeführt werden, um die Leitungsstrukturen in der zweiten Fotoresistschicht in darunter befindliche Materialteile zu übertragen. Jeder Durchkontaktierungs-Hohlraum 181 wird durch die dielektrische Durchkontaktierungsebene-Schicht 110 und die dielektrische Verkappungsschicht 108 vertikal verlängert, sodass eine Oberseite einer jeweiligen der vierten metallischen Leitungsstrukturen 648 unter jedem Durchkontaktierungs-Hohlraum 181 physisch freigelegt werden kann. Außerdem können Teile der zweiten dielektrischen Matrixschicht 178, die nicht von der strukturierten zweiten Fotoresistschicht maskiert sind, durchgeätzt werden, um Leitungshohlräume zu erzeugen. In dem Logikbereich 200 entstehen integrierte Leitungs- und Durchkontaktierungs-Hohlräume 183. Jeder integrierte Leitungs- und Durchkontaktierungs-Hohlraum 183 kann einen jeweiligen Leitungshohlraum und mindestens einen Durchkontaktierungs-Hohlraum umfassen, der an eine Unterseite des jeweiligen Leitungshohlraums angrenzt. Zellenkontakt-Hohlräume 187, die sich über einer jeweiligen der oberen Elektroden 160 befinden, werden in dem Speichermatrixbereich 100 hergestellt.
  • Gemäß einem Aspekt der vorliegenden Erfindung kann der anisotrope Ätzprozess, mit dem die Zellenkontakt-Hohlräume 187 und die integrierten Leitungs- und Durchkontaktierungs-Hohlräume 183 erzeugt werden, für das Material der dielektrischen Ätzstoppschicht 172 selektiv sein. Die Zellenkontakt-Hohlräume 187 können durch die zweite dielektrische Matrixschicht 178 durch Durchführen eines anisotropen Ätzprozesses erzeugt werden, mit dem das Material der zweiten dielektrischen Matrixschicht 178 selektiv für das Material der dielektrischen Ätzstoppschicht 172 geätzt wird. Bei einer Ausführungsform kann eine Querausdehnung eines Zellenkontakt-Hohlraums 187 (der als ein erster Zellenkontakt-Hohlraum bezeichnet wird), der aus der Matrix von Zellenkontakt-Hohlräumen 187 ausgewählt wird, größer als eine Querausdehnung einer jeweiligen tieferliegenden oberen Elektrode 160 sein, d. h., größer als eine Querausdehnung der oberen Elektrode, die sich unter dem ersten Zellenkontakt-Hohlraum befindet. Bei einer Ausführungsform können mehrere Zellenkontakt-Hohlräume 187 eine jeweilige Querausdehnung haben, die größer als die Querausdehnung einer jeweiligen tieferliegenden oberen Elektrode 160 ist. Bei einer Ausführungsform können die Zellenkontakt-Hohlräume 187 jeweils eine Querausdehnung haben, die größer als die Querausdehnung einer jeweiligen tieferliegenden oberen Elektrode 160 ist. In diesem Fall kann jeder Zellenkontakt-Hohlraum 187 (wie etwa der erste Zellenkontakt-Hohlraum), der eine größere Querausdehnung als eine jeweilige tieferliegende obere Elektrode 160 hat, in einen oberen Teil der ersten dielektrischen Matrixschicht 176 hinein reichen und kann somit einen nach unten überstehenden Teil haben, der sich unter der horizontalen Ebene erstreckt, die die Oberseiten der oberen Elektroden 160 enthält und sich über einem verjüngten Teil der zweiten dielektrischen Ätzstoppschicht 172 befindet.
  • Bei einer Ausführungsform können Unterseiten von Leitungsgräben in den integrierten Leitungs- und Durchkontaktierungs-Hohlräumen 183 unter einer horizontalen Grenzfläche zwischen der ersten dielektrischen Matrixschicht 176 und der zweiten dielektrischen Matrixschicht 178 hergestellt werden. Vertikal überstehende Teile der dielektrischen Ätzstoppschicht 172, die die Speicherzellen 101 seitlich umschließen, fungieren als Ätzstoppmaterialteile, während Unterseiten der Leitungsgräben vertikal unter der horizontalen Grenzfläche zwischen der ersten dielektrischen Matrixschicht 176 und der zweiten dielektrischen Matrixschicht 178 ausgespart werden. Somit erstrecken sich die Zellenkontakt-Hohlräume 187 nicht durch die dielektrische Ätzstoppschicht 172, und sie kontaktieren keinen der darunter befindlichen dielektrischen Seitenwand-Abstandshalter 162 und 164. Dementsprechend bleiben Seitenwände der verschiedenen Schichten in jeder Speicherzelle 101 mit einem jeweiligen der dielektrischen Seitenwand-Abstandshalter 162 und 164 bedeckt.
  • In 20 kann mindestens ein leitfähiges Material in den Leitungs- und Durchkontaktierungs-Hohlräumen 183 und in den Zellenkontakt-Hohlräumen 187 abgeschieden werden. Das mindestens eine leitfähige Material kann zum Beispiel ein metallisches Belagmaterial, wie etwa TiN, TaN oder WN, oder ein metallisches Füllmaterial, wie etwa W, Cu, Co, Ru, Mo oder Al, Legierungen davon und/oder einen Schichtstapel davon umfassen. Es können auch andere geeignete Materialien innerhalb des beabsichtigten Schutzumfangs der Erfindung verwendet werden. Überschüssige Teile des mindestens einen leitfähigen Materials, die sich über der horizontalen Ebene befinden, die die Oberseite der zweiten dielektrischen Matrixschicht 178 enthält, können mit einem Planarisierungsprozess, wie etwa einem chemisch-mechanischen Polierungsprozess, entfernt werden. Jeder verbliebene Teil des mindestens einen leitfähigen Materials, das einen integrierten Leitungs- und Durchkontaktierungs-Hohlraum 183 füllt, bildet eine integrierte Leitungs- und Durchkontaktierungsstruktur 184. Jeder verbliebene Teil des mindestens einen leitfähigen Materials, das einen Zellenkontakt-Hohlraum 187 füllt, bildet eine metallische Zellenkontaktstruktur 188. Die integrierte Leitungs- und Durchkontaktierungsstruktur 184, die metallische Zellenkontaktstruktur 188 und die Untere-Elektrode-Verbindungs-Durchkontaktierungsstrukturen 122 und 124 bilden gemeinsam metallische Speicherzellenebene-Verbindungsstrukturen (122, 124, 184, 188), d. h., metallische Verbindungsstrukturen, die sich in der Speicherzellenebene befinden, die das Volumen zwischen der horizontalen Ebene, die die Oberseiten der vierten metallischen Leitungsstrukturen 648 enthält, und der horizontalen Ebene einnimmt, die die Oberseiten der integrierten Leitungs- und Durchkontaktierungsstruktur 184 und der metallischen Zellenkontaktstruktur 188 enthält.
  • In 21 können anschließend bei Bedarf weitere dielektrische Materialschichten und weitere metallische Verbindungsstrukturen hergestellt werden. Die Kombination aus der dielektrischen Verkappungsschicht 108, der dielektrischen Durchkontaktierungsebene-Schicht 110, der dielektrischen Ätzstoppschicht 172, der ersten dielektrischen Matrixschicht 176 und der zweiten dielektrischen Matrixschicht 178 funktioniert kollektiv als eine fünfte dielektrische Leitungs- und Durchkontaktierungsebene-Materialschicht. Über der zweiten dielektrischen Matrixschicht 178 kann eine sechste dielektrische Leitungs- und Durchkontaktierungsebene-Materialschicht 660 hergestellt werden. In einem unteren Teil der sechsten dielektrischen Leitungs- und Durchkontaktierungsebene-Materialschicht 660 können fünfte metallische Durchkontaktierungsstrukturen 662 hergestellt werden, und in einem oberen Teil der sechsten dielektrischen Leitungs- und Durchkontaktierungsebene-Materialschicht 660 können sechste metallische Durchkontaktierungsstrukturen 668 hergestellt werden. Über den weiteren metallischen Verbindungsstrukturen können Bondpads (nicht dargestellt) hergestellt werden.
  • In 22 wird ein allgemeines Verfahren zum Herstellen eines Speicherbauelements gemäß einer Ausführungsform der vorliegenden Erfindung bereitgestellt. In einem Schritt 2210 können eine Matrix von Speicherelementen und obere Elektroden 160 über einem Substrat 9 in einem Speichermatrixbereich 100 hergestellt werden. Das Speicherelement kann ein magnetischer Tunnelübergang (143, 146, 148) sein. In einem Schritt 2220 kann mindestens eine zusammenhängende dielektrische Seitenwand-Abstandshaltermaterialschicht 162L, 164L konform über dem Speichermatrixbereich 100 abgeschieden werden. In einem Schritt 2230 können dielektrische Seitenwand-Abstandshalter 162 und 164 um die Peripherie der Speicherelemente dadurch hergestellt werden, dass Teile der zusammenhängenden dielektrischen Seitenwand-Abstandshaltermaterialschichten 162L und 164L, die sich zwischen den Speicherelementen befinden, in einem Ätzprozess entfernt werden. Die zusammenhängenden dielektrischen Seitenwand-Abstandshaltermaterialschichten 162L und 164L können entfernt werden, ohne die zusammenhängende Erste-untere-Elektrode-Schicht 126L, die zusammenhängende Zweite-untere-Elektrode-Schicht 128L und die oberen Elektroden 160 zu ätzen. In einem Schritt 2240 kann eine dielektrische Ätzstoppschicht 170L über der Matrix von Speicherelementen und den oberen Elektroden 160 und über den Teilen der zusammenhängenden Zweite-untere-Elektrode-Schicht 128L hergestellt werden, die nach dem Entfernen der Teile der zusammenhängenden dielektrischen Seitenwand-Abstandshaltermaterialschichten 162L und 164L freiliegen. In einem Schritt 2250 kann eine Maskenschicht 175 über der dielektrischen Ätzstoppschicht 170L hergestellt werden. Die Maskenschicht 175 kann zum Beispiel eine Fotoresistschicht sein. In einem Schritt 2260 kann die Maskenschicht 175 strukturiert werden, um Teile der Ätzstoppschicht 170L freizulegen, die sich zwischen Speicherelementen in der Matrix von Speicherelementen befinden. Die Maskenschicht 175 kann anisotrop geätzt werden. In einem Schritt 2270 können die freigelegten Teile der Ätzstoppschicht 170L sowie die tieferliegende zusammenhängende Zweite-untere-Elektrode-Schicht 128L, die tieferliegende zusammenhängende Erste-untere-Elektrode-Schicht 126L und die tieferliegende zusammenhängende metallische Sperrschicht 122L geätzt werden, um diskrete untere Elektroden 126 für jede einzelne Speicherzelle 101 herzustellen. Die resultierenden diskreten unteren Elektroden 126 können mit einem flachen oberen Teil 179 hergestellt werden. Bei einer Ausführungsform können die freigelegten Teile der Ätzstoppschicht 170L sowie die tieferliegende zusammenhängende Zweite-untere-Elektrode-Schicht 128L, die tieferliegende zusammenhängende Erste-untere-Elektrode-Schicht 126L und die tieferliegende zusammenhängende metallische Sperrschicht 122L in dem gleichen Schritt geätzt werden. Bei einer alternativen Ausführungsform können in einem ersten Schritt die freigelegten Teile der Ätzstoppschicht 170L anisotrop geätzt, und in einem zweiten Schritt können die tieferliegende zusammenhängende Zweite-untere-Elektrode-Schicht 128L, die tieferliegende zusammenhängende Erste-untere-Elektrode-Schicht 126L und die tieferliegende zusammenhängende metallische Sperrschicht 122L anisotrop geätzt werden.
  • Eine Ausführungsform umfasst eine Speichervorrichtung mit einer Matrix von Speicherzellen 101, die über einem Substrat 9 und in einem Speichermatrixbereich 100 angeordnet sind. Die Speicherzellen 101 weisen jeweils einen vertikalen Stapel auf, der eine untere Elektrode 126, 128, ein Speicherelement, eine obere Elektrode 160 und dielektrische Seitenwand-Abstandshalter 162, 164 enthält, die auf Seitenwänden jedes vertikalen Stapels angeordnet sind. Die untere Elektrode 126 weist einen flachen oberen Teil 179 auf, der sich horizontal über eine Außenperipherie der dielektrischen Seitenwand-Abstandshalter 162 und 164 hinaus erstreckt. Die Speichervorrichtung umfasst außerdem eine dielektrische Ätzstoppschicht 170 über jeder der Speicherzellen 101, die einen horizontal verlaufenden Teil aufweist, der sich über dem flachen oberen Teil 179 der unteren Elektrode 126 erstreckt; und metallische Zellenkontaktstrukturen 188, die eine jeweilige Teilmenge der oberen Elektroden 160 und eine jeweilige Teilmenge von vertikal überstehenden Teilen der dielektrischen Ätzstoppschicht 170 kontaktieren.
  • Eine weitere Ausführungsform umfasst eine Speichervorrichtung mit einer Matrix von Speicherzellen 101, die über einem Substrat 9 und in einem Speichermatrixbereich 100 angeordnet sind. Die Speicherzellen 101 weisen jeweils Folgendes auf: einen vertikalen Stapel, der eine untere Elektrode 126, 128, ein Speicherelement mit einem magnetischen Tunnelübergang (143, 146, 148), eine obere Elektrode 160 und dielektrische Seitenwand-Abstandshalter 162 und 164 enthält, die auf Seitenwänden jedes vertikalen Stapels angeordnet sind. Die untere Elektrode 126 weist einen flachen oberen Teil 179 auf, der sich über eine Außenperipherie der dielektrischen Seitenwand-Abstandshalter 162 und 164 hinaus erstreckt. Die Speichervorrichtung umfasst außerdem eine dielektrische Ätzstoppschicht 170 über jeder der Speicherzellen 101, die einen horizontal verlaufenden Teil aufweist, der sich über dem flachen oberen Teil 179 der unteren Elektrode 126 erstreckt; und metallische Zellenkontaktstrukturen 188, die eine jeweilige Teilmenge der oberen Elektroden 160 und eine jeweilige Teilmenge von vertikal überstehenden Teilen der dielektrischen Ätzstoppschicht 170 kontaktieren.
  • Eine weitere Ausführungsform umfasst ein Verfahren zum Herstellen einer Speichervorrichtung mit den folgenden Schritten: Herstellen einer Matrix von Speicherelementen (143, 146, 148) und von oberen Elektroden 160 in einem Stapel über einem Substrat in einem Speichermatrixbereich 100; Abscheiden einer zusammenhängenden dielektrischen Seitenwand-Abstandshaltermaterialschicht 162L, 164L über dem Speichermatrixbereich 100; und Herstellen von dielektrischen Seitenwand-Abstandshaltern 162 und 164 auf Seitenwänden der Speicherelemente (143, 146, 148) durch selektives Entfernen von dielektrischem Seitenwand-Abstandshaltermaterial 162L, 164L, das sich zwischen den Speicherelementen (143, 146, 148) in der Matrix von Speicherelementen (143, 146, 148) befindet, wobei durch das Herstellen der dielektrischen Seitenwand-Abstandshalter 162 und 164 eine Oberseite einer zusammenhängenden Zweite-untere-Elektrode-Schicht 128L freigelegt wird. Das Verfahren umfasst weiterhin die folgenden Schritte: Herstellen einer dielektrischen Ätzstoppschicht 170L über der Matrix von Speicherelementen (143, 146, 148), den oberen Elektroden 160 und der Oberseite der zusammenhängenden Zweite-untere-Elektrode-Schicht 128L; Herstellen einer Maskenschicht 175 über der dielektrischen Ätzstoppschicht 170L; Strukturieren der Maskenschicht 175; und Herstellen von unteren Elektroden 126 und 128 durch Ätzen der zusammenhängenden Zweite-untere-Elektrode-Schicht 128L, der zusammenhängenden Erste-untere-Elektrode-Schicht 126L und der zusammenhängenden metallischen Sperrschicht 122L, wobei die unteren Elektroden 126 einen flachen oberen Teil 179 aufweisen, der sich horizontal über eine Außenperipherie der dielektrischen Seitenwand-Abstandshalter 162 und 164 hinaus erstreckt.
  • Unter Bezugnahme auf alle Zeichnungen und gemäß verschiedenen Ausführungsformen der vorliegenden Erfindung werden ein Speicherbauelement und Verfahren für dessen Herstellung bereitgestellt, wobei während einer weiteren Herstellung des Speicherbauelements eine Dicke einer oberen Elektrode 160 weitgehend aufrechterhalten (d. h., nicht gedünnt) wird. Insbesondere können dielektrische Seitenwand-Abstandshalter 162 und 164 auf Seitenwänden von Speicherelementen (143, 146, 148) durch selektives Ätzen einer zusammenhängenden dielektrischen Abstandshaltermaterialschicht 162L, 164L hergestellt werden. Durch den selektiven Ätzprozess wird eine Oberseite der oberen Elektroden 160 freigelegt, aber die Dicke der oberen Elektroden 160 wird kaum oder gar nicht reduziert. Um die Dicke der oberen Elektroden 160 weiter aufrechtzuerhalten, können eine dielektrische Ätzstoppschicht 170L und eine Maskenschicht 175 über der Matrix von Speicherelementen (143, 146, 148) und den oberen Elektroden 160 vor dem Ätzen der Erste-untere-Elektrode-Schicht 126L zum Herstellen von unteren Elektroden 126 hergestellt werden. Auf diese Weise können die unteren Elektroden 126 hergestellt werden, während die oberen Elektroden 160 durch die dielektrische Ätzstoppschicht 170L und die Maskenschicht 175 geschützt werden können. Als ein Ergebnis der Bearbeitungsschritte kann ein flacher oberer Teil 179 der unteren Elektrode 126 entstehen, der sich horizontal über eine Außenperipherie der dielektrischen Seitenwand-Abstandshalter 162 und 164 hinaus erstreckt.
  • Vorstehend sind Merkmale verschiedener Ausführungsformen beschrieben worden, sodass Fachleute die Aspekte der vorliegenden Erfindung besser verstehen können. Fachleuten dürfte klar sein, dass sie die vorliegende Erfindung ohne Weiteres als eine Grundlage zum Gestalten oder Modifizieren anderer Verfahren und Strukturen zum Erreichen der gleichen Ziele und/oder zum Erzielen der gleichen Vorzüge wie bei den hier vorgestellten Ausführungsformen verwenden können. Fachleute dürften ebenfalls erkennen, dass solche äquivalenten Auslegungen nicht von dem Grundgedanken und Schutzumfang der vorliegenden Erfindung abweichen und dass sie hier verschiedene Änderungen, Ersetzungen und Abwandlungen vornehmen können, ohne von dem Grundgedanken und Schutzumfang der vorliegenden Erfindung abzuweichen.

Claims (20)

  1. Speichervorrichtung mit: einer Matrix von Speicherzellen, die über einem Substrat und in einem Speichermatrixbereich angeordnet sind, wobei die Speicherzellen jeweils einen vertikalen Stapel aufweisen, der eine untere Elektrode, ein Speicherelement, eine obere Elektrode und dielektrische Seitenwand-Abstandshalter enthält, die auf Seitenwänden jedes vertikalen Stapels angeordnet sind, wobei die untere Elektrode einen flachen oberen Teil aufweist, der sich horizontal über eine Außenperipherie der dielektrischen Seitenwand-Abstandshalter hinaus erstreckt; einer dielektrischen Ätzstoppschicht über jeder der Speicherzellen, die einen horizontal verlaufenden Teil aufweist, der sich über dem flachen oberen Teil der unteren Elektrode erstreckt; und metallischen Zellenkontaktstrukturen, die eine jeweilige Teilmenge der oberen Elektroden und eine jeweilige Teilmenge von vertikal überstehenden Teilen der dielektrischen Ätzstoppschicht kontaktieren.
  2. Speichervorrichtung nach Anspruch 1, wobei eine Dicke der oberen Elektrode in einer fertigen Vorrichtung im Wesentlichen gleich einer Dicke einer Obere-Elektrode-Schicht ist, die während einer Herstellung der Speichervorrichtung abgeschieden wird.
  3. Speichervorrichtung nach Anspruch 1 oder 2, wobei die dielektrische Ätzstoppschicht einen vertikal überstehenden Teil aufweist, der jede Speicherzelle in der Matrix von Speicherzellen seitlich umschließt, wobei der vertikal überstehende Teil eine Öffnung in einem obersten Bereich und eine ringförmige oberste Fläche aufweist, die sich in einer horizontalen Ebene befindet, die eine Oberseite der oberen Elektrode enthält.
  4. Speichervorrichtung nach einem der vorhergehenden Ansprüche, die weiterhin eine dielektrische Schicht über der Ätzstoppschicht aufweist, wobei sich die dielektrische Schicht zusammenhängend in dem gesamten Speichermatrixbereich und einem Logikbereich erstreckt.
  5. Speichervorrichtung nach Anspruch 4, die weiterhin Speicherzellenebene-Verbindungsstrukturen aufweist, die in dem Logikbereich angeordnet sind.
  6. Speichervorrichtung nach einem der vorhergehenden Ansprüche, wobei die Ätzstoppschicht im Wesentlichen aus Aluminiumoxid (AlOx), Siliziumnitrid (Si3N4), Siliziumoxidnitrid (SiON), Siliziumcarbid (SiC), Siliziumcarbonitrid (SiCN), Siliziumoxidcarbid (SiOC) oder einem stickstofffreien Antireflexbelag (NFARL) besteht.
  7. Speichervorrichtung mit: einer Matrix von Speicherzellen, die über einem Substrat und in einem Speichermatrixbereich angeordnet sind, wobei die Speicherzellen jeweils Folgendes aufweisen: einen vertikalen Stapel, der eine untere Elektrode, ein Speicherelement mit einem magnetischen Tunnelübergang, eine obere Elektrode und dielektrische Seitenwand-Abstandshalter enthält, die auf Seitenwänden jedes vertikalen Stapels angeordnet sind, wobei die untere Elektrode einen flachen oberen Teil aufweist, der sich über eine Außenperipherie der dielektrischen Seitenwand-Abstandshalter hinaus erstreckt; einer dielektrischen Ätzstoppschicht über jeder der Speicherzellen, die einen horizontal verlaufenden Teil aufweist, der sich über dem flachen oberen Teil der unteren Elektrode erstreckt; und metallischen Zellenkontaktstrukturen, die eine jeweilige Teilmenge der oberen Elektroden und eine jeweilige Teilmenge von vertikal überstehenden Teilen der dielektrischen Ätzstoppschicht kontaktieren.
  8. Speichervorrichtung nach Anspruch 7, wobei der magnetische Tunnelübergang eine Referenzmagnetisierungsschicht, eine nichtmagnetische Tunnelsperrschicht und eine Freie-Magnetisierung-Schicht aufweist.
  9. Speichervorrichtung nach Anspruch 7 oder 8, wobei das Speicherelement weiterhin ein Selektormaterial, eine ferromagnetische Hartschicht und eine antiferromagnetische Verkappungsschicht aufweist.
  10. Speichervorrichtung nach einem der Ansprüche 7 bis 9, die weiterhin metallische Verbindungsstrukturen aufweist, die in dielektrischen Materialschichten hergestellt sind und sich zwischen dem Substrat und einer Untere-Elektrode-Verbindung befinden, die mit der unteren Elektrode elektrisch verbunden ist.
  11. Speichervorrichtung nach einem der Ansprüche 7 bis 10, wobei die untere Elektrode einen ersten Teil mit einem ersten Material und einen zweiten Teil mit einem zweiten Material aufweist.
  12. Verfahren zum Herstellen einer Speichervorrichtung mit den folgenden Schritten: Herstellen von Speicherelementen und oberen Elektroden in einer Matrix von Speicherzellen über einem Substrat in einem Speichermatrixbereich; Abscheiden einer zusammenhängenden dielektrischen Seitenwand-Abstandshaltermaterialschicht über dem Speichermatrixbereich; Herstellen von dielektrischen Seitenwand-Abstandshaltern auf Seitenwänden der Speicherzellen durch selektives Entfernen von dielektrischem Seitenwand-Abstandshaltermaterial, das sich zwischen den Speicherzellen in der Matrix von Speicherzellen befindet, wobei durch das Herstellen der dielektrischen Seitenwand-Abstandshalter eine Oberseite einer zusammenhängenden Zweite-untere-Elektrode-Materialschicht freigelegt wird; Herstellen einer dielektrischen Ätzstoppschicht über der Matrix von Speicherzellen, den oberen Elektroden und der Oberseite der zusammenhängenden Zweite-untere-Elektrode-Materialschicht; Herstellen einer Maskenschicht über der dielektrischen Ätzstoppschicht; Strukturieren der Maskenschicht; und Herstellen von unteren Elektroden durch Ätzen der zusammenhängenden Zweite-untere-Elektrode-Materialschicht und einer zusammenhängenden Erste-untere-Elektrode-Materialschicht, wobei die unteren Elektroden einen flachen oberen Teil aufweisen, der sich horizontal über eine Außenperipherie der dielektrischen Seitenwand-Abstandshalter hinaus erstreckt.
  13. Verfahren nach Anspruch 12, wobei das Herstellen der unteren Elektroden durch Ätzen der zusammenhängenden Erste-untere-Elektrode-Materialschicht weiterhin ein Ätzen der zusammenhängenden metallischen Sperrschicht umfasst, die sich unter der zusammenhängenden Erste-untere-Elektrode-Materialschicht befindet.
  14. Verfahren nach Anspruch 12 oder 13, wobei durch das Herstellen der unteren Elektroden flache obere Zweite-untere-Elektrode-Teile und flache obere metallische Sperrschichtteile entstehen, die sich horizontal über eine Außenperipherie der dielektrischen Seitenwand-Abstandshalter hinaus erstrecken.
  15. Verfahren nach einem der Ansprüche 12 bis 14, wobei das Herstellen der Matrix von Speicherzellen Folgendes umfasst: Abscheiden einer zusammenhängenden Zweite-untere-Elektrode-Materialschicht; Abscheiden einer zusammenhängenden Selektor-Materialschicht; Abscheiden einer zusammenhängenden synthetischen Antiferromagnetische-Kopplung-Schicht; Abscheiden einer zusammenhängenden nichtmagnetischen Tunnelsperrschicht; Abscheiden einer zusammenhängenden Freie-Magnetisierung-Schicht; Abscheiden einer zusammenhängenden Verkappungsschicht; und anisotropes Ätzen der zusammenhängenden Selektor-Materialschicht, der zusammenhängenden synthetischen Antiferromagnetische-Kopplung-Schicht, der zusammenhängenden nichtmagnetischen Tunnelsperrschicht, der zusammenhängenden Freie-Magnetisierung-Schicht und der zusammenhängenden Verkappungsschicht.
  16. Verfahren nach Anspruch 15, wobei das Abscheiden der zusammenhängenden synthetischen Antiferromagnetische-Kopplung-Schicht Folgendes umfasst: Abscheiden einer ferromagnetischen Hartschicht; Abscheiden einer Antiferromagnetische-Kopplung-Schicht; und Abscheiden einer Referenzmagnetisierungsschicht.
  17. Verfahren nach einem der Ansprüche 12 bis 16, wobei das Herstellen der Maskenschicht ein Abscheiden eines Fotoresists umfasst.
  18. Verfahren nach einem der Ansprüche 12 bis 17, das weiterhin ein Herstellen einer ersten dielektrischen Matrixschicht über der Matrix von Speicherzellen und ein Planarisieren der ersten dielektrischen Matrixschicht umfasst.
  19. Verfahren nach Anspruch 18, wobei durch das Planarisieren der ersten dielektrischen Matrixschicht eine Oberseite der oberen Elektroden freigelegt wird.
  20. Verfahren nach Anspruch 18 oder 19, das weiterhin Folgendes umfasst: Herstellen einer zweiten dielektrischen Matrixschicht über der ersten dielektrischen Matrixschicht; Strukturieren der zweiten dielektrischen Matrixschicht, um Zellenkontakt-Hohlräume in der zweiten dielektrischen Matrixschicht zu erzeugen; und Füllen der Hohlräume mit einem elektrisch leitenden Material.
DE102020101251.9A 2020-01-15 2020-01-21 Speicherbauelement mit unteren elektroden mit flachen oberen teilen und verfahren zu dessen herstellung Pending DE102020101251A1 (de)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US16/743,319 US11437431B2 (en) 2020-01-15 2020-01-15 Memory device with flat-top bottom electrodes and methods for forming the same
US16/743,319 2020-01-15

Publications (1)

Publication Number Publication Date
DE102020101251A1 true DE102020101251A1 (de) 2021-07-15

Family

ID=76542930

Family Applications (1)

Application Number Title Priority Date Filing Date
DE102020101251.9A Pending DE102020101251A1 (de) 2020-01-15 2020-01-21 Speicherbauelement mit unteren elektroden mit flachen oberen teilen und verfahren zu dessen herstellung

Country Status (5)

Country Link
US (3) US11437431B2 (de)
KR (1) KR102426877B1 (de)
CN (1) CN113130531A (de)
DE (1) DE102020101251A1 (de)
TW (1) TWI749485B (de)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20240099148A1 (en) * 2022-09-16 2024-03-21 International Business Machines Corporation Mram top electrode structure with liner layer

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE10124366A1 (de) * 2001-05-18 2002-11-28 Infineon Technologies Ag Verfahren zum Herstellen einer Halbleiterspeichereinrichtung
US20170229646A1 (en) * 2016-02-05 2017-08-10 Taiwan Semiconductor Manufacturing Company Ltd. Semiconductor structure and manufacturing method thereof
DE102019113416A1 (de) * 2018-10-23 2020-04-23 Taiwan Semiconductor Manufacturing Co., Ltd. Durchkontaktierungs-Aufsetzverbesserung für Speicherbauelement

Family Cites Families (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20080111174A1 (en) * 2006-11-14 2008-05-15 Qimonda Ag Memory device and a method of manufacturing the same
WO2010143370A1 (ja) * 2009-06-09 2010-12-16 キヤノンアネルバ株式会社 磁気センサ積層体、その成膜方法、成膜制御プログラムおよび記録媒体
US8921959B2 (en) * 2011-07-26 2014-12-30 Taiwan Semiconductor Manufacturing Company, Ltd. MRAM device and fabrication method thereof
US8704320B2 (en) 2011-09-12 2014-04-22 Qualcomm Incorporated Strain induced reduction of switching current in spin-transfer torque switching devices
WO2015147855A1 (en) 2014-03-28 2015-10-01 Intel Corporation Techniques for forming spin-transfer torque memory having a dot-contacted free magnetic layer
US10304846B2 (en) * 2015-03-25 2019-05-28 Tacho Holdings, Llc Three dimensional integrated circuits employing thin film transistors
US9847481B2 (en) * 2015-10-27 2017-12-19 Taiwan Semiconductor Manufacturing Co., Ltd. Metal landing on top electrode of RRAM
US9859363B2 (en) * 2016-02-16 2018-01-02 Sandisk Technologies Llc Self-aligned isolation dielectric structures for a three-dimensional memory device
US20190013353A1 (en) * 2016-03-07 2019-01-10 Intel Corporation Approaches for integrating stt-mram memory arrays into a logic processor and the resulting structures
US10163981B2 (en) * 2016-04-27 2018-12-25 Taiwan Semiconductor Manufacturing Co., Ltd. Metal landing method for RRAM technology
US9837603B1 (en) * 2016-10-12 2017-12-05 Everspin Technologies, Inc. Post-etch encapsulation for a magnetoresistive device
US10283700B2 (en) 2017-06-20 2019-05-07 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor memory structure with magnetic tunnel junction (MTJ) cell
US11037943B2 (en) * 2017-07-18 2021-06-15 Sandisk Technologies Llc Three-dimensional memory device having on-pitch drain select gate electrodes and method of making the same
US11189658B2 (en) 2017-11-22 2021-11-30 Taiwan Semiconductor Manufacturing Co., Ltd. Magnetic random access memory and manufacturing method thereof
US10608010B2 (en) * 2018-03-09 2020-03-31 Sandisk Technologies Llc Three-dimensional memory device containing replacement contact via structures and method of making the same
US10522740B2 (en) 2018-05-29 2019-12-31 Taiwan Semiconductor Manufacturing Co., Ltd. Techniques for MRAM MTJ top electrode to metal layer interface including spacer
US11152426B2 (en) * 2020-01-15 2021-10-19 Taiwan Semiconductor Manufacturing Company Limited Memory device using an etch stop dielectric layer and methods for forming the same
US11538926B2 (en) * 2020-04-01 2022-12-27 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor device and method of manufacturing a semiconductor device
US11605639B2 (en) * 2020-06-15 2023-03-14 Taiwan Semiconductor Manufacturing Company Limited One-time-programmable memory device including an antifuse structure and methods of forming the same

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE10124366A1 (de) * 2001-05-18 2002-11-28 Infineon Technologies Ag Verfahren zum Herstellen einer Halbleiterspeichereinrichtung
US20170229646A1 (en) * 2016-02-05 2017-08-10 Taiwan Semiconductor Manufacturing Company Ltd. Semiconductor structure and manufacturing method thereof
DE102019113416A1 (de) * 2018-10-23 2020-04-23 Taiwan Semiconductor Manufacturing Co., Ltd. Durchkontaktierungs-Aufsetzverbesserung für Speicherbauelement

Also Published As

Publication number Publication date
CN113130531A (zh) 2021-07-16
TW202129763A (zh) 2021-08-01
US20240172453A1 (en) 2024-05-23
KR20210092646A (ko) 2021-07-26
US20220359610A1 (en) 2022-11-10
US20210217811A1 (en) 2021-07-15
US11925032B2 (en) 2024-03-05
US11437431B2 (en) 2022-09-06
TWI749485B (zh) 2021-12-11
KR102426877B1 (ko) 2022-08-01

Similar Documents

Publication Publication Date Title
DE102016114870B4 (de) Halbleiterstruktur und Verfahren zu deren Herstellung
DE102020101299A1 (de) Speichervorrichtung unter verwendung einer dielektrischenätzstoppschicht und verfahren zur bildung derselben
DE102016100272B4 (de) Integrierter Schaltkreis, der zumindest eine Speicherzelle mit einer Datenspeicherschicht enthält, und Verfahren zu dessen Herstellung
DE112011102446B4 (de) 3D-Durchkontaktierungskondensator mit einer potentialfreien leitfähigen Platte für eine verbesserte Zuverlässigkeit
DE102018119672A1 (de) Techniken für mram mtj top elektrode auf metallschicht-interface mit einem abstandhalter
DE102016100136A1 (de) Halbleiterstruktur und Verfahren zu ihrer Herstellung
DE102016101776A1 (de) Techniken zum Verbinden einer oberen MRAM-MTJ-Elektrode
DE102019113416A1 (de) Durchkontaktierungs-Aufsetzverbesserung für Speicherbauelement
DE102014107416A1 (de) Rram-zelle mit unterer elektrode
DE102018122339A1 (de) Verschlussschicht-schema zum verbessern der rram-leistung
DE102013101191B4 (de) Halbleiterstruktur aufweisend widerstandsvariable Speicherstruktur und Verfahren zur Ausbildung Dieser
DE102020126631A1 (de) Speicheranordnung enthaltend dummy-bereiche
DE102020133522A1 (de) Speicherarray-source-/drain-elektrodenstrukturen
DE102021113058A1 (de) Nachbehandlungsprozesse für eine ionenstrahlätzung eines magnetischen tunnelkontakts und damit hergestellte strukturen
DE102018125000B4 (de) Durchkontaktierungsstruktur und Verfahren davon
DE102021112546A1 (de) Oberseitenzwischenverbindungsmetallleitungen für ein speicherarray-bauelement und verfahren zur herstellung davon
DE102016118062A1 (de) Halbleiter-Bauelement und Verfahren zu seiner Herstellung
DE102008006962A1 (de) Halbleiterbauelement mit einem Kondensator im Metallisierungssystem und ein Verfahren zur Herstellung des Kondensators
DE102020122109A1 (de) Phasenänderungsspeicherbauelement und verfahren
DE102021105045A1 (de) Speichermatrix und verfahren zu deren herstellung
DE102019127079A1 (de) Tunnelkontaktselektor-mram
DE102019115296A1 (de) Techniken für eine verbindung zwischen einer oberen elektrode und durchkontaktierung bei mram-mtj
DE102022100335A1 (de) Dünnschichttransistor mit einer wasserstoff-blockierenden dielektrischen sperrschicht und verfahren zu dessen herstellung
DE102021101243A1 (de) Speicherblock-kanalregionen
DE102020123746A1 (de) Dreidimensionale speichervorrichtung und verfahren

Legal Events

Date Code Title Description
R012 Request for examination validly filed
R016 Response to examination communication
R079 Amendment of ipc main class

Free format text: PREVIOUS MAIN CLASS: H01L0027220000

Ipc: H10B0061000000