DE102020000871A1 - Strukutur zur steuerung der randkapazitanz - Google Patents

Strukutur zur steuerung der randkapazitanz Download PDF

Info

Publication number
DE102020000871A1
DE102020000871A1 DE102020000871.2A DE102020000871A DE102020000871A1 DE 102020000871 A1 DE102020000871 A1 DE 102020000871A1 DE 102020000871 A DE102020000871 A DE 102020000871A DE 102020000871 A1 DE102020000871 A1 DE 102020000871A1
Authority
DE
Germany
Prior art keywords
gate structure
gate
fill
opening
structures
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
DE102020000871.2A
Other languages
English (en)
Inventor
Keng-Yao Chen
Chang-Yun Chang
Ming-Chang Wen
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Taiwan Semiconductor Manufacturing Co TSMC Ltd
Original Assignee
Taiwan Semiconductor Manufacturing Co TSMC Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Taiwan Semiconductor Manufacturing Co TSMC Ltd filed Critical Taiwan Semiconductor Manufacturing Co TSMC Ltd
Publication of DE102020000871A1 publication Critical patent/DE102020000871A1/de
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind
    • H01L27/085—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only
    • H01L27/088—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate
    • H01L27/0886—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate including transistors with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/764—Air gaps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/823431—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type with a particular manufacturing method of transistors with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/823437—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type with a particular manufacturing method of the gate conductors, e.g. particular materials, shapes
    • H01L21/823456—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type with a particular manufacturing method of the gate conductors, e.g. particular materials, shapes gate conductors with different shapes, lengths or dimensions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/823481—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type isolation region manufacturing related aspects, e.g. to avoid interaction of isolation region with adjacent structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02164—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material being a silicon oxide, e.g. SiO2
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/0217—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material being a silicon nitride not containing oxygen, e.g. SixNy or SixByNz
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H01L21/02274—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition in the presence of a plasma [PECVD]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H01L21/0228—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition deposition by cyclic CVD, e.g. ALD, ALE, pulsed CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/76224—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using trench refilling with dielectric materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/823437—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type with a particular manufacturing method of the gate conductors, e.g. particular materials, shapes

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)

Abstract

Die hierin beschriebenen Ausführungsformen sind auf ein Verfahren zum Abschwächen der Randkapazitanzen ausgerichtet, die von strukturierten Gate-Strukturen erzeugt sind. Das Verfahren enthält das Bilden einer Gate-Struktur auf Finnenstrukturen, die auf einem Substrat angeordnet sind; das Bilden einer Öffnung in der Gate-Struktur zum Teilen der Gate-Struktur in einen ersten Teil und einen zweiten Teil, wobei der erste und der zweite Teil von der Öffnung voneinander beabstandet sind. Das Verfahren enthält ebenfalls das Bilden einer Füllstruktur in der Öffnung, wobei das Bilden der Füllstruktur das Aufbringen einer Siliziumnitrid-Auskleidung in der Öffnung zum Abdecken der Seitenwand-Flächen der Öffnung und das Aufbringen von Siliziumoxid auf der Siliziumnitrid-Auskleidung enthält.

Description

  • Allgemeiner Stand der Technik
  • Während der Bildung von Transistoren in einem integrierten Schaltkreis (IC) kann eine lange Gate-Struktur, die zwischen zwei oder mehreren Transistoren geteilt ist, strukturiert sein, um kürzere Gate-Strukturen zu bilden. Der zwischen den abgenommenen Abschnitten der Gate-Struktur gebildete Raum ist anschließend mit einem dielektrischen Material gefüllt, das die Leistung der Vorrichtung durch eine unerwünschte Randkapazitanz beeinflusst. Z. B. die Verzögerungszeit des Ringoszillators.
  • Figurenliste
  • Aspekte der vorliegenden Offenbarung lassen sich am besten anhand der folgenden detaillierten Beschreibung in Verbindung mit den beiliegenden Figuren verstehen. Es ist zu beachten, dass gemäß der branchenüblichen Praxis verschiedene Merkmale nicht maßstabsgetreu dargestellt sind. Tatsächlich können die Abmessungen der verschiedenen Merkmale zugunsten einer klaren Erläuterung willkürlich vergrößert oder verkleinert sein.
    • Die 1 und 2 sind isometrische Ansichten einer Gate-Struktur gemäß einigen Ausführungsformen.
    • Die 3 und 4 sind isometrische Ansichten einer Gate-Struktur nach der Bildung eines Schnitts, der eine Gate-Struktur gemäß einigen Ausführungsformen in zwei Teile unterteilt.
    • 5 ist eine isometrische Ansicht einer Füllstruktur innerhalb eines Schnitts, der eine Gate-Struktur gemäß einigen Ausführungsformen in zwei Teile unterteilt.
    • 6 ist eine isometrische Ansicht einer Füllstruktur mit einer Furche, die innerhalb eines Schnitts angeordnet ist, der eine Gate-Struktur gemäß einigen Ausführungsformen in zwei Teile unterteilt.
    • 7 ist ein Ablaufplan eines Verfahrens zur Bildung einer Füllstruktur innerhalb eines Schnitts, der eine Gate-Struktur gemäß einigen Ausführungsformen in zwei Teile unterteilt.
    • Die 8A-B, 9A-C, 10A-B, 11A-B, 12A-B, und 13A-B sind Querschnittsansichten, die verschiedene Verarbeitungsschritte zur Bildung einer Füllstruktur innerhalb eines Schnitts beschreiben, der eine Gate-Struktur gemäß einigen Ausführungsformen in zwei Teile unterteilt.
    • 14 ist eine isometrische Ansicht einer Füllstruktur mit einer Fuge, die innerhalb eines Schnitts angeordnet ist, der eine Gate-Struktur gemäß einigen Ausführungsformen in zwei Teile unterteilt.
  • DETAILLIERTE BESCHREIBUNG
  • Die nachfolgende Offenbarung stellt viele unterschiedliche Ausführungsformen oder Beispiele zum Implementieren unterschiedlicher Merkmale des bereitgestellten Gegenstandes bereit. Spezifische Beispiele von Bauteilen oder Anordnungen werden nachstehend zur Vereinfachung dieser Offenbarung beschrieben. Dies sind selbstverständlich lediglich Beispiele und sollen nicht einschränkend verstanden werden. Z. B. kann die Bildung eines ersten Merkmals über einem zweiten Merkmal in der nachfolgenden Beschreibung Ausführungsformen enthalten, in denen das erste und das zweite Merkmal in direktem Kontakt geformt sind und können ebenfalls Ausführungsformen enthalten, in denen zusätzliche Merkmale geformt sein können, die zwischen dem ersten und dem zweiten Merkmal derart geformt sind, dass das erste und das zweite Merkmal nicht in direktem Kontakt sind. Zusätzlich dazu kann diese Offenbarung Bezugszahlen und/oder -buchstaben in verschiedenen Beispielen wiederholen. Diese Wiederholung erzwingt an sich keine Beziehung zwischen den verschiedenen besprochenen Ausführungsformen und/oder Ausgestaltungen.
  • Weiterhin können Bezugsbegriffe, wie z. B. „unter“, „unterhalb“, „tiefer“, „über“, „oberhalb“ und dergleichen hierin zur Erleichterung der Beschreibung zum Beschreiben einer Beziehung eines Elements oder Merkmals zu (einem) anderen Element(en) oder Merkmal(en) wie in den Figuren dargestellt verwendet werden. Die räumlichen Bezugsbegriffe sollen unterschiedliche Ausrichtungen der Vorrichtung im Gebrauch oder im Betrieb zusätzlich zu der in den Figuren gezeigten Ausrichtung umfassen. Das Gerät kann auf andere Weise ausgerichtet sein (um 90 Grad gedreht oder in anderen Ausrichtungen) und hierin verwendete räumliche Bezugsbeschreibungen können gleichermaßen dementsprechend interpretiert werden.
  • Der Begriff „nominal“ bezieht sich im hierin verwendeten Sinn auf einen gewünschten oder Zielwert eines Merkmals oder Parameters für einen Bauteil- oder einen Prozessbetrieb, der während der Designphase eines Produkts oder eines Verfahrens zusammen mit einer Reihe von Werten über und/oder unter dem gewünschten Wert eingestellt wird. Der Wertebereich ist typischerweise auf leichte Abweichungen bei den Herstellungsprozessen oder auf Toleranzen zurückzuführen.
  • In einigen Ausführungsformen können die Begriffe „ungefähr“ und „im Wesentlichen“ einen Wert einer bestimmten Menge anzeigen, der innerhalb von 5 % eines Zielwertes schwankt (z. B. ±1 %, ±2 %, ±3 %, ±4 % und ±5 % des Zielwertes).
  • Der Begriff „vertikal“ bedeutet im hierin gebrauchten Sinn nominal lotrecht zur Fläche eines Substrats.
  • Gate-Strukturen mit Feldeffekt-Transistor können sich auf zwei oder mehr Transistoren erstrecken. Z. B. können die Gate-Strukturen als lange „Linien“ über die aktiven Regionen des Substrats, wie z. B. als Finnen, geformt sein. Sobald die Gate-Strukturen geformt sind, „schneidet“ ein strukturierender Prozess die lange Gate-Strukturlinie gemäß der gewünschten Struktur in kürzere Teile. Mit anderen Worten, der Strukturierungsprozess nimmt redundante Teile der langen Gate-Struktur ab, um einen oder mehrere „Schnitt(e)“ zu formen und die lange Linie in kürzere Teile zu trennen. Dieser Prozess kann als Schneid-Metall-Gate-Prozess (CMG) bezeichnet werden. Anschließend werden die zwischen den getrennten Abschnitten der Gate-Struktur geformten Schnitte mit einem dielektrischen Material, wie z. B. Siliziumnitrid, gefüllt, das eine dielektrische Konstante von höher als ungefähr 3,9 aufweist. Siliziumnitrid isoliert nicht nur die getrennten Gate-Strukturabschnitte elektrisch, sondern schützt auch die freigelegten Gate-Strukturschichten vor Sauerstoffdiffusion.
  • Da die Gate-Struktur effektiv eine Elektrode ist, die in eine oder mehrere dielektrische Material(ien) eingebettet ist, kann es parasitäre Kondensatoren formen - die ihrerseits unerwünschte parasitäre Kapazitanzen und Randkapazitanzen in einem integrierten Schaltkreis produzieren. Je größer die Anzahl von durch den CMG-Prozess geformten Schnitte, desto höher die Randkapazitanzen in dem IC. Die Randkapazitanzen werden durch den Umstand, dass Siliziumnitrid, das eine dielektrische Konstante (k-Wert) von ungefähr 7,4 aufweist und als Füllmaterial an den Endabschnitten (Seiten) der strukturierten Gate-Struktur verwendet ist, noch verschärft. Randkapazitanzen (zusätzlich zu anderen parasitären Kapazitanzen, die in der Nähe der Gate-Struktur vorhanden sind), können die Leistung der IC-Vorrichtung beeinträchtigen, wie z. B. die Schaltkreise der Ringoszillatoren (RO) verlangsamen und die Schwellenspannung von hergestellten Transistoren beeinträchtigen.
  • Die hierin beschriebenen Ausführungsformen sind auf ein Verfahren zum Abschwächen der Randkapazitanzen ausgerichtet, die von den strukturierten Gate-Strukturen erzeugt sind. In einigen Ausführungsformen ist die Randkapazitanz durch teilweises Ersetzen des Siliziumnitrid-Isolationsmaterials durch ein niedrigeres k Dielektrikum gemindert. In einigen Ausführungsformen ist die Ablagerung von niedrigerem k Dielektrikum angepasst, um die Bildung von Furchen oder Luftlücken zwischen den strukturierten Gate-Strukturen zu erlauben, um die effektive dielektrische Konstante der geformten Füllstruktur zu mindern. In einigen Ausführungsformen ist der dielektrische Stapel durch Ablagern zunächst einer Siliziumnitrid-Auskleidung in dem Schnitt, gefolgt von einem Siliziumoxid oder einem Siliziumoxidbasierten dielektrischen Füllmaterial (z. B. Oxy-Karbid) geformt, das den Schnitt füllt. In einigen Ausführungsformen kann der dielektrische Stapel in dem Schnitt Schichten zusätzlich zu der Siliziumnitrid-Auskleidung und dem dielektrischen Füllmaterial enthalten. Das Siliziumoxid oder das auf Siliziumoxid basierende Füllmaterial weist eine dielektrische Konstante gleich wie oder kleiner als ungefähr 3,9 auf, die im Wesentlichen die kombinierte dielektrische Konstante der Füllstruktur mindern kann (z. B. diese näher an 3,9 heranzuführen).
  • Gemäß einigen Ausführungsformen ist 1 eine teilweise isometrische Ansicht einer Gate-Struktur 100, die auf Finnenstrukturen 110 geformt ist, die auf einem Substrat 120 angeordnet sind. In einigen Ausführungsformen deckt die Gate-Struktur 100 die obere und die untere Seitenfläche der Finnenstruktur 110 ab - die sich wie durch die gestrichelten Linien in 1 gezeigt längsseitig entlang der X-Achse erstreckt. Die Finnenstrukturen 110 können von einer dielektrischen Schicht 130 isoliert sein. In einigen Ausführungsformen sind die epitaxischen Strukturen 140 auf einer oberen Fläche von zurückgesetzten Abschnitten von Finnenstrukturen 110 geformt, die nicht von Gate-Strukturen 100 abgedeckt sind. In alternativen Ausführungsformen können epitaxische Strukturen 140 wie in 2 gezeigt auf oberen und Seitenwandflächen von nicht zurückgesetzten Finnenstrukturen 110 geformt sein. In einigen Ausführungsformen ist die Gate-Struktur 100 von den epitaxischen Strukturen 140 über Gate-Abstandshalter 150 isoliert. Unter Bezugnahme auf 1 und 2 sind die Gate-Struktur 100 und die epitaxischen Strukturen 140 von einem Zwischenschicht-Dielektrikum (ILD) 160 umgeben, das zur einfacheren Darstellung von einer gestrichelten Linie dargestellt ist.
  • In einigen Ausführungsformen können zusätzliche Gate-Strukturen, wie die Gate-Struktur 100, parallel zur Gate-Struktur 100 auf unterschiedlichen Finnenstrukturen 110 vorgefunden werden. Diese zusätzlichen Gate-Strukturen sind aus Vereinfachungsgründen in 1 nicht dargestellt. In einigen Ausführungsformen zeigen die 1 und 2 nur einen Abschnitt einer IC-Struktur, in denen der Zwischenraum zwischen den Finnenstrukturen (z. B. der Finnenknick), die Abmessungen der Finnenstrukturen und die Abmessungen der Gate-Strukturen ähnlich wie die der in 1 gezeigten oder unterschiedlich davon sein können. Weiterhin sind die 1 und 2 zusammen mit den nachfolgenden Figuren nur zu Darstellungszwecken und nicht maßstabsgetreu gezeigt. Die 1 und 2 geben zusammen mit den nachfolgenden Figuren eventuell nicht die tatsächliche Geometrie der realen Strukturen, Merkmale oder Filme wieder. Einige Strukturen, Filme oder Geometrien können zu Darstellungszwecken bewusst vergrößert worden sein.
  • Gemäß einigen Ausführungsformen enthält die Gate-Struktur 100 mehrere Schichten. Beispielhaft und nicht einschränkend kann die Gate-Struktur 100 eine dielektrische Schicht 100a, eine Austrittsarbeits-Schicht 100b und eine Metallfüllung 100c und andere, in den 1, 2 und den nachfolgenden Figuren nicht gezeigte eingreifende Schichten enthalten. In einigen Ausführungsformen ist wie in den 1 und 2 gezeigt eine harte Maskenschicht 170 auf einer oberen Fläche der Gate-Struktur 100 geformt. Die harte Maskenschicht 170 kann eine untere Metallnitrid-Schicht 170a (z. B. Titannitrid) und ein oberes Siliziumnitrid 170b enthalten. Gemäß einigen Ausführungsformen schützt die harte Maskenschicht 170 die Gate-Struktur 100 während der nachfolgenden Operationen.
  • In einigen Ausführungsformen ist das Substrat 120 ein loser Halbleiter-Wafer oder eine obere Schicht eines Halbleiters auf einem Isolator-Wafer (SOI), wie z. B. Silizium auf Isolator. Weiterhin kann das Substrat (120) aus Silizium (Si) oder aus einem anderen elementaren Halbleiter, wie z. B. (i) Germanium (Ge); (ii) einem Verbund-Halbleiter, darunter Siliziumkarbid (SiC), Galliumarsenid (GaAs), Galliumphosphid (GaP), Indiumphosphid (InP), Indiumarsenid (InAs), und/oder Indiumantimonid (InSb); (iii) einem Legierungshalbleiter, darunter Siliziumgermanium (SiGe), Galliumarsenid-Phosphid (GaAsP), Aluminiumindium-Arsenid (AlInAs), Aluminiumgallium-Arsenid (AlGaAs), Galliumindium-Arsenid (GaInAs), Galliumindium-Phosphid (GaInP), und/oder Galliumindiumarsenid-Phosphid (GaInAsP); oder (iv) Kombinationen davon hergestellt sein. In einigen Ausführungsformen weist das Substrat 120 eine kristalline Mikrostruktur auf - z. B. ist es nicht amorph oder polykristallin.
  • Die in den 1 und 2 gezeigten Finnenstrukturen (110) können über Strukturieren auf dem Substrat 120 gebildet sein. Z. B. können die Finnenstrukturen 110 unter Verwendung von einem oder mehreren Fotolithographie-Prozess(en) strukturiert sein, darunter Doppelstrukturierungs- oder Vielfach-Strukturierungsprozesse. Doppel-Strukturierungs- oder Vielfach-Strukturierungsprozesse können Fotolithographie- und selbstgefluchtete Prozesse miteinander kombinieren, was das Kreieren von Prozessen zulässt, die z. B. einen kleineren Knick aufweisen als das, was ansonsten unter Verwenden eines direkten Fotolithographie-Prozesses erhaltbar ist. In einigen Ausführungsformen z. B. ist über einem Substrat (z. B. Substrat 120) eine Opferschicht geformt und unter Verwenden eines Lithograhieprozesses strukturiert. Entlang der strukturierten Opferschicht sind unter Verwenden eines selbstgefluchteten Prozesses Abstandshalter geformt. Die Opferschicht wird dann abgenommen und die verbleibenden Abstandshalter können dann zum Strukturieren der Finnenstrukturen 110 verwendet werden.
  • In einigen Ausführungsformen sind die Finnenstrukturen 110 aus demselben Material wie das Substrat 120 oder davon unterschiedlichem Material hergestellt. Beispielhaft und nicht einschränkend können Finnenstrukturen 110 aus Si oder einem anderen elementaren Halbleiter hergestellt sein, wie z. B. (1) Ge; (ii) einem Verbundhalbleiter, darunter SiC, GaAs, GaP, InP, InAs, und/oder InSb; (iii) einem Legierungshalbleiter, darunter SiGe, GaAsP, AlInAs, AlGaAs, GaInAs, GaInP, und/oder GaInAsP; oder (iv) Kombinationen davon. In einigen Ausführungsformen weisen die Finnenstrukturen 110 eine kristalline Mikrostruktur auf - z. B. sind sie nicht amorph oder polykristallin.
  • Gemäß einigen Ausführungsformen ist die dielektrische Schicht 130 mit einem fließbaren chemischen Dampfaufbring-Prozesse (z. B. fließbarem CVD) aufgebracht, um zu gewährleisten, dass die dielektrische Schicht 130 den Zwischenraum zwischen den Finnenstrukturen 110 ausfüllt, ohne Furchen oder Hohlräume zu formen. In einigen Ausführungsformen ist die dielektrische Schicht 130 ein auf Siliziumoxid basierendes Dielektrikum, das z. B. Stickstoff und/oder Wasserstoff enthält. Zum weiteren Verbessern ihrer dielektrischen und strukturellen Eigenschaften kann die dielektrische Schicht 130 einem feuchten Dampftempern (z. B. 100 % Wassermoleküle) bei einer Temperatur zwischen ungefähr 800° C und 1200° C unterworfen werden. Während des feuchten Dampftemperns verdichtet die dielektrische Schicht 130 und ihr Sauerstoffgehalt kann steigen.
  • Gemäß einigen Ausführungsformen formen die epitaxialen Strukturen 140 die Source- und Drain-Regionen der Finnen-Feldeffekttransistoren (FETs). Beispielhaft und nicht einschränkend können die epitaxialen Strukturen 140 in Abhängigkeit von dem Transistortyp (z. B. n-Typ oder p-Typ) enthalten: (i) mit Bor (B) gedoptes SiGe, B-gedoptes Ge oder B-gedoptes Germaniumzinn (GeSn) für p-Transistoren; und (ii) mit Kohlenstoff gedoptes Si (Si:C), mit Phosphor gedoptes Si (Si:P) oder mit Arsen gedoptes Si (Si:As) für n-Transistoren. Weiterhin können die epitaxialen Strukturen 140 Vielfach-Schichten (z. B. zwei Schichten, drei Schichten oder mehr) mit unterschiedlichen Dotierstoff-Konzentrationen und/oder kristalliner Mikrostruktur, kristallographischer Ausrichtung, usw. enthalten.
  • Unter Bezugnahme auf 3 wird gemäß einigen Ausführungsformen ein Schnitt 300 vorgenommen, um die Gate-Struktur 100 entlang einer y-Achse zu teilen. Dies erfolgt z. B. zum Bilden von einzelnen Transistoren, wie z. B. Transistor 310 und/oder einer Serie von Transistoren, wie z. B. den Transistoren 320, unter Verwenden von Teilen derselben, ursprünglichen Gate-Struktur 100. Diese Praxis stellt eine bessere Prozesssteuerung gegenüber anderen Herstellungsverfahren bereit, in denen sofort eine große Anzahl von kürzeren Gate-Strukturen geformt ist. Beispielhaft und nicht einschränkend kann das Bilden von Schnitten 300 eine prozessbezügliche Variabilität (z. B. während des Strukturierens, der Schichtenaufbringung, der Ebnung, usw.) ausschalten, wenn Mehrfachgate-Strukturen geformt werden. Weiterhin kann durch Teilen einer langen Gate-Struktur mit einem oder mehreren Schnitt(en) (z. B. wie Schnitt 300) eine große Gruppe von Transistoren aus Abschnitten derselben ursprünglichen Gate-Struktur geformt sein - die die Leistungsvariabilität durch die Transistoren hinweg mindern kann. In einigen Ausführungsformen können nach Bedarf zusätzliche Schnitte, wie z. B. Schnitt 300, in einer Gate-Struktur 100 und/oder zusätzlichen Gate-Strukturen des integrierten Schaltkreises geformt sein. Diese zusätzlichen Schnitte sind aus in 3 nicht dargestellt.
  • In einigen Ausführungsformen ist der Schnitt 300 wie in 4 gezeigt zum Überätzen der dielektrischen Schicht 130 und zum Formen eines Ausschnitts 400 auf ihrer oberen Fläche ausgeführt. In einigen Ausführungsformen ist 4 ähnlich wie 3, mit der Ausnahme, dass die epitaxialen Strukturen 140 absichtlich weggelassen wurden, so dass der Ausschnitt 400 sichtbar ist. In einigen Ausführungsformen beträgt die Tiefe des Ausschnitts 400 gemessen von der oberen Fläche der dielektrischen Schicht 130 zwischen ungefähr 50 nm und ungefähr 100 nm. Wenn die Tiefe des Ausschnitts 400 größer ist als ungefähr 100 nm, wird die Prozessdauer, die zum Füllen des Schnitts 300 erforderlich ist, ansteigen, was die Herstellungskosten erhöht. Wenn die Tiefe des Ausschnitts 400 flacher ist als ungefähr 50 nm, kann das Gate-Material nicht vollständig vom Boden des Schnitts 300 abgenommen werden. Wie in den 3 und 4 gezeigt, ist der Schnitt 300 als eine „Öffnung“ in ILD 160 geformt, wodurch die obere Fläche der dielektrischen Schicht 130 und die Seiten der Gate-Struktur 100 freilegt. Infolgedessen sind die dielektrische Schicht 100a, die Austrittsarbeits-Schicht 100b und die Metallfüllung 100c innerhalb des Schnitts 300 freigelegt. Gemäß einigen Ausführungsformen ist eine Siliziumnitrid-Auskleidung im Schnitt 300 angeordnet, um die Seiten der Gate-Struktur 100 abzudecken und die freigelegten Schichten der Gate-Struktur 100 zu schützen. In einigen Ausführungsformen fungiert die Siliziumnitrid-Auskleidung als eine Barriere, die die Sauerstoffdiffusion in die Schichten der Gate-Struktur 100 (z. B. dielektrischer Stapel 100a und Austrittsarbeitsstapel 100b) verhindert. Sources von Sauerstoffarten sind z. B. die Oxidschichten in der Nähe der Gate-Struktur 100. Die Sauerstoffdiffusion ist unerwünscht, da sie unbeabsichtigte und unkontrollierbare Schwellenwert-Spannungsschwankungen in den hergestellten Transistoren verursacht.
  • Gemäß einigen Ausführungsformen wird anschließend eine Oxidschicht auf der Siliziumnitrid-Auskleidung aufgebracht, um den Schnitt 300 auszufüllen. 5 zeigt die endgültige Struktur, in der die Silizium-Nitridauskleidung 500 und die Oxidfüllung 510 zum Füllen des Schnitts 300 zwischen dem Transistor 310 und den Transistoren 320 geformt sind. Wie oben besprochen, können zusätzliche (nicht dargestellte) Schnitte auf ähnliche Weise mit der Siliziumnitrid-Auskleidung 500 und der Oxidfüllung 510 gefüllt sein. In einigen Ausführungsformen formen die Siliziumnitrid-Auskleidung 500 und die Oxidfüllung 510 gemeinsam die Füllstruktur 520.
  • In einigen Ausführungsformen stellt die Füllstruktur 520 mehrere Vorteile bereit. Z. B. schützt die Füllstruktur 520 die Seiten der Gate-Struktur 100 nach der Bildung des Schnitts 300. Da weiterhin die Oxidfüllung 510 eine niedrigere dielektrische Konstante (z. B. 3,9) aufweist als die Siliziumnitrid-Auskleidung 500 (z. B. 7,4), weist die resultierende Füllstruktur 520 eine kombinierte dielektrische Konstante (k-Wert) auf, die näher an der dielektrischen Konstante der Oxidfüllung 510 ist. Dies ist erreicht, weil das von der Oxidfüllung 510 in der Füllstruktur 520 belegte Volumen größer ist als das der Siliziumnitrid-Auskleidung 100. Daher sind die Auswirkungen auf die Randkapazitanz von der Füllstruktur 520 im Vergleich zu einer Füllstruktur mit einem Siliziumnitrid als das einzige Füllmaterial gemindert. In einigen Ausführungsformen ist die dielektrische Konstante der resultierenden Füllstruktur 520 umso niedriger, je dünner die Siliziumnitrid-Auskleidung 500 ist. Mit anderen Worten, je größer das Volumen, das die Oxidfüllung 510 in der Füllstruktur 520 auf Kosten der Nitridauskleidung 500 belegt, desto niedriger ist die kombinierte dielektrische Konstante (k-Wert) der Füllstruktur 520. Allerdings ist es erforderlich, dass die Nitridschicht 500 eine ausreichende Dicke aufweist, um die Sauerstoffdiffusion in die Schichten der Gate-Struktur 100 zu verhindern. In einigen Ausführungsformen weist die Siliziumnitrid-Schicht 500 eine Dicke von ungefähr 5 nm auf und die Oxidfüllung 510 weist eine Dicke von ungefähr 25 nm oder alternativ eine ausreichende Dicke zum Füllen des Schnitts 300 auf. Siliziumnitrid-Auskleidungen, die dünner sind als 5 nm, können die Sauerstoffdiffusion nicht adäquat blockieren, was zu Schwellenwert-Spannungsschwankungen in den Transistoren führen kann. Auf der anderen Seite blockieren Siliziumnitrid-Auskleidungen, die dicker sind, als ungefähr 5 nm, die Sauerstoffdiffusion ausreichend, erhöht jedoch gleichzeitig die dielektrische Konstante der Füllstruktur 520 und die Randkapazitanz. In einigen Ausführungsformen kann ein Dickenverhältnis zwischen der Siliziumnitrid-Auskleidung 500 und der Oxidfüllung 520 im Schnitt 300 zwischen ungefähr 1:5 und ungefähr 1:9 betragen. Offenbarung. Darüber hinaus sind eventuell nicht alle Operationen zum Durchführen der hierin bereitgestellten Offenbarung erforderlich. Zusätzlich dazu können einige der Operationen gleichzeitig oder in unterschiedlicher Reihenfolge zu denen in 7 gezeigten durchgeführt sein. In einigen Ausführungsformen können eine oder mehrere Operationen zusätzlich zu oder anstelle der hierin beschriebenen Operationen durchgeführt sein. Zu Anschauungszwecken wird das Verfahren 700 unter Bezugnahme auf die in den 1-6 und 8-14 gezeigten Ausführungsformen beschrieben. Die zum Beschreiben des Verfahrens 700 bereitgestellten Figuren dienen ausschließlich zu Anschauungszwecken und sind nicht maßstabsgetreu. Zusätzlich dazu geben die Figuren eventuell nicht die tatsächliche Geometrie der realen Strukturen, Merkmale oder Filme wieder. Einige Strukturen, Filme oder Geometrien können zu Darstellungszwecken bewusst vergrößert worden sein.
  • Unter Bezugnahme auf 7 beginnt das Verfahren 700 mit der Operation 710 und dem Aufbring- und Strukturierungsprozess einer harten Maske über einer Gate-Struktur. Wie z. B. in den 8A und 87B gezeigt - die jeweils Querschnittsansichten der 1 entlang den Linien A-B und C-D sind - ist eine harte Maske 800 derart geformt und strukturiert, dass innerhalb des harten Maskenmaterials Öffnungen 810 geformt sind. In einigen Ausführungsformen ist 8A ein Querschnitt entlang der Richtung der Gate-Struktur 100 und wird daher als „y-Schnitt“ bezeichnet. Entsprechend ist 8B ein Querschnitt entlang einer zur Finnenstruktur 10 parallelen Richtung und wird als „x-Schnitt“ bezeichnet. In einigen Ausführungsformen ist die harte Maske 800 ein lichtundurchlässiges Material, das auf den Strukturen des Substrats 120 rotationsbeschichtet und dann strukturiert ist. In einigen Ausführungsformen ist die harte Maske 800 eine Siliziumnitrid-Schicht oder jedes andere geeignete Material, das als eine Ätzmaske fungieren und das Ätzen der maskierten Regionen der Gate-Struktur 100 und ILD 160 verhindern kann.
  • Beispielhaft und nicht einschränkend kann die Öffnung 810 wie in 8B gezeigt geneigte Seitenwände 810s entlang der Richtung der Gate-Struktur 100 (z. B, entlang der y-Achse) und wie in 8B gezeigt im Wesentlichen vertikale Seitenwände entlang der Richtung der Finnenstrukturen 100 (z. B. gemäß der X-Achse) aufweisen. In einigen Ausführungsformen legt die Öffnung 810 die obere Fläche der harten Maskenschicht 170 - z. B. das obere Siliziumnitrid 170b - frei. Es ist zu beachten, dass die Öffnung 810 sich ebenfalls über das ILD 160 erstreckt. Mit anderen Worten, die Abschnitte des ILDs 160 sind wie in 8B und den isometrischen Ansichten in den 3 und 4 gezeigt durch die Öffnung 810 freigelegt.
  • Unter Bezugnahme auf 7 fährt das Verfahren 700 wie im Schnitt 300 in den 3 und 4 gezeigt, mit der Operation 720 und dem Formungsprozess eines Schnitts in der Gate-Struktur durch die strukturierte harte Maske fort. Die 9A und 9B zeigen jeweils Querschnittsansichten entlang der y- und der x-Achse. In 9B ist die Seite der Gate-Struktur 100, die die in den 3 und 4 gezeigten Transistoren 320 formt, im Hintergrund durch den Schnitt 300 sichtbar. In einigen Ausführungsformen ist der Schnitt 300 über Trockenätzen geformt. Der Ätzprozess kann mehrere Ätzoperationen enthalten, von denen jede geeignete Ätzgaschemien aufweist. In einigen Ausführungsformen ist der für die Bildung des Schnitts 300 verwendete Trockenätzprozess ein anisotroper Ätzprozess. Infolgedessen kann der Schnitt 300 im Wesentlichen vertikale Seitenwände aufweisen. Allerdings ist dies nicht einschränkend und der Schnitt 300 kann wie in 9C gezeigt Seitenwände mit einer negativen Neigung aufweisen. In einigen Ausführungsformen können die Seitenwände mit einer negativen Neigung nur entlang der y-Achse geformt sein - z. B. in einer zur Gate-Struktur 100 parallelen Richtung. Weitere Einzelheiten über die geneigten Seitenwände werden nachstehend in Bezug auf die Operation 740 des Verfahrens 700 besprochen.
  • Gemäß einigen Ausführungsformen ist der Ätzprozess zum Abnehmen von freigelegten Abschnitten der harten Maskenschicht 170, von freigelegten Abschnitten der Gate-Struktur 100 und freigelegten Abschnitten des ILDs 160 ausgestaltet. In einigen Ausführungsformen ätzt der Ätzprozess wie oben besprochen Abschnitte der dielektrischen Schicht 130 zum Bilden des Ausschnitts 130 auf der oberen Fläche der dielektrischen Schicht 130, sobald eine Gate-Struktur 100 und ein ILD 160 abgenommen wurden. In einigen Ausführungsformen weist der Schnitt 300 eine Höhe H auf, die zwischen ungefähr 140 nm und ungefähr 190 nm und einer Breite W entlang der y-Achse liegt, die zwischen 18 nm und ungefähr 24 nm liegt. In einigen Ausführungsformen ist die Breite W die Trennung oder die Lücke, die zwischen dem Teil der Gate Struktur 100, die den Transistor 310 formt, und dem Teil der Gate-Struktur, die die Transistoren 320 bildet, die in den isometrischen Ansichten der 3 und 4 gezeigt sind. In einigen Ausführungsformen reicht das Ansichtsverhältnis (H/B) des Schnitts 300 von ungefähr 8 bis ungefähr 1. In einigen Ausführungsformen werden die Leistung des Transistors 310 und der Transistoren 320 beeinträchtigt, wenn der Schnitt 300 breiter ist als ungefähr 24 nm. Weiterhin kann die Tiefe des Ausschnitts 400 für die Steuerung eine Herausforderung sein, wenn der Schnitt 300 kürzer ist als ungefähr 140 nm.
  • Unter Bezugnahme auf 7 fährt das Verfahren 700 mit der Operation 730 und dem Aufbringprozess einer Siliziumnitrid-Schicht, wie der in den 5 und 6 im Schnitt 300 gezeigten Siliziumnitrid-Auskleidung 500, fort. In einigen Ausführungsformen zeigen die 10A und 10B die Auskleidung 500, die im Schnitt 300 aufgebracht ist, wie jeweils entlang der y- und der x-Achse betrachtet. In einigen Ausführungsformen ist die Siliziumnitrid-Auskleidung 500 bei einer Temperatur zwischen ungefähr 300° C und ungefähr 500° C bei einem Betriebsdruck zwischen ungefähr 10 Torr und ungefähr 30 Torr durch einen konformen Prozess, wie z. B. einen Atomschicht-Aufbringprozess (ALD) bei einer Dicke von ungefähr 5 nm aufgebracht. Wie oben besprochen, ist es erforderlich, dass die Siliziumnitrid-Schicht 500 eine ausreichende Dicke aufweist, um die Sauerstoffdiffusion in die Gate-Struktur 100 zu verhindern. Siliziumnitrid-Auskleidungen, die dünner sind als 5 nm, können die Sauerstoffdiffusion nicht adäquat blockieren, was zu Schwellenwert-Spannungsschwankungen in den Transistoren führen kann. Auf der anderen Seite können die Siliziumnitrid-Auskleidungen, die dicker als 5 nm sind, die Sauerstoffdiffusion ausreichend blockieren, würden jedoch ebenfalls die dielektrische Konstante der Füllstruktur und die Randkapazitanz erhöhen. Wie in den 10A und 10B und zuvor in der isometrischen Ansicht der 5 gezeigt, füllt die Siliziumnitrid-Auskleidung 500 den Schnitt 300 nicht und deckt die freigelegten Seiten der Gate-Struktur 100 ausreichend ab. In einigen Ausführungsformen können Risse oder dünne Teile der Siliziumnitrid-Auskleidung 500 (die z. B. dünner sind als ungefähr 5 nm) zu schwachen Sauerstoffdiffusions-Punkten werden. Beispielhaft und nicht einschränkend können Schwachpunkt-Stellen schwer zu füllende Geometrien sein, wie z. B. Ecken, Ausnehmungen, Spalten und/oder der untere Abschnitt des Schnitts 300. Wenigstens aus diesem Grund ist es wichtig, dass die Siliziumnitrid-Auskleidung 500 mit einem Prozess aufgebracht ist, der konforme Filme produzieren kann, wie z. B. einem ALD-basierten Prozess.
  • Unter Bezugnahme auf 7 fährt das Verfahren 700 mit der Operation 740 und dem Aufbringprozess einer Oxidschicht, wie z. B. der in der isometrischen Ansicht der 5 im Schnitt 300 gezeigten Oxidfüllung 510, fort. In einigen Ausführungsformen zeigen die 11A und 11B die Oxidfüllung, die im Schnitt 300 aufgebracht ist, wie jeweils entlang der y- und der x-Achse betrachtet. In einigen Ausführungsformen ist die Oxidfüllung 510 mit einem plasma-unterstützten Prozess, wie z. B. dem plasma-unterstützen Prozess ALD (PEALD) in einer Dicke aufgebracht, die den Schnitt 300 ausreichend füllt - z. B. ungefähr 25 nm. In einigen Ausführungsformen ist die Oxidfüllung 510 bei einer niedrigeren Temperatur als die Siliziumnitrid-Auskleidung 500 (z. B. zwischen ungefähr 1000 C und ungefähr 300° C) und bei einem höheren Betriebsdruck (z. B. zwischen ungefähr 1000 Torr und ungefähr 5000 Torr) aufgebracht. In einigen Ausführungsformen kann die Aufbringrate der Oxidfüllung 510 primär durch die Leistung angepasst sein, die während des Aufbringens auf das Plasma angewendet ist und die zwischen 15 Watt und 500 Watt beträgt. In einigen Ausführungsformen produziert eine Anordnung mit niedriger Plasmaleistung (z. B. näher an 15 Watt) eine höhere Aufbringrate im Vergleich zu einer Anordnung mit höherer Plasmaleistung (z. B. näher an ungefähr 500 Watt). Die Betriebstemperatur und der Betriebsdruck können ebenfalls zum Anpassen der Aufbringrate der Oxidfüllung 510 verwendet sein; allerdings kann der Grad der mit den vorgenannten Prozessparametern erreichten Anpassung im Vergleich zu der mit der Einstellung der Plasmaleistung erreichten Anpassung begrenzt sein. Mit anderen Worten, die Aufbringrate der Oxidfüllung 510 ist sensibler für die Einstellung der Plasmaleistung als die Betriebstemperatur und/oder den Betriebsdruck. Wie oben unter Bezugnahme auf die 5, 11A und 11B besprochen, formen die Siliziumnitrid-Auskleidung 500 und die Oxidfüllung 510 gemeinsam die Füllstruktur 520. In einigen Ausführungsformen enthält die Oxidfüllung 510 Siliziumoxid (SiO2) mit einer dielektrischen Konstante von ungefähr 3,9 oder ein auf Siliziumoxid basierendes Dielektrikum, wie z. B. Silizium-Oxy-Karbid (SiOC) mit einer dielektrischen Konstante von ungefähr 2.6.
  • In einigen Ausführungsformen kann die Aufbringrate der Oxidfüllung 510 verwendet sein, um eine optionale Furche oder Luftlücke in der Oxidfüllung 510 zu formen. Z. B. können höhere Aufbringraten eine vorzeitige „Verengung“ an der Öffnung des Schnitts 300 formen, was anschließend die Ausgabe von Reagenzien am Boden des Schnitts 300 begrenzt. Infolgedessen „dichtet“ die Oberseite des Schnitts 300 „ab“, bevor der Schnitt 300 mit Oxidfüllung 510 gefüllt wird. Die Wirkung kann durch Ändern der Profilgeometrie des Schnitts 300 - unterstützt oder verschärft werden - z. B. durch Anlegen eines wiederverwendbaren oberen Profils für den Schnitt 300. Beispielhaft und nicht einschränkend kann der für die Bildung des Schnitts 300 verantwortliche Ätzprozess angepasst sein, um die Seitenwände des Schnitts 300, wie im x-Schnitt der 9C gezeigt, mit einer negativen Neigung zu formen. Z. B. ist eine negative Neigung geformt, wenn ein Seitenwandwinkel 0 des Schnitts 300 kleiner ist als ungefähr 90°, sodass die obere Öffnung 300t kürzer ist als die untere Öffnung 300b (z. B. 300t < 300b). In einigen Ausführungsformen entspricht die vorgenannte Profilgeometrie des Schnitts 300 der x-z-Ebene, die in der isometrischen Ansicht der 5 gezeigt wird. Das liegt daran, dass eine Profiländerung in der y-Schnittrichtung - z. B. auf der y-z-Ebene - die Neigung der Seiten der Gate-Struktur 100 beeinflussen würde, was die Zuverlässigkeit und elektrische Leistung der hergestellten Transistoren beeinträchtigen kann. Beispielhaft und nicht einschränkend können die unteren Ecken des Schnitts 300 als Ergebnis des zum Bilden des Schnitts 300 verwendeten Ätzprozesses abgefast (z. B. abgerundet) sein.
  • In einigen Ausführungsformen kann die Aufbringrate der Oxidfüllung 510 allein oder in Kombination mit der Profilgeometrie für den Schnitt 300 verwendet sein, um eine Furche oder eine Luftlücke innerhalb der Oxidfüllung 510 auf gesteuerte und reproduzierbare Weise zu formen. Beispielhaft und nicht einschränkend zeigen die in 6 gezeigte isometrische Ansicht und die in den 12A und 12B gezeigten Querschnittsansichten eine optionale Luftlücke oder Rille 610, die innerhalb einer Oxidfüllung 510 in der Füllstruktur 600 geformt ist. Wie oben besprochen, kann die Luftlücke oder Furche 610 durch Drehen (i) der Aufbringrate der Oxidfüllung 510, (ii) der Profilgeometrie der Öffnung 300 oder (ii) geformt sein. Es ist zu beachten, dass die Position der Furche oder Luftlücke (610) unterhalb der oberen Fläche der Gate-Struktur (100) sein muss, um ein Freilegen der Luftlücke 610 während eines nachfolgenden Ebnungsprozesses zu verhindern. Wie oben besprochen, kann die Luftlücke oder Furche 610 zwischen 0 nm bis ungefähr 3 nm Breite entlang der y-Richtung sein. Breitere Luftlücken oder Furchen (z. B. breiter als ungefähr 3 mm) erhöhen die Wahrscheinlichkeit einer Freilegung der Luftlücke oder Furche 610 während eines nachfolgenden Ebnungsprozesses, was unerwünscht ist.
  • Unter Bezugnahme auf 7 fährt das Verfahren 700 mit der Operation 750 und dem Ebnungsprozess der Füllstruktur 520 oder der Füllstruktur 600, wie jeweils in den 11A-B und 12-A-B gezeigt, fort. In einigen Ausführungsformen enthält das Ebnungsverfahren einen chemisch-mechanischen Polierprozess (CMP), der die Oxidfüllung 510, die Siliziumnitrid-Auskleidung 500 und die harte Maskenschicht 170 von der oberen Fläche jedes Teils der Gate-Struktur 100 entfernt. In einigen Ausführungsformen ist ein oberer Abschnitt der Gate-Struktur 100 während des vorgenannten Ebnungsprozesses ebenfalls entfernt. Mit anderen Worten, die ursprüngliche Höhe der Gate-Struktur 100 kann durch den Ebnungsprozess der Operation 750 gemindert sein. Beispielhaft und nicht einschränkend zeigen die Querschnittsansichten der 13A-B und die isometrische Ansicht der 14 die resultierende Struktur nach dem Ebnungsprozess der Operation 750. In einigen Ausführungsformen können als Ergebnis des Verfahrens 700 mehr als eine diskrete (z. B. nicht verbundene) Luftlücke oder Furche, wie die Luftlücke oder Furche 610, innerhalb der Oxidfüllung 510 geformt sein. Z. B. können zwei oder drei diskrete Luftlücken oder Furchen innerhalb der Oxidfüllung 510 entlang des Schnitts 300 in der x-Richtung geformt sein.
  • Wie oben besprochen, muss die Luftlücke oder Furche 610 angeordnet sein, sodass die Luftlücke oder Furche 610 nicht freigelegt ist, wenn der Ebnungsprozess die Füllstruktur 600 ebnet. Wenn das Ebnungsverfahren die Luftlücke 610 freilegt und öffnet, können Schlämme vom Ebnungsprozess in die Luftlücke eintreten und beginnen, den Fülloxid 510 und die Siliziumnitrid-Auskleidung 500 innerhalb der Füllstruktur 600 zu korrodieren. In diesem Fall wird die Luftlücke 610 im Wesentlichen auf nicht gesteuerte und reproduzierbare Weise geweitet. Wenn der Fülloxid- 510 und die Siliziumnitrid-Auskleidung 500 korrodiert sind, können die Schlämme weiterhin die Gate-Struktur 100 erreichen und damit fortfahren, den dielektrischen Stapel 100a, den Austrittsarbeits-Stapel 100b und die Metallfüllung 100c „anzugreifen“. Zusätzlich dazu kann eine freigelegte Luftlücke 610 unbeabsichtigt mit Material(ien) aus nachfolgenden Aufbringprozessen gefüllt sein, was die Randkapazitanz im Wesentlichen erhöhen und die Zuverlässigkeit des Chips in Frage stellen kann.
  • Die hierin beschriebenen Ausführungsformen sind auf ein Verfahren zum Abschwächen der Randkapazitanzen ausgerichtet, die von strukturierten Gate-Strukturen erzeugt sind. In einigen Ausführungsformen kann die Randkapazitanz durch teilweises Ersetzen des Siliziumnitrid-Isolationsmaterials durch ein niedrigeres k Oxid gemindert sein. In einigen Ausführungsformen kann die Ablagerung von niedrigerem k Oxidoder das Profil des Schnitts angepasst sein, um die Bildung einer Furche oder Luftlücke innerhalb des niedrigeren k Oxids zu ermöglichen, um die effektive dielektrische Konstante der geformten Füllstruktur weiter zu mindern. In einigen Ausführungsformen ist der dielektrische Stapel durch Ablagern zunächst einer Siliziumnitrid-Auskleidung in dem Schnitt, gefolgt von einem Siliziumoxid oder einem siliziumoxidbasierten Dielektrikum geformt, das den Schnitt formt. In einigen Ausführungsformen weist die Siliziumnitrid-Auskleidung eine Dicke von ungefähr 5 nm auf und die Oxidfüllung weist eine Dicke von ungefähr 25 nm oder dicker auf. In einigen Ausführungsformen weist das Siliziumoxid oder das auf Siliziumoxid basierende Füllmaterial eine dielektrische Konstante gleich wie oder kleiner als ungefähr 3,9 auf, die im Wesentlichen die kombinierte dielektrische Konstante der Füllstruktur mindern kann (z. B. diese näher an 3,9 heranzuführen). In einigen Ausführungsformen kann die Aufbringrate der Oxidfüllung über die Plasmaleistung in einem PEALD-Prozess angepasst sein, der zum Ablagern der Oxidfüllung verwendet ist. In einigen Ausführungsformen ist die geformte Furche oder Luftlücke in der Füllstruktur umso größer, als die Aufbringrate der Oxidfüllung hoch ist.
  • In einigen Ausführungsformen enthält eine Halbleiter-Struktur erste Finnenstrukturen und zweite Finnenstrukturen auf einem Substrat; eine erste Gate-Struktur, die auf der ersten Finnenstruktur aufgebracht ist; und eine zweite Gate-Struktur, die von der ersten Gate-Struktur beabstandet ist, die auf den zweiten Finnenstrukturen derart angeordnet ist, dass ein erster Endabschnitt der ersten Gate-Struktur einem zweiten Endabschnitt der zweiten Gate-Struktur gegenüberliegt. Die Halbleiter-Struktur enthält weiterhin eine Füllstruktur, die zwischen dem ersten und dem zweiten Endabschnitt der jeweiligen ersten und der zweiten Gate-Struktur angeordnet ist. Die Füllstruktur enthält eine erste Schicht auf dem ersten und dem zweiten Endabschnitt und eine zweite Schicht mit einer niedrigeren dielektrischen Konstante als die erste Schicht, die einen Raum zwischen der ersten und der zweiten Gate-Struktur ausfüllt.
  • In einigen Ausführungsformen enthält eine Halbleiter-Struktur eine erste Gate-Struktur, die auf ersten Finnenstrukturen über einem Substrat angeordnet ist, und eine zweite Gate-Struktur, die auf zweiten Finnenstrukturen über dem Substrat angeordnet ist, wobei die zweiten Gate-Strukturen von der ersten Gate-Struktur derart beabstandet sind, dass ein erster Endabschnitt der ersten Gate-Struktur einem zweiten Endabschnitt der zweiten Gate-Struktur gegenüberliegt. Die Halbleiter-Struktur enthält weiterhin eine Füllstruktur, die zwischen dem ersten und zweiten Endabschnitt der jeweiligen ersten und der zweiten Gate-Struktur angeordnet ist. Die Füllstruktur enthält eine Nitrid-Auskleidung auf dem ersten und dem zweiten Endabschnitt und eine Oxidfüllung mit einer Furche. Zusätzlich dazu enthält die Halbleiter-Struktur ein dielektrisches Zwischenschicht-Material, das die erste Gate-Struktur, die zweite Gate-Struktur und die Füllstruktur umgibt.
  • In einigen Ausführungsformen enthält ein Verfahren das Bilden einer Gate-Struktur auf Finnenstrukturen, die auf einem Substrat angeordnet sind; das Bilden einer Öffnung in der Gate-Struktur zum Teilen der Gate-Struktur in einen ersten Teil und einen zweiten Teil, wobei der erste Teil und der zweite Teil von der Öffnung voneinander beabstandet sind. Das Verfahren enthält ebenfalls das Bilden einer Füllstruktur in der Öffnung, wobei das Bilden der Füllstruktur das Aufbringen einer Siliziumnitrid-Auskleidung in der Öffnung zum Abdecken der Seitenwand-Flächen der Öffnung und das Aufbringen von Siliziumoxid auf der Siliziumnitrid-Auskleidung enthält.
  • Es ist anzumerken, dass der Teil der Detaillierten Beschreibung und nicht der Teil der Kurzdarstellung der Offenbarung zum Auslegen der Ansprüche zu verwenden ist. Der Teil der Kurzdarstellung der Offenbarung kann eine oder mehrere, aber nicht alle möglichen Ausführungsformen dieser Offenbarung gemäß Betrachtung des (der) Erfinder(s) darlegen und soll damit die hinzugefügten Ansprüche keinesfalls beschränken.
  • Die vorstehende Offenbarung legt Merkmale von mehreren Ausführungsformen derart dar, dass der Fachmann die Gesichtspunkte dieser Offenbarung besser verstehen kann. Dem Fachmann wird klar sein, dass er diese Offenbarung problemlos als eine Grundlage zum Planen oder Abändern anderer Prozesse und Strukturen zum Durchführen derselben Zwecke und/oder zum Erreichen derselben Vorteile der hierin eingeführten Ausführungsformen verwenden kann. Der Fachmann wird ebenfalls feststellen, dass derartige äquivalente Konstruktionen nicht vom Rahmen und Umfang dieser Offenbarung abweichen und dass er verschiedene Änderungen, Ersetzungen und Umbildungen daran vornehmen kann, ohne vom Rahmen und Umfang dieser Offenbarung abzuweichen.

Claims (20)

  1. Halbleiter-Struktur, umfassend: erste Finnenstrukturen und zweite Finnenstrukturen auf einem Substrat; eine erste Gate-Struktur, die auf den ersten Finnenstrukturen angeordnet ist; eine zweite Gate-Struktur, die auf den zweiten Finnenstrukturen angeordnet und von der ersten Gate-Struktur beabstandet ist, wobei ein erster Endabschnitt der ersten Gate-Struktur einem zweiten Endabschnitt der zweiten Gate-Struktur gegenüberliegt; und eine Füllstruktur, die zwischen dem ersten und dem zweiten Endabschnitt der jeweiligen ersten und der zweiten Gate-Struktur angeordnet ist und umfassend: eine erste Schicht auf dem ersten und dem zweiten Endabschnitt; und eine zweite Schicht, die einen Raum zwischen der ersten und der zweiten Gate-Struktur füllt, wobei die zweite Schicht eine niedrigere dielektrische Konstante aufweist als die erste Schicht.
  2. Halbleiterstruktur nach Anspruch 1, wobei die zweite Schicht eine Luftlücke umfasst, die unterhalb der oberen Oberflächen der ersten und der zweiten Gate-Strukturen angeordnet ist.
  3. Halbleiter-Struktur gemäß Anspruch 1 oder 2, wobei eine Breite der Füllstruktur einer Entfernung zwischen der ersten und der zweiten Struktur entspricht.
  4. Halbleiter-Struktur nach Anspruch 3, wobei die Breite der Füllstruktur zwischen ungefähr 18 nm und ungefähr 24 nm beträgt.
  5. Halbleiter-Struktur nach irgendeinem der voranstehenden Ansprüche, wobei die erste Schicht ein stickstoffhaltiges Material umfasst und die zweite Schicht ein Oxidmaterial umfasst.
  6. Halbleiter-Struktur nach irgendeinem der voranstehenden Ansprüche, wobei die erste Schicht dünner ist als die zweite Schicht.
  7. Halbleiter-Struktur nach irgendeinem der voranstehenden Ansprüche, wobei die Füllstruktur parallel zu der ersten und der zweiten Finnenstruktur ist.
  8. Halbleiter-Struktur gemäß irgendeinem der voranstehenden Ansprüche, weiterhin umfassend ein dielektrisches Zwischenschicht-Material, das die erste Gate-Struktur, die zweite Gate-Struktur und die Füllstruktur umgibt.
  9. Halbleiter-Struktur, umfassend: eine erste Gate-Struktur, die auf ersten Finnenstrukturen über einem Substrat angeordnet ist; eine zweite Gate-Struktur, die auf zweiten Finnenstrukturen über dem Substrat angeordnet und von der ersten Gate-Struktur beabstandet ist, wobei ein erster Endabschnitt der ersten Gate-Struktur einem zweiten Endabschnitt der zweiten Gate-Struktur gegenüberliegt; eine Füllstruktur, die zwischen dem ersten und dem zweiten Endabschnitt der jeweiligen ersten und der zweiten Gate-Struktur angeordnet ist und umfassend: eine Nitridauskleidung auf dem ersten und dem zweiten Endabschnitt; und eine Oxidfüllung, umfassend eine Furche; und ein dielektrisches Zwischenschicht-Material, das die erste Gate-Struktur, die zweite Gate-Struktur und die Füllstruktur umgibt.
  10. Halbleiter-Struktur nach Anspruch 9, wobei die oberen Flächen der Füllstruktur, die erste Gate-Struktur und die zweite Gate-Struktur koplanar sind.
  11. Halbleiter-Struktur nach Anspruch 9 der 10, wobei eine Länge der Füllstruktur lotrecht zu einer Länge der ersten und der zweiten Gate-Struktur ist.
  12. Halbleiter-Struktur nach irgendeinem der voranstehenden Ansprüche 9 bis 11, wobei ein Dickenverhältnis zwischen der Nitridauskleidung und der Oxidfüllung zwischen ungefähr 1:5 und ungefähr 1:9 beträgt.
  13. Halbleiter-Struktur nach irgendeinem der voranstehenden Ansprüche 9 bis 12, wobei eine untere Fläche der Füllstruktur unter den unteren Flächen der ersten und der zweiten Finnenstruktur ist.
  14. Verfahren, umfassend: Formen einer Gate-Struktur auf Finnenstrukturen, die auf einem Substrat angeordnet sind; Bilden einer Öffnung in der Gate-Struktur zum Teilen der Gate-Struktur in einen ersten Teil und einen zweiten Teil, wobei der erste und der zweite Teil von der Öffnung voneinander beabstandet sind; und Formen einer Füllstruktur in der Öffnung, wobei das Formen der Füllstruktur umfasst: Aufbringen einer Siliziumnitrid-Auskleidung in der Öffnung zum Abdecken der Seitenwand-Öffnungen der Öffnung; und Aufbringen von Siliziumoxid auf die Siliziumnitrid-Auskleidung.
  15. Verfahren nach Anspruch 14, wobei das Aufbringen der Siliziumnitrid-Auskleidung das konforme Aufbringen der Siliziumnitrid-Auskleidung derart umfasst, dass ein Dickenverhältnis zwischen der Siliziumnitrid-Auskleidung und dem Siliziumoxid zwischen ungefähr 1:5 und ungefähr 1:9 beträgt.
  16. Verfahren nach Anspruch 14 oder 15, wobei das Aufbringen des Siliziumoxids das Aufbringen des Siliziumoxids mit einem plasma-unterstützten Prozess bei einer Aufbringrate umfasst, die durch eine Plasmaleistung des plasma-unterstützten Prozesses anpassbar ist.
  17. Verfahren nach Anspruch 16, wobei das Aufbringen des Siliziumoxids das Füllen der Öffnung mit Siliziumoxid umfasst.
  18. Verfahren nach irgendeinem der voranstehenden Ansprüche 14 bis 17, wobei das Aufbringen des Siliziumoxids das Formen einer Luftlücke in dem Siliziumoxid umfasst.
  19. Verfahren gemäß Anspruch 18, wobei das Formen der Luftlücke das Anpassen einer Aufbringrate des Siliziumoxids umfasst.
  20. Verfahren gemäß irgendeinem der voranstehenden Ansprüche 14 bis 19, wobei das Formen die der Öffnung das Formen einer Öffnung mit Seitenwänden umfasst, die eine negative Neigung entlang einer zur Breite der Gate-Struktur parallelen Ebene aufweisen.
DE102020000871.2A 2019-12-18 2020-02-07 Strukutur zur steuerung der randkapazitanz Pending DE102020000871A1 (de)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US16/718,316 2019-12-18
US16/718,316 US12009266B2 (en) 2019-12-18 2019-12-18 Structure for fringing capacitance control

Publications (1)

Publication Number Publication Date
DE102020000871A1 true DE102020000871A1 (de) 2021-06-24

Family

ID=76205817

Family Applications (1)

Application Number Title Priority Date Filing Date
DE102020000871.2A Pending DE102020000871A1 (de) 2019-12-18 2020-02-07 Strukutur zur steuerung der randkapazitanz

Country Status (5)

Country Link
US (1) US12009266B2 (de)
KR (1) KR102407403B1 (de)
CN (1) CN113013159A (de)
DE (1) DE102020000871A1 (de)
TW (1) TW202125835A (de)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20230197722A1 (en) * 2021-12-21 2023-06-22 Intel Corporation Gate-all-around integrated circuit structures having epitaxial source or drain region lateral isolation

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20160133632A1 (en) * 2014-11-12 2016-05-12 Hong-bae Park Integrated circuit device and method of manufacturing the same
US20170229452A1 (en) * 2016-02-05 2017-08-10 Taiwan Semiconductor Manufacturing Co., Ltd. Fin field effect transistor and method for fabricating the same
US20190363024A1 (en) * 2017-04-26 2019-11-28 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor device with contracted isolation feature
US20190378903A1 (en) * 2018-06-12 2019-12-12 Samsung Electronics Co., Ltd. Semiconductor devices having a gate isolation layer and methods of manufacturing the same

Family Cites Families (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20120025315A (ko) * 2010-09-07 2012-03-15 삼성전자주식회사 반도체 소자 및 그 제조 방법
CN104241249B (zh) * 2013-06-21 2017-03-22 中芯国际集成电路制造(上海)有限公司 硅通孔互连结构及其制作方法
KR102290793B1 (ko) 2014-12-18 2021-08-19 삼성전자주식회사 반도체 장치, 반도체 장치의 패턴 형성 방법 및 반도체 장치의 제조 방법
KR102505242B1 (ko) 2015-07-21 2023-03-06 삼성전자주식회사 반도체 장치 및 그 제조 방법
US9805991B2 (en) * 2015-08-20 2017-10-31 International Business Machines Corporation Strained finFET device fabrication
US9831346B1 (en) 2016-07-27 2017-11-28 GlobalFoundries, Inc. FinFETs with air-gap spacers and methods for forming the same
US10090169B1 (en) * 2017-03-31 2018-10-02 Globalfoundries Inc. Methods of forming integrated circuit structures including opening filled with insulator in metal gate
US9911736B1 (en) 2017-06-14 2018-03-06 Globalfoundries Inc. Method of forming field effect transistors with replacement metal gates and contacts and resulting structure
US10269787B2 (en) * 2017-06-29 2019-04-23 Taiwan Semiconductor Manufacturing Co., Ltd. Metal gate structure cutting process
US10510860B2 (en) 2017-08-29 2019-12-17 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor device and method of manufacturing the same
US10535654B2 (en) 2017-08-30 2020-01-14 Taiwan Semiconductor Manufacturing Co., Ltd. Cut metal gate with slanted sidewalls
US10366915B2 (en) 2017-11-15 2019-07-30 Taiwan Semiconductor Manufacturing Co., Ltd. FinFET devices with embedded air gaps and the fabrication thereof
US10504990B2 (en) 2017-11-21 2019-12-10 Taiwan Semiconductor Manufacturing Co., Ltd. Isolation features and methods of fabricating the same
US10777466B2 (en) * 2017-11-28 2020-09-15 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor Fin cutting process and structures formed thereby
US11462436B2 (en) 2017-11-30 2022-10-04 Intel Corporation Continuous gate and fin spacer for advanced integrated circuit structure fabrication
US10685886B2 (en) * 2017-12-15 2020-06-16 International Business Machines Corporation Fabrication of logic devices and power devices on the same substrate
US10236213B1 (en) 2018-03-12 2019-03-19 Globalfoundries Inc. Gate cut structure with liner spacer and related method
US10679894B2 (en) * 2018-11-09 2020-06-09 Globalfoundries Inc. Airgap spacers formed in conjunction with a late gate cut

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20160133632A1 (en) * 2014-11-12 2016-05-12 Hong-bae Park Integrated circuit device and method of manufacturing the same
US20170229452A1 (en) * 2016-02-05 2017-08-10 Taiwan Semiconductor Manufacturing Co., Ltd. Fin field effect transistor and method for fabricating the same
US20190363024A1 (en) * 2017-04-26 2019-11-28 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor device with contracted isolation feature
US20190378903A1 (en) * 2018-06-12 2019-12-12 Samsung Electronics Co., Ltd. Semiconductor devices having a gate isolation layer and methods of manufacturing the same

Also Published As

Publication number Publication date
US20220367287A1 (en) 2022-11-17
CN113013159A (zh) 2021-06-22
KR20210079163A (ko) 2021-06-29
KR102407403B1 (ko) 2022-06-10
US20210193530A1 (en) 2021-06-24
US12009266B2 (en) 2024-06-11
TW202125835A (zh) 2021-07-01

Similar Documents

Publication Publication Date Title
DE102017117795B4 (de) Fets und verfahren zu deren herstellung
DE102015108690B4 (de) Halbleitervorrichtung, die gratstrukturen umfasst, und herstellungsverfahren
DE102019116739A1 (de) Hochleistungs-mosfet
DE102017124145B4 (de) Verfahren zur Ausbildung von Source-/Drain-Epitaxiegebieten von FinFETs
DE102019118385A1 (de) Halbleitervorrichtung und Verfahren
DE102018124749A1 (de) Strukturen und Verfahren zur Rauschisolation in Halbleitervorrichtungen
DE102017124226B4 (de) Verfahren zum Herstellen einer Halbleitervorrichtung
DE102019102135B4 (de) Verfahren zum herstellen einer halbleitervorrichtung
DE102019116036B4 (de) Halbleitervorrichtung und verfahren
DE102018124741A1 (de) Linerstruktur in dieelektrischer zwischenschichtstruktur für halbleiterbauteile
DE102020114875B4 (de) Finfet-vorrichtung und verfahren
DE102017127692A1 (de) Halbleitervorrichtung und Verfahren
DE102018108176A1 (de) Asymmetrische Source- und Drain-Strukturen in Halbleitervorrichtungen
DE102019118375A1 (de) FinFET-Vorrichtung und Verfahren zum Bilden derselbigen
DE102020119099A1 (de) Halbleitervorrichtung und verfahren
DE102018113168A1 (de) Nicht konforme oxidauskleidung und herstellungsverfahren dafür
DE102017123359B4 (de) Finnen-feldeffekttransistor-bauelement und verfahren
DE102020000871A1 (de) Strukutur zur steuerung der randkapazitanz
DE102017126881A1 (de) FinFET-Strukturen und Verfahren zu ihrer Ausbildung
DE102020120265A1 (de) Bilden von Isolationsregionen zum Trennen von Finnen und Gate-Stapeln
DE102020114655A1 (de) Finnen-feldeffekttransistorvorrichtung mit kontaktstopen mit einspringendem profil
DE102017127658B4 (de) Halbleitervorrichtung und verfahren
DE102019214644B4 (de) Verfahren zu Herstellung einer Finfet-Struktur mit einem einen dielektrischen Streifen umfassenden Gate zur Reduzierung der effektiven Kapazität
DE102020201481A1 (de) Feldeffekttransistoren mit Diffusions-blockierenden Abstandhalterabschnitten
DE102017127770B4 (de) Halbleitervorrichtung und -verfahren

Legal Events

Date Code Title Description
R012 Request for examination validly filed
R016 Response to examination communication