DE102019202718A1 - Dünnes Dual-Folienpackage und Verfahren zum Herstellen desselben - Google Patents

Dünnes Dual-Folienpackage und Verfahren zum Herstellen desselben Download PDF

Info

Publication number
DE102019202718A1
DE102019202718A1 DE102019202718.0A DE102019202718A DE102019202718A1 DE 102019202718 A1 DE102019202718 A1 DE 102019202718A1 DE 102019202718 A DE102019202718 A DE 102019202718A DE 102019202718 A1 DE102019202718 A1 DE 102019202718A1
Authority
DE
Germany
Prior art keywords
film substrate
package
electrically conductive
connection
film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
DE102019202718.0A
Other languages
English (en)
Other versions
DE102019202718B4 (de
Inventor
Robert FAUL
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fraunhofer Gesellschaft zur Forderung der Angewandten Forschung eV
Original Assignee
Fraunhofer Gesellschaft zur Forderung der Angewandten Forschung eV
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fraunhofer Gesellschaft zur Forderung der Angewandten Forschung eV filed Critical Fraunhofer Gesellschaft zur Forderung der Angewandten Forschung eV
Priority to DE102019202718.0A priority Critical patent/DE102019202718B4/de
Priority to US16/804,943 priority patent/US11615996B2/en
Publication of DE102019202718A1 publication Critical patent/DE102019202718A1/de
Application granted granted Critical
Publication of DE102019202718B4 publication Critical patent/DE102019202718B4/de
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49833—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers the chip support structure consisting of a plurality of insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3142—Sealing arrangements between parts, e.g. adhesion promotors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/4985—Flexible insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/552—Protection against radiation, e.g. light or electromagnetic waves
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16227—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16238—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bonding area protruding from the surface of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/83909—Post-treatment of the layer connector or bonding area
    • H01L2224/8393—Reshaping
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/921—Connecting a surface with connectors of different types
    • H01L2224/9212—Sequential connecting processes
    • H01L2224/92122—Sequential connecting processes the first connecting process involving a bump connector
    • H01L2224/92125—Sequential connecting processes the first connecting process involving a bump connector the second connecting process involving a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49838—Geometry or layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1517—Multilayer substrate
    • H01L2924/15192—Resurf arrangement of the internal vias
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3025—Electromagnetic shielding

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Health & Medical Sciences (AREA)
  • Electromagnetism (AREA)
  • Toxicology (AREA)
  • Manufacturing & Machinery (AREA)
  • Geometry (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Structures For Mounting Electric Components On Printed Circuit Boards (AREA)

Abstract

Ein Folienpackage umfasst ein erstes Foliensubstrat mit einer ersten und einer zweiten Hauptoberfläche, ein zweites Foliensubstrat mit einer ersten und einer zweiten Hauptoberfläche, wobei dessen erste Hauptoberfläche der zweiten Hauptoberfläche des ersten Foliensubstrats zugewandt angeordnet ist. Das Folienpackage umfasst zumindest ein elektronisches Bauelement, das zwischen dem ersten Foliensubstrat und dem zweiten Foliensubstrat angeordnet ist, und eine in eine Mehrzahl von ersten Teilbereichen strukturierte erste elektrisch leitfähige Schichtstruktur, die an der zweiten Hauptoberfläche des ersten Foliensubstrats angeordnet ist. Die Mehrzahl der Teilbereiche bedecken die zweite Hauptoberfläche des ersten Foliensubstrats unvollständig. Das zumindest eine elektronische Bauelement umfasst eine Anschlussseite und eine der Anschlussseite gegenüberliegende Seite. Die Anschlussseite ist der zweiten Hauptoberfläche des ersten Foliensubstrats zugewandt. Mindestens ein erstes Bauelement-Anschlusspad und ein zweites Bauelement-Anschlusspad ist angeordnet. Die gegenüberliegende Seite ist dem zweiten Foliensubstrat zugewandt angeordnet. Das erste und zweite Bauelement-Anschlusspad ist jeweils über eine elektrisch leitfähige unlösbare Verbindung oder bedingt lösbare Verbindung mit einem zugeordneten Teilbereich der ersten elektrisch leitfähigen Schichtstruktur elektrisch verbunden. Das Folienpackage weist ferner eine zwischen den Foliensubstraten angeordnete Vergussmasse auf, die das zumindest eine elektronische Bauelement mechanisch kontaktiert, und weist eine Mehrzahl von Package-Pads auf, die über elektrische Pfade mit den Teilbereichen der ersten elektrisch leitfähigen Schichtstruktur kontaktiert sind. Anschlussflächen des zumindest einen elektronischen Bauelements erstrecken sich in einer Referenzebene, wobei eine Projektion des ersten Package-Pads und des zweiten Package-Pads in die Referenzebene lateral benachbart und disjunkt zu der Anschlussfläche sind. Das erste Package-Pad und das zweite Package-Pad sind innerhalb eines Toleranzbereichs in einer planen Fläche parallel zu der Referenzebene angeordnet. Das zumindest eine elektronische Bauelement weist eine Abmessung entlang einer Dickenrichtung auf, die geringer ist als 60 µm, und/oder das erste und/oder das zweite Foliensubstrat weist eine Abmessung entlang Dickenrichtung auf, die geringer ist als 130 µm und/oder die elektrisch leitfähige Schichtstruktur weist eine Abmessung entlang der Dickenrichtung auf, die geringer ist als 20 µm.

Description

  • Die vorliegende Erfindung betrifft ein Folienpackage für ein elektronisches Bauelement und ein Verfahren zum Herstellen eines solchen Folienpackages. Die vorliegende Erfindung bezieht sich insbesondere auf ein dünnes Dual-Folienpackage.
  • Heutzutage ist ein sehr großer Anteil an elektronischen Bauelementen mit SMD-Gehäusen (surface-mounted device; oberflächenmontiertes Bauteil) auf dem Markt verfügbar. Zu den SMD-Gehäusen (packages) existieren Standardisierungen, um die Geometrie der Gehäuse in Breite, Länge und Höhe zu definieren. Des Weiteren werden die Geometrien der elektrischen Kontaktstellen (SMD-Pads) definiert, an denen der Signalpfad von der Systemumgebung (Leiterplatte) zum innenliegenden Chip (Halbleiterbauelement) verläuft.
  • Um Kompatibilität der Signalpfade bei gleichen Funktionalitäten der SMD-Bauelemente von unterschiedlichen Herstellern zu gewährleisten, muss die Reihenfolge und geometrische Lage der SMD-Pads der Standardisierungsdefinition folgen.
  • Eine zweite Evolution bei den Halbleiterbauelementen (Chips) besteht darin, dass die Anzahl der IC-Kontaktstellen (IC = integrated circuit; integrierter Schaltkreis) bzw. IC-Pads teilweise auf über mehrere Hundert pro Chip ansteigt, wobei sich die geometrische Größe der IC-Pads und der Abstand zwischen den IC-Pads verkleinert. Die Summe aus Größe der IC-Pads und deren Abstand wird als Pad-Pitch bezeichnet.
  • Die elektrische Kontaktierung von solchen Halbleiterchips auf kleinstem Raum wird selbst mit modernsten Drahtbondtechnologien schwieriger. Gleichzeitig sind oft immer größere Wärmemengen abzuführen und höhere elektrische Ströme zu übertragen. Zudem bilden Bonddrähte bei steigenden Signalbandbreiten eine Dämpfung oder Veränderung der Signalform, zum Teil in Wechselwirkung mit benachbarten Bonddrähten, deren Lage zueinander durch die feinmechanischen Bondmaschinen nicht toleranzfrei ist.
  • Bekannte SMD-Gehäuse sind in SMD-Bauformen mit Anschlussbeinchen oder ohne Anschlussbeinchen anzutreffen. SMD-Gehäuse ohne Anschlussbeinchen sind dadurch gekennzeichnet, dass die elektrischen Kontaktstellen nicht wesentlich über den Gehäusekörper herausragen.
  • Eine gemeinsame Eigenschaft solcher Gehäuse besteht darin, dass die Gehäusehöhe häufig mehr als 300 µm beträgt und dass keine nennenswerte Biegbarkeit des Gehäuses vorhanden ist.
  • Im Stand der Technik gibt es auch alternative Methoden zu SMD in Form von Wafer Level Packages (z. B. wafer level chip scale package WL-CSP oder fan-out wafer level packages) oder es wird die Integrationsdichte mittels Flip-Chip-Assembly erhöht. Flip-Chip ist ein Sammelbegriff, der zum Ausdruck bringt, dass die Si-Chip-Oberfläche mit den IC-Pads zugewandt zur Substratoberfläche assembliert wird. In einem standardgemäßen SMD-Gehäuse wird die Si-Chip-Oberfläche abgewandt vom Lead-Frame-Substrat assembliert. Bei dem CSP entstehen Bauelemente, deren Draufsicht weitgehend mit der Si-Chip-Fläche identisch ist.
  • Zu den neueren Methoden und Technologien für das Flip-Chip-Assembly gehören eigens für die Montage optimierte Maschinen (Flip-Chip-Bonder) sowie Materialien wie ACA (anisotrop leitfähiger Klebstoff) oder ACF (anisotrop leitfähiger Klebefilm).
  • Es gibt des Weiteren im Stand der Technik Begriffe wie BGA (ball grid array), wobei das Rastermaß von ball zu ball im Bereich von 500 µm liegt. Die Dicke (Höhe) solcher Packages übersteigt die 300-µm-Marke.
  • Wünschenswert wären Packages, die ein Gehäuse bzw. ein Package bereitstellen, dessen Gehäusehöhe auf ein Niveau reduziert ist, das mit standardisierten Gehäusen (etwa SMD- oder QFN-Gehäusen) bisher nicht geboten wird und dennoch die Kompatibilität zu den sonstigen standardisierten Parametern, z. B. gängigen SMD-Standardparametern, aufrechterhalten.
  • Des Weiteren wäre es wünschenswert, ein dünnes Gehäuse bereitzustellen, so dass das Systemsubstrat mitsamt dem darauf montierten Gehäuse eine gewisse Biegsamkeit bzw. Flexibilität aufweist, die besser ist, als dies derzeit bei Systemen mit standardisierten Gehäusen (z. B. SMD- oder QFN-Gehäusen) auf Leiterplatten der Fall ist. Der Begriff „Biegsamkeit“ bezieht sich auf Formveränderungen von planer Fläche zu einer zylindrischen Krümmung, nicht jedoch zu einer kalottenartigen Verformung. Zylindrische Krümmung kommt beispielsweise in Biegespezifikationen von Smart Cards vor.
  • Um der Zielsetzung von dünnen Packages (mit Gesamtdicken von höchstens 350 µm, bevorzugt höchstens 300 µm und weiter bevorzugt von höchstens 200 µm) zu folgen und zudem den Kostenstrukturforderungen der Herstellung im Wettbewerb zu etablierten Packaging-Fabrikationen nahezukommen, sind wenige Prozessschritte, eine effiziente Reihenfolge von Prozessschritten und wenig kostenverursachendes Material erwünscht.
  • Eine weitere Aufgabe ist es, im gesamten Herstellungsablauf Schichten und Strukturen zu vermeiden, die fertigungstechnisch hochspezialisiert sind.
  • Daher werden ein Folienpackage und ein Verfahren zum Herstellen desselben mit den Merkmalen gemäß den unabhängigen Patentansprüchen vorgeschlagen. Ausführungsformen und weitere vorteilhafte Aspekte hiervon sind in den jeweils abhängigen Patentansprüchen definiert.
  • Gemäß einem Ausführungsbeispiel umfasst ein Folienpackage ein erstes Foliensubstrat mit einer ersten Hauptoberfläche und einer gegenüberliegenden zweiten Hauptoberfläche. Ferner ist ein zweites Foliensubstrat mit einer ersten Hauptoberfläche und einer gegenüberliegenden zweiten Hauptoberfläche angeordnet, wobei die erste Hauptoberfläche des zweiten Foliensubstrats der zweiten Hauptoberfläche des ersten Foliensubstrats zugewandt angeordnet ist. Das Folienpackage umfasst zumindest ein elektronisches Bauelement, das zwischen dem ersten Foliensubstrat und dem zweiten Foliensubstrat angeordnet ist, sowie eine in eine Mehrzahl von ersten Teilbereichen strukturierte erste elektrisch leitfähige Schichtstruktur, die an der zweiten Hauptoberfläche des ersten Foliensubstrats angeordnet ist, wobei die Mehrzahl der Teilbereiche die zweite Hauptoberfläche des ersten Foliensubstrats unvollständig bedecken. Das zumindest eine elektronische Bauelement weist eine Anschlussseite und eine der Anschlussseite gegenüberliegende Seite auf, wobei die Anschlussseite der zweiten Hauptoberfläche dem ersten Foliensubstrat zugewandt angeordnet ist und zumindest ein erstes Bauelement-Anschlusspad und ein zweites Bauelement-Anschlusspad aufweist. Die gegenüberliegende Seite ist dem zweiten Foliensubstrat zugewandt angeordnet. Die ersten und zweiten Bauelement-Anschlusspads sind jeweils über eine elektrisch leitfähige unlösbare Verbindung oder bedingt lösbare Verbindung mit einem zugeordneten Teilbereich der ersten elektrisch leitfähigen Schichtstruktur elektrisch verbunden. Das Folienpackage weist ferner eine zwischen dem ersten Foliensubstrat und dem zweiten Foliensubstrat angeordnete Vergussmasse auf, die das erste Foliensubstrat und das zumindest eine elektronische Bauelement mechanisch kontaktiert und gegenüber der Umwelt abgrenzt. Das Folienpackage umfasst eine in eine Mehrzahl von Package-Pads strukturierte zweite elektrisch leitfähige Schichtstruktur, die an der zweiten Hauptoberfläche des zweiten Foliensubstrats angeordnet ist. Die Mehrzahl von Package-Pads bedecken die zweite Hauptoberfläche des zweiten Foliensubstrats unvollständig. Zumindest ein erster elektrisch leitfähiger Pfad ist angeordnet, der mittels einer Durchkontaktierung ein erstes Package-Pad mit einem Teilbereich der ersten elektrisch leitfähigen Schichtstruktur und damit mit dem ersten Bauelement-Anschlusspad elektrisch verbindet. Ein zweiter elektrisch leitfähiger Pfad ist angeordnet, der mittels einer Durchkontaktierung ein zweites Package-Pad mit einem Teilbereich der ersten elektrisch leitfähigen Schichtstruktur und damit dem zweiten Bauelement-Anschlusspad elektrisch verbindet. Die Anschlussfläche des zumindest einen elektronischen Bauelements erstreckt sich in einer Referenzebene. Eine Projektion des ersten Anschluss-Pads und des zweiten Anschluss-Pads in die Referenzebene sind lateral benachbart und disjunkt zu der Anschlussfläche. Das erste Package-Pad und das zweite Package-Pad sind innerhalb eines ersten Toleranzbereichs in einer planen Fläche parallel zu der Referenzebene angeordnet. Das zumindest eine elektronische Bauelement weist eine Abmessung entlang einer Dickenrichtung senkrecht zu der Referenzebene auf, die geringer ist als 60 µm, was eine Biegbarkeit des elektronischen Bauelements bereitstellt. Alternativ oder zusätzlich sind das erste Foliensubstrat und/oder das zweite Foliensubstrat so ausgestaltet, dass eine Abmessung des jeweiligen Foliensubstrats entlang der auf das elektronische Bauelement bezogene Dickenrichtung geringer ist als 130 µm. Alternativ oder zusätzlich weist die erste elektrisch leitfähige Schichtstruktur eine Abmessung entlang der Dickenrichtung auf, die geringer ist als 20 µm.
  • Dadurch wird ein Package ermöglicht, das spezifische Kriterien gängiger Standardisierungen erfüllt und dabei eine deutlich geringere Bauhöhe als derzeit erhältliche Packages aufweist. Dies ist aufgrund der reduzierten Schichtdicken im Schichtaufbau des Packages, und hierbei insbesondere aufgrund des speziellen Substrats in Form der beiden Foliensubstrate realisierbar, wodurch das gesamte Package zudem flexibel ausgestaltet wird.
  • Nachfolgend werden bezugnehmend auf die beiliegenden Zeichnungen bevorzugte Ausführungsbeispiele der vorliegenden Erfindung erläutert. Es zeigen:
    • 1 eine schematische Seitenschnittansicht eines Folienpackages gemäß einem Ausführungsbeispiel;
    • 2 eine schematische Seitenschnittansicht eines Folienpackages gemäß einem Ausführungsbeispiel, bei dem eine äußere Barrierestruktur mit einem elektrisch leitfähigen Teilbereich einer inneren Schichtstruktur mechanisch und elektrisch verbunden ist;
    • 3a eine schematische Seitenschnittansicht eines Folienpackages gemäß einem Ausführungsbeispiel, das eine Mediumöffnung aufweist;
    • 3b eine schematische Seitenschnittansicht eines Folienpackages gemäß einem Ausführungsbeispiel, das gegenüber dem Folienpackage aus 3a zusätzlich eine Materialschicht aufweist, die eine laterale Seitenwand der Mediumöffnung bedeckt;
    • 4 eine schematische Seitenschnittansicht des Folienpackages gemäß einem Ausführungsbeispiel, bei dem ein gehaustes elektronisches Bauelement direkt mit einem Foliensubstrat in Kontakt tritt;
    • 5a-5g schematische Darstellungen eines beispielhaften Verfahrensablauf gemäß einem Ausführungsbeispiel, der beschreibt, wie ein erfindungsgemäßes Folienpackage erzeugbar ist;
    • 6 ein schematisches Ablaufdiagramm eines Verfahrens gemäß einem Ausführungsbeispiel, das dazu verwendet werden kann, um ein Folienpackage herzustellen;
    • 7a eine schematische Aufsicht auf ein Folienpackage gemäß einem Ausführungsbeispiel; und
    • 7b eine schematische Aufsicht auf ein Folienpackage gemäß einem Ausführungsbeispiel, das gegenüber dem Folienpackage aus 7a zusätzlich einen Metallisierungsabschnitt aufweist, der eine nicht mit dem elektronischen Bauelement verbundene elektrisch leitfähige Schicht implementiert.
  • Bevor nachfolgend Ausführungsbeispiele der vorliegenden Erfindung im Detail anhand der Zeichnungen näher erläutert werden, wird darauf hingewiesen, dass identische, funktionsgleiche oder gleichwirkende Elemente, Objekte und/oder Strukturen in den unterschiedlichen Figuren mit den gleichen Bezugszeichen versehen sind, so dass die in unterschiedlichen Ausführungsbeispielen dargestellte Beschreibung dieser Elemente untereinander austauschbar ist bzw. aufeinander angewendet werden kann.
  • Das erfindungsgemäße Folienpackage wird hierin auch als „folienbasiertes Package“ oder „Dual-Folienpackage“ bezeichnet. Außerdem werden die Begriffe „Package“ und „Gehäuse“ hierin synonym verwendet. Der Begriff „dünn“ in Bezug auf das Folienpackage bezieht sich auf Dicken von höchstens 350 µm, vorzugsweise auf Dicken von höchstens 300 µm und weiter bevorzugt auf Dicken von höchstens 200 µm. Die Dicke entspricht einem Schichtdickenaufbau des Folienpackages senkrecht zur Haupterstreckungsrichtung der Foliensubstrate bzw. senkrecht zu den Folienebenen. Substrate mit Schichtdicken von unterhalb von 130 µm werden im Sinne der vorliegenden Beschreibung auch als „Foliensubstrate“ bezeichnet.
  • Erfindungsgemäße Folienpackages umfassen zumindest ein elektronisches Bauelement. Beispielsweise können diese als Halbleiterchip gebildet sein oder diese umfassen. Ausführungsbeispiele beziehen sich auf Chips, die in einem Folienpackage eingebettet sind. Innerhalb der Bezeichnung „Chip“ sind Ausbildungsformen mit Silizium-Material, sonstigen Halbleitersubstraten, Dünnglas oder Folienmaterial zu verstehen. Ausführungsbeispiele sind jedoch nicht hierauf beschränkt. Alternativ oder zusätzlich kann anstelle eines „Chips“ auch ein Folienbauelement angeordnet sein, das optional auch eine sensorische Funktionalität bereitstellen kann. Nicht-limitierende Beispiele für sensorische Funktionen auf einem Foliensubstrat könnten Interdigital-Kondensator-Strukturen, amperometrische Elektroden, Widerstandsmäander, lichtempfindliche, feuchteempfindliche, gassensitive, pH-sensitive Schichten und/oder bioanalytische Schichten sein, wobei auch zusätzliche Funktionen möglich sind. Eine mögliche Foliendicke liegt beispielsweise im Bereich von 25 µm und liegt im Definitionsbereich für die Nomenklatur „dünne Chips“. Da die Fertigungsanforderungen für Strukturen auf dem Folien-Chip anders sein können als die Fertigungsanforderungen für die Package-Herstellung, kann es durchaus sinnvoll sein, ein Folien-Chip in ein Folienpackage einzubetten.
  • Ungeachtet der angestrebten dünnen Ausführung oder geringen Bauhöhe kann es sinnvoll sein, vorerwähnte Halbleiterbauelemente oder Chips in einem Package anzuordnen, um einen Transport, eine Handhabung (handling) und/oder eine Montage zu vereinfachen.
  • 1 zeigt eine schematische Seitenschnittansicht eines Folienpackages 10 gemäß einem Ausführungsbeispiel. Das Folienpackage 10 umfasst ein Foliensubstrat 121 und ein Foliensubstrat 122 , die einander gegenüberliegend angeordnet sind. Die Foliensubstrate 121 und 122 werden als vergleichsweise groß in einer Ausbreitungsebene ausgestaltet verstanden, so dass einander gegenüberliegende Hauptseiten 12A1 und 12B1 des Foliensubstrats 121 und/oder 12A2 und 12B2 des Foliensubstrats 122 eine wesentlich größere Fläche aufweisen als eine Seitenfläche des Foliensubstrats, welches die Hauptseiten 12A1 und 12B1 bzw. 12A2 und 12B2 miteinander verbindet. Ohne dass dies einschränkend verstanden werden soll, können die Hauptoberflächen als Oberseite bzw. Unterseite eines eben ausgelegten Substrats verstanden werden.
  • Die Hauptoberflächen 12B1 und 12A2 sind einander zugewandt angeordnet, jedoch beabstandet zueinander, so dass sich ein Raum zwischen den beiden Hauptoberflächen 12B1 und 12A2 ergibt.
  • Das Folienpackage 10 umfasst ein elektronisches Bauelement 14, das zwischen den Foliensubstraten 121 und 122 angeordnet ist. Bei dem elektronischen Bauelement 14 kann es sich um einen vorangehend erläuterten Chip handeln. Das elektronische Bauelement 14 kann zwei oder mehr Bauelement-Anschlusspads 161 und 162 aufweisen, mittels derer elektrische Potentiale an das elektronische Bauelement 14 anlegbar sind und/oder mittels derer elektrische Potentiale, d. h. Signale, von dem elektronischen Bauelement 14 empfangen oder abgegriffen werden können. Die Bauelement-Anschlusspads 161 und 162 können an einer gleichen Anschlussseite 14A angeordnet sein.
  • Das Folienpackage 10 umfasst eine strukturierte elektrisch leitfähige Schichtstruktur 18 umfassend eine oder mehrere Schichten, die beispielsweise in einen ersten Teilbereich 18a und einen zweiten Teilbereich 18b strukturiert ist, so dass die Teilbereiche 18a und 18b berührungsfrei und höchstens mittelbar über zusätzliche elektrische Verbindungen elektrisch miteinander kontaktiert sind. Dadurch bedecken die Teilbereiche 18a und 18b die Hauptoberfläche 12B1 , an welcher die elektrisch leitfähige Schichtstruktur 18 angeordnet ist, unvollständig.
  • Bevorzugt sind die Teilbereiche 18a und 18b elektrisch isoliert, galvanisch getrennt voneinander oder lediglich über eine in dem elektronischen Bauelement 14 implementierte Schaltung galvanisch miteinander verbunden. Die elektrisch leitfähige Schichtstruktur 18 ist an der Hauptoberfläche 12B1 des Foliensubstrats 121 angeordnet.
  • Die Anschlussseite 14A ist der Hauptoberfläche 12B1 und mithin der elektrisch leitfähigen Schichtstruktur 18 zugewandt angeordnet, so dass eine der Anschlussseite 14A gegenüberliegende Seite 14B des elektronischen Bauelements 14 dem Foliensubstrat 122, genauer gesagt der Hauptoberfläche 12A2 , zugewandt ist.
  • Das Folienpackage 10 umfasst Verbindungen 221 und 222 , wobei jede der Verbindungen 221 und 222 eine elektrisch leitfähige unlösbare oder bedingt lösbare Verbindung zwischen einem zugeordneten Bauelement-Anschlusspad 161 oder 162 und einem zugeordneten Teilbereich 18a oder 18b der elektrisch leitfähigen Schichtstruktur 18 herstellt. Beispielsweise kann eine Metallisierung, etwa als Lötverbindung oder eine Klebeverbindung umfassend ein anisotrop leitfähiger Klebstoff oder eine entsprechende Klebefolie umfassen. Die Verbindungen 221 und/oder 222 können eine Metallisierung umfassen und beispielsweise als Bump-Metallisierung realisiert sein.
  • Alternativ oder zusätzlich kann ein Montage-Material 49 eingesetzt werden, das ebenfalls adhäsive und/oder elektrisch verbindende Eigenschaften aufweisen kann, bspw. orts- und/oder richtungsselektiv. Das bedeutet, dass das Montage-Material auch die Funktion der Verbindungen 221 und/oder 222 erfüllen kann, etwa als anisotrop leitfähiger Klebstoff oder anisotrop leitfähige Klebefolie. Obwohl eine Anordnung der elektrisch leitfähigen Verbindung zwischen dem Bauelement-Anschlusspad und dem zugeordneten Teilbereich mittels eines separaten Objekts, beispielsweise eines Bumps oder Pillars, umgesetzt werden kann, wird darauf hingewiesen, dass das Chip-Montagematerial 49 und das Chip-Kontaktmaterial 22 im Fall einer Verwendung von ACA- oder ACF-Technik ein gemeinsames Materialsystem umfassen, während es im Fall von Stud-Bumps oder Pillar-Technik getrennte Materialien sein können.
  • Durch die Verbindungen 221 und 222 besteht im Folienpackage eine elektrische Signalverbindung zwischen IC-Bump und der Metallisierung der elektrisch leitfähigen Schichtstruktur 18, die vorzugsweise niederohmig dadurch realisiert werden kann, dass im Montageprozess von Chip auf Foliensubstrat 121 zwischen den Oberflächen der Bumps und der Oberfläche der Metallisierung leitfähige Elemente angeordnet sind oder vorhanden sind oder ein direkter niederohmiger Kontakt von Metallisierung und Bump vorliegt. Solche leitfähigen Elemente sind beispielsweise in anisotrop leitfähigen Klebstoffen oder anisotrop leitfähigen Klebefolien vorhanden. In der Architektur des Folienpackages kann die Chip-Oberfläche mit den Bumps derjenigen Oberfläche des Foliensubstrats 121 zugewandt sein, die die elektrisch leitfähige Schichtstruktur 18 aufweist, was eine Flip-Chip-Orientierung entsprechen kann. Dies ermöglicht einen Verzicht auf Anordnung von Bonddrähten. Für den Fall, dass ein direkter niederohmiger Kontakt von Bump zu elektrisch leitfähiger Schicht 18 implementiert wird, können die Elemente 221 und 222 , die zwischen Bump und elektrisch leitfähiger Schichtstruktur angeordnet sind, durch die niederohmige Kontaktstrecke oder den unmittelbaren Kontakt z. B. Pillar und elektrisch leitfähige Schicht ersetzt werden. Als Bump wird eine leitfähige Struktur bezeichnet, die topographisch von der Metallisierung des IC-Pads bis über die Oberfläche IC-Passivierung hinausreicht, so dass also die Bumps in der Größenordnung von z. B. 2, 3 oder 4 µm Topographie auf der IC-Pad-seitigen Oberfläche darstellen. Als Pillar wird eine metallische Struktur bezeichnet, deren laterale Abmessung kleiner als die Fläche eines IC-Pads ist und deren Höhe in der Größenordnung von z. B. 10, 15, 20, 25 oder 30 µm liegen kann.
  • Obwohl das elektronische Bauelement 14 so dargestellt ist, dass es zwei Bauelement-Anschlusspads 161 und 162 umfasst, kann eine andere, insbesondere höhere Anzahl von Bauelement-Anschlusspads realisiert sein. Das bedeutet, die elektrisch leitfähige Schichtstruktur 18 kann in eine Vielzahl von Signalpfaden strukturiert sein, die einen Teil einer jeweiligen elektrischen Verbindung einer Anzahl, insbesondere einer Vielzahl von Bauelement-Anschlusspads zu der elektrisch leitfähigen Schichtstruktur 24, insbesondere Package-Pads, bereitstellen. Eine derartige Anzahl kann zumindest 3, zumindest 5, zumindest 10 oder gar zumindest 20, 50 oder 100 betragen. Die elektrisch leitfähige Schichtstruktur 18 kann eine zumindest gleiche Anzahl von Teilbereichen umfassen, so dass jedes Bauelement-Anschlusspad mit einem Teilbereich verbunden sein kann. Obwohl dies nicht ausschließt, dass mehrere Bauelement-Anschlusspads 16 mit einem gemeinsamen Teilbereich verbunden sind, sehen Ausführungsbeispiele vor, individuell zugeordnete Teilbereiche vorzusehen.
  • An dem Foliensubstrat 122 , genauer gesagt an der Hauptoberfläche 12B2 , ist eine weitere elektrisch leitfähige Schichtstruktur 24 angeordnet, die zumindest für jeden der Teilbereiche 18a und 18b einen korrespondierenden und assoziierten Teilbereich 24a und 24b aufweist. Optional können weitere oder zusätzliche Teilbereiche, etwa der Teilbereich 24c, vorgesehen sein, etwa zur Implementierung zusätzlicher Funktionalitäten, etwa Wärmeabfuhr oder Schirmung. Die Teilbereiche 24a, 24b und 24c können getrennt und beabstandet voneinander sein, so dass die elektrisch leitfähige Schichtstruktur 24 die Hauptoberfläche 12B2 unvollständig bedeckt. Die den Teilbereichen 18a und 18b zugeordneten Teilbereiche 24a und 24b der elektrisch leitfähigen Schichtstruktur 24 können Package-Anschlusspads darstellen, an denen das Package 10 elektrisch kontaktierbar ist.
  • In dem in 1 dargestellten ebenen oder ungekrümmten Zustand können sich die Foliensubstrate 121 und 122 sowie das elektronische Bauelement 14 unabhängig voneinander in einer Ebene parallel zu einer x/y-Ebene im Raum erstrecken. Eine Richtung senkrecht hierzu, beispielsweise eine z-Richtung, kann als Dickenrichtung verstanden werden. Entlang dieser Dickenrichtung z können die Foliensubstrate 121 und 122 Abmessungen d1 bzw. d2 aufweisen. Diese können individuell gewählt sein, können jedoch auch gleich sein. Werte für die Dicken d1 und/oder d2 können beispielsweise kleiner sein als 150 µm, etwa ca. 125 µm, ca. 50 µm oder ca. 25 µm.
  • Ein Abstand zwischen den Foliensubstraten 121 und 122 kann eine zusätzliche Dicke d3 bzw. einen Dickenbeitrag oder eine Dickenkomponente zu einer Gesamtdicke des Folienpackages 10 beitragen. Die Dicke d3 kann so gewählt sein, dass das elektronische Bauelement 14, über die Anschlussseite 14A hinausragende Komponenten der Bauelement-Anschlusspads 161 und 162 , die Verbindungen 22 sowie die elektrisch leitfähige Schichtstruktur 18 mindestens aufgenommen werden kann. So kann beispielsweise eine Dicke d4 des elektronischen Bauelements 14 unterschiedlich sein und beispielsweise Werte von 100 µm oder mehr aufweisen, sofern eine Biegbarkeit des Folienpackages 10 nicht benötigt ist oder nicht gewünscht wird. Alternativ ist es möglich, dass die Dicke d4 beispielsweise einen Wert von weniger als 100 µm beträgt, etwa höchstens 70 µm, höchstens 60 µm oder höchstens 50 µm, was mit abnehmender Dicke d4 eine zunehmende Biegbarkeit des elektronischen Bauelements 14 und mithin des Folienpackages 10 ermöglicht. Die Biegbarkeit bezieht sich auf die Eigenschaft des Folienpackages 10, mit der Biegung beaufschlagt zu werden, ohne dass Einzelkomponenten hiervon, insbesondere das elektronische Bauelement 14, oder das Gesamtpackage 10, Schaden nehmen, selbst wenn eine wiederholte Biegung, etwa fünfmal, zehnmal oder zwanzigmal, erfolgt.
  • Das Folienpackage 10 umfasst eine Vergussmasse 26, die zwischen den Foliensubstraten 121 und 122 angeordnet ist und die das elektronische Bauelement 14 zumindest bereichsweise mechanisch kontaktiert und basierend auf dem mechanischen Kontakt gegenüber der Umwelt abgrenzt. Die Schichtdicke d3 kann dabei so gewählt sein, dass eine Summe von möglicherweise erforderlichen Schichtdicken d4 , d5 für die Überstände der Bauelement-Anschlusspads 161 und/oder 162 da der Verbindungen 22 und d7 der elektrisch leitfähigen Schichtstruktur zumindest kompensiert, optional sogar überkompensiert werden kann, so dass die der Anschlussseite 14A gegenüberliegende Seite 14B des elektronischen Bauelements ebenfalls von der Vergussmasse 26 bedeckt ist, beispielsweise mit einer Dicke von d8 .
  • In realen Ausführungen kann von der dargestellten Bündigkeit abgewichen werden, so dass evtl. keine so exakte Bündigkeit von Package-Pad und Chip-Verguss erhalten wird, etwa weil der Chip-Verguss entlang der Verarbeitung einen Schrumpfungs-Vorgang beinhalten kann oder andere fertigungstechnische Gründe dies bedingen. Konzeptionell steht der Begriff Bündigkeit aber nicht im Widerspruch zu fertigungstechnischen Toleranzen.
  • Die Dicke d7 beträgt beispielsweise weniger als 20 µm, bevorzugt weniger als 19 µm und besonders bevorzugt höchstens 18 µm. Der Abstand d7 beträgt bspw. in etwa 10 µm und kann durch Anordnen des elektrisch leitfähigen Elementes 341 und/oder 342 als weitere Schicht an der elektrisch leitfähigen Schicht 18 auf höhere Werte d7' eingestellt werden, beispielsweise geringer als 20 µm, d. h. d7'<20 µm. Die elektrisch leitfähigen Elemente 341 und/oder 342 können auch ein Teil der Schichtstruktur 18 sein. In anderen Worten kann die Metallisierung der Schichtstruktur 18 in den Figuren quasi aus zwei Schichtdicken bestehen, nämlich d7 und d7', wobei es auch Ausbildungsformen geben könnte, in denen nur eine Schichtdicke vorhanden ist, die so dick sein sollte, dass fertigungstechnisch der Durchkontaktierungsprozess ohne Durchstoßen der Metallisierungsschicht funktioniert.
  • Eine Gesamtdicke dGes kann einen beliebigen, bevorzugt möglichst dünnen Wert aufweisen. Im Sinne von dünnen Packages ist es vorteilhaft, die Gesamtdicke dGes so auszuführen, dass diese einen Wert von höchstens 350 µm, bevorzugt höchstens 250 µm und ferner bevorzugt von höchstens 200 µm aufweist.
  • Das Folienpackage 10 umfasst ferner Durchkontaktierungen oder Vias 321 und 322 , die sich ausgehend von den Package-Pads 24a bzw. 24b durch das Foliensubstrat 122 und zumindest einen Teil der Vergussmasse 26 in Richtung der Teilbereiche 18a und 18b erstrecken. Die Durchkontaktierung 321 und/oder die Durchkontaktierung 322 können eine nachträglich mit einer Metallisierung verfüllte Lochstruktur umfassen. Alternativ oder zusätzlich kann die Durchkontaktierung 321 und/oder 322 als Plugged-Via-Form ausgebildet sein. Materialien, die sich für eine entsprechende Durchkontaktierung anbieten, können beispielsweise ein Kupfermaterial, ein Goldmaterial, ein Silbermaterial, ein anderes Metallmaterial oder eine Legierung mit zumindest einem Metallmaterial umfassen.
  • Optional kann das Via 321 elektrisch und mechanisch mit einem elektrisch leitfähigen Element 341 , das gleichzeitig einen elektrischen und mechanischen Kontakt zu dem Teilbereich 18a herstellt, verbunden sein. In derselben Weise kann optional das Via 322 elektrisch und mechanisch mit dem Teilbereich 18b über ein elektrisch leitfähiges Element 342 verbunden sein. Die elektrisch leitfähigen Elemente 341 und/oder 342 können als zusätzliche Schichtdicke oder Aufdickung der elektrisch leitfähigen Schichtstruktur 18 in einem Bereich des vorgesehenen mechanischen und elektrischen Kontakts mit den Durchkontaktierungen 321 bzw. 322 verstanden werden. Dies ermöglicht eine einfache Herstellung trotz eventuell auftretender Fertigungstoleranzen, indem gewährleistet wird, dass eine möglicherweise nachträgliche Herauslösung des Foliensubstrats 122 und des Vergussmaterials 26 zum Einfügen der Durchkontaktierungen 321 und 322 so ausgeführt wird, dass die Teilbereiche 18a und 18b nicht versehentlich durchdrungen oder durchstoßen werden, was in einer reduzierten Bauteileffizienz oder gar in Defekten münden könnte. Durch Anordnen der elektrisch leitfähigen Elemente 341 und 342 kann zusätzliches Material vorgehalten werden, was dann durch die Herauslösung oder Ablösung auch teilweise wieder entfernt werden kann, ohne die Funktionsfähigkeit der Bauelemente zu gefährden oder zu beeinträchtigen.
  • Eine Abmessung der elektrisch leitfähigen Schichtstruktur 18 im Bereich des Kontakts mit dem elektrischen Pfad oder der elektrischen Durchkontaktierung 321 und/oder 322 kann verglichen mit einer Abmessung entlang der Dickenrichtung z in einem Bereich der Verbindungen 221 und 222 vergrößert sein.
  • Durch die Anwesenheit der Durchkontaktierungen 321 und 322 können elektrische Pfade erhalten werden, die einerseits das Package-Anschlusspad 24a mit dem Teilbereich 18a und über die Verbindung 221 mit dem Bauelement-Anschlusspad 161 verbinden, so dass das Bauelement-Anschlusspad 161 elektrisch an dem Package-Anschlusspad 24a kontaktiert werden kann und andererseits das Package-Anschlusspad 24b mit dem Teilbereich 18b und über die Verbindung 222 mit dem Bauelement-Anschlusspad 162 verbinden, so dass das Bauelement-Anschlusspad 162 elektrisch an dem Package-Anschlusspad 24b kontaktiert werden kann.
  • Durch die Durchkontaktierung 322 kann ein weiterer elektrischer Pfad zwischen dem Bauelement-Anschlusspad 162 über die Verbindung 222 über den Teilbereich 18b hin zu dem Package-Anschlusspad 24b erhalten werden, so dass dort das Bauelement-Anschlusspad 162 elektrisch kontaktierbar ist.
  • Die Anschlussseite 14 bildet einen Teil einer Referenzebene 36, das bedeutet, die Anschlussseite 14A erstreckt sich in der Referenzebene 36. Projektionen der Package-Anschlusspads 24a und 24b in die Referenzebene 36, beispielsweise parallel zu der z-Richtung und/oder entlang einer Oberflächennormalen der Referenzebene 36 sind lateral benachbart und beabstandet zu der Anschlussfläche 14A. Das bedeutet, die Projektionen der Package-Pads 24a und 24b sind lateral benachbart und disjunkt zu der Anschlussfläche 14A. Anders ausgedrückt befinden sich die Package-Pads 24a und 24b neben dem elektrischen Bauelement 14.
  • Die Package-Pads 24a und 24b können gleichzeitig innerhalb eines Toleranzbereichs in einer planen Fläche oder Ebene 38 parallel zu der Referenzebene 46 angeordnet sein. Der Toleranzbereich kann beispielsweise fertigungstechnisch bedingt sein oder eine Beweglichkeit des Packages unterstützen und beispielsweise eine Größenordnung betragen. Das bedeutet, der Toleranzbereich kann sich beispielsweise von 0,1 µm bis 1 um, 0,5 µm bis 5 µm oder 1 µm bis 10 µm oder dergleichen erstrecken. Bevorzugt sind Toleranzbereiche, die eine Obergrenze im einstelligen Mikrometerbereich aufweisen, das bedeutet, kleiner sind als 10 µm. Toleranzen können beispielsweise daher rühren, dass bei einer flexiblen Folienbasis, wie es vorliegend der Fall ist, eine plane, ebene Fläche ohne jegliche Toleranzen kaum möglich ist oder unmöglich ist.
  • Das elektronische Bauelement 14 kann ähnlich einer Flip-Chip-Konfiguration in dem Folienpackage 10 verbaut sein, das bedeutet, die Bauelement-Anschlusspads 161 und 162 können abgewandt von den Package-Pads 24a und 24b angeordnet sein. Da die elektrisch leitfähigen Pfade, die Durchkontaktierungen 321 und 322 sowie optional die elektrisch leitfähigen Elemente 341 und 342 lateral an dem elektronischen Bauelement 14 vorbeilaufen und konfiguriert sind, um ein elektrisches Signal zwischen dem Bauelement-Anschlusspad 161 und dem Package-Pad 24a zu leiten bzw. ein elektrisches Signal zwischen dem Bauelement-Anschlusspad 162 und dem Package-Pad 24b zu leiten, kann das elektronische Bauelement 14 dennoch gut kontaktiert werden.
  • Die Vergussmasse 34 kann den Abstand d3 zwischen den Foliensubstraten 121 und 122 zumindest teilweise einstellen. Das elektronische Bauelement 14 ist bevorzugt vollständig im Bereich des Abstands angeordnet.
  • Das Foliensubstrat 121 und/oder das Foliensubstrat 122 können flexibel ausgebildet sein. Dies ermöglicht, dass das Folienpackage 10 zerstörungsfrei und ohne Beschädigung des elektronischen Bauelements 14 biegbar ist.
  • Ein Biegeradius RB der eindimensionalen Biegung kann mindestens das 100-Fache, mindestens das 150-Fache oder mindestens das 200-Fache größer sein als eine Abmessung des Folienpackages 10 entlang der Dickenrichtung z, das bedeutet, einer Summe aus den Dicken d1 , d2 , d3 , d9 der elektrisch leitfähigen Schicht 24 sowie weitere Schichten, etwa eine Dicke d10 einer an der Hauptoberfläche 12A1 angeordneten Schicht 42, auf die später noch detailliert eingegangen wird.
  • Die Foliensubstrate 121 und/oder 122 können ein flexibles Material aufweisen. Hierfür bieten sich beispielsweise die Verwendung von Polyimid-Schichten, einer Polyethylennaphthalat-Schicht, einer Polyethylenterephthalat-Schicht und einer Polycarbonat-Schicht an.
  • Obwohl das Folienpackage 10 so beschrieben ist, dass lediglich ein einzelnes elektronisches Bauelement 14 angeordnet ist, kann eine Mehrzahl oder Vielzahl elektronischer Bauelemente in dem Folienpackage gleichzeitig eingebettet sein. So können unterschiedliche Funktionalitäten oder ein Mehrfaches einer Funktionalität in unterschiedlich elektronischen Bauelementen implementiert sein.
  • Die Package-Anschlusspads 24a und 24b, insbesondere die Gesamtheit aus implementierten Package-Anschlusspads, kann in einem bestehenden Standardmuster, etwa gemäß einem SMD-Raster oder einem QFN-Raster (Quad-Flat-No-Leads-Raster) angeordnet sein.
  • Zurückkommend auf die Schicht 42, die an der Hauptoberfläche 12A1 des Foliensubstrats 121 angeordnet ist, optional jedoch alternativ oder zusätzlich auch an der Hauptoberfläche 12B2 bzw. einer dem Foliensubstrat 12 angewandten Seite der elektrisch leitfähigen Schichtstruktur 24 angeordnet sein kann oder optional auch abwesend sein kann, kann die Schicht 42 als Barrierestruktur eingesetzt werden, die eine Barriere für Feuchtigkeit und/oder elektromagnetische Strahlung bereitstellt. So kann die Schicht 42 beispielsweise undurchlässig für Feuchtigkeit und/oder Nässe gebildet sein.
  • Alternativ oder zusätzlich kann die Barriereschicht 42 elektrisch niederohmig gebildet sein und eine elektrische Schirmung bereitstellen, wobei hierfür eine elektrische Kontaktierung der Barriereschicht 42 mit einem elektrischen Potential, insbesondere einem Referenzpotential, etwa 0 Volt, oder Masse vorteilhaft ist.
  • 2 zeigt eine schematische Seitenschnittansicht eines Folienpackages 20 gemäß einem Ausführungsbeispiel, das ähnlich aufgebaut sein kann wie das Folienpackage 10. Anders als es für das Folienpackage 10 beschrieben ist, kann die Barrierestruktur 42 mit dem Teilbereich 18b mechanisch und elektrisch verbunden sein. Die Barrierestruktur 42 weist hierfür bevorzugt eine elektrisch niederohmig leitfähige Schicht auf, die elektrisch mit der elektrisch leitfähigen Schichtstruktur 18 verbunden ist, etwa mit einem solchen Teilbereich, der auch mit einem Versorgungspotential des elektronischen Bauelements verbunden ist. Beispielsweise kann an dem mit der Barrierestruktur 42 elektrisch verbundenen Bauelement-Anschlusspad 162 und/oder dem Package-Anschlusspad 24b ein Versorgungspotential des elektronischen Bauelements 14 verbunden sein oder werden, etwa um eine elektrische Schirmung bereitzustellen. Unter elektrisch niederohmig wird im Sinne der vorliegenden Offenbarung eine Größenordnung verstanden, die maximal im einstelligen Bereich von Ohm pro Square liegt, wobei ein Square einem Quadrat als Teil der elektrisch leitfähigen Schicht entspricht.
  • Alternativ oder zusätzlich kann die Barrierestruktur 42 eine Barriereschicht aufweisen, die elektrisch isolierend gebildet ist. Eine derartige Schicht kann beispielsweise die mit dem Teilbereich 18b verbundene Schicht bedecken und zusätzlich zu einer elektrischen Schirmung durch die elektrisch leitfähige Schicht einen Schutz vor weiteren Umwelteinflüssen, etwa Feuchtigkeit, bereitstellen. Eine derartige Schicht kann eine Außenseite des Folienpackages zumindest stellenweise bilden.
  • Unter erneuter Bezugnahme auf die 1 kann eine elektrisch isolierende Schicht auch in Abwesenheit einer elektrisch leitfähigen Schicht der Barrierestruktur 42 angeordnet sein, etwa wenn eine elektrische Kontaktierung mit weiteren Elementen nicht erforderlich oder nicht erwünscht ist.
  • An einer Seite der Hauptoberfläche 12A1 kann alternativ oder zusätzlich zu der Barriereschicht 42 eine Materialschicht 44 angeordnet sein, die beliebig strukturiert und/oder ausgedünnt sein kann, beispielsweise um eine Beschriftung des Folienpackages 20 bereitzustellen. So können einzelne Teilbereiche 44a, 44b und/oder 44c in beliebiger Anzahl erhalten werden, die voneinander beabstandet und/oder durch dünne Restschichten verbunden sind.
  • In anderen Worten zeigt 2 skizzenhaft eine elektrisch leitfähige Verbindung zwischen Deckschicht 42 und Schicht 18. Der skizzierte Ort dieser Verbindung ist variierbar gegenüber der Darstellung. Zudem ist schematisch eine weitere Deckschicht 44 skizziert, die beispielsweise einer Beschriftung entsprechen kann.
  • 3a zeigt eine schematische Seitenschnittansicht eines Folienpackages 30 gemäß einem Ausführungsbeispiel. Gegenüber dem Folienpackage 10 weist das Folienpackage 30 eine Mediumöffnung 46 auf, die das Folienpackage 30 dergestalt öffnet, dass ein festes, flüssiges oder gasförmiges Medium 48 an das elektronische Bauelement 14 heranreichen kann, um mit dem elektronischen Bauelement 14 in Kontakt zu treten. So kann das elektronische Bauelement 14 einen sensorischen Bereich 52 aufweisen, der mittels der Mediumöffnung 46 freigelegt wird. Der sensorische Bereich 52 kann beispielsweise für einen Bestandteil des Mediums 48 für eine Temperatur, für eine Dichte oder für eine sonstige Eigenschaft des Mediums 52 sensitiv sein. Ein weiteres Beispiel für eine sensorische Funktion mit Medienkontakt kann alternativ ein Feuchtesensor-Package oder ein Gassensor oder ein Fluidsensor (Flüssigkeitsanalytik) oder ein medizinischer Sensor. Das elektronische Bauelement 14 kann ausgebildet sein, um zumindest ein Signal an zumindest einem Package-Anschlusspad 24a und 24b auszugeben, das auf der Interaktion des sensorischen Bereichs 52 mit dem Medium 48 basiert.
  • Obwohl das Folienpackage 30 so beschrieben ist, dass der Bereich 52 sensorischer Art ist, sind die hierin beschriebenen Ausführungsbeispiele nicht darauf beschränkt, sondern ermöglichen es alternativ oder zusätzlich, dass in dem Bereich 52 auch ein Aktuator implementiert wird, so dass basierend auf einem an das elektronische Bauelement 14 angelegten Signal eine Beeinflussung des Mediums 48 erfolgt, etwa durch Beleuchtung, Bestrahlung, Erwärmung oder dergleichen.
  • Obwohl das Foliensubstrat 30 so dargestellt ist, dass die Mediumöffnung 46 Teil des Foliensubstrats 121 ist, kann die Mediumöffnung 46 alternativ oder zusätzlich auch in dem Foliensubstrat 122 sowie dem Vergussmaterial 34 implementiert sein.
  • In anderen Worten sind umfangreich Sensorchips bekannt, die man grob einteilen kann in jene sensorischen Funktionen, die keinen Medienkontakt zur Erfassung von Sensorsignalen benötigen oder in jene sensorischen Funktionen, für die ein Medienkontakt notwendig ist. Beispiel für eine sensorische Funktion ohne Medienkontakt ist ein Beschleunigungssensor. Beispiel für eine sensorische Funktion mit Medienkontakt ist ein medizinischer Analysesensor, der mit einem sensorisch zu untersuchenden Serum (Medium) oder mit einem gasförmigen Medium an der Chip-Oberfläche kontaktiert wird, um eine Sensorsignal zu erzeugen. Optische Sensoren können im Kontext von Flex-Folienpackages eine ambivalente Stellung einnehmen, da je nach optischer Transparenz des Folienmaterials ein Kontakt mit dem Medium „optische Strahlung“ mit oder ohne Öffnung 46 im Folienmaterial möglich sein kann.
  • 3b zeigt eine schematische Seitenschnittansicht eines Folienpackages 30' gemäß einem Ausführungsbeispiel, das gegenüber dem Folienpackage 30 zusätzlich eine Materialschicht 47 aufweist, die eine laterale Seitenwand 46A des Foliensubstrats 121 die einen Teil der Medienzugangsöffnung ermöglicht, bedeckt und bspw. das Chip-Montagematerial 49 von dem Sensorischen Bereich 52 trennen kann. Alternativ oder zusätzlich kann die Materialschicht eine physikalische, mechanische und/oder chemische Barriere bereitstellen, um das Vergussmaterial 26, das Foliensubstrat 121 und/oder das Chip-Montagematerial 49 vor dem Medium 48 zu schützen.
  • Ausführungsbeispiele beziehen sich auf eine Medien-Zugangsöffnung 46 im Package, so dass das Medium zur Chip-Oberfläche einen Kontakt in der Weise erlaubt, dass die Wechselwirkung zwischen Medium und Chip zur Erzeugung von Sensorsignalen geeignet ist. Das bedeutet, die Öffnung 46 kann auch in Form eines transparenten Bereichs, der den sensorischen Bereich 52 bedeckt, implementiert sein. In 3a und 3b sind konzeptionelle Anordnungen von Schichten gezeigt. Es ist insbesondere zu berücksichtigen, dass die lateralen geometrischen Verhältnisse (Abmessungen) nicht maßstäblich zu den Schichtdicken abgebildet sind. Die Schichtdicken bei dünnen Packages wären bei einheitlichem Maßstab so gering im Verhältnis zu den lateralen Abmessungen der Chips bzw. Packages, dass die Schichtfolge möglicherweise nur unzulänglich nachvollziehbar wäre. Im Umkehrschluss erscheint in den Figuren das Gebiet, mit dem die Chip-Oberfläche zum Medium in Kontakt stehen kann, lateral zu klein. Die konzeptionelle Anordnung ist aber auch in Details nachvollziehbar.
  • Es ist eine Öffnung 46 im Foliensubstrat ersichtlich, die geeignet größere Abmessungen aufweisen kann, als es der sensorischen Fläche an der Chip-Oberfläche, d. h. dem Bereich 52 entspricht. Als Detail ist skizziert, dass bei der Montage des dünnen Chips an der Kante zur Folien-Substrat-Öffnung 46 eine Anformung des Montagematerials erfolgen kann. Die Aussparung in der Schutzschicht auf der zweiten (äußeren) Oberfläche des Folienmaterials ist beispielhaft geeignet größer als die Öffnung im Foliensubstrat skizziert, nur um zu visualisieren, dass je nach Herstellungsverfahren der Öffnung und der Aussparung in der Schutzschicht keine Kantenbedeckung der Schutzschicht an der Öffnung des Foliensubstrats auftreten kann oder lediglich eine geringe Kantenbedeckung auftritt.
  • Vorteilhaft ist, dass die elektrische Kontaktierung des Folienpackages auf derjenigen Package-Seite erfolgen kann, die der Seite mit Medienkontakt abgewandt ist, was ein Schutz der elektrischen Kontaktierung ermöglicht.
  • 4 zeigt eine schematische Seitenschnittansicht des Folienpackages 40 gemäß einem Ausführungsbeispiel. Anders als in 1, wo sich zwischen den Grenzflächen des elektronischen Bauelements 14 und dem Foliensubstrats 122 das Einbettungsmaterial oder Vergussmaterial 26 befinden kann, kann das elektronische Bauelement 14 auch direkt mit dem Foliensubstrat 122 in Kontakt treten, das bedeutet, die entsprechende Oberfläche des Chips grenzt an die Oberfläche des Bottom-Foliensubstrats an.
  • Ein erster elektrisch leitfähiger Pfad 541 erstreckt sich zwischen dem Package-Anschlusspad 24a und dem elektronischen Bauelement durch die Durchkontaktierung 321 , die elektrisch leitfähige Schichtstruktur 18 in Form des Teilbereichs 18a und optional des elektrisch leitfähigen Elements 341 sowie durch die Verbindung 221 und das Bauelement-Anschluss 161. Ein weiterer elektrisch leitfähiger Pfad 542 erstreckt sich zwischen dem Package-Anschlusspad 24b und dem elektronischen Bauelement 14 über die Durchkontaktierung 322 , die elektrisch leitfähige Schichtstruktur 18 in Form des Teilbereichs 18b sowie des optionalen elektrisch leitfähigen Elements 342 , der Verbindung 222 und des Bauelement-Anschlusspads 162 .
  • In anderen Worten zeigt 4 beispielhaft und stellvertretend für topologische und topographische Ausbildungsformen einen herausgegriffenen Signalpfad 54 in Zusammenhang mit der Schichtenfolge und dem Aneinandergrenzen von Strukturen. Beginnend mit der Chip-Elektronik durchläuft das Signal das IC-Pad inklusive eines Pad-Bump, das topographisch über die Passivierungsebene der Chip-Oberfläche herausragt. Stellvertretend für die verschiedenen möglichen Verbindungstechniken (ACA, ACF, Pillar, Stud-Bump, SLID (solid liquid interdiffusion)) oder Ähnlichem ist ein Verbindungselement zwischen dem Chip und der leitfähigen Schichtstruktur 18 auf dem oberen Foliensubstrat 122 vorhanden, das bedeutet, die Verbindungen 221 und 222 . Die Schicht 18 grenzt einerseits an eine erste Oberfläche des Foliensubstrats und im Signalpfad andererseits an eine leitfähige Schicht, den Elementen 341 und 342 , deren Dicke zu einem wenigstens teilweisen Ausgleich der topographischen Lageverhältnisse der Dicke des/der ultradünnen Chips leisten kann. In einer anderen Ausbildungsform kann diese Schicht, d. h. die Elemente 341 und 342 , nicht vorhanden sein, so dass die Durchkontaktierung seitens des Foliensubstrats 122 an die Schicht 18 bzw. den jeweiligen Teilbereich 18a oder 18b reicht oder grenzt. Der Signalpfad 54 verläuft nun von der Durchkontaktierung zum Package-Pad 24a bzw. 24b, das hier beispielhaft sehr ähnlich mit QFN-Packages sein und weitgehend bis zur Außenkontur des Packages reichen kann. In der Mitte der Package-Pad-Schicht 24 kann unterhalb des elektronischen Bauelements 14 beispielhaft ebenfalls eine leitfähige Schicht angeordnet sein, d. h. der Teilbereich 24c, die je nach Ausbildungsform des dünnen Dual-Folienpackages nicht vorhanden oder vorhanden sein kann. Gegebenenfalls kann diese Schicht auch dazu verwendet werden, um zumindest als Teilfläche dieser Schicht in einem Signalpfad integriert zu sein.
  • Anhand der 5a bis 5g ist beispielhaft ein Verfahrensablauf gezeigt, der beschreibt, wie ein erfindungsgemäßes Folienpackage erzeugbar ist. Das hierdurch erhaltene Folienpackage 50 kann im Wesentlichen dem Folienpackage 10 entsprechen, wobei auf eine zusätzliche Dicke d8 des Vergussmaterials 26 zwischen dem elektronischen Bauelement 14 und dem Foliensubstrat 122 verzichtet ist, das bedeutet d8 = 0. An dem Foliensubstrat 121 kann an der Hauptoberfläche 12A1 die optionale Barrierestruktur 42 umfassend zumindest eine Barriereschicht angeordnet sein. An der Hauptoberfläche 12B1 kann die elektrisch leitfähige Schicht 18 angeordnet sein. Die elektrisch leitfähige Schichtstruktur 18 kann so strukturiert sein, dass Signalpfade separiert, d. h. elektrisch isoliert voneinander, von den IC-Pads resultierend nach außen Richtung Rand des Folienpackages führen. In den Figuren wird beispielhaft eine Anordnung skizziert, bei der die Signalpfade nicht ganz bis zum Package-Rand heranreichen. Die elektrisch leitfähige Schichtstruktur 18 kann sich aus mehreren, eventuell größenordnungsmäßig unterschiedlichen Schichtteilen zusammensetzen, wobei eine Grenzschicht zum Foliensubstrat eine Eigenschaft für gute Haftfestigkeit der elektrisch leitfähigen Schichtstruktur 18 aufweisen kann. Mit größenordnungsmäßig unterschiedlich wird hier beispielsweise eine Relation von 40 nm Haftschicht zu 400 nm oder 4000 nm Dicke der elektrisch leitfähigen Schicht der Schichtstruktur 18 bezeichnet. Solche Relationen können in den Schichteilen der elektrisch leitfähigen Schichtstruktur 18 mehrfach vorkommen.
  • In 5a ist eine schematische Seitenschnittansicht des Foliensubstrats 121 gezeigt, an dessen Hauptoberfläche 12B1 die elektrisch leitfähige Schichtstruktur 18 angeordnet und strukturiert ist. Die elektrisch leitfähige Schichtstruktur 18 kann zumindest eine Schicht aufweisen, die benachbart zu dem ersten Foliensubstrat 121 angeordnet ist und die eine Anhaftung der elektrisch leitfähigen Schichtstruktur 18 an dem Foliensubstrat 121 bereitstellt.
  • Auf dem Foliensubstrat 121 kann hierzu eine elektrisch leitfähige, strukturierte Schicht oder Schichtanordnung erzeugt werden, die relativ dünn ist mit Werten in der Größenordnung von 10 µm. Eine Größenordnung von 10 µm bedeutet in konkreten Ausbildungsformen beispielsweise innerhalb von Toleranzbereichen 4 µm, 5 µm, 6 µm, 7 µm, 8 µm, 9 µm oder ≤ 12 µm und kann den Abstand d7 zumindest teilweise einstellen.
  • Das Folienpackage basiert auf einem Foliensubstrat, wobei die Dicke des Foliensubstrats 121 beispielsweise in etwa 125 µm, in etwa 50 µm, in etwa 25 µm oder weniger als 25 µm betragen kann. Die Relativierung durch in etwa bezieht sich dabei auf Fertigungstoleranzen. Als Folienmaterial kommen Schichten umfassend Polyimid (Pi) oder PEN (Polyethylennaphthalat) oder PET (Polyethylenterephthalat) oder PC (Polycarbonat) oder weitere Materialien sowie Kombinationen hieraus in Betracht. Die Auswahl des Materials kann beispielsweise in Abhängigkeit davon getroffen werden, welche Temperaturen auf die Foliensubstrate einwirken, sowohl bei der Herstellung des Folienpackages als auch im Montageprozess des Folienpackages in einem System. Im Weiteren wirken die Temperaturen aufgrund der Betriebszustände des Folienpackages in der Anwendung, das bedeutet Betriebstemperaturen.
  • 5b zeigt eine schematische Seitenschnittansicht des Foliensubstrats 121 , bei dem auf den Teilbereichen 18a und 18b die elektrisch leitfähigen Elemente 341 und 342 abgeschieden wurden, was beispielsweise durch ortselektive Abscheidung oder durch Abscheidung und anschließender Strukturierung erfolgen kann. Obwohl die Anordnung der Teilbereiche 18a und 18b sowie der elektrisch leitfähigen Elemente 341 und 342 als zwei verschiedene Schritte dargestellt sind, kann eine entsprechende Anordnung auch zumindest gleichzeitig erfolgen, beispielsweise durch eine Abscheidung von Schichten nacheinander und ein gleichzeitiges Herausätzen.
  • In 5c ist das Foliensubstrat 121 dargestellt, wobei das elektronische Bauelement 14 angeordnet ist, und zwar dergestalt, dass die Bauelement-Anschlusspads 161 und 162 über die Verbindungen 221 und 222 mit den Teilbereichen 18a und 18b verbunden sind. Obwohl nur eine Metallisierung im Bereich der Bauelement-Anschlusspads (IC-Pads) dargestellt ist, können gemäß Ausführungsbeispielen elektronische Bauelemente mehr als eine Metallisierungsschicht oder Metallisierung-Layer aufweisen. Die Verbindungen 221 und 222 können sich beispielsweise durch Bump-Metallisierungen realisieren lassen, die die Passivierungsoberfläche des Chips topographisch überragen. Das geometrische Maß, mit dem die Bumps topographisch hervorstehen, hängt von der Technologie ab, mit der die Bumps erzeugt werden. Bei sogenannten UBM-Technologien beträgt die Topographie beispielsweise < 10 µm, bei Pillar-Technologie beispielsweise > 10 µm oder bei Stud-Bump-Technologie beispielsweise > 20 µm. Um die Aufgabenstellung eines dünnen Folienpackages zu realisieren, ergeben sich Vorzüge, wenn für die Bumps-Technologien mit geringen topographischen Maßen verwendet werden.
  • In 5d ist die Anordnung durch das Vergussmaterial 26 ergänzt, wobei das Vergussmaterial 26 beispielsweise eine plane Oberfläche mit der Seite 14B des elektronischen Bauelements 14 bilden kann. An einer dadurch erhaltenen ebenen Fläche mit der Seite 14B kann das Foliensubstrat 122 angeordnet werden und mit dem Foliensubstrat 121 sowie dem Vergussmaterial 26 bzw. dem elektronischen Bauelement 14 einen Stapel bilden. Wie es in Zusammenhang mit der 1 gezeigt ist, kann das Vergussmaterial 26 das elektronische Bauelement 14 nicht nur seitlich bedecken, sondern auch an der Seite 14B, was eine einfache Ausgestaltung einer ebenen Fläche zum Anordnen des Foliensubstrats 122 ermöglicht.
  • 5e zeigt eine schematische Seitenschnittansicht der Folienanordnung, bei der Öffnungen 561 und 562 ausgehend von der Hauptoberfläche 12B2 in Richtung der elektrisch leitfähigen Elemente 341 und 342 erzeugt werden, etwa durch Verwendung eines Stanz-Verfahrens oder eines Ablationsverfahrens. Die elektrisch leitfähigen Elemente 341 und 342 können hierzu Toleranzen des Verfahrens ausgleichen und teilweise abgetragen werden, um eine gute elektrische Kontaktierung zu ermöglichen.
  • 5f zeigt eine schematische Seitenschnittansicht der Struktur, bei der die elektrisch leitfähige Schichtstruktur 24 angeordnet ist. Beispielsweise kann unter Verwendung einer Galvanik-Technik gleichzeitig die elektrisch leitfähige Schichtstruktur 24 und Vias 321 und 322 angeordnet werden, beispielsweise unter Verwendung einer nachgehenden Strukturierung oder durch ortselektive Abscheidung. Dies ermöglicht eine elektrische Kontaktierung der elektrisch leitfähigen Schichtstruktur 24 und/oder der Vias 321 und 322 bereits während der Abscheidung und bezüglich der elektrisch leitfähigen Elemente 341 und 342. Alternativ kann beispielsweise bei Verwendung eines Package-Pad-Stanz-Elements als Via 321 und/oder 322 eine elektrische Verbindungstechnik zur Kontaktierung der elektrisch leitfähigen Elemente 341 und 342 verwendet werden. Wie erwähnt kann diese Verbindung bei Verwenden einer galvanischen Technik infolge dieser Galvanik-Technik entstehen. Wird der Prozess des Erzeugens der Öffnungen 561 und 562 sowie des Anordnens der Vias 321 und 322 präzise genug beherrscht und/oder ausgeführt, kann auf die Anordnung der elektrisch leitfähigen Elemente 341 und 342 verzichtet werden.
  • Durch Anordnen der elektrisch leitfähigen Schichtstruktur mit den Teilbereichen 24a und 24b kann das Foliensubstrat 122 mit einer elektrisch leitfähigen, strukturierten Schicht versehen sein, deren geometrische Anordnung zur Außenkontur des Bauelements hin vorzugsweise mit der Geometrie von Standard-Gehäuse-Padkonfigurationen, beispielsweise SMD oder QFN, übereinstimmen kann. Ein optionales weiteres strukturiertes Gebiet, beispielsweise der Teilbereich 24c, dieser Schicht kann unterhalb des Platzierungsgebiets des oder der Chips zu einer verbesserten Wärmeableitung eingesetzt oder angeordnet werden. Hierbei handelt es sich um eine optionale Ausbildungsform, wobei darauf hingewiesen wird, dass der Teilbereich 24c ein identisches Material wie die Teilbereiche 24a und 24b und/oder die Vias 321 und 322 aufweisen kann, ohne Einschränkungen aber auch aus einem hiervon verschiedenen Material gebildet werden kann, beispielsweise durch einen separaten Schritt der Anordnung.
  • In anderen Worten wird in Wechselwirkung der Chip-Dicke mit der Gesamtanordnung eines ultradünnen Flex-Packages eine weitere elektrisch leitfähige, strukturierte Schicht 24 erzeugt, die die Geometrien der Package-Pads annehmen kann. Diese Schicht 24 kann z. B. in einer additiven Galvanik-Technik erzeugt werden. Die konkrete Ausführung kann duch Konstrukteure abgewandelt werden.
  • 5g zeigt eine schematische Seitenschnittansicht des in 5f erhaltenen Folienpackages 50 in einer gedrehten Ansicht, in der beispielsweise eine Montage des Folienpackages 50 erfolgen kann.
  • Ist das elektronische Bauelement 14 dünn ausgeführt, indem man beispielsweise das Silizium-Material auf weniger als größenordnungsmäßig 50 µm herab abdünnt, kann das Silizium-Material eine gewisse biegbare Eigenschaft aufweisen. Verringert man also die Dicke des Siliziumsubstrats, können Biegebeanspruchungen und Biegeradien so aufeinander abgestimmt werden, dass kein Si-Chip-Bruch auftritt, aber dennoch eine Funktion erreicht wird, die von starren Bauelementen nicht geboten wird. In Anwendungen wie z. B. Smart Cards mit integrierter Elektronik kann diese Funktion wesentlich sein. Die in Zusammenhang mit der Dünnung von Silizium genannte Begrifflichkeit von „weniger als größenordnungsmäßig 50 µm“ kann beispielsweise 60 µm , 50 µm, 40 µm, 30 µm, 15 µm oder sinngemäß ähnlich sein.
  • Die bereits in 5a dargestellte Schicht 42 kann an der äußeren Seite des Foliensubstrats 121 als eine weitere Ausbildungsform des Folienpackages eine äußere Beschichtung implementieren, die durch ihre Barriereeigenschaft gekennzeichnet sein kann. Die Barriereeigenschaft kann gegen äußere Einwirkungen wie Feuchte oder elektromagnetische Strahlung wie beispielsweise Licht wirken. Besteht die Barriereeigenschaft in einer niederohmigen Leitfähigkeit, so kann diese Beschichtung als elektrische Schirmung fungieren, wie es beispielsweise in Zusammenhang mit der 2 beschrieben ist. Dort ist eine beispielhafte Ausführungsform einer elektrischen Verbindung zwischen der äußeren Beschichtung 42 und der Metallisierung 18 dargestellt, die als Via ausgeführt sein kann. Es kann eine Anzahl von einem oder mehreren Vias vorhanden sein, wobei der geometrische Ort so wählbar ist, dass ebendie gewünschte elektrische Verbindung mit einem strukturierten Gebiet in der Schicht 18 entsteht. Die Schicht 42 kann eine oder mehrere Schichtteile aufweisen, wobei leitfähige und/oder isolierende, d. h. nicht leitfähige Schichten vorkommen können. Obwohl die Schicht 42 bereits in 5a angeordnet ist, kann sie auch zu einem beliebigen späteren Zeitpunkt aufgebracht werden.
  • Die Durchkontaktierungen 321 und 322 können beispielsweise als zylindrische Bohrung oder eine Vertiefung ausgestaltet sein oder mit einem anderen Querschnittsprofil realisiert sein. Andere Querschnitte ergeben sich z. B. bei Laserbearbeitung oder einem chemischen/elektrochemischen Prozess, beispielsweise einer Plasma-Ätzung. Bei Durchkontaktierung per Laserbearbeitung kann beispielsweise eine trichterförmige Struktur erhalten werden.
  • Optional kann es wenigstens einen Signalpfad von der optionalen Schicht 42 auf der zweiten Oberfläche des oberen Foliensubstrats 121 zur leitfähigen Schicht 18 geben. Diese Durchkontaktierung ist beispielsweise in 2 dargestellt. Diese elektrische Verbindung ist vorzugsweise mit einem Versorgungspotential verbunden, so dass diese äußere Schicht einer elektrischen Wechselfeldschirmung entspricht.
  • Die äußere Deckschicht auf der zweiten Oberfläche des Top-Foliensubstrats 121 kann sich aus mehreren Schichten zusammensetzen, wobei elektrisch leitfähige oder elektrisch nicht-leitfähige Schichtanteile möglich sind. Vorzugsweise kommen Ausbildungen in Betracht, in denen eine elektrisch nicht-leitfähige Schicht der äußeren Deckschicht die Grenzfläche zur Umwelt bildet.
  • 6 zeigt ein schematisches Ablaufdiagramm eines Verfahrens 600 gemäß einem Ausführungsbeispiel, das dazu verwendet werden kann, um ein Folienpackage herzustellen.
  • In Block 610 erfolgt ein Bereitstellen eines ersten Foliensubstrats, etwa des Foliensubstrats 121 , mit einer ersten Hauptoberfläche und einer gegenüberliegenden zweiten Hauptoberfläche.
  • In Block 620 erfolgt ein Bereitstellen eines zweiten Foliensubstrats mit einer ersten Hauptoberfläche und einer gegenüberliegenden zweiten Hauptoberfläche.
  • In Block 630 erfolgt ein Anordnen zumindest eines elektronischen Bauelements zwischen dem ersten Foliensubstrat und dem zweiten Foliensubstrat, so dass das zumindest eine elektronische Bauelement eine Anschlussseite und eine der Anschlussseite gegenüberliegende Seite aufweist, so dass die Anschlussseite der zweiten Hauptoberfläche des ersten Foliensubstrats zugewandt angeordnet ist und zumindest ein erstes Bauelement-Anschlusspad und ein zweites Bauelement-Anschlusspad aufweist und so dass die gegenüberliegende Seite dem zweiten Foliensubstrat zugewandt angeordnet ist.
  • Ein Block 640 umfasst ein Anordnen einer in eine Mehrzahl von ersten Teilbereichen strukturierten ersten elektrisch leitfähigen Schichtstruktur an der zweiten Hauptoberfläche des ersten Foliensubstrats, so dass die Mehrzahl der Teilbereiche die zweite Hauptoberfläche des ersten Foliensubstrats unvollständig bedecken.
  • Ein Block 650 umfasst ein Verbinden des ersten und zweiten Bauelement-Anschlusspads jeweils über eine elektrisch leitfähige unlösbare Verbindung oder bedingt lösbare Verbindung mit einem zugeordneten Teilbereich der ersten elektrisch leitfähigen Schichtstruktur.
  • Ein Block 660 umfasst ein Anordnen einer Vergussmasse zwischen dem ersten Foliensubstrat und dem zweiten Foliensubstrat, die das erste Foliensubstrat und das zumindest eine elektronische Bauelement kontaktiert und gegenüber der Umwelt abgrenzt.
  • Ein Block 670 umfasst ein Anordnen einer in eine Mehrzahl von Package-Pads strukturierten zweiten elektrisch leitfähigen Schichtstruktur an der zweiten Hauptoberfläche des zweiten Foliensubstrats, so dass die Mehrzahl von Package-Pads die zweite Hauptoberfläche des zweiten Foliensubstrats unvollständig bedecken.
  • Ein Schritt 680 umfasst ein Anordnen zumindest eines ersten elektrisch leitfähigen Pfades, der mittels einer Durchkontaktierung ein erstes Package-Pad mit einem Teilbereich der ersten elektrisch leitfähigen Schichtstruktur und damit mit dem ersten Bauelement-Anschlusspad elektrisch verbindet. Ferner wird ein zweiter elektrisch leitfähiger Pfad angeordnet, der mittels einer Durchkontaktierung ein zweites Package-Pad mit einem Teilbereich der ersten elektrisch leitfähigen Schichtstruktur und damit mit dem zweiten Bauelement-Anschlusspad elektrisch verbindet.
  • Das Verfahren wird so ausgeführt, dass die Anschlussfläche des zumindest einen elektronischen Bauelements in einer Referenzebene sich erstreckend angeordnet ist und eine Projektion des ersten Anschluss-Pads und des zweiten Anschluss-Pads in die Referenzebene lateral benachbart und disjunkt zu der Anschlussfläche ist. Ferner wird das Verfahren so ausgeführt, dass das erste Package-Pad und das zweite Package-Pad innerhalb eines ersten Toleranzbereichs in einer planen Fläche parallel zu der Referenzebene angeordnet sind.
  • Das Verfahren wird so ausgeführt, dass das zumindest eine elektronische Bauelement eine Abmessung einer Dickenrichtung senkrecht zu der Referenzebene aufweist, die geringer ist als 60 µm. Alternativ oder zusätzlich weist das erste Foliensubstrat eine Abmessung entlang der Dickenrichtung auf, die geringer ist als 130 µm. Alternativ oder zusätzlich weist das zweite Foliensubstrat eine Abmessung entlang der Dickenrichtung auf, die geringer ist als 130 µm. Alternativ oder zusätzlich weist die erste elektrisch leitfähige Schichtstruktur eine Abmessung entlang der Dickenrichtung auf, die geringer ist als 20 µm.
  • Ausführungsbeispiele eignen sich insbesondere zur Durchführung des Verfahrens als Rolle-zu-Rolle-Verfahren mittels dem beispielsweise zumindest eines der Foliensubstrate 121 und/oder 122 bereitgestellt werden kann.
  • Die hierin verwendeten Begriffe „leitfähige Schicht“ und „Metallisierung“ unterscheiden sich dadurch, dass eine Metallisierung einen metallischen Werkstoff umfasst, beispielsweise Aluminium, Kupfer, Chrom, Nickel, Gold oder andere Materialien sowie Legierungen daraus. Dahingegen umfasst eine leitfähige Schicht elektrisch endlich niederohmige Partikel in einem Materialverbund, beispielsweise Silberpartikel in einem Pastenmaterial oder mikrometerkleine Kügelchen aus nicht/gering leitfähigem Material mit leitfähiger Oberflächenbeschichtung oder dergleichen. Hierin beschriebene Ausführungsbeispiele umfassen bevorzugt elektrisch leitfähige Schichten, was sich sowohl auf Metallisierungen als auch auf die vorerwähnten niederohmigen Partikel bezieht. Das bedeutet, für beide Materialien ist die elektrisch leitfähige Schicht ein Oberbegriff.
  • Ausführungsbeispiele bieten den Vorteil, dass die als dünne Dual-Folienpackages bezeichneten Ausgestaltungen, insbesondere wenn diese eine Gesamthöhe im Bereich von beispielhaft 100 bis 300 µm aufweisen, dünn ausgeführt sind. Das wenigstens eine Halbleiterbauelement (Chip) ist zwischen zwei Foliensubstraten integriert, so dass einerseits Umwelteinflüsse nur stark reduziert auf das Chip einwirken und andererseits bei funktional gemäßigten Biegebeanspruchungen so wenig mechanische Belastung auf den Chip wirkt, dass kein Chip-Bruch auftritt, das bedeutet, dass dieser vermieden ist. Insgesamt erlaubt das beschriebene dünne Dual-Folienpackage eine gemäßigte Biegung, da ultradünne Halbleiterchips solche Biegungen bruchfrei überstehen. Die Herstellungsabfolge erfordert keine Prozessschritte auf der äußeren Oberfläche des Einbettungsmaterials, was insbesondere ein Vorteil ist, wenn säurehaltige oder basische Prozesschemikalien auf dieses Einbettungsmaterial einwirken. Bei dem hier beschriebenen Folienpackage befindet sich also der Chip zwischen zwei Folien und ist so in einer ersten Weise von Umwelteinflüssen wie Feuchtigkeit, Oxidation oder mechanischer Beschädigung geschützt.
  • 7a zeigt eine schematische Aufsicht auf ein Folienpackage 701 , das auf dem Folienpackage 10 basiert, dessen Ausgestaltung kompatibel mit den weiteren in diesem Zusammenhang beschriebenen Ausgestaltungen ist und das beispielsweise eine Anzahl von 26 Bauelement-Anschlusspads 161 bis 1626 aufweist, die über eine entsprechende Anzahl von Teilbereichen 18a bis 18z und eine entsprechende Anzahl von Durchkontaktierungen mit einer entsprechenden Anzahl von Teilbereichen 24a bis 24z verbunden sind, so dass mit den Teilbereichen 18a bis 18z verbundene Package-Pads kontaktierbar sind. Es wird deutlich, dass eine Package-Außenkontur 58 und/oder eine geometrische Anordnung der Package-Pads beliebig angepasst werden kann. So können standardisierte Geometrien eingestellt werden, etwa unter Berücksichtigung von Package-Pads in Bezug auf die Größe und den Abstand der Pads zueinander. Die Package-Pads können an einer, mehreren oder allen, etwa wie beispielhaft dargestellt an vier Seiten um das Bauelement 14 angeordnet sein. Das Package-Pad kann optional auch mit dem Bauelement 14 unkontaktierte Teilbereiche 24 aufweisen, die dennoch in Übereinstimmung mit dem geometrischen Muster sind, etwa der Teilbereich 24za.
  • Das wenigstens eine, möglicherweise ausgedünnte elektronische Bauelement 14 kann sich in einem zentralen Bereich des Packages befinden. Bei einer Anordnung von mehr als einem elektronischen Bauelement können optional elektrische Verbindungen zwischen den Chips angeordnet sein, möglicherweise ohne eine Verbindung zu Package-Pads. In diesem Fall können Bauelement-Anschlusspads existieren, an denen ortsgleich keine Durchkontaktierung vorhanden ist.
  • Die Chip-Pads können beispielsweise in einem relativ geringen Abstand zum Chip-Rand angeordnet sein, wobei folgende Fälle auftreten können:
    1. a) Die Anzahl der Chip-Pads ist größer als die Anzahl der Package-Pads. Daraus folgt, dass entweder einzelne Chip-Pads keine Verbindung zu Package-Pads haben oder vereinzelt mehr als ein Chip-Pad eine Verbindung zu einem gemeinsamen Package-Pad aufweist;
    2. b) die Anzahl der Chip-Pads ist gleich der Anzahl der Package-Pads. Es kann eine 1 -zu-1 - Zuordnung von Chip-Pads zu Package-Pads vorgenommen werden;
    3. c) die Anzahl der Chip-Pads ist kleiner als die Anzahl der Package-Pads. Daraus folgt, dass Package-Pads ohne Verbindung zu Chip-Pads, Bauelement-Anschlusspads, bleiben, oder mehr als ein Package-Pad eine Verbindung zu einem gemeinsamen Chip-Pad hat.
  • Erfindungsgemäß erfolgt im Bereich der Chip-Pad-Gebiete eine Durchkontaktierung von der Bottom-Metallisierung 24 zur Top-Metallisierung 18.
  • Die Form der Verbindungsleiterbahn kann nach technischen Kriterien, etwa Stromdichte oder dergleichen oder nach freiem Design gestaltet sein. Eine vorteilhafte Ausbildungsform ist, wenn die Metallisierung-Bottom, d. h. elektrisch leitfähige Schicht 16, d. h. dort, wo die Chip-Pads diese Metallisierung kontaktieren, etwas größer ist als die Fläche der Chip-Pads. Falls die Chip-Pads in einem sehr engen Abstand zueinander angeordnet sind, kann die Top-Metallisierung stellenweise keine Überlappung der Chip-Pads haben.
  • 7b zeigt eine schematische Aufsicht auf ein Folienpackage 702 , das gegenüber dem Folienpackage 701 zusätzlich einen Metallisierungsabschnitt 24zb aufweist, der funktionell bspw. dem Teilbereich 24c aus 1 entsprechen kann, d. h., eine nicht mit dem elektronischen Bauelement 14 verbundene elektrisch leitfähige Schicht kann angeordnet sein, etwa zu Kühlzwecken.
  • Obwohl manche Aspekte im Zusammenhang mit einer Vorrichtung beschrieben wurden, versteht es sich, dass diese Aspekte auch eine Beschreibung des entsprechenden Verfahrens darstellen, sodass ein Block oder ein Bauelement einer Vorrichtung auch als ein entsprechender Verfahrensschritt oder als ein Merkmal eines Verfahrensschrittes zu verstehen ist. Analog dazu stellen Aspekte, die im Zusammenhang mit einem oder als ein Verfahrensschritt beschrieben wurden, auch eine Beschreibung eines entsprechenden Blocks oder Details oder Merkmals einer entsprechenden Vorrichtung dar.
  • Die oben beschriebenen Ausführungsbeispiele stellen lediglich eine Veranschaulichung der Prinzipien der vorliegenden Erfindung dar. Es versteht sich, dass Modifikationen und Variationen der hierin beschriebenen Anordnungen und Einzelheiten anderen Fachleuten einleuchten werden. Deshalb ist beabsichtigt, dass die Erfindung lediglich durch den Schutzumfang der nachstehenden Patentansprüche und nicht durch die spezifischen Einzelheiten, die anhand der Beschreibung und der Erläuterung der Ausführungsbeispiele hierin präsentiert wurden, beschränkt sei.

Claims (22)

  1. Folienpackage (10; 20; 30; 30'; 40; 50) mit: einem ersten Foliensubstrat (121) mit einer ersten Hauptoberfläche (12A1) und einer gegenüberliegenden zweiten Hauptoberfläche (12B1); einem zweiten Foliensubstrat (122) mit einer ersten Hauptoberfläche (12A2) und einer gegenüberliegenden zweiten Hauptoberfläche (12B2), wobei die erste Hauptoberfläche (12A2) des zweiten Foliensubstrats (122) der zweiten Hauptoberfläche (12B1) des ersten Foliensubstrats (121) zugewandt angeordnet ist; zumindest einem elektronischen Bauelement (14), das zwischen dem ersten Foliensubstrat (121) und dem zweiten Foliensubstrat (122) angeordnet ist; einer in eine Mehrzahl von ersten Teilbereichen (18a, 18b) strukturierte erste elektrisch leitfähigen Schichtstruktur (18), die an der zweiten Hauptoberfläche (12B1) des ersten Foliensubstrats (122) angeordnet ist, wobei die Mehrzahl der Teilbereiche (18a, 18b) die zweite Hauptoberfläche (12B1) des ersten Foliensubstrats (121) unvollständig bedecken; wobei das zumindest eine elektronische Bauelement (14) eine Anschlussseite (14A) und eine der Anschlussseite (14A) gegenüberliegende Seite (14B) aufweist, wobei die Anschlussseite (14A) der zweiten Hauptoberfläche (12B1) des ersten Foliensubstrats (121) zugewandt angeordnet ist und zumindest ein erstes Bauelement-Anschlusspad (161) und ein zweites Bauelement-Anschlusspad (162) aufweist; und wobei die gegenüberliegende Seite (14B) dem zweiten Foliensubstrat (122) zugewandt angeordnet ist; wobei die ersten und zweiten Bauelement-Anschlusspads (161, 162) jeweils über eine elektrisch leitfähige unlösbare Verbindung oder bedingt lösbare Verbindung (221, 222) mit einem zugeordneten Teilbereich (18a, 18b) der ersten elektrisch leitfähigen Schichtstruktur (18) elektrisch verbunden sind; wobei das Folienpackage ferner eine zwischen dem ersten Foliensubstrat (121) und dem zweiten Foliensubstrat (122) angeordnete Vergussmasse (26) aufweist, die das erste Foliensubtrat (121) und das zumindest eine elektronische Bauelement (14) mechanisch kontaktiert und gegenüber der Umwelt abgrenzt; wobei das Folienpackage ferner eine in eine Mehrzahl von Package-Pads (24a, 24b) strukturierte zweite elektrisch leitfähige Schichtstruktur (24) umfasst, die an der zweiten Hauptoberfläche (12B2) des zweiten Foliensubstrats (122) angeordnet ist, wobei die Mehrzahl von Package-Pads (24a, 24b) die zweite Hauptoberfläche (12B2) des zweiten Foliensubstrats (122) unvollständig bedecken; wobei zumindest ein erster elektrisch leitfähiger Pfad (541) angeordnet ist, der mittels einer Durchkontaktierung (321) ein erstes Package-Pad (24a) mit einem Teilbereich (18a) der ersten elektrisch leitfähigen Schichtstruktur (18) und damit mit dem ersten Bauelement-Anschlusspad (161) elektrisch verbindet; und ein zweiter elektrisch leitfähiger Pfad (542) angeordnet ist, der mittels einer Durchkontaktierung (322) ein zweites Package-Pad (24b) mit einem Teilbereich (18b) der ersten elektrisch leitfähigen Schichtstruktur (18) und damit mit dem zweiten Bauelement-Anschlusspad (162) elektrisch verbindet; wobei sich die Anschlussseite (14A) des zumindest einen elektronischen Bauelements (14) in einer Referenzebene (36) erstreckt und eine Projektion des ersten Package-Pads (24a) und des zweiten Package-Pads (24b) in die Referenzebene (36) lateral benachbart und disjunkt zu der Anschlussfläche (14A) ist; wobei das erste Package-Pad (24a) und das zweite Package-Pad (24b) innerhalb eines ersten Toleranzbereichs in einer planen Fläche parallel zu der Referenzebene (36) angeordnet sind; wobei das zumindest eine elektronische Bauelement (14) eine Abmessung (d4) entlang einer Dickenrichtung (z) senkrecht zu der Referenzebene (36) aufweist, die geringer ist als 60 µm; und/oder wobei das erste Foliensubstrat (121) eine Abmessung (d1) entlang der Dickenrichtung (z) aufweist, die geringer ist als 130 µm; und/oder wobei das zweite Foliensubstrat (122) eine Abmessung (d2) entlang der Dickenrichtung (z) aufweist, die geringer ist als 130 µm; und/oder wobei die erste elektrisch leitfähige Schichtstruktur (18) eine Abmessung (dz) entlang der Dickenrichtung (z) aufweist, die geringer ist als 20 µm.
  2. Folienpackage gemäß Anspruch 1, bei dem der erste elektrisch leitfähige Pfad (541) lateral an dem zumindest einen elektronischen Bauelement (14) vorbeiläuft und konfiguriert ist, um ein elektrisches Signal zwischen dem ersten Bauelement-Anschlusspad (161) und dem ersten Package-Pad (24a) zu leiten; und der zweite elektrisch leitfähige Pfad lateral an dem zumindest einen elektronischen Bauelement (14) vorbeiläuft, und konfiguriert ist, um ein elektrisches Signal zwischen dem zweiten Bauelement-Anschlusspad (162) und dem zweiten Package-Pad (24b) zu leiten.
  3. Folienpackage gemäß Anspruch 1 oder 2, bei dem das Vergussmaterial (26) einen Abstand (d3) zwischen dem ersten Foliensubstrat (121) und dem zweiten Foliensubstrat (122) zumindest teilweise einstellt, wobei das zumindest eine elektronische Bauelement (14) in einem Bereich des Abstands (d3) vollständig angeordnet ist.
  4. Folienpackage gemäß einem der vorangehenden Ansprüche, bei der das zumindest eine elektronische Bauelement (14) ausgebildet ist, um eine Sensor-Funktionalität basierend auf einer Kontaktierung mit einem Medium (48) bereitzustellen, wobei das erste oder zweite Foliensubstrat (121, 122) eine Mediumöffnung (46) aufweist, die ausgebildet ist, um den Kontakt zwischen dem zumindest einen elektronischen Bauelement (14) und dem Medium (48) bereitzustellen.
  5. Folienpackage gemäß einem der vorangehenden Ansprüche, wobei die elektrisch leitfähige unlösbare Verbindung oder bedingt lösbare Verbindung (221, 222) eine Lötverbindung ist oder eine Klebeverbindung umfassend einen anisotrop elektrisch leitfähigen Klebstoff ist.
  6. Folienpackage gemäß einem der vorangehenden Ansprüche, wobei das erste Foliensubstrat (121) und/oder das zweite Foliensubstrat (122) flexibel ist, so dass das Folienpackage zerstörungsfrei, und insbesondere ohne Beschädigung des zumindest einen elektronischen Bauelements, biegbar ist, wobei ein Biegeradius RB um mindestens das 100-fache größer ist als eine Abmessung (d1, d2) des Folienpackages entlang der Dickenrichtung (z).
  7. Folienpackage gemäß einem der vorangehenden Ansprüche, wobei das erste Foliensubstrat (121) und/oder das zweite Foliensubstrat (122) zumindest eines aus einer Polyimid-Schicht, einer Polyethylennaphthalat-Schicht, einer Polyethylenterephthalat-Schicht und einer Polycarbonat-Schicht umfasst.
  8. Folienpackage gemäß einem der vorangehenden Ansprüche, bei der die erste elektrisch leitfähige Schichtstruktur (18) in eine Vielzahl von Signalpfaden strukturiert ist, die einen Teil einer elektrischen Verbindung einer Vielzahl von Bauelement-Anschlusspads (161, 162) des zumindest einen elektronischen Bauelementes (14) zu der zweiten elektrisch leitfähigen Schichtstruktur (24) bereitstellen.
  9. Folienpackage gemäß einem der vorangehenden Ansprüche, bei der die erste elektrisch leitfähige Schichtstruktur (18) zumindest eine Schicht aufweist, die benachbart zu dem ersten Foliensubstrat (121) angeordnet ist und die eine Anhaftung der ersten elektrisch leitfähigen Schichtstruktur (18) an dem ersten Foliensubstrat (121) bereitstellt.
  10. Folienpackage gemäß einem der vorangehenden Ansprüche, bei dem die Abmessung (d7) der ersten leitfähigen Schichtstruktur (18) im Bereich des Kontakts mit einem elektrischen Pfad (32) eine verglichen mit einem Bereich der elektrisch unlösbaren oder bedingt lösbaren Verbindung (22) eine größere Abmessung (d7') entlang der Dickenrichtung (z) aufweist.
  11. Folienpackage gemäß einem der vorangehenden Ansprüche, bei dem der erste elektrisch leitfähige Pfad (541) und/oder der zweite elektrisch leitfähige Pfad (542) von dem zweiten Foliensubstrat (122) ausgehend in einer Plugged-Via-Form ausgebildet ist.
  12. Folienpackage gemäß einem der vorangehenden Ansprüche, mit einer Barrierestruktur (42), die an der ersten Hauptoberfläche (12A1) des ersten Foliensubstrats (121) und/oder der zweiten Hauptoberfläche (1282) des zweiten Foliensubstrats (122) angeordnet ist und eine Barriere für Feuchtigkeit und/oder elektromagnetische Strahlung bereitstellt.
  13. Folienpackage gemäß Anspruch 12, bei dem die Barrierestruktur (42) eine erste Barriereschicht aufweist, die elektrisch niederohmig gebildet ist und eine elektrische Schirmung bereitstellt.
  14. Folienpackage gemäß Anspruch 13, bei dem die erste Barriereschicht elektrisch niederohmig mit einem Versorgungspotential des zumindest einen elektronischen Bauelements (14) oder mit einem Package-Pad (24a, 24b) verbunden ist.
  15. Folienpackage gemäß Anspruch 12 bis 14, bei dem eine erste Barriereschicht der Barrierestruktur elektrisch niederohmig mit der elektrisch leitfähigen Schichtstruktur (18) verbunden ist.
  16. Folienpackage gemäß einem der Ansprüche 12 bis 15, bei dem die Barrierestruktur (42) eine zweite Barriereschicht aufweist, die elektrisch isolierend gebildet ist.
  17. Folienpackage gemäß Anspruch 16, bei dem die zweite Barriereschicht eine Außenseite des Folienpackages zumindest stellenweise bildet.
  18. Folienpackage gemäß einem der vorangehenden Ansprüche, bei dem die Package-Pads (24a, 24b) in einem SMD-Raster oder QFN-Raster angeordnet sind.
  19. Folienpackage gemäß einem der vorangehenden Ansprüche ferner umfassend eine Materialschicht (44) auf der Seite der ersten Hauptoberfläche (12A1) des ersten Foliensubstrats (121) oder auf der Seite der zweiten Hauptoberfläche (12B2) des zweiten Foliensubstrats (122), die eine Beschriftung des Folienpackages bereitstellt.
  20. Folienpackage gemäß einem der vorangehenden Ansprüche, das eine Gesamtdicke (dGes) von höchstens 350 µm aufweist.
  21. Verfahren zum Herstellen eines Folienpackages mit folgenden Schritten: Bereitstellen (610) eines ersten Foliensubstrats mit einer ersten Hauptoberfläche und einer gegenüberliegenden zweiten Hauptoberfläche; Bereitstellen (620) eines zweiten Foliensubstrats mit einer ersten Hauptoberfläche und einer gegenüberliegenden zweiten Hauptoberfläche; Anordnen (630) zumindest eines elektronischen Bauelements, zwischen dem ersten Foliensubstrat und dem zweiten Foliensubstrat; so dass das zumindest eine elektronische Bauelement eine Anschlussseite und eine der Anschlussseite gegenüberliegende Seite aufweist, so dass die Anschlussseite der zweiten Hauptoberfläche des ersten Foliensubstrats zugewandt angeordnet ist und zumindest ein erstes Bauelement-Anschlusspad und ein zweites Bauelement-Anschlusspad aufweist; und so dass die gegenüberliegende Seite dem zweiten Foliensubstrat zugewandt angeordnet ist; Anordnen (640) einer in eine Mehrzahl von ersten Teilbereichen strukturierten ersten elektrisch leitfähigen Schichtstruktur an der zweiten Hauptoberfläche des ersten Foliensubstrats, so dass die Mehrzahl der Teilbereiche die zweite Hauptoberfläche des ersten Foliensubstrats unvollständig bedecken; Verbinden (650) des ersten und zweiten Bauelement-Anschlusspads jeweils über eine elektrisch leitfähige unlösbare Verbindung oder bedingt lösbare Verbindung mit einem zugeordneten Teilbereich der ersten elektrisch leitfähigen Schichtstruktur; Anordnen (660) einer Vergussmasse zwischen dem ersten Foliensubstrat und dem zweiten Foliensubstrat, die das erste Foliensubtrat und das zumindest eine elektronische Bauelement kontaktiert und gegenüber der Umwelt abgrenzt; Anordnen (670) einer in eine Mehrzahl von Package-Pads strukturierten zweiten elektrisch leitfähigen Schichtstruktur an der zweiten Hauptoberfläche des zweiten Foliensubstrats, so dass die Mehrzahl von Package-Pads die zweite Hauptoberfläche des zweiten Foliensubstrats unvollständig bedecken; Anordnen (680) zumindest eines ersten elektrisch leitfähigen Pfades, der mittels einer Durchkontaktierung ein erstes Package-Pad mit einem Teilbereich der ersten elektrisch leitfähigen Schichtstruktur und damit mit dem ersten Bauelement-Anschlusspad elektrisch verbindet; und eines zweiten elektrisch leitfähigen Pfades, der mittels einer Durchkontaktierung ein zweites Package-Pad mit einem Teilbereich der ersten elektrisch leitfähigen Schichtstruktur und damit mit dem zweiten Bauelement-Anschlusspad elektrisch verbindet; so dass sich die Anschlussfläche des zumindest einen elektronischen Bauelements in einer Referenzebene erstreckt und eine Projektion des ersten Anschluss-Pads und des zweiten Anschluss-Pads in die Referenzebene lateral benachbart und disjunkt zu der Anschlussfläche ist; so dass das erste Package-Pad und das zweite Package-Pad innerhalb eines ersten Toleranzbereichs in einer planen Fläche parallel zu der Referenzebene angeordnet sind; so dass das zumindest eine elektronische Bauelement eine Abmessung entlang einer Dickenrichtung senkrecht zu der Referenzebene aufweist, die geringer ist als 60 µm; und/oder so dass das erste Foliensubstrat eine Abmessung entlang der Dickenrichtung aufweist, die geringer ist als 130 µm; und/oder so dass das zweite Foliensubstrat eine Abmessung entlang der Dickenrichtung aufweist, die geringer ist als 130 µm; und/oder so dass die erste elektrisch leitfähige Schichtstruktur eine Abmessung entlang der Dickenrichtung aufweist, die geringer ist als 20 µm.
  22. Verfahren gemäß Anspruch 21, das als Rolle-zu-Rolle-Verfahren ausgeführt wird.
DE102019202718.0A 2019-02-28 2019-02-28 Dünnes Dual-Folienpackage und Verfahren zum Herstellen desselben Active DE102019202718B4 (de)

Priority Applications (2)

Application Number Priority Date Filing Date Title
DE102019202718.0A DE102019202718B4 (de) 2019-02-28 2019-02-28 Dünnes Dual-Folienpackage und Verfahren zum Herstellen desselben
US16/804,943 US11615996B2 (en) 2019-02-28 2020-02-28 Thin dual foil package including multiple foil substrates

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE102019202718.0A DE102019202718B4 (de) 2019-02-28 2019-02-28 Dünnes Dual-Folienpackage und Verfahren zum Herstellen desselben

Publications (2)

Publication Number Publication Date
DE102019202718A1 true DE102019202718A1 (de) 2020-09-03
DE102019202718B4 DE102019202718B4 (de) 2020-12-24

Family

ID=72046188

Family Applications (1)

Application Number Title Priority Date Filing Date
DE102019202718.0A Active DE102019202718B4 (de) 2019-02-28 2019-02-28 Dünnes Dual-Folienpackage und Verfahren zum Herstellen desselben

Country Status (2)

Country Link
US (1) US11615996B2 (de)
DE (1) DE102019202718B4 (de)

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP1028463A1 (de) * 1999-01-18 2000-08-16 Kabushiki Kaisha Toshiba Flexibles Gehäuse mit sehr dünnem Halbleiterchip, Modul und Multichip-Modul aus dem Gehäuse zusammengebaut und Herstellungsverfahren
US20030035275A1 (en) * 2000-05-25 2003-02-20 Kopf Dale R. Device and method for interstitial components in a printed circuit board
US20120091594A1 (en) * 2010-10-18 2012-04-19 Christof Landesberger Method of Producing a Chip Package, and Chip Package

Family Cites Families (51)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0770681B2 (ja) 1990-03-29 1995-07-31 三洋電機株式会社 混成集積回路装置
DE19500655B4 (de) 1995-01-12 2004-02-12 Fraunhofer-Gesellschaft zur Förderung der angewandten Forschung e.V. Chipträger-Anordnung zur Herstellung einer Chip-Gehäusung
DE19542883C2 (de) 1995-02-02 2002-01-17 Fraunhofer Ges Forschung Chip-Gehäusung sowie Verfahren zur Herstellung einer Chip-Gehäusung
JPH09148484A (ja) 1995-11-27 1997-06-06 Fujitsu Ltd 半導体装置及びその製造方法
US6492203B1 (en) 1997-04-30 2002-12-10 Hitachi Chemical Company, Ltd. Semiconductor device and method of fabrication thereof
US6617193B1 (en) 1997-04-30 2003-09-09 Hitachi Chemical Company, Ltd. Semiconductor device, semiconductor device substrate, and methods of fabricating the same
JPH11161760A (ja) 1997-11-26 1999-06-18 Hitachi Ltd 薄型電子回路部品及びその製造方法及びその製造装置
US6154366A (en) 1999-11-23 2000-11-28 Intel Corporation Structures and processes for fabricating moisture resistant chip-on-flex packages
JP4078776B2 (ja) 1999-12-28 2008-04-23 ソニー株式会社 半導体素子の接続方法及び半導体装置
JP3585216B2 (ja) 2000-04-04 2004-11-04 シャープ株式会社 反射型フォトインタラプタ
US20020121707A1 (en) 2001-02-27 2002-09-05 Chippac, Inc. Super-thin high speed flip chip package
DE10122324A1 (de) 2001-05-08 2002-11-14 Philips Corp Intellectual Pty Flexible integrierte monolithische Schaltung
JP4173346B2 (ja) 2001-12-14 2008-10-29 株式会社ルネサステクノロジ 半導体装置
US6784525B2 (en) 2002-10-29 2004-08-31 Micron Technology, Inc. Semiconductor component having multi layered leadframe
JP4056854B2 (ja) 2002-11-05 2008-03-05 新光電気工業株式会社 半導体装置の製造方法
DE10355925B4 (de) 2003-11-29 2006-07-06 Semikron Elektronik Gmbh & Co. Kg Leistungshalbleitermodul und Verfahren seiner Herstellung
US20060138626A1 (en) 2004-12-29 2006-06-29 Tessera, Inc. Microelectronic packages using a ceramic substrate having a window and a conductive surface region
US9299634B2 (en) 2006-05-16 2016-03-29 Broadcom Corporation Method and apparatus for cooling semiconductor device hot blocks and large scale integrated circuit (IC) using integrated interposer for IC packages
KR20080020858A (ko) 2006-09-01 2008-03-06 삼성전자주식회사 칩 필름 패키지 및 이를 포함하는 디스플레이 패널어셈블리
DE102006044525B3 (de) 2006-09-21 2008-01-31 Fraunhofer-Gesellschaft zur Förderung der angewandten Forschung e.V. Verfahren zur Herstellung von gemeinsam bereitstellbaren flexiblen integrierten Schaltkreisen
US7800916B2 (en) 2007-04-09 2010-09-21 Endicott Interconnect Technologies, Inc. Circuitized substrate with internal stacked semiconductor chips, method of making same, electrical assembly utilizing same and information handling system utilizing same
DE102007044620A1 (de) 2007-09-19 2009-04-16 Semikron Elektronik Gmbh & Co. Kg Anordnung mit einer Verbindungseinrichtung und mindestens einem Halbleiterbauelement
US7847387B2 (en) * 2007-11-16 2010-12-07 Infineon Technologies Ag Electrical device and method
TWI387407B (zh) 2009-06-10 2013-02-21 Htc Corp 軟式印刷電路板其及組成方法
JP5581519B2 (ja) 2009-12-04 2014-09-03 新光電気工業株式会社 半導体パッケージとその製造方法
US8604614B2 (en) * 2010-03-26 2013-12-10 Samsung Electronics Co., Ltd. Semiconductor packages having warpage compensation
US9112272B2 (en) 2010-08-12 2015-08-18 Feinics Amatech Teoranta Antenna modules for dual interface smart cards, booster antenna configurations, and methods
US20120168920A1 (en) 2010-12-30 2012-07-05 Stmicroelectronics, Inc. Leadless semiconductor package and method of manufacture
JP2013030593A (ja) * 2011-07-28 2013-02-07 J Devices:Kk 半導体装置、該半導体装置を垂直に積層した半導体モジュール構造及びその製造方法
US9030022B2 (en) * 2011-10-24 2015-05-12 Taiwan Semiconductor Manufacturing Company, Ltd. Packages and methods for forming the same
US9018742B2 (en) 2012-01-19 2015-04-28 Infineon Technologies Ag Electronic device and a method for fabricating an electronic device
US20130313727A1 (en) * 2012-05-23 2013-11-28 Eng Huat Goh Multi-stacked bbul package
US9196504B2 (en) 2012-07-03 2015-11-24 Utac Dongguan Ltd. Thermal leadless array package with die attach pad locking feature
DE102012214411B4 (de) 2012-08-14 2022-05-25 Osram Oled Gmbh Vorrichtung und verfahren zum herstellen hermetisch dichter kavitäten
US9825209B2 (en) 2012-12-21 2017-11-21 Panasonic Intellectual Property Management Co., Ltd. Electronic component package and method for manufacturing the same
US9305874B2 (en) 2014-04-13 2016-04-05 Infineon Technologies Ag Baseplate for an electronic module and method of manufacturing the same
DE102014208958A1 (de) 2014-05-12 2015-11-12 Osram Opto Semiconductors Gmbh Oberflächenmontierbares optoelektronisches Bauelement und Verfahren zum Herstellen eines oberflächenmontierbaren optoelektronischen Bauelements
DE102014208960A1 (de) 2014-05-12 2015-11-12 Osram Opto Semiconductors Gmbh Oberflächenmontierbares optoelektronisches Bauelement und Verfahren zum Herstellen eines oberflächenmontierbaren optoelektronischen Bauelements
TWI564145B (zh) * 2015-06-17 2017-01-01 長興材料工業股份有限公司 金屬被覆積層板及其製造方法
DE102015116081A1 (de) 2015-09-23 2017-03-23 Infineon Technologies Ag Elektronisches Sensorbauelement mit einem Flip-Chip-montierten Halbleiterchip und einem Substrat mit einer Öffnung
US9966652B2 (en) 2015-11-03 2018-05-08 Amkor Technology, Inc. Packaged electronic device having integrated antenna and locking structure
HUE045755T2 (hu) 2015-12-04 2020-01-28 Smartflex Tech Pte Ltd Eljárás integrált áramköri flip-chipek beágyazására
US10411329B2 (en) 2016-01-20 2019-09-10 Apple Inc. Packaged devices with antennas
US11195787B2 (en) 2016-02-17 2021-12-07 Infineon Technologies Ag Semiconductor device including an antenna
US10163812B2 (en) 2016-10-19 2018-12-25 Infineon Technologies Ag Device having substrate with conductive pillars
CN110506367B (zh) 2017-03-21 2021-08-03 株式会社村田制作所 天线模块和通信装置
CN108598122B (zh) 2018-04-28 2021-08-31 京东方科技集团股份有限公司 显示基板及其制作方法、显示装置
DE102019202715A1 (de) 2019-02-28 2020-09-03 Fraunhofer-Gesellschaft zur Förderung der angewandten Forschung e.V. Folienbasiertes package mit distanzausgleich
DE102019202721B4 (de) 2019-02-28 2021-03-25 Fraunhofer-Gesellschaft zur Förderung der angewandten Forschung e.V. 3d-flexfolien-package
DE102019202716B4 (de) 2019-02-28 2020-12-24 Fraunhofer-Gesellschaft zur Förderung der angewandten Forschung e.V. Flex-folien-package mit coplanarer topologie für hochfrequenzsignale und verfahren zum herstellen eines derartigen flex-folien-packages
KR20210066050A (ko) 2019-11-27 2021-06-07 삼성디스플레이 주식회사 표시 장치

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP1028463A1 (de) * 1999-01-18 2000-08-16 Kabushiki Kaisha Toshiba Flexibles Gehäuse mit sehr dünnem Halbleiterchip, Modul und Multichip-Modul aus dem Gehäuse zusammengebaut und Herstellungsverfahren
US20030035275A1 (en) * 2000-05-25 2003-02-20 Kopf Dale R. Device and method for interstitial components in a printed circuit board
US20120091594A1 (en) * 2010-10-18 2012-04-19 Christof Landesberger Method of Producing a Chip Package, and Chip Package

Also Published As

Publication number Publication date
US11615996B2 (en) 2023-03-28
US20200279785A1 (en) 2020-09-03
DE102019202718B4 (de) 2020-12-24

Similar Documents

Publication Publication Date Title
DE102018132701B4 (de) Halbleiter-Package und Herstellungsverfahren dafür
DE102011053161B4 (de) Verfahren und system zum führen von elektrischen verbindungen von halbleiterchips
DE10201781B4 (de) Hochfrequenz-Leistungsbauteil und Hochfrequenz-Leistungsmodul sowie Verfahren zur Herstellung derselben
DE102014100512B4 (de) Chip-gehäuse mit anschlusspads mit unterschiedlichen formfaktoren
DE10250538B4 (de) Elektronisches Bauteil als Multichipmodul und Verfahren zu dessen Herstellung
DE102020108851B4 (de) Die-zu-leiter-verbindung in der verkapselung eines gegossenen halbleitergehäuses und verfahren zu dessen herstellung
DE102009041463A1 (de) Halbleitervorrichtung mit mehreren Halbleitersubstraten und Verfahren zu deren Fertigung
DE102019202716B4 (de) Flex-folien-package mit coplanarer topologie für hochfrequenzsignale und verfahren zum herstellen eines derartigen flex-folien-packages
DE102019105356B4 (de) Verfahren zum Ausbilden von Kontakten zu einem eingebetteten Halbleiterchip
DE102019202721B4 (de) 3d-flexfolien-package
DE102016107031B4 (de) Laminatpackung von Chip auf Träger und in Kavität, Anordnung diese umfassend und Verfahren zur Herstellung
DE102017210589A1 (de) Halbleitervorrichtung
DE102013200518A1 (de) Halbleiterpackung
DE102019119371A1 (de) Bauteil und verfahren zur herstellung eines bauteils
DE102017123360A1 (de) Verfahren zur bildung einer halbleiterbaugruppe und halbleiterbaugruppe
WO2011003647A1 (de) Leiterplatte
DE102019202718B4 (de) Dünnes Dual-Folienpackage und Verfahren zum Herstellen desselben
DE112020002883T5 (de) Halbleiterbauteil
DE102017117165A1 (de) Elektronisches Bauteil und Verfahren zur Herstellung eines elektronischen Bauteils
DE102019202717A1 (de) Flex-folien-package mit erweiterter topologie
DE102020108846B4 (de) Chip-zu-chip-verbindung in der verkapselung eines vergossenen halbleitergehäuses und verfahren zu dessen herstellung
DE102008032953A1 (de) Integrierte Schaltung, Schaltungssystem und Herstellungsverfahren
DE102007002807B4 (de) Chipanordnung
DE60131957T2 (de) Harzverkapselte elektronische vorrichtung mit spannungsreduzierender schicht
DE102019202720B4 (de) Dünnes Chip-Folienpackage für Halbleiter-Chips mit indirekter Kontaktierung und Verfahren zum Herstellen Desselben

Legal Events

Date Code Title Description
R012 Request for examination validly filed
R016 Response to examination communication
R018 Grant decision by examination section/examining division
R020 Patent grant now final