DE102019202038A1 - Halbleitergerät, Verfahren für dessen Herstellung und elektrische Leistungswandlervorrichtung - Google Patents

Halbleitergerät, Verfahren für dessen Herstellung und elektrische Leistungswandlervorrichtung Download PDF

Info

Publication number
DE102019202038A1
DE102019202038A1 DE102019202038.0A DE102019202038A DE102019202038A1 DE 102019202038 A1 DE102019202038 A1 DE 102019202038A1 DE 102019202038 A DE102019202038 A DE 102019202038A DE 102019202038 A1 DE102019202038 A1 DE 102019202038A1
Authority
DE
Germany
Prior art keywords
semiconductor device
housing
insulating substrate
adhesive
base plate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
DE102019202038.0A
Other languages
English (en)
Other versions
DE102019202038B4 (de
Inventor
Takuya KITABAYASHI
Hiroshi Yoshida
Hidetoshi Ishibashi
Daisuke Murata
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Publication of DE102019202038A1 publication Critical patent/DE102019202038A1/de
Application granted granted Critical
Publication of DE102019202038B4 publication Critical patent/DE102019202038B4/de
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3142—Sealing arrangements between parts, e.g. adhesion promotors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/52—Mounting semiconductor bodies in containers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/02—Containers; Seals
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/02—Containers; Seals
    • H01L23/04—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls
    • H01L23/053—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls the container being a hollow construction and having an insulating or insulated base as a mounting for the semiconductor body
    • H01L23/057—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls the container being a hollow construction and having an insulating or insulated base as a mounting for the semiconductor body the leads being parallel to the base
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/02—Containers; Seals
    • H01L23/10—Containers; Seals characterised by the material or arrangement of seals between parts, e.g. between cap and base of the container or between leads and walls of the container
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/373—Cooling facilitated by selection of materials for the device or materials for thermal expansion adaptation, e.g. carbon
    • H01L23/3735—Laminates or multilayers, e.g. direct bond copper ceramic substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/492—Bases or plates or solder therefor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/585—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries comprising conductive layers or plates or strips or rods or rings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L24/80 - H01L24/90
    • H01L24/92—Specific sequence of method steps
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M7/00—Conversion of ac power input into dc power output; Conversion of dc power input into ac power output
    • H02M7/003—Constructional details, e.g. physical layout, assembly, wiring or busbar connections
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/291—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/29198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/29199—Material of the matrix
    • H01L2224/29294—Material of the matrix with a principal constituent of the material being a liquid not provided for in groups H01L2224/292 - H01L2224/29291
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/29198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/29298—Fillers
    • H01L2224/29299—Base material
    • H01L2224/293—Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/32227—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the layer connector connecting to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48153—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being arranged next to each other, e.g. on a common substrate
    • H01L2224/48175—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being arranged next to each other, e.g. on a common substrate the item being metallic
    • H01L2224/48177—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being arranged next to each other, e.g. on a common substrate the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/83801—Soldering or alloying
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/8384—Sintering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/852—Applying energy for connecting
    • H01L2224/85201—Compression bonding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/852—Applying energy for connecting
    • H01L2224/85201—Compression bonding
    • H01L2224/85205—Ultrasonic bonding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/922—Connecting different surfaces of the semiconductor or solid-state body with connectors of different types
    • H01L2224/9222—Sequential connecting processes
    • H01L2224/92242—Sequential connecting processes the first connecting process involving a layer connector
    • H01L2224/92247—Sequential connecting processes the first connecting process involving a layer connector the second connecting process involving a wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/16—Fillings or auxiliary members in containers or encapsulations, e.g. centering rings
    • H01L23/18—Fillings characterised by the material, its physical or chemical properties, or its arrangement within the complete device
    • H01L23/24—Fillings characterised by the material, its physical or chemical properties, or its arrangement within the complete device solid or gel at the normal operating temperature of the device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/564—Details not otherwise provided for, e.g. protection against moisture
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L24/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19107—Disposition of discrete passive components off-chip wires

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Chemical & Material Sciences (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Materials Engineering (AREA)
  • Inverter Devices (AREA)

Abstract

Ein Halbleitergerät umfasst: ein isolierendes Substrat umfassend ein Schaltungsmuster auf einer Seite einer oberen Fläche und eine Metallplatte auf einer Seite einer unteren Fläche; eine Halbleitervorrichtung, welche über eine leitfähige Komponente mit dem Schaltungsmuster verbunden ist; ein Gehäuse, welches derart angeordnet ist, dass es das isolierende Substrat umgibt; ein Versiegelungsmaterial, welches die Halbleitervorrichtung und das isolierende Substrat in einem durch das Gehäuse umgebenen Abschnitt versiegelt; und ein Haftmittel, welches das Gehäuse und die Metallplatte auf einer Seitenfläche des isolierenden Substrat verbindet.

Description

  • Hintergrund der Erfindung
  • Gebiet
  • Die vorliegende Erfindung betrifft ein Halbleitergerät, ein Verfahren für dessen Herstellung und eine elektrische Leistungswandlervorrichtung.
  • Hintergrund
  • Eine in vergangenen Jahren gesteigerte Leistung von Leistungsmodulen hat zu einer Tendenz einer zunehmend höheren Betriebstemperatur für diese geführt. Für Leistungsmodule, welche eingerichtet sind, bei hohen Temperaturen betrieben zu werden, muss eine elektrische Isolation sichergestellt werden, indem eine Abtrennung eines Versiegelungsharzes von anderen Teilen und Risse in isolierenden Substraten verhindert werden. In der Japanischen Patentanmeldungsoffenlegungs-Nr. 2000-40759 werden zur Sicherstellung der elektrischen Isolation des Leistungsmoduls dessen Substrat und Gehäuse mittels eines Haftmittels verbunden und versiegelt.
  • Zusammenfassung
  • Im Leistungsmodul der Japanischen Patentanmeldungsoffenlegungs-Nr. 2000-40759 ist die untere Fläche eines Schaltungssubstrats, auf welchem eine Halbleitervorrichtung getragen wird, mit einer Grundplatte verbunden, und die Grundplatte und das Gehäuse sind mittels eines Haftmittels miteinander verbunden, welches halbfest ist, so dass dessen ungleiche Anwendung vermieden wird. Ein Problem ist, dass die Nutzfläche des Schaltungssubstrats auf der Grundplatte reduziert ist, da das Gehäuse mittels eines Haftmittels mit der oberen Fläche der Grundplatte verbunden ist.
  • Die vorliegende Erfindung wurde umgesetzt, um das oben beschriebene Problem zu lösen und es ist eine Aufgabe der Erfindung, eine elektrische Isolation sicherzustellen, während eine Reduzierung einer Nutzfläche eines Schaltungsmusters vermieden wird, indem eine Grundplatte und ein Gehäuse durch ein Haftmittel an einer Seitenfläche der Grundplatte verbunden werden.
  • Ein Halbleitergerät gemäß der vorliegenden Erfindung umfasst: ein isolierendes Substrat umfassend ein Schaltungsmuster auf einer Seite einer oberen Fläche und eine Metallplatte auf einer Seite einer unteren Fläche; eine Halbleitervorrichtung, welche mit dem Schaltungsmuster über eine leitfähige Komponente verbunden ist; ein Gehäuse, welches derart angeordnet ist, dass es das isolierende Substrat umgibt; ein Versiegelungsmaterial, welches die Halbleitervorrichtung und das isolierende Substrat in einem durch das Gehäuse umgebenen Abschnitt versiegelt; und ein Haftmittel, welches das Gehäuse und die Metallplatte auf einer Seitenfläche des isolierenden Substrat verbindet.
  • Die vorliegende Erfindung ermöglicht es, eine elektrische Isolation sicherzustellen, während eine Reduzierung einer Nutzfläche eines Schaltungsmusters vermieden wird, indem eine Grundplatte und ein Gehäuse durch ein Haftmittel auf einer Seitenfläche der Grundplatte verbunden werden.
  • Andere und weitere Aufgaben, Merkmale und Vorteile der Erfindung werden anhand der folgenden Beschreibung deutlicher.
  • Figurenliste
    • 1 ist eine Querschnittsansicht, welche das Leistungsmodul gemäß der ersten Ausführungsform veranschaulicht.
    • 2 ist eine Querschnittsansicht, welche das Leistungsmodul gemäß der ersten Ausführungsform während des Betriebs veranschaulicht.
    • 3 ist ein Flussdiagramm, welches das Verfahren zur Herstellung des Halbleitergerätes gemäß der ersten Ausführungsform zeigt.
    • 4 ist eine Querschnittsansicht, welche eine Verbindung zwischen der Halbleitervorrichtung und dem isolierenden Substrat veranschaulicht.
    • 5 ist eine obere Draufsicht des Gehäuses mit dem daran angebrachten Haftmittel.
    • 6 ist eine Querschnittsansicht der Grundplatte und des Gehäuses, welche über das Haftmittel miteinander verbunden sind.
    • 7 ist eine Querschnittsansicht, welche eine elektrische Verbindung durch die Drahtverbindung veranschaulicht.
    • 8 ist eine Querschnittsansicht, welche ein Leistungsmodul gemäß der zweiten Ausführungsform veranschaulicht.
    • 9 ist eine Querschnittsansicht, welche ein Leistungsmodul veranschaulicht, das gemäß der zweiten Ausführungsform über einen V-förmigen Querschnitt in einem Endbereich der Grundplatte verfügt.
    • 10 ist eine Querschnittsansicht, welche ein Leistungsmodul gemäß der dritten Ausführungsform veranschaulicht.
    • 11 ist ein Blockdiagramm, welches eine Konfiguration eines elektrischen Leistungswandlersystems veranschaulicht, das mit der elektrischen Leistungswandlervorrichtung gemäß der vierten Ausführungsform angewendet wird.
  • Beschreibung der Ausführungsformen
  • Erste Ausführungsform
  • Ein Leistungsmodul 50 gemäß einer ersten Ausführungsform wird beschrieben. 1 ist eine Querschnittsansicht, welche das Leistungsmodul 50 gemäß der ersten Ausführungsform veranschaulicht. Dieselben Bezugszeichen in anderen Figuren repräsentieren dieselben oder äquivalente Teile wie in 1 gezeigt. Eine in 1 gezeigte Halbleitervorrichtung 1 im Leistungsmodul 50 ist mit einer oberen Fläche eines isolierenden Substrats 2 über eine leitfähige Komponente 3 verbunden.
  • Das isolierende Substrat 2 besteht aus einer Grundplatte 2a, einer isolierenden Schicht 2b, und einem Schaltungsmuster 2c. Die isolierende Schicht 2b ist auf der Grundplatte 2a vorgesehen. Das Schaltungsmuster 2c ist auf der isolierenden Schicht 2b vorgesehen. Die Grundplatte 2a und das Schaltungsmuster 2c sind zum Beispiel aus Kupfer hergestellt. Die isolierende Schicht 2b stellt eine elektrische Isolation von der Außenseite des Leistungsmoduls 50 bereit und kann zum Beispiel aus einem anorganischen Keramikmaterial hergestellt sein, oder aus einem wärmehärtbaren Harz, wie einem Epoxidharz, welches ein darin verteiltes Keramikpulver enthält.
  • Ein Ende eines Anschlusses 5a ist über einen leitfähigen Draht 4a elektrisch mit dem Schaltungsmuster 2c verbunden, während das andere Ende zum Übertragen und Empfangen elektrischer Signale zur und von der Außenseite verwendet wird. Ein Ende eines Anschlusses 5b ist über einen leitfähigen Draht 4b elektrisch mit einer Oberflächenelektrode der Halbleitervorrichtung 1 verbunden, während das andere Ende zum Übertragen und Empfangen elektrischer Signale zur und von der Außenseite verwendet wird. Die Anschlüsse 5 (5a, 5b) können aus beliebigen Materialien hergestellt sein, solange diese leitfähig sind.
  • Die Halbleitervorrichtung 1, das isolierende Substrat 2, und die leitfähigen Drähte 4 (4a, 4b) sind von einem Gehäuse 6 umgeben. Das Gehäuse 6 ist aus einem Kunstharz oder dergleichen hergestellt und derart mittels Outsert-Molding ausgebildet, dass die Anschlüsse 5 außen liegen. Alternativ kann das Gehäuse 6 mittels Insert-Molding ausgebildet werden, so dass die Anschlüsse 5 innen liegen, oder über eine leitfähige Komponente mit dem Schaltungsmuster 2c verbunden werden.
  • Die Halbleitervorrichtung 1, das isolierende Substrat 2, und die leitfähigen Drähte 4 werden von einem Versiegelungsmaterial 7 überdeckt. Das Versiegelungsmaterial 7 kann aus einem beliebigen Material hergestellt sein, solange es isolierender Natur ist, wie zum Beispiel Epoxidharz, Gel und dergleichen. Die Anschlüsse 5 liegen zum Senden und Empfangen von Signalen zur und von der Außenseite teilweise frei von der Oberfläche des Versiegelungsmaterials 7. Die Rückseite des isolierenden Substrats 2 liegt frei vom Versiegelungsmaterial 7 und wird mittels eines Kühlkörpers oder dergleichen gekühlt. Die Rückseite des isolierenden Substrats 2 muss nicht notwendigerweise vom Versiegelungsmaterial 7 freiliegen, solange es in geeigneter Weise gekühlt werden kann.
  • Das isolierende Substrat 2 und das Gehäuse 6 sind an einer Seitenfläche des isolierenden Substrats 2 mittels eines Haftmittels 10 befestigt. Und zwar sind die Grundplatte 2a und das Gehäuse 6 an einer Seitenfläche der Grundplatte 2a miteinander verbunden, so dass eine Reduzierung einer Nutzfläche des Schaltungsmusters 2c minimiert werden kann. Während 1 die untere Fläche der Grundplatte 2a und die untere Fläche des Haftmittels 10 auf derselben Ebene zeigt, kann die unteren Fläche der Grundplatte 2a koplanar zur unteren Fläche des Gehäuses 6 sein.
  • Das Haftmittel 10 kann aus beliebigen thermoplastischen Harzen, umfassend zum Beispiel Polyvinylidenfluorid, Polyetheretherketon-Harz, Polyetherblockamid-Copolymer, Tetrafluorethylen-Hexafluorpropylen-Copolymer, Perfluoralkoxyfluor-Harz, weichmacherfreies, schrumpfbares Polyvinylchlorid, Polyethylen, Polypropylen, Elastomer auf Olefinbasis, Silikon und Polychloropren-Kautschuk.
  • Wenn Wärme angewendet wird, kann das Haftmittel 10 seine Form derart verändern, dass es vollständig zwischen die Böden der Grundplatte 2a und des Gehäuses 6 eingebracht wird, so dass die Grundplatte 2a und das Gehäuse 6 fest miteinander verbunden werden können, ohne die Sorge um eine ungleichmäßige Verbindung. In einer Umgebung mit hoher Luftfeuchtigkeit, in welcher eine Wasserkondensation leicht auftreten kann, insbesondere wenn eine Lücke zwischen der Grundplatte 2a und dem Gehäuse 6 aufgrund einer ungleichmäßigen Verbindung oder dergleichen erzeugt wird, kann Wasser in das Leistungsmodul 50 durch die Lücke zwischen der Grundplatte 2a und dem Gehäuse 6 eintreten. Das eindringende Wasser kann eine hydrolytische Reaktion verursachen, wenn es von der isolierenden Schicht 2b aufgenommen wird und die isolierende Schicht 2b verschlechtern. Daher ist es wichtig, die Grundplatte 2a und das Gehäuse 6 ohne Lücken mittels des Haftmittels 10 zu verbinden. Die vorliegende Erfindung kann daher eine Verschlechterung von Isolationseigenschaften des Leistungsmoduls 50 verhindern.
  • Während des Betriebs des Leistungsmoduls 50 ist der Kühlkörper 8 zum Kühlen der Wärme während des Betriebs, wie in 2 gezeigt, mit der Grundplatte 2a über ein thermisches Interfacematerial (TIM) wie einer Wärmeleitpaste verbunden. Da das Haftmittel 10 derart am unteren Teil des Gehäuses 6 angebracht ist, dass es den unteren inneren Teil, den unteren äußeren Teil, und die untere Fläche des Gehäuses 6 überdeckt, kann ein Eindringen von Wasser von einer Seite des Gehäuses 6 verhindert werden. Somit kann das Eindringen von Wasser in das Leistungsmodul 50 durch die Lücke zwischen dem Gehäuse 6 und dem Kühlkörper 8 verhindert werden.
  • Bezugnehmend auf 1 wird die Schaltungskonfiguration mit jeweils einem IGBT und einer Diode (nicht gezeigt) beschrieben, welche parallel verbunden sind, wobei die Halbleitervorrichtung 1 der IGBT ist, und die Diode auf dem Schaltungsmuster 2c in einem Abstand von diesem, in einer Richtung rechtwinklig zur Papierebene, vorgesehen ist. Der Anschluss 5a ist ein P-Anschluss des Leistungsmoduls 50 und ist über den leitfähigen Draht 4a elektrisch mit einer Kollektor-Elektrode verbunden, das heißt mit der Rückseitenelektrode der Halbleitervorrichtung 1. Die Emitter-Elektrode, das heißt, die Oberflächenelektrode der Halbleitervorrichtung 1, ist elektrisch mit dem Anschluss 5b, das heißt dem N-Anschluss des Leistungsmoduls 50, über den leitfähigen Draht 4b verbunden. Die Kollektor-Elektrode der Halbleitervorrichtung 1 ist elektrisch mit der Kathoden-Elektrode der Diode verbunden, während die Emitter-Elektrode der Halbleitervorrichtung 1 elektrisch mit der Anoden-Elektrode der Diode verbunden ist, so dass eine Parallelschaltung eines 1-in-1-Moduls ausgebildet wird. Eine Schaltung, welche über eine abweichende Konfiguration zur oben Beschriebenen verfügt, kann zum Beispiel als eine Halbbrückenschaltung eines 2-in1-Moduls, oder als eine Dreiphasen-Inverterschaltung eines 6-in-1-Moduls ausgebildet werden. Die externe Schaltung 5b kann in Abhängigkeit der Schaltungskonfiguration als Ausgangsanschluss fungieren.
  • Als Nächstes wird das Verfahren zur Herstellung der Halbleitervorrichtung gemäß der ersten Ausführungsform mit Bezug zu 3 beschrieben. 3 ist ein Flussdiagramm, welches das Verfahren zur Herstellung der Halbleitervorrichtung beschreibt, welche über dieselbe Grundplatte 2a und über das mit dem Haftmittel 10 fixierte Gehäuse 6 verfügt. Das Verfahren zur Herstellung der Halbleitervorrichtung gemäß der ersten Ausführungsform umfasst einen Die-Verbindungsschritt 60, wobei die Halbleitervorrichtung 1 und das isolierende Substrat 2 verbunden werden, einen Positionierungsschritt 61, wobei die Grundplatte 2a und das Gehäuse 6 positioniert werden, einen Drahtverbindungsschritt 62, wobei Drähte zum Ausbilden einer elektronischen Schaltung bereitgestellt werden, einen Erwärmungsschritt 63 zum Erwärmen des Haftmittels 10, um die Grundplatte 2a und das Gehäuse 6 zu befestigen, und einen Versiegelungsschritt 64 zum Versiegeln der Packung mit dem Versiegelungsmaterial 7.
  • Jeder Schritt in 3 wird beschrieben. Zunächst wird der Verbindungsschritt 60 mit Bezug zu 4 beschrieben. Die Halbleitervorrichtung 1 wird mittels der leitfähigen Komponente 3 mit dem isolierenden Substrat 2 verbunden. Das hier verwendete isolierende Substrat 2 kann über die vorweg miteinander verbundene Grundplatte 2a, die isolierende Schicht 2b, und das Schaltungsmuster 2c verfügen, oder diese können mittels des Verbindungsschrittes 60 miteinander verbunden werden. Die Anschlüsse 5, welche zum Übertragen und Empfangen elektrischer Signale von und zur Außenseite verwendet werden, können über eine leitfähige Komponente mit dem Schaltungsmuster 2c verbunden werden, oder die Anschlüsse 5 können integral mit dem Gehäuse 6 mittels Insert-Molding ausgebildet werden. In der vorliegenden Erfindung werden die, wie in 1 gezeigten, integral mit dem Gehäuse 6 ausgebildeten Anschlüsse 5 für eine Verwendung zum Senden und Empfangen elektrischer Signale zur und von der Außenseite beschrieben.
  • Als Nächstes wird der Positionierungsschritt 61 mit Bezug zu 5 und 6 beschrieben. 5 ist eine obere Draufsicht des Gehäuses 6 mit dem daran angebrachten Haftmittel 10 und 6 ist eine Querschnittsansicht der Grundplatte 2a und des Gehäuses 6, welche durch das Haftmittel 10 miteinander verbunden sind. Zur einfacheren Beschreibung zeigt 5 nicht die Anschlüsse 5. Im Positionierungsschritt 61 werden die Grundplatte 2a und das Gehäuse 6 an vordefinierte Positionen gesetzt und temporär fixiert. Das Haftmittel 10 ist, wie in 5 und 6 gezeigt, derart am Gehäuse 6 angebracht, dass es den unteren inneren Teil, den unteren äußeren Teil, und die untere Fläche des Gehäuses 6 überdeckt. Da der untere Teil des Gehäuses 6 durch das Haftmittel 10 überdeckt wird, kann die Haftung zwischen dem Gehäuse 6 und dem Haftmittel 10 verbessert werden. Daher können die Grundplatte 2a und das Gehäuse 6 temporär fixiert werden, ohne Positionierungsvorrichtungen zu verwenden, indem die Grundplatte 2a am unteren inneren Teil des Gehäuses 6 angebracht wird.
  • Auf diese Weise können die Grundplatte 2a und das Gehäuse 6 problemlos positioniert werden, ohne die Notwendigkeit eine Positionierungsvorrichtung zu verwenden. Die Grundplatte 2a und das Gehäuse 6 können zum Beispiel durch ein ringartiges Haftmittel 10 temporär fixiert werden, welches integral oder separat am Gehäuse 6 angebracht ist.
  • Der Drahtverbindungsschritt 62 folgt dem Positionierungsschritt 61. Der Drahtverbindungsschritt 62 wird mit Bezug zu 7 beschrieben. Im Drahtverbindungsschritt 62 werden die Anschlüsse 5, welche zum Senden und Empfangen elektrischer Signale zur und von der Außenseite verwendet werden, über die leitfähigen Drähte 4 elektrisch mit der Halbleitervorrichtung 1 verbunden, um mehrere elektronische Schaltungen wie eine Inverterschaltung auszubilden. Da die Grundplatte 2a und das Gehäuse 6 mittels des Haftmittels 10 zu diesem Zeitpunkt temporär fixiert sind, kann verhindert werden, dass sich die Grundplatte 2a und das Gehäuse 6 zueinander verschieben, selbst wenn während des Drahtverbindens Druck auf das isolierende Substrat 2 ausgeübt wird. Wenn das Haftmittel 10, welches die Grundplatte 2a und den unteren Teil des Gehäuses 6 überdeckt, auf einer ebenen Fläche angebracht wird, werden insbesondere Vibrationen während des Drahtverbindens durch das Haftmittel 10 absorbiert, welches die untere Fläche des Gehäuses 6 überdeckt, so dass eine Verschiebung der Grundplatte 2a und des Gehäuses 6 relativ zueinander verhindert werden kann.
  • Als Nächstes wird der Erwärmungsschritt 63 beschrieben. Im Erwärmungsschritt 63 wird das Haftmittel 10 in einer Hochtemperaturatmosphäre durch einen Heizofen oder dergleichen mit einer Wärmequelle erwärmt, um die Form wie erforderlich zu verändern, so dass die Grundplatte 2a und das Gehäuse 6 ohne Lücken dazwischen fixiert werden. Das Haftmittel 10 ist ein Material, das bei einer Temperatur von 100 °C bis 150 °C einer thermischen Schrumpfung unterliegt. Es kann ein beliebiges Wärmeverfahren angewendet werden, ob mit Kontaktierung mit der Wärmequelle oder nicht, solange die Temperatur des Haftmittels 10 auf 100 °C oder mehr angehoben wird. Der äußere Teil des Gehäuses 6 sollte bevorzugt durch das Haftmittel 10 überdeckt sein, so dass das thermische Schrumpfen des Haftmittels 10 einen Druck vom äußeren Teil des Gehäuses 6 auf die Grundplatte 2a bewirkt, wodurch die Grundplatte 2a und das Gehäuse 6 stabil befestigt werden können.
  • Zuletzt wird der Versiegelungsschritt 64 beschrieben. Im Versiegelungsschritt 64 wird das Versiegelungsmaterial 7 in einen das Gehäuse 6 umgebenen Bereich eingespritzt, um den Bereich zu verkapseln und eine elektrische Isolation zwischen der Außenseite und der Halbleitervorrichtung 1 bereitzustellen. Beim Einspritzen des Versiegelungsmaterials 7 kann die Wärme der im Erwärmungsschritt 63 verwendeten Wärmequelle eingesetzt werden, um die Fließfähigkeit des Versiegelungsmaterials 7 zu verbessern.
  • Das Versiegelungsmaterial 7 ist ein Harz in flüssiger Form und härtet aus, wenn die Temperatur ein vorgegebenes Niveau erreicht und/oder überschreitet. Das Versiegelungsmaterial 7 muss nach dem Einspritzen erwärmt werden. Wenn das Versiegelungsmaterial 7 durch die Wärmeanwendung ausgehärtet ist, ist der Versiegelungsschritt 64 beendet, und das in 1 gezeigte Leistungsmodul 50 ist hergestellt. Es kann eine beliebige Erwärmungsmethode eingesetzt werden, unabhängig von einer Kontaktierung mit der Wärmequelle oder nicht, solange die Temperatur des Versiegelungsmaterials 7 auf ein Niveau erhöht wird, bei welchem das Versiegelungsmaterial aushärtet. Ein Deckel kann zusätzlich oberhalb des Versiegelungsmaterials 7 vorgesehen werden, um das Versiegelungsmaterial 7 vor externen Störungen wie Wasser zu schützen. Der Deckel kann eine Feuchtigkeitsaufnahme durch das Versiegelungsmaterial 7 verhindern und dadurch kann die Zuverlässigkeit des Leistungsmoduls verbessert werden.
  • Entsprechend dem Leistungsmodul gemäß der ersten Ausführungsform werden die Grundplatte 2a und das Gehäuse 6 durch das Haftmittel 10 auf der Seitenfläche der Grundplatte 2a verbunden. Auf diese Weise kann die elektrische Isolation gewährleistet werden, während eine Nutzfläche der Schaltungsmusters 2c sichergestellt wird.
  • Da die Grundplatte 2a und das Gehäuse 6 mittels des Haftmittels 10 an der Seitenfläche der Grundplatte 2a verbunden werden, werden die Grundplatte 2a und das Gehäuse 6 ohne Lücken dazwischen verbunden, was den Effekt zur Reduzierung einer durch eine Feuchtigkeitsaufnahme verursachte Verschlechterung des isolierenden Schicht 2a liefert.
  • Zweite Ausführungsform
  • Ein Leistungsmodul gemäß einer zweiten Ausführungsform wird beschrieben. 8 ist eine Querschnittsansicht, welche das Leistungsmodul 52 gemäß der zweiten Ausführungsform veranschaulicht. Im Leistungsmodul 52 gemäß der zweiten Ausführungsform, sind am Gehäuse 6 Vorsprünge 30 vorgesehen, die in Kontakt mit der oberen Fläche der Grundplatte 2a stehen.
  • Entsprechend dem Leistungsmodul gemäß der zweiten Ausführungsform fungieren die Vorsprünge 30 als Führung zur Positionierung der Grundplatte 2a und des Gehäuses 6 im Positionierungsschritt 61, so dass die Grundplatte 2a und das Gehäuse 6 auf einfache Weise positioniert und temporär fixiert werden können, ohne dass eine Positionierungsvorrichtung oder dergleichen erforderlich ist.
  • Diese Ausführungsform ist auch wirksam für ein in 9 gezeigtes Leistungsmodul 53, welches über einen V-förmigen Querschnitt 11 in einem Endbereich der Grundplatte 2a verfügt. Die Vorsprünge 31 verfügen über geneigte Flächen, welche in Kontakt mit den geneigten Flächen der Grundplatte 2a im V-förmigen Querschnitt 11 stehen. Indem die Vorsprünge 31 in Oberflächenkontakt mit den geneigten Flächen der Grundplatte 2a stehen, können die Grundplatte 2a und das Gehäuse 6 auf einfache Weise in Position gebracht werden.
  • Im Drahtverbindungsschritt 62 dienen die Vorsprünge 30 und 31 als Führungen, so dass verhindert werden kann, dass sich das isolierende Substrat 2 und das Gehäuse 6 zueinander verschieben, selbst wenn ein Druck auf das isolierende Substrat 2 während des Drahtverbindens einwirkt.
  • Dritte Ausführungsform
  • Ein Leistungsmodul gemäß einer dritten Ausführungsform wird beschrieben. 10 ist eine Querschnittsansicht, welche das Leistungsmodul 54 gemäß der dritten Ausführungsform veranschaulicht. Im Leistungsmodul 54 der dritten Ausführungsform wird eine Stufe 40 am unteren Teil des Gehäuses 6 ausgebildet.
  • Entsprechend dem Leistungsmodul gemäß der dritten Ausführungsform, wird der Bereich einer Kontaktfläche zwischen dem Gehäuse 6 und dem Haftmittel 10 durch das Ausbilden der Stufe 40 am unteren Teil des Gehäuses 6 vergrößert, so dass die Haftung verbessert wird und das isolierende Substrat 2 und das Gehäuse 6 ohne jegliche Fehlausrichtung temporär fixiert werden können. Es kann eine Mehrzahl von Stufen 40 vorliegen. Je mehr Stufen 40 vorliegen, desto größer ist die Kontaktfläche zwischen dem Gehäuse 6 und dem Haftmittel 10, so dass die Haftung noch weiter verbessert wird.
  • Vierte Ausführungsform
  • In dieser Ausführungsform werden die Leistungsmodule gemäß der oben beschriebenen ersten bis dritten Ausführungsformen mit einer elektrischen Leistungswandlervorrichtung angewendet. Obwohl die vorliegende Erfindung nicht auf eine konkrete elektrische Leistungswandlervorrichtung beschränkt ist, wird unten ein Fall als die vierte Ausführungsform beschrieben, in welchem die vorliegende Erfindung mit einem Dreiphaseninverter angewendet wird.
  • 11 ist ein Blockdiagramm, welches eine Konfiguration eines elektrischen Leistungswandlersystems veranschaulicht, das mit der elektrischen Leistungswandlervorrichtung gemäß der vierten Ausführungsform angewendet wird. Das elektrische Leistungswandlersystem umfasst eine Energieversorgung 100, eine elektrische Leistungswandlervorrichtung 200, und eine Last 300. Die Energieversorgung 100 ist eine DC-Energieversorgung und stellt der elektrischen Leistungswandlervorrichtung 200 DC-Leistung zur Verfügung. Die Energieversorgung 100 kann aus unterschiedlichen Komponenten bestehen. Zum Beispiel kann die Energieversorgung 100 aus einem DC-System, einer Solarzelle, oder einer Speicherbatterie bestehen, oder sie kann aus einem Gleichrichter oder einem AC/DC-Wandler bestehen, welcher mit einem AC-System verbunden ist. Alternativ kann die Energieversorgung 100 aus einem DC/DC-Wandler bestehen, welcher eine DC-Ausgangsleistung eines DC-Systems in eine vordefinierte Leistung wandelt.
  • Die elektrische Leistungswandlervorrichtung 200 ist ein Dreiphaseninverter, welcher mit einem Knoten zwischen der Energieversorgung 100 und der Last 300 verbunden ist, welcher durch die Energieversorgung 100 bereitgestellte DC-Leistung in eine AC-Leistung wandelt und die AC-Leistung der Last 300 bereitstellt. Die elektrische Leistungswandlervorrichtung 200 umfasst eine Hauptwandlerschaltung 201, welche eine DC-Leistung in eine AC-Leistung umwandelt und die AC-Leistung ausgibt, und eine Steuerschaltung 203, welche ein Steuersignal zur Steuerung der Hauptwandlerschaltung 201 an die Hauptwandlerschaltung 201 ausgibt.
  • Die Last 300 ist ein Dreiphasen-Elektromotor, welcher mittels einer AC-Leistung angetrieben wird, die von der elektrischen Leistungswandlervorrichtung 200 bereitgestellt wird. Die Last 300 ist nicht auf eine konkrete Anwendung beschränkt. Die Last wird in Form eines auf unterschiedlichen elektrischen Geräten montierten Elektromotors verwendet, wie beispielsweise ein Elektromotor für ein Hybridfahrzeug, ein elektrisches Fahrzeug, ein Schienenfahrzeug, oder eine Klimaanlage.
  • Die elektrische Leistungswandlervorrichtung 200 wird unten im Detail beschrieben. Die Hauptwandlerschaltung 201 umfasst eine Schaltvorrichtung und eine Rückfluss-Diode (nicht gezeigt). Wenn die Schaltvorrichtung geschaltet wird, wandelt die Hauptwandlerschaltung 201 eine von der Energieversorgung 100 bereitgestellte DC-Leistung in eine AC-Leistung um, und stellt die AC-Leistung der Last 300 zur Verfügung. Die Hauptwandlerschaltung 201 kann über unterschiedliche Arten konkreter Schaltungskonfigurationen verfügen. Die Hauptwandlerschaltung 201 gemäß dieser Ausführungsform ist eine zweistufige Dreiphasen-Vollbrückenschaltung, welche aus sechs Schaltvorrichtungen und sechs Rückfluss-Dioden zusammengesetzt ist, die antiparallel mit den jeweiligen Schaltvorrichtungen verbunden sind. Wenigstens eine der Schaltvorrichtungen und Rückfluss-Dioden der Hauptwandlerschaltung 201 bestehen aus einem Leistungsmodul, welches mit einem der oben beschriebenen Ausführungsformen korrespondiert. Jeweils zwei Schaltvorrichtungen der sechs Schaltvorrichtungen sind in Reihe geschaltet und bilden einen vertikalen Arm. Jeder vertikale Arm bildet jede Phase (U-Phase, V-Phase, W-Phase) der Vollbrückenschaltung aus. Die Ausgangsanschlüsse jedes vertikalen Arms, d. h., die drei Ausgangsanschlüsse der Hauptwandlerschaltung 201, sind mit der Last 300 verbunden.
  • Des Weiteren umfasst die Hauptwandlerschaltung 201 eine Treiberschaltung (nicht gezeigt), welche jede Schaltvorrichtung ansteuert. Die Treiberschaltung kann in das Leistungsmodul 202 integriert sein. Es kann eine weitere, von der Treiberschaltung 202 abweichende Treiberschaltung vorgesehen sein. Die Treiberschaltung erzeugt ein Treibersignal zur Ansteuerung jeder Schaltungsvorrichtung der Hauptwandlerschaltung 201, und stellt das erzeugte Treibersignal einer Steuerelektrode jeder Schaltvorrichtung der Hauptwandlerschaltung 201 zur Verfügung. Konkret gibt die Treiberschaltung an die Steuerelektrode jeder Schaltungsvorrichtung ein Treibersignal zum Einschalten jeder Schaltungsvorrichtung und ein Treibersignal zum Ausschalten jeder Schaltvorrichtung aus, in Übereinstimmung mit dem Steuersignalausgang der Steuerschaltung 203, welcher später beschrieben wird. Wenn der Ein-Zustand jeder Schaltungsvorrichtung beibehalten wird, entspricht das Treibersignal einem Spannungssignal (EIN-Signal), welches über eine Spannung verfügt, die gleich oder höher ist, als eine Schwellenspannung der Schaltvorrichtung. Wenn der Aus-Zustand jeder Schaltungsvorrichtung beibehalten wird, entspricht das Treibersignal einem Spannungssignal (AUS-Signal), welches über eine Spannung verfügt, die gleich oder niedriger ist, als die Schwellenspannung der Schaltvorrichtung.
  • Die Steuerschaltung 203 steuert jede Schaltvorrichtung der Hauptwandlerschaltung 201 derart an, dass der Last 300 eine gewünschte Leistung zur Verfügung gestellt wird. Konkret berechnet die Steuerschaltung 203 eine Phase (EIN-Phase), in welcher sich jede Schaltvorrichtung der Hauptwandlerschaltung 201 im EIN-Zustand befindet, basierend auf der Leistung, welche der Last 300 zur Verfügung zu stellen ist. Zum Beispiel kann die Hauptwandlerschaltung 201 mittels einer PWM-Steuerung zur Modulation der EIN-Phase jeder Schaltvorrichtung in Abhängigkeit der auszugebenden Spannung angesteuert werden. Ferner gibt die Steuerschaltung 203 einen Steuerbefehl (Steuersignal) an die in der Hauptwandlerschaltung 201 enthaltene Treiberschaltung aus, so dass an jedem Punkt das EIN-Signal an jede Schaltvorrichtung zum Einschalten ausgegeben wird und ein AUS-Signal an jede Schaltvorrichtung zum Ausschalten ausgegeben wird. Die Treiberschaltung gibt das EIN-Signal oder das AUS-Signal als das Treibersignal an die Steuerelektrode jeder Schaltvorrichtung in Übereinstimmung mit dem Steuersignal aus.
  • Leistungsmodule gemäß der ersten bis dritten Ausführungsformen können in Form einer Schaltvorrichtung und einer Rückfluss-Diode einer Hauptwandlerschaltung 201 einer Leistungswandlervorrichtung angewendet werden. Da die Grundplatte 2a und das Gehäuse 6 mit dem Haftmittel 10 an einer Seitenfläche der Grundplatte 2a miteinander verbunden sind, wird die Nutzfläche des Schaltungsmusters 2c sichergestellt, während die elektrische Isolation gewährleistet wird.
  • Ein weiterer Effekt, welcher dadurch erreicht wird, dass die Grundplatte 2a und das Gehäuse 6 mit dem Haftmittel 10 auf einer Seitenfläche der Grundplatte 2a miteinander verbunden sind ist, dass eine durch Feuchtigkeitsaufnahme verursachte Verschlechterung der isolierenden Schicht 2b minimiert werden kann, da das Gehäuse 6 und die Grundplatte 2a vollständig miteinander verbunden sind.
  • Während diese Ausführungsform ein Beispiel veranschaulicht, in welchem die vorliegende Erfindung mit einem zweistufigen Dreiphaseninverter eingesetzt wird, ist die vorliegende Erfindung nicht darauf beschränkt und kann mit unterschiedlichen elektrischen Leistungswandlervorrichtungen eingesetzt werden. Während diese Ausführungsform eine zweistufige elektrische Leistungswandlervorrichtung veranschaulicht, kann die vorliegende Erfindung auch mit einer dreistufigen oder mehrstufigen elektrischen Leistungswandlervorrichtung eingesetzt werden. Wenn Leistung einer Einphasenlast bereitgestellt wird, kann die vorliegende Erfindung mit einem Einphaseninverter eingesetzt werden. Die vorliegende Erfindung kann auch mit einem DC/DC-Wandler oder einem AC/DC-Wandler eingesetzt werden, wenn einer DC-Last oder dergleichen eine Leistung bereitgestellt wird.
  • Außerdem ist in der elektrischen Leistungswandlervorrichtung, welche mit der vorliegenden Erfindung angewendet wird, die oben genannte Last nicht auf einen Elektromotor beschränkt. Zum Beispiel kann die Last auch als eine Energieversorgungsvorrichtung für eine Elektroerosionsmaschine, eine Laserstrahlmaschine, einen Induktionsherd, oder ein kontaktfreies Energieversorgungssystem eingesetzt werden. Des Weiteren kann die Last alternativ als ein Leistungskonditionierer für ein Photovoltaik-Energieerzeugungssystem, ein Elektrizitätsspeichersystem, oder dergleichen eingesetzt werden.
  • Zahlreiche Ausführungsformen und Variationsbeispiele der vorliegenden Erfindung können frei kombiniert werden, um angegebene Merkmale innerhalb des Geltungsbereichs der Erfindung nach Anforderung zu modifizieren oder auszulassen.
  • Die leitfähige Komponente, die Teile miteinander verbindet, sollte bevorzugt ein Metall mit einem niedrigen elektrischen Widerstand sein, wie ein Lot, eine Metallpaste, welche ein Metallfüllmaterial umfasst, oder ein gesintertes Metall, welches durch Erwärmung metallisiert wird.
  • Die Halbleitervorrichtung 1 kann eine beliebige Art einer Schaltvorrichtung oder einer Diode sein, wie zum Beispiel ein Bipolartransistor mit isolierter Gate-Elektrode (IGBT), ein MetallOxid-Halbleiter-Feldeffekttransistor (MOSFET), eine Schottky-Diode (SBD), eine PN-Diode, oder dergleichen. Die Anzahl der Halbleitervorrichtung ist nicht auf eins beschränkt, sondern kann zwei oder mehr sein.
  • Offensichtlich sind zahlreiche Modifikationen und Variationen der vorliegenden Erfindung in Anbetracht der obigen Lehren möglich. Es versteht sich daher, dass die Erfindung innerhalb des Geltungsbereichs der beigefügten Ansprüche anderweitig ausgeführt werden kann, als konkret beschrieben.
  • Die vollständige Offenbarung der am 30. März 2018 eingereichten Japanischen Patentanmeldungs-Nr. 2018-067818, umfassend Spezifikation, Ansprüche, Figuren und Zusammenfassung, auf welchen die Priorität der vorliegenden Erfindung basiert, ist hier unter Bezugnahme vollständig aufgenommen.

Claims (9)

  1. Halbleitergerät umfassend: • ein isolierendes Substrat (2) umfassend ein Schaltungsmuster (2c) auf einer Seite einer oberen Fläche und eine Metallplatte (2a) auf einer Seite einer unteren Fläche; • eine Halbleitervorrichtung (1), welche über eine leitfähige Komponente (3) mit dem Schaltungsmuster (2c) verbunden ist; • ein Gehäuse (6), welches derart angeordnet ist, dass es das isolierende Substrat (2) umgibt; • ein Versiegelungsmaterial (7), welches die Halbleitervorrichtung (1) und das isolierende Substrat (2) in einem durch das Gehäuse (6) umgebenen Abschnitt versiegelt; und • ein Haftmittel (10), welches das Gehäuse (6) und die Metallplatte (2a) auf einer Seitenfläche des isolierenden Substrats (2) verbindet.
  2. Halbleitergerät nach Anspruch 1, wobei ein unterer Teil des Gehäuses (6) einen Vorsprung (30, 31) umfasst, welcher in Kontakt mit einer oberen Fläche der Metallplatte (2a) steht.
  3. Halbleitergerät nach Anspruch 1 oder 2, wobei ein unterer Teil des Gehäuses (6) eine Stufe (40) umfasst.
  4. Halbleitergerät nach einem der Ansprüche 1 bis 3, wobei das Haftmittel (10) einen unteren Teil des Gehäuses (6) überdeckt.
  5. Eine elektrische Leistungswandlervorrichtung umfassend: • eine Hauptwandlerschaltung (201) umfassend das Halbleitergerät (202) nach einem der Ansprüche 1 bis 4, welches eine Eingangsleistung wandelt und die gewandelte Leistung ausgibt; und • eine Steuerschaltung (203), welche ein Steuersignal zum Steuern der Hauptwandlerschaltung (201) an die Hauptwandlerschaltung (201) ausgibt.
  6. Verfahren zur Herstellung eines Halbleitergerätes umfassend: • Verbinden einer Halbleitervorrichtung (1) mit einem Schaltungsmuster (2c) eines isolierenden Substrats (2) über eine leitfähige Komponente (3), wobei das isolierende Substrat (2) das Schaltungsmuster (2c) auf einer Seite einer oberen Fläche und eine Metallplatte (2a) auf einer Seite einer unteren Fläche umfasst; • Positionieren eines Gehäuses (6) und der Metallplatte (2a) über ein Haftmittel (10), so dass das Gehäuse (6) derart angeordnet ist, dass es das isolierende Substrat (2) umgibt; und • Erwärmen des Haftmittels (10), um das Gehäuse (6) und die Metallplatte (2a) zu befestigen.
  7. Verfahren zur Herstellung eines Halbleitergerätes nach Anspruch 6, wobei ein unterer Teil des Gehäuses (6) einen Vorsprung (30, 31) umfasst, welcher in Kontakt mit einer oberen Fläche der Metallplatte (2a) steht.
  8. Verfahren zur Herstellung eines Halbleitergerätes nach Anspruch 7, wobei • obere und untere Flächen der Metallplatte (2a) in einem Endbereich der Metallplatte (2a) über geneigte Flächen verfügen, die einen V-förmigen Querschnitt aufweisen, und • der Vorsprung (31) in Oberflächenkontakt mit den geneigten Flächen der Metallplatte (2a) steht.
  9. Verfahren zur Herstellung eines Halbleitergerätes nach einem der Ansprüche 6 bis 8, wobei das Haftmittel (10) einen unteren Teil des Gehäuses (6) überdeckt.
DE102019202038.0A 2018-03-30 2019-02-15 Halbleitergerät, Verfahren für dessen Herstellung und elektrische Leistungswandlervorrichtung Active DE102019202038B4 (de)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2018067818A JP7014012B2 (ja) 2018-03-30 2018-03-30 半導体装置、半導体装置の製造方法および電力変換装置
JP2018-067818 2018-03-30

Publications (2)

Publication Number Publication Date
DE102019202038A1 true DE102019202038A1 (de) 2019-10-02
DE102019202038B4 DE102019202038B4 (de) 2023-07-20

Family

ID=67910267

Family Applications (1)

Application Number Title Priority Date Filing Date
DE102019202038.0A Active DE102019202038B4 (de) 2018-03-30 2019-02-15 Halbleitergerät, Verfahren für dessen Herstellung und elektrische Leistungswandlervorrichtung

Country Status (4)

Country Link
US (1) US10770367B2 (de)
JP (1) JP7014012B2 (de)
CN (1) CN110323186B (de)
DE (1) DE102019202038B4 (de)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11581229B2 (en) * 2020-03-26 2023-02-14 Mitsubishi Electric Corporation Power semiconductor module with adhesive filled tapered portion

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE112018007278T5 (de) * 2018-03-14 2020-11-26 Mitsubishi Electric Corporation Halbleiter-leistungsmodul und leistungswandler
US11887904B2 (en) * 2019-07-11 2024-01-30 Mitsubishi Electric Corporation Integrally bonded semiconductor device and power converter including the same
JP7351200B2 (ja) * 2019-11-29 2023-09-27 株式会社リコー 機器
JP2021132080A (ja) * 2020-02-18 2021-09-09 富士電機株式会社 半導体装置
KR20210129483A (ko) * 2020-04-20 2021-10-28 현대자동차주식회사 솔더링 구조, 이를 갖는 파워 모듈 및 파워 모듈의 제조 방법

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE4418426B4 (de) * 1993-09-08 2007-08-02 Mitsubishi Denki K.K. Halbleiterleistungsmodul und Verfahren zur Herstellung des Halbleiterleistungsmoduls
JPH077100A (ja) * 1993-06-17 1995-01-10 Hitachi Ltd 半導体装置
JP3357220B2 (ja) * 1995-07-07 2002-12-16 三菱電機株式会社 半導体装置
US5796038A (en) * 1997-06-16 1998-08-18 Vlsi Technology, Inc. Technique to produce cavity-up HBGA packages
JP2000040759A (ja) 1998-07-24 2000-02-08 Hitachi Ltd 半導体装置及び半導体装置の製造方法
JP2000174166A (ja) * 1998-10-02 2000-06-23 Sumitomo Electric Ind Ltd 半導体搭載パッケ―ジ
US6184580B1 (en) * 1999-09-10 2001-02-06 Siliconware Precision Industries Co., Ltd. Ball grid array package with conductive leads
JP3919398B2 (ja) * 1999-10-27 2007-05-23 三菱電機株式会社 半導体モジュール
US7166911B2 (en) * 2002-09-04 2007-01-23 Analog Devices, Inc. Packaged microchip with premolded-type package
JP3898156B2 (ja) * 2003-06-02 2007-03-28 三菱電機株式会社 半導体パワーモジュール
US7633151B2 (en) * 2007-03-16 2009-12-15 Advanced Micro Devices, Inc. Integrated circuit package lid with a wetting film
US8513534B2 (en) * 2008-03-31 2013-08-20 Hitachi, Ltd. Semiconductor device and bonding material
JP6308780B2 (ja) * 2013-12-27 2018-04-11 三菱電機株式会社 パワーモジュール
JP6589631B2 (ja) * 2015-12-25 2019-10-16 富士電機株式会社 半導体装置
US10727145B2 (en) * 2016-09-21 2020-07-28 Mitsubishi Electric Corporation Semiconducter device with filler to suppress generation of air bubbles and electric power converter
JP6753364B2 (ja) * 2017-06-21 2020-09-09 三菱電機株式会社 半導体装置

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11581229B2 (en) * 2020-03-26 2023-02-14 Mitsubishi Electric Corporation Power semiconductor module with adhesive filled tapered portion

Also Published As

Publication number Publication date
JP2019179828A (ja) 2019-10-17
DE102019202038B4 (de) 2023-07-20
JP7014012B2 (ja) 2022-02-01
US10770367B2 (en) 2020-09-08
US20190304866A1 (en) 2019-10-03
CN110323186A (zh) 2019-10-11
CN110323186B (zh) 2023-08-04

Similar Documents

Publication Publication Date Title
DE102019202038A1 (de) Halbleitergerät, Verfahren für dessen Herstellung und elektrische Leistungswandlervorrichtung
DE102011005690B4 (de) Leistungshalbleitermodul
DE112014005694B4 (de) Halbleitermodul
DE102018210721A1 (de) Semiconductor module, method for manufacturing the same and electric power conversion device
DE102018205991A1 (de) Leistungsmodul und Leistungsumrichtervorrichtung
DE102015101146B4 (de) Halbleitervorrichtung mit mehreren Kontaktclips, Multiclip-Verbindungselement und Verfahren zum Herstellen derselben
DE112017007415T5 (de) Halbleiterbauelement, Verfahren zur Herstellung desselben und Leistungswandlervorrichtung
DE102019211221B4 (de) Leistungs-Halbleitervorrichtung und deren Herstellungsverfahren und Leistungsumwandlungsvorrichtung
DE102020126810A1 (de) Halbleitermodul und Leistungsumwandlungseinrichtung
DE112017007673T5 (de) Halbleitereinrichtung, Leistungsumwandlungsvorrichtung und Verfahren zum Herstellen einer Halbleitereinrichtung
DE102017221961B4 (de) Halbleiterleistungsmodul und leistungsumrichtervorrichtung
DE102016206542A1 (de) Verfahren zum Herstellen einer Halbleitervorrichtung
DE102019217489A1 (de) Halbleitervorrichtung, Verfahren zu deren Herstellung, und Leistungswandler
DE112019007349T5 (de) Halbleiteranordnung, leistungswandler und verfahren zur herstellung einer halbleiteranordnung
DE102019217502B4 (de) Halbleitervorrichtung, elektrische Leistungsumwandlungseinrichtung und Verfahren zum Herstellen einer Halbleitervorrichtung
DE102018211826A1 (de) Halbleitermodul, Verfahren zu dessen Herstellung und Leistungswandlervorrichtung
DE112019006776T5 (de) Halbleiterbauelement, verfahren zur herstellung desselben und leistungswandler
DE112017007960B4 (de) Halbleitermodul und Leistungsumwandlungsvorrichtung
DE112019006927B4 (de) Halbleitervorrichtung, Herstellungsverfahren für eine Halbleitervorrichtung sowie Leistungswandler
DE112021005358T5 (de) Elektrischer Schaltungskörper, Leistungsumsetzer und Herstellungsverfahren für einen elektrischen Schaltungskörper
DE112018004816T5 (de) Leistungsmodul, verfahren zur herstellung desselben und leistungswandler
DE102019212727B4 (de) Halbleitervorrichtung und elektrische Leistungsumwandlungseinrichtung
DE102019218672A1 (de) Halbleitervorrichtung und Leistungsumwandlungseinrichtung
DE112019006795T5 (de) Halbleiterbauelement und leistungswandlervorrichtung
US20220013493A1 (en) Semiconductor device and power conversion device

Legal Events

Date Code Title Description
R012 Request for examination validly filed
R016 Response to examination communication
R084 Declaration of willingness to licence
R016 Response to examination communication
R018 Grant decision by examination section/examining division
R020 Patent grant now final