DE102019200810A1

DE102019200810A1 - Organischer dünnschicht-transistor und verfahren zur herstellung desselben

Info

Publication number: DE102019200810A1
Application number: DE102019200810.0A
Authority: DE
Inventors: Hans Kleemann; Seongae Park; Jörn Vahland
Original assignee: Technische Universitaet Dresden
Current assignee: Technische Universitaet Dresden
Priority date: 2019-01-23
Filing date: 2019-01-23
Publication date: 2020-07-23
Anticipated expiration: 2039-01-24
Also published as: JP2022516272A; EP3915156A1; WO2020152061A1; WO2020152061A9; CA3127002A1; KR20210105973A; US20210391549A1; DE102019200810B4

Abstract

Es wird ein Organischer Dünnschicht-Transistor (OTFT), insbesondere Dünnschicht-Feldeffekttransistor (OFET), vorgeschlagen, aufweisend eine Source-Elektrode, eine Drain-Elektrode, eine in Top-Gate-Anordnung angeordnete Gate-Elektrode und eine organische Halbleiterfunktionsschicht, wobei die Source-Elektrode, die Drain-Elektrode und die Gate-Elektrode in einem koplanaren Schichtaufbau angeordnet sind, wobei der organische Dünnschicht-Transistor eine Zwischenschicht zur kapazitiven Entkopplung der Gate-Elektrode von der Source-Elektrode und/oder von der Source-Elektrode aufweist.

Description

Stand der Technik
Die vorliegende Erfindung geht aus von einem organischen Dünnschicht-Transistor (OTFT), insbesondere Dünnschicht-Feldeffekttransistor (OFET), aufweisend eine Source-Elektrode, eine Drain-Elektrode, eine in Top-Gate-Anordnung angeordnete Gate-Elektrode und eine organische Halbleiterfunktionsschicht, wobei die Source-Elektrode, die Drain-Elektrode und die Gate-Elektrode in einem koplanaren Schichtaufbau angeordnet sind. Die Gate-Elektrode ist dabei von den Halbleiterschichten durch einen geeigneten Isolator getrennt.
Grundsätzlich existieren vier verschiedene Dünnschicht Transistor-Architekturen: 1. bottom-gate / bottom-contact (BGBC or coplanar BG), 2. bottom-gate / top-contact (BGTC or staggered BG), 3. top-gate / top-contact (TGTC or coplanar TG) und 4. top-gate / bottom-contact (TGBC or staggered BG).
Heutige Silizium-basierte Halbleitertechnologie wird durch die 3. Architektur (top-gate / top-contact (TGTC or coplanar TG), also einem koplanaren Schichtaufbau mit einer oben liegenden Gate-Elektrode dominiert, bei welcher die halbleitende Schicht zwischen dem Substrat und der Gate-Elektrode liegt, weil hierbei sogenannte selbststrukturierte Elektroden (auch als selbstausrichtende Elektroden bezeichnet) realisiert werden können. Dies bedeutet, dass die Gate-Elektrode als Maske bei der Dotierung der Source- und Drain-Bereiche verwendet wird, wodurch ein nur leichter Überlapp zwischen dem Gate und dem jeweiligen Randbereich von Source und Drain sichergestellt wird. Solche selbststrukturierten Elektroden reduzieren signifikant die parasitären Kapazitäten des Transistors und ermöglichen somit schnelle und energieeffiziente Halbleiterbauelemente.
Aus „High Reliable a-IGZO TFTs with Self-Aligned Coplanar Structure for Large-Sized Ultrahigh-Definition OLED TV“, C. Ha et al., SID's Digest 69.2, p.1022 (2015) ist die Anwendung solcher selbststrukturierten Elektroden im Zusammenhang mit einem transparenten leitenden Oxid, wie amorphen Indium-Gallium-Tin-Oxide (a-IGZO) zur Verwendung in ultradünnen, hochauflösenden Displays bekannt.
Die große Mehrheit heutiger Dünnschicht-Transistoren verwendet keine selbststrukturierten Elektroden, so dass der Gate-Drain-Überlapp und der Gate-Source-Überlapp einen signifikanten Anteil an der Gesamtkapazität beitragen. Der Einfluss dieser parasitären Überlappkapazitäten wird anhand der Verstärkungsgrenzfrequenz f_T (unity-gain cut-off frequency) deutlich: $f_{T} = \frac{g_{m}}{2 π (C_{C h} + 2 C_{O V})} = \frac{g_{m}}{2 π C_{0} / W (L + 2 L_{O V})}$
mit g_m als Transkonduktanz, C_Ch als Kanalkapazität, Cov als parasitäre Überlappkapazität, C₀ als spezifische Oxidkapazität, W als Kanalbreite, L als Kanallänge und Lov als Überlappungslänge.
In der Praxis sind Fehlertoleranzen von L_OV≥ 3,5 µm notwendig, wodurch die Verstärkungsgrenzfrequenz f_T hauptsächlich durch die parasitäre Überlappungslänge und weniger durch die Kanallänge selbst bestimmt wird. Die Folge hiervon ist, dass sich die Verstärkungsgrenzfrequenzen f_T von organischen Dünnschicht-Transistoren in den letzten Jahren nicht verbessert haben, obwohl durch Weiterentwicklungen die Ladungsträgerbeweglichkeit kontinuierlich steigt.
Um diesen Nachteil konventioneller organischer Transistoren zu umgehen, wurden verschiedene Konzepte für OTFTs mit selbststrukturierten Elektroden untersucht. Aus „Downscaling of self-aligned, all-printed polymer thin-film transistors“, Y. Noh et al., Vol. 2, p. 784, Nature Nanotechnology (2007) ist ein selbststrukturierter organischer Transistor in einer staggered Top-Gate Geometrie bekannt. Dabei wird durch ein Druckverfahren eine Kanallänge (Abstand zwischen Source und Drain-Elektrode) von <1µm realisiert. Die Gate-Elektrode wird in einem zweiten Strukturierungsschritt durch Photolithographie strukturiert. Hier bei dienen Source und Drain-Elektrode als Belichtungsmaske. Um diese Strukturierung zu ermöglichen muss die Photolithographie von hinten durch das Substrat erfolgen (back exposure oder through-substrate exposure Methode). Diese Methode führt jedoch zu starken Einschränkungen bezüglich der lithographischen Auflösung und der zu realisierenden Elektroden-Geometrie. Weitere selbststrukturierte organische Transistoren sind z.B. aus „Self-Aligned Organic Field-Effect Transistors Using Back-Surface Exposure Method“, T. Hyodo et al., Japanese Journal of Applied Physics, Vol. 43, No. 4B pp. 2323-232 (2004) und „Self-Aligned Megahertz Organic Transistors Solution-Processed on Plastic“, S. Higgins et al., Adv. Electronic Materials, Vol. 1, p. 1500024 (2015). bekannt. In beiden Schritten werden Bottom-Gate Transistoren in einer coplanaren (Hyodo) und staggered (Higgins) Geometrie vorgestellt. Auch diese beiden Methoden beruhen auf einem Photolithographie-Schritt bei dem durch das Substrate belichtet werden muss. Weiterhin müssen für die Strukturierung von Source und Drain sogenannte Lift-off Prozesse genutzt werden, welche nicht für die industrielle Produktion geeignet sind. Von selbststrukturierten organischen Transistoren in einer coplanaren Top-Gate Geometrie wurde bisher nicht berichtet.
Ein weiterer Nachteil an den aus dem Stand der Technik bekannten organischen Dünnschicht-Transistoren (OTFT) ist der dort auftretende bekannte „voltage-kick-back“ (VKB) Effekt, der dazu führt, dass beim Abschalten des Transistors eine Entladung der Speicherkapazität über die Gate-Drain Kapazität erfolgt und so die gespeicherte Spannungsinformation verloren geht. Dieser Effekt stellt die größte Limitierung für die Verwendung von organischen Dünnschicht-Transistoren (OTFT) in Aktiv-Matrix-Displays dar.
Offenbarung der Erfindung
Es ist daher eine Aufgabe der vorliegenden Erfindung, einen organischen Dünnschicht-Transistor (OTFT) zur Verfügung zu stellen, welcher eine höhere Verstärkungsgrenzfrequenz f_T erreicht und bei welchem der „voltage-kick-back“ Effekt unterdrückt ist.
Diese Aufgabe wird gelöst durch einen Organischer Dünnschicht-Transistor (OTFT), insbesondere Dünnschicht-Feldeffekttransistor (OFET), aufweisend eine Source-Elektrode, eine Drain-Elektrode, eine in Top-Gate-Anordnung angeordnete Gate-Elektrode und eine organische Halbleiterfunktionsschicht, wobei die Source-Elektrode, die Drain-Elektrode und die Gate-Elektrode in einem koplanaren Schichtaufbau angeordnet sind, wobei der organische Dünnschicht-Transistor eine Zwischenschicht zur kapazitiven Entkopplung der Gate-Elektrode von der Source-Elektrode und/oder von der Source-Elektrode aufweist.
Der erfindungsgemäße Dünnschicht-Transistor hat gegenüber dem Stand der Technik den Vorteil, dass aufgrund der Verwendung der implementierten Zwischenschicht deutlich geringere parasitäre Kapazitäten zwischen Gate und Source sowie zwischen Gate und Drain erreicht werden. Hierdurch kann vorteilhafterweise die Verstärkungsgrenzfrequenz f_T gesteigert und der „voltage-kick-back“ (VKB) Effekt reduziert werden, wodurch der erfindungsgemäße organische Dünnschicht-Transistor schneller und energieeffizienter wird und beispielsweise in hochauflösenden Aktiv-Matrix-Displays Anwendung finden kann. Zudem kann bei der der Herstellung des erfindungsgemäßen Dünnschicht-Transistors die Technik der selbststrukturierten Elektroden angewendet werden, weil Metalle oben auf organischen Halbleitern, also in der hier angewendeten koplanaren Top-Gate-Anordnung, durch Nassätzen strukturiert werden können, ohne dass dabei der organische Halbleiter geschädigt wird. Die Top-Gate-Anordnung im Sinne der vorliegenden Erfindung bedeutet insbesondere, dass die organische Halbleiterfunktionsschicht zwischen dem Substrat und der Gate-Elektrode angeordnet ist. Die selbststrukturierten Elektroden führen zu einem nur geringen und wohldefinierten Überlapp zwischen dem Gate und dem jeweiligen Randbereich von Source und Drain, wodurch nur geringe parasitäre Kapazitäten auftreten. Zudem fungiert die Zwischenschicht als Abstandshalter, um zusätzlich eine kapazitive Entkopplung zwischen Gate und Source sowie zwischen Gate und Drain zu erzielen. Die Zwischenschicht ist insbesondere unterhalb oder oberhalb der Gate-Elektrode angeordnet. Vorzugsweise ist die Zwischenschicht zwischen der Gate-Elektrode und der Source-Elektrode und/oder zwischen der Gate-Elektrode und der Drain-Elektrode angeordnet.
Die organische Halbleiterfunktionsschicht ist insbesondere zwischen der Gate-Elektrode und dem Substrat angeordnet.
Vorteilhafte Ausgestaltungen und Weiterbildungen der Erfindung sind den Unteransprüchen, sowie der Beschreibung unter Bezugnahme auf die Zeichnungen entnehmbar.
Gemäß einer bevorzugten Ausführungsform der vorliegenden Erfindung ist vorgesehen, dass die Zwischenschicht senkrecht zu einer Haupterstreckungsebene des Substrats sowohl mit der Drain-Elektrode als auch mit der Source-Elektrode zumindest teilweise überlappt. In vorteilhafter Weise kann somit die kapazitive Entkopplung maximiert werden. Denkbar ist auch, dass die Erstreckung der Zwischenschicht in der Haupterstreckungsebene über die Erstreckung der Drain-Elektrode bzw. der Source-Elektrode hinausgeht.
Gemäß einer bevorzugten Ausführungsform der vorliegenden Erfindung ist vorgesehen, dass die Zwischenschicht im Bereich der Gate-Elektrode eine Unterbrechung aufweist. Diese Unterbrechung weist die Zwischenschicht insbesondere dann auf, wenn die Zwischenschicht unterhalb der Gate-Elektrode angeordnet ist (Vgl. Ausführungsbeispiel nach 1). Vorteilhafterweise wird die Zwischenschicht somit als durchgehende Schicht ausgeführt, die lediglich in einem Teilbereich der Gate-Elektrode eine Unterbrechung, also Durchgangsöffnung aufweist, um die Funktionalität des Transistors nicht zu beeinträchtigen. Denkbar ist auch, dass die Erstreckung der Unterbrechung in der Haupterstreckungsebene der Erstreckung des Gate-Isolators des organischen Dünnschicht-Transistors in der Haupterstreckungsebene entspricht. Alternativ kann die Zwischenschicht auch ohne Unterbrechung ausgeführt sein, wenn die Zwischenschicht oberhalb der Gate-Elektrode angeordnet ist (Vgl. Ausführungsbeispiel nach 2)
Gemäß einer bevorzugten Ausführungsform der vorliegenden Erfindung ist vorgesehen, dass die Zwischenschicht senkrecht zur Haupterstreckungsebene eine insbesondere mittlere Dicke zwischen 500 nm und 5 µm aufweist. Die Zwischenschicht ist insbesondere im Vergleich zum Gate-Isolator somit vergleichsweise dick ausgebildet, wodurch die parasitäre Kapazität der Zwischenschicht klein gegenüber der Kapazität des aktiven Gate-Bereichs ist, wenn beispielsweise die Dicke des Gate-Isolators zwischen 50 nm und 500 nm liegt. Die Zwischenschicht umfasst vorzugsweise eine polymerbasierte Abstandsschicht und/oder einen Fotolack, der aus einem vorangegangenen fotolithographischen Strukturierungsschritt, insbesondere zur Strukturierung der Drain- und Source-Elektrode oder der Gate-Elektrode stammt und anschließend im Bereich der Drain- und Source-Elektrode oder der Gate-Elektrode nicht beseitig wurde.
Ein weiterer Gegenstand der vorliegenden Erfindung ist ein Display mit einer Mehrzahl von Pixeln, wobei wenigstens ein Pixel den erfindungsgemäßen organischen Dünnschicht-Transistor aufweist. Vorteilhafterweise können mit Hilfe des erfindungsgemäßen organischen Dünnschicht-Transistors (OTFT) ultradünne und hochauflösende Aktiv-Matrix-Displays realisiert werden.
Ein weiterer Gegenstand der vorliegenden Erfindung ist die Verwendung eines erfindungsgemäßen organischen Dünnschicht-Transistors in einem Display, insbesondere in einem hochauflösenden Aktiv-Matrix-Display.
Ein weiterer Gegenstand der vorliegenden Erfindung ist ein Verfahren zur Herstellung des erfindungsgemäßen organischen Dünnschicht-Transistors, wobei

- in einem ersten Herstellungsschritt ein organisches Halbleitermaterial zur Bildung der organischen Halbleiterfunktionsschicht (4) auf einem Substrat (2) abgeschieden wird,
- in einem zweiten Herstellungsschritt eine erste Metallschicht auf dem organischen Halbleitermaterial angeordnet wird,
- in einem dritten Herstellungsschritt eine Strukturierung der ersten Metallschicht zur Ausbildung wenigstens einer ersten Elektrode durchgeführt wird,
- in einem vierten Herstellungsschritt eine zweite Metallschicht abgeschieden wird,
- in einem fünften Herstellungsschritt eine Strukturierung der zweiten Metallschicht zur Ausbildung wenigstens einer zweiten Elektrode durchgeführt wird,
- wobei in einem Zusatzschritt, der zwischen dem ersten und dem zweiten Herstellungsschritt oder zwischen dem dritten und dem vierten Herstellungsschritt durchgeführt wird, eine Gate-Isolationsschicht (7) hergestellt wird,
- dadurch gekennzeichnet, dass in einem Zwischenschritt eine Zwischenschicht (9) zur kapazitiven Entkopplung auf die wenigstens eine erste Elektrode oder auf die wenigstens zweite Elektrode aufgebracht wird.

Das erfindungsgemäße Herstellungsverfahren ermöglicht eine einfach und kostengünstige Herstellung des erfindungsgemäßen Dünnschicht-Transistors, welcher im Vergleich zum Stand der Technik deutlich geringere parasitäre Kapazitäten zwischen Gate und Source sowie zwischen Gate und Drain aufweist und somit beispielsweise in hochauflösenden Aktiv-Matrix-Displays Anwendung finden kann. Das Verfahren nutzt dabei aus, dass oben auf organischen Halbleitern, also in der hier angewendeten koplanaren Top-Gate-Anordnung, angeordnete Metalle durch Nassätzen strukturiert werden können, ohne dass dabei der organische Halbleiter geschädigt wird. Mit anderen Worten: Die Source-, Drain- und Gate-Elektroden können in einem klassischen lithographischen Strukturierungsverfahren mit Nassätzen ausgebildet werden, obwohl der Transistor auf einem organischen Halbleiter basiert. Die Ausbildung der Gate-Isolationsschicht kann sodann insbesondere durch nasschemische Anodisierung erfolgen. Die Gate-Isolationsschicht umfasst hierbei insbesondere eine Aluminiumoxidschicht. Alternativ wäre aber auch denkbar, dass im vierten Herstellungsschritt eine isolierende Polymerschicht als Gate-Isolationsschicht, aufgebracht, insbesondere aufgedruckt oder aufgeschleudert wird. Durch die vorstehend beschriebene Strukturierung wird entweder aus der ersten Metallschicht die Gate-Elektrode und später aus der zweiten Metallschicht die Drain- und Source-Elektroden erzeugt, oder alternativ die Drain- und Source-Elektroden erzeugt oder alternativ wird aus der ersten Metallschicht die Drain- und Source-Elektroden und später aus der zweiten Metallschicht die Gain -Elektrode erzeugt. In beiden Fällen ist zwischen der Gate- und Drain-Elektrode sowie zwischen der Gate- und Source-Elektrode jeweils die Zwischenschicht angeordnet. Je nachdem, welcher Schichtaufbau Anwendung findet, wird der Zusatzschritt zur Ausbildung der Gate-Isolationsschicht vor oder nach dem Zwischenschritt zur Ausbildung der Zwischenschicht ausgeführt. Der Zwischenschritt wird ferner vorzugsweise zwischen dem zweiten und dem vierten Herstellungsschritt und insbesondere zwischen dem dritten und dem vierten Herstellungsschritt durchgeführt. Optional wird vor dem ersten Herstellungsschritt noch ein Planarisierungsschritt durchgeführt, in welchem eine Hilfsschicht als Planarisierungsschicht auf dem Substrat zur Planarisierung des Substrats abgeschieden wird.
Gemäß einer bevorzugten Ausführungsform der vorliegenden Erfindung ist vorgesehen, dass der Zwischenschritt das Aufbringen einer polymerbasierten Abstandsschicht umfasst. Denkbar ist, dass der Zwischenschritt ein Aufbringen von Fotolack im dritten Herstellungsschritt umfasst und der Fotolack im Bereich wenigstens einer ersten Elektrode als Zwischenschicht zur kapazitiven Entkopplung im Schichtaufbau enthalten bleibt.
Gemäß einer bevorzugten Ausführungsform der vorliegenden Erfindung ist vorgesehen, dass im zweiten Herstellungsschritt eine Doppelschicht aus Aluminium und Gold als erste Metallschicht auf dem organischen Halbleitermaterial angeordnet wird, wobei im dritten Herstellungsschritt die Goldschicht der Doppelschicht fotolithografisch strukturiert wird und wobei im Zusatzschritt die Aluminiumschicht der Doppelschicht zur Ausbildung der Gate-Isolationsschicht anodisiert wird. Die Verwendung der Doppelschicht aus Aluminium und Gold hat insbesondere für n-dotierte Halbleiter Vorteile, da die Drain- und Source-Elektrode aus Aluminium gebildet wird.
Gemäß einer bevorzugten Ausführungsform der vorliegenden Erfindung ist vorgesehen, dass das organische Halbleitermaterial im Bereich der Source- und Drain-Elektroden dotiert wird, insbesondere mittels molekularer Dotierstoffe, wie F4-TCNQ, F6-TCNNQ, C60F36, W2(hpp)4, oder anorganischen Dotierstoffen, wie WoO3, MoO3.
Weitere Einzelheiten, Merkmale und Vorteile der Erfindung ergeben sich aus den Zeichnungen, sowie aus der nachfolgenden Beschreibung von bevorzugten Ausführungsformen anhand der Zeichnungen. Die Zeichnungen illustrieren dabei lediglich beispielhafte Ausführungsformen der Erfindung, welche den wesentlichen Erfindungsgedanken nicht einschränken.
Figurenliste

1 zeigt eine schematische Schnittbildansicht eines Organischen Dünnschicht-Transistors gemäß einer beispielhaften ersten Ausführungsform der vorliegenden Erfindung.
2 zeigt eine schematische Schnittbildansicht eines Organischen Dünnschicht-Transistors gemäß einer beispielhaften zweiten Ausführungsform der vorliegenden Erfindung.
3 zeigt eine schematische Schnittbildansicht eines Organischen Dünnschicht-Transistors gemäß einer beispielhaften dritten Ausführungsform der vorliegenden Erfindung.
4 zeigt einen Herstellungsschritt zur Herstellung des Organischen Dünnschicht-Transistors gemäß der beispielhaften dritten Ausführungsform der vorliegenden Erfindung.
5a, 5b zeigt einen Testaufbau eines Organischen Dünnschicht-Transistors nebst einer zugehörigen Messreihe zur Bestimmung der Ladungsträgerbeweglichkeit.

Ausführungsformen der Erfindung
In den verschiedenen Figuren sind gleiche Teile stets mit den gleichen Bezugszeichen versehen und werden daher in der Regel auch jeweils nur einmal benannt bzw. erwähnt.
In 1 ist eine schematische Schnittbildansicht eines Dünnschicht-Transistors 1 gemäß einer beispielhaften ersten Ausführungsform der vorliegenden Erfindung dargestellt.
Der Organische Dünnschicht-Transistor (OTFT) 1 weist ein Substrat 2, auf welchem ein organisches Halbleitermaterial zur Ausbildung einer organischen Halbleiterfunktionsschicht 4 angeordnet ist. Optional ist zwischen der organischen Halbleiterfunktionsschicht 4 und dem Substrat 2 eine Hilfsschicht 3 zur Planarisierung des Substrats 2 vorgesehen. Das Substrat 2, die Hilfsschicht 3 und die Schicht aus organischem Halbleitermaterial 4 erstrecken sich dabei parallel zu einer Haupterstreckungsebene 10.
Auf dem organischen Halbleitermaterial 4 sind eine Source-Elektrode 5 und eine Drain-Elektrode 6 aus Metall räumliche getrennt voneinander ausgebildet. In der Haupterstreckungsebene 10 ist zwischen der Source-Elektrode 5 und der Drain-Elektrode 6 eine Gate-Isolationsschicht 7 ausgebildet, um die organische Halbleiterfunktionsschicht 4 von einer Gate-Elektrode 8 elektrisch zu isolieren.
Im Bereich der Source-Elektrode 5 weist der Organische Dünnschicht-Transistor 1 eine Zwischenschicht 9 auf, welche dazu dient, eine kapazitive Entkopplung zwischen der Source-Elektrode 5 und der Gate-Elektrode 8 zu erzielen. Hierfür bedeckt die Zwischenschicht 9 die Source-Elektrode 5 entlang einer zur Haupterstreckungsebene 10 senkrechten Richtung vollständig. Mit anderen Worten: Die Zwischenschicht 9 und die Source-Elektrode 5 überlappen einander vollständig. Analog ist auch im Bereich der Drain-Elektrode 6 eine Zwischenschicht 9 angeordnet, welche die Drain-Elektrode 6 vollständig überlappt und dazu dient, eine kapazitive Entkopplung zwischen der Drain-Elektrode 6 und der Gate-Elektrode 8 zu erzielen. Die Gate-Isolationsschicht 7 erstreckt sich seitlich jeweils über die Zwischenschicht 9 hinweg. Auf der Gate-Isolationsschicht 7 ist ferner die Gate-Elektrode 8 angeordnet, welche sich ebenfalls sowohl über den aktiven Bereich des Transistors erstreckt als auch seitlich leicht über die Source- und Drain-Elektroden 5, 6 übersteht. Durch diesen Überlapp entstehen zwangsläufig ungewollte parasitäre Kapazitäten zwischen der Source-Elektrode 5 und der Gate-Elektrode 8 bzw. zwischen der Drain-Elektrode 6 und der Gate-Elektrode 8.
Die Zwischenschicht 9 umfasst eine vorzugsweise polymerbasierte Abstandsschicht (alternativ wären als Abstandsschicht auch Oxide, Nitride oder kleine Molekülschichten denkbar), welche beispielsweise ein nicht-entfernter Fotolack aus einem vorangegangenen fotolithografischen Strukturierungsverfahren zur Strukturierung der Source- und Drain-Elektroden 5, 6 sein kann. Die Zwischenschicht 9 fungiert als Abstandshalter und weist hierfür vorzugsweise eine Dicke zwischen 500 nm und 5 µm auf. Im Vergleich zu der typischen Dicke der Gate-Isolationsschicht 7 zwischen 50 nm und 500 nm ist die Zwischenschicht 9 also vergleichsweise dick, so dass die parasitären Kapazitäten zwischen der Source-Elektrode 5 und der Gate-Elektrode 8 bzw. zwischen der Drain-Elektrode 6 und der Gate-Elektrode 8 im Vergleich zur Kapazität des aktiven Gate-Bereichs vorteilhafterweise sehr klein werden. Somit kann die Verstärkungsgrenzfrequenz f_T gesteigert und der „voltage-kick-back“ (VKB) Effekt reduziert werden, wodurch der erfindungsgemäße organische Dünnschicht-Transistor 1 schneller und energieeffizienter wird und beispielsweise in hochauflösenden Aktiv-Matrix-Displays Anwendung finden kann.
Ein weiterer Vorteil des erfindungsgemäßen Organischen Dünnschicht-Transistors 1 besteht darin, dass die Elektroden durch eine herkömmliche fotolithografische Strukturierung mit anschließender nasschemischer Anodisierung ausgebildet werden können, ohne dass dabei das organische Halbleitermaterial Schaden nimmt. Die Herstellung des erfindungsgemäßen Organischen Dünnschicht-Transistors 1 kann somit in der Art von selbststrukturierten Elektroden erfolgen, wodurch geringe parasitäre Kapazitäten und eine kostengünstige Herstellung ermöglicht wird.
Der in 1 gezeigte Organische Dünnschicht-Transistor 1 wird hergestellt, indem zunächst ein Substrat 2 bereitgestellt wird (nullter Herstellungsschritt), welches optional mit der Hilfsschicht 3 zur Planarisierung des Substrats 2 beschichtet ist. Im ersten Herstellungsschritt wird sodann das organische Halbleitermaterial zur Bildung der organischen Funktionsschicht 4 auf dem Substrat 2 bzw. der Hilfsschicht 3 abgeschieden.
In einem zweiten Herstellungsschritt wird anschließend eine erste Metallschicht, beispielsweise aus Gold, auf die organische Funktionsschicht 4 aufgebracht, beispielsweise durch Physikalische Gasphasenabscheidung (PVD) bzw. bedampfen. Diese erste Metallschicht wird im dritten Herstellungsschritt durch herkömmliche fotolithografische Strukturierung strukturiert, wodurch die Source-Elektrode 5 sowie die Drain-Elektrode 6 ausgebildet wird. Hierfür wird die Metallschicht zunächst mit einem Fotolack als Maskierungsschicht beschichtet, anschließend belichtet und sodann in einer Weise nass-chemisch geätzt(wässrige Lösung), dass der unterliegende Halbleiter keinen Schaden nimmt. Für edle Metalle wie z.B. Gold oder Silber, kann dieser Ätzschritt mittels KI/I2 Lösung oder Königswasser durchgeführt werden. Für Kupfer bietet sich Metall-Chlorid Salzlösungen aus z.B. NaCI, CuCI2, MgCI2 oder ähnlich an. Vorzugsweise enthalten diese Salzlösungen Chlorwasserstoff (HCl). Unedle Metalle wie z.B. AI können mit basischen Lösungen wie NaOH oder Tetramethylammoniumhydroxide geätzt werden. Die Konzentrationen der jeweiligen Substanzen in wässriger Lösung bestimmen die Ätzgeschwindigkeit. Um eine strukturtreue Übetragung der lithographischen Strukturen zu erreichen, empfiehlt es sich verdünnt Ätzlösungen zu nutzen: z.B. KI/I2 verdünnt mit H2O (Verhältnis 1:10), oder Königswasser verdünnt mit H2O (Verhältnis 1:10).
Die Gate-Isolationsschicht 7 wird durch in einem darauffolgenden Zusatzschritt durch Aufbringen einer dünnen isolierenden Polymerschicht ausgebildet, welche beispielsweise aufgedruckt oder aufgeschleudert wird. Alternativ sind auch Isolationsschichten etwas aus Aluminium-, Titan- oder Hafniumoxid denkbar.
Zur Ausbildung der Zwischenschicht 9 wird entweder der Fotolack im Bereich der Source- und Drain-Elektroden 5, 6 nach dem dritten Herstellungsschritt nicht entfernt, so dass der Fotolack anschließend als Zwischenschicht 9 zur kapazitiven Entkopplung fungiert. Der Zwischenschritt umfasst somit denjenigen Teilschritt vom dritten Herstellungsschritt, in welchem der Fotolack aufgebracht wird. Alternativ wird nach dem dritten Herstellungsschritt ein Zwischenschritt zum Aufbringen einer polymeren Abstandsschicht durchgeführt, welche die Zwischenschicht 9 darstellt. Der Zwischenschritt wird entweder vor oder nach dem Zusatzschritt durchgeführt.
Anschließend wird in einem vierten Herstellungsschritt eine zweite Metallschicht aufgebracht, welche zur Ausbildung der Gate-Elektrode 8 in einem fünften Herstellungsschritt fotolithografisch strukturiert wird.
Optional ist denkbar, dass das organische Halbleitermaterial zusätzlich im Bereich der Source- und Drain-Elektroden 5, 6 dotiert wird, insbesondere mittels molekularer Dotierstoffe, wie F4-TCNQ, F6-TCNNQ, C60F36, W2(hpp)4, oder anorganischen Dotierstoffen, wie WoO3, MoO3.
In 2 ist eine schematische Schnittbildansicht eines Organischen Dünnschicht-Transistors 1 gemäß einer beispielhaften zweiten Ausführungsform der vorliegenden Erfindung dargestellt.
Die zweite Ausführungsform entspricht im Wesentlichen der anhand von 1 erläuterten ersten Ausführungsform, wobei im Unterschied die Zwischenschicht 9 auf der Gate-Elektrode 8 angeordnet ist und sich somit zwischen der Gate-Elektrode 8 und den sich teilweise über die Zwischenschicht 9 bzw. Gate-Elektrode 8 geführten Drain- und Source-Elektroden 5, 6 erstreckt.
Die Herstellung dieser zweiten Ausführungsform erfolgt analog zur ersten Ausführungsform, wobei der Zusatzschritt vor dem zweiten Herstellungsschritt durchgeführt wird, um die Gate-Isolationsschicht 7 unterhalb der anschließend herzustellenden Gate-Elektrode 8 herzustellen. Ferner wird die Strukturierung der ersten Metallschicht im dritten Herstellungsschritt zur Ausbildung der Gate-Elektrode 8 durchgeführt. Die Strukturierung der zweiten Metallschicht im fünften Verfahrensschritt dient sodann zur Ausbildung der Drain- und Source-Elektroden (5, 6). Für die Strukturierung der Gate-Elektrode (8), als auch von Source und Drain, wird auf nasschemische Ätzprozesse wie in der ersten Ausführungsform beschrieben, zurückgegriffen. Für die Herstellung der Gate-Isolationsschicht 7 wird der Prozess der nasschemischen Oxidierung genutzt. Dabei besteht die Gate-Elektrode 8 aus einem nass-chemisch oxidierbaren Metall, oder aus einer Schichtfolge eines oxidierbaren und eines edlen Metalls (z.B. Aluminium und Gold, vgl. dritte Ausführungsform).
In 3 ist eine schematische Schnittbildansicht eines Organischen Dünnschicht-Transistors 1 gemäß einer beispielhaften dritten Ausführungsform der vorliegenden Erfindung dargestellt.
Die dritte Ausführungsform entspricht im Wesentlichen der anhand von 1 erläuterten ersten Ausführungsform, wobei im zweiten Herstellungsschritt keine einfache Metallschicht, sondern eine Doppelschicht aus Aluminium und Gold auf dem organischen Halbleitermaterial abgeschieden wurde. Dabei wird vorzugsweise zwischen der Aluminium- und der GoldSchicht eine dünne Chrom-Schicht abgeschieden. Diese verhindert die Ausbildung ungewünschter Legierungen zwischen AI und Au. Die Anodisierung erfolgt in einer wässrigen Lösung aus citric acid (2-hydroxypropane-1,2,3-tricarboxylic acid) mit einer Konzentration von 1mM/I.
Im dritten Herstellungsschritt wird sodann eine fotolithografische Strukturierung der GoldSchicht zur Ausbildung der Source- und Drain-Elektroden 5, 6 durchgeführt. Der Fotolack im Bereich der Source- und Drain-Elektroden 5, 6 wird nicht entfernt und fungiert somit als Zwischenschicht 9 in Form der polymerbasierten Abstandsschicht. Im darauffolgenden vierten Herstellungsschritt wird durch nasschemische Anodisierung der im dritten Herstellungsschritt freigelegten Aluminiumschicht die Gate-Isolationsschicht 7 in Form einer Aluminiumoxidschicht (Al₂O₃) gebildet. Die Dicke der Gate-Isolationsschicht 7 wird erneut durch die während der Anodisierung angelegte elektrische Spannung kontrolliert. Ein schematisches Detailbild der nasschemischen Anodisierung der Aluminiumschicht ist in 4 illustriert. Die Anodisierung erfolgt in einer wässrigen Lösung aus citric acid (2-hydroxypropane-1,2,3-tricarboxylic acid) mit einer Konzentration von 1mM/I.
Anschließend wird in einem fünften Herstellungsschritt eine Metallschicht aufgebracht, welche zur Ausbildung der Gate-Elektrode 8 in einem sechsten Herstellungsschritt fotolithografisch Strukturiert wird.
Die Verwendung der Doppelschicht aus Aluminium und Gold hat insbesondere für n-dotierte Halbleiter Vorteile, da die Drain- und Source-Elektrode 5, 6 aus Aluminium gebildet wird.
Optional ist denkbar, dass das organische Halbleitermaterial zusätzlich im Bereich der Source- und Drain-Elektroden 5, 6 dotiert wird, insbesondere mittels molekularer Dotierstoffe, wie F4-TCNQ, F6-TCNNQ, C60F36, W2(hpp)4, oder anorganischen Dotierstoffen, wie WoO3, MoO3.
Die 5a und 5b zeigen einen Testaufbau eines Organischen Dünnschicht-Transistors 1 nebst einer zugehörigen Messreihe 11 zur Bestimmung der Ladungsträgerbeweglichkeit.
Grundsätzlich ist man in der Vergangenheit davon ausgegangen, dass organisches Halbleitermaterial bein Strukturieren mittels lithographischer Verfahren geschädigt wird.
Es wurde daher der in 5a illustrierte Organische Dünnschicht-Transistor 1 als Testaufbau realisiert, welcher im Wesentlichen dem Aufbau des in 1 illustrierten Organischen Dünnschicht-Transistors 1 gemäß der ersten Ausführungsform der vorliegenden Erfindung entspricht, wobei zwischen der organischen Halbleiterfunktionsschicht 4 und dem Substrat 1 zusätzlich eine weitere Gate-Elektrode 12 unmittelbar auf dem Substrat 2 und eine weitere Gate-Isolationsschicht 13 zwischen der weiteren Gate-Elektrode 12 und der organischen Halbleiterfunktionsschicht 4 implementiert sind.
Um zu prüfen, ob das organische Halbleitermaterial durch die lithographische Strukturierung der Metallschichten tatsächlich geschädigt wird, wurden bei dem Testaufbau sodann die Ladungsträgerbeweglichkeit im Bereich der Gate-Elektrode 8 mit der Ladungsträgerbeweglichkeit im Bereich der weiteren Gate-Elektrode 12 verglichen. Die Messergebnisse sind als Messreihe 11 in 5b für verschiedene Gate-Source-Spannungen (siehe Legende) illustriert. Auf der Abszissenachse ist die Source-Drain Spannung in Volt aufgetragen, während auf der Ordinatenachse die Source-Drain-Stromstärke in Ampere aufgetragen.
Das Ergebnis ist, dass die Ladungsträgerbeweglichkeit durch die lithographische Strukturierung nicht beeinträchtigt wurden. Es wurde also herausgefunden, dass manche Metalle direkt auf dem organischen Halbleiter durch Nassätzen strukturiert werden können, ohne dass hierdurch das organische Halbleitermaterial beeinträchtigt wird.
Bezugszeichenliste

1: Organischer Dünnschicht-Transistor
2: Substrat
3: Hilfsschicht zur Planarisierung
4: Organische Halbleiterfunktionsschicht
5: Source-Elektrode
6: Drain-Elektrode
7: Gate-Isolationsschicht
8: Gate-Elektrode
9: Zwischenschicht
10: Haupterstreckungsebene
11: Messreihe
12: Weitere Gate-Elektrode
13: Weitere Gate-Isolationsschicht

ZITATE ENTHALTEN IN DER BESCHREIBUNG
Diese Liste der vom Anmelder aufgeführten Dokumente wurde automatisiert erzeugt und ist ausschließlich zur besseren Information des Lesers aufgenommen. Die Liste ist nicht Bestandteil der deutschen Patent- bzw. Gebrauchsmusteranmeldung. Das DPMA übernimmt keinerlei Haftung für etwaige Fehler oder Auslassungen.
Zitierte Nicht-Patentliteratur

C. Ha et al., SID's Digest 69.2, p.1022 (2015) [0004]
Y. Noh et al., Vol. 2, p. 784, Nature Nanotechnology (2007) [0007]
T. Hyodo et al., Japanese Journal of Applied Physics, Vol. 43, No. 4B pp. 2323-232 (2004) [0007]
S. Higgins et al., Adv. Electronic Materials, Vol. 1, p. 1500024 (2015) [0007]

Claims

Organischer Dünnschicht-Transistor (OTFT) (1), insbesondere Dünnschicht-Feldeffekt-Transistor (OFET), aufweisend ein Substrat (2), eine Source-Elektrode (5), eine Drain-Elektrode (5), eine in Top-Gate-Anordnung angeordnete Gate-Elektrode (8) und eine organische Halbleiterfunktionsschicht (4), wobei die Source-Elektrode (5), die Drain-Elektrode (6) und die Gate-Elektrode (8) in einem koplanaren Schichtaufbau angeordnet sind, dadurch gekennzeichnet, dass der organische Dünnschicht-Transistor (1) eine Zwischenschicht (9) zur kapazitiven Entkopplung der Gate-Elektrode (8) von der Source-Elektrode (5) und/oder von der Drain-Elektrode (6) aufweist.
Organischer Dünnschicht-Transistor (1) nach Anspruch 1, wobei die organische Halbleiterfunktionsschicht (4) zwischen der Gate-Elektrode (8) und dem Substrat (2) angeordnet ist.
Organischer Dünnschicht-Transistor (1) nach einem der vorhergehenden Ansprüche, wobei die Zwischenschicht (9) unterhalb oder oberhalb der Gate-Elektrode (8) angeordnet ist.
Organischer Dünnschicht-Transistor (1) nach einem der vorhergehenden Ansprüche, wobei die Zwischenschicht (9) senkrecht zu einer Haupterstreckungsebene (10) des Substrats (2) sowohl mit der Drain-Elektrode (5) als auch mit der Source-Elektrode (5) zumindest teilweise überlappt.
Organischer Dünnschicht-Transistor (1) nach Anspruch 4, wobei die Zwischenschicht (9) im Bereich der Gate-Elektrode (8) eine Unterbrechung aufweist.
Organischer Dünnschicht-Transistor (1) nach einem der vorhergehenden Ansprüche, wobei die Zwischenschicht (9) eine Dicke zwischen 500 nm und 5 µm aufweist.
Organischer Dünnschicht-Transistor (1) nach einem der vorhergehenden Ansprüche, wobei die Zwischenschicht (9) eine polymerbasierte Abstandsschicht umfasst.
Organischer Dünnschicht-Transistor (1) nach einem der vorhergehenden Ansprüche, wobei die Zwischenschicht (9) ein Fotolack aus einem insbesondere fotolithografischen Strukturierungsverfahren ist.
Display aufweisend eine Vielzahl von Pixeln, wobei wenigstens ein Pixel einen organischen Dünnschicht-Transistor (1) nach einem der vorhergehenden Ansprüche aufweist.
Verwendung eines organischen Dünnschicht-Transistors (1) nach einem der Ansprüche 1 bis 9 in einem Display.
Verfahren zur Herstellung eines organischen Dünnschicht-Transistors (1) nach einem der Ansprüche 1 bis 9, dadurch gekennzeichnet, dass - in einem ersten Herstellungsschritt ein organisches Halbleitermaterial zur Bildung der organischen Halbleiterfunktionsschicht (4) auf einem Substrat (2) abgeschieden wird, - in einem zweiten Herstellungsschritt eine erste Metallschicht auf dem organischen Halbleitermaterial angeordnet wird, - in einem dritten Herstellungsschritt eine Strukturierung der ersten Metallschicht zur Ausbildung wenigstens einer ersten Elektrode durchgeführt wird, - in einem vierten Herstellungsschritt eine zweite Metallschicht abgeschieden wird, - in einem fünften Herstellungsschritt eine Strukturierung der zweiten Metallschicht zur Ausbildung wenigstens einer zweiten Elektrode durchgeführt wird, - wobei in einem Zusatzschritt, der zwischen dem ersten und dem zweiten Herstellungsschritt oder zwischen dem dritten und dem vierten Herstellungsschritt durchgeführt wird, eine Gate-Isolationsschicht (7) hergestellt wird, - dadurch gekennzeichnet, dass in einem Zwischenschritt eine Zwischenschicht (9) zur kapazitiven Entkopplung auf die wenigstens eine erste Elektrode oder auf die wenigstens zweite Elektrode aufgebracht wird.
Verfahren nach Anspruch 11, wobei der Zwischenschritt zwischen dem zweiten und dem vierten Herstellungsschritt und insbesondere zwischen dem dritten und dem vierten Herstellungsschritt durchgeführt wird.
Verfahren nach einem der Ansprüche 11 oder 12, wobei der Zwischenschritt vor oder nach dem Zusatzschritt durchgeführt wird und vorzugsweise das Aufbringen einer polymerbasierten Abstandsschicht umfasst.
Verfahren nach Anspruch 13, wobei der Zwischenschritt ein Aufbringen von Fotolack im dritten Herstellungsschritt umfasst und der Fotolack im Bereich der wenigstens einen ersten Elektrode als Zwischenschicht (9) zur kapazitiven Entkopplung im Schichtaufbau enthalten bleibt.
Verfahren nach einem der Ansprüche 11 bis 14, wobei im Zusatzschritt eine insbesondere nasschemische Anodisierung der ersten Metallschicht zur Ausbildung der Gate-Isolationsschicht (7), insbesondere in Form einer Aluminiumoxidschicht, durchgeführt wird.
Verfahren nach Anspruch 15, wobei im Zusatzschritt eine isolierende Polymerschicht als Gate-Isolationsschicht (7), aufgebracht, insbesondere aufgedruckt oder aufgeschleudert wird.
Verfahren nach einem der Ansprüche 11 bis 16, wobei der Zwischenschritt ein Aufbringen von Fotolack im dritten Herstellungsschritt umfasst und der Fotolack im Bereich der Source- und Drain-Elektrode (5, 6) als Zwischenschicht (9) zur kapazitiven Entkopplung im Schichtaufbau enthalten bleibt.
Verfahren nach einem der Ansprüche 11 bis 17, wobei im zweiten Herstellungsschritt eine Doppelschicht aus Aluminium und Gold als erste Metallschicht auf dem organischen Halbleitermaterial angeordnet, wobei im dritten Herstellungsschritt die Goldschicht der Doppelschicht insbesondere fotolithografisch strukturiert wird und wobei im Zusatzschritt die Aluminiumschicht der Doppelschicht zur Ausbildung der Gate-Isolationsschicht (7) anodisiert wird.
Verfahren nach einem der Ansprüche 11 bis 18, wobei die wenigstens eine erste Elektrode die Source-Elektrode (5) und die Drain-elektrode (6) und die wenigstens eine zweite Elektrode die Gate-Elektrode (8) umfassen.
Verfahren nach einem der Ansprüche 11 bis 19, wobei die wenigstens eine erste Elektrode die Gate-Elektrode (8) und die wenigstens eine zweite Elektrode die Source-Elektrode (5) und die Drain-elektrode (6) umfassen.