JP2007035742A - 薄膜トランジスタの形成方法 - Google Patents

薄膜トランジスタの形成方法 Download PDF

Info

Publication number
JP2007035742A
JP2007035742A JP2005213796A JP2005213796A JP2007035742A JP 2007035742 A JP2007035742 A JP 2007035742A JP 2005213796 A JP2005213796 A JP 2005213796A JP 2005213796 A JP2005213796 A JP 2005213796A JP 2007035742 A JP2007035742 A JP 2007035742A
Authority
JP
Japan
Prior art keywords
layer
substrate
ablation
donor
semiconductor layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP2005213796A
Other languages
English (en)
Inventor
Naoyuki Toyoda
直之 豊田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Seiko Epson Corp
Original Assignee
Seiko Epson Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Seiko Epson Corp filed Critical Seiko Epson Corp
Priority to JP2005213796A priority Critical patent/JP2007035742A/ja
Priority to US11/425,159 priority patent/US20070020821A1/en
Priority to TW095126770A priority patent/TW200709430A/zh
Priority to CNB2006101078333A priority patent/CN100508141C/zh
Priority to KR1020060068886A priority patent/KR100799638B1/ko
Publication of JP2007035742A publication Critical patent/JP2007035742A/ja
Withdrawn legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02041—Cleaning
    • H01L21/02098—Cleaning only involving lasers, e.g. laser ablation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K10/00—Organic devices specially adapted for rectifying, amplifying, oscillating or switching; Organic capacitors or resistors having potential barriers
    • H10K10/40—Organic transistors
    • H10K10/46—Field-effect transistors, e.g. organic thin-film transistors [OTFT]
    • H10K10/462—Insulated gate field-effect transistors [IGFETs]
    • H10K10/464—Lateral top-gate IGFETs comprising only a single gate
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K71/00—Manufacture or treatment specially adapted for the organic devices covered by this subclass
    • H10K71/10—Deposition of organic active material
    • H10K71/18—Deposition of organic active material using non-liquid printing techniques, e.g. thermal transfer printing from a donor sheet
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02E—REDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
    • Y02E10/00—Energy generation through renewable energy sources
    • Y02E10/50—Photovoltaic [PV] energy
    • Y02E10/549—Organic PV cells
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
    • Y02P70/00—Climate change mitigation technologies in the production process for final industrial or consumer products
    • Y02P70/50—Manufacturing or production processes characterised by the final manufactured product

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Optics & Photonics (AREA)
  • Thin Film Transistor (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

【課題】 レーザプロセスを利用した薄膜トランジスタの形成方法を提供すること。
【解決手段】 薄膜トランジスタの形成方法が、素子側基板にソース電極およびドレイン電極を設ける第１の工程と、前記ソース電極およびドレイン電極を覆う半導体層を設ける第２の工程と、前記半導体層に重なるゲート絶縁層を設ける第３の工程と、前記半導体層に重なるゲート絶縁層を設ける第４の工程と、を包含している。そして、前記第２の工程は、（ａ）第１のベース基板と、前記第１のベース基板上の第１のアブレーション層と、前記第１のアブレーション層上のドナー側半導体層と、を備えた第１のドナー基板を、前記素子側基板に重ねる工程と、（ｂ）前記第１のドナー基板から前記素子側基板へ、前記ドナー側半導体層の少なくとも一部が転写されて前記半導体層が得られるように、第１のレーザビームを前記第１のアブレーション層に照射する工程と、を包含している。
【選択図】 図２

Description

本発明は、薄膜トランジスタの形成方法に関する。
有機半導体層をチャネル層として含むＴＦＴ（薄膜トランジスタ）が知られている（非特許文献１）。このいわゆる「有機ＴＦＴ」は、曲げられても機能するので、フレキシブルなシートディスプレイなどへの応用が期待されている。
安藤正彦，「アライメントフリー印刷製造を目指した有機トランジスタ技術」，２００４年度 印刷・情報記録・表示研究会講座 講演要旨集，高分子学会，ｐ．１６−２１
ところで、従来の有機ＴＦＴの形成方法によれば、有機半導体層の材料が低分子系の材料であるか、高分子系の材料であるか、に応じて、材料の配置の仕方が異なる。例えば、低分子系の材料を用いる場合には蒸着法によって材料が配置されるし、高分子系の材料を用いる場合には印刷法によって材料が配置される。そこで、材料の種類に依存しない配置方法があれば、材料を変更したい場合に製造工程の改変が小さくて済むので便利である。また、レーザプロセスを利用した有機半導体層の形成方法も知られていない。
本発明は、上記課題を鑑みてなされ、その目的の一つは、レーザプロセスを利用した薄膜トランジスタの形成方法を提供することである。
本発明の薄膜トランジスタの形成方法は、素子側基板にソース電極およびドレイン電極を設ける第１の工程と、前記ソース電極およびドレイン電極に接する半導体層を設ける第２の工程と、前記半導体層に重なるゲート絶縁層を設ける第３の工程と、前記ゲート絶縁層に重なるゲート電極を設ける第４の工程と、を包含している。そして、前記第２の工程は、レーザプロセスによって前記半導体層を設ける工程を含んでいる。例えば、前記第２の工程は、（ａ）第１のベース基板と、前記第１のベース基板上の第１のアブレーション層と、前記第１のアブレーション層上のドナー側半導体層と、を備えた第１のドナー基板を、前記素子側基板に重ねる工程と、（ｂ）前記第１のドナー基板から前記素子側基板へ、前記ドナー側半導体層の少なくとも一部が転写されて前記半導体層が得られるように、第１のレーザビームを前記第１のアブレーション層に照射する工程と、を包含している。
上記特徴によれば、アブレーション層へのレーザビームの照射によってアブレーション層が犠牲層となって剥離することで、ドナー側半導体層の少なくとも一部が素子側基板へ転写されて半導体層になる。つまり、レーザプロセスによって半導体層が得られるので、半導体層を構成する材料に依存しない薄膜トランジスタの形成方法が得られる。
本発明のある態様では、前記第１の工程は、（ｃ）基板と、前記基板上の第２のアブレーション層と、前記第２のアブレーション層上の第１の導電層と、を備えた前記素子側基板を準備する工程と、（ｄ）前記第１の導電層から前記ソース電極およびゲート電極以外の部分が取り除かれるように、第２のレーザビームを前記第２のアブレーション層に照射する工程と、を含んでいる。
上記特徴によれば、レーザプロセスによってソース電極およびドレイン電極を設けることができる。
本発明の他の態様によれば、前記第３の工程は、（ｅ）第２のベース基板と、前記第２のベース基板上の第３のアブレーション層と、前記第３のアブレーション層上の絶縁層と、を備えた第２のドナー基板を、前記素子側基板に重ねる工程と、（ｆ）前記第２のドナー基板から前記素子側基板へ、前記絶縁層の少なくとも一部が転写されて前記ゲート絶縁層が得られるように、第３のレーザビームを前記第３のアブレーション層に照射する工程と、を含んでいる。
上記特徴によれば、レーザプロセスによってゲート絶縁膜を設けることができる。
本発明のさらに他の態様によれば、前記第４の工程は、（ｇ）第３のベース基板と、前記第３のベース基板上の前記第４のアブレーション層と、前記第４のアブレーション層上の第２の導電層と、を備えた第３のドナー基板を、前記素子側基板に重ねる工程と、（ｈ）前記第３のドナー基板から前記素子側基板へ、前記第２の導電層の少なくとも一部が転写されて前記ゲート電極が得られるように、第４のレーザビームを前記第４のアブレーション層に照射する工程と、を含んでいる。
上記特徴によれば、レーザプロセスによってゲート電極を設けることができる。
本発明の薄膜トランジスタの形成方法は、素子側基板にゲート電極を設ける第１の工程と、前記ゲート電極上にゲート絶縁層を設ける第２の工程と、前記ゲート電極に重なる半導体層を設ける第３の工程と、前記半導体層にそれぞれ接するソース電極およびドレイン電極を設ける第４の工程と、を包含している。そして、前記第３の工程は、レーザプロセスによって前記半導体層を設ける工程を含んでいる。例えば、前記第３の工程は、（ａ）第１のベース基板と、前記第１のベース基板上の第１の光熱変換層と、前記第１の光熱変換層上のドナー側半導体層と、を備えた第１のドナー基板を、前記素子側基板に重ねる工程と、（ｂ）前記第１のドナー基板から前記素子側基板へ、前記ドナー側半導体層の少なくとも一部が転写されて前記半導体層が得られるように、第１のレーザビームを前記第１の光熱変換層に照射する工程と、を含んでいる。
上記特徴によれば、光熱変換層へのレーザビームの照射によって発生した熱でドナー側半導体層の少なくとも一部が気化あるいは溶解し、素子側基板へ蒸着または溶着することで転写されて半導体層になる。つまり、レーザプロセスによって半導体層が得られるので、半導体層を構成する材料に依存しない薄膜トランジスタの形成方法が得られる。
本発明のある態様によれば、前記第１の工程は、（ｃ）基板と、前記基板上の第１のアブレーション層と、前記第１のアブレーション層上の第１の導電層と、を備えた前記素子側基板を準備する工程と、（ｄ）前記第１の導電層から前記ゲート電極以外の部分が取り除かれるように、第２のレーザビームを前記第１のアブレーション層に照射する工程と、を含んでいる。
上記特徴によれば、レーザプロセスによってゲート電極を設けることができる。
本発明の他の態様によれば、前記第２の工程は、（ｅ）第２のベース基板と、前記第２のベース基板上の光熱変換層と、前記光熱変換層上の絶縁層と、を備えた第２のドナー基板を、前記素子側基板に重ねる工程と、（ｆ）前記第２のドナー基板から前記素子側基板へ、前記絶縁層の少なくとも一部が転写されて前記ゲート絶縁層が得られるように、第３のレーザビームを前記光熱変換層に照射する工程と、を含んでいる。
上記特徴によれば、レーザプロセスによってゲート絶縁層を設けることができる。
本発明のさらに他の態様によれば、前記第４の工程は、（ｇ）第３のベース基板と、前記第３のベース基板上の第２のアブレーション層と、前記第２のアブレーション層上の第２の導電層と、を備えた第３のドナー基板を、前記素子側基板に重ねる工程と、（ｈ）前記第３のドナー基板から前記素子側基板へ、前記第２の導電層の少なくとも一部が転写されて前記ソース電極および前記ドレイン電極が得られるように、第４のレーザビームを前記第２のアブレーション層に照射する工程と、を含んでいる。
上記特徴によれば、レーザプロセスによってソース電極およびドレイン電極を設けることができる。
（実施形態１）
本実施形態では、本発明の薄膜トランジスタの形成方法がトップゲート型のＴＦＴの製造に適用された例を説明する。
（１．ソース電極およびドレイン電極）
まず、素子側基板１０Ａ（図１（ａ））を準備する。ここで、素子側基板１０Ａは、ベース基板３１と、ベース基板３１上に位置するアブレーション層４１と、アブレーション層４１上に位置する導電層５１と、を備えている。ベース基板３１は、少なくとも赤外域の波長の光に対して透過性を有する基板である。本実施形態では、ベース基板３１は、ポリイミドからなる基板である。一方、アブレーション層４１は、レーザ光を吸収してアブレーションを生じる材料から構成されている。アブレーション層は、照射されたレーザ光の波長を吸収する材料を含んでいる。本実施形態では、アブレーション層４１は、有機バインダーと赤外域の波長の光を吸収するカーボンとからなり、印刷工程によって設けられている。このアブレーション層４１の厚さは約０．１μｍである。導電層５１は、クロムからなり、蒸着工程によって設けられている。導電層５１の厚さは約１．５μｍである。なお、赤外域の波長の光を吸収する材料としては、カーボン以外に赤外吸収色素であってもよい。具体的には、フタロシアニン系色素、ナフタロシアニン系色素、アントラキノン系色素、インドレニン系色素、ポリメチン系色素、スクアリリウム系色素、シアニン色素、ニトロソ化合物およびその金属錯塩色素、アゾコバルト塩色素、チオールニッケル塩色素、トリアリルメタン系色素、インモニウム系色素、ナフトキノン系色素、アントラセン系色素、アズレン系色素、フタリド系色素などを用いることができる。
なお、「素子側基板」とは、ベース基板３１のような基板と、その基板上の少なくとも１つの層またはパターンをまとめた表記である。そして、本実施形態の場合には、素子側基板１０Ａに、最終的にＴＦＴ９０（図２（ｄ））が設けられることになる。
次に、図１（ａ）および（ｂ）に示すように、後述するレーザプロセスによって、素子側基板１０Ａにソース電極５１ｓとドレイン電極５１ｄとを設ける。
具体的には、まず、素子側基板１０Ａを、図示しないレーザ装置にセットする。そして、レーザ装置からのレーザビームＬ１のビームスポットがベース基板３１とアブレーション層４１との間の境界面に位置するように、レーザ装置を調整する。さらに、レーザビームＬ１がアブレーション層４１のアブレーションを誘起するように、レーザビームＬ１の強度を設定する。
ここで、本実施形態のレーザ装置は、レーザビームＬ１を射出するダイオードレーザと、上記界面上でレーザビームＬ１のビームスポットを２次元的に走査するスキャン光学系と、コンピュータと、を備えている。ここで、ダイオードレーザが射出するレーザビームＬ１の波長は８３０ｎｍである。また、スキャン光学系は、ビームエクスパンダと、ガルバノメータと、ｆ−θレンズと、を備えており、上記境界面でのレーザビームＬ１のビームスポット径が１５μｍになるように設定されている。コンピュータには、ソース電極５１ｓ・ドレイン電極５１ｄなどのＴＦＴのそれぞれの構成要素の形状に対応したデータが格納されており、そのデータに基づいてコンピュータは、スキャン光学系によるビームスポットの走査を制御する。後述の説明からも明らかなように、本実施形態のレーザプロセスによれば、ビームスポットの走査によってＴＦＴにおけるそれぞれの構成要素が形取られる。したがって、コンピュータに格納されたデータから直接、ＴＦＴのそれぞれの構成要素を形取ることができる。
さて、上記のように調整されたレーザ装置を用いて、ベース基板３１を介してアブレーション層４１へ、レーザビームＬ１を照射する。この際には、形成すべきソース電極５１ｓおよびドレイン電極５１ｄの形状に応じて、レーザビームＬ１を照射する。ここで、アブレーション層４１のうち、レーザビームＬ１が入射した部分ではアブレーションを生じる。このため、レーザビームＬ１が入射した部分のアブレーション層４１は、導電層５１を伴って、ベース基板３１から取り除かれる。そこで、本工程では、ソース電極５１ｓおよびドレイン電極５１ｄに対応する部分にはレーザビームＬ１を入射せず、ソース電極５１ｓおよびドレイン電極５１ｄ以外に対応する部分にレーザビームＬ１を入射する。そうすると、ソース電極５１ｓになる部分と、ドレイン電極５１ｄになる部分と、を残して、導電層５１が取り除かれる。
なお、アブレーション層４１へのレーザビームＬ１の照射は、高真空下、または減圧された不活性ガス下で行うことが好ましい。
以上のようなレーザプロセスによって、図１（ｂ）に示すソース電極５１ｓとドレイン電極５１ｄとが得られる。このように、レーザプロセスが利用されるので、ソース電極５１ｓおよびドレイン電極５１ｄのパターニングの際に、レジストもフォトマスクも不要である。なお、本実施形態のレーザプロセスでは、ソース電極５１ｓ・ドレイン電極５１ｄと、ベース基板３１との間に、アブレーション層４１が残る。
このように、本明細書の「レーザプロセス」とは、アブレーション層上でレーザビームを走査して、アブレーション層上に位置する層を所定形状にパターニングする工程である。あるいは、以下で説明するように、「レーザプロセス」は、アブレーション層上でレーザビームを走査して、アブレーション層上に位置する層のうち所定形状の部分を他の表面に転写する工程でもある。なお、層それ自体がアブレーション可能な材料を含有している場合には、アブレーション層は省略できる。つまりこの場合には、「レーザプロセス」は、層上でレーザビームを走査（すなわち相対移動）して、層を所定形状にパターニングする工程でもあるし、層のうち所定形状の部分を他の表面に転写する工程でもある。
または、実施形態２で説明するように、「レーザプロセス」とは、光熱変換層上でレーザビームを走査（すなわち相対移動）して、光熱変換層上に位置する層のうち所定形状の部分を他の表面に転写する工程でもある。
（２．半導体層）
次に、図１（ｃ）の上部に示すドナー基板Ｄ１を準備する。ドナー基板Ｄ１は、ベース基板３２と、ベース基板３２上に位置しているアブレーション層４２と、アブレーション層４２上に位置しているドナー側半導体層６１と、を備えている。ここで、ベース基板３２は、赤外域の波長の光に対して透過性を有している。本実施形態では、ベース基板３２は、互いに積層された複数のポリエステルフィルムからなる。アブレーション層４２は、上述のアブレーション層４１と同じである。一方、ドナー側半導体層６１は、Ｆ８Ｔ２（フルオレンとジチオフェンとからなるコポリマー）からなる。ドナー側半導体層６１の厚さは約１μｍである。
ここで、ドナー側半導体層６１の形成方法の一例は次の通りである。まず、アブレーション層４２上にＦ８Ｔ２のデカリン溶液を塗布し、塗布されたデカリン溶液を乾燥する。そうすると、Ｆ８Ｔ２が析出してドナー側半導体層６１が得られる。なお、このような形成方法に代えて、蒸着法によってペンタセン、ルブレン、またはフタロシアニン等の低分子からなるドナー側半導体層６１を形成することもできる。
次に、図１（ｃ）および（ｄ）に示すように、レーザプロセスによって、ソース電極５１ｓとドレイン電極５１ｄとに接する半導体層６１ｇを設ける。詳細は以下の通りである。
まず、準備されたドナー基板Ｄ１と、素子側基板１０Ａとを、互いに重ねる。この際に、ドナー側半導体層６１がソース電極５１ｓ・ドレイン電極５１ｄに対面するように、ドナー基板Ｄ１を素子側基板１０Ａに対して配向させる。そのうえで、上述のレーザ装置を用いて、ベース基板３２を介してアブレーション層４２へ、レーザビームＬ２を照射する。
そうすると、アブレーション層４２のうち、レーザビームＬ２が入射した部分ではアブレーションが生じるので、ドナー側半導体層６１の対応する部分がドナー基板Ｄ１から離れる。ここで、ドナー基板Ｄ１と素子側基板１０Ａとは重ねられているので、ドナー側半導体層６１の対応する部分は素子側基板１０Ａに転写される。そこで、本工程では、形成すべき半導体層６１ｇの形状に応じてレーザビームＬ２を照射する。なお、アブレーション層４２がアブレーション層４１と同じなので、レーザビームＬ２の波長は、レーザビームＬ１の波長と同じでよい。
さて、図１（ｃ）および（ｄ）によれば、ドナー側半導体層６１の全体が転写されるように、アブレーション層４２上でレーザビームＬ２が走査されている。ただし、得られる半導体層６１ｇが、ソース電極５１ｓとドレイン電極５１ｄとに接するとともに、後述のゲート電極５２ｇに対向するのであれば、ドナー側半導体層６１の一部だけが転写されるように、アブレーション層４２上でレーザビームＬ２が走査されてもよい。
また、レーザビームＬ２をアブレーション層４２上で走査する際には、レーザビームＬ２を、ソース電極５１ｓおよびドレイン電極５１ｄの一方から他方へ向かう方向に走査させることが好ましい。さらに、それらの一方から他方に至るまでの走査をしている期間中には、レーザビームＬ２を連続的に射出し続けることが好ましい。そうすれば、それらのことによって、１つのＴＦＴに対応する半導体層６１ｇ内で、電子の移動方向に対して垂直な界面が生じないからである。
ドナー側半導体層６１のこのような転写によって、図１（ｄ）に示すように、ソース電極５１ｓとドレイン電極５１ｄとに接する半導体層６１ｇが設けられる。なお、本実施形態では、ドナー側半導体層６１とともにアブレーション層４２も犠牲層として転写されるので、半導体層６１ｇ上には、アブレーション層４２が位置している。
上述のように半導体層６１ｇはＦ８Ｔ２から構成される。Ｆ８Ｔ２は、高分子系の半導体材料の一つである。Ｆ８Ｔ２以外の高分子系の半導体材料としては、ＰＴ（ポリチオフェン）、ポリピロール、ポリアセチレン、ＰＴＶ、ＰＰＶ、ＰＮＶ、ＰＡＡ、ＢＢＬ等を用いることができる。本実施形態の製造方法によれば、ドナー基板Ｄ１さえ入手、つまり準備できれば、半導体層６１ｇを構成する材料が低分子系の半導体材料であっても、レーザ装置の構成を実質的に改変する必要がない。具体的な低分子系の半導体材料としては、ペンタセン類、ルブレン類、フラーレン類、フタロシアニン類、ＴＣＮＱ等を用いることができる。
以上の説明から明らかなように、ドナー基板Ｄ１から素子側基板１０Ａへ、ドナー側半導体層６１のうち半導体層６１ｇとして必要な部分が転写される。そして、ドナー基板Ｄ１から素子側基板１０Ａへ転写されなかった部分は、他の素子側基板１０ＡのＴＦＴの半導体層６１ｇとして転写され得る。ここで、転写されなかった部分を他の素子側基板１０Ａへ転写する場合には、他の素子側基板１０Ａとドナー基板Ｄ１とを重ねる際の両者の相対位置関係を、先の素子側基板１０Ａとドナー基板Ｄ１とを重ねる際の両者の相対位置関係からずらせばよい。これらのことから、蒸着法とも印刷法とも異なり、本実施形態によれば、半導体層６１ｇを形取る際に余分となって廃棄される半導体材料の量を少なくできる。したがって、地球環境にやさしい製造プロセスが実現し得る。
さて、従来のフォトリソグラフィープロセスにおいては、半導体層をパターニングすると同時に半導体層の高精度なアライメントを実現する技術が確立している。ところが、有機半導体材料からなる半導体層にはフォトリソグラフィープロセスが適用され得ない。そこで、一般には、フォトリソグラフィープロセスの代替として、マスク蒸着法または印刷法を利用して有機半導体材料からなる半導体層がパターニングされる。ここでは、有機半導体材料の種類に応じて、マスク蒸着法および印刷法の一方が選択されるが、印刷法の場合には十分なアライメント精度を得ることが困難である。つまり、有機半導体材料の違いがアライメント精度を決定している。しかしながら本実施形態では、半導体層６１ｇを形取る際にレーザプロセスを利用するので、半導体層６１ｇを構成する材料の種類に拘わらず、ＴＦＴにおける他の構成要素に対して半導体層６１ｇを高精度にアライメントできる。
（３．ゲート絶縁層）
次に、図２（ａ）の上部に示すドナー基板Ｄ２を準備する。ドナー基板Ｄ２は、ベース基板３３と、ベース基板３３上に位置しているアブレーション層４３と、アブレーション層４３上に位置している絶縁層７１と、を備えている。ここで、ベース基板３３は、上述のベース基板３２と同じである。また、アブレーション層４３は、上述のアブレーション層４１と同じである。また、本実施形態の絶縁層７１は、ポリビニルフェノール（ＰＶＰ）からなる。絶縁層７１の厚さは、５μｍである。
次に、図２（ａ）および（ｂ）に示すように、レーザプロセスによって、半導体層６１ｇに重なるゲート絶縁層７１ｇを設ける。詳細は以下の通りである。
まず、準備されたドナー基板Ｄ２と、素子側基板１０Ａとを、互いに重ねる。この際に、絶縁層７１がアブレーション層４２に対面するように、ドナー基板Ｄ１を素子側基板１０Ａに対して配向させる。そのうえで、上述のレーザ装置を用いて、ベース基板３３を介してアブレーション層４３へ、レーザビームＬ３を照射する。
そうすると、アブレーション層４３のうち、レーザビームＬ３が入射した部分ではアブレーションが生じるので、絶縁層７１の対応する部分がドナー基板Ｄ２から離れる。ここで、ドナー基板Ｄ２と素子側基板１０Ａとは重ねられているので、絶縁層７１の対応する部分は素子側基板１０Ａに転写される。そこで、本工程では、形成すべきゲート絶縁層７１ｇの形状に応じてレーザビームＬ３を照射する。なお、アブレーション層４３がアブレーション層４１と同じなので、レーザビームＬ３の波長は、レーザビームＬ１の波長と同じでよい。
さて、図２（ａ）および（ｂ）によれば、絶縁層７１の全領域が転写されるように、アブレーション層４３上でレーザビームＬ３が走査されている。ただし、得られるゲート絶縁層７１ｇが、半導体層６１ｇと後述のゲート電極５２ｇとの間に位置するのであれば、絶縁層７１の一部だけが転写されるように、アブレーション層４３上でレーザビームＬ３が走査されてもよい。
絶縁層７１のこのような転写によって、図２（ｂ）に示すように、半導体層６１ｇに重なるゲート絶縁層７１ｇが設けられる。なお、本実施形態では、絶縁層７１とともにアブレーション層４３も転写されるので、ゲート絶縁層７１ｇ上には、アブレーション層４３が位置している。
以上の説明から明らかなように、ドナー基板Ｄ２から素子側基板１０Ａへ、絶縁層７１のうちゲート絶縁層７１ｇとして必要な部分が転写される。そして、ドナー基板Ｄ２から素子側基板１０Ａへ転写されなかった部分は、他の素子側基板１０ＡのＴＦＴのゲート絶縁層７１ｇとして転写され得る。ここで、転写されなかった部分を他の素子側基板１０Ａへ転写する場合には、他の素子側基板１０Ａとドナー基板Ｄ２とを重ねる際の両者の相対位置関係を、先の素子側基板１０Ａとドナー基板Ｄ２とを重ねる際の両者の相対位置関係からずらせばよい。これらのことから、蒸着法とも印刷法とも異なり、本実施形態によれば、ゲート絶縁層７１ｇを形取る際に余分となって廃棄される絶縁材料の量を少なくできる。したがって、地球環境にやさしい製造プロセスが実現し得る。
（４．ゲート電極）
次に、図２（ｃ）の上部に示すドナー基板Ｄ３を準備する。ここで、ドナー基板Ｄ３は、ベース基板３４と、ベース基板３４上に位置しているアブレーション層４４と、アブレーション層４４上に位置している導電層５２と、を備えている。ベース基板３４は、ベース基板３２と同じである。また、アブレーション層４４は、アブレーション層４１と同じである。そして、導電層５２は、クロムからなり、蒸着法によって設けられている。導電層５２の厚さは約１．５μｍである。
そして、図２（ｃ）および（ｄ）に示すように、レーザプロセスによって、半導体層６１ｇに重畳するゲート電極５２ｇを設ける。詳細は以下の通りである。
まず、準備されたドナー基板Ｄ３と、素子側基板１０Ａとを、互いに重ねる。この際に、導電層５２がアブレーション層４３に対面するように、ドナー基板Ｄ３を素子側基板１０Ａに対して配向させる。そのうえで、上述のレーザ装置を用いて、ベース基板３４を介してアブレーション層４４へ、レーザビームＬ４を照射する。
そうすると、アブレーション層４４のうち、レーザビームＬ４が入射した部分ではアブレーションが生じるので、導電層５２の対応する部分がドナー基板Ｄ３から離れる。ここで、ドナー基板Ｄ３と素子側基板１０Ａとは重ねられているので、導電層５２の対応する部分は素子側基板１０Ａに転写される。そこで、本工程では、形成すべきゲート電極５２ｇの形状に応じてレーザビームＬ４を照射する。なお、アブレーション層４４がアブレーション層４１と同じなので、レーザビームＬ４の波長は、レーザビームＬ１の波長と同じでよい。
導電層５２のこのような転写によって、図２（ｄ）に示すように、半導体層６１ｇに重畳するゲート電極５２ｇが設けられる。なお、本実施形態では、導電層５２とともにアブレーション層４４も転写されるので、ゲート電極５２ｇ上にはアブレーション層４４が位置している。
以上の説明から明らかなように、ドナー基板Ｄ３から素子側基板１０Ａへ、導電層５２のうちゲート電極５２ｇとして必要な部分が転写される。そして、ドナー基板Ｄ３から素子側基板１０Ａへ転写されなかった部分は、他の素子側基板１０ＡのＴＦＴ９０のゲート電極５２ｇとして転写され得る。ここで、転写されなかった部分を他の素子側基板１０Ａへ転写する場合には、他の素子側基板１０Ａとドナー基板Ｄ３とを重ねる際の両者の相対位置関係を、先の素子側基板１０Ａとドナー基板Ｄ３とを重ねる際の両者の相対位置関係からずらせばよい。これらのことから、蒸着法とも印刷法とも異なり、本実施形態によれば、ゲート電極５２ｇを形取る際に余分となって廃棄される導電材料の量を少なくできる。したがって、地球環境にやさしい製造プロセスが実現し得る。
このように本実施形態では、４つのレーザプロセスによってＴＦＴ９０が得られる。そして、本実施形態によれば、レーザプロセスによって半導体層６１ｇが設けられるので、半導体層６１ｇを構成する材料に依存せず、半導体層６１ｇを設けることができる。また、アブレーション層４１，４２，４３，４４がいずれも同じなので、同じ波長のレーザビームＬ１，Ｌ２，Ｌ３，Ｌ４を用いることができる。つまり、素子側基板１０Ａ、およびドナー基板Ｄ１，Ｄ２，Ｄ３さえ入手、つまり準備できれば、１つの同じレーザ装置で、ＴＦＴ９０を形成できる。
（実施形態２）
本実施形態では、本発明の薄膜トランジスタの形成方法がボトムゲート型のＴＦＴの製造に適用された例を説明する。なお、本実施形態において、実施形態１と同様な構成要素には実施形態１と同じ参照符号を付している。
（１．ゲート電極）
まず、素子側基板１０Ｂ（図３（ａ））を準備する。ここで、素子側基板１０Ｂは、ベース基板３１と、ベース基板３１上に位置するアブレーション層４１と、アブレーション層４１上に位置する導電層５３と、を備えている。ここで、図３（ａ）の状態での素子側基板１０Ｂの構造は、導電層５３の厚さを除いて、図１（ａ）で説明した素子側基板１０Ａの構造と同じである。そして、導電層５３の厚さは、約２μｍである。
次に、図３（ａ）および（ｂ）に示すように、レーザプロセスによって、ゲート電極５３ｇを設ける。ゲート電極５３ｇを設けるレーザプロセスは、実施形態１のソース電極５１ｓ・ドレイン電極５１ｄを設けるレーザプロセスと基本的に同じである。ただし、実施形態１とは異なり本実施形態では、ゲート電極５３ｇを残して導電層５３が取り除かれるように、レーザビームＬ１を照射する。このように、レーザプロセスが利用されるので、ゲート電極５３ｇのパターニングの際に、レジストもフォトマスクも不要である。なお、本実施形態のレーザプロセスでは、得られるゲート電極５３ｇとベース基板３１との間に、アブレーション層４１が残る。
（２．ゲート絶縁層）
次に、図３（ｃ）の上部に示すドナー基板Ｄ４を準備する。ここで、ドナー基板Ｄ４は、ベース基板３２と、ベース基板３２上に位置している光熱変換層８１と、光熱変換層８１上に位置している絶縁層７１と、を備えている。ベース基板３２は、実施形態１で説明したように、赤外域の波長の光に対して透過性を有する。また、光熱変換層８１は、照射されたレーザ光のエネルギーを熱に変換する層である。光熱変換層８１の光学密度は、レーザビームＬ５の波長範囲で、０．２〜３であればよい。このような光熱変換層８１の材料としては、カーボンブラックまたはグラファイトが好ましい。また赤外域の波長を用いる場合には、カーボンブラックやグラファイト以外に赤外吸収色素を用いることによって効率のよい光熱変換層を得ることができる。具体的には、フタロシアニン系色素、ナフタロシアニン系色素、アントラキノン系色素、インドレニン系色素、ポリメチン系色素、スクアリリウム系色素、シアニン色素、ニトロソ化合物およびその金属錯塩色素、アゾコバルト塩色素、チオールニッケル塩色素、トリアリルメタン系色素、インモニウム系色素、ナフトキノン系色素、アントラセン系色素、アズレン系色素、フタリド系色素などを用いることができる。絶縁層７１は、実施形態１で説明したように、ポリビニルフェノール（ＰＶＰ）からなる層である。
そして、図３（ｃ）および（ｄ）に示すように、レーザプロセスによって、ゲート電極５３ｇを覆うゲート絶縁層７１ｇを設ける。詳細は以下の通りである。
まず、準備されたドナー基板Ｄ４と、素子側基板１０Ｂとを、互いに重ねる。この際に、絶縁層７１がゲート電極５３ｇに対面するように、ドナー基板Ｄ４を素子側基板１０Ｂに対して配向させる。そのうえで、実施形態１のレーザ装置を用いて、ベース基板３２を介して光熱変換層８１へ、レーザビームＬ５を照射する。具体的には、形成すべきゲート絶縁層７１ｇの形状に応じてレーザビームＬ５を照射する。そうすると、光熱変換層８１のうちレーザビームＬ５が入射した部分は発熱し、そしてこのため、絶縁層７１の対応する部分は溶解して素子側基板１０Ｂ上に溶着し、ドナー基板Ｄ４を引き剥がす際に絶縁層７１は光熱変換層８１から離れる。ここで、ドナー基板Ｄ４と素子側基板１０Ｂとは互いに重なっているので、絶縁層７１の対応する部分は素子側基板１０Ｂに転写される。
さて、図３（ｃ）および（ｄ）によれば、絶縁層７１の全領域が転写されるように、光熱変換層８１上でレーザビームＬ５が走査されている。ただし、得られるゲート絶縁層７１ｇが、ゲート電極５３ｇと後述する半導体層６１ｇのチャネル領域との間に位置するのであれば、絶縁層７１の一部だけが転写されるように、光熱変換層８１上でレーザビームＬ５が走査されてもよい。
絶縁層７１のこのような転写によって、図３（ｄ）に示すように、ゲート電極５３ｇ上にゲート絶縁層７１ｇが設けられる。
以上の説明から明らかなように、ドナー基板Ｄ４から素子側基板１０Ｂへ、絶縁層７１のうちゲート絶縁層７１ｇとして必要な部分が転写される。したがって、実施形態１のゲート絶縁層７１ｇに関連して説明した理由と同じ理由から、ゲート絶縁層７１ｇを形取る際に余分となって廃棄される絶縁材料の量を少なくできる。したがって、地球環境にやさしい製造プロセスが実現し得る。
（３．半導体層）
次に、図４（ａ）の上側に示すドナー基板Ｄ５を準備する。ここで、ドナー基板Ｄ５は、ベース基板３３と、ベース基板３３上に位置する光熱変換層８２と、光熱変換層８２上に位置しているドナー側半導体層６１と、を備えている。
そして、図４（ａ）および（ｂ）に示すように、ゲート絶縁層７１ｇ上にレーザプロセスによって、半導体層６１ｇを設ける。詳細は以下の通りである。
まず、準備されたドナー基板Ｄ５と、素子側基板１０Ｂとを、互いに重ねる。この際に、ドナー側半導体層６１がゲート絶縁層７１ｇに対面するように、ドナー基板Ｄ５を素子側基板１０Ｂに対して配向させる。そのうえで、上述のレーザ装置を用いて、ベース基板３３を介して光熱変換層８２へ、レーザビームＬ６を照射する。ここで、レーザビームＬ６は、形成すべき半導体層６１ｇの形状に応じて照射される。そうすると、ゲート絶縁層７１ｇが転写された原理と同じ原理で、ドナー側半導体層６１の対応する部分が素子側基板１０Ｂへ転写される。
さて、図４（ａ）および（ｂ）によれば、ドナー側半導体層６１の全体が転写されるように、光熱変換層８２上でレーザビームＬ６が走査されている。ただし、得られる半導体層６１ｇが、ゲート電極５３ｇに対向するとともに、後述のソース電極５４ｓとドレイン電極５４ｄとに接するのであれば、ドナー側半導体層６１の一部だけが転写されるように、光熱変換層８２上でレーザビームＬ６が走査されてもよい。
また、レーザビームＬ６を光熱変換層８２上で走査する際には、レーザビームＬ６を、後述のソース電極５４ｓおよびドレイン電極５４ｄの一方から他方へ向かう方向に走査させることが好ましい。さらに、それらの一方から他方に至るまでの走査をする期間中には、レーザビームＬ６を連続的に射出し続けることが好ましい。そうすれば、それらのことによって、１つのＴＦＴに対応する半導体層６１ｇ内で、電子の移動方向に対して垂直な界面が生じないからである。
ドナー側半導体層６１のこのような転写によって、図４（ｂ）に示すように、ゲート絶縁層７１ｇ上に半導体層６１ｇが設けられる。
実施形態１で説明したように、半導体層６１ｇはＦ８Ｔ２から構成される。Ｆ８Ｔ２は、高分子系の半導体材料の一つである。その他の高分子系の半導体材料としては、ＰＴ（ポリチオフェン）、ポリピロール、ポリアセチレン、ＰＴＶ、ＰＰＶ、ＰＮＶ、ＰＡＡ、ＢＢＬ等を用いることができる。本実施形態の製造方法によれば、ドナー基板さえ入手、つまり準備できるのであれば、半導体層を構成する材料が低分子系の半導体材料に変更されても、レーザ装置の構成を実質的に改変する必要がない。具体的な低分子系の半導体材料としては、ペンタセン類、ルブレン類、フラーレン類、フタロシアニン類、ＴＣＮＱ等を用いることができる。なお、低分子系の半導体材料を用いた場合には、必ずしも上述の絶縁層や高分子系の半導体材料からなる半導体層のように溶着するのではなく、光熱変換層８２上で発生した熱によりドナー側半導体層６１の一部が気化または昇華することで、対向する絶縁膜上に蒸着されることで転写されるものもある。
以上の説明から明らかなように、ドナー基板Ｄ５から素子側基板１０Ｂへ、ドナー側半導体層６１のうち半導体層６１ｇとして必要な部分が転写される。したがって、実施形態１の半導体層６１ｇに関連して説明した理由と同じ理由から、半導体層６１ｇを形取る際に余分となって廃棄される半導体材料の量を少なくできる。したがって、地球環境にやさしい製造プロセスが実現し得る。
そして、実施形態１でも説明したように、半導体層６１ｇを形取る際にレーザプロセスを利用するので、半導体層６１ｇを構成する材料の種類に拘わらず、ＴＦＴにおける他の構成要素に対して半導体層６１ｇを高精度にアライメントできる。
（４．ソース電極およびドレイン電極）
まず、図４（ｃ）の上部に示すようなドナー基板Ｄ６を準備する。ドナー基板Ｄ６は、ベース基板３４と、ベース基板３４上に位置するアブレーション層４２と、アブレーション層４２上に位置する導電層５４と、を備えている。アブレーション層４２は、実施形態１のアブレーション層４１と同じである。また、導電層５４はクロムからなる。
次に、図４（ｃ）および（ｄ）に示すように、半導体層６１ｇ上にレーザプロセスによって、ソース電極５４ｓおよびドレイン電極５４ｄを設ける。詳細は以下の通りである。
まず、準備されたドナー基板Ｄ６と、素子側基板１０Ｂとを、互いに重ねる。この際に、導電層５４が、半導体層６１ｇに対面するように、ドナー基板Ｄ６を素子側基板１０Ｂに対して配向させる。そのうえで、上述のレーザ装置を用いて、ベース基板３４を介してアブレーション層４２へ、レーザビームＬ７を照射する。ここで、レーザビームＬ７は、形成すべきソース電極５４ｓの形状およびドレイン電極５４ｄの形状に応じて照射される。そうすると、実施形態１におけるゲート電極５２ｇが転写された原理と同じ原理で、導電層５４の対応する部分が素子側基板１０Ｂへ転写される。
導電層５４のこのような転写によって、図４（ｄ）に示すようなソース電極５４ｓおよびドレイン電極５４ｄが得られる。なお、本実施形態では、導電層５４とともにアブレーション層４２も転写される。このため、ソース電極５４ｓおよびドレイン電極５４ｄのそれぞれの上には、アブレーション層４２が位置している。
以上の説明から明らかなように、ドナー基板Ｄ６から素子側基板１０Ｂへ、導電層５４のうちソース電極５４ｓ・ドレイン電極５４ｄとして必要な部分が転写される。したがって、実施形態１のゲート電極５２ｇに関連して説明した理由と同じ理由から、ソース電極５４ｓ・ドレイン電極５４ｄを形取る際に余分となって廃棄される導電材料の量を少なくできる。したがって、地球環境にやさしい製造プロセスが実現し得る。
（変形例１）
実施形態１および２では、ソース電極５１ｓ，５４ｓ、ドレイン電極５１ｄ，５４ｄ、半導体層６１ｇ、ゲート絶縁層７１ｇ、およびゲート電極５２ｇ，５３ｇのそれぞれが、それぞれのレーザプロセスによって設けられる。しかしながら、本発明はこのような形態に限定されない。具体的には、少なくとも半導体層６１ｇがレーザプロセスによって設けられればよい。そして、残りのソース電極５１ｓ，５４ｓ、ドレイン電極５１ｄ，５４ｄ、ゲート絶縁層７１ｇ、およびゲート電極５２ｇ，５３ｇが従来の製法で設けられてもよい。ただし、レーザプロセスを利用してＴＦＴの全ての構成要素を形成すれば、いずれかの構成要素の材料が変更されても、レーザプロセスにおける改変は実質不要なので、この点で有利である。
（変形例２）
実施形態１の導電層５１，５２はクロムからなる。ただし、本発明はこのような形態に限定されない。具体的には、導電層５１，５２はＡｇなどの他の金属でもよいし、ポリ（３，４エチレンジオキシチオフェン）（ＰＥＤＯＴ）などの導電性高分子でもよい。
また、実施形態１では、ベース基板３１を介してアブレーション層４１へレーザビームＬ１を照射して、ソース電極５１ｓおよびドレイン電極５１ｄを形取った。しかしながら、導電層５１が銀またはＰＥＤＯＴからなる場合には、導電層５１が赤外域の波長の光に対して透過性を有するので、この場合には、導電層５１を介してアブレーション層４１へレーザビームＬ１を照射してもよい。このように、アブレーション層４１にレーザビームＬ１のビームスポットが入射できるのであれば、レーザビームＬ１を照射する方向は、ベース基板３１に関してどちらからでもよい。そしてこれらの点は、実施形態２でも同様である。
（変形例３）
本実施形態によれば、アブレーション層４１，４２，４３，４４または光熱変換層８１，８２を利用してＴＦＴにおけるそれぞれの構成要素を形取るので、上述のレーザ装置として既存のＣＴＰ（コンピュータ・トゥ・プレイト）システムを利用できる。利用されるＣＴＰシステムの構成はドラム型でもよいし、フラットベッド型でもよい。ドラム型のＣＴＰシステムを利用する場合には、互いに重なり合った素子側基板１０Ａとドナー基板Ｄ１（Ｄ２，Ｄ３，Ｄ４，Ｄ５，Ｄ６）とを高真空下でドラムに巻きつける。そして、ドラムを回転させながら、回転するドラム上の素子側基板１０Ａまたはドナー基板Ｄ１にレーザビームを照射すればよい。このように、レーザ装置を新たに設計しなくても、レーザプロセスによる上述のメリットを得ることができる。なお、レーザ装置に利用できるＣＴＰシステムの一例として、Ｃｒｅｏ社製の「ＴｒｅｎｄＳｅｔｔｅｒ（Ｃｒｅｏ社の商標）」がある。
また、上述のように、アブレーション層４１，４２，４３，４４上または光熱変換層８１，８２上でのビームスポット径は１５μｍである。ただし、ビームスポット径はこの値に限定されず、装置と材料との組合せに応じて適宜変更され得る。例えば、既存のＣＴＰシステムを利用するのであれば、ビームスポット径は、５μｍから２０μｍの範囲で変更され得る。また、既存のＣＴＰシステム以外のシステムを利用するのであれば、ビームスポット径がサブミクロンのオーダーになるように、光源およびスキャン光学系を調整してもよい。
（ａ）から（ｄ）は、実施形態１のＴＦＴの製造工程を示す模式図。 （ａ）から（ｄ）は、実施形態１のＴＦＴの製造工程を示す模式図。 （ａ）から（ｄ）は、実施形態２のＴＦＴの製造工程を示す模式図。 （ａ）から（ｄ）は、実施形態２のＴＦＴの製造工程を示す模式図。
符号の説明
Ｄ１，Ｄ２，Ｄ３，Ｄ４，Ｄ５，Ｄ６…ドナー基板、Ｌ１，Ｌ２，Ｌ３，Ｌ４，Ｌ５，Ｌ６，Ｌ７…レーザビーム、９０，９０’…ＴＦＴ、１０Ａ…素子側基板、１０Ｂ…素子側基板、３１，３２，３３，３４…ベース基板、４１，４２，４３，４４…アブレーション層、５１…導電層、５１ｄ…ドレイン電極、５１ｓ…ソース電極、５２…導電層、５２ｇ…ゲート電極、５３…導電層、５３ｇ…ゲート電極、５４…導電層、５４ｄ…ドレイン電極、５４ｓ…ソース電極、６１…ドナー側半導体層、６１ｇ…半導体層、７１…絶縁層、７１ｇ…ゲート絶縁層、８１…光熱変換層、８２…光熱変換層。

Claims (10)

  1. 素子側基板にソース電極およびドレイン電極を設ける第１の工程と、
    前記ソース電極およびドレイン電極に接する半導体層を設ける第２の工程と、
    前記半導体層に重なるゲート絶縁層を設ける第３の工程と、
    前記ゲート絶縁層に重なるゲート電極を設ける第４の工程と、
    を包含した薄膜トランジスタの形成方法であって、
    前記第２の工程は、レーザプロセスによって前記半導体層を設ける工程を含む、
    薄膜トランジスタの形成方法。
  2. 請求項１記載の薄膜トランジスタの形成方法であって、
    前記第２の工程は、
    （ａ）第１のベース基板と、前記第１のベース基板上の第１のアブレーション層と、前記第１のアブレーション層上のドナー側半導体層と、を備えた第１のドナー基板を、前記素子側基板に重ねる工程と、
    （ｂ）前記第１のドナー基板から前記素子側基板へ、前記ドナー側半導体層の少なくとも一部が転写されて前記半導体層が得られるように、第１のレーザビームを前記第１のアブレーション層に照射する工程と、
    を包含している、
    薄膜トランジスタの形成方法。
  3. 請求項１または２記載の薄膜トランジスタの形成方法であって、
    前記第１の工程は、
    （ｃ）基板と、前記基板上の第２のアブレーション層と、前記第２のアブレーション層上の第１の導電層と、を備えた前記素子側基板を準備する工程と、
    （ｄ）前記第１の導電層から前記ソース電極およびゲート電極以外の部分が取り除かれるように、第２のレーザビームを前記第２のアブレーション層に照射する工程と、
    を含んでいる、
    薄膜トランジスタの形成方法。
  4. 請求項１から３のいずれか一つに記載の薄膜トランジスタの形成方法であって、
    前記第３の工程は、
    （ｅ）第２のベース基板と、前記第２のベース基板上の第３のアブレーション層と、前記第３のアブレーション層上の絶縁層と、を備えた第２のドナー基板を、前記素子側基板に重ねる工程と、
    （ｆ）前記第２のドナー基板から前記素子側基板へ、前記絶縁層の少なくとも一部が転写されて前記ゲート絶縁層が得られるように、第３のレーザビームを前記第３のアブレーション層に照射する工程と、
    を含んでいる、
    薄膜トランジスタの形成方法。
  5. 請求項１から４のいずれか一つに記載の薄膜トランジスタの形成方法であって、
    前記第４の工程は、
    （ｇ）第３のベース基板と、前記第３のベース基板上の前記第４のアブレーション層と、前記第４のアブレーション層上の第２の導電層と、を備えた第３のドナー基板を、前記素子側基板に重ねる工程と、
    （ｈ）前記第３のドナー基板から前記素子側基板へ、前記第２の導電層の少なくとも一部が転写されて前記ゲート電極が得られるように、第４のレーザビームを前記第４のアブレーション層に照射する工程と、
    を含んでいる、
    薄膜トランジスタの形成方法。
  6. 素子側基板にゲート電極を設ける第１の工程と、
    前記ゲート電極上にゲート絶縁層を設ける第２の工程と、
    前記ゲート電極に重なる半導体層を設ける第３の工程と、
    前記半導体層にそれぞれ接するソース電極およびドレイン電極を設ける第４の工程と、
    を包含した薄膜トランジスタの形成方法であって、
    前記第３の工程は、レーザプロセスによって前記半導体層を設ける工程を含む、
    薄膜トランジスタの形成方法。
  7. 請求項６記載の薄膜トランジスタの形成方法であって、
    前記第３の工程は、
    （ａ）第１のベース基板と、前記第１のベース基板上の第１の光熱変換層と、前記第１の光熱変換層上のドナー側半導体層と、を備えた第１のドナー基板を、前記素子側基板に重ねる工程と、
    （ｂ）前記第１のドナー基板から前記素子側基板へ、前記ドナー側半導体層の少なくとも一部が転写されて前記半導体層が得られるように、第１のレーザビームを前記第１の光熱変換層に照射する工程と、
    を含んでいる、
    薄膜トランジスタの形成方法。
  8. 請求項６または７記載の薄膜トランジスタの形成方法であって、
    前記第１の工程は、
    （ｃ）基板と、前記基板上の第１のアブレーション層と、前記第１のアブレーション層上の第１の導電層と、を備えた前記素子側基板を準備する工程と、
    （ｄ）前記第１の導電層から前記ゲート電極以外の部分が取り除かれるように、第２のレーザビームを前記第１のアブレーション層に照射する工程と、
    を含んでいる、
    薄膜トランジスタの形成方法。
  9. 請求項６から８のいずれか一つに記載の薄膜トランジスタの形成方法であって、
    前記第２の工程は、
    （ｅ）第２のベース基板と、前記第２のベース基板上の光熱変換層と、前記光熱変換層上の絶縁層と、を備えた第２のドナー基板を、前記素子側基板に重ねる工程と、
    （ｆ）前記第２のドナー基板から前記素子側基板へ、前記絶縁層の少なくとも一部が転写されて前記ゲート絶縁層が得られるように、第３のレーザビームを前記光熱変換層に照射する工程と、
    を含んでいる、
    薄膜トランジスタの形成方法。
  10. 請求項６から９のいずれか一つに記載の薄膜トランジスタの形成方法であって、
    前記第４の工程は、
    （ｇ）第３のベース基板と、前記第３のベース基板上の第２のアブレーション層と、前記第２のアブレーション層上の第２の導電層と、を備えた第３のドナー基板を、前記素子側基板に重ねる工程と、
    （ｈ）前記第３のドナー基板から前記素子側基板へ、前記第２の導電層の少なくとも一部が転写されて前記ソース電極および前記ドレイン電極が得られるように、第４のレーザビームを前記第２のアブレーション層に照射する工程と、
    を含んでいる、
    薄膜トランジスタの形成方法。
JP2005213796A 2005-07-25 2005-07-25 薄膜トランジスタの形成方法 Withdrawn JP2007035742A (ja)

Priority Applications (5)

Application Number Priority Date Filing Date Title
JP2005213796A JP2007035742A (ja) 2005-07-25 2005-07-25 薄膜トランジスタの形成方法
US11/425,159 US20070020821A1 (en) 2005-07-25 2006-06-20 Method for forming a thin-film transistor
TW095126770A TW200709430A (en) 2005-07-25 2006-07-21 Method for forming a thin-film transistor
CNB2006101078333A CN100508141C (zh) 2005-07-25 2006-07-24 薄膜晶体管的形成方法
KR1020060068886A KR100799638B1 (ko) 2005-07-25 2006-07-24 박막 트랜지스터의 형성 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2005213796A JP2007035742A (ja) 2005-07-25 2005-07-25 薄膜トランジスタの形成方法

Publications (1)

Publication Number Publication Date
JP2007035742A true JP2007035742A (ja) 2007-02-08

Family

ID=37674357

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2005213796A Withdrawn JP2007035742A (ja) 2005-07-25 2005-07-25 薄膜トランジスタの形成方法

Country Status (5)

Country Link
US (1) US20070020821A1 (ja)
JP (1) JP2007035742A (ja)
KR (1) KR100799638B1 (ja)
CN (1) CN100508141C (ja)
TW (1) TW200709430A (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2012038853A (ja) * 2010-08-05 2012-02-23 Mitsubishi Electric Corp 薄膜光電変換装置の製造方法
US9711725B2 (en) 2013-03-19 2017-07-18 Fujifilm Corporation Method for producing organic semiconductor element
US11131885B2 (en) 2018-08-03 2021-09-28 Nichia Corporation Light emittng device

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7863193B2 (en) * 2007-08-09 2011-01-04 Applied Materials, Inc. Integrated circuit fabrication process using a compression cap layer in forming a silicide with minimal post-laser annealing dopant deactivation
US7737036B2 (en) * 2007-08-09 2010-06-15 Applied Materials, Inc. Integrated circuit fabrication process with minimal post-laser annealing dopant deactivation
US20090042353A1 (en) * 2007-08-09 2009-02-12 Yi Ma Integrated circuit fabrication process for a high melting temperature silicide with minimal post-laser annealing dopant deactivation
GB2453766A (en) * 2007-10-18 2009-04-22 Novalia Ltd Method of fabricating an electronic device
US20090155963A1 (en) * 2007-12-12 2009-06-18 Hawkins Gilbert A Forming thin film transistors using ablative films
TWI564762B (zh) * 2015-04-22 2017-01-01 恆顥科技股份有限公司 觸控薄膜疊層卷的製作方法與所製得之觸控薄膜疊層片
DE102019200810B4 (de) * 2019-01-23 2023-12-07 Technische Universität Dresden Organischer dünnschicht-transistor und verfahren zur herstellung desselben

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5171650A (en) * 1990-10-04 1992-12-15 Graphics Technology International, Inc. Ablation-transfer imaging/recording
US5514618A (en) 1995-02-23 1996-05-07 Litel Instruments Process for manufacture of flat panel liquid crystal display using direct laser etch
US6207472B1 (en) * 1999-03-09 2001-03-27 International Business Machines Corporation Low temperature thin film transistor fabrication
US6696370B2 (en) 2000-06-16 2004-02-24 The Penn State Research Foundation Aqueous-based photolithography on organic materials
US20050247978A1 (en) * 2003-07-09 2005-11-10 Weng Jian-Gang Solution-processed thin film transistor
GB0320491D0 (en) * 2003-09-02 2003-10-01 Plastic Logic Ltd Multi-level patterning
KR100611156B1 (ko) * 2003-11-29 2006-08-09 삼성에스디아이 주식회사 레이저 전사용 도너 기판 및 그 기판을 사용하여 제조되는유기 전계 발광 소자
US7226826B2 (en) * 2004-04-16 2007-06-05 Texas Instruments Incorporated Semiconductor device having multiple work functions and method of manufacture therefor
KR100603393B1 (ko) * 2004-11-10 2006-07-20 삼성에스디아이 주식회사 유기박막 트랜지스터 및 그의 제조방법과 유기 박막트랜지스터를 구비한 유기전계 발광표시장치
KR101097304B1 (ko) * 2005-04-28 2011-12-23 삼성모바일디스플레이주식회사 유기막 패터닝방법 및 이를 이용한 유기 박막 트랜지스터의제조방법
US7648741B2 (en) * 2005-05-17 2010-01-19 Eastman Kodak Company Forming a patterned metal layer using laser induced thermal transfer method

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2012038853A (ja) * 2010-08-05 2012-02-23 Mitsubishi Electric Corp 薄膜光電変換装置の製造方法
US9711725B2 (en) 2013-03-19 2017-07-18 Fujifilm Corporation Method for producing organic semiconductor element
US11131885B2 (en) 2018-08-03 2021-09-28 Nichia Corporation Light emittng device

Also Published As

Publication number Publication date
TW200709430A (en) 2007-03-01
CN100508141C (zh) 2009-07-01
KR100799638B1 (ko) 2008-01-30
US20070020821A1 (en) 2007-01-25
KR20070013217A (ko) 2007-01-30
CN1905139A (zh) 2007-01-31

Similar Documents

Publication Publication Date Title
JP2007035742A (ja) 薄膜トランジスタの形成方法
JP4400888B2 (ja) レーザ照射装置及びレーザ熱転写法
KR101213489B1 (ko) 방사 경화성 열 전사 소자
US9918370B2 (en) Electroluminescent devices and methods of making electroluminescent devices including an optical spacer
US6482564B2 (en) Electronically active primer layers for thermal patterning of materials for electronic devices
US7645478B2 (en) Methods of making displays
KR100375864B1 (ko) 3차원 도전성 또는 반도전성 구조물을 형성하는 방법 및상기 구조물을 제거하는 방법
KR101579872B1 (ko) 전사 기판, 이의 제조방법 및 유기 전계 발광소자의제조방법
KR100759685B1 (ko) 레이저 전사용 전사부재 및 이를 이용한 발광소자 및발광소자의 제조방법
JP2012043805A (ja) エレクトロルミネセントデバイス、および色変換要素を備えるエレクトロルミネセントデバイスの製造方法
US20120231228A1 (en) Donor substrate, patterning method, and method for producing device
JP2006524916A (ja) 感熱性材料を基材に転写するための方法およびドナー要素
KR20050052303A (ko) 농도구배를 갖는 광전변환층을 구비한 열전사 소자
JP2006093127A (ja) 有機電界発光素子の製造方法
KR20070004551A (ko) 색필터를 포함하는 전자발광소자의 제조 방법
JP2007042849A (ja) 薄膜トランジスタの形成方法
JP2008066439A (ja) 有機薄膜トランジスタの製造方法
JP5413180B2 (ja) パターニング方法及びそれを用いたデバイスの製造方法
JP2012227244A (ja) 転写用ドナー基板
US7316874B2 (en) Process and donor elements for transferring thermally sensitive materials to substrates by thermal imaging
KR100635051B1 (ko) 레이저를 이용한 열전사법에 따른 풀칼라유기전계발광소자 및 이의 제조방법
JP2010086840A (ja) パターニング方法およびこれを用いたデバイスの製造方法
JP2010089447A (ja) 転写用ドナー基板及びそれを用いたデバイスの製造方法
Yi et al. Study of optimal laser beam profile for laser induced thermal printing of organic film
JP2010170708A (ja) パターニング方法およびこれを用いたデバイスの製造方法

Legal Events

Date Code Title Description
RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20070404

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20090520

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20090526

A761 Written withdrawal of application

Free format text: JAPANESE INTERMEDIATE CODE: A761

Effective date: 20090717