DE102019120360A1 - Speichervorrichtung mit selektiver vorladung - Google Patents

Speichervorrichtung mit selektiver vorladung Download PDF

Info

Publication number
DE102019120360A1
DE102019120360A1 DE102019120360.0A DE102019120360A DE102019120360A1 DE 102019120360 A1 DE102019120360 A1 DE 102019120360A1 DE 102019120360 A DE102019120360 A DE 102019120360A DE 102019120360 A1 DE102019120360 A1 DE 102019120360A1
Authority
DE
Germany
Prior art keywords
voltage level
precharge
signal lines
logic circuit
column signal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
DE102019120360.0A
Other languages
English (en)
Inventor
Ed McCombs
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Taiwan Semiconductor Manufacturing Co TSMC Ltd
Original Assignee
Taiwan Semiconductor Manufacturing Co TSMC Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Taiwan Semiconductor Manufacturing Co TSMC Ltd filed Critical Taiwan Semiconductor Manufacturing Co TSMC Ltd
Publication of DE102019120360A1 publication Critical patent/DE102019120360A1/de
Pending legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/12—Bit line control circuits, e.g. drivers, boosters, pull-up circuits, pull-down circuits, precharging circuits, equalising circuits, for bit lines
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/41—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming static cells with positive feedback, i.e. cells not needing refreshing or charge regeneration, e.g. bistable multivibrator or Schmitt trigger
    • G11C11/413—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing, timing or power reduction
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/41—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming static cells with positive feedback, i.e. cells not needing refreshing or charge regeneration, e.g. bistable multivibrator or Schmitt trigger
    • G11C11/413—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing, timing or power reduction
    • G11C11/417—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing, timing or power reduction for memory cells of the field-effect type
    • G11C11/418—Address circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/41—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming static cells with positive feedback, i.e. cells not needing refreshing or charge regeneration, e.g. bistable multivibrator or Schmitt trigger
    • G11C11/413—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing, timing or power reduction
    • G11C11/417—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing, timing or power reduction for memory cells of the field-effect type
    • G11C11/419—Read-write [R-W] circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C5/00—Details of stores covered by group G11C11/00
    • G11C5/14—Power supply arrangements, e.g. power down, chip selection or deselection, layout of wirings or power grids, or multiple supply levels
    • G11C5/147—Voltage reference generators, voltage or current regulators; Internally lowered supply levels; Compensation for voltage drops
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/18—Bit line organisation; Bit line lay-out
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C8/00—Arrangements for selecting an address in a digital store
    • G11C8/08—Word line control circuits, e.g. drivers, boosters, pull-up circuits, pull-down circuits, precharging circuits, for word lines

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Read Only Memory (AREA)
  • Dram (AREA)

Abstract

Eine Speichervorrichtung weist Speicherzellen auf, die funktional mit Spalten-Signalleitungen und Wort-Signalleitungen verbunden sind. Die Spalten-Signalleitungen, die mit einer oder mehreren Speicherzellen, auf die zugegriffen werden soll (die z. B. gelesen werden sollen), assoziiert sind, werden auf einen ersten Spannungspegel vorgeladen. Die Spalten-Signalleitungen, die nicht mit der einen oder den mehreren Speicherzellen, auf die zugegriffen werden soll, assoziiert sind, werden auf einen zweiten Spannungspegel vorgeladen, wobei der zweite Spannungspegel niedriger als der erste Spannungspegel ist.

Description

  • Querverweis auf verwandte Anmeldung
  • Die vorliegende Anmeldung beansprucht die Priorität der am 31. Oktober 2018 eingereichten vorläufigen US-Patentanmeldung mit dem Aktenzeichen 62/753.770 und dem Titel „Memory Device with Precharge Circuit“ („Speichervorrichtung mit Vorladeschaltung“), die durch Bezugnahme aufgenommen ist.
  • Hintergrund
  • In elektronischen Vorrichtungen werden unterschiedliche Arten von Speicherschaltungen für verschiedene Zwecke verwendet. Ein Festspeicher (ROM) und ein Direktzugriffsspeicher (RAM) sind zwei dieser Arten von Speicherschaltungen. Bei einer ROM-Schaltung können Daten aus der ROM-Schaltung gelesen werden, aber nicht in die ROM-Schaltung geschrieben werden, und die ROM-Schaltung hält ihre gespeicherten Daten, wenn der Strom ausgeschaltet wird. Daher wird eine ROM-Schaltung normalerweise zum Speichern von Programmen verwendet, die abgearbeitet werden, wenn die elektronische Vorrichtung eingeschaltet ist.
  • Bei einer RAM-Schaltung können Daten in ausgewählte Speicherzellen in der RAM-Schaltung geschrieben und aus diesen gelesen werden. Eine Art einer RAM-Schaltung ist eine SRAM-Schaltung (SRAM: statischer Direktzugriffsspeicher). Eine typische SRAM-Schaltung weist eine Matrix von adressierbaren Speicherzellen auf, die in Spalten und Zeilen angeordnet sind. Wenn eine Speicherzelle gelesen werden soll, wird sie dadurch ausgewählt, dass eine Zeilen-Wortleitung und Spalten-Signalleitungen (bl- und blb-Leitungen) aktiviert werden, die mit der Speicherzelle verbunden sind. Die Spalten-Signalleitungen können jedoch relativ lang sein und große parasitäre Kapazitäten haben. In einigen Fällen kann die parasitäre Kapazität zu einer fehlerhaften Lese-Operation führen, bei der ein falscher Wert (z. B. 1 oder 0) aus der Speicherzelle gelesen wird.
  • Um die Auswirkungen der parasitären Kapazitäten während einer Lese-Operation zu verringern, können die Spalten-Signalleitungen (bl und blb) auf eine Referenzspannung (z. B. VDD) vorgeladen werden, bevor die Wortleitung aktiviert wird. Nachdem die Spalten-Signalleitungen vorgeladen worden sind und die Wortleitung aktiviert worden ist, wird eine Spannungsdifferenz zwischen den Leitungen bl und blb erzeugt. Diese Spannungsdifferenz wird verwendet, um zu ermitteln, ob eine 1 oder eine 0 in der Speicherzelle gespeichert wird.
  • Bei einigen Vorrichtungen ist die Stromquelle, die zum Vorladen der Spalten-Signalleitungen verwendet wird, eine wiederaufladbare Stromquelle, wie etwa eine Batterie. Wenn alle Spalten-Signalleitungen auf einmal vorgeladen werden, wird ein Teil der Ladung von der Batterie, die zum Vorladen der Spalten-Signalleitungen verwendet wird, unnötig verwendet, da nur eine Teilmenge der vorgeladenen Spalten-Signalleitungen gewählt wird, wenn auf eine Speicherzelle zugegriffen wird. Die Ladung, die zum Vorladen der nicht-gewählten Spalten-Signalleitungen verwendet wurde, wird vergeudet.
  • Figurenliste
  • Aspekte der vorliegenden Erfindung lassen sich am besten anhand der nachstehenden detaillierten Beschreibung in Verbindung mit den beigefügten Zeichnungen verstehen. Es ist zu beachten, dass entsprechend der üblichen Praxis in der Branche verschiedene Elemente nicht maßstabsgetreu gezeichnet sind. Vielmehr können der Übersichtlichkeit der Erörterung halber die Abmessungen der verschiedenen Elemente beliebig vergrößert oder verkleinert sein.
    • 1 zeigt ein Blockdiagramm eines Teils einer Speichervorrichtung gemäß einigen Ausführungsformen.
    • 2 ist ein Ablaufdiagramm eines ersten Verfahrens zum Lesen von Daten aus einer Speicherzelle gemäß einigen Ausführungsformen.
    • 3 ist eine schematische Darstellung einer beispielhaften ersten Vorladeschaltungsanordnung gemäß einigen Ausführungsformen.
    • 4 zeigt ein beispielhaftes Zeitdiagramm für die erste Vorladeschaltungsanordnung von 3.
    • 5 ist eine schematische Darstellung einer beispielhaften zweiten Vorladeschaltungsanordnung gemäß einigen Ausführungsformen.
    • 6 ist ein Ablaufdiagramm eines zweiten Verfahrens zum Lesen von Daten aus einer Speicherzelle gemäß einigen Ausführungsformen.
    • 7 ist eine schematische Darstellung einer beispielhaften dritten Vorladeschaltungsanordnung gemäß einigen Ausführungsformen.
    • 8 zeigt ein beispielhaftes Zeitdiagramm für die dritte Vorladeschaltungsanordnung von 7.
    • 9 ist eine schematische Darstellung einer beispielhaften vierten Vorladeschaltungsanordnung gemäß einigen Ausführungsformen.
    • 10 zeigt ein beispielhaftes System, das eine oder mehrere Speichervorrichtungen gemäß einigen Ausführungsformen aufweist.
  • Detaillierte Beschreibung
  • Die nachstehende Beschreibung liefert viele verschiedene Ausführungsformen oder Beispiele zum Implementieren verschiedener Merkmale des bereitgestellten Gegenstands. Nachstehend werden spezielle Beispiele für Komponenten und Anordnungen beschrieben, um die vorliegende Erfindung zu vereinfachen. Diese sind natürlich lediglich Beispiele und sollen nicht beschränkend sein. Zum Beispiel kann die Herstellung eines ersten Elements über oder auf einem zweiten Element in der nachstehenden Beschreibung Ausführungsformen umfassen, bei denen das erste und das zweite Element in direktem Kontakt hergestellt werden, und sie kann auch Ausführungsformen umfassen, bei denen zusätzliche Elemente zwischen dem ersten und dem zweiten Element so hergestellt werden können, dass das erste und das zweite Element nicht in direktem Kontakt sind. Darüber hinaus können in der vorliegenden Erfindung Bezugszahlen und/oder -buchstaben in den verschiedenen Beispielen wiederholt werden. Diese Wiederholung dient der Einfachheit und Übersichtlichkeit und schreibt an sich keine Beziehung zwischen den verschiedenen erörterten Ausführungsformen und/oder Konfigurationen vor.
  • Darüber hinaus können hier räumlich relative Begriffe, wie etwa „darunter befindlich“, „unter“, „untere(r)“/„unteres“, „darüber befindlich“, „obere(r)“/„oberes“ und dergleichen, zur einfachen Beschreibung der Beziehung eines Elements oder einer Struktur zu einem oder mehreren anderen Elementen oder Strukturen verwendet werden, die in den Figuren dargestellt sind. Die räumlich relativen Begriffe sollen zusätzlich zu der in den Figuren dargestellten Orientierung andere Orientierungen der in Gebrauch oder in Betrieb befindlichen Vorrichtung umfassen. Die Vorrichtung kann anders ausgerichtet werden (um 90 Grad gedreht oder in einer anderen Orientierung), und die räumlich relativen Deskriptoren, die hier verwendet werden, können ebenso entsprechend interpretiert werden.
  • Ausführungsformen, die hier offenbart werden, stellen verschiedene Verfahren zum selektiven Vorladen von Spalten-Signalleitungen bereit, die mit Speicherzellen auf einem ersten Spannungspegel oder einem davon verschiedenen zweiten Spannungspegel funktional verbunden sind. Der zweite Spannungspegel ist niedriger als der erste Spannungspegel und größer als null (z. B. Erde). Die Spalten-Signalleitungen, die mit einer oder mehreren Speicherzellen assoziiert sind, auf die zugegriffen werden soll (die z. B. gelesen werden sollen), werden auf den ersten Spannungspegel vorgeladen. Bei einer Ausführungsform ist der erste Spannungspegel VDD. Die Spalten-Signalleitungen, die nicht mit der einen oder den mehreren Speicherzellen assoziiert sind, auf die zugegriffen werden soll, werden auf den zweiten Spannungspegel vorgeladen. Bei einigen Ausführungsformen ist der zweite Spannungspegel eine Spannung, die niedriger als der erste Spannungspegel ist und die Stabilität der Speicherzellen aufrechterhält.
  • Eine Speichervorrichtung kann weniger Energie oder Ladung verbrauchen, wenn nur die gewählten Spalten-Signalleitungen auf den ersten Spannungspegel vorgeladen werden und die nicht-gewählten Spalten-Signalleitungen auf einen Spannungspegel vorgeladen werden, der niedriger als der erste Spannungspegel ist. Zum Beispiel kann eine Speichervorrichtung weniger Ladung verbrauchen, die in einer Batterie gespeichert ist, was wiederum den Zeitraum zwischen Batterie-Wiederaufladungen verlängern kann.
  • 1 zeigt ein Blockdiagramm eines Teils einer Speichervorrichtung gemäß einigen Ausführungsformen. Bei der dargestellten Ausführungsform ist die Speichervorrichtung eine SRAM-Vorrichtung 100 (SRAM: statischer Direktzugriffsspeicher). Andere Ausführungsformen sind nicht auf eine SRAM-Vorrichtung beschränkt. Die Speichervorrichtung kann ein Speicher sein, der Signalleitungen vorlädt und nur eine Teilmenge der vorgeladenen Signalleitungen wählt, um eine Operation (z. B. Zugreifen auf eine oder mehrere Speicherzellen) auszuführen. Außerdem wird 1 in Verbindung mit dem Zugreifen auf nur eine Speicherzelle in einer Speichermatrix beschrieben. Bei anderen Ausführungsformen kann ein Zugriff auf mehrere Speicherzellen gleichzeitig erfolgen.
  • Die SRAM-Vorrichtung 100 weist Speicherzellen 102 auf, die in Zeilen und Spalten angeordnet sind, sodass eine Speichermatrix 104 entsteht. Eine Speichermatrix 104 kann jede geeignete Anzahl von Zeilen und Spalten umfassen. Zum Beispiel kann eine Speichermatrix R Zeilen, wobei R eine ganze Zahl ist, die größer als oder gleich 1 ist, und L Spalten umfassen, wobei L eine Zahl ist, die größer als oder gleich 2 ist.
  • Bei der dargestellten Ausführungsform ist jede Speicherzelle 102 in einer Zeile 112A, 112B, ..., 112R funktional mit einer Zeilen-Wortleitung 106A, 106B, ..., 106R (die kollektiv als eine Wortleitung 106 bezeichnet wird) verbunden. Jede Speicherzelle 102 in einer Spalte 128A, 128B, ..., 128L ist funktional mit einer Spalten-Bitleitung (bl) 110A, 110B, ..., 110L und einer Spalten-Bitleitungsschiene (blb) 110A, 110B, ..., 110L (die kollektiv als bl-Leitung 108 und blb-Leitung 110 bezeichnet werden) verbunden. Wie später näher dargelegt wird, werden, wenn auf eine bestimmte Speicherzelle 102 zugegriffen werden soll (z. B. wenn sie gelesen werden soll), die bl- und blb-Leitungen 108 und 110, die mit dieser Speicherzelle (der „gewählten Speicherzelle“) funktional verbunden sind, auf eine erste Spannung (z. B. VDD) vorgeladen, und die bl- und blb-Leitungen 108 und 110, die funktional mit den anderen Speicherzellen (den „nicht-gewählten Speicherzellen“) verbunden sind, werden auf eine zweite Spannung vorgeladen, die niedriger als die erste Spannung ist. Nachdem alle bl- und blb-Leitungen 108 und 110 vorgeladen worden sind, wird die Wortleitung 106, die funktional mit der gewählten Speicherzelle verbunden ist, aktiviert, und es erfolgt ein Zugriff auf die Speicherzelle (z. B. wird der in der Speicherzelle gespeicherte Wert gelesen).
  • Jede Zeile 112A, 112B, ..., 112R der Speicherzellen 102 ist über die Wortleitungen 106A, 106B, ..., 106R funktional mit einer Zeilen-Adressierschaltungsanordnung 114 verbunden. Die Zeilen-Adressierschaltungsanordnung 114 empfängt eine Zeilenadresse auf einer Signalleitung 116 und aktiviert die Wortleitung, die der Zeilenadresse entspricht. Obwohl in 1 nur eine Zeilen-Adressierschaltung dargestellt ist, können andere Ausführungsformen mehrere Zeilen-Adressierschaltungen umfassen, wobei jede Zeilen-Adressierschaltung funktional mit einer Teilmenge der Wortleitungen verbunden ist. Somit stellt die Zeilen-Adressierschaltungsanordnung 114 eine oder mehrere Zeilen-Adressierschaltungen dar.
  • Die Spalten-Signalleitungen (bl- und blb-Leitungen 108 und 110) werden in Teilmengen von Spalten-Signalleitungen unterteilt, und die Teilmengen von Spalten-Signalleitungen werden funktional mit Spalten-Auswahlschaltungen 118A, ..., 118S (die kollektiv als Spalten-Auswahlschaltung 118 bezeichnet werden) verbunden, wobei S eine Zahl ist, die größer als 1 ist. Ein Beispiel für eine Spalten-Auswahlschaltung 118 ist ein Multiplexer. Jede Spalten-Auswahlschaltung 118 ist funktional mit einer Spalten-Adressierschaltungsanordnung 120 verbunden. Die Spalten-Adressierschaltungsanordnung 120 empfängt eine Spalten-Adresse auf einer Signalleitung 122 und erzeugt ein Auswahlsignal auf einer Signalleitung 124A, ..., 124N (die kollektiv als Signalleitung 124 bezeichnet wird) für eine jeweilige Spalten-Auswahlschaltung 118. Obwohl in 1 nur eine Spalten-Adressierschaltungsanordnung 120 dargestellt ist, können andere Ausführungsformen mehrere Spalten-Adressierschaltungsanordnungen umfassen.
  • Die Spalten-Signalleitungen (bl- und blb-Leitungen 108 und 110) in der Speichermatrix 104 sind funktional mit einer Vorladeschaltungsanordnung 126 verbunden. Die Vorladeschaltungsanordnung 126 umfasst eine oder mehrere Vorladeschaltungen, wie später dargelegt wird. Bei einer Ausführungsform ist jede Spalte 128A, 128B, ..., 128L in der Speichermatrix 104 funktional mit einer Vorladeschaltung verbunden. Die Vorladeschaltungsanordnung 126 lädt die bl- und blb-Leitungen 108 und 110 auf bestimmte Spannungspegel. Zum Beispiel lädt die Vorladeschaltungsanordnung 126 für eine Lese-Operation die gewählten Spalten-Signalleitungen (die gewählten bl- und blb-Leitungen 108 und 110) auf einen ersten Spannungspegel und lädt die nicht-gewählten bl- und blb-Leitungen 108 und 110 auf einen niedrigeren zweiten Spannungspegel. Beispielhafte Verfahren zum Vorladen der Spalten-Signalleitungen werden in Verbindung mit den 2 bis 9 näher beschrieben.
  • Eine oder mehrere Verarbeitungsvorrichtungen (die durch eine Verarbeitungsvorrichtung 130 dargestellt sind) sind funktional mit der Zeilen-Adressierschaltungsanordnung 114, der Spalten-Adressierschaltungsanordnung 120 und der Vorladeschaltungsanordnung 126 verbunden. Die Verarbeitungsvorrichtung 130 kann jede geeignete Art von Verarbeitungsvorrichtung sein. In einem nicht-beschränkenden Beispiel kann die Verarbeitungsvorrichtung 130 ein Hauptprozessor, ein Mikroprozessor, ein Universalschaltkreis, eine anwendungsspezifische integrierte Schaltung, eine grafische Verarbeitungseinheit oder eine Kombination davon sein.
  • Die Verarbeitungsvorrichtung 130 kann so konfiguriert sein, dass sie einige oder alle Operationen der Zeilen-Adressierschaltungsanordnung 114, der Spalten-Adressierschaltungsanordnung 120 und der Vorladeschaltungsanordnung 126 steuert. In einigen Fällen veranlasst die Verarbeitungsvorrichtung 130 die Vorladeschaltungsanordnung 126, die gewählten Spalten-Signalleitungen (bl- und blb-Leitungen 108 und 110) auf einen ersten Spannungspegel vorzuladen und die nicht-gewählten Spalten-Signalleitungen auf einen anderen, zweiten Spannungspegel vorzuladen. Bei einigen Ausführungsformen ist die Verarbeitungsvorrichtung 130 funktional mit anderen Komponenten in der Speichervorrichtung, wie zum Beispiel einer Lese- und Schreibschaltungsanordnung (nicht dargestellt) und/oder einer Taktschaltung (nicht dargestellt), verbunden, oder sie ist funktional mit der Speichervorrichtung verbunden.
  • Die Verarbeitungsvorrichtung 130 kann funktional mit einer oder mehreren Speichervorrichtungen (die durch eine Speichervorrichtung 132 dargestellt sind) verbunden werden. Die Speichervorrichtung 132 kann Programme, Routinen und/oder Daten speichern, die für einige oder alle Operationen der Speichervorrichtung verwendet werden. Zum Beispiel kann die Speichervorrichtung 132 Steuersignale oder Daten speichern, die mit den Steuersignalen assoziiert sind, die von der Zeilen-Adressierschaltungsanordnung 114, der Spalten-Adressierschaltungsanordnung 120 und der Vorladeschaltungsanordnung 126 verwendet werden. Die Speichervorrichtung 132 kann unter anderem einen flüchtigen Speicher (z. B. einen Direktzugriffsspeicher), einen nichtflüchtigen Speicher (z. B. einen Festspeicher), einen Flash-Speicher oder eine Kombination davon umfassen.
  • Bei einigen Ausführungsformen kann eine optionale Zeitsteuerschaltungsanordnung 134 funktional mit der Verarbeitungsvorrichtung 130 verbunden werden. Die Zeitsteuerschaltungsanordnung 134 kann zum Begrenzen der Dauer verwendet werden, mit der die Vorladeschaltungen die nicht-gewählten Spalten-Signalleitungen (bl- und blb-Leitungen) vorladen. Auf diese Weise können die nicht-gewählten Spalten-Signalleitungen auf einen zweiten Spannungspegel vorgeladen werden, der niedriger als der erste Spannungspegel (z. B. VDD) ist. Bei einigen Ausführungsformen können die Operationen der optionalen Zeitsteuerschaltungsanordnung 134 von der Verarbeitungsvorrichtung 130 ausgeführt werden.
  • Wenn zum Beispiel die Vorladung beginnt, kann die Zeitsteuerschaltungsanordnung 134 zum Bestimmen des Endes eines Vorladezeitraums für die nicht-gewählten Spalten-Signalleitungen verwendet werden. Die Verarbeitungsvorrichtung 130 kann von der Zeitsteuerschaltungsanordnung 134 ein Signal, das das Ende des Vorladezeitraums anzeigt, empfangen und kann in Reaktion darauf veranlassen, dass Steuersignale für die Vorladeschaltungsanordnung 126 bereitgestellt werden, die veranlassen, dass die Vorladung der nicht-gewählten Spalten-Signalleitungen beendet wird. In einigen Fällen kann der Vorladezeitraum für die nicht-gewählten Spalten-Signalleitungen ein Teil des Vorladezeitraums für die gewählten Spalten-Signalleitungen sein (z. B. die Hälfte oder drei Viertel des Vorladezeitraums für die gewählten Spalten-Signalleitungen).
  • 2 ist ein Ablaufdiagramm eines ersten Verfahrens zum Lesen von Daten aus einer Speicherzelle gemäß einigen Ausführungsformen. 2 wird in Verbindung mit dem Lesen von Daten in nur einer Speicherzelle beschrieben. Bei anderen Ausführungsformen kann der Prozess zum Lesen von Daten verwendet werden, die in mehreren Speicherzellen gespeichert sind.
  • Wie in einem Block 200 angegeben ist, wird zunächst eine Spalten-Adresse empfangen, die mit der zu lesenden Speicherzelle assoziiert ist. Auf Grund der Spalten-Adresse werden die bl- und blb-Leitungen ermittelt, die der Spalten-Adresse entsprechen (die „gewählten Spalten-Signalleitungen“ oder die „gewählten bl- und blb-Leitungen“). Die eine oder die mehreren Vorladeschaltungen, die funktional mit den gewählten bl- und blb-Leitungen verbunden sind, laden die gewählten bl- und blb-Leitungen auf eine erste Spannung vor (Block 202). Zum Beispiel können die gewählten bl- und blb-Leitungen auf VDD vorgeladen werden.
  • Bei einer beispielhaften Ausführungsform kann eine Verarbeitungsvorrichtung (z. B. die Verarbeitungsvorrichtung 130 von 1) auf Grund der Spalten-Adresse ermitteln, welche Vorladeschaltung zum Vorladen der gewählten bl- und blb-Leitungen verwendet wird. Die Spalten-Adressierschaltungsanordnung (z. B. die Spalten-Adressierschaltungsanordnung 120 von 1) kann die Spalten-Adresse, die auf der Signalleitung 122 empfangen wird, und/oder das Auswahlsignal, das auf der Signalleitung 124 ausgegeben wird, an die Verarbeitungsvorrichtung senden. Die Verarbeitungsvorrichtung kann dann veranlassen, dass ein oder mehrere Steuersignale für die Vorladeschaltung bereitgestellt werden, um die Vorladeschaltung zu aktivieren, damit sie die gewählten bl- und blb-Leitungen auf die erste Spannung vorlädt.
  • Wie in einem Block 204 angegeben ist, laden die Vorladeschaltungen, die funktional mit den nicht-gewählten bl- und blb-Leitungen verbunden sind, die nicht-gewählten bl- und blb-Leitungen dann auf eine zweite Spannung vor, die niedriger als die erste Spannung ist. Bei einer nicht-beschränkenden Ausführungsform kann auch hier eine Verarbeitungsvorrichtung auf Grund der Spalten-Adresse ermitteln, welche bl- und blb-Leitungen nicht gewählt sind und welche Vorladeschaltungen funktional mit den nicht-gewählten bl- und blb-Leitungen verbunden sind. Die Verarbeitungsvorrichtung kann dann veranlassen, dass Steuersignale für diese Vorladeschaltungen bereitgestellt werden, um die Vorladeschaltungen zu aktivieren, damit sie die nicht-gewählten bl- und blb-Leitungen auf die zweite Spannung vorladen.
  • Nachdem alle bl- und blb-Leitungen auf eine jeweilige Spannung (z. B. entweder die erste oder die zweite Spannung) vorgeladen worden sind, wird die Wortleitung aktiviert, die mit der zu lesenden Speicherzelle assoziiert ist (Block 206). Dann werden in einem Block 208 die in der Speicherzelle gespeicherten Daten aus der Speicherzelle gelesen und von der Speichermatrix an eine jeweilige Ausgabeschaltungsanordnung ausgegeben.
  • Es werden hier mehrere Ausführungsformen zum Vorladen der gewählten und nicht-gewählten Spalten-Signalleitungen (bl- und blb-Leitungen) offenbart. 3 ist eine schematische Darstellung einer beispielhaften ersten Vorladeschaltungsanordnung gemäß einigen Ausführungsformen. Bei einer Ausführungsform ist eine erste Vorladeschaltungsanordnung 300 in der in 1 gezeigten Vorladeschaltungsanordnung 126 implementiert.
  • Bei der dargestellten Ausführungsform weist die Vorladeschaltungsanordnung 300 eine erste Verknüpfungsschaltungsanordnung 302 und eine zweite Verknüpfungsschaltungsanordnung 304 auf, die funktional mit einer Vorladeschaltungsanordnung 306 verbunden sind. Die Vorladeschaltungen in der Vorladeschaltungsanordnung 306 sind funktional mit den Spalten-Signalleitungen (Leitungen bl[0] bis bl[3] und blb[0] bis blb[3]) in einer Speichermatrix 308 (z. B. in der Speichermatrix 104 von 1) verbunden. 3 zeigt zwar vier Spalten-Signalleitungen, aber andere Ausführungsformen sind nicht auf diese Implementierung beschränkt. Wie vorstehend dargelegt worden ist, kann eine Speichermatrix jede Anzahl von Spalten-Signalleitungen umfassen.
  • Die Schaltungen in der ersten und der zweiten Verknüpfungsschaltungsanordnung 302 und 304 werden verwendet, um auf Grund der einen oder mehreren Spalten-Adressen für die gewählten Spalten-Signalleitungen selektiv einen von zwei Spannungspegeln an die Vorladeschaltungen anzulegen. Die Verknüpfungsschaltungen in der ersten und der zweiten Verknüpfungsschaltungsanordnung 302 und 304 können jede geeignete Art von Verknüpfungsschaltungen sein. Bei der dargestellten Ausführungsform sind die Verknüpfungsschaltungen in der ersten Verknüpfungsschaltungsanordnung 302 p-Transistoren 310, 312, 314 und 316, und die Verknüpfungsschaltungen in der zweiten Verknüpfungsschaltungsanordnung 304 sind p-Transistoren 318, 320, 322 und 324. Ein Beispiel für einen p-Transistor ist ein PMOS-Transistor.
  • Vorladeschaltungen 326, 328, 330 und 332 umfassen jeweils einen ersten p-Transistor 334 und einen zweiten p-Transistor 336, wobei die Source-Anschlüsse funktional miteinander verbunden sind, der Drain-Anschluss des ersten p-Transistors 334 funktional mit einer bl[n]-Leitung verbunden ist und der Drain-Anschluss des zweiten p-Transistors 336 funktional mit einer blb[n]-Leitung verbunden ist, wobei n eine Zahl von 0 bis 3 ist.
  • Die p-Transistoren 310, 312, 314 und 316 in der ersten Verknüpfungsschaltungsanordnung 302 sind jeweils funktional mit einer bestimmten der Vorladeschaltungen 326, 328, 330 und 332 verbunden. In ähnlicher Weise sind die p-Transistoren 318, 320, 322 und 324 in der zweiten Verknüpfungsschaltungsanordnung 304 jeweils funktional mit einer bestimmten der Vorladeschaltungen 326, 328, 330 und 332 verbunden. Zum Beispiel sind der Drain-Anschluss des p-Transistors 310 in der ersten Verknüpfungsschaltungsanordnung 302 und der Drain-Anschluss des p-Transistors 318 in der zweiten Verknüpfungsschaltungsanordnung 304 funktional mit den Source-Anschlüssen der p-Transistoren 334 und 336 in der Vorladeschaltung 326 verbunden.
  • Jeder Gate-Anschluss der p-Transistoren 310, 312, 314 und 316 in der ersten Verknüpfungsschaltungsanordnung 302 ist funktional mit einem ersten Schaltsteuersignal lblchg[0], lblchg[1], lblchg[2] und lblchg[3] verbunden. Die ersten Schaltsteuersignale lblchg[0], lblchg[1], lblchg[2] und lblchg[3] werden zum Steuern von Zuständen (z. B. Ein oder Aus) der p-Transistoren 310, 312, 314 und 316 verwendet. Jeder Gate-Anschluss der p-Transistoren 318, 320, 322 und 324 in der zweiten Verknüpfungsschaltungsanordnung 304 ist funktional mit einem zweiten Schaltsteuersignal blchg[0], blchg[1], blchg[2] und blchg[3] verbunden. Die zweiten Schaltsteuersignale blchg[0], blchg[1], blchg[2] und blchg[3] werden zum Steuern von Zuständen (z. B. Ein oder Aus) der p-Transistoren 318, 320, 322 und 324 verwendet. Die Gates der p-Transistoren 334 und 336 in den Vorladeschaltungen 326, 328, 330 und 332 sind funktional mit einem Vorlade-Steuersignal blch verbunden. Das Vorlade-Steuersignal blch wird zum Steuern der Zustände der Vorladeschaltungen (z. B. Ein oder Aus) verwendet.
  • In 3 ist der erste Spannungspegel auf einer Signalleitung 340 ein hoher Spannungspegel (HVL), wie etwa VDD, und der zweite Spannungspegel (LVL) auf einer Signalleitung 338 ist ein Spannungspegel, der niedriger als der HVL ist. Das erste und das zweite Steuersignal lblchg[0], lblchg[1], lblchg[2], lblchg[3], blchg[0], blchg[1], blchg[2] und blchg[3] und das Vorlade-Steuersignal blch werden zum Einstellen des Vorladens der Spalten-Signalleitungen (bl- und blb-Leitungen) auf den HVL und den LVL verwendet. In 4 ist ein beispielhaftes Zeitdiagramm zum Vorladen der Leitungen bl[0] und blb[0] auf den HVL und der Leitungen bl[1], blb[1], bl[2], blb[2], bl[3] und blb[3] auf den LVL gezeigt.
  • 4 zeigt ein beispielhaftes Zeitdiagramm 400 für die in 3 gezeigte erste Vorladeschaltungsanordnung. Insbesondere stellt das Zeitdiagramm 400 Spannungspegel auf den ersten Schaltsteuersignalen lblchg[0], lblchg[1], lblchg[2] und lblchg[3], den zweiten Schaltsteuersignalen blchg[0], blchg[1], blchg[2] und blchg[3] und dem Vorlade-Steuersignal blch und Spannungspegel auf den Spalten-Signalleitungen bl[0], blb[0], bl[1], blb[1], bl[2], blb[2], bl[3] und blb[3] dar. Das Zeitdiagramm 400 wird zum Bereitstellen einer beispielhaften Ausführungsform verwendet, bei der die Leitungen bl[0] und blb[0] auf den hohen Spannungspegel vorgeladen werden und die Leitungen bl[1], blb[1], bl[2], blb[2], bl[3] und blb[3] auf den niedrigeren Spannungspegel vorgeladen werden. Bei anderen Ausführungsformen können die Spannungspegel, die zum Vorladen der Leitungen bl[0] und blb[0] verwendet werden, in einem ähnlichen Prozess auch zum Vorladen der Leitungen bl[1], blb[1], bl[2], blb[2], bl[3] und blb[3] verwendet werden.
  • Zu einem Zeitpunkt t0 sind die Signalpegel auf den ersten Schaltsteuersignalen lblchg[0], lblchg[1], lblchg[2] und lblchg[3], den zweiten Schaltsteuersignalen blchg[0], blchg[1], blchg[2] und blchg[3] und dem Vorlade-Steuersignal blch alle auf einem hohen Spannungspegel (H). Durch den hohen Spannungspegel werden die p-Transistoren 310, 312, 314, 316, 318, 320, 322, 324, 334 und 336 in der ersten und der zweiten Verknüpfungsschaltungsanordnung 302 und 304 und in den Vorladeschaltungen 326, 328, 330 und 332 in den Ausschaltzustand gebracht. Die Spannungspegel auf den Spalten-Signalleitungen bl[0], blb[0], bl[1], blb[1], bl[2], blb[2], bl[3] und blb[3] sind auf einem ersten niedrigen Spannungspegel (z. B. Erde).
  • Zu einem Zeitpunkt t1 gehen die Signalpegel der ersten Schaltsteuersignale lblchg[1], lblchg[2] und lblchg[3] auf einen niedrigen Spannungspegel (L), während der Signalpegel auf dem Schaltsteuersignal lblchg[0] auf H bleibt. Außerdem bleiben die Signalpegel auf den zweiten Schaltsteuersignalen blchg[1], blchg[2] und blchg[3] auf H, und die Signalpegel auf dem Schaltsteuersignal blchg[0] und dem Vorlade-Steuersignal blch gehen auf L. Durch den niedrigen Spannungspegel auf dem zweiten Schaltsteuersignal blchg[0] wird der p-Transistor 318 in der zweiten Verknüpfungsschaltungsanordnung 304 eingeschaltet, und durch den niedrigen Spannungspegel auf dem Vorlade-Steuersignal blch werden die Transistoren 334 und 336 in den Vorladeschaltungen 326, 328, 330 und 332 eingeschaltet. Dementsprechend werden die Leitungen bl[0] and blb[0] funktional mit dem ersten Spannungspegel HVL auf der Signalleitung 340 verbunden, um das Vorladen auf HVL zu beginnen, und die Leitungen bl[1], blb[1], bl[2], blb[2], bl[3] und blb[3] werden funktional mit dem zweiten Spannungspegel LVL auf der Signalleitung 338 verbunden, um das Vorladen auf LVL (eine zweite Spannung, die niedriger als HVL und höher als die erste niedrige Spannung zum Zeitpunkt t0 ist) zu beginnen.
  • Von dem Zeitpunkt t1 bis zu einem Zeitpunkt t2 werden die Leitungen bl[0], blb[0], bl[1], blb[1], bl[2], blb[2], bl[3] und blb[3] auf jeweilige Spannungspegel vorgeladen. Nach dem Vorladen entsprechen die Spannungspegel auf den Leitungen bl[0] und blb[0] im Wesentlichen dem HVL auf der Signalleitung 340, und die Spannungspegel auf den Leitungen bl[1], blb[1], bl[2], blb[2], bl[3] und blb[3] entsprechen im Wesentlichen dem LVL auf der Signalleitung 338.
  • Zu dem Zeitpunkt t2 gehen die Signalpegel auf den ersten Schaltsteuersignalen lblchg[1], lblchg[2] und lblchg[3] auf H, während der Signalpegel auf dem ersten Schaltsteuersignal lblchg[0] auf H bleibt. Außerdem bleiben die Signalpegel auf den zweiten Schaltsteuersignalen blchg[1], blchg[2] und blchg[3] auf H, und die Signalpegel auf dem zweiten Schaltsteuersignal blchg[0] und auf dem Vorlade-Steuersignal blch gehen auf H. Durch den hohen Signalpegel auf dem zweiten Schaltsteuersignal blchg[0] wird der p-Transistor 318 in der zweiten Verknüpfungsschaltungsanordnung 304 ausgeschaltet, und durch den hohen Signalpegel auf dem Vorlade-Steuersignal blch werden die p-Transistoren 334 und 336 in den Vorladeschaltungen 326, 328, 330 und 332 ausgeschaltet. Dementsprechend sind die Leitungen bl[0] und blb[0] nicht mehr mit dem HVL auf der Signalleitung 340 verbunden, und die Leitungen bl[1], blb[1], bl[2], blb[2], bl[3] und blb[3] sind nicht mehr mit dem LVL auf der Signalleitung 338 verbunden. Zu dem Zeitpunkt t2 sind die Spannungspegel auf den Leitungen bl[0] und blb[0] im Wesentlichen auf den HVL auf der Signalleitung 340 vorgeladen, und die Spannungspegel auf den Leitungen bl[1], blb[1], bl[2], blb[2], bl[3] und blb[3] sind im Wesentlichen auf den LVL auf der Signalleitung 338 vorgeladen.
  • Die Ausführungsformen, die in den 3 und 4 gezeigt sind, reduzieren den Betrag der Wirkleistung, die von einer Speichermatrix verwendet wird. Dies ist zumindest teilweise auf die reduzierte Anzahl von Bitleitungen zurückzuführen, die auf den HVL vorgeladen werden. Zum Beispiel wird bei der repräsentativen Ausführungsform von 3 nur ein Teil der acht Bitleitungen bl[n] und blb[n] auf den HVL vorgeladen, während die übrigen Bitleitungen bl[n] und blb[n] auf den LVL vorgeladen werden. Somit wird während eines Vorladeprozesses weniger Energie verbraucht. Der Begriff „Wirkleistung“ bezeichnet eine Ladung, die in einer Batterie gespeichert wird und zum Betreiben der elektrischen Komponenten in einer elektronischen Vorrichtung verwendet wird. Durch Reduzieren des Betrags der Wirkleistung, die von der Speichermatrix verbraucht wird, wird die Dauer verlängert, die die in der Batterie gespeicherte Ladung vorhält, bevor die Batterie wieder aufgeladen werden muss.
  • 5 ist eine schematische Darstellung einer beispielhaften zweiten Vorladeschaltungsanordnung 500 gemäß einigen Ausführungsformen. Bei einer Ausführungsform ist die zweite Vorladeschaltungsanordnung 500 in der in 1 gezeigten Vorladeschaltung 126 implementiert. Die zweite Vorladeschaltungsanordnung 500 ist, außer einer ersten Verknüpfungsschaltungsanordnung 502 und dem Spannungspegel auf einer Signalleitung 504, der ersten Vorladeschaltungsanordnung 300 von 3 ähnlich. Bei der dargestellten Ausführungsform sind die Verknüpfungsschaltungen in der ersten Verknüpfungsschaltungsanordnung 502 n-Transistoren 506, 508, 510 und 512, und der Spannungspegel auf der Signalleitung 504 ist der gleiche hohe Spannungspegel wie der hohe Spannungspegel auf der Signalleitung 340 (z. B. VDD).
  • Die n-Transistoren 506, 508, 510 und 512 werden zum Verbinden der nicht-gewählten Spalten-Signalleitungen (bl- und blb-Leitungen) mit der Signalleitung 504 verwendet. Wenn die Signalpegel auf den ersten Schaltsteuersignalen lblchg[0], lblchg[1], lblchg[2] und lblchg[3] und das Vorlade-Steuersignal blch die n-Transistoren 506, 508, 510 und 512 bzw. die Vorladeschaltungen 326, 328, 330 und 332 einschalten, werden die nicht-gewählten Spalten-Signalleitungen auf den mit den n-Transistoren 506, 508, 510 und 512 assoziierten Spannungsabfall Vt (der ein Spannungspegel ist, der kleiner als der HVL ist) vorgeladen.
  • Ein Vorzug der zweiten Vorladeschaltungsanordnung 500 ist der Wegfall einer Signalleitung, die funktional mit einer externen Niederspannungs-Stromquelle verbunden ist (z. B. für einen niedrigen Spannungspegel). Bei anderen Ausführungsformen kann jedoch der Spannungspegel auf der Signalleitung 504 ein niedriger Spannungspegel (LVL) sein. Der LVL kann von dem HVL (siehe z. B. Transistor 902 von 9) abgeleitet werden, oder er kann durch Verbinden der Signalleitung 504 mit einer Niederspannungs-Stromquelle erhalten werden.
  • 6 ist ein Ablaufdiagramm eines zweiten Verfahrens zum Lesen von Daten aus einer Speicherzelle gemäß einigen Ausführungsformen. Der in 6 gezeigte Prozess ist mit Ausnahme der Blöcke 600 und 602 dem in 2 dargestellten Verfahren ähnlich. Wie 2 wird 6 in Verbindung mit dem Lesen von Daten in nur einer Speicherzelle beschrieben. Bei anderen Ausführungsformen kann der Prozess zum Lesen von Daten, die in mehreren Speicherzellen gespeichert sind, verwendet werden.
  • Wie in dem Block 200 angegeben ist, wird zunächst eine Spalten-Adresse empfangen, die mit der zu lesenden Speicherzelle assoziiert ist. Auf Grund der Spalten-Adresse werden die bl- und blb-Leitungen ermittelt, die der Spalten-Adresse entsprechen, und die Vorladeschaltung, die funktional mit den gewählten bl- und blb-Leitungen verbunden ist, lädt die gewählten bl- und blb-Leitungen auf eine erste Spannung vor (Block 202). Die gewählten bl- und blb-Leitungen können zum Beispiel auf VDD vorgeladen werden.
  • In einem Block 600 wird ermittelt, ob der zweite Spannungspegel auf einer Niederspannungs-Signalleitung (LVL-Signalleitung) niedriger als eine Schwellenspannung ist. Bei einer Ausführungsform liegt die Schwellenspannung zwischen dem HVL und einem Spannungspegel, der niedriger als der HVL ist, aber bei dem die Stabilität der Speicherzellen aufrechterhalten wird. Wenn der Spannungspegel auf der LVL-Signalleitung niedriger als die Schwellenspannung ist, geht der Prozess zu einem Block 602 weiter, in dem der Spannungspegel auf der LVL-Signalleitung auf einen Spannungspegel erhöht wird, der höher als die Schwellenspannung ist. Zum Erhöhen des Spannungspegels kann jedes geeignete Verfahren verwendet werden. Beispielhafte Ausführungsformen zum Erhöhen des Spannungspegels werden in Verbindung mit den 7 bis 9 näher beschrieben.
  • Wenn in dem Block 600 der Spannungspegel auf der LVL-Signalleitung höher als die Schwellenspannung ist oder wenn der Spannungspegel auf der LVL-Signalleitung so erhöht wird, dass er über der Schwellenspannung liegt (Block 602), geht das Verfahren zu dem Block 204 weiter, in dem die Vorladeschaltungen, die funktional mit den nicht-gewählten bl- und blb-Leitungen verbunden sind, die nicht-gewählten bl- und blb-Leitungen auf den zweiten Spannungspegel vorladen.
  • Nachdem alle bl- und blb-Leitungen auf einen jeweiligen Spannungspegel vorgeladen worden sind, wird die Wortleitung aktiviert, die mit der zu lesenden Speicherzelle assoziiert ist (Block 206). Dann werden in dem Block 208 die in der Speicherzelle gespeicherten Daten aus der Speicherzelle gelesen und von der Speichermatrix an eine jeweilige Ausgabeschaltungsanordnung ausgegeben.
  • Die Blöcke, die in den 2 und 6 gezeigt sind, sind zwar in einer bestimmten Reihenfolge dargestellt, aber bei anderen Ausführungsformen können die Blöcke in einer anderen Reihenfolge angeordnet werden oder neue Blöcke können hinzugefügt werden. Zum Beispiel kann der Block 202 nach dem Block 204 ausgeführt werden.
  • 7 ist eine schematische Darstellung einer beispielhaften dritten Vorladeschaltungsanordnung 700 gemäß einigen Ausführungsformen. Bei einigen Ausführungsformen ist die dritte Vorladeschaltungsanordnung 700 in der in 1 gezeigten Vorladeschaltungsanordnung 126 implementiert. Statt in der Vorladeschaltungsanordnung eine Niederspannungs-Signalleitung zu verwenden, die mit einer Stromquelle außerhalb der Vorladeschaltungsanordnung verbunden ist, kann Ladung in einer Ladungsspeichervorrichtung gespeichert werden, die mit der Signalleitung 338 verbunden ist und zum Vorladen der Spalten-Signalleitungen (bl- und blb-Leitungen) verwendet wird.
  • In 7 ist die Vorladeschaltungsanordnung 700, außer einer Niederspannnungs(LV)-Verknüpfungsschaltung und der Ladungsspeichervorrichtung, die beide funktional mit der Signalleitung 338 verbunden sind, der in 3 gezeigten Vorladeschaltungsanordnung 300 ähnlich. Es können jede geeignete LV-Verknüpfungsschaltung und jede geeignete Ladungsspeichervorrichtung verwendet werden. Bei der dargestellten Ausführungsform ist die LV-Verknüpfungsschaltung ein p-Transistor 702 (z. B. ein PMOS-Transistor), und die Ladungsspeichervorrichtung ist ein Kondensator 704.
  • Der Drain-Anschluss des p-Transistors 702 ist funktional mit der Signalleitung 338 verbunden, und das Gate des p-Transistors 702 ist funktional mit einer Signalleitung 706 verbunden. Die Signalleitung 706 wird zum Anlegen eines Signals an den p-Transistor 702 verwendet, um ihn ein- und auszuschalten. Wenn der p-Transistor 702 eingeschaltet wird, lädt er die Signalleitung 338 auf einen Spannungspegel, der niedriger als der HVL auf der Signalleitung 340 und höher als eine Schwellenspannung ist. Während die Signalleitung 338 geladen wird, speichert der Kondensator 704 die Ladung oder Spannung, die zum Vorladen der nicht-gewählten Spalten-Signalleitungen (bl- und blb-Leitungen) auf den zweiten Spannungspegel (LVL) verwendet wird. Nachdem die Signalleitung 338 auf den zweiten Spannungspegel (LVL) geladen worden ist, wird der p-Transistor 702 ausgeschaltet. Die in dem Kondensator 704 gespeicherte Spannung kann für alle nicht-gewählten Spalten-Signalleitungen gemeinsam genutzt werden. Wenn zum Beispiel die Leitungen bl[0], blb[0], bl[1], blb[1], bl[2] und blb[2] auf den zweiten Spannungspegel LVL vorgeladen werden, werden die Transistoren 310, 312 und 314 eingeschaltet und nutzen gemeinsam die in dem Kondensator 704 gespeicherte Spannung.
  • Eine Spannungspegel-Detektorschaltung 708 wird funktional mit der Signalleitung 338 verbunden. Die Spannungspegel-Detektorschaltung 708 kann außerdem mit einer Verarbeitungsvorrichtung (z. B. der Verarbeitungsvorrichtung 130 von 1) funktional verbunden werden. Bei einer Ausführungsform wird die Spannungspegel-Detektorschaltung 708 in der Vorladeschaltungsanordnung (z. B. der Vorladeschaltungsanordnung 126 von 1) angeordnet, aber andere Ausführungsformen sind nicht auf diese Konfiguration beschränkt. Wenn die Spalten-Signalleitungen (bl- und blb-Leitungen) vorgeladen werden, überwacht die Spannungspegel-Detektorschaltung 708 den Spannungspegel auf der Signalleitung 338 kontinuierlich, periodisch oder zu ausgewählten Zeitpunkten, wobei der Spannungspegel auf der Signalleitung 338 gemessen wird. Die Verarbeitungsvorrichtung (z. B. die Verarbeitungsvorrichtung 130 von 1) empfängt die Ergebnisse der Spannungsmessung von der Spannungspegel-Detektorschaltung 708. Wenn der Spannungspegel niedriger als die Schwellenspannung ist, veranlasst die Verarbeitungsvorrichtung (z. B. die Verarbeitungsvorrichtung 130 von 1), dass ein Signal (pchg) an die Signalleitung 706 angelegt wird, um den p-Transistor 702 einzuschalten und den in dem Kondensator 704 gespeicherten Spannungspegel auf der Signalleitung 338 zu erhöhen.
  • 8 zeigt ein beispielhaftes Zeitdiagramm für die dritte Vorladeschaltungsanordnung 700 von 7. Zu dem Zeitpunkt t0 wird der Spannungspegel auf der Signalleitung 338 vollständig auf den LVL geladen, und der p-Transistor 702 und die p-Transistoren 310, 312, 314, 316, 318, 320, 322 und 324 werden alle ausgeschaltet (z. B. sind die ersten und die zweiten Schaltsteuersignale blchg[0], lblchg[0], blchg[1], lblchg[1], blchg[2], lblchg[2], blchg[3] und lblchg[3] und das Signal pcgh alle auf dem H-Pegel). Außerdem sind die Spannungspegel auf den Spalten-Signalleitungen bl[0], blb[0], bl[1], lbl[1], bl[2], blb[2], bl[3] und blb[3] auf einem ersten niedrigen Spannungspegel (z. B. Erde).
  • Zu dem Zeitpunkt t1 gehen die Signalpegel auf dem zweiten Schaltsteuersignal blchg[0] und auf den ersten Schaltsteuersignalen lblchg[1], lblchg[2] und lblchg[3] alle auf den L-Pegel, um die p-Transistoren 312, 314, 316, 318 einzuschalten. Das Vorlade-Steuersignal blch geht ebenfalls auf den L-Pegel, um die Vorladeschaltungen 326, 328, 330 und 332 einzuschalten, sodass die Spalten-Signalleitungen bl[0], lbl[0], bl[1], lbl[1], bl[2], blb[2], bl[3] und lbl[3] vorgeladen werden. Da der p-Transistor 318 eingeschaltet wird, lädt die Vorladeschaltung 326 die Spalten-Signalleitungen bl[0] und blb[0] auf den ersten Spannungspegel HVL auf der Signalleitung 340 vor. Und da die Transistoren 312, 314 und 316 eingeschaltet werden, laden die Vorladeschaltungen 328, 330 und 332 die Spalten-Signalleitungen bl[1], lbl[1], bl[2], blb[2], bl[3] und blb[3] auf den zweiten Spannungspegel LVL auf der Signalleitung 338 vor.
  • Während die Spalten-Signalleitungen bl[1], lbl[1], bl[2], blb[2], bl[3] und lbl[3] vorgeladen werden, wird der Spannungspegel auf der Signalleitung 338 (der von dem Kondensator 704 gespeichert wird) zum Vorladen der Spalten-Signalleitungen bl[1], lbl[1], bl[2], blb[2], bl[3] und lbl[3] verwendet. Während des Vorladens nimmt der Spannungspegel auf der Signalleitung 338 ab, wie bei 800 gezeigt ist. Zum Zeitpunkt t2 werden die Spalten-Signalleitungen bl[0] und blb[0] im Wesentlichen auf den ersten Spannungspegel HVL vorgeladen, und die Spalten-Signalleitungen bl[1], lbl[1], bl[2], blb[2], bl[3] und blb[3] werden im Wesentlichen auf den zweiten Spannungspegel LVL vorgeladen. Dementsprechend gehen die Signalpegel auf dem zweiten Schaltsteuersignal blchg[0] und den ersten Schaltsteuersignalen lblchg[1], lblchg[2] und lblchg[3] alle auf den H-Pegel zurück, um die p-Transistoren 312, 314, 316 und 318 auszuschalten. Das Vorlade-Steuersignal blch geht ebenfalls auf den H-Pegel, um die Vorladeschaltungen 326, 328, 330 und 332 auszuschalten.
  • Etwas später (durch Ellipsen 802 angegeben), zu einem Zeitpunkt t3 , sollen die Spalten-Signalleitungen erneut vorgeladen werden, wobei bl[0] und b[b[0] auf den ersten Spannungspegel HVL auf der Signalleitung 340 vorgeladen werden und bl[1], blb[1], bl[2], blb[2], bl[3] und blb[3] auf den zweiten Spannungspegel LVL auf der Signalleitung 338 vorgeladen werden. Die Signalpegel auf dem zweiten Schaltsteuersignal blchg[0] und auf den ersten Schaltsteuersignalen lblchg[1], lblchg[2] und lblchg[3] gehen alle auf den L-Pegel, um die p-Transistoren 312, 314, 316 und 318 einzuschalten. Das Vorlade-Steuersignal blch geht ebenfalls auf den L-Pegel, um die Vorladeschaltungen 326, 328, 330 und 332 einzuschalten, sodass die Spalten-Signalleitungen bl[0], lbl[0], bl[1], lbl[1], bl[2], lbl[2], bl[3] und lbl[3] vorgeladen werden. Durch den vorhergehenden Vorladeprozess oder einen oder mehrere zusätzliche Vorladeprozesse, die vor dem Zeitpunkt t3 durchgeführt wurden, ist der Spannungspegel auf der Signalleitung 338 unter einen Schwellenwert bei 804 (der von der Spannungspegel-Detektorschaltung 708 von 7 gemessen wird) gesunken. Dementsprechend geht das Signal pchg auf den L-Pegel, um den p-Transistor 702 einzuschalten und den Spannungspegel auf der Signalleitung 338 (der in dem Kondensator 704 gespeichert ist) neu zu laden.
  • Zu einem Zeitpunkt t4 werden die Spalten-Signalleitungen bl[0] und blb[0] im Wesentlichen auf den ersten Spannungspegel HVL vorgeladen, und die Spalten-Signalleitungen bl[1], blb[1], bl[2], blb[2], bl[3] und blb[3] werden im Wesentlichen auf den zweiten Spannungspegel LVL vorgeladen. Dementsprechend gehen die Signalpegel auf dem zweiten Schaltsteuersignal blchg[0] und auf den ersten Schaltsteuersignalen lblchg[1], lblchg[2] und lblchg[3] alle auf den H-Pegel, um die p-Transistoren 312, 314, 316 und 318 auszuschalten. Das Vorlade-Steuersignal blch geht ebenfalls auf den H-Pegel, um die Vorladeschaltungen 326, 328, 330 und 332 auszuschalten. Außerdem wird der Spannungspegel auf der Signalleitung 338 (der von dem Kondensator 704 gespeichert wird) im Wesentlichen auf den zweiten Spannungspegel LVL geladen, sodass das Signal pchg auf der Signalleitung 706 auf den H-Pegel geht, um den p-Transistor 702 auszuschalten.
  • Mit den Ausführungsformen, die in den 7 und 8 gezeigt sind, kann ungenutzte Ladung auf den Bitleitungen bl[n] und blb[n] „wiederverwendet“ werden, insofern als die ungenutzte Ladung in der Ladungsspeichervorrichtung (z. B. dem Kondensator 704) gespeichert wird und für die Signalleitung 338 während der Vorladeprozesse verwendet wird. Auf diese Weise wird weniger Wirkleistung verbraucht, wenn die nicht-gewählten Bitleitungen vorgeladen werden.
  • 9 ist eine schematische Darstellung einer beispielhaften vierten Vorladeschaltungsanordnung 900 gemäß einigen Ausführungsformen. Die vierte Vorladeschaltungsanordnung 900 ist, mit Ausnahme einer Spannungspegel-Detektorschaltung, die funktional mit der Signalleitung 338 verbunden ist, der in 3 gezeigten Vorladeschaltungsanordnung 300 ähnlich. Es kann jede geeignete Spannungspegel-Detektorschaltung verwendet werden. Bei der dargestellten Ausführungsform ist die Spannungspegel-Detektorschaltung ein n-Transistor 902, dessen Drain und Gate funktional mit der Signalleitung 338 verbunden sind und dessen Source funktional mit der Signalleitung 340 verbunden ist.
  • Der n-Transistor 902 dient dazu zu erkennen, wenn der Spannungspegel auf der Signalleitung 338 unter eine Schwellenspannung fällt. Bei der dargestellten Ausführungsform ist die Schwellenspannung ein Dioden-Abfall oder Vt-Abfall, der mit dem n-Transistor 902 assoziiert ist. Wenn der Spannungspegel unter die Schwellenspannung fällt, wird die Ladung oder die Spannung von der Signalleitung 340 auf die Signalleitung 338 übertragen, bis die Spannung gleich der oder größer als die Schwellenspannung ist. Die Übertragung endet, wenn die Spannung auf der Signalleitung 338 gleich der oder größer als die Schwellenspannung ist. Auf diese Weise wird der Betrag der Wirkleistung, die während des Vorladens verbraucht wird, reduziert, da Ladung auf dem HVL 340 für den LVL 338 bereitgestellt wird.
  • Bei einigen Ausführungsformen kann außer dem n-Transistor 902 auch eine LV-Verknüpfungsschaltung (siehe 702 in 7) funktional mit der Signalleitung 338 verbunden werden. Die LV-Verknüpfungsschaltung kann das Laden der Signalleitung 338 unterstützen. Wenn sich zum Beispiel die Funktion der Spannungspegel-Detektorschaltung mit der Zeit verschlechtert, kann statt, oder zusätzlich zu, der Spannungspegel-Detektorschaltung die LV-Verknüpfungsschaltung zum Einsatz kommen.
  • 10 zeigt ein beispielhaftes System 1000, das eine oder mehrere Speichervorrichtungen gemäß einigen Ausführungsformen aufweist. Das System 1000 weist eine elektronische Vorrichtung 1002 auf. In einer Grundkonfiguration kann die elektronische Vorrichtung 1002 mindestens eine Verarbeitungsvorrichtung 1004 und eine Systemspeichervorrichtung 1006 aufweisen. Die Systemspeichervorrichtung 1006 kann eine Anzahl von Datendateien und ausführbaren Befehlen von Programmmodulen umfassen, wie etwa ausführbare Befehle, die mit einem Betriebssystem (OS) 1008 assoziiert sind, ein oder mehrere Software-Programme (Apps) 1010, die zum Parsen eines empfangenen Eingangssignals, zum Ermitteln eines Gegenstands des empfangenen Eingangssignals, zum Ermitteln von Aktionen, die mit dem Eingangssignal assoziiert sind, und dergleichen geeignet sind, und Speicheroperationen 1012 zum Ausführen einiger oder aller hier beschriebenen Speicheroperationen. Wenn die ausführbaren Befehle von der einen oder den mehreren Speichervorrichtungen 1004 ausgeführt werden, können die ausführbaren Befehle Prozesse durchführen, die unter anderem die hier beschriebenen Aspekte umfassen, und/oder die ausführbaren Befehle können veranlassen, dass solche Prozesse durchgeführt werden.
  • Das OS 1008 kann zum Beispiel zum Steuern des Betriebs der elektronischen Vorrichtung 1002 geeignet sein. Außerdem können Ausführungsformen in Verbindung mit einer Grafikbibliothek, anderen Betriebssystemen oder einem anderen Anwendungsprogramm genutzt werden, und sie sind nicht auf eine bestimmte Anwendung oder ein bestimmtes System beschränkt.
  • Die elektronische Vorrichtung 1002 kann weitere Funktionen oder Funktionalitäten haben. Zum Beispiel kann die elektronische Vorrichtung 1002 weitere austauschbare und/oder nicht-austauschbare Datenspeichervorrichtungen 1014 umfassen, wie zum Beispiel Magnetplatten, optische Platten, Magnetbänder und/oder Speicherkarten oder -sticks. Die Systemspeichervorrichtung 1006 und/oder die Datenspeichervorrichtung 1014 können als eine Speichervorrichtung implementiert werden, die Signalleitungen vorlädt und eine Teilmenge der vorgeladenen Signalleitungen zum Ausführen einer Operation (z. B. zum Zugreifen auf eine oder mehrere Speicherzellen) auswählt. Die Systemspeichervorrichtung 1006 und/oder die Datenspeichervorrichtung 1014 können zum Beispiel eine SRAM-Vorrichtung sein.
  • Die elektronische Vorrichtung 1002 kann außerdem eine oder mehrere Eingabevorrichtungen 1016 und eine oder mehrere Ausgabevorrichtungen 1018 aufweisen. Beispielhafte Eingabevorrichtungen 1016 sind unter anderem eine Tastatur, ein Touchpad, eine Maus, ein Stift, eine Ton- oder Sprach-Eingabevorrichtung und/oder eine Berührungs-, Zwangs- und/oder Wisch-Eingabevorrichtung. Die Ausgabevorrichtungen 1018 können ein oder mehrere Displays, ein oder mehrere Lautsprecher, ein Drucker, Kopfhörer, eine haptische oder taktile Rückkopplungsvorrichtung und dergleichen sein. Die elektronische Vorrichtung 1002 kann eine oder mehrere Kommunikationsvorrichtungen 1020 aufweisen, die eine Kommunikation mit anderen elektronischen Vorrichtungen ermöglichen. Beispielhafte Kommunikationsvorrichtungen 1020 sind unter anderem ein Hochfrequenzsender und -empfänger und/oder eine Sendeempfänger-Schaltungsanordnung (z. B. WiFi), ein universeller serieller Bus (USB), parallele und/oder serielle Schnittstellen, Mobilfunkgeräte, Nahfeld-Kommunikationsgeräte und Wireless-Geräte für den Nahbereich.
  • Die elektronische Vorrichtung 1002 weist bei einigen Ausführungsformen weiterhin eine Stromquelle 1022 auf, die als eine externe Stromquelle, wie etwa ein Wechselstrom-Adapter, implementiert sein kann. Alternativ oder zusätzlich kann die Stromquelle 1022 eine oder mehrere Batterien oder ein mit Strom versorgtes Andockgestell aufweisen, das die Batterien ergänzt oder wiederauflädt.
  • Der Systemspeicher 1006 und die Speichervorrichtungen 1014 können unter anderem flüchtige Speicher (z. B. ein Direktzugriffsspeicher), nichtflüchtige Speicher (z. B. ein Festspeicher), ein Flash-Speicher oder eine Kombination davon sein. Der Systemspeicher 1006 und die Speichervorrichtungen 1014 können zum Beispiel jeweils ein RAM, ein ROM, ein elektrisch löschbarer programmierbarer Festwertspeicher (EEPROM), ein Flash-Speicher oder eine andere Speichertechnologie, eine CD-ROM, eine DVD oder ein anderer optischer Speicher, Magnetkassetten, ein Magnetband, ein Plattenspeicher oder andere magnetische Speichervorrichtungen oder ein anderer Herstellungsartikel sein, der zum Speichern von Informationen verwendet werden kann und für die elektronische Vorrichtung 1002 zugreifbar ist. In einigen Fällen kann jeder derartige Speicher oder Speichervorrichtung Bestandteil der elektronischen Vorrichtung 1002 sein oder mit dieser funktional verbunden sein.
  • Außerdem können Ausführungsformen in einer elektrischen Schaltung mit diskreten elektronischen Elementen; in gekapselten oder integrierten elektronischen Chips, die Logikgates enthalten; in einer Schaltung, die einen Mikroprozessor verwendet; oder auf einem einzigen Chip, der elektronische Elemente oder Mikroprozessoren enthält, genutzt werden. Zum Beispiel können Ausführungsformen der Erfindung über ein Ein-Chip-System (SoC) genutzt werden, bei dem jedes oder mehrere der in 10 gezeigten Komponenten auf einem einzelnen integrierten Schaltkreis integriert werden können. Eine solche SoC-Vorrichtung kann eine oder mehrere Verarbeitungsvorrichtungen, Grafikeinheiten, Kommunikationseinheiten, Systemvirtualisierungseinheiten und verschiedene Anwendungsfunktionalitäten umfassen, die alle auf dem Chipsubstrat als ein einzelner integrierter Schaltkreis integriert (oder „eingebrannt“) werden können.
  • Wenn der Betrieb über ein SoC erfolgt, kann die hier beschriebene Funktionalität für die Speicheroperationen über eine anwendungsspezifische Logik realisiert werden, die mit anderen Komponenten der elektronischen Vorrichtung 1002 auf dem einzelnen integrierten Schaltkreis (Chip) integriert ist. Ausführungsformen der Erfindung können auch unter Verwendung anderer Methoden genutzt werden, mit denen logische Operationen, wie etwa UND, ODER und NICHT, ausgeführt werden können, unter anderem mechanische, optische, fluidische und Quanten-Methoden. Darüber hinaus können Ausführungsformen in einem Universalcomputer oder in anderen Schaltungen oder Systemen genutzt werden.
  • Bei einigen Ausführungsformen greift die elektronische Vorrichtung 1002 optional (optionale Verbindung und optionaler Zugriff, die durch eine Strichlinie 1024 dargestellt sind) über eine drahtgebundene und/oder drahtlose Verbindung mit einem oder mehreren Netzwerken (die durch ein Netzwerk 1028 dargestellt sind) auf eine oder mehrere Server-Rechenvorrichtungen (die durch eine Server-Rechenvorrichtung 1026 dargestellt sind) zu. Die Server-Rechenvorrichtung 1026 kann mit verschiedenen Programmen oder Diensten interagieren, die auf einer oder mehreren Speichervorrichtungen (die durch eine Speichervorrichtung 1030 dargestellt sind) gespeichert sind und von der Server-Rechenvorrichtung 1026 abgearbeitet werden.
  • Bei einer oder mehreren Ausführungsformen stellt das Netzwerk 1028 jede Art von Netzwerk dar, zum Beispiel ein Intranet und/oder ein verteiltes Rechennetzwerk (z. B. das Internet). Die elektronische Vorrichtung 1002 kann ein Personal Computer oder ein Handheld-Computer oder ein Bürocomputer sein. Zum Beispiel kann die elektronische Vorrichtung 1002 ein Smartphone, ein Tablet, ein Wearable-Gerät, ein Bürocomputer, ein Laptop und/oder ein Server (einzeln oder in Kombination) sein. Diese Auflistung von elektronischen Vorrichtungen ist nur beispielhaft und darf nicht als beschränkend angesehen werden. Es kann jede elektronische Vorrichtung verwendet werden, die ein oder mehrere Modellprogamme oder -dienste bereitstellt und/oder mit diesen interagiert.
  • In den Figuren sind zwar bestimmte Komponenten, Werte und Signalpegel dargestellt, aber andere Ausführungsformen sind nicht auf diese Komponenten, Werte und Signalpegel beschränkt. Zum Beispiel sind in 3 die Verknüpfungsschaltungen in der ersten und der zweiten Verknüpfungsschaltungsanordnung als p-Transistoren dargestellt. Bei anderen Ausführungsformen können eine oder mehrere andere Arten von Verknüpfungsschaltungen verwendet werden. In einem anderen Beispiel zeigt 9 einen n-Transistor als eine Spannungspegel-Detektorschaltung. Bei anderen Ausführungsformen kann eine andere Art von Spannungspegel-Detektorschaltung verwendet werden.
  • Bei einem Aspekt weist eine elektronische Vorrichtung eine Speichervorrichtung und eine Verarbeitungsvorrichtung auf. Die Speichervorrichtung weist eine erste Speicherzelle, die funktional mit einer oder mehreren ersten Spalten-Signalleitungen verbunden ist; eine zweite Speicherzelle, die funktional mit einer oder mehreren zweiten Spalten-Signalleitungen verbunden ist; und eine Vorladeschaltungsanordnung auf, die funktional mit den ersten und den zweiten Spalten-Signalleitungen verbunden ist. Die Verarbeitungsvorrichtung ist funktional mit der Vorladeschaltungsanordnung verbunden. Die Speichervorrichtung ist funktional mit der Verarbeitungsvorrichtung verbunden und speichert Befehle, die beim Ausführen mit der Verarbeitungsvorrichtung die Vorladeschaltungsanordnung veranlassen, die eine oder die mehreren ersten Spalten-Signalleitungen auf einen ersten Spannungspegel vorzuladen, wenn auf die erste Speicherzelle zugegriffen werden soll, und die eine oder die mehreren zweiten Spalten-Signalleitungen auf einen niedrigeren zweiten Spannungspegel vorzuladen, wenn auf die erste Speicherzelle zugegriffen werden soll.
  • Bei einem weiteren Aspekt weist ein Verfahren zum Vorladen von Spalten-Signalleitungen, die funktional mit Speicherzellen in einer Speichermatrix verbunden sind, Folgendes auf: Ermitteln einer oder mehrerer gewählter Spalten-Signalleitungen, die funktional mit einer Speicherzelle verbunden sind, auf die zugegriffen werden soll, auf Grund einer empfangenen Spalten-Adresse, die mit der Speicherzelle assoziiert ist. Die eine oder die mehreren gewählten Spalten-Signalleitungen werden auf einen ersten Spannungspegel vorgeladen, und eine oder mehrere nicht-gewählte Spalten-Signalleitungen werden auf einen zweiten Spannungspegel vorgeladen, der niedriger als der erste Spannungspegel ist.
  • Bei einem noch weiteren Aspekt weist eine Speichervorrichtung eine erste Speicherzelle, die funktional mit einer oder mehreren ersten Spalten-Signalleitungen verbunden ist; und eine zweite Speicherzelle auf, die funktional mit einer oder mehreren zweiten Spalten-Signalleitungen verbunden ist. Eine erste Vorladeschaltung ist funktional mit der einen oder den mehreren ersten Spalten-Signalleitungen verbunden, und eine zweite Vorladeschaltung ist funktional mit der einen oder den mehreren zweiten Spalten-Signalleitungen verbunden. Eine erste Verknüpfungsschaltung ist funktional zwischen die erste Vorladeschaltung und eine erste Signalleitung geschaltet, die einen ersten Spannungspegel bereitstellt, und eine zweite Verknüpfungsschaltung ist funktional zwischen die zweite Vorladeschaltung und die erste Signalleitung geschaltet, die den ersten Spannungspegel bereitstellt. Eine dritte Verknüpfungsschaltung ist funktional zwischen die erste Vorladeschaltung und eine zweite Signalleitung geschaltet, die einen zweiten Spannungspegel bereitstellt, und eine vierte Verknüpfungsschaltung ist funktional zwischen die zweite Vorladeschaltung und die zweite Signalleitung geschaltet, die den zweiten Spannungspegel bereitstellt.
  • Vorstehend sind Merkmale verschiedener Ausführungsformen beschrieben worden, sodass Fachleute die Aspekte der vorliegenden Erfindung besser verstehen können. Fachleuten dürfte klar sein, dass sie die vorliegende Erfindung ohne Weiteres als eine Grundlage zum Gestalten oder Modifizieren anderer Verfahren und Strukturen zum Erreichen der gleichen Ziele und/oder zum Erzielen der gleichen Vorzüge wie bei den hier vorgestellten Ausführungsformen verwenden können. Fachleute dürften ebenfalls erkennen, dass solche äquivalenten Auslegungen nicht von dem Grundgedanken und Schutzumfang der vorliegenden Erfindung abweichen und dass sie hier verschiedene Änderungen, Ersetzungen und Abwandlungen vornehmen können, ohne von dem Grundgedanken und Schutzumfang der vorliegenden Erfindung abzuweichen.
  • ZITATE ENTHALTEN IN DER BESCHREIBUNG
  • Diese Liste der vom Anmelder aufgeführten Dokumente wurde automatisiert erzeugt und ist ausschließlich zur besseren Information des Lesers aufgenommen. Die Liste ist nicht Bestandteil der deutschen Patent- bzw. Gebrauchsmusteranmeldung. Das DPMA übernimmt keinerlei Haftung für etwaige Fehler oder Auslassungen.
  • Zitierte Patentliteratur
    • US 62/753770 [0001]

Claims (20)

  1. Elektronische Vorrichtung mit einer Speichervorrichtung, wobei die Speichervorrichtung Folgendes aufweist: eine erste Speicherzelle, die funktional mit einer oder mehreren ersten Spalten-Signalleitungen verbunden ist; eine zweite Speicherzelle, die funktional mit einer oder mehreren zweiten Spalten-Signalleitungen verbunden ist; und eine Vorladeschaltungsanordnung, die funktional mit der einen oder den mehreren ersten und der einen oder den mehreren zweiten Spalten-Signalleitungen verbunden ist, wobei die Vorladeschaltungsanordnung so betreibbar ist, dass sie die eine oder die mehreren ersten Spalten-Signalleitungen auf einen ersten Spannungspegel vorlädt, wenn auf die erste Speicherzelle zugegriffen werden soll, und die eine oder die mehreren zweiten Spalten-Signalleitungen auf einen zweiten Spannungspegel vorlädt, wenn auf die erste Speicherzelle zugegriffen werden soll, wobei der zweite Spannungspegel niedriger als der erste Spannungspegel ist.
  2. Elektronische Vorrichtung nach Anspruch 1, wobei die eine oder die mehreren ersten Spalten-Signalleitungen und die eine oder die mehreren zweiten Spalten-Signalleitungen jeweils eine Bitleitung und eine Bitleitungsschiene umfassen.
  3. Elektronische Vorrichtung nach Anspruch 1 oder 2, wobei die Vorladeschaltungsanordnung Folgendes aufweist: Vorladeschaltungen; eine erste Verknüpfungsschaltungsanordnung, die funktional mit den Vorladeschaltungen verbunden ist; und eine zweite Verknüpfungsschaltungsanordnung, die funktional mit den Vorladeschaltungen verbunden ist.
  4. Elektronische Vorrichtung nach Anspruch 3, wobei die Vorladeschaltungen Folgendes umfassen: eine erste Vorladeschaltung, die funktional mit der einen oder den mehreren ersten Spalten-Signalleitungen verbunden ist; und eine zweite Vorladeschaltung, die funktional mit der einen oder den mehreren zweiten Spalten-Signalleitungen verbunden ist, die erste Verknüpfungsschaltungsanordnung Folgendes umfasst: eine erste Verknüpfungsschaltung, die funktional zwischen die erste Vorladeschaltung und eine erste Signalleitung, die den ersten Spannungspegel bereitstellt, geschaltet ist; und eine zweite Verknüpfungsschaltung, die funktional zwischen die zweite Vorladeschaltung und die erste Signalleitung, die den ersten Spannungspegel bereitstellt, geschaltet ist, und die zweite Verknüpfungsschaltungsanordnung Folgendes umfasst: eine dritte Verknüpfungsschaltung, die funktional zwischen die erste Vorladeschaltung und eine zweite Signalleitung, die den zweiten Spannungspegel bereitstellt, geschaltet ist; und eine vierte Verknüpfungsschaltung, die funktional zwischen die zweite Vorladeschaltung und die zweite Signalleitung, die den zweiten Spannungspegel bereitstellt, geschaltet ist.
  5. Elektronische Vorrichtung nach Anspruch 4, wobei die erste Verknüpfungsschaltung, die zweite Verknüpfungsschaltung, die dritte Verknüpfungsschaltung und die vierte Verknüpfungsschaltung jeweils einen p-Transistor aufweisen.
  6. Elektronische Vorrichtung nach Anspruch 4, wobei die erste Verknüpfungsschaltung und die zweite Verknüpfungsschaltung jeweils einen p-Transistor aufweisen, und die dritte Verknüpfungsschaltung und die vierte Verknüpfungsschaltung jeweils einen n-Transistor aufweisen.
  7. Elektronische Vorrichtung nach einem der Ansprüche 4 bis 6, die weiterhin einen Spannungspegeldetektor aufweist, der funktional zwischen die erste Signalleitung und die zweite Signalleitung geschaltet ist.
  8. Elektronische Vorrichtung nach einem der Ansprüche 4 bis 6, die weiterhin Folgendes aufweist: einen Spannungspegeldetektor, der funktional mit der zweiten Signalleitung verbunden ist; und eine Verknüpfungsschaltung, die funktional mit der zweiten Signalleitung verbunden ist.
  9. Elektronische Vorrichtung nach einem der vorhergehenden Ansprüche, die weiterhin eine Zeitsteuerschaltungsanordnung aufweist, die funktional mit der Verarbeitungsvorrichtung verbunden ist.
  10. Verfahren zum Vorladen von Spalten-Signalleitungen, die funktional mit Speicherzellen in einer Speichermatrix verbunden sind, mit den folgenden Schritten: auf Grund einer empfangenen Spalten-Adresse, die mit einer Speicherzelle assoziiert ist, auf die zugegriffen werden soll, Ermitteln einer oder mehrerer gewählter Spalten-Signalleitungen, die funktional mit der Speicherzelle verbunden sind; Vorladen der einen oder der mehreren gewählten Spalten-Signalleitungen auf einen ersten Spannungspegel; und Vorladen einer oder mehrerer nicht-gewählter Spalten-Signalleitungen auf einen zweiten Spannungspegel, der niedriger als der erste Spannungspegel ist.
  11. Verfahren nach Anspruch 10, das weiterhin Folgendes umfasst: vor dem Vorladen der einen oder der mehreren nicht-gewählten Spalten-Signalleitungen Ermitteln, ob ein Spannungspegel der zweiten Spannung niedriger als eine Schwellenspannung ist; und wenn der Spannungspegel niedriger als die Schwellenspannung ist, Erhöhen des Spannungspegels auf einen Spannungspegel, der höher als die Schwellenspannung ist.
  12. Verfahren nach Anspruch 10 oder 11, wobei das Vorladen der einen oder der mehreren nicht-gewählten Spalten-Signalleitungen auf die zweite Spannung Folgendes umfasst: Vorladen der einen oder der mehreren nicht-gewählten Spalten-Signalleitungen für eine erste Dauer, um die eine oder die mehreren nicht-gewählten Spalten-Signalleitungen auf die zweite Spannung vorzuladen, wobei die erste Dauer kürzer als eine zweite Dauer zum Vorladen der einen oder der mehreren gewählten Spalten-Signalleitungen ist.
  13. Verfahren nach einem der Ansprüche 10 bis 12, wobei der zweite Spannungspegel unter Verwendung des ersten Spannungspegels bereitgestellt wird.
  14. Verfahren nach einem der Ansprüche 10 bis 13, wobei das Vorladen der einen oder der mehreren gewählten Spalten-Signalleitungen auf den ersten Spannungspegel ein funktionales Verbinden der einen oder der mehreren gewählten Spalten-Signalleitungen mit einer ersten Signalleitung, die den ersten Spannungspegel hat, unter Verwendung einer oder mehrerer erster Verknüpfungsschaltungen umfasst, und das Vorladen der einen oder der mehreren nicht-gewählten Spalten-Signalleitungen auf den ersten Spannungspegel ein funktionales Verbinden der einen oder der mehreren nicht-gewählten Spalten-Signalleitungen mit einer zweiten Signalleitung, die den zweiten Spannungspegel hat, unter Verwendung einer oder mehrerer zweiter Verknüpfungsschaltungen umfasst.
  15. Speichervorrichtung mit: einer ersten Speicherzelle, die funktional mit einer oder mehreren ersten Spalten-Signalleitungen verbunden ist; einer zweiten Speicherzelle, die funktional mit einer oder mehreren zweiten Spalten-Signalleitungen verbunden ist; einer ersten Vorladeschaltung, die funktional mit der einen oder den mehreren ersten Spalten-Signalleitungen verbunden ist; einer zweiten Vorladeschaltung, die funktional mit der einen oder den mehreren zweiten Spalten-Signalleitungen verbunden ist; einer ersten Verknüpfungsschaltung, die funktional zwischen die erste Vorladeschaltung und eine erste Signalleitung, die einen ersten Spannungspegel bereitstellt, geschaltet ist; einer zweiten Verknüpfungsschaltung, die funktional zwischen die zweite Vorladeschaltung und die erste Signalleitung, die den ersten Spannungspegel bereitstellt, geschaltet ist; einer dritten Verknüpfungsschaltung, die funktional zwischen die erste Vorladeschaltung und eine zweite Signalleitung, die einen zweiten Spannungspegel bereitstellt, geschaltet ist; und einer vierten Verknüpfungsschaltung, die funktional zwischen die zweite Vorladeschaltung und die zweite Signalleitung, die den zweiten Spannungspegel bereitstellt, geschaltet ist.
  16. Speichervorrichtung nach Anspruch 15, wobei die erste Verknüpfungsschaltung, die zweite Verknüpfungsschaltung, die dritte Verknüpfungsschaltung und die vierte Verknüpfungsschaltung jeweils einen p-Transistor aufweisen.
  17. Speichervorrichtung nach Anspruch 15, wobei die erste Verknüpfungsschaltung und die zweite Verknüpfungsschaltung jeweils einen p-Transistor aufweisen, und die dritte Verknüpfungsschaltung und die vierte Verknüpfungsschaltung jeweils einen n-Transistor aufweisen.
  18. Speichervorrichtung nach einem der Ansprüche 15 bis 17, die weiterhin einen Spannungspegeldetektor aufweist, der funktional zwischen die erste Signalleitung und die zweite Signalleitung geschaltet ist.
  19. Speichervorrichtung nach einem der Ansprüche 15 bis 17, die weiterhin Folgendes aufweist: einen Spannungspegeldetektor, der funktional mit der zweiten Signalleitung verbunden ist; und eine Verknüpfungsschaltung, die funktional mit der zweiten Signalleitung verbunden ist.
  20. Speichervorrichtung nach einem der Ansprüche 15 bis 19, wobei die Speichervorrichtung eine statische Direktzugriffsspeichervorrichtung umfasst.
DE102019120360.0A 2018-10-31 2019-07-29 Speichervorrichtung mit selektiver vorladung Pending DE102019120360A1 (de)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
US201862753770P 2018-10-31 2018-10-31
US62/753,770 2018-10-31
US16/523,592 2019-07-26
US16/523,592 US10861513B2 (en) 2018-10-31 2019-07-26 Memory device with selective precharging

Publications (1)

Publication Number Publication Date
DE102019120360A1 true DE102019120360A1 (de) 2020-04-30

Family

ID=70325461

Family Applications (1)

Application Number Title Priority Date Filing Date
DE102019120360.0A Pending DE102019120360A1 (de) 2018-10-31 2019-07-29 Speichervorrichtung mit selektiver vorladung

Country Status (5)

Country Link
US (4) US10861513B2 (de)
KR (1) KR102272122B1 (de)
CN (1) CN111128273B (de)
DE (1) DE102019120360A1 (de)
TW (1) TWI717881B (de)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102620562B1 (ko) * 2016-08-04 2024-01-03 삼성전자주식회사 비휘발성 메모리 장치
US11017838B2 (en) 2016-08-04 2021-05-25 Samsung Electronics Co., Ltd. Nonvolatile memory devices
US10861513B2 (en) * 2018-10-31 2020-12-08 Taiwan Semiconductor Manufacturing Company, Ltd. Memory device with selective precharging
US11100964B1 (en) * 2020-02-10 2021-08-24 Taiwan Semiconductor Manufacturing Company Limited Multi-stage bit line pre-charge
US11450364B2 (en) * 2020-08-27 2022-09-20 Taiwan Semiconductor Manufacturing Company Ltd. Computing-in-memory architecture

Family Cites Families (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20070002693A (ko) 2005-06-30 2007-01-05 주식회사 하이닉스반도체 비트라인 프리차지전압 조절장치 및 이를 구비하는 반도체메모리 장치
JP5034379B2 (ja) 2006-08-30 2012-09-26 富士通セミコンダクター株式会社 半導体メモリおよびシステム
JP2009064512A (ja) * 2007-09-06 2009-03-26 Panasonic Corp 半導体記憶装置
JP5287197B2 (ja) 2008-12-09 2013-09-11 ソニー株式会社 半導体装置
FR2974667B1 (fr) 2011-04-26 2020-10-02 S O I Tec Silicon On Insulator Tech Amplificateur de detection differentiel sans transistor de commutation
CN102446545B (zh) * 2011-12-31 2014-04-16 上海交通大学 适用于低功耗芯片的静态随机访问存储器的设计方法
US8780635B2 (en) * 2012-11-09 2014-07-15 Sandisk Technologies Inc. Use of bloom filter and improved program algorithm for increased data protection in CAM NAND memory
KR20160012392A (ko) 2014-07-24 2016-02-03 삼성전자주식회사 메모리 장치의 동작 방법 및 이를 포함하는 메모리 장치의 리프레시 방법
US20160064070A1 (en) * 2014-09-02 2016-03-03 Texas Instruments Incorporated Low power sram
JP2016126811A (ja) * 2015-01-07 2016-07-11 株式会社東芝 半導体記憶装置とその駆動方法
JP2016164817A (ja) * 2015-03-06 2016-09-08 株式会社東芝 半導体記憶装置
CN105373259B (zh) * 2015-12-11 2018-11-27 上海中航光电子有限公司 一种阵列基板、显示面板及显示装置
KR102673490B1 (ko) * 2016-11-28 2024-06-11 삼성전자주식회사 부분 읽기 동작을 수행하는 불휘발성 메모리 장치 및 그것의 읽기 방법
US9922699B1 (en) * 2016-11-30 2018-03-20 Apple Inc. Adaptive diode sizing techniques for reducing memory power leakage
KR20180094383A (ko) * 2017-02-15 2018-08-23 에스케이하이닉스 주식회사 반도체 장치
US10734065B2 (en) * 2017-08-23 2020-08-04 Arm Limited Providing a discharge boundary using bitline discharge control circuitry for an integrated circuit
JP2019185834A (ja) * 2018-04-05 2019-10-24 東芝メモリ株式会社 半導体装置
US10643718B2 (en) * 2018-06-07 2020-05-05 Sandisk Technologies Llc Non-volatile memory with countermeasure for program disturb including purge during precharge
US10720193B2 (en) * 2018-09-28 2020-07-21 Apple Inc. Technique to lower switching power of bit-lines by adiabatic charging of SRAM memories
US11522012B2 (en) * 2018-09-28 2022-12-06 Intel Corporation Deep in memory architecture using resistive switches
US10861513B2 (en) 2018-10-31 2020-12-08 Taiwan Semiconductor Manufacturing Company, Ltd. Memory device with selective precharging

Also Published As

Publication number Publication date
US20210090622A1 (en) 2021-03-25
CN111128273B (zh) 2022-03-25
TW202027073A (zh) 2020-07-16
KR102272122B1 (ko) 2021-07-06
CN111128273A (zh) 2020-05-08
US20240087623A1 (en) 2024-03-14
US11756595B2 (en) 2023-09-12
US10861513B2 (en) 2020-12-08
US20200135245A1 (en) 2020-04-30
TWI717881B (zh) 2021-02-01
KR20200050354A (ko) 2020-05-11
US11257528B2 (en) 2022-02-22
US20220180908A1 (en) 2022-06-09

Similar Documents

Publication Publication Date Title
DE102019120360A1 (de) Speichervorrichtung mit selektiver vorladung
DE102012221806B4 (de) Speicher-Array mit doppelter Stromversorgung, das eine Steuerschaltung besitzt, die für Bitzeilen-Vorlaufladevorgänge dynamisch eine niedrigere von zwei Versorgungsspannungen auswählt, sowie ein zugehöriges Verfahren
DE102012104648B4 (de) Techniken zur Verifikation einer Verlässlichkeit eines Speichers
DE102017122588B4 (de) Fehlererkennungsschaltung für einen Adressdecoder für eine Datenspeichervorrichtung
DE112015003033T5 (de) Referenzarchitektur in einem kreuzungspunktarbeitsspeicher
DE102007022570A1 (de) Halbleiterspeichervorrichtung, Verfahren zum Betreiben einer Halbleiterspeichervorrichtung und elektronisches Gerät
DE112019001212T5 (de) Erfassungsschema eines ferroelektrischen Direktzugriffsspeichers
DE112018004191B4 (de) Digital unterstützte flash-auffrischung
DE102011075023A1 (de) Indexierter Registerzugriff für einen Speicherbaustein
EP1204120B1 (de) Magnetoresistiver Speicher und Verfahren zu seinem Auslesen
DE112021001279T5 (de) Geräte und Verfahren für adressenbasierte Speicherleistung
DE102014117963A1 (de) Wortleitungsaktivierung
DE102018127085A1 (de) Balancierte koppelungsstruktur für eine anwendung einer physisch nicht klonbaren funktion (puf)
DE102019115908A1 (de) Standard-flip-flop-zelle
EP0868725B1 (de) Verfahren zum betrieb einer sram mos-transistor speicherzelle
DE4212841C2 (de) Halbleiterspeichervorrichtung zum Durchführen einer Refresh-Operation beim Lesen oder Schreiben
DE102018113306B4 (de) Speichervorrichtung und Betriebsverfahren der Speichervorrichtung
DE112018001135T5 (de) Halbleiterspeichervorrichtung und informationsverarbeitungsvorrichtung
DE102019200314A1 (de) Schreibunterstützung
DE10034699B4 (de) Leseverstärker in einem nichtflüchtigen ferroelektrischen Speicher
DE102019113512A1 (de) Niederspannungsspeichervorrichtung
DE102013012234B4 (de) Speichervorrichtung und Verfahren zum Versetzen einer Speicherzelle in einen Zustand mit einer reduzierten Leckstromaufnahme
DE102008048629B4 (de) Leseverstärkerschaltung für eine Speichervorrichtung mit einer offenen Bitleitungsarchitektur
DE102020122948A1 (de) Einmalprogrammierbarer speicher mit einem niedrigleistungslesevorgang und einem neuartigen messschema
DE3815549A1 (de) Dynamischer direktzugriffsspeicher

Legal Events

Date Code Title Description
R012 Request for examination validly filed
R016 Response to examination communication