CN111128273A - 电子器件、存储器器件和预充电列信号线的方法 - Google Patents

电子器件、存储器器件和预充电列信号线的方法 Download PDF

Info

Publication number
CN111128273A
CN111128273A CN201911035719.8A CN201911035719A CN111128273A CN 111128273 A CN111128273 A CN 111128273A CN 201911035719 A CN201911035719 A CN 201911035719A CN 111128273 A CN111128273 A CN 111128273A
Authority
CN
China
Prior art keywords
voltage level
operatively connected
signal lines
signal line
loop
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201911035719.8A
Other languages
English (en)
Other versions
CN111128273B (zh
Inventor
埃德·麦克库姆
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Taiwan Semiconductor Manufacturing Co TSMC Ltd
Original Assignee
Taiwan Semiconductor Manufacturing Co TSMC Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Taiwan Semiconductor Manufacturing Co TSMC Ltd filed Critical Taiwan Semiconductor Manufacturing Co TSMC Ltd
Publication of CN111128273A publication Critical patent/CN111128273A/zh
Application granted granted Critical
Publication of CN111128273B publication Critical patent/CN111128273B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/12—Bit line control circuits, e.g. drivers, boosters, pull-up circuits, pull-down circuits, precharging circuits, equalising circuits, for bit lines
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/41—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming static cells with positive feedback, i.e. cells not needing refreshing or charge regeneration, e.g. bistable multivibrator or Schmitt trigger
    • G11C11/413—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing, timing or power reduction
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/41—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming static cells with positive feedback, i.e. cells not needing refreshing or charge regeneration, e.g. bistable multivibrator or Schmitt trigger
    • G11C11/413—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing, timing or power reduction
    • G11C11/417—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing, timing or power reduction for memory cells of the field-effect type
    • G11C11/418—Address circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/41—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming static cells with positive feedback, i.e. cells not needing refreshing or charge regeneration, e.g. bistable multivibrator or Schmitt trigger
    • G11C11/413—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing, timing or power reduction
    • G11C11/417—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing, timing or power reduction for memory cells of the field-effect type
    • G11C11/419—Read-write [R-W] circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C5/00—Details of stores covered by group G11C11/00
    • G11C5/14—Power supply arrangements, e.g. power down, chip selection or deselection, layout of wirings or power grids, or multiple supply levels
    • G11C5/147—Voltage reference generators, voltage or current regulators; Internally lowered supply levels; Compensation for voltage drops
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/18—Bit line organisation; Bit line lay-out
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C8/00—Arrangements for selecting an address in a digital store
    • G11C8/08—Word line control circuits, e.g. drivers, boosters, pull-up circuits, pull-down circuits, precharging circuits, for word lines

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Read Only Memory (AREA)
  • Dram (AREA)

Abstract

存储器器件包括可操作地连接到列信号线和字信号线的存储器单元。与要访问(例如，读取)的一个或多个存储器单元相关联的列信号线被预充电到第一电压电平。与要访问的一个或多个存储器单元不相关联的列信号线被预充电到第二电压电平，其中第二电压电平小于第一电压电平。本发明的实施例还涉及电子器件和预充电列信号线的方法。

Description

电子器件、存储器器件和预充电列信号线的方法
技术领域
本发明的实施例涉及电子器件、存储器器件和预充电列信号线的方法。
背景技术
出于各种目的，在电子器件中使用不同类型的存储器电路。只读存储器(ROM)和随机存取存储器(RAM)是两种这样类型的存储器电路。ROM电路允许从ROM电路读取数据，但不写入ROM电路，并在电源关闭时保持其存储的数据。这样，ROM电路通常用于存储在电子器件导通时执行的程序。
RAM电路允许将数据写入RAM电路中的所选存储器单元并从中读取数据。一种RAM电路是静态随机存取存储器(SRAM)电路。典型的SRAM电路包括以列和行布置的可寻址存储器单元的阵列。当要读取存储器单元时，通过激活连接到存储器单元的行字线和列信号线(b1和blb线)来选择存储器单元。然而，列信号线可以相对较长并且具有大的寄生电容。在一些情况下，寄生电容可能在错误的读取操作中产生，其中从存储器单元读出不正确的值(例如，1或0)。
为了在读取操作期间减小寄生电容的影响，可以在字线被断言之前将列信号线(bl和blb)预充电到参考电压(例如，VDD)。在列信号线被预充电并且字线被激活之后，产生bl和blb线之间的电压差。该电压差用于确定1还是0存储在存储器单元中。
在一些器件中，用于对列信号线进行预充电的电源是可再充电电源，诸如电池。当所有列信号线一次预充电时，不必要地使用来自电池(用于预充电列信号线)的一些电荷，因为当访问存储器单元时仅选择预充电列信号线的子集。用于预充电未选择的列信号线的电荷被浪费。
发明内容
本发明的实施例提供了一种电子器件，包括：存储器器件，包括：第一存储器单元，可操作地连接到一条或多条第一列信号线；第二存储器单元，可操作地连接到一条或多条第二列信号线；和预充电电路，可操作地连接到所述一条或多条第一列信号线和所述一条或多条第二列信号线，其中，所述预充电电路可操作为：当要访问所述第一存储器单元时，将所述一条或多条第一列信号线预充电到第一电压电平；并且当要访问所述第一存储器单元时，将所述一条或多条第二列信号线预充电到第二电压电平，其中，所述第二电压电平小于所述第一电压电平。
本发明的另一实施例提供了一种预充电列信号线的方法，所述列信号线可操作地连接到存储器阵列中的存储器单元，所述方法包括：基于所接收的与要访问的存储器单元相关联的列地址，确定可操作地连接到所述存储器单元的一条或多条所选择的列信号线；将所述一条或多条所选择的列信号线预充电到第一电压电平；以及将一条或多条未选择的列信号线预充电到小于所述第一电压电平的第二电压电平。
本发明的又一实施例提供了一种存储器器件，包括：第一存储器单元，可操作地连接到一条或多条第一列信号线；第二存储器单元，可操作地连接到一条或多条第二列信号线；第一预充电回路，可操作地连接到所述一条或多条第一列信号线；第二预充电回路，可操作地连接到所述一条或多条第二列信号线；第一开关回路，可操作地连接在所述第一预充电回路和提供第一电压电平的第一信号线之间；第二开关回路，可操作地连接在所述第二预充电回路和提供所述第一电压电平的所述第一信号线之间；第三开关回路，可操作地连接在所述第一预充电电路和提供第二电压电平的第二信号线之间；以及第四开关回路，可操作地连接在所述第二预充电回路和提供所述第二电压电平的所述第二信号线之间。
附图说明
当结合附图进行阅读时，从以下详细描述可最佳理解本发明的各个方面。应该强调，根据工业中的标准实践，各个部件未按比例绘制并且仅用于说明的目的。实际上，为了清楚的讨论，各个部件的尺寸可以任意地增大或减小。
图1示出根据一些实施例的存储器器件的部分的框图；
图2是根据一些实施例的从存储器单元读取数据的第一方法的流程图；
图3描绘了根据一些实施例的示例第一预充电电路的示意图；
图4示出了图3中所示的第一预充电电路的示例时序图；
图5描绘了根据一些实施例的示例性第二预充电电路的示意图；
图6是根据一些实施例的从存储器单元读取数据的第二方法的流程图；
图7描绘了根据一些实施例的示例性第三预充电电路的示意图；
图8示出了图7中所示的第三预充电电路的示例时序图；
图9示出了根据一些实施例的示例性第四预充电电路的示意图；和
图10描绘了根据一些实施例的可以包括根据一些实施例的一个或多个存储器器件的示例系统。
具体实施方式
以下公开内容提供了许多用于实现本发明的不同特征不同的实施例或实例。下面描述了组件和布置的具体实施例或实例以简化本发明。当然这些仅是实例而不旨在限制。例如，在以下描述中，在第二部件上方或者上形成第一部件可以包括第一部件和第二部件直接接触形成的实施例，并且也可以包括在第一部件和第二部件之间可以形成额外的部件，从而使得第一部件和第二部件可以不直接接触的实施例。如本文使用的，在第二部件上形成第一部件是指形成与第二部件直接接触的第一部件。此外，本发明可以在各个示例中重复参考数字和/或字母。该重复是为了简单和清楚的目的，并且其本身不指示所讨论的各个实施例和/或配置之间的关系。
此外，为了便于描述，本文中可以使用诸如“在…下方”、“在…下面”、“下部”、“在…上面”、“上部”等的空间关系术语，以描述如图中所示的一个元件或部件与另一元件或部件的关系。除了图中所示的方位外，空间关系术语旨在包括器件在使用或操作工艺中的不同方位。装置可以以其它方式定位(旋转90度或在其它方位)，并且在本文中使用的空间关系描述符可以同样地作相应地解释。
本文公开的实施例提供各种技术，用于选择性地将可操作地连接到存储器单元的列信号线预充电到第一电压电平或不同的第二电压电平。第二电压电平小于第一电压电平并且大于零(例如，接地)。与要访问(例如，待读取)的一个或多个存储器单元相关联的列信号线被预充电到第一电压电平。在一个实施例中，第一电压电平是VDD。与要访问的一个或多个存储器单元不相关联的列信号线被预充电到第二电压电平。在一些实施例中，第二电压电平是小于第一电压电平并且保持存储器单元的稳定性的电压。
当仅将所选择的列信号线预充电到第一电压电平并且未选择的列信号线被预充电到低于第一电压电平的电压电平时，存储器器件可以消耗更少的功率或电荷。例如，存储器器件可以消耗存储在电池上的较少电荷，这进而可以延长电池再充电之间的时间量。
图1示出了根据一些实施例的存储器器件的部分的框图。在所示实施例中，存储器器件是静态随机存取存储器(SRAM)器件100。其他实施例不限于SRAM器件。存储器器件可以是对信号线进行预充电并且仅选择预充电信号线的子集以执行操作(例如，访问一个或多个存储器单元)的任何存储器。另外，结合访问存储器阵列中的一个存储器单元来描述图1。在其他实施例中，可以一次访问多个存储器单元。
SRAM器件100包括以行和列布置的存储器单元102，以形成存储器阵列104。存储器阵列104可以包括任何合适数量的行和列。例如，存储器阵列可以具有R个行，其中R是大于或等于1的整数，以及L个列，其中L是大于或等于2的数。
在所示实施例中，行112A、112B、...、112R中的每个存储器单元102可操作地连接到行字线106A、106B、...、106R(统称为字线106)。列128A、128B、...、128L中的每个存储器单元102可操作地连接到列位线(b1)108A、108B、......108L以及列位线条(blb)110A、110B、...、110L(统称为称为bl线108和blb线110)。如稍后将更详细描述的，当要访问(例如，读取)特定存储器单元102时，可操作地连接到该存储器单元的bl和blb线108、110(“所选存储器单元”)被预充电到第一电压(例如，VDD)，并且可操作地连接到其他存储器单元的bl和blb线108、110(“未选择的存储器单元”)被预充电到低于第一电压的第二电压。一旦所有bl和blb线108、110被预充电，就激活可操作地连接到所选存储器单元的字线106，并且访问存储器单元(例如，读取存储在存储器单元中的值)。
存储器单元102的每一行112A、112B、...、112R经由字线106A、106B、...、106R可操作地连接到行地址电路114。行地址电路114在信号线116上接收行地址并激活对应于行地址的字线。尽管图1中仅示出了一个行地址电路，其他实施例可以包括多个行地址电路，每个行地址电路可操作地连接到字线的子集。因此，行地址电路114表示一个或多个行地址电路。
列信号线(bl和blb线108、110)被分组为列信号线的子集，并且列信号线的子集可操作地连接到列选择电路118A、...118S(统称为列选择电路118)，其中S是大于1的数。列选择电路118的一个示例是多路复用器。每个列选择电路118可操作地连接到列地址电路120。列地址电路120在信号线122上接收列地址并在用于相应的列选择电路118的信号线124A、...、124N(统称为信号线124)上生成选择信号。尽管图1中仅示出了一个列地址电路120，其他实施例可以包括多个列地址电路。
存储器阵列104中的列信号线(bl和blb线108、110)可操作地连接到预充电电路126。预充电电路126包括一个或多个预充电回路，如下所述。在一个实施例中，存储器阵列104中的每个列128A、128B、...、128L可操作地连接到预充电回路。预充电电路126将bl和blb线108、110充电到特定电压电平。例如，对于读取操作，预充电电路126将所选择的列信号线(选择的bl和blb线108、110)充电到第一电压电平，并将未选择的bl和blb线108、110充电到较低的第二电压电平。用于对列信号线进行预充电的示例技术将结合图2至图9更详细地描述。
一个或多个处理器件(由处理器件130表示)可操作地连接到行地址电路114、列地址电路120和预充电电路126。处理器件130可以是任何合适类型的处理器件。在非限制性示例中，处理器件130可以是中央处理单元、微处理器、现场可编程门阵列、专用集成电路、图形处理单元或它们的组合。
处理器件130可以配置为控制行地址电路114、列地址电路120和预充电电路126的一些或全部操作。在一些情况下，处理器件130使预充电电路126将所选择的列信号线(bl和blb线108、110)预充电到第一电压电平，并且将未选择的列信号线预充电到不同的第二电压电平。在一些实施例中，处理器件130可操作地连接到存储器器件中的其他组件或可操作地连接到存储器器件，诸如例如读取和写入电路(未示出)和/或时钟电路(未示出)。
处理器件130可以可操作地连接到一个或多个存储设备(由存储设备132表示)。存储设备132可以存储用于存储器器件的一些或所有操作的程序、路由和/或数据。例如，存储设备132可以存储由行地址电路114、列地址电路120和预充电电路126使用的控制信号或与控制信号相关联的数据。存储设备132可以包括但是不限于易失性存储(例如，随机存取存储器)、非易失性存储(例如，只读存储器)、闪存或这些存储器的任何组合。
在一些实施例中，可选的定时电路134可以可操作地连接到处理器件130。定时电路134可以用于限制预充电回路对未选择的列信号线(bl和blb线)预充电的时间量。以这种方式，未选择的列信号线可以预充电到小于第一电压电平(例如，VDD)的第二电压电平。在一些实施例中，可选的定时电路134的操作可以由处理器件130执行。
例如，当预充电开始时，定时电路134可用于确定未选择的列信号线的预充电时间段的结束。处理器件130可以从定时电路134接收指示预充电时间段结束的信号，并且响应地使控制信号提供给预充电电路126，预充电电路126使未选择的列信号线的预充电结束。在一些情况下，未选择的列信号线的预充电时间段可以是所选择的列信号线的预充电时间的一部分(例如，所选择的列信号线的预充电时间的一半或四分之三)。
图2是根据一些实施例的从存储器单元读取数据的第一方法的流程图。图。结合在单个存储器单元中读取数据来描述图2。在其他实施例中，该过程可用于读取存储在多个存储器单元中的数据。
最初，如框200所示，接收与要读取的存储器单元相关联的列地址。基于列地址，确定对应于列地址的bl和blb线(“选择的列信号线”或“选择的bl和blb线”)。可操作地连接到所选择的bl和blb线的预充电回路将所选择的bl和blb线预充电到第一电压(方框202)。例如，所选择的bl和blb线可以预充电到VDD。
在示例实施例中，处理器件(例如，图1中的处理器件130)可以基于列地址确定将使用哪个预充电回路来对所选择的bl和blb线进行预充电。列地址电路(例如，图1中的列地址电路120)可以将在信号线122上接收的列地址和/或在信号线124上输出的选择信号发送到处理器件。然后，处理器件可以使一个或多个控制信号提供给预充电回路，以使预充电回路能够将所选择的bl和blb线充电到第一电压。
接下来，如框204所示，可操作地连接到未选择的bl和blb线的预充电回路将未选择的bl和blb线预充电到小于第一电压的第二电压。同样，在非限制性实施例中，处理器件可以基于列地址确定哪条bl和blb线未被选择，并且预充电回路可操作地连接到未选择的bl和blb线。然后，处理器件可以使控制信号提供给那些预充电回路，以使预充电回路能够将未选择的bl和blb线充电到第二电压。
在将所有bl和blb线预充电到相应电压(例如，第一或第二电压)之后，激活与要读取的存储器单元相关联的字线(框206)。然后在框208中从存储器单元读取存储在存储器单元中的数据，并从存储器阵列输出到相应的输出电路。
本文公开了用于对所选择和未选择的列信号线(bl和blb线)进行预充电的若干实施例。图3描绘了根据一些实施例的示例第一预充电电路的示意图。在一个实施例中，第一预充电电路300在图1所示的预充电电路126中实现。
在所示实施例中，预充电电路300包括可操作地连接到预充电电路306的第一开关电路302和第二开关电路304。预充电电路306中的预充电回路可操作地连接到存储器阵列308(例如，图1中的存储器阵列104)中的列信号线(bl[0]-bl[3]和blb[0]-blb[3]线)。图3描绘了四条列信号线，但是其他实施例不限于该实施方式。如前所述，存储器阵列可以包括任何数量的列信号线。
基于所选列信号线的列地址，第一和第二开关电路302、304中的电路用于选择性地将两个电压电平中的一个施加到预充电回路。第一和第二开关电路302、304中的开关电路可以是任何合适类型的开关电路。在所示实施例中，第一开关电路302中的开关电路是p型晶体管310、312、314、316，并且第二开关电路304中的开关电路是p型晶体管318、320、322、324。p型晶体管的示例是PMOS晶体管。
每个预充电回路326、328、330、332包括第一p型晶体管334和第二p型晶体管336，其中源极端子可操作地连接在一起，第一p型晶体管334的漏极端子可操作地连接到bl[n]线，并且第二p型晶体管336的漏极端子可操作地连接到blb[n]线，其中n是0到3之间的数字。
第一开关电路302中的每个p型晶体管310、312、314、316可操作地连接到预充电回路326、328、330、332中的特定一个。类似地，第二开关电路304中的每个p型晶体管318、320、322、324可操作地连接到预充电回路326、328、330、332中的特定一个。例如，第一开关电路302中的p型晶体管310的漏极端子和第二开关电路304中的p型晶体管318的漏极端子可操作地连接到预充电回路326中的p型晶体管334、336的源极端子。
第一开关电路302中的p型晶体管310、312、314、316的每个栅极端子可操作地连接到第一开关控制信号lblchg[0]、lblchg[1]、lblchg[2]、lblchg[3]。第一开关控制信号lblchg[0]、lblchg[1]、lblchg[2]、lblchg[3]用于控制p型晶体管310、312、314、316的状态(例如，导通或关闭)。第二开关电路304中的p型晶体管318、320、322、324的每个栅极端子可操作地连接到第二开关控制信号blchg[0]、blchg[1]、blchg[2]、blchg[3]。第二开关控制信号blchg[0]、blchg[1]、blchg[2]、blchg[3]用于控制p型晶体管318、320、322、324的状态(例如，导通或关闭)。预充电回路326、328、330、332中的p型晶体管334、336的栅极可操作地连接到预充电控制信号blch。预充电控制信号blch用于控制预充电回路的状态(例如，导通或关闭)。
在图3中，信号线340上的第一电压电平是诸如VDD的高电压电平(HVL)，并且信号线338上的第二电压电平(LVL)是低于HVL的电压电平。第一和第二开关控制信号lblchg[0]、lblchg[1]、lblchg[2]、lblchg[3]、blchg[0]、blchg[1]、blchg[2]、blchg[3]和预充电控制信号blch用于控制列信号线(bl和blb线)至HVL和LVL的预充电。图4中示出了将bl[0]和[blb[0]线预充电到HVL并且将bl[1]、blb[1]、bl[2]、blb[2]、bl[3]、blb[3]预充电到LVL的示例时序图。
图4示出了图3中所示的第一预充电电路的示例时序图。特别地，时序图400描绘了第一开关控制信号lblchg[0]、lblchg[1]、lblchg[2]、lblchg[3]、第二开关控制信号blchg[0]、blchg[1]、blchg[2]、blchg[3]、预充电控制信号blch上的电压电平，以及列信号线bl[0]、blb[0]、bl[1]、blb[1]、bl[2]、blb[2]、bl[3]和blb[3]上的电压电平。时序图400用于提供示例实施例，其中bl[0]和blb[0]线被预充电到高电压电平，并且bl[1]、blb[1]、bl[2]、blb[2]]、bl[3]和blb[3]线被预充电到较低的电压电平。在其他实施例中，用于预充电bl[0]和blb[0]线的电压电平也可以在用于预充电bl[1]、blb[1]、bl[2]、blb[2]、bl[3]和blb[3]线的类似的过程中。
在时间t0处，第一开关控制信号lblchg[0]、lblchg[1]、lblchg[2]、lblchg[3]、第二开关控制信号blchg[0]、blchg[1]、blchg[2]、blchg[3]和预充电控制信号blch上的信号电平都处于高电压电平(H)。高电压电平将第一和第二开关电路302、304中以及预充电回路326、328、330、332中的p型晶体管310、312、314、316、318、320、322、324、334、336放置为关闭状态。列信号线bl[0]、blb[0]、bl[1]、blb[1]、bl[2]、blb[2]、bl[3]和blb[3]上的电压电平为第一低电压电平(例如，接地)。
在时间t1处，第一开关控制信号lblchg[1]、lblchg[2]、lblchg[3]的信号电平转变为低电压电平(L)，而lblchg[0]上的信号电平保持在H。此外，第二开关控制信号blchg[1]、blchg[2]、blchg[3]上的信号电平保持在H，并且开关控制信号blchg[0]和预充电控制信号blch上的信号电平转换为L。第二开关控制信号blchg[0]上的低电压电平导通第二开关电路304中的p型晶体管318，并且预充电控制信号blch上的低电压电平导通预充电回路326、328、330、332中的晶体管334、336。因此，bl[0]和blb[0]线可操作地连接到信号线340上的第一电压电平HVL以开始预充电到HVL，并且bl[1]、blb[1]、bl[2]、blb[2]、bl[3]和blb[3]线可操作地连接到信号线338上的第二电压电平LVL以开始预充电到LVL(第二电压小于HVL并且大于时间t0处的第一低电压)。
在时间t1到t2期间，bl[0]、blb[0]、bl[1]、blb[1]、bl[2]、blb[2]、bl[3]和blb[3]线预充电到相应的电压电平。当预充电时，bl[0]和blb[0]上的电压电平基本上对应于信号线340上的HVL，并且bl[1]、blb[1]、bl[2]、blb[2]、bl[3]和blb[3]线上的电压电平基本上对应于信号线338上的LVL。
在时间t2处，第一开关控制信号lblchg[1]、lblchg[2]、lblchg[3]上的信号电平转变为H，而第一控制信号lblchg[0]上的信号电平保持在H。此外，第二开关控制信号blchg[1]、blchg[2]、blchg[3]上的信号电平保持在H，并且第二控制信号blchg[0]和预充电控制信号blch上的信号电平转换为H。第二开关控制信号blchg[0]上的高信号电平关闭第二开关电路304中的p型晶体管318，并且预充电控制信号blch上的高信号电平关闭预充电回路326、328、330、332中的p型晶体管334、336。因此，bl[0]和blb[0]线不再连接到信号线340上的HVL，并且bl[1]、blb[1]、bl[2]、blb[2]、bl[3]和blb[3]线不再连接到信号线338上的LVL。在时间t2处，bl[0]和blb[0]上的电压电平基本被预充电到信号线340上的HVL，并且bl[1]、blb[1]、bl[2]、blb[2]、bl[3]和blb[3]线上的电压电平基本被预充电到信号线338上的LVL。
图3和图4中示出的实施例减少了存储器阵列使用的有功功率量。这至少部分是由于预充电到HVL的位线数量减少。例如，在图3的代表性实施例中，八条位线bl[n]、blb[n]中只有一小部分被预充电到HVL，而剩余的位线bl[n]、blb[n]被预充电到LVL。因此，在预充电操作期间使用较少的功率。短语“有功功率”是指存储在电池上并用于为电子器件中的电子组件供电的电荷。减少存储器阵列消耗的有功功率量增加了存储在电池上的电荷在电池需要再充电之前将持续的时间量。
图5描绘了根据一些实施例的示例性第二预充电电路的示意图。在一个实施例中，第二预充电电路500在图1所示的预充电电路126中实现。第二预充电电路500类似于图3中的第一预充电电路300，除了第一开关电路502和信号线504上的电压电平之外。在所示实施例中，第一开关电路502中的开关电路是n型晶体管506、508、510、512，并且信号线504上的电压电平是与信号线340上的高电压电平(例如，VDD)相同的高电压电平。
n型晶体管506、508、510、512用于将未选择的列信号线(bl和blb线)连接到信号线504。当第一开关控制信号lblchg[0]、lblchg[1]、lblchg[2]、lblchg[3]和预充电控制信号blch上的信号电平分别导通n型晶体管506、508、510、512和预充电回路326、328、330、332时，未选择的列信号线将预充电到与n型晶体管506、508、510、512相关联的Vt下降，该电压电平小于HVL。
第二预充电电路500的一个优点是消除了可操作地连接到外部低压电源的信号线(例如，用于低电压电平)。然而，在其他实施例中，信号线504上的电压电平可以是低电压电平(LVL)。LVL可以从HVL导出(参见例如图9中的晶体管902)，或者可以通过将信号线504连接到低压电源来获得LVL。
图6是根据一些实施例的从存储器单元读取数据的第二方法的流程图。图6所示的过程类似于图2中描绘的方法，除了框600和602之外。如图2，结合在单个存储器单元中读取数据来描述图6。在其他实施例中，该过程可用于读取存储在多个存储器单元中的数据。
最初，如框200所示，接收与要读取的存储器单元相关联的列地址。基于列地址，确定对应于列地址的bl和blb线，并且可操作地连接到所选择的bl和blb线的预充电回路将所选择的bl和blb线预充电到第一电压(框202)。例如，所选择的bl和blb线可以预充电到VDD。
在框600处确定低压(LVL)信号线上的第二电压电平是否小于阈值电压。在一个实施例中，阈值电压在HVL和小于HVL的电压电平之间，同时保持存储器单元的稳定性。当LVL信号线上的电压电平小于阈值电压时，该过程在框602处继续，其中LVL信号线上的电压电平增加到大于阈值电压的电压电平。可以使用任何合适的技术来增加电压电平。结合图7至图9更详细地描述增加电压电平的示例实施例。
在框600处，当LVL信号线上的电压电平大于阈值电压时，或者当LVL信号线上的电压电平增加到高于阈值电压时(框602)，该方法转到框204，其中可操作地连接到未选择的bl和blb线的预充电回路将未选择的bl和blb线预充电到第二电压电平。
在将所有bl和blb线预充电到相应的电压电平之后，激活与要读取的存储器单元相关联的字线(框206)。然后在框208处从存储器单元读取存储在存储器单元中的数据，并从存储器阵列输出到相应的输出电路。
尽管图2和图6中所示的框以特定顺序示出，但是在其他实施例中，可以不同地布置框的顺序或者可以添加新的框。例如，可以在框204之后执行框202。
图7示出了根据一些实施例的示例性第三预充电电路的示意图。在一个实施例中，第三预充电电路700在图1所示的预充电电路126中实现。代替在预充电电路中具有连接到预充电电路外部的电源的低电压信号线，可以将电荷存储在连接到信号线338并用于预充电列信号线(bl和blb线)的电荷存储设备中。
在图7中，预充电电路700类似于图3中所示的预充电电路300，除了低压(LV)开关电路和电荷存储设备之外，它们都可操作地连接到信号线338。可以使用任何合适的LV开关电路和电荷存储设备。在所示实施例中，LV开关电路是p型晶体管702(例如，PMOS晶体管)，并且电荷存储设备是电容器704。
p型晶体管702的漏极端子可操作地连接到信号线338，并且p型晶体管702的栅极可操作地连接到信号线706。信号线706用于向p型晶体管702施加信号以导通和关闭p型晶体管702。当导通时，p型晶体管702将信号线338充电到小于信号线340上的HVL并且高于阈值电压的电压电平。当信号线338被充电时，电容器704存储将用于将未选择的列信号线(b1和blb信号线)预充电到第二电压电平LVL的电荷或电压。一旦信号线338被充电到第二电压电平(LVL)，p型晶体管702就关闭。存储在电容器704中的电压可以在所有未选择的列信号线之间共享。例如，当bl[0]、blb[0]、bl[1]、blb[1]，bl[2]和blb[2]将被预充电到第二电压电平LVL时，晶体管310、312、314导通并共享存储在电容器704上的电压。
电压电平检测器电路708可操作地连接到信号线338。电压电平检测器电路708还可以可操作地连接到处理器件(例如，图1中的处理器件130)。在一个实施例中，电压电平检测器电路708设置在预充电电路(例如，图1中的预充电电路126)内，但是其他实施例不限于该配置。当列信号线(bl和blb线)被预充电时，电压电平检测器电路708通过连续地、周期性地或在选择的时间测量信号线338上的电压电平来监测信号线338上的电压电平。处理器件(例如，图1中的处理器件130)从电压电平检测器电路708接收电压测量值。当电压电平低于阈值电压时，处理器件(例如，图1中的处理器件130)使信号(pchg)施加到信号线706以导通p型晶体管702并增加信号线338上和存储在电容器704中的电压电平。
图8示出了图7中所示的第三预充电电路的示例时序图。在时间t0处，信号线338上的电压电平完全充电到LVL电平，并且p型晶体管702和p型晶体管310、312、314、316、318、320、322、324都关闭(例如，第一和第二开关控制信号blchg[0]、lblchg[0]、blchg[1]、lblchg[1]、blchg[2]、lblchg[2]、blchg[3]、lblchg[3]和信号pchg都高)。此外，列信号线bl[0]、blb[0]、bl[1]、lbl[1]、bl[2]、blb[2]、bl[3]、blb[3]上的电压电平是在第一低电压电平(例如，接地)。
在时间t1处，第二开关控制信号blchg[0]和第一开关控制信号lblchg[1]、lblchg[2]、lblchg[3]上的信号电平全部转变为低电平以导通p型晶体管312、314、316、318。预充电控制信号blch也转变为低电平以导通预充电回路326、328、330、332，这导致列信号线bl[0]、lbl[0]、bl[1]]、lbl[1]、bl[2]、blb[2]、bl[3]、lbl[3]开始预充电。由于晶体管318导通，预充电回路326将列信号线bl[0]、blb[0]预充电到信号线340上的第一电压电平HVL。另外，由于晶体管312、314、316导通，预充电回路328、330、332将列信号线bl[1]、lbl[1]、bl[2]、blb[2]、bl[3]、blb[3]预充电到信号线338上的第二电压电平LVL。
当列信号线bl[1]、lbl[1]、bl[2]、blb[2]、bl[3]、lbl[3]预充电时，信号线338上的电压电平(并由电容器704存储)用于对列信号线bl[1]、lbl[1]、bl[2]、blb[2]、bl[3]、lbl[3]进行预充电。在预充电操作期间，信号线338上的电压电平减小，如800所示。在时间t2处，列信号线bl[0]、blb[0]基本上被预充电到第一电压电平HVL，并且列信号线bl[1]、lbl[1]、bl[2]、blb[2]、bl[3]、blb[3]基本上被预充电到第二电压电平LVL。因此，第二开关控制信号blchg[0]和第一开关控制信号lblchg[1]、lblchg[2]、lblchg[3]上的信号电平全部转变回高以关闭p型晶体管312、314、316、318。预充电控制信号blch也转变为高以关闭预充电回路326、328、330、332。
稍后(由椭圆802表示)，在时间t3处，列信号线将再次预充电，其中bl[0]和b[b[0]预充电到信号线340上的第一电压电平HVL，并且bl[1]、blb[1]、bl[2]、blb[2]、bl[3]、blb[3]预充电到信号线338上的第二电压电平LVL。第二开关控制信号blchg[0]和第一开关控制信号lblchg[1]、lblchg[2]、lblchg[3]上的信号电平全部转变为低电平以导通晶体管312、314、316、318。预充电控制信号blch也转变为低电平以导通预充电回路326、328、330、332，这使得列信号线bl[0]、lbl[0]、bl[1]、lbl[1]、bl[2]、lbl[2]、bl[3]]、lbl[3]开始预充电。由于先前的预充电操作，或者在时间t3之前执行的一个或多个额外的预充电操作，信号线338上的电压电平在804处已经降低到阈值以下(由图7中的电压电平检测器电路708测量)。因此，信号pchg转变为低以导通p型晶体管702并对信号线338上的电压电平再充电(并且存储在电容器704中)。
在时间t4处，列信号线bl[0]、blb[0]基本上被预充电到第一电压电平HVL，并且列信号线bl[1]、blb[1]、bl[2]、blb[2]、bl[3]、blb[3]基本上被预充电到第二电压电平LVL。因此，第二开关控制信号blchg[0]和第一开关控制信号lblchg[1]、lblchg[2]、lblchg[3]上的信号电平全部转变为高以关断晶体管312、314、316、318。预充电控制信号blch也转变为高以关闭预充电回路326、328、330、332。另外，信号线338上的电压电平(并且由电容器704存储)基本上充电到第二电压电平LVL，因此信号线706上的pchg信号转变为高以关闭p型晶体管702。
图7和图8中所示的实施例使得能够“重复使用”位线bl[n]、blb[n]上的未使用电荷，其中未使用的电荷存储在电荷存储设备(例如，电容器704)中并在预充电操作期间施加到信号线338。以这种方式，当未选择的位线被预充电时，使用较少的有功功率。
图9示出了根据一些实施例的示例性第四预充电电路的示意图。第四预充电电路900类似于图3中所示的预充电电路300，除了可操作地连接到信号线338的电压电平检测器电路之外。可以使用任何合适的电压电平检测器电路。在所示实施例中，电压电平检测器电路是n型晶体管902，其漏极和栅极可操作地连接到信号线338，并且源极可操作地连接到信号线340。
n型晶体管902用于检测信号线338上的电压电平何时下降到低于阈值电压。在所示实施例中，阈值电压是与n型晶体管902相关联的二极管压降或Vt下降。当电压电平下降到低于阈值电压时，电荷或电压将从信号线340传输到信号线338，直到电压等于或大于阈值电压。一旦信号线338上的电压等于或大于阈值电压，传输就停止。以这种方式，由于HVL340上的电荷被提供给LVL 338，因此减少了预充电操作期间消耗的有功功率的量。
在一些实施例中，除了n型晶体管902之外，LV开关电路(参见图7中的702)可以可操作地连接到信号线338。LV开关电路可以帮助对信号线338充电。例如，如果电压电平检测器电路的操作随时间退化，则可以使用LV开关电路来代替电压电平检测器电路，或者除了电压电平检测器电路之外还使用LV开关电路。
图10描绘了根据一些实施例的可以包括一个或多个存储器器件的示例系统。系统1000包括电子器件1002。在基本配置中，电子器件1002可以包括至少一个处理器件1004和系统存储器器件1006。系统存储器器件1006可以包括多个数据文件和程序模块的可执行指令，诸如与操作系统(OS)1008相关联的可执行指令、适合于解析所接收的输入、确定所接收的输入的主题、确定与输入相关联的动作等的一个或多个软件程序(APPS)1010，以及用于执行本文公开的一些或所有存储器操作的存储器操作1012。当由处理器件1004执行时，可执行指令可以执行和/或使执行过程包括但不限于这里描述的方面。
例如，OS 1008可以适合于控制电子器件1002的操作。此外，实施例可以结合图形库、其他操作系统或任何其他应用程序来实践，并且不限于任何特定的应用或系统。
电子器件1002可以具有附加特征或功能。例如，电子器件1002还可以包括附加的可移动和/或不可移动数据存储设备1014，诸如磁盘、光盘、磁带和/或存储卡或棒。系统存储器器件1006和/或数据存储设备1014可以实现为存储器器件，该存储器器件对信号线进行预充电并选择预充电信号线的子集以执行操作(例如，访问一个或多个存储器单元)。例如，系统存储器器件1006和/或数据存储设备1014可以是SRAM器件。
电子器件1002还可以具有一个或多个输入设备1016和一个或多个输出设备1018。示例输入设备1016包括但不限于键盘、触控板、鼠标、笔、声音或语音输入设备和/或触摸、力和/或滑动输入设备。输出设备1018可以是一个或多个显示器、一个或多个扬声器、打印机、耳机、触觉或触觉反馈设备等。电子器件1002可以包括允许与其他电子器件通信的一个或多个通信设备1020。示例通信设备1020包括但不限于射频(RF)发射器、接收器和/或收发器电路(例如，WiFi)、通用串行总线(USB)、并行和/或串行端口、蜂窝设备、附近现场通信设备和短程无线设备。
在一些实施例中，电子器件1002还包括电源1022，电源1022可以实现为外部电源，诸如AC适配器。附加地或可选地，电源1022可以包括补充或重新充电电池的一个或多个电池或电动对接支架。
系统存储器1006和存储设备1014可以包括但不限于易失性存储器(例如，随机存取存储器)、非易失性存储器(例如，只读存储器)、闪存、或这些存储器的任何组合。例如，系统存储器1006和存储设备1014均可以是RAM、ROM、电可擦除只读存储器(EEPROM)、闪存或其他存储器技术、CD-ROM、数字通用盘(DVD)或其他光学存储器、磁带盒、磁带、磁盘存储器或其他磁存储设备，或可用于存储信息并且可由电子器件1002访问的任何其他制品。在某些情况下，任何这样的存储器或者存储设备可以是电子器件1002的一部分或者可操作地连接到电子器件1002。
此外，实施例可以在包括分立电子元件、包含逻辑门的封装或集成电子芯片、利用微处理器的电路或包含电子元件或微处理器的单个芯片的电路中实施。例如，本发明的实施例可以通过片上系统(SOC)来实施，其中图10中所示的每个或许多组件可以集成到单个集成电路上。这样的SOC器件可以包括一个或多个处理器件、图形单元、通信单元、系统虚拟化单元和各种应用功能，所有这些都作为单个集成电路集成(或“烧制”)到芯片衬底上。
当通过SOC操作时，可以通过与单个集成电路(芯片)上的电子器件1002的其他组件集成的专用逻辑来操作本文描述的关于存储器操作的功能。还可以使用能够执行逻辑运算的其他技术来实践本发明的实施例，例如，AND、OR和NOT，包括但不限于机械、光学、流体和量子技术。另外，实施例可以在通用计算机或任何其他电路或系统中实施。
在一些实施例中，电子器件1002可选地通过有线和/或无线连接到一个或多个网络(由网络1028表示)来访问(由虚线1024指示的可选连接和访问)一个或多个服务器计算设备(由服务器计算设备1026表示)。服务器计算设备1026可以与存储在一个或多个存储设备(由存储设备1030表示)上并由服务器计算设备1026执行的各种程序或服务交互。
在一个或多个实施例中，网络1028是任何类型的网络的示例，例如，内联网和/或分布式计算网络(例如，因特网)。电子器件1002可以是个人或手持计算设备或桌面计算设备。例如，电子器件1002可以是智能电话、平板电脑、可穿戴设备、台式计算机、膝上型计算机和/或服务器(单独地或组合地)。该电子器件列表仅用于示例目的，不应视为限制。可以使用提供和/或与一个或多个建模程序或服务交互的任何电子器件。
尽管附图描绘了某些组件、值和信号电平，但是其他实施例不限于这些组件、值和信号电平。例如，图3将第一和第二开关电路中的开关电路描绘为p型晶体管。其他实施例可以使用一种或多种不同类型的开关电路。在另一个例子中，图9描绘了作为电压电平检测器电路的n型晶体管。其他实施例可以使用不同类型的电压电平检测器电路。
在一个方面，一种电子器件包括存储器器件和处理器件。该存储器器件包括：第一存储器单元，可操作地连接到一条或多条第一列信号线；第二存储器单元，可操作地连接到一条或多条第二列信号线；以及预充电电路，可操作地连接到第一列信号线和第二列信号线。处理器件可操作地连接到预充电电路。存储设备可操作地连接到处理器件并存储指令，当由处理器件执行指令时，使得当要访问第一存储器单元时，预充电电路将一条或多条第一列信号线预充电到第一电压电平，并且当要访问第一存储器单元时，将一条或多条第二列信号线预充电到较低的第二电压电平。
在上述电子器件中，其中，所述一条或多条第一列信号线和所述一条或多条第二列信号线的每条包括位线和位线条。
在上述电子器件中，其中，所述预充电电路包括：预充电回路；第一开关电路，可操作地连接到所述预充电回路；以及第二开关电路，可操作地连接到所述预充电回路。
在上述电子器件中，其中，所述预充电电路包括：预充电回路；第一开关电路，可操作地连接到所述预充电回路；以及第二开关电路，可操作地连接到所述预充电回路，其中：所述预充电回路包括：第一预充电回路，可操作地连接到所述一条或多条第一列信号线；和第二预充电回路，可操作地连接到所述一条或多条第二列信号线；所述第一开关电路包括：第一开关回路，可操作地连接在所述第一预充电回路和提供所述第一电压电平的第一信号线之间；和第二开关回路，可操作地连接在所述第二预充电回路和提供所述第一电压电平的所述第一信号线之间；并且所述第二开关电路包括：第三开关回路，可操作地连接在所述第一预充电回路和提供所述第二电压电平的第二信号线之间；和第四开关回路，可操作地连接在所述第二预充电回路和提供所述第二电压电平的所述第二信号线之间。
在上述电子器件中，其中，所述预充电电路包括：预充电回路；第一开关电路，可操作地连接到所述预充电回路；以及第二开关电路，可操作地连接到所述预充电回路，其中：所述预充电回路包括：第一预充电回路，可操作地连接到所述一条或多条第一列信号线；和第二预充电回路，可操作地连接到所述一条或多条第二列信号线；所述第一开关电路包括：第一开关回路，可操作地连接在所述第一预充电回路和提供所述第一电压电平的第一信号线之间；和第二开关回路，可操作地连接在所述第二预充电回路和提供所述第一电压电平的所述第一信号线之间；并且所述第二开关电路包括：第三开关回路，可操作地连接在所述第一预充电回路和提供所述第二电压电平的第二信号线之间；和第四开关回路，可操作地连接在所述第二预充电回路和提供所述第二电压电平的所述第二信号线之间，其中，所述第一开关回路、所述第二开关回路、所述第三开关回路和所述第四开关回路的每个包括p型晶体管。
在上述电子器件中，其中，所述预充电电路包括：预充电回路；第一开关电路，可操作地连接到所述预充电回路；以及第二开关电路，可操作地连接到所述预充电回路，其中：所述预充电回路包括：第一预充电回路，可操作地连接到所述一条或多条第一列信号线；和第二预充电回路，可操作地连接到所述一条或多条第二列信号线；所述第一开关电路包括：第一开关回路，可操作地连接在所述第一预充电回路和提供所述第一电压电平的第一信号线之间；和第二开关回路，可操作地连接在所述第二预充电回路和提供所述第一电压电平的所述第一信号线之间；并且所述第二开关电路包括：第三开关回路，可操作地连接在所述第一预充电回路和提供所述第二电压电平的第二信号线之间；和第四开关回路，可操作地连接在所述第二预充电回路和提供所述第二电压电平的所述第二信号线之间，其中：所述第一开关回路和所述第二开关回路的每个包括p型晶体管；并且所述第三开关回路和所述第四开关回路的每个包括n型晶体管。
在上述电子器件中，其中，所述预充电电路包括：预充电回路；第一开关电路，可操作地连接到所述预充电回路；以及第二开关电路，可操作地连接到所述预充电回路，其中：所述预充电回路包括：第一预充电回路，可操作地连接到所述一条或多条第一列信号线；和第二预充电回路，可操作地连接到所述一条或多条第二列信号线；所述第一开关电路包括：第一开关回路，可操作地连接在所述第一预充电回路和提供所述第一电压电平的第一信号线之间；和第二开关回路，可操作地连接在所述第二预充电回路和提供所述第一电压电平的所述第一信号线之间；并且所述第二开关电路包括：第三开关回路，可操作地连接在所述第一预充电回路和提供所述第二电压电平的第二信号线之间；和第四开关回路，可操作地连接在所述第二预充电回路和提供所述第二电压电平的所述第二信号线之间，还包括电压电平检测器，所述电压电平检测器可操作地连接在所述第一信号线和所述第二信号线之间。
在上述电子器件中，其中，所述预充电电路包括：预充电回路；第一开关电路，可操作地连接到所述预充电回路；以及第二开关电路，可操作地连接到所述预充电回路，其中：所述预充电回路包括：第一预充电回路，可操作地连接到所述一条或多条第一列信号线；和第二预充电回路，可操作地连接到所述一条或多条第二列信号线；所述第一开关电路包括：第一开关回路，可操作地连接在所述第一预充电回路和提供所述第一电压电平的第一信号线之间；和第二开关回路，可操作地连接在所述第二预充电回路和提供所述第一电压电平的所述第一信号线之间；并且所述第二开关电路包括：第三开关回路，可操作地连接在所述第一预充电回路和提供所述第二电压电平的第二信号线之间；和第四开关回路，可操作地连接在所述第二预充电回路和提供所述第二电压电平的所述第二信号线之间，还包括：电压电平检测器，可操作地连接到所述第二信号线；以及开关回路，可操作地连接到所述第二信号线。
在上述电子器件中，还包括可操作地连接到所述处理器件的定时电路。
在另一方面，一种预充电可操作地连接到存储器阵列中的存储器单元的列信号线的方法包括：基于所接收的与存储器单元相关联的列地址确定可操作地连接到要访问的存储器单元的一条或多条所选择的列信号线。将一条或多条所选择的列信号线预充电到第一电压电平，并且将一条或多条未选择的列信号线预充电到小于第一电压电平的第二电压电平。
在上述方法中，还包括：在对所述一条或多条未选择的列信号线进行预充电之前，确定所述第二电压电平的电压电平是否低于阈值电压；当所述电压电平低于所述阈值电压时，将所述电压电平增大到大于所述阈值电压的电压电平。
在上述方法中，其中，将所述一条或多条未选择的列信号线预充电到所述第二电压电平包括：将所述一条或多条未选择的列信号线预充电第一时间量以将所述一条或多条未选择的列信号线预充电到所述第二电压电平，其中，所述第一时间量小于第二时间量以预充电所述一条或多条所选择的列信号线。
在上述方法中，其中，使用所述第一电压电平提供所述第二电压电平。
在上述方法中，其中：将所述一条或多条所选择的列信号线预充电到所述第一电压电平包括使用一个或多个第一开关回路将所述一条或多条所选择的列信号线可操作地连接到具有所述第一电压电平的第一信号线；并且将所述一条或多条未选择的列信号线预充电到所述第一电压电平包括使用一个或多个第二开关回路将所述一条或多条未选择的列信号线可操作地连接到具有所述第二电压电平的第二信号线。
在又一方面，一种存储器器件包括：第一存储器单元，可操作地连接到一条或多条第一列信号线；和第二存储器单元，可操作地连接到一条或多条第二列信号线。第一预充电回路可操作地连接到一条或多条第一列信号线，并且第二预充电回路可操作地连接到一条或多条第二列信号线。第一开关回路可操作地连接在第一预充电回路和提供第一电压电平的第一信号线之间，并且第二开关回路可操作地连接在第二预充电回路和提供第一电压电平的第一信号线之间。第三开关回路可操作地连接在第一预充电回路和提供第二电压电平的第二信号线之间，并且第四开关回路可操作地连接在第二预充电回路和提供第二电压电平的第二信号线之间。
在上述存储器器件中，其中，所述第一开关回路、所述第二开关回路、所述第三开关回路和所述第四开关回路的每个包括p型晶体管。
在上述存储器器件中，其中：所述第一开关回路和所述第二开关回路的每个包括p型晶体管；并且所述第三开关回路和所述第四开关回路的每个包括n型晶体管。
在上述存储器器件中，还包括可操作地连接在所述第一信号线与所述第二信号线之间的电压电平检测器。
在上述存储器器件中，还包括：电压电平检测器，可操作地连接到所述第二信号线；以及开关回路，可操作地连接到所述第二信号线。
在上述存储器器件中，其中，所述存储器器件包括静态随机存取存储器器件。
上面概述了若干实施例的特征，使得本领域人员可以更好地理解本发明的方面。本领域人员应该理解，它们可以容易地使用本发明作为基础来设计或修改用于实施与本文所介绍实施例相同的目的和/或实现相同优势的其它工艺和结构。本领域技术人员也应该意识到，这种等同构造并且不背离本发明的精神和范围，并且在不背离本发明的精神和范围的情况下，本文中它们可以做出多种变化、替换以及改变。

Claims (10)

1.一种电子器件，包括：
存储器器件，包括：
第一存储器单元，可操作地连接到一条或多条第一列信号线；
第二存储器单元，可操作地连接到一条或多条第二列信号线；和
预充电电路，可操作地连接到所述一条或多条第一列信号线和所述一条或多条第二列信号线，其中，所述预充电电路可操作为：
当要访问所述第一存储器单元时，将所述一条或多条第一列信号线预充电到第一电压电平；并且
当要访问所述第一存储器单元时，将所述一条或多条第二列信号线预充电到第二电压电平，其中，所述第二电压电平小于所述第一电压电平。
2.根据权利要求1所述的电子器件，其中，所述一条或多条第一列信号线和所述一条或多条第二列信号线的每条包括位线和位线条。
3.根据权利要求1所述的电子器件，其中，所述预充电电路包括：
预充电回路；
第一开关电路，可操作地连接到所述预充电回路；以及
第二开关电路，可操作地连接到所述预充电回路。
4.根据权利要求3所述的电子器件，其中：
所述预充电回路包括：
第一预充电回路，可操作地连接到所述一条或多条第一列信号线；和
第二预充电回路，可操作地连接到所述一条或多条第二列信号线；
所述第一开关电路包括：
第一开关回路，可操作地连接在所述第一预充电回路和提供所述第一电压电平的第一信号线之间；和
第二开关回路，可操作地连接在所述第二预充电回路和提供所述第一电压电平的所述第一信号线之间；并且
所述第二开关电路包括：
第三开关回路，可操作地连接在所述第一预充电回路和提供所述第二电压电平的第二信号线之间；和
第四开关回路，可操作地连接在所述第二预充电回路和提供所述第二电压电平的所述第二信号线之间。
5.根据权利要求4所述的电子器件，其中，所述第一开关回路、所述第二开关回路、所述第三开关回路和所述第四开关回路的每个包括p型晶体管。
6.根据权利要求4所述的电子器件，其中：
所述第一开关回路和所述第二开关回路的每个包括p型晶体管；并且
所述第三开关回路和所述第四开关回路的每个包括n型晶体管。
7.根据权利要求4所述的电子器件，还包括电压电平检测器，所述电压电平检测器可操作地连接在所述第一信号线和所述第二信号线之间。
8.根据权利要求4所述的电子器件，还包括：
电压电平检测器，可操作地连接到所述第二信号线；以及
开关回路，可操作地连接到所述第二信号线。
9.一种预充电列信号线的方法，所述列信号线可操作地连接到存储器阵列中的存储器单元，所述方法包括：
基于所接收的与要访问的存储器单元相关联的列地址，确定可操作地连接到所述存储器单元的一条或多条所选择的列信号线；
将所述一条或多条所选择的列信号线预充电到第一电压电平；以及
将一条或多条未选择的列信号线预充电到小于所述第一电压电平的第二电压电平。
10.一种存储器器件，包括：
第一存储器单元，可操作地连接到一条或多条第一列信号线；
第二存储器单元，可操作地连接到一条或多条第二列信号线；
第一预充电回路，可操作地连接到所述一条或多条第一列信号线；
第二预充电回路，可操作地连接到所述一条或多条第二列信号线；
第一开关回路，可操作地连接在所述第一预充电回路和提供第一电压电平的第一信号线之间；
第二开关回路，可操作地连接在所述第二预充电回路和提供所述第一电压电平的所述第一信号线之间；
第三开关回路，可操作地连接在所述第一预充电回路和提供第二电压电平的第二信号线之间；以及
第四开关回路，可操作地连接在所述第二预充电回路和提供所述第二电压电平的所述第二信号线之间。
CN201911035719.8A 2018-10-31 2019-10-29 电子器件、存储器器件和预充电列信号线的方法 Active CN111128273B (zh)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
US201862753770P 2018-10-31 2018-10-31
US62/753,770 2018-10-31
US16/523,592 US10861513B2 (en) 2018-10-31 2019-07-26 Memory device with selective precharging
US16/523,592 2019-07-26

Publications (2)

Publication Number Publication Date
CN111128273A true CN111128273A (zh) 2020-05-08
CN111128273B CN111128273B (zh) 2022-03-25

Family

ID=70325461

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201911035719.8A Active CN111128273B (zh) 2018-10-31 2019-10-29 电子器件、存储器器件和预充电列信号线的方法

Country Status (5)

Country Link
US (4) US10861513B2 (zh)
KR (1) KR102272122B1 (zh)
CN (1) CN111128273B (zh)
DE (1) DE102019120360A1 (zh)
TW (1) TWI717881B (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113808633A (zh) * 2020-08-27 2021-12-17 台湾积体电路制造股份有限公司 存储器电路、单元以及从其阵列读取数据的方法

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11017838B2 (en) 2016-08-04 2021-05-25 Samsung Electronics Co., Ltd. Nonvolatile memory devices
KR102620562B1 (ko) * 2016-08-04 2024-01-03 삼성전자주식회사 비휘발성 메모리 장치
US10861513B2 (en) 2018-10-31 2020-12-08 Taiwan Semiconductor Manufacturing Company, Ltd. Memory device with selective precharging
US11100964B1 (en) * 2020-02-10 2021-08-24 Taiwan Semiconductor Manufacturing Company Limited Multi-stage bit line pre-charge

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101383182A (zh) * 2007-09-06 2009-03-11 松下电器产业株式会社 半导体存储装置
CN102446545A (zh) * 2011-12-31 2012-05-09 上海交通大学 适用于低功耗芯片的静态随机访问存储器的设计方法
CN102760472A (zh) * 2011-04-26 2012-10-31 Soitec公司 不具有开关晶体管的差分读出放大器
US20140136764A1 (en) * 2012-11-09 2014-05-15 Sandisk Technologies Inc. Use of bloom filter and improved program algorithm for increased data protection in cam nand memory
US20160064070A1 (en) * 2014-09-02 2016-03-03 Texas Instruments Incorporated Low power sram
JP2016164817A (ja) * 2015-03-06 2016-09-08 株式会社東芝 半導体記憶装置
CN108122566A (zh) * 2016-11-28 2018-06-05 三星电子株式会社 用于执行部分读操作的非易失性存储器件及其读取方法

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20070002693A (ko) 2005-06-30 2007-01-05 주식회사 하이닉스반도체 비트라인 프리차지전압 조절장치 및 이를 구비하는 반도체메모리 장치
JP5034379B2 (ja) 2006-08-30 2012-09-26 富士通セミコンダクター株式会社 半導体メモリおよびシステム
JP5287197B2 (ja) 2008-12-09 2013-09-11 ソニー株式会社 半導体装置
KR20160012392A (ko) 2014-07-24 2016-02-03 삼성전자주식회사 메모리 장치의 동작 방법 및 이를 포함하는 메모리 장치의 리프레시 방법
JP2016126811A (ja) * 2015-01-07 2016-07-11 株式会社東芝 半導体記憶装置とその駆動方法
CN105373259B (zh) * 2015-12-11 2018-11-27 上海中航光电子有限公司 一种阵列基板、显示面板及显示装置
US9922699B1 (en) * 2016-11-30 2018-03-20 Apple Inc. Adaptive diode sizing techniques for reducing memory power leakage
KR20180094383A (ko) * 2017-02-15 2018-08-23 에스케이하이닉스 주식회사 반도체 장치
US10734065B2 (en) * 2017-08-23 2020-08-04 Arm Limited Providing a discharge boundary using bitline discharge control circuitry for an integrated circuit
JP2019185834A (ja) * 2018-04-05 2019-10-24 東芝メモリ株式会社 半導体装置
US10643718B2 (en) * 2018-06-07 2020-05-05 Sandisk Technologies Llc Non-volatile memory with countermeasure for program disturb including purge during precharge
US10720193B2 (en) * 2018-09-28 2020-07-21 Apple Inc. Technique to lower switching power of bit-lines by adiabatic charging of SRAM memories
US11522012B2 (en) * 2018-09-28 2022-12-06 Intel Corporation Deep in memory architecture using resistive switches
US10861513B2 (en) * 2018-10-31 2020-12-08 Taiwan Semiconductor Manufacturing Company, Ltd. Memory device with selective precharging

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101383182A (zh) * 2007-09-06 2009-03-11 松下电器产业株式会社 半导体存储装置
CN102760472A (zh) * 2011-04-26 2012-10-31 Soitec公司 不具有开关晶体管的差分读出放大器
CN102446545A (zh) * 2011-12-31 2012-05-09 上海交通大学 适用于低功耗芯片的静态随机访问存储器的设计方法
US20140136764A1 (en) * 2012-11-09 2014-05-15 Sandisk Technologies Inc. Use of bloom filter and improved program algorithm for increased data protection in cam nand memory
US20160064070A1 (en) * 2014-09-02 2016-03-03 Texas Instruments Incorporated Low power sram
JP2016164817A (ja) * 2015-03-06 2016-09-08 株式会社東芝 半導体記憶装置
CN108122566A (zh) * 2016-11-28 2018-06-05 三星电子株式会社 用于执行部分读操作的非易失性存储器件及其读取方法

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113808633A (zh) * 2020-08-27 2021-12-17 台湾积体电路制造股份有限公司 存储器电路、单元以及从其阵列读取数据的方法
CN113808633B (zh) * 2020-08-27 2023-11-21 台湾积体电路制造股份有限公司 存储器电路、单元以及从其阵列读取数据的方法

Also Published As

Publication number Publication date
US11756595B2 (en) 2023-09-12
US20210090622A1 (en) 2021-03-25
CN111128273B (zh) 2022-03-25
KR102272122B1 (ko) 2021-07-06
US11257528B2 (en) 2022-02-22
TW202027073A (zh) 2020-07-16
US20240087623A1 (en) 2024-03-14
US10861513B2 (en) 2020-12-08
US20200135245A1 (en) 2020-04-30
US20220180908A1 (en) 2022-06-09
KR20200050354A (ko) 2020-05-11
TWI717881B (zh) 2021-02-01
DE102019120360A1 (de) 2020-04-30

Similar Documents

Publication Publication Date Title
CN111128273B (zh) 电子器件、存储器器件和预充电列信号线的方法
CN110619904B (zh) 电子装置、存储器装置及其存储器单元的写入操作方法
US9007858B2 (en) SRAM global precharge, discharge, and sense
US9177631B2 (en) Memory circuit with switch between sense amplifier and data line and method for operating the same
US8488401B2 (en) Semiconductor storage device
US20240055048A1 (en) Low voltage memory device
CN112599163B (zh) 电子器件、存储器器件及其操作方法
KR20140047151A (ko) 교차점 어레이에서의 커플링 커패시터를 통한 타일 레벨 스냅백 검출
US11264081B1 (en) Memory circuit, electronic device having the memory circuit, and method of operating memory circuit
KR20210103383A (ko) 멀티 레벨 셀 메모리의 데이터 프로그래밍을 검증하는 디바이스, 시스템 및 방법
US20240071479A1 (en) Sram including reference voltage generator and read method thereof
US20180040383A1 (en) Semiconductor device
KR102667819B1 (ko) 전원 전압과 관계없이 동작하는 스위치 회로를 포함하는 메모리 장치
KR20220113229A (ko) 사전 증폭 회로를 포함하는 감지 증폭기 및 이를 포함하는 메모리 장치
kumar Ojha et al. Design of DRAM having dummy cell sensing structure
KR20140131143A (ko) 메모리 장치 및 그 구동 방법

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant