DE102019116797A1 - Fabrikation einer schottkybarriere-diode unter verwendung von lateralem epitaktischen überwachsen - Google Patents

Fabrikation einer schottkybarriere-diode unter verwendung von lateralem epitaktischen überwachsen Download PDF

Info

Publication number
DE102019116797A1
DE102019116797A1 DE102019116797.3A DE102019116797A DE102019116797A1 DE 102019116797 A1 DE102019116797 A1 DE 102019116797A1 DE 102019116797 A DE102019116797 A DE 102019116797A DE 102019116797 A1 DE102019116797 A1 DE 102019116797A1
Authority
DE
Germany
Prior art keywords
hard mask
diode
substrate
layer
schottky
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
DE102019116797.3A
Other languages
English (en)
Inventor
Sansaptak DASGUPTA
Marko Radosavljevic
Han Wui Then
Paul Fischer
Walid Hafez
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Intel Corp
Original Assignee
Intel Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Intel Corp filed Critical Intel Corp
Publication of DE102019116797A1 publication Critical patent/DE102019116797A1/de
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/8252—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using III-V technology
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/0203—Particular design considerations for integrated circuits
    • H01L27/0248—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection
    • H01L27/0251—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices
    • H01L27/0255—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices using diodes as protective elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/0203—Particular design considerations for integrated circuits
    • H01L27/0248—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection
    • H01L27/0251—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices
    • H01L27/0296—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices involving a specific disposition of the protective devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/06—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration
    • H01L27/0605—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits made of compound material, e.g. AIIIBV
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/06—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration
    • H01L27/0611—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region
    • H01L27/0617—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region comprising components of the field-effect type
    • H01L27/0629—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region comprising components of the field-effect type in combination with diodes, or resistors, or capacitors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0657—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape of the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0684—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/0843—Source or drain regions of field-effect devices
    • H01L29/0847—Source or drain regions of field-effect devices of field-effect transistors with insulated gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66083—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by variation of the electric current supplied or the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched, e.g. two-terminal devices
    • H01L29/6609—Diodes
    • H01L29/66143—Schottky diodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66083—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by variation of the electric current supplied or the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched, e.g. two-terminal devices
    • H01L29/66196—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by variation of the electric current supplied or the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched, e.g. two-terminal devices with an active layer made of a group 13/15 material
    • H01L29/66204—Diodes
    • H01L29/66212—Schottky diodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66446—Unipolar field-effect transistors with an active layer made of a group 13/15 material, e.g. group 13/15 velocity modulation transistor [VMT], group 13/15 negative resistance FET [NERFET]
    • H01L29/66462—Unipolar field-effect transistors with an active layer made of a group 13/15 material, e.g. group 13/15 velocity modulation transistor [VMT], group 13/15 negative resistance FET [NERFET] with a heterojunction interface channel or gate, e.g. HFET, HIGFET, SISFET, HJFET, HEMT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/778—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
    • H01L29/7786—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with direct single heterostructure, i.e. with wide bandgap layer formed on top of active layer, e.g. direct single heterostructure MIS-like HEMT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/861—Diodes
    • H01L29/872—Schottky diodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02455—Group 13/15 materials
    • H01L21/02458—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02538—Group 13/15 materials
    • H01L21/0254—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/02636—Selective deposition, e.g. simultaneous growth of mono- and non-monocrystalline semiconductor materials
    • H01L21/02647—Lateral overgrowth
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
    • H01L29/2003—Nitride compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
    • H01L29/201—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds including two or more compounds, e.g. alloys
    • H01L29/205—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds including two or more compounds, e.g. alloys in different semiconductor regions, e.g. heterojunctions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42356—Disposition, e.g. buried gate electrode
    • H01L29/4236—Disposition, e.g. buried gate electrode within a trench, e.g. trench gate electrode, groove gate electrode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/51—Insulating materials associated therewith
    • H01L29/517—Insulating materials associated therewith the insulating material comprising a metallic compound, e.g. metal oxide, metal silicate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/778—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

Es wird eine Diode offenbart. Die Diode enthält ein Halbleitersubstrat, eine über dem Substrat ausgebildete Hartmaske, vertikal orientierte Komponenten aus einem ersten Material bei Seiten der Hartmaske, und lateral orientierte Komponenten des ersten Materials auf der Hartmaske. Die lateral orientierten Komponenten sind in einer ersten Richtung und einer zweiten Richtung orientiert. Die Diode enthält auch ein zweites Material auf dem ersten Material. Das zweite Material bildet eine Schottky-Barriere.

Description

  • ERFINDUNGSGEBIET
  • Ausführungsformen der Offenbarung betreffen das Fabrizieren von Schottky-Dioden und insbesondere das Fabrizieren von Schottky-Dioden unter Verwendung eines lateralen epitaktischen Überwachsens.
  • ALLGEMEINER STAND DER TECHNIK
  • Einige herkömmliche Hochfrequenz(HF)-Systeme verwenden chipinterne ESD(Electrostatic Discharge)-Schutzschaltungen, um einen ESD-Schutz für eine Systemschaltungsanordnung bereitzustellen. Das Design von ESD-Schutzschaltungen für solche Systeme kann eine Herausforderung darstellen. ESD-Schutzschaltungen müssen Stromdichten- und Leckstromcharakteristika besitzen, die es ihnen ermöglichen, einen effektiven Schutz bereitzustellen. Insbesondere muss die ESD-Schutzschaltung die Kapazität besitzen, signifikante Strommengen als Reaktion auf ein ESD-Ereignis zu verarbeiten und während des normalen Betriebs einen niedrigen Sperrleckstrom aufzuweisen.
  • GaN-Transistoren sind vielversprechende Kandidaten zur Verwendung bei zukünftigen HF-Produkten wie etwa 5G-Produkten. Um für solche Produkte einen voll integrierten GaN-HF-Frontend zu ermöglichen, besteht eine Notwendigkeit für ESD-Schutzschaltungen, die Hochleistungs-Schottky-Dioden verwenden. Schottky-Dioden können jedoch einen größeren Leckstrom als einige andere Arten von Dioden aufweisen. Herkömmliche Ansätze für ein ESD-Schutzschaltungsdesign gehen Herausforderungen bezüglich Stromdichte und Sperrleckstrom nicht adäquat an.
  • Figurenliste
    • 1 ist eine Darstellung einer integrierten struktur aus MOSHEMT(Integrated Metal-Oxide-Semiconductor-High-Electron-Mobility-Transistor)-einem und GaN-Schottky-Diode einem gemäß einer Ausführungsform.
    • 2A-2F sind Darstellungen von Querschnittsansichten einer integrierten MOSHEMT- und Schottky-Barriere-Diodenstruktur während der Fabrikation gemäß einer Ausführungsform.
    • 3 veranschaulicht eine Recheneinrichtung gemäß einer Ausführungsform.
    • 4 veranschaulicht einen Interposer, der eine oder mehrere Ausführungsformen enthält.
  • BESCHREIBUNG DER AUSFÜHRUNGSFORMEN
  • Es werden Ansätze zum Fabrizieren von Schottky-Dioden unter Verwendung eines lateralen epitaktischen Überwachsens beschrieben. In der folgenden Beschreibung werden zahlreiche spezifische Details dargelegt, wie etwa spezifische Integrations- und Materialregime, um ein eingehendes Verständnis von Ausführungsformen der vorliegenden Offenbarung zu vermitteln. Es ist für einen Fachmann offensichtlich, dass Ausführungsformen der vorliegenden Offenbarung ohne diese spezifischen Details praktiziert werden können. In anderen Fällen werden wohlbekannte Merkmale, wie etwa integrierte Schaltungsdesignlayouts, nicht ausführlich beschrieben, um Ausführungsformen der vorliegenden Offenbarung nicht unnötig zu verbergen. Weiterhin ist zu verstehen, dass die in den Figuren gezeigten verschiedenen Ausführungsformen veranschaulichende Darstellungen sind und nicht notwendigerweise maßstabgetreu gezeichnet sind.
  • Bestimmte Terminologie kann ebenfalls in der folgenden Beschreibung lediglich zum Zweck der Bezugnahme verwendet werden und soll deshalb nicht beschränkend sein. Beispielsweise beziehen sich Ausdrücke wie etwa „oberer“, „unterer“, „über“ und „darunter“ auf Richtungen in den Zeichnungen, auf die Bezug genommen wird. Ausdrücke wie etwa „vorne“, „hinten“, „hinterer“ und „Seite“ beschreiben die Orientierung und/oder den Ort von Abschnitten der Komponente innerhalb eines stimmigen, aber willkürlichen Bezugsrahmens, was durch Bezugnahme auf den Text und die assoziierten Beschreibungen, die die erörterte Komponente beschreiben, klar gemacht wird. Eine derartige Terminologie kann die spezifisch oben erwähnten Wörter, Ableitungen davon und Wörter von ähnlicher Bedeutung beinhalten.
  • Bei einer Ausführungsform erfolgt eine Co-Integration von GaN-Transistoren und Schottky-Dioden in dem gleichen Die unter Verwendung eines Wiederaufwachsens von epitaktischem Material in einer einzelnen Operation zum Ausbilden von Schottky-Dioden-Komponenten und Transistor-Source- und Drain-Komponenten einer co-integrierten Halbleiterstruktur. Ausführungsformen nutzen als Teil der Fabrikation einer Schottky-Diode das Wiederaufwachsen von hoch dotiertem Material zum Ausbilden einer Schicht aus Material, über der eine Schottky-Barriere ausgebildet wird. Die hoch dotierte Materialschicht wird während epitaktischen Source-Drain-Wiederaufwachsoperationen für einen co-integrierten Transistor ausgebildet. Ausführungsformen nutzen ein laterales Überwachsen des hoch dotierten Materials, um eine hoch dotierte Materialschicht, die eine geringe Defektdichte besitzt, unter der Schottky-Barriere auszubilden. Diese Materialcharakteristika werden zum Fabrizieren von Schottky-Dioden verwendet, die eine hohe Stromdichte liefern können. Außerdem reduziert die geringe Defektdichte den vertikalen Sperrleckvorstrom. Bei Ausführungsformen wird das hoch dotierte Material in einer einzigen Operation ohne zusätzliches Wiederaufwachsen ausgebildet.
  • 1 ist eine Darstellung eines Querschnitts einer integrierten MOSHEMT- und GaN-Schottky-Diodenhalbleiterstruktur gemäß einer Ausführungsform. Bei einer Ausführungsform wird ein epitaktisches Wiederaufwachsen in einer einzelnen Operation verwendet, um Dünnfilme als Teil des Strukturierens von Transistor-Source- und Draingebieten und Schottky-Dioden-Kathodenkomponenten der co-integrierten Halbleiterstruktur auszubilden. Der Prozess führt zu einer Schottky-Diode, die eine hohe Stromdichte liefert und einen niedrigen Sperrleckvorstrom aufweist.
  • 1 zeigt eine Schottky-Diode 100A, die ein Substrat 101, eine epitaktische Schicht 103, ein erstes Kathodengebiet 105, ein zweites Kathodengebiet 107, einen Halbleiter 109, eine Polarisationsschicht 111, eine Isolatorschicht 113, ein hoch dotiertes Halbleitermaterial 115 mit niedriger Defektdichte, eine unbeabsichtigt dotierte Schicht 117, eine Schottky-Barrieren-Schicht 119, einen Isolator 121, einen ersten Kathodengebietkontakt 123, einen zweiten Kathodengebietkontakt 125, Schottky-Metall 127 und einen Isolator 129 enthält. Außerdem zeigt 1 einen Transistor 100B, der zusätzlich zu den Strukturen, die er sich mit der integrierten Schottky-Diode 100A teilt, einen Sourcekontakt 131, eine Source 133, ein High-k-Material 135, einen Gatekontakt 137, ein Gate 139, einen Isolator 141 (Hartmaske), einen Drainkontakt 143 und einen Drain 145 enthält.
  • Unter Bezugnahme auf 1 enthält die Schottky-Diode 100A das Halbleitermaterial 115, das hoch dotiert ist und eine geringe Defektdichte besitzt. Die geringe Defektdichte des Halbleitermaterials 115 ermöglicht der Schottky-Diode 100A, Strom mit einer höheren Dichte zu liefern, als unter Verwendung von Materialien geliefert werden könnte, die eine höhere Defektdichte besitzen. Bei einer Ausführungsform wird das Halbleitermaterial 115 aus hoch dotiertem GaN ausgebildet. Bei einer Ausführungsform wird Halbleitermaterial 115 während der Ausbildung der Source 133, des Drains 145, des ersten Kathodengebiets 105 und des zweiten Kathodengebiets 107 ausgebildet. Das Material, das in dem ersten Kathodengebiet 105 und dem zweiten Kathodengebiet 107 der Halbleiterstruktur 100 aufgewachsen wird, akkumuliert in jenen Gebieten und steigt entlang den Seitenwänden des Stapels von Materialien der Halbleiterstruktur 100 vertikal an, die die Halbleiterschicht 109, die Polarisationsschicht 111, die Hartmaskenschicht 113 und Teile der epitaktischen Schicht 103 enthält. Bei einer Ausführungsform erstreckt sich das Halbleitermaterial 115 schließlich über die Hartmaske 113. Danach werden bei einer Ausführungsform Prozessbedingungen verstellt, um das laterale Aufwachsen des Halbleitermaterials zu fördern. Das akkumulierende Material bewegt sich dann lateral von den Seiten der Hartmaske 113, bis die obere Oberfläche der Hartmaske 113 bedeckt ist. Die Weise, wie das laterale Wiederaufwachsen des epitaktischen Materials verwendet wird, um das hoch dotierte Halbleitermaterial 115 mit geringer Defektdichte auszubilden, wird hier unter Bezugnahme auf die 2A-2E erörtert.
  • Die Hartmaskenschicht 113 trennt die Materialschichten, die sich über der Hartmaskenschicht 113 befinden, von den Defekten des Substrats 101, das sich unter der Hartmaskenschicht 113 befindet. Beispielsweise werden Defekte des Substrats 101 von dem Substrat 101 nach oben durch die GaN-Epitaxialschicht 103, die Halbleiterschicht 109 und die Polarisationsschicht 111 projiziert. Jedoch besitzt die Hartmaskenschicht 113 eine physikalische Struktur, die von den Defekten nicht durchdrungen werden kann. Somit wird die Aufwärtsprojektion der Defekte durch die Hartmaskenschicht 113 gestoppt. Es versteht sich, dass bei einer Ausführungsform das Material, das sich über der Hartmaskenschicht 113 befindet, wie etwa der hoch dotierte Halbleiter 115 mit geringer Defektdichte, die unabsichtlich dotierte Schicht 117 und die Schottky-Barriere-Schicht 119, durch die defektblockierende Nützlichkeit der Hartmaskenschicht 113 geschützt werden.
  • In Betrieb wird die Schottky-Diode 100A beim Auftreten eines ESD-Ereignisses in Durchlassrichtung vorgespannt und leitet den ESD-Strom zu Masse. Auf diese Weise wird verhindert, dass der Strom eine Schaltungsanordnung wie etwa die HF-Bauelement-Frontend-Schaltungsanordnung, die Transistoren wie etwa den Transistor 100B enthalten kann (der sich an dem Frontend einer assoziierten HF-Einrichtung befinden kann) beschädigt. Bei einer Ausführungsform ist die Stromdichte des Stroms, der in der Schottky-Diode 100A fließt, hoch, weil das Material, das unter der Schottky-Barriere ausgebildet ist, hoch dotiert ist, wodurch die Schottky-Diode 100A eine robuste Stromverarbeitungskapazität erhält. Wenn die Schottky-Diode 100A in Sperrrichtung vorgespannt wird, weil das Material, das unter der Schottky-Barriere ausgebildet ist, geringe Defekte aufweist, ist außerdem das Sperrstromleck niedrig und ein Sperrstromschutz ist maximal.
  • Bei einer Ausführungsform kann das Substrat 101 aus Silizium ausgebildet werden. Bei anderen Ausführungsformen kann das Substrat 101 aus anderen Materialien ausgebildet werden. Bei einer Ausführungsform kann die Epitaxialschicht 103 aus GaN ausgebildet werden. Bei anderen Ausführungsformen kann die Epitaxialschicht 103 aus anderen Materialien ausgebildet werden. Bei einer Ausführungsform können die erste Kathode 105 und die zweite Kathode 107 aus InGaN ausgebildet werden. Bei anderen Ausführungsformen können die erste Kathode 105 und die zweite Kathode 107 aus anderen Materialien ausgebildet werden. Bei einer Ausführungsform kann der Halbleiter 109 aus einem A1N ausgebildet werden. Bei anderen Ausführungsformen kann der Halbleiter 109 aus anderen Materialien ausgebildet werden. Bei einer Ausführungsform kann die Polarisationsschicht 111 aus AlInN ausgebildet werden. Bei anderen Ausführungsformen kann die Polarisationsschicht 111 aus anderen Materialien ausgebildet werden. Bei einer Ausführungsform kann die Hartmaskenschicht 113 aus Nitrid ausgebildet werden. Bei anderen Ausführungsformen kann die Hartmaskenschicht 113 aus anderen Materialien ausgebildet werden. Bei einer Ausführungsform kann die hochdotierte Halbleiterschicht 115 mit geringer Defektdichte aus InGaN ausgebildet werden. Bei anderen Ausführungsformen kann die hoch dotierte Halbleiterschicht 115 mit geringer Defektdichte aus anderen Materialien ausgebildet werden. Bei einer Ausführungsform kann der unbeabsichtigt dotierte Halbleiter 117 aus GaN ausgebildet werden. Bei anderen Ausführungsformen kann der unbeabsichtigt dotierte Halbleiter 117 aus anderen Materialien ausgebildet werden. Bei einer Ausführungsform kann die Schottky-Barriere-Schicht 119 aus AlGaN oder aus AlInN ausgebildet werden. Bei anderen Ausführungsformen kann die Schottky-Barriere-Schicht 119 aus anderen Materialien ausgebildet werden. Bei einer Ausführungsform kann der Isolator 121 aus einem Oxid ausgebildet werden. Bei anderen Ausführungsformen kann der Isolator 121 aus anderen Materialien ausgebildet werden. Bei einer Ausführungsform kann der erste Kathodenkontakt 123 aus Ti, Al oder W ausgebildet werden. Bei anderen Ausführungsformen kann der erste Kathodenkontakt 123 aus anderen Materialien ausgebildet werden. Bei einer Ausführungsform kann der zweite Kathodenkontakt 125 aus Ti, Al oder W ausgebildet werden. Bei anderen Ausführungsformen kann der zweite Kathodenkontakt 125 aus anderen Materialien ausgebildet werden. Bei anderen Ausführungsformen kann das Schottky-Metall 127 aus Nickel, Platin oder Titannitrid ausgebildet werden. Bei anderen Ausführungsformen kann das Schottky-Metall 127 aus anderen Materialien ausgebildet werden. Bei einer Ausführungsform kann der Isolator 129 aus einem Oxid ausgebildet werden. Bei anderen Ausführungsformen kann der Isolator 129 aus anderen Materialien ausgebildet werden. Bei einer Ausführungsform kann die Source 133 aus InGaN ausgebildet werden. Bei anderen Ausführungsformen kann die Source 133 aus anderen Materialien ausgebildet werden. Bei einer Ausführungsform kann der Sourcekontakt 131 aus Ti, Al oder W ausgebildet werden. Bei anderen Ausführungsformen kann der Sourcekontakt 131 aus anderen Materialien ausgebildet werden. Bei einer Ausführungsform kann der Drain 145 aus InGaN ausgebildet werden. Bei anderen Ausführungsformen kann der Drain 145 aus anderen Materialien ausgebildet werden. Bei einer Ausführungsform kann der Drainkontakt 143 aus Ti, Al oder W ausgebildet werden. Bei anderen Ausführungsformen kann der Drainkontakt 143 aus einem anderen Material ausgebildet werden. Bei einer Ausführungsform kann das Gate 139 aus Nickel, Platin oder Titannitrid ausgebildet werden. Bei anderen Ausführungsformen kann das Gate 139 aus anderen Materialien ausgebildet werden. Bei einer Ausführungsform kann der Gatekontakt 137 aus Ti, Al oder W ausgebildet werden. Bei anderen Ausführungsformen kann der Gatekontakt 137 aus einem anderen Material ausgebildet werden. Bei einer Ausführungsform kann das High-k-Material 135 unter anderem Hafniumoxid enthalten. Bei anderen Ausführungsformen kann das High-k-Material andere Materialien enthalten. Bei einer Ausführungsform kann die hohe Hartmaske 141 aus Polysilizium oder Siliziumdioxid ausgebildet werden. Bei anderen Ausführungsformen kann die hohe Hartmaske 141 aus anderen Materialien ausgebildet werden.
  • Zu Vorteilen von Ausführungsformen zählen die Ausbildung sowohl einer hoch dotierten Halbleiterschicht 115 mit geringer Defektdichte unter eine Schottky-Barriere-Schicht 119 und der Schottky-Barriere-Schicht 119 selbst während einer Operation zum Ausbilden der Source und des Drains eines co-integrierten Transistors 100B. Somit werden mehrere Operationen zum Ausbilden dieser Strukturen vermieden. Wie oben erörtert, kann bei einer Ausführungsform der Ausbildung der hoch dotierten Halbleiterschicht 115 mit geringer Defektdichte unter Verwendung von lateralen Überwachsungstechniken bewerkstelligt werden. Bei einer Ausführungsform wird die hoch dotierte Halbleiterschicht 115 mit geringer Defektdichte aus qualitativ hochwertigem Material ausgebildet, das eine geringe Defektdichte besitzt. Außerdem trägt die Orientierung des lateralen Überwachsens bei einer Ausführungsform zu der geringen Defektdichte der hoch dotierten Halbleiterschicht 115 mit geringer Defektdichte bei. Zudem schützt, wie oben beschrieben, die Hartmaske 113 die hoch dotierte Halbleiterschicht 115 mit geringer Defektdichte vor Defekten, die von dem Substrat 103 projiziert werden. Die hoch dotierte Halbleiterschicht 115 mit geringer Defektdichte führt zu einer Schottky-Diode, die eine hohe Stromdichte liefert und einen geringen Sperrleckvorstrom aufweist.
  • Die 2A-2F sind Darstellungen von Querschnittsansichten einer Halbleiterstruktur 200 während eines Fabrikationsprozesses für eine Schottky-Barriere-Diode, die ein laterales Überwachsen verwendet. Unter Bezugnahme auf 2A wird nach mehreren Operationen ein Querschnitt der Halbleiterstruktur 200 ausgebildet, der das Substrat 201, die Epitaxialschicht 203, die Halbleiterschicht 205, die Polarisationsschicht 207, die kurze Hartmaske 209, die hohe Hartmaske 211, das Oxid 213, den Halbleiter 215, die Polarisationsschicht 217 und die kurze Hartmaske 219 enthält. Bei einer Ausführungsform ist der Querschnitt von 2A eine Darstellung des Aussehens der Halbleiterstruktur 200, vor epitaktischen Source-/Drain-Wiederaufwachsoperationen. Bei einer Ausführungsform wird im Gegensatz zu herkömmlichen Maskierungsansätzen, die epitaktische Source-/Drain-Wiederaufwachsprozesse auf Basis eines epitaktischen Gebietsausätzens und Undercuts verwenden, eine hohe Hartmaske 211 für epitaktisches Wiederaufwachsen verwendet. Bei einer Ausführungsform wird eine hohe (zum Beispiel größer als 150 nm) Hartmaske 211 für epitaktisches Source-Drain-Wiederaufwachsen in dem Transistorgebiet ausgebildet. Zudem wird eine kurze (z.B. etwa 20-30 nm) Hartmaske 209 für epitaktisches Wiederaufwachsen in dem Schottky-Dioden-Gebiet ausgebildet. Bei anderen Ausführungsformen können Hartmasken mit anderen Höhen verwendet werden. Bei einer Ausführungsform kann die Tiefe des epitaktischen Undercuts (EUC) sowohl in dem Transistor als auch dem Schottky-Dioden-Gebiet die gleiche sein.
  • Unter Bezugnahme auf 2B wird nach einer oder mehreren Operationen, die zu dem Querschnitt der Halbleiterstruktur 200, die in 2A gezeigt ist, führen, eine epitaktische Source-Drain-Aufwachsoperation durchgeführt. Bei einer Ausführungsform kann die epitaktische Source-Drain-Aufwachsoperation durch Laden des Wafers in einen Epitaxiereaktor für die epitaktische Source-Drain-Aufwachsoperation geladen werden. Bei anderen Ausführungsformen kann die epitaktische Aufwachsoperation auf beliebige andere geeignete Weise des Durchführens der epitaktischen Aufwachsoperation durchgeführt werden. Bei einer Ausführungsform ist der erste Dünnfilm, der aufgewachsen wird, ein hoch dotierter n+-InGaN-Film 221. Bei einer Ausführungsform ist der hoch dotierte n+-InGaN-Film 221 mit Si dotiert. Bei anderen Ausführungsformen kann der n+-InGaN-Film 221 mit anderen Materialien dotiert sein. Weil die Hartmaske 209 für das Schottky-Gebiet flach ist, wächst der n+-InGaN-Film 221 anfänglich vertikal entlang den Seitenwänden der Hartmaske 209 und erstreckt sich schließlich vertikal über die Oberseite der Hartmaske 209. Der n+-InGaN-Film 221 wächst dann lateral 223 entlang der oberen Oberfläche der Hartmaske 209 von beiden Seiten und bedeckt schließlich vollständig die obere Oberfläche der Hartmaske 209. Der InGaN-Kristall, der entlang den Seitenwänden der Hartmaske 209 wächst, ist ein qualitativ hochwertiger InGaN-Kristall, der eine geringe Defektdichte besitzt. Dieser gleiche qualitativ hochwertige InGaN-Kristall mit geringer Defektdichte überwächst lateral das flache Hartmaskengebiet 209. Die epitaktische Aufwachsoperation hilft, die Defekte des Substrats von kritischen Gebieten der Schottky-Diode 200A zu entkoppeln, da das Überwachsen über der flachen Hartmaske 209 vor den Defekten geschützt ist, die von dem Substrat 201 durch die flache Hartmaske 209 projiziert werden. Weil der Schottky-Diode-Sperrleckstrom direkt proportional zu der Defektdichte ist, ist die Schottky-Diode 200A somit bei Ausführungsformen in der Lage, einen geringen Sperrleckstrom zu liefern. Auf diese Weise wird die Herausforderung, eine geringe Defektdichte zu erzielen, die hierin beschrieben wird, angegangen.
  • Unter Bezugnahme auf 2C wird nach einer oder mehreren Operationen, die zu dem in 2 gezeigten Querschnitt führen, der n+-InGaN-Film 223, der lateral entlang der oberen Oberfläche der Hartmaske 209 aufgewachsen wird, durch Konfigurieren von Prozessbedingungen, um ein laterales Überwachsen der oberen Oberfläche der Hartmaske 209 im Gegensatz zu vertikalem Aufwachsen zu fördern, länger aufgewachsen. Bei einer Ausführungsform führt dieser Prozess zu der Vereinigung des Überwachsens des n+-InGaN-Films 223 auf der oberen Oberfläche der Hartmaske 209 in dem Schottky-Dioden-Gebiet 200A.
  • Unter Bezugnahme auf 2D wird nach einer oder mehreren Operationen, die zu dem Querschnitt der in 2C gezeigten Halbleiterstruktur 200 führen, eine dünne Schicht aus undotiertem GaN 225 aufgewachsen. Bei einer Ausführungsform kann die dünne Schicht aus undotiertem GaN 225 eine Dicke von etwa 20-30 nm besitzen. Bei anderen Ausführungsformen kann die dünne Schicht aus undotiertem GaN 225 andere Dicken aufweisen. Unter Bezugnahme auf 2E wird nach einer oder mehreren Operationen, die zu dem Querschnitt der in 2D gezeigten Halbleiterstruktur 200 führen, ein Material 227, das zum Setzen der Schottky-Barriere für die Schottky-Diode gewählt ist, über der dünnen Schicht aus undotiertem GaN 225 aufgewachsen. Bei einer Ausführungsform kann das Material 227, das zum Setzen der Schottky-Barriere gewählt ist, eine dünne Schicht aus AlGaN (30%) ~ 1 eV-Barriere mit 10 nm Dicke enthalten. Bei anderen Ausführungsformen können andere Materialien, die andere Dicken besitzen, für das Material zum Setzen der Schottky-Barriere verwendet werden.
  • Unter Bezugnahme auf 2F werden, nachdem eine oder mehrere Operationen, die zu einem Querschnitt der Halbleiterstruktur 200 wie in 2E gezeigt ist, führen (nachdem das epitaktische Aufwachsen abgeschlossen ist), die unterschiedlich hohen Bereiche der Halbleiterstruktur 200 planarisiert. Danach werden ein Gate für das MOS-HEMT-Bauelement 229, ein Schottky-Kontakt 231 für die Diode und ohmsche Metallkontakte 233 und 236 zu dem Source-235- und dem Drain-237-Gebiet des MOS-HEMT-Bauelements 200B ausgebildet. Bei einer Ausführungsform wird ein Trockenätzen verwendet, um das undotierte GaN 225 und die AlGaN-227-Schichten auszuätzen, um einen Raum für ohmsche Metallkontakte in dem Schottky-Dioden-Gebiet vor der Abscheidung von ohmschen Metallen auszubilden.
  • Umsetzungen von Ausführungsformen der Erfindung können auf einem Substrat, wie einem Halbleitersubstrat, ausgebildet oder ausgeführt werden. Bei einer Umsetzung kann das Halbleitersubstrat ein kristallines Substrat sein, das unter Verwendung eines Volumensiliziums oder einer Silizium-auf-Isolator-Teilstruktur ausgebildet wird. Bei anderen Umsetzungen kann das Halbleitersubstrat unter Verwendung alternativer Materialien ausgebildet werden, die mit Silizium kombiniert oder nicht kombiniert sein können, die unter anderem Germanium, Indiumantimonid, Bleitellurid, Indiumarsenid, Indiumphosphid, Galliumarsenid, Indiumgalliumarsenid, Galliumantimonid oder andere Kombinationen aus Gruppe-III-V- oder Gruppe-IV-Materialien enthalten. Obwohl hier einige wenige Beispiele von Materialien, aus denen das Substrat ausgebildet werden kann, beschrieben werden, fällt jedes Material, das als eine Grundlage dienen kann, auf dem ein Halbleiterbauelement aufgebaut werden kann, in den Gedanken und Schutzbereich der vorliegenden Erfindung.
  • Mehrere Transistoren, wie etwa Metalloxidhalbleiter-Feldeffekttransistoren (MOSFET oder einfach MOS-Transistoren), können auf dem Substrat fabriziert werden. Bei verschiedenen Umsetzungen der Erfindung können MOS-Transistoren planare Transistoren, nichtplanare Transistoren oder eine Kombination aus beiden sein. Zu nichtplanaren Transistoren zählen FinFET-Transistoren, wie etwa Double-Gate-Transistoren und Tri-Gate-Transistoren, und Wrap-Around- oder All-Around-Gate-Transistoren, wie etwa Nanoribbon- und Nanodraht-Transistoren. Obwohl die hierin beschriebenen Umsetzungen möglicherweise nur planare Transistoren veranschaulichen, sei angemerkt, dass die Erfindung auch unter Verwendung von nichtplanaren Transistoren ausgeführt werden kann.
  • Jeder MOS-Transistor enthält einen aus mindestens zwei Schichten, einer Gatedielektrikumsschicht und einer Gateelektrodenschicht, ausgebildeten Gatestapel. Die Gatedielektrikumsschicht kann eine Schicht oder einen Stapel von Schichten enthalten. Die eine oder die mehreren Schichten können Siliziumoxid, Siliziumdioxid (SiO2) und/oder ein dielektrisches High-k-Material enthalten. Das dielektrische High-k-Material kann Elemente wie etwa Hafnium, Silizium, Sauerstoff, Titan, Tantal, Lanthan, Aluminium, Zirkon, Barium, Strontium, Yttrium, Blei, Scandium, Niob und Zink enthalten. Zu Beispielen für High-k-Materialien, die in der dielektrischen Gateschicht verwendet werden können, zählen unter anderem Hafniumoxid, Hafniumsiliziumoxid, Lanthanoxid, Lanthanaluminiumoxid, Zirkonoxid, Zirkonsiliziumoxid, Tantaloxid, Titanoxid, Bariumstrontiumtitanoxid, Bariumtitanoxid, Strontiumtitanoxid, Yttriumoxid, Aluminiumoxid, Bleiscadiumtantaloxid und Bleizinkniobat. Bei einigen Ausführungsformen kann ein Temperungsprozess an der dielektrischen Gateschicht ausgeführt werden, um ihre Qualität zu verbessern, wenn ein High-k-Material verwendet wird.
  • Die Gateelektrodenschicht wird auf der dielektrischen Gateschicht ausgebildet und kann aus mindestens einem Metall mit einer Austrittsarbeit vom P-Typ oder einem Metall mit einer Austrittsarbeit vom N-Typ bestehen, je nachdem, ob der Transistor ein PMOS- oder ein NMOS-Transistor sein soll. Bei einigen Umsetzungen kann die Gateelektrodenschicht auf einem Stapel aus zwei oder mehr Metallschichten bestehen, wobei eine oder mehrere Metallschichten Austrittsarbeit-Metallschichten sind und mindestens eine Metallschicht eine Füllmetallschicht ist.
  • Für einen PMOS-Transistor zählen zu Metallen, die für die Gateelektrode verwendet werden können, unter anderem Ruthenium, Palladium, Platin, Kobalt, Nickel und leitfähige Metalloxide, z.B. Rutheniumoxid. Eine Metallschicht vom P-Typ wird die Ausbildung einer PMOS-Gateelektrode mit einer Austrittsarbeit ermöglichen, die zwischen etwa 4,9 eV und etwa 5,2 eV liegt. Bei einem NMOS-Transistor zählen zu Metallen, die für die Gateelektrode verwendet werden können, unter anderem Hafnium, Zirkonium, Titan, Tantal, Aluminium, Legierungen dieser Metalle und Carbide dieser Metalle wie etwa Hafniumcarbid, Zirkoniumcarbid, Titancarbid, Tantalcarbid und Aluminiumcarbid. Eine Metallschicht vom N-Typ wird die Ausbildung einer NMOS-Gateelektrode mit einer Austrittsarbeit ermöglichen, die zwischen etwa 3,9 eV und etwa 4,2 eV liegt.
  • Bei einigen Umsetzungen kann die Gateelektrode aus einer „U“-förmigen Struktur bestehen, die einen unteren Abschnitt im Wesentlichen parallel zu der Oberfläche des Substrats und zwei Seitenwandabschnitte, die im Wesentlichen senkrecht zu der oberen Oberfläche des Substrats verlaufen, enthält. Bei einer anderen Umsetzung kann mindestens eine der Metallschichten, die die Gateelektrode bilden, einfach eine planare Schicht sein, die im Wesentlichen parallel zu der oberen Oberfläche des Substrats verläuft und keine Seitenwandabschnitte im Wesentlichen senkrecht zu der oberen Oberfläche des Substrats enthält. Bei weiteren Umsetzungen der Erfindung kann die Gateelektrode aus einer Kombination aus U-förmigen Strukturen und planaren, nicht-U-förmigen Strukturen bestehen. Beispielsweise kann die Gateelektrode aus einer oder mehreren U-förmigen Metallschichten bestehen, die auf einer oder mehreren planaren, nicht-U-förmigen Schichten ausgebildet sind.
  • Bei einigen Umsetzungen der Erfindung kann ein Paar von Seitenwandabstandshaltern auf gegenüberliegenden Seiten des Gatestapels, die den Gatestapel zusammenhalten, ausgebildet sein. Die Seitenwandabtandshalter können aus einem Material wie etwa Siliziumnitrid, Siliziumoxid, Siliziumcarbid, mit Kohlenstoff dotiertem Siliziumnitrid und Siliziumoxynitrid ausgebildet sein. Prozesse zum Ausbilden von Seitenwandabstandshaltern sind in der Technik gut bekannt und beinhalten allgemein Abscheidungs- und Ätzprozessschritte. Bei einer alternativen Umsetzung können mehrere Abstandshalterpaare verwendet werden, beispielsweise können zwei Paare, drei Paare oder vier Paare von Seitenwandabstandshaltern auf gegenüberliegenden Seiten des Gatestapels ausgebildet sein.
  • Wie in der Technik gut bekannt ist, werden Source- und Draingebiete innerhalb des Substrats bei dem Gatestapel jedes MOS-Transistors ausgebildet. Die Source- und Draingebiete werden im Allgemeinen entweder unter Verwendung eines Implantierungs-/Diffusionsprozesses oder eines Ätz-/Abscheidungsprozesses ausgebildet. In dem ersteren Prozess können Dotierstoffe wie etwa Bor, Aluminium, Antimon, Phosphor oder Arsen in das Substrat ionenimplantiert werden, um die Source- und Draingebiete auszubilden. Ein Temperungsprozess, der die Dotierstoffe aktiviert und bewirkt, dass sie weiter in das Substrat diffundieren, folgt typischerweise auf den Ionenimplantierungsprozess. Im letzteren Prozess kann das Substrat zuerst geätzt werden, um Ausnehmungen an den Orten der Source- und Draingebiete auszubilden. Ein epitaktischer Abscheidungsprozess kann dann ausgeführt werden, um die Ausnehmungen mit Material zu füllen, das zum Fabrizieren der Source- und Draingebiete verwendet wird. Bei einigen Umsetzungen können die Source- und Draingebiete unter Verwendung einer Siliziumlegierung wie etwa Siliziumgermanium oder Siliziumcarbid fabriziert werden. Bei einigen Umsetzungen kann das epitaktisch abgeschiedene Silizium in situ mit Dotierstoffen wie etwa Bor, Arsen oder Phosphor dotiert werden. Bei weiteren Ausführungsformen können die Source- und Draingebiete unter Verwendung einer oder mehrerer alternativer Halbleitermaterialien wie etwa Germanium oder einem Gruppe-III-V-Material oder einer Legierung ausgebildet werden. Bei weiteren Ausführungsformen können eine oder mehrere Schichten aus Metall und/oder Metalllegierungen verwendet werden, um die Source- und Draingebiete auszubilden.
  • Eine oder mehrere Zwischenschichtdielektrika (ILD) werden über den MOS-Transistor abgeschieden. Die ILD-Schichten können unter Verwendung von wegen ihrer Anwendbarkeit in integrierten Schaltungsstrukturen bekannten dielektrischen Materialien, wie etwa dielektrischen Low-k-Materialien ausgebildet werden. Zu Beispielen für dielektrische Materialien, die verwendet werden können, zählen unter anderem Siliziumdioxid (SiO2), kohlenstoffdotiertes Oxid (CDO), Siliziumnitrid, organische Polymere wie etwa Perfluorcyclobutan oder Polytetrafluorethylen, Fluorsilikatglas (FSG) und Organosilikate wie etwa Silsesquioxan, Siloxan oder Organosilikatglas. Die ILD-Schichten können Poren oder Luftspalte enthalten, um ihre Dielektrizitätskonstante weiter zu reduzieren.
  • 3 veranschaulicht eine Recheneinrichtung 300 gemäß einer Umsetzung der Erfindung. Die Recheneinrichtung 300 beherbergt eine Platine 302. Die Platine 302 kann eine Anzahl von Komponenten enthalten, einschließlich unter anderem einen Prozessor 304 und mindestens einen Kommunikationschip 306. Der Prozessor 304 ist physisch und elektrisch an die Platine 302 gekoppelt. Bei einigen Umsetzungen ist der mindestens eine Kommunikationschip 306 ebenfalls physisch und elektrisch an die Platine 302 gekoppelt. Bei weiteren Umsetzungen ist der Kommunikationschip 306 Teil des Prozessors 304.
  • Je nach ihren Anwendungen kann die Recheneinrichtung 300 andere Komponenten enthalten, die physisch und elektrisch an die Platine 302 gekoppelt oder nicht gekoppelt sein können. Zu diesen anderen Komponenten zählen unter anderem ein flüchtiger Speicher (z.B. DRAM), ein nichtflüchtiger Speicher (z.B. ROM), ein Flash-Speicher, ein Grafikprozessor, ein digitaler Signalprozessor, ein Kryptoprozessor, ein Chipsatz, eine Antenne, ein Display, ein Touchscreen-Display, ein Touchscreen-Controller, eine Batterie, ein Audio-Codec, ein Video-Codec, ein Leistungsverstärker, eine GPS(Global Positioning System)-Einrichtung, ein Kompass, ein Beschleunigungsmesser, ein Gyroskop, ein Lautsprecher, eine Kamera und eine Massenablageeinrichtung (wie etwa ein Festplattenlaufwerk, eine CD (Compact Disk), eine DVD (Digital Versatile Disk) und so weiter).
  • Der Kommunikationschip 306 ermöglicht Drahtloshommunikationen für den Transfer von Daten zu und von der Recheneinrichtung 300. Der Ausdruck „drahtlos“ und seine Ableitungen können verwendet werden, um Schaltungen, Bauelemente, Systeme, Verfahren, Techniken, Kommunikationskanäle usw. zu beschreiben, die Daten durch die Verwendung von modulierter elektromagnetischer Strahlung durch ein nicht-festes Medium kommunizieren können. Der Ausdruck impliziert nicht, dass die assoziierten Einrichtungen keine Drähte enthalten, obwohl dies bei einigen Ausführungsformen möglicherweise nicht der Fall ist. Der Kommunikationschip 306 kann beliebige einer Anzahl von Funkstandards oder -protokollen umsetzen, einschließlich unter anderem Wi-Fi (Familie IEEE 802.11), WiMAX (Familie IEEE 802.16), IEEE 802.20, LTE (Long Term Evolution), Ev-DO, HSPA+, HSDPA+, HSUPA+, EDGE, GSM, GPRS, CDMA, TDMA, DECT, Bluetooth, Ableitungen davon sowie beliebige andere Funkprotokolle, die als 3G, 4G, 5G und darüber hinaus bezeichnet werden. Die Recheneinrichtung 300 kann mehrere Kommunikationschips 306 enthalten. Beispielsweise kann ein erster Kommunikationschip 306 Drahtloskommunikationen mit kürzerer Reichweite wie etwa Wi-Fi und Bluetooth gewidmet sein, und ein zweiter Kommunikationschip 306 kann Drahtloskommunikationen mit größerer Reichweite wie etwa GPS, EDGE, GPRS, CDMA, WiMAX, LTE, Ev-DO und anderen gewidmet sein.
  • Der Prozessor 304 der Recheneinrichtung 300 enthält einen in den Prozessor 304 gekapselten integrierten Schaltungsdie. Bei einigen Umsetzungen der Erfindung enthält der integrierte Schaltungsdie des Prozessors ein oder mehrere Bauelemente, wie etwa gemäß Umsetzungen der Erfindung gebaute MOS-FET-Transistoren. Der Ausdruck „Prozessor“ kann sich auf ein beliebiges Bauelement oder einen beliebigen Abschnitt eines Bauelements beziehen, das oder der elektronische Daten von Registern und/oder einem Speicher verarbeitet, um diese elektronischen Daten in andere elektronische Daten umzuwandeln, die im Register und/oder einem Speicher gespeichert werden können.
  • Auch der Kommunikationschip 306 enthält einen in den Kommunikationschip 306 gekapselten integrierten Schaltungsdie. Gemäß einer anderen Umsetzung der Erfindung enthält der integrierte Schaltungsdie des Kommunikationschips ein oder mehrere Bauelemente, wie etwa gemäß Umsetzungen der Erfindung gebaute MOSFET-Transistoren.
  • Bei weiteren Umsetzungen kann eine andere, innerhalb der Recheneinrichtung 300 beherbergte Komponente einen integrierten Schaltungsdie enthalten, der ein oder mehrere Bauelemente wie etwa gemäß Umsetzungen der Erfindung gebaute MOSFET-Transistoren enthält.
  • Bei verschiedenen Umsetzungen kann die Recheneinrichtung 300 ein Laptop, ein Netbook, ein Notebook, ein Ultrabook, ein Smartphone, ein Tablet, ein Personal Digital Assistant (PDA), ein ultramobiler PC, ein Mobiltelefon, ein Desktopcomputer, ein Server, ein Drucker, ein Scanner, ein Monitor, eine Set-Top-Box, eine Unterhaltungssteuereinheit, eine Digitalkamera, ein tragbarer Musikplayer oder ein digitaler Videorekorder sein. Bei weiteren Umsetzungen kann es sich bei der Recheneinrichtung 300 um eine beliebige andere elektronische Einrichtung handeln, die Daten verarbeitet.
  • 4 veranschaulicht einen Interposer 400, der eine oder mehrere Ausführungsformen der Erfindung enthält. Der Interposer 400 ist ein dazwischenliegendes Substrat, das zum Überbrücken eines ersten Substrats 402 zu einem zweiten Substrat 404 verwendet wird. Das erste Substrat 402 kann beispielsweise ein integrierter Schaltungsdie sein. Das zweite Substrat 404 kann beispielsweise ein Speichermodul, eine Computermutterplatine oder ein anderer integrierter Schaltungsdie sein. Allgemein besteht der Zweck eines Interposers 400 darin, eine Verbindung zu einer breiteren Teilung aufzuspreizen oder eine Verbindung zu einer anderen Verbindung umzuleiten. Beispielsweise kann ein Interposer 400 einen integrierten Schaltungsdie an ein BGA (Ball Grid Array) 406 koppeln, das danach an das zweite Substrat 404 gekoppelt werden kann. Bei einigen Ausführungsformen sind das erste und zweite Substrat 402/404 an gegenüberliegenden Seiten des Interposers 400 angebracht. Bei anderen Ausführungsformen sind das erste und zweite Substrat 402/404 auf der gleichen Seite des Interposers 400 angebracht. Bei weiteren Ausführungsformen sind drei oder mehr Substrate über den Interposer 400 zusammengeschaltet.
  • Der Interposer 400 kann aus einem Epoxidharz, einem glasfaserverstärkten Epoxidharz, einem Keramikmaterial oder einem Polymermaterial wie etwa Polyimid ausgebildet werden. Bei weiteren Umsetzungen kann der Interposer aus alternativen starren oder flexiblen Materialien ausgebildet werden, die die gleichen oben zur Verwendung in einem Halbleitersubstrat beschriebenen Materialien beinhalten können, wie etwa Silizium, Germanium und andere Materialien der Gruppe III-V und Gruppe IV.
  • Der Interposer kann Metallzwischenverbindungen 408 und Vias 410 enthalten, einschließlich unter anderem Siliziumdurchkontaktierungen (TSVs - Through-Silicon Vias) 412. Der Interposer 400 kann weiterhin eingebettete Bauelemente 414 enthalten, einschließlich sowohl passive als auch aktive Bauelemente. Zu solchen Bauelementen zählen unter anderem Kondensatoren, Entkopplungskondensatoren, Widerstände, Induktoren, Schmelzsicherungen, Dioden, Transformatoren, Sensoren und ESD(Electrostatic Discharge)-Bauelemente. Komplexere Bauelemente wie etwa Hochfrequenz(HF)-Bauelemente, Leistungsverstärker, Leistungsmanagementbauelemente, Antennen, Arrays, Sensoren und MEMS-Bauelemente können ebenfalls auf dem Interposer 400 ausgebildet werden. Gemäß Ausführungsformen der Erfindung können Vorrichtungen oder Prozesse, die hierin offenbart werden, bei der Fabrikation des Interposers 400 verwendet werden.
  • Obwohl spezifische Ausführungsformen oben beschrieben worden sind, sollen diese Ausführungsformen nicht den Schutzbereich der vorliegenden Offenbarung beschränken, selbst wo nur eine einzelne Ausführungsform bezüglich eines bestimmten Merkmals beschrieben ist. Beispiele von in der Offenbarung bereitgestellten Merkmalen sollen veranschaulichend anstatt restriktiv sein, sofern nicht etwas anderes angegeben ist. Die obige Beschreibung soll solche Alternativen, Modifikationen und Äquivalente abdecken, wie sie sich dem Fachmann mit dem Vorteil der vorliegenden Offenbarung ergeben.
  • Der Schutzbereich der vorliegenden Offenbarung enthält jedes Merkmal oder jede Kombination von Merkmalen, die hierin offenbart sind (entweder explizit oder implizit) oder jede Verallgemeinerung davon, ob sie beliebige oder alle der hierin behandelten Probleme mildern oder nicht. Dementsprechend können neue Ansprüche während einer Anklage einer vorliegenden Anwendung (oder einer Anmeldung, die eine Priorität dazu beansprucht) zu einer beliebigen derartigen Kombination von Merkmalen formuliert werden. Insbesondere können unter Bezugnahme auf die beigefügten Ansprüche Merkmale von abhängigen Ansprüchen mit jenen der unabhängigen Ansprüche kombiniert werden und Merkmale von jeweiligen unabhängigen Ansprüchen können auf beliebige entsprechende Weise und nicht lediglich in den in den beigefügten Ansprüchen aufgezählten spezifischen Kombinationen kombiniert werden.
  • Die folgenden Beispiele betreffen weitere Ausführungsformen. Die verschiedenen Merkmale der verschiedenen Ausführungsformen können unterschiedlich mit einigen Merkmalen kombiniert werden, die enthalten sind, und anderen, die ausgeschlossen sind, um einer Vielzahl von verschiedenen Anwendungen zu entsprechen.
  • Ausführungsbeispiel 1: Eine Diode umfasst ein Halbleitersubstrat, eine über dem Substrat ausgebildete Hartmaske, vertikal orientiertte Komponenten aus einem ersten Material bei Seiten der Hartmaske, und lateral orientierte Komponenten des ersten Materials auf der Hartmaske. Die lateral orientierten Komponenten sind in einer ersten Richtung und einer zweiten Richtung orientiert. Ein zweites Material befindet sich auf dem ersten Material. Das zweite Material bildet eine Schottky-Barriere.
  • Ausführungsbeispiel 2: Die Diode von Ausführungsbeispiel 1, wobei die lateral orientierten Komponenten von einer ersten Seite der Hartmaske und einer zweiten Seite der Hartmaske gerichtet sind.
  • Ausführungsbeispiel 3: Die Diode von Ausführungsbeispiel 1, wobei die Hartmaske verhindert, dass Defekte von dem Substrat das erste Material erreichen.
  • Ausführungsbeispiel 4: Die Diode von Ausführungsbeispiel 1, wobei die Hartmaske ein Nitridmaterial enthält.
  • Ausführungsbeispiel 5: Die Diode von Ausführungsbeispiel 1, wobei sich eine Schicht aus Galliumnitrid auf dem Substrat und unter der Hartmaske befindet.
  • Ausführungsbeispiel 6: Die Diode von Ausführungsbeispiel 1, wobei ein Schottky-Metall über der Schottky-Barriere ausgebildet ist.
  • Ausführungsbeispiel 7: Die Diode von Ausführungsbeispiel 1, 2, 3, 4, 5 oder 6, wobei die Diode eine Schottky-Diode ist.
  • Ausführungsbeispiel 8: Ein Halbleiterbauelement umfasst einen Transistor und eine Diode. Die Diode umfasst ein Halbleitersubstrat, eine über dem Substrat ausgebildete Hartmaske, vertikal orientierte Komponenten aus einem ersten Material bei Seiten der Hartmaske, und lateral orientierte Komponenten des ersten Materials auf der Hartmaske. Die lateral orientierten Komponenten sind in einer ersten Richtung und einer zweiten Richtung orientiert. Ein zweites Material ist über dem ersten Material ausgebildet. Das zweite Material bildet eine Schottky-Barriere.
  • Ausführungsbeispiel 9: Das Halbleiterbauelement von Ausführungsbeispiel 8, wobei die lateral orientierten Komponenten von einer ersten Seite der Hartmaske und einer zweiten Seite der Hartmaske gerichtet sind.
  • Ausführungsbeispiel 10: Das Halbleiterbauelement von Ausführungsbeispiel 8, wobei die Hartmaske verhindert, dass Defekte von dem Substrat das erste Material erreichen.
  • Ausführungsbeispiel 11: Das Halbleiterbauelement von Ausführungsbeispiel 8, wobei die Hartmaske ein Nitridmaterial enthält.
  • Ausführungsbeispiel 12: Das Halbleiterbauelement von Ausführungsbeispiel 8, 9, 10 oder 11, wobei sich eine Schicht aus Galliumnitrid auf dem Substrat und unter der Hartmaske befindet.
  • Ausführungsbeispiel 13: Das Halbleiterbauelement von Anspruch 1, wobei ein Schottky-Metall über der Schottky-Barriere ausgebildet ist.
  • Ausführungsbeispiel 14: Das Halbleiterbauelement von Anspruch 13, wobei die Diode eine Schottky-Diode ist.
  • Ausführungsbeispiel 15: Ein Verfahren umfasst: Ausbilden eines Halbleitersubstrats, Ausbilden einer über dem Substrat ausgebildeten Hartmaske, Ausbilden von vertikal orientierten Komponenten aus einem ersten Material bei Seiten der Hartmaske und Ausbilden von lateral orientierten Komponenten des ersten Materials auf der Hartmaske. Die lateral orientierten Komponenten sind in einer ersten Richtung und einer zweiten Richtung orientiert. Ein zweites Material ist über dem ersten Material ausgebildet, wobei das zweite Material eine Schottky-Barriere bildet.
  • Ausführungsbeispiel 16: Das Verfahren von Ausführungsbeispiel 15, wobei die lateral orientierten Komponenten von einer ersten Seite der Hartmaske und einer zweiten Seite der Hartmaske gerichtet sind.
  • Ausführungsbeispiel 17: Das Verfahren von Ausführungsbeispiel 15, wobei die Hartmaske verhindert, dass Defekte von dem Substrat das erste Material erreichen.
  • Ausführungsbeispiel 18: Das Verfahren von Ausführungsbeispiel 15, wobei die Hartmaske HSON enthält.
  • Ausführungsbeispiel 19: Das Verfahren von Ausführungsbeispiel 15, wobei sich eine Schicht aus GaN auf dem Substrat und unter der Hartmaske befindet.
  • Ausführungsbeispiel 20: Das Verfahren von Ausführungsbeispiel 15, wobei ein Schottky-Metall über der Schottky-Barriere ausgebildet ist.

Claims (20)

  1. Diode, umfassend: ein Halbleitersubstrat; eine über dem Substrat ausgebildete Hartmaske; vertikal orientierte Komponenten aus einem ersten Material bei Seiten der Hartmaske; lateral orientierte Komponenten des ersten Materials auf der Hartmaske, wobei die lateral orientierten Komponenten in einer ersten Richtung und einer zweiten Richtung orientiert sind; und ein zweites Material über dem ersten Material, wobei das zweite Material eine Schottky-Barriere bildet.
  2. Diode nach Anspruch 1, wobei die lateral orientierten Komponenten von einer ersten Seite der Hartmaske und einer zweiten Seite der Hartmaske gerichtet sind.
  3. Diode nach Anspruch 1, wobei die Hartmaske verhindert, dass Defekte von dem Substrat das erste Material erreichen.
  4. Diode nach Anspruch 1, wobei die Hartmaske ein Nitridmaterial enthält.
  5. Diode nach Anspruch 1, wobei sich eine Schicht aus Galliumnitrid auf dem Substrat und unter der Hartmaske befindet.
  6. Diode nach Anspruch 1, wobei ein Schottky-Metall über der Schottky-Barriere ausgebildet ist.
  7. Diode nach Anspruch 1, 2, 3, 4, 5 oder 6, wobei die Diode eine Schottky-Diode ist.
  8. Halbleiterbauelement, umfassend: einen Transistor; und eine Diode, wobei die Diode umfasst: ein Halbleitersubstrat; eine über dem Substrat ausgebildete Hartmaske; vertikal orientierte Komponenten aus einem ersten Material bei Seiten der Hartmaske; lateral orientierte Komponenten des ersten Materials auf der Hartmaske, wobei die lateral orientierten Komponenten in einer ersten Richtung und einer zweiten Richtung orientiert sind; und ein zweites Material über dem ersten Material, wobei das zweite Material eine Schottky-Barriere bildet.
  9. Halbleiterbauelement nach Anspruch 8, wobei die lateral orientierten Komponenten von einer ersten Seite der Hartmaske und einer zweiten Seite der Hartmaske gerichtet sind.
  10. Halbleiterbauelement nach Anspruch 8, wobei die Hartmaske verhindert, dass Defekte von dem Substrat das erste Material erreichen.
  11. Halbleiterbauelement nach Anspruch 8, wobei die Hartmaske ein Nitridmaterial enthält.
  12. Halbleiterbauelement nach Anspruch 8, 9, 10 oder 11, wobei sich eine Schicht aus Galliumnitrid auf dem Substrat und unter der Hartmaske befindet.
  13. Halbleiterbauelement nach Anspruch 8, wobei ein Schottky-Metall über der Schottky-Barriere ausgebildet ist.
  14. Halbleiterbauelement nach Anspruch 13, wobei die Diode eine Schottky-Diode ist.
  15. Verfahren, umfassend: Ausbilden eines Halbleitersubstrats; Ausbilden einer über dem Substrat ausgebildeten Hartmaske; Ausbilden von vertikal orientierten Komponenten aus einem ersten Material bei Seiten der Hartmaske; Ausbilden von lateral orientierten Komponenten des ersten Materials auf der Hartmaske, wobei die lateral orientierten Komponenten in einer ersten Richtung und einer zweiten Richtung orientiert sind; und Ausbilden eines zweiten Materials über dem ersten Material, wobei das zweite Material eine Schottky-Barriere bildet.
  16. Verfahren nach Anspruch 15, wobei die lateral orientierten Komponenten von einer ersten Seite der Hartmaske und einer zweiten Seite der Hartmaske gerichtet sind.
  17. Verfahren nach Anspruch 15, wobei die Hartmaske verhindert, dass Defekte von dem Substrat das erste Material erreichen.
  18. Verfahren nach Anspruch 15, wobei die Hartmaske ein Nitridmaterial enthält.
  19. Verfahren nach Anspruch 15, wobei sich eine Schicht aus Galliumnitrid auf dem Substrat und unter der Hartmaske befindet.
  20. Verfahren nach Anspruch 15, 16, 17, 18 oder 19, wobei ein Schottky-Metall über der Schottky-Barriere ausgebildet ist.
DE102019116797.3A 2018-06-22 2019-06-21 Fabrikation einer schottkybarriere-diode unter verwendung von lateralem epitaktischen überwachsen Pending DE102019116797A1 (de)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US16/016,415 2018-06-22
US16/016,415 US11342232B2 (en) 2018-06-22 2018-06-22 Fabrication of Schottky barrier diode using lateral epitaxial overgrowth

Publications (1)

Publication Number Publication Date
DE102019116797A1 true DE102019116797A1 (de) 2019-12-24

Family

ID=68806079

Family Applications (1)

Application Number Title Priority Date Filing Date
DE102019116797.3A Pending DE102019116797A1 (de) 2018-06-22 2019-06-21 Fabrikation einer schottkybarriere-diode unter verwendung von lateralem epitaktischen überwachsen

Country Status (3)

Country Link
US (1) US11342232B2 (de)
CN (1) CN110634940A (de)
DE (1) DE102019116797A1 (de)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10811255B2 (en) * 2018-10-30 2020-10-20 Taiwan Semiconductor Manufacturing Company, Ltd. Methods of forming semiconductor devices

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8680587B2 (en) * 2011-09-11 2014-03-25 Cree, Inc. Schottky diode
US8772144B2 (en) * 2011-11-11 2014-07-08 Alpha And Omega Semiconductor Incorporated Vertical gallium nitride Schottky diode
WO2013177552A1 (en) * 2012-05-24 2013-11-28 Microsemi Corporation Monolithically integrated sic mosfet and schottky barrier diode
US8952481B2 (en) * 2012-11-20 2015-02-10 Cree, Inc. Super surge diodes
US8946779B2 (en) * 2013-02-26 2015-02-03 Freescale Semiconductor, Inc. MISHFET and Schottky device integration
US9960154B2 (en) * 2014-09-19 2018-05-01 Navitas Semiconductor, Inc. GaN structures

Also Published As

Publication number Publication date
US20190393092A1 (en) 2019-12-26
CN110634940A (zh) 2019-12-31
US11342232B2 (en) 2022-05-24

Similar Documents

Publication Publication Date Title
DE112016006684T5 (de) Feldeffekttransistor auf ferroelektrischer basis mit schwellenspannungsumschaltung für verbesserte leistung im ein-zustand und im aus-zustand
DE112016007503T5 (de) Integrierte-Schaltung-Bauelement mit Rückseiten-Zwischenverbindung zu tiefem Source/Drain-Halbleiter
DE102020129973A1 (de) Einzelgate-3d-nanodraht-inverter für dickes-gate-soc-anwendungen mit hoher dichte
DE112016007299T5 (de) Rückseiten-source/drain-austausch für halbleiterbauelemente mit metallisierung auf beiden seiten
DE112015006959T5 (de) Verfahren zum bilden rückseitiger selbstausgerichteter durchkontaktierungen und dadurch gebildete strukturen
DE112015007201T5 (de) Integrierte hf-frontend-strukturen
DE102019114239A1 (de) Schottky-dioden-strukturen und integration mit iii-v-transistoren
DE102020106748A1 (de) Mfm-kondensator und prozess zur herstellung eines solchen
DE102019108021A1 (de) Wrap-Around-Kontaktstrukturen für Halbleiterfinnen
DE102019111079A1 (de) CMOS-kompatible Isolationsleckverbesserungen bei Galliumnitridtransistoren
DE102020107045A1 (de) Source- oder drain-strukturen mit phosphor- und arsen-co-dotierstoffen
DE112017007838T5 (de) Transistoren mit kanal- und unterkanalregionen mit unterschiedlichen zusammensetzungen und abmessungen
DE102020114103A1 (de) Kanalbildung für dreidimensionale transistoren
DE102020105127A1 (de) Source- oder drain-strukturen für germanium-n-kanalvorrichtungen
DE102020103536A1 (de) Logikschaltung mit Indiumnitrid-Quantenwanne
DE102019107531A1 (de) Cmos-vorrichtung einschliesslich pmos- metall-gate mit niedriger schwellenspannung
DE112016006698T5 (de) Galliumnitrid-NMOS auf Si(111), co-integriert mit einem Silicium-PMOS
DE102020113775A1 (de) Vorrichtung, umfassend Luft-Beabstanden von Gate-Abstandhaltern und anderen Dielektrika und Verfahren zur Bereitstellung einer solchen
DE112016007366T5 (de) Halbleitervorrichtung, die finnenendspannungsinduzierende merkmale aufweist
DE102019116910A1 (de) IMPLANTATIONEN ZUM VERGRÖßERN EINER SCHOTTKY-DIODE-QUERSCHNITTSFLÄCHE ZUR LATERALEN STROMLEITUNG
DE102020105662A1 (de) Gate-stapel für finfet-transistoren
DE102020114140A1 (de) Zwischentrennschichten an dem back-end-of-line
DE112016006664T5 (de) Ätzen eines gratkerns, um eine gratverdoppelung vorzusehen
DE102019114022A1 (de) Source- oder Drainstrukturen mit Kontaktätzstoppschicht
DE112015006960T5 (de) Lang-kanal-mos-transistoren für kriechverlustarme anwendungen auf einem kurz-kanal-cmos-chip