DE102019104899A1 - CMOS-Schaltung mit vertikal orientiertem N-Typ-Transistor und Verfahren zum Bereitstellen desselben - Google Patents

CMOS-Schaltung mit vertikal orientiertem N-Typ-Transistor und Verfahren zum Bereitstellen desselben Download PDF

Info

Publication number
DE102019104899A1
DE102019104899A1 DE102019104899.0A DE102019104899A DE102019104899A1 DE 102019104899 A1 DE102019104899 A1 DE 102019104899A1 DE 102019104899 A DE102019104899 A DE 102019104899A DE 102019104899 A1 DE102019104899 A1 DE 102019104899A1
Authority
DE
Germany
Prior art keywords
source
drain
gate
type transistor
type
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
DE102019104899.0A
Other languages
English (en)
Inventor
Abhishek Sharma
Van Le
Gilbert Dewey
Willy Rachmady
Ravi Pillarisetty
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Intel Corp
Original Assignee
Intel Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Intel Corp filed Critical Intel Corp
Publication of DE102019104899A1 publication Critical patent/DE102019104899A1/de
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/8238—Complementary field-effect transistors, e.g. CMOS
    • H01L21/823885—Complementary field-effect transistors, e.g. CMOS with a particular manufacturing method of vertical transistor structures, i.e. with channel vertical to the substrate surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02565—Oxide semiconducting materials not being Group 12/16 materials, e.g. ternary compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02587—Structure
    • H01L21/0259—Microstructure
    • H01L21/02592—Microstructure amorphous
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/8238—Complementary field-effect transistors, e.g. CMOS
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/8238—Complementary field-effect transistors, e.g. CMOS
    • H01L21/823807—Complementary field-effect transistors, e.g. CMOS with a particular manufacturing method of the channel structures, e.g. channel implants, halo or pocket implants, or channel materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/8238—Complementary field-effect transistors, e.g. CMOS
    • H01L21/823871—Complementary field-effect transistors, e.g. CMOS interconnection or wiring or contact manufacturing related aspects
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/528—Geometry or layout of the interconnection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body
    • H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including only semiconductor components of a single kind
    • H01L27/085—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only
    • H01L27/088—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate
    • H01L27/092—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate complementary MIS field-effect transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body
    • H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including only semiconductor components of a single kind
    • H01L27/085—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only
    • H01L27/088—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate
    • H01L27/092—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate complementary MIS field-effect transistors
    • H01L27/0922—Combination of complementary transistors having a different structure, e.g. stacked CMOS, high-voltage and low-voltage CMOS
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1203—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body the substrate comprising an insulating body on a semiconductor body, e.g. SOI
    • H01L27/1207—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body the substrate comprising an insulating body on a semiconductor body, e.g. SOI combined with devices in contact with the semiconductor body, i.e. bulk/SOI hybrid circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1203—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body the substrate comprising an insulating body on a semiconductor body, e.g. SOI
    • H01L27/1211—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body the substrate comprising an insulating body on a semiconductor body, e.g. SOI combined with field-effect transistors with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/24—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only semiconductor materials not provided for in groups H01L29/16, H01L29/18, H01L29/20, H01L29/22
    • H01L29/247—Amorphous materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42384—Gate electrodes for field effect devices for field-effect transistors with insulated gate for thin film field effect transistors, e.g. characterised by the thickness or the shape of the insulator or the dimensions, the shape or the lay-out of the conductor
    • H01L29/42392—Gate electrodes for field effect devices for field-effect transistors with insulated gate for thin film field effect transistors, e.g. characterised by the thickness or the shape of the insulator or the dimensions, the shape or the lay-out of the conductor fully surrounding the channel, e.g. gate-all-around
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66969—Multistep manufacturing processes of devices having semiconductor bodies not comprising group 14 or group 13/15 materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78642—Vertical transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate
    • H01L29/78693—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate the semiconducting oxide being amorphous
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B82—NANOTECHNOLOGY
    • B82Y—SPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
    • B82Y10/00—Nanotechnology for information processing, storage or transmission, e.g. quantum computing or single electron logic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8221—Three dimensional integrated circuits stacked in different levels
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body
    • H01L27/06—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration
    • H01L27/0688—Integrated circuits having a three-dimensional layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0657—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape of the body
    • H01L29/0665—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape of the body the shape of the body defining a nanostructure
    • H01L29/0669—Nanowires or nanotubes
    • H01L29/0676—Nanowires or nanotubes oriented perpendicular or at an angle to a substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66439—Unipolar field-effect transistors with a one- or zero-dimensional channel, e.g. quantum wire FET, in-plane gate transistor [IPG], single electron transistor [SET], striped channel transistor, Coulomb blockade transistor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66568—Lateral single gate silicon transistors
    • H01L29/66613—Lateral single gate silicon transistors with a gate recessing step, e.g. using local oxidation
    • H01L29/66628—Lateral single gate silicon transistors with a gate recessing step, e.g. using local oxidation recessing the gate by forming single crystalline semiconductor material at the source or drain location
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/775—Field effect transistors with one dimensional charge carrier gas channel, e.g. quantum wire FET

Abstract

Techniken und Mechanismen zum Bereitstellen einer platzsparenden Komplementäres-Metall-Oxid-Halbleiter- (CMOS-; Complementary Metal Oxide Semiconductor) Schaltung. Bei einem Ausführungsbeispiel soll ein p-Typ-Transistor einer Schaltung Strom in einer Richtung parallel zu einer Oberfläche eines Halbleitersubstrats leiten, wobei ein n-Typ-Dünnfilm-Transistor (-TFT) der Schaltung Strom in einer Richtung leiten soll, die orthogonal zu der Oberfläche ist. Eine erste Zwischenverbindung ist direkt mit jedem von den beiden Transistoren gekoppelt, wobei die erste Zwischenverbindung, eine Hochmobilitätskanalstruktur des n-Typ-TFT und eine Source oder ein Drain des p-Typ-Transistors auf der gleichen Richtungsstrecke sind. Eine zweite Zwischenverbindung umfasst einen leitfähigen Pfad, der sich zu jeweiligen Gates von dem p-Typ-Transistor und dem n-Typ-TFT erstreckt, wobei der leitfähige Pfad auf eine Region über einer Grundfläche des p-Typ-Transistors beschränkt ist. Bei einem anderen Ausführungsbeispiel ist die Funktion eines Logikinverters mit der Schaltung bereitgestellt.

Description

  • HINTERGRUND
  • Technisches Gebiet
  • Ausführungsbeispiele der vorliegenden Erfindung beziehen sich im Allgemeinen auf mikroelektronische Bauelemente und deren Herstellungsverfahren, und insbesondere, aber nicht ausschließlich, auf eine platzsparende Anordnung von Transistoren.
  • Stand der Technik
  • Halbleiterbauelemente sind elektronische Komponenten, die die elektronischen Eigenschaften von Halbleitermaterialien, wie beispielsweise Silizium (Si), Germanium (Ge) und Galliumarsenid (GaAs), ausnutzen. Ein Feldeffekttransistor (FET; Field Effect Transistor) ist ein Halbleiterbauelement, das drei Anschlüsse umfasst: ein Gate, eine Source und einen Drain. Ein FET verwendet ein durch das Gate angelegtes elektrisches Feld, um die elektrische Leitfähigkeit eines Kanals zu steuern, durch den Ladungsträger von der Source zu dem Drain fließen. Eine Komplementärer-Metall-Oxid-Halbleiter- (CMOS-) Schaltungsanordnung verwendet typischerweise eine Kombination aus einem p-Typ-Metall-Oxid-Halbleiter- (pMOS-) FET und einem n-Typ-Metall-Oxid-Halbleiter- (nMOS-) FET, um Logik-Gates und andere digitale Schaltungen zu implementieren.
  • Eine höhere Performance, geringere Kosten, eine verstärkte Miniaturisierung von integrierten Schaltungskomponenten und eine größere Packaging-Dichte von integrierten Schaltungen sind laufende Ziele in der Mikroelektronikindustrie für die Herstellung von Halbleiterbauelementen. Da diese Ziele erreicht sind, verkleinern sich die Halbleiterbauelemente (d. h. werden kleiner), was die Notwendigkeit für Effizienz bei der Herstellung und Verwendung jeder integrierten Schaltungskomponente erhöht. Folglich wird höchster Wert gelegt auf stufenweise Verbesserungen bei platzsparenden Schaltungsarchitekturen, die die Bauelementperformance nicht opfern.
  • Figurenliste
  • Die verschiedenen Ausführungsbeispiele der vorliegenden Erfindung sind in den Figuren der beiliegenden Zeichnungen beispielhaft und nicht einschränkend dargestellt, und wobei:
    • 1 Querschnittsansichten einer integrierten Schaltungsanordnung, die eine CMOS-Schaltung umfasst, gemäß einem Ausführungsbeispiel zeigt.
    • 2 ein Flussdiagramm ist, das Elemente eines Verfahrens zum Bereitstellen von integrierten Schaltungsstrukturen gemäß einem Ausführungsbeispiel darstellt.
    • 3A-3C Querschnittsdiagramme zeigen, die jeweils jeweilige Strukturen in einer entsprechenden Stufe der Halbleiterfertigung gemäß einem Ausführungsbeispiel darstellen.
    • 4 ein Schaltungsdiagramm ist, das einen CMOS-Inverter, umfassend Schaltungsstrukturen, gemäß einem Ausführungsbeispiel darstellt.
    • 5 ein Schaltungsdiagramm ist, das ein NAND-Gate, umfassend Schaltungsstrukturen, gemäß einem Ausführungsbeispiel darstellt.
    • 6 Querschnittsansichten einer integrierten Schaltungsanordnung, umfassend eine CMOS-Schaltung, gemäß einem Ausführungsbeispiel zeigt.
    • 7 ein funktionales Blockdiagramm ist, das eine Rechenvorrichtung gemäß einem Ausführungsbeispiel darstellt.
    • 8 ein funktionales Blockdiagramm ist, das ein beispielhaftes Computersystem darstellt, gemäß einem Ausführungsbeispiel.
  • DETAILLIERTE BESCHREIBUNG
  • Die hierin erörterten Ausführungsbeispiele umfassen unterschiedlich Techniken und/oder Mechanismen zur effizienten Bereitstellung einer platzsparenden CMOS-Schaltung. Bei einigen Ausführungsbeispielen umfasst eine CMOS-Schaltung einen p-Typ-Transistor und einen mit demselben gekoppelten n-Typ-Dünnfilm-Transistor (TFT), wobei der p-Typ-Transistor ausgebildet ist zum Bereitstellen eines ersten Kanals, der Strom entlang einer Oberfläche eines Halbleiter-Bodys (z. B. in oder über einem Halbleitersubstrat) leitet. Der n-Typ-TFT kann einen zweiten Kanal bereitstellen, der Strom entlang einer Richtung leitet, die orthogonal zu der Oberfläche des Halbleiter-Bodys ist. Bei einem solchen Ausführungsbeispiel umfasst jeder von dem p-Typ-Transistor und dem n-Typ-TFT eine jeweilige Source oder einen jeweiligen Drain, die/der direkt mit einer ersten Zwischenverbindung gekoppelt ist - z. B. wobei eine Kanalstruktur des n-Typ-TFT über die erste Zwischenverbindung und eine Source oder einen Drain des p-Typ-Transistors justiert ist. Eine zweite Zwischenverbindung kann einen leitfähigen Pfad umfassen, der sich zu jeweiligen Gates des p-Typ-Transistors und des n-Typ-TFT erstreckt - z. B. wobei der leitfähige Pfad auf eine Region über einer Grundfläche des p-Typ-Transistors beschränkt ist.
  • Nach hiesigem Gebrauch beziehen sich „Source- oder Drain-Struktur“, „Source/Drain-Struktur“ und „SD-Struktur“ unterschiedlich auf eine Struktur, die ausgebildet ist zum Funktionieren als eines von einer Source eines Bauelements oder einem Drain des Bauelements. Eine SD-Struktur kann zumindest eine dotierte Halbleiterregion und, bei einigen Ausführungsbeispielen, eine leitfähige Oberfläche umfassen, die eine Kontaktelektrode bereitstellt, die an ein Halbleitermaterial angrenzt. „Kanalstruktur“ bezieht sich hierin auf eine Struktur eines Bauelements, die während des Betriebs des Bauelements verwendet werden kann, um selektiv einen leitfähigen Kanal zwischen zwei SD-Strukturen des Bauelements bereitzustellen. Ein zusammenhängender Körper aus einem oder mehreren Halbleitermaterialien (oder „Halbleiter-Body“ hierin) kann eine Kanalstruktur umfassen oder als solche funktionieren. Ein solcher Körper kann nur ein Abschnitt eines größeren zusammenhängenden Halbleiter-Bodys sein - z. B. wobei sich der Abschnitt zwischen einem Source und einem Drain eines Transistors erstreckt und an jeden von denselben angrenzt.
  • Nach hiesigem Gebrauch bezieht sich „horizontaler Transistor“ auf einen Transistor, der Strukturen umfasst, die unterschiedlich in oder auf einem Substrat angeordnet sind, wobei der Transistor einen Kanal bereitstellen soll, der Strom parallel zu einer Oberfläche des Substrats leitet. Der Halbleiter-Body kann beispielsweise ein Substrat und/oder eine oder mehrere Halbleiterschichten umfassen, die auf einem solchen Substrat aufgewachsen sind. Im Gegensatz dazu beziehen sich „vertikaler Transistor“ und „vertikaler TFT“ hierin unterschiedlich auf einen Transistor, der ausgebildet ist zum Bereitstellen eines Kanals, der im Wesentlichen orthogonal - z. B. bis innerhalb von zehn Grad (10°) - zu der oben beschriebenen Oberfläche eines Substrats ist.
  • Einige Ausführungsbeispiele ermöglichen den Betrieb einer platzsparenden CMOS-Schaltung, wobei eine Kanalstruktur des vertikalen n-Typ-Transistors - z. B. die Kanalstruktur umfassend einen vertikalen Nanodraht - über einer Source oder einem Drain des horizontalen p-Typ-Transistors angeordnet ist. Eine solche Kanalstruktur kann ein Hochmobilitäts-Halbleitermaterial umfassen, um den Betrieb mit einer Kanalkapazität und/oder anderen Betriebscharakteristika des horizontalen p-Typ-Transistors unterzubringen. Nach hiesigem Gebrauch in Bezug auf ein Halbleitermaterial bezieht sich „Hochmobilität“ auf die Eigenschaft des Materials mit einer Trägermobilität, die gleich oder größer als 100 cm2/V·s ist.
  • Die hierin beschriebenen Technologien können in einem oder mehreren elektronischen Vorrichtungen implementiert sein. Nicht einschränkende Beispiele für elektronische Vorrichtungen, die die hierin beschriebenen Technologien nutzen können, sind irgendeine Art von mobiler Vorrichtung und/oder stationärer Vorrichtung, wie beispielsweise Kameras, Mobiltelefone, Computer-Endgeräte, Desktop-Computer, elektronische Lesegeräte, Faxgeräte, Kioske, Netbook-Computer, Notebook-Computer, Internetgeräte, Zahlungsterminals, Personaldigitalassistenten, Medienabspielgeräte und/oder Recorder, Server (z. B. Blade-Server, Rack-befestigter Server (Rack-Mount-Server), Kombinationen derselben etc.), Set-Top-Boxen, Smartphones, Tablet-Personal-Computer, ultramobile Personal-Computer, drahtgebundene Telefone, Kombinationen derselben und Ähnliches. Diese Vorrichtungen können tragbar oder stationär sein. Bei einigen Ausführungsbeispielen können die hierin beschriebenen Technologien in einem Desktop-Computer, Laptop-Computer, Smartphone, Tablet-Computer, Netbook-Computer, Notebook-Computer, Personaldigitalassistenten, Server, Kombinationen derselben und Ähnlichem verwendet werden. Allgemeiner können die hierin beschriebenen Technologien in irgendeiner von einer Vielzahl von elektronischen Vorrichtungen, umfassend CMOS-Schaltungen, eingesetzt werden.
  • Die hierin beschriebenen Technologien können in einem oder mehreren elektronischen Vorrichtungen implementiert sein. Nicht einschränkende Beispiele für elektronische Vorrichtungen, die die hierin beschriebenen Technologien nutzen können, sind irgendeine Art von mobiler Vorrichtung und/oder stationärer Vorrichtung, wie beispielsweise Kameras, Mobiltelefone, Computer-Endgeräte, Desktop-Computer, elektronische Lesegeräte, Faxgeräte, Kioske, Laptop-Computer, Netbook-Computer, Notebook-Computer, Internetgeräte, Zahlungsterminals, Personaldigitalassistenten, Medienabspielgeräte und/oder Recorder, Server (z. B. Blade-Server, Rack-befestigter Server (Rack-Mount-Server), Kombinationen derselben etc.), Set-Top-Boxen, Smartphones, Tablet-Personal-Computer, ultramobile Personal-Computer, drahtgebundene Telefone, Kombinationen derselben und Ähnliches. Allgemeiner können die hierin beschriebenen Technologien in irgendeiner von einer Vielzahl von elektronischen Vorrichtungen, umfassend Transistoren einer integrierten Schaltung, eingesetzt werden.
  • In der nachfolgenden Beschreibung werden zahlreiche Details erörtert, um eine ausführlichere Erklärung der Ausführungsbeispiele der vorliegenden Offenbarung bereitzustellen. Für einen Fachmann ist es jedoch offensichtlich, dass Ausführungsbeispiele der vorliegenden Offenbarung in der Praxis ohne diese spezifischen Details ausgeführt werden können. In anderen Fällen sind bekannte Strukturen und Vorrichtungen in Blockdiagrammform und nicht im Detail gezeigt, um ein Verunklaren der Ausführungsbeispiele der vorliegenden Offenbarung zu vermeiden.
  • Durch die Beschreibung hindurch und in den Ansprüchen bedeutet der Begriff „verbunden“ eine direkte Verbindung, wie beispielsweise eine elektrische, mechanische oder magnetische Verbindung zwischen den Dingen, die verbunden sind, ohne irgendwelche Zwischenbauelemente. Der Begriff „gekoppelt“ bedeutet eine direkte oder indirekte Verbindung, wie beispielsweise eine direkte elektrische, mechanische oder magnetische Verbindung zwischen den Dingen, die verbunden sind, oder eine indirekte Verbindung durch eine oder mehrere passive oder aktive Zwischenbauelemente. Der Begriff „Schaltung“ oder „Modul“ kann sich auf eine oder mehrere passive und/oder aktive Komponenten beziehen, die angeordnet sind, um miteinander zu kooperieren, um eine erwünschte Funktion bereitzustellen. Der Begriff „Signal“ kann sich auf zumindest ein Stromsignal, Spannungssignal, magnetisches Signal oder Daten/Taktsignal beziehen. Die Bedeutung von „ein,e,s“ und „der, die, das“ umfasst Pluralbezüge. Die Bedeutung von „in“ umfasst „in“ und „auf“.
  • Die Wörter „im Wesentlichen“, „wesentlich“, „nahe“, „ungefähr“, „nah“ und „etwa“ beziehen sich im Allgemeinen auf ein Befinden innerhalb +/- 10% eines Zielwertes (ausgenommen anderweitige Angabe). Sofern es nicht anderweitig angegeben ist, zeigt die Verwendung der Ordinaladjektive „erster,e,s“, „zweiter,e,s“ und „dritter,e,s“ etc. zum Beschreiben eines gewöhnlichen Objekts nur an, dass auf unterschiedliche Instanzen ähnlicher Objekte Bezug genommen wird, und soll nicht implizieren, dass die auf diese Weise beschriebenen Objekte in einer gegebenen Reihenfolge sein müssen, die entweder temporär, räumlich, nach Rang oder in irgendeiner anderen Art und Weise geordnet ist.
  • Die Begriffe „links“, „rechts“, „vorne“, „hinten“, „oben“, „unten“, „über“, „unter“ und Ähnliches in der Beschreibung und in den Ansprüchen werden gegebenenfalls für Beschreibungszwecke und nicht zwingend zum Beschreiben von permanenten relativen Positionen verwendet. Die Ausdrücke „über“, „unter“, „zwischen“ und „auf“ beziehen sich nach hiesigem Gebrauch auf eine relative Position einer Komponente oder eines Materials im Hinblick auf andere Komponenten oder Materialien, wobei solche physischen Verhältnisse erwähnenswert sind. Beispielsweise kann in dem Kontext von Materialien ein einzelnes Material oder ein Material, das über oder unter einem anderen angeordnet ist, direkt in Kontakt sein oder kann eines oder mehr dazwischenliegende Materialien aufweisen. Außerdem können ein einzelnes Material, das zwischen zwei Materialien angeordnet ist, oder Materialien direkt mit den zwei Schichten in Kontakt sein, oder sie können eine oder mehr dazwischenliegende Schichten aufweisen. Im Gegensatz dazu ist ein erstes Material „auf“ einem zweiten Material in direktem Kontakt mit diesem zweiten Material. Ähnliche Unterschiede sind im Zusammenhang mit Komponenten-Anordnungen zu machen.
  • Gemäß der Verwendung in dieser Beschreibung und in den Patentansprüchen, kann eine Liste von Elementen, die durch den Ausdruck „zumindest eines von“ oder „ein oder mehrere von“ verbunden sind, irgendeine Kombination der aufgezählten Ausdrücke bedeuten. Der Ausdruck „zumindest eines von A, B oder C“ kann beispielsweise A; B; C; A und B; A und C; B und C; oder A, B und C bedeuten. Zum Zweck der vorliegenden Offenbarung bedeuten die Ausdrücke „A und/oder B“ und „A oder B“ (A), (B) oder (A und B). Zum Zweck der vorliegenden Offenbarung bedeutet der Ausdruck „A, B, und/oder C“ (A), (B), (C), (A und B), (A und C), (B und C) oder (A, B und C). Es wird darauf hingewiesen, dass diejenigen Elemente der Figuren mit den gleichen Bezugszeichen (oder Namen) wie die Elemente von irgendwelchen anderen Figuren auf irgendeine Weise arbeiten oder funktionieren, die der Beschriebenen ähnlich ist, aber nicht darauf begrenzt sind.
  • Bezugnehmend auf 1 ist eine perspektivische Ansicht eines mikroelektronischen Wafers 100 gemäß einem Ausführungsbeispiel gezeigt. Der Wafer 100 kann aus einem Siliziumwafer mit einer Mehrzahl von „Straßen“ oder Trennlinien, die in einer Gitterstrukturierung auf einer aktiven Oberfläche 101 derselben gebildet sind, und integrierten Schaltungschips 103 hergestellt sein, die als Funktionselemente in einer Mehrzahl von Bereichen gebildet sind, die durch die Mehrzahl von Trennlinien unterteilt sind. Der Wafer 100 kann, wie gezeigt, eine Rückseite 102 gegenüberliegend der aktiven Oberfläche 101 aufweisen.
  • 1 zeigt auch - in einer Querschnittsseitenansicht 106 und einer Draufsicht 108 - ein Beispiel einer integrierten Schaltungsanordnung 105, wie beispielsweise die eines von den integrierten Schaltungschips 103. Die integrierte Schaltungsanordnung 105 ist ein Beispiel für eine CMOS-Schaltung, die gemäß einem Ausführungsbeispiel einen horizontalen p-Typ-Transistor und einen mit demselben gekoppelten vertikalen n-Typ-TFT umfasst. Ein leitfähiger Pfad einer Zwischenverbindung erstreckt sich zu jedem von einem ersten Gate des p-Typ-Transistors und einem zweiten Gate des vertikalen n-Typ-TFT, wobei der leitfähige Pfad auf eine Region über einer Grundfläche des p-Typ-Transistors beschränkt ist.
  • Bei dem gezeigten beispielhaften Ausführungsbeispiel umfasst die integrierte Schaltungsanordnung 105 den horizontalen p-Typ-Transistor 110, von dem sich zumindest einige Strukturen über ein Halbleitermaterial 130 erstrecken. Das Halbleitermaterial 130 wiederum kann direkt oder indirekt auf einem Bulk-Halbleiter- (z.B. Silizium-) Substrat 160 angeordnet sein. Die Halbleiterschicht 130 kann eine oder mehrere epitaxiale einkristalline Halbleiterschichten umfassen, die - beispielsweise - auf einem anderen Bulk-Halbleitersubstrat (wie dem gezeigten darstellenden Siliziumsubstrat 160) aufgewachsen sind. Jede dieser einen oder mehreren Schichten kann beispielsweise ein Jeweiliges von Silizium, Germanium, Siliziumgermanium, Galliumarsenid, Indiumphosphid, Indiumgalliumarsenid, Aluminiumgalliumarsenid oder ein anderes geeignetes Halbleitermaterial umfassen.
  • Obwohl einige Ausführungsbeispiele in dieser Hinsicht nicht beschränkt sind, kann die Halbleiterschicht 130 verschiedene epitaxial aufgewachsene Halbleiter-Teilschichten mit unterschiedlichen Gitterkonstanten umfassen. Solche Halbleiter-Teilschichten können dazu dienen, die Gitterkonstante entlang der z-Achse des gezeigten xyz-Koordinatensystems einzustufen. So kann beispielsweise eine Germaniumkonzentration von SiGe in der Halbleiterschicht 130 von 30 % Germanium an der untersten Pufferschicht auf 70 % Germanium an der obersten Pufferschicht ansteigen und dadurch die Gitterkonstante allmählich erhöhen.
  • Der horizontale p-Typ-Transistor 110 kann irgendeines von einer Vielzahl von planaren Entwürfen oder nicht-planaren Entwürfen bei unterschiedlichen Ausführungsbeispielen umfassen. So kann beispielsweise der horizontale p-Typ-Transistor 110 ein FinFet-Transistor, Trigate-Transistor, Dünnfilm-Transistor oder Ähnliches sein. Bei dem gezeigten veranschaulichenden Ausführungsbeispiel umfasst der horizontale p-Typ-Transistor 110 dotierte Source/Drain-Regionen 112, 114 sowie ein Gate-Dielektrikum 115, das sich auf zumindest einem Abschnitt einer Oberfläche 132 von Halbleitermaterial 130 erstreckt. Das Gate-Dielektrikum 115 kann ein High-k-Gate-Dielektrikum, wie beispielsweise Hafniumoxid, umfassen. Bei verschiedenen anderen Ausführungsbeispielen kann das Gate-Dielektrikum 115 Hafnium-Siliziumoxid, Lanthanoxid, Zirkoniumoxid, Zirkonium-Siliziumoxid, Tantaloxid, Titanoxid, Barium-Strontium-Titanoxid, Barium-Titanoxid, Strontium-Titanoxid, Yttriumoxid-Aluminiumoxid, Blei-Scandium-Tantaloxid oder Bleizink-Niobat umfassen. Bei einem anderen Ausführungsbeispiel umfasst das Gate-Dielektrikum 115 Siliziumdioxid. Die Regionen 112, 114 sind mit einem p-Typ-Dotierstoff, wie beispielsweise Bor, dotiert.
  • Anschlussstrukturen des horizontalen p-Typ-Transistors 110 (z. B. umfassend zwei oder mehr der gezeigten veranschaulichenden Anschlüsse T1, T2, T3) können direkt oder indirekt auf der Oberfläche 132 angeordnet sein. Solche Anschlussstrukturen können beispielsweise einen Gate-Anschluss und zumindest einen Source- oder Drain-Anschluss umfassen. Bei dem gezeigten Ausführungsbeispiel ist der Anschluss T2 ein Gate-Anschluss, und Source- oder Drain-Anschlüsse werden jeweils durch einen Jeweiligen von den Anschlüssen T1, T3 bereitgestellt.
  • Ein Halbleiter-Body 118 - z. B. gebildet durch eine Region des Halbleitermaterials 130 an einem Abschnitt der Seite 132 - kann sich zwischen den Source/Drain-Regionen 112, 114 entlang einer Strecke 109 erstrecken (und an dieselben angrenzen), wobei der Halbleiter-Body 118 eine Kanalstruktur des horizontalen p-Typ-Transistors 110 bereitstellt. Die Strecke 109 kann parallel zu einer Seite eines Substrats sein (wie beispielsweise des Substrats 160 und/oder einer Substratstruktur, die Halbleitermaterial 130 umfasst). Das Gate-Dielektrikum 115 und der Anschluss T2 können sich unterschiedlich über den Abschnitt der Seite 132 an dem Halbleiter-Body 118 erstrecken. So können sich beispielsweise die Source/Drain-Regionen 112, 114 bis zu (und bei einigen Ausführungsbeispielen unter) lateral gegenüberliegenden Seiten des Gate-Dielektrikums 115 erstrecken. Während des Betriebs der Schaltungsanordnung 105 kann Strom zwischen den Source/Drain-Regionen 112, 114 in dem Halbleiter-Body 118 basierend auf einer Spannung an dem Anschluss T2 geleitet werden - z. B. wobei das Gate-Dielektrikum 115 eine gewisse elektrische Isolierung zwischen dem Anschluss T2 und der Kanalregion, die an das Gate-Dielektrikum 115 angrenzt, bereitstellt.
  • Die integrierte Schaltungsanordnung 105 kann ferner einen vertikalen n-Typ-TFT 120 umfassen, der mit dem horizontalen p-Typ-Transistor 110 über eine Zwischenverbindung 150 und über eine andere Zwischenverbindung 152 gekoppelt ist. Bei einem Ausführungsbeispiel ist die Zwischenverbindung 150 direkt mit einem Abschnitt des Anschlusses T1 gekoppelt (oder ist Teil desselben). Die Zwischenverbindung 152 kann direkt mit einem Abschnitt des mit dem Anschluss T2 bereitgestellten Gates gekoppelt sein - z. B. wobei die Zwischenverbindung 152 ferner direkt mit einem Gate 126 des n-Typ-TFT 120 gekoppelt ist.
  • Der vertikale n-Typ-TFT 120 ist ein Beispiel eines n-Typ-Transistors, eine Kanalstruktur desselben einen Hochmobilitäts-Halbleiter umfasst, der ausgebildet ist zum Leiten von Strom in eine Richtung (z. B. parallel zu der gezeigten z-Achse), die orthogonal zu einer anderen Richtung (z. B. in der x-y-Ebene) ist, in der sich der Abschnitt der Oberfläche 132 erstreckt. So kann beispielsweise der vertikale n-Typ-TFT 120 Source- oder Drain-Regionen SD1, SD2 und einen dazwischen angeordneten Hochmobilitäts-Halbleiter-Body 122 umfassen. Der Halbleiter-Body 122 kann aus irgendeinem von einer Vielzahl von geeigneten Halbleitermaterialien gebildet sein umfassend, aber nicht beschränkt auf eines von InGaZO, Zinkoxid, InO, GaO, TiO2, AZO, ITO, IZO, Polysilizium, Ge, Legierungen derselben etc. So kann beispielsweise der Halbleiter-Body 122 Sauerstoff und eines von Indium, Gallium, Zink, Titan oder Zinn umfassen. Bei einigen Ausführungsbeispielen erstreckt sich ein Gate-Dielektrikum 124 um den Halbleiter-Body 122, um den Halbleiter-Body 122 zumindest teilweise von dem Gate 126 zu isolieren, das sich wiederum um das Gate-Dielektrikum 124 erstreckt. Während des Betriebs der Schaltung 105 kann das Gate 126 die Steuerung eines leitfähigen Kanals in dem Halbleiter-Body 122 ermöglichen. So kann beispielsweise der Halbleiter-Body 122 ein Hochmobilitäts-Material umfassen, um Strom zwischen den Source- oder Drain-Regionen SD1, SD2 basierend auf einer an das Gate 126 bereitgestellten Spannung zu leiten.
  • Die integrierte Schaltungsanordnung 105 stellt eine platzsparende Anordnung bereit, wobei der n-Typ-TFT 120 vertikal über eine oder mehrere Strukturen des p-Typ-Transistors 110 ausgerichtet ist, und wobei ein leitfähiger Pfad - der sich zu jeweiligen Gate-Strukturen des p-Typ-Transistors 110 und des n-Typ-TFT 120 erstreckt - auf eine Region über einer Grundfläche des p-Typ-Transistors 110 beschränkt ist. So kann beispielsweise eine Mittellinie oder ein anderer Abschnitt des Halbleiter-Bodys 122 auf einer Strecke (wie der gezeigten veranschaulichenden vertikalen Strecke 107) sein, die orthogonal zu einer Seite des Substrats 160 ist - z. B. wobei die Strecke 107 orthogonal zu dem Abschnitt der Oberfläche 132 ist, der an dem Halbleiter-Body 118 gebildet ist. Der Halbleiter-Body 122 kann sich entlang der Strecke 107 in einer Richtung von einem von SD1 oder SD2 in Richtung des anderen von SD1 oder SD2 erstrecken - z. B. wobei die Zwischenverbindung 150 und ein oder beide von Anschluss T1 und dotierter SD-Region 114 auch auf der Strecke 107 sind.
  • Ferner kann, wie in den Ansichten 106, 108 unterschiedlich gezeigt, ein Abschnitt der Zwischenverbindung 152 einen leitfähigen Pfad bilden, der sich sowohl zu Anschluss T2 als auch zu Gate 126 erstreckt. Dieser Abschnitt der Zwischenverbindung 152 (und der dadurch gebildete leitfähige Pfad) kann auf eine Region begrenzt sein, die vertikal über einer Grundfläche 116 des p-Typ-Transistors 110 ist. Die Grundfläche 116 kann durch eine maximale horizontale Ausdehnung (in einer x-y-Ebene) der Struktur des p-Typ-Transistors 110 definiert sein. Obwohl die Zwischenverbindung 152 andere Abschnitte (nicht gezeigt) umfassen kann, die sich außerhalb einer solchen Region erstrecken, können diese Abschnitte extern zu dem leitfähigen Pfad zwischen Anschluss T2 und Gate 126 sein. Die Zwischenverbindung 152 kann beispielsweise ferner gekoppelt sein, um ein erstes Signal zu empfangen, das einen ersten Logikzustand repräsentiert, wobei die Zwischenverbindung 150 gekoppelt ist, um ein zweites Signal auszugeben, das einen zweiten Logikzustand basierend auf dem ersten Logikzustand repräsentiert.
  • 2 zeigt Merkmale eines Verfahrens 200 zum Bereitstellen einer CMOS-Schaltungsanordnung gemäß einem Ausführungsbeispiel. Das Verfahren 200 kann beispielsweise Prozesse umfassen, um einen Teil der oder die gesamte Struktur der integrierten Schaltungsanordnung 105 herzustellen. Um bestimmte Merkmale verschiedener Ausführungsbeispiele zu veranschaulichen, wird hierin das Verfahren 200 mit Bezug auf die in 3A-3C gezeigten Strukturen beschrieben. Jedoch kann irgendeine von einer Vielzahl von zusätzlichen oder alternativen Strukturen gemäß dem Verfahren 200 bei unterschiedlichen Ausführungsbeispielen hergestellt werden.
  • Wie in 2 gezeigt, kann das Verfahren 200 Operationen 202 umfassen, um einen horizontalen p-Typ-Transistor einer CMOS-Schaltung zu bilden, wobei der p-Typ-Transistor einen ersten Drain, eine erste Source, ein erstes Gate und einen ersten Halbleiter-Body (z. B. eine Kanalstruktur) umfasst, der sich zwischen der ersten Source und dem ersten Drain entlang einer ersten Strecke erstreckt. Die erste Strecke kann parallel zu einer Oberfläche eines Substrats sein, wie beispielsweise des Substrats 160 (oder eines Substrats, das durch Halbleitermaterial 130 gebildet ist). Die Operationen 202 können ferner die Gate-Dielektrikum-Schicht direkt oder indirekt auf einer Oberfläche des ersten Halbleiter-Bodys (z. B. einer Kanalstruktur) bilden, wobei sich die Gate-Dielektrikum-Schicht zwischen dem Gate und dem ersten Halbleiter-Body befindet.
  • Zur Veranschaulichung und nicht als Einschränkung können die Operationen 202 (bei 210) ein Abscheiden eines ersten Dielektrikums auf einen ersten Halbleiter-Body umfassen. Die Operationen 202 können ferner umfassen (bei 212) ein Bilden eines ersten Gates auf dem ersten Dielektrikum und (bei 214) ein Bilden eines ersten Drains und einer ersten Source jeweils an dem jeweiligen Ende des ersten Halbleiter-Bodys.
  • Zum Beispiel, wenn man sich nun auf 3A-3C bezieht, sind Querschnittsseitenansichten für jeweiligen Stufen 300-307 zum Verarbeiten gezeigt, um Transistorstrukturen gemäß einem Ausführungsbeispiel herzustellen. Wie in Stufe 300 gezeigt, ist ein Körper 327 von einer oder mehreren Halbleiterschichten 314 zwischen einem Substrat 312 und einer Schicht 328 angeordnet, die ein Dielektrikum umfasst - z. B. wobei der Körper 327 und die Schicht 328 funktionell dem Halbleiter-Body 118 oder dem Gate-Dielektrikum 115 entsprechen. Die Schicht 328 kann ein Gate-Dielektrikum-Material umfassen, wie beispielsweise, aber nicht beschränkt auf, Al2O3, HfO2, ZrO2, TiSiO, HfSiO oder Si3N4. Bei einem Ausführungsbeispiel weist die Schicht 328 eine Dicke auf, die ungefähr in dem Bereich von 2 Nanometer (nm) bis 10 nm ist. Das Substrat 312 kann ein Halbleitermaterial umfassen, wie beispielsweise, aber nicht beschränkt auf, Silizium, Siliziumgermanium (Ge) oder Siliziumcarbid (SiC). Bei einem Ausführungsbeispiel sind eine oder mehrere Halbleiterschichten 314 auf dem Substrat 312 durch einen chemischen Gasphasenabscheidungs- (CVD-; Chemical Vapor Deposition) Prozess aufgewachsen.
  • Die Operationen 202 können die unterschiedliche Bildung von Strukturen eines horizontalen p-Typ-Transistors in dem Halbleitermaterial 314 und/oder auf einer Seite des Halbleitermaterials 314 umfassen - z. B. wenn ein Abschnitt der Seite durch eine Oberfläche des Halbleiter-Bodys 327 gebildet wird. Solche Strukturen können die dotierten Source- oder Drain-Regionen 322, 326 umfassen, die in dem Halbleitermaterial 314 auf gegenüberliegenden jeweiligen Seiten des Halbleiter-Bodys 327 gebildet sind. Bei einigen Ausführungsbeispielen können erhöhte Source- oder Drain-Strukturen 320, 324 jeweils über dotierten Source- oder Drain-Regionen 322 oder 326 abgeschieden werden, und eine Gate-Struktur 325 kann auf der Schicht 328 gebildet werden. Einige oder alle von der Schicht 328, der Gate-Struktur 325, der erhöhten Source- oder Drain-Strukturen 320, 324 und der dotierten Source- oder Drain-Regionen 322, 326 können durch Maskieren, Strukturieren (z. B. Photolithographie), Abscheiden, Ätzen und/oder andere Operationen gebildet werden, die beispielsweise von herkömmlichen Halbleiterfertigungstechniken angepasst sind. Die erhöhten Source- oder Drain-Strukturen 320, 324 können eine oder mehrere leitfähige Schichten umfassen. Obwohl einige Ausführungsbeispiele in dieser Hinsicht nicht beschränkt sind, können erhöhte Source- oder Drain-Strukturen 320, 324 ferner eine oder mehrere Halbleiterschichten umfassen, einschließlich, aber nicht beschränkt auf Silizium oder Siliziumgermanium.
  • Wie in Stufe 301 gezeigt, kann ein horizontaler p-Typ-Transistor 310 - der sich beispielsweise aus den Operationen 202 ergibt - die Gate-Struktur 325, die Schicht 328, die dotierten Source- oder Drain-Regionen 322, 326 und die erhöhten Source/Drain-Strukturen 320, 324 umfassen. Die anschließende Verarbeitung des Verfahrens 200 kann eine direkte Kopplung einer ersten Zwischenverbindung mit jedem von dem p-Typ-Transistor und einem vertikalen n-Typ-TFT bereitstellen. So kann beispielsweise das Verfahren 200 ferner (bei 220) ein Bilden einer ersten Zwischenverbindung umfassen, die mit einer von der ersten Source oder dem ersten Drain gekoppelt ist.
  • Unter erneuter Bezugnahme auf Stufe 301 kann die Anschlussfähigkeit anderer Schaltungsstrukturen mit dem horizontalen p-Typ-Transistor 310 zumindest teilweise ermöglicht werden, indem ein Dielektrikum 330 auf der Gate-Struktur 325 und den erhöhten Source/Drain-Strukturen 320, 324 gebildet wird. Eine solche Bildung kann eine Deckschicht-Abscheidung eines Isolatormaterials unter Verwendung eines Prozesses, wie beispielsweise, aber nicht beschränkt auf, eine plasmaunterstützte chemische Gasphasenabscheidung (PECVD; Plasma-Enhanced Chemical Vapor Deposition), eine chemische Gasphasenabscheidung (CVD) oder eine physikalische Gasphasenabscheidung (PVD; Physical Vapor Deposition), umfassen. Das Isolatormaterial kann irgendeine von verschiedenen Verbindungen umfassen, wie beispielsweise, aber nicht beschränkt auf, Siliziumoxid, Siliziumoxynitrid oder Siliziumkarbid.
  • Eine anschließende Masken- und Ätzverarbeitung kann sich in Dielektrikums- 330 Löchern bilden, um die Abscheidung verschiedener Metallisierungsstrukturen darin unterzubringen (wie beispielsweise die gezeigten veranschaulichenden Zwischenverbindungsstrukturen 332, 334, 336). So kann beispielsweise das Isolatormaterial durch eine Maske plasmageätzt werden - oder alternativ reaktives Ionenätzen unter Verwendung einer Chemie, die Ar, O2, CO und einen Fluorkohlenstoff, wie beispielsweise, aber nicht beschränkt auf, CHF3, CH2F2, or C4F8 umfasst - um jeweilige Abschnitte der Gate-Struktur 325 und erhöhten Source/Drain-Strukturen 320, 324 freizulegen. Die Zwischenverbindungsstrukturen 332, 334, 336 können jeweils irgendeinen von einer Vielzahl von Leitern umfassen, einschließlich, aber nicht beschränkt auf Ni, Ti, Pt oder W. Bei einem Ausführungsbeispiel umfasst die Gate-Struktur 325 (zum Beispiel) eine Arbeitsfunktionsschicht wie beispielsweise, aber nicht beschränkt auf Pt, Ni, TiN oder TaN. Bei einem solchen Ausführungsbeispiel kann die Gate-Struktur 325 ein Gate-Abdeckungsmetall (nicht gezeigt) auf der Arbeitsfunktionsschicht umfassen - z. B. wobei das Gate-Abdeckungsmetall Wolfram ist.
  • Wie in Stufe 302 gezeigt, kann die strukturierte Metallisierungsschicht 340, umfassend eines darin gebildeten Via 342, auf dem Dielektrikum 330 gebildet werden. Die Herstellung der strukturierten Metallisierungsschicht 340 kann ähnliche Operationen umfassen wie die hierin Beschriebenen zum Herstellen des Dielektrikums 330 und der Zwischenverbindungsstrukturen 332, 334, 336. Eine Keimschicht 344 (z. B. umfassend Gold) kann selektiv zumindest auf einer oberen Oberfläche des Via 342 abgeschieden werden.
  • Wiederum Bezug nehmend auf 2, kann das Verfahren 200 ferner die Operationen 230 umfassen, um einen vertikalen n-Typ-TFT zu bilden, der mit der ersten Zwischenverbindung direkt gekoppelt werden soll. So können beispielsweise die Operationen 230 umfassen (bei 232) ein Bilden einer zweiten Source, eines zweiten Drains und eines zweiten (Hochmobilitäts-)Halbleiter-Bodys, der sich zwischen der zweiten Source und dem zweiten Drain entlang einer Strecke erstreckt, die orthogonal zu der Oberfläche des ersten Halbleiter-Bodys ist. Die Operationen 230 können ferner (bei 234) ein Bilden eines zweiten Gates um den zweiten Hochmobilitäts-Halbleiter-Body umfassen. Bei einem Ausführungsbeispiel wird auch ein zweites Dielektrikum um den zweiten Halbleiter-Body herum gebildet - z. B. wobei das zweite Dielektrikum zwischen dem zweiten Gate und dem zweiten Halbleiter-Body ist.
  • Wie in Stufe 303 gezeigt, kann beispielsweise die Abscheidungsverarbeitung nacheinander auf der Keimschicht 344 eine n-dotierte Source- oder Drain-Struktur 350, eine Kanalstruktur 352 und eine n-Typ-dotierte Source- oder Drain-Struktur 354 bilden. Bei einem Ausführungsbeispiel können jeweilige Materialien der Kanalstruktur 352 und der n-Typ-dotierten Source- oder Drain-Strukturen 350, 354 unterschiedlich abgeschieden werden, um eine Nanosäulen-Struktur zu bilden - z.B. unter Verwendung eines Prozesses genannt Dampf-Flüssigkeits-Feststoff- (VLS-; Vapor-Liquid-Solid) Epitaxial-Wachstumsprozess. VLS kann Kleinbereichs- (z. B. weniger als 10 nm2) Eindimensional-Kristallwachstum auf der Keimschicht 344 ermöglichen, wobei das Wachstum durch einen Metallkatalysator unterstützt wird. Der Metallkatalysator kann bei hoher Temperatur durch Absorbieren von Dampfkomponenten flüssige Legierungstropfen bilden. So können beispielsweise Metallkolloide (z. B. Gold oder Nickel) einem Siliziumquellgas (z. B. SiH4) und hoher Temperatur ausgesetzt sein. Das Siliziumquellgas kann in die auf den Kolloiden aufgewachsenen kolloidalen Partikeln und Siliziumabschnitten aufgelöst werden. Eine Übersättigung kann die Ausfällung einer Legierungskomponente an einer Flüssigkeit-Feststoff-Grenzfläche bewirken, was zu einem Kristallwachstum führt, das hauptsächlich eindimensional ist (z. B. entlang der gezeigten z-Achse). Dampfkomponenten können während der VLS-Prozesse variiert werden - z. B. einschließlich des selektiven Einschließens oder Ausschließens eines n-Typ-Dotierstoffs, der in den n-Typ-dotierten Source- oder Drain-Strukturen 350, 354 umfasst sein soll, und für die Kanalstruktur 352, die ein intrinsisches Halbleitermaterial umfassen soll.
  • Bei einem anderen Ausführungsbeispiel können die Kanalstruktur 352 und die n-Typ-dotierten Source- oder Drain-Strukturen 350, 354 unter Verwendung von Operationen - z. B. angepasst von herkömmlichen Lithographie- und Ätzprozessen - abgeschieden werden, wobei ein Dünn-Silizium-Film auf der strukturierten Metallisierungsschicht 340 abgeschieden wird, unter Verwendung eines Verfahrens wie beispielsweise CVD oder plasmaunterstützte CVD, und strukturiert (z. B. geätzt), um einen individuellen Nanodraht zu bilden.
  • Die Bildung der Kanalstruktur 352 kann bei einer Temperatur stattfinden, die ausreichend niedrig ist, um Schäden an einigen oder allen der zuvor gebildeten Strukturen des horizontalen p-Typ-Transistors 310 zu verhindern oder anderweitig abzuschwächen. Aufgrund dieser Tieftemperaturverarbeitung kann die Kanalstruktur 352 ein amorpher Halbleiter sein, oder Kristallite der Kanalstruktur 352 (falls vorhanden) können eine durchschnittliche Größe aufweisen, die unter 5 nm ist. So kann beispielsweise die durchschnittliche Größe irgendwelcher solcher Kristallite in einem Bereich von 0,5 nm bis 5 nm (z. B. innerhalb eines Bereichs von 0,5 nm bis 2 nm) sein.
  • In Stufe 305 kann eine Gate-Struktur 360 abgeschieden werden, um sich unterschiedlich um die Kanalstruktur 352 und die n-Typ-dotierten Source- oder Drain-Strukturen 350, 354 zu erstrecken. Bei einem solchen Ausführungsbeispiel stellt ein Dielektrikum 356 eine teilweise elektrische Isolierung zwischen der Gate-Struktur 360 und jeder von der Kanalstruktur 352 und der n-Typ-dotierten Source- oder Drain-Struktur 350, 354 bereit. Anschließend kann das Polieren ausgeführt werden, um einen oberen Abschnitt des Dielektrikums 356 zu entfernen, wodurch eine Oberfläche einer n-Typ-dotierten Source- oder Drain-Struktur 354 freigelegt wird.
  • Wie in Stufe 306 gezeigt, können anschließend andere dielektrische Strukturen (wie beispielsweise die veranschaulichenden dielektrischen Filme 358, 362) abgeschieden werden - z. B. in Vorbereitung für Metallisierungsprozesse. Die Bildung von dielektrischen Filmen 358, 362 kann Merkmale der Verarbeitung umfassen, wie beispielsweise das zum Bilden eines Dielektrikums 330. Eine Source- oder Drain-Kontaktstruktur 364 kann dann auf einer n-Typ-dotierten Source- oder Drain-Struktur 354 aufgewachsen werden. Bei einem Ausführungsbeispiel umfasst die Source- oder Drain-Kontaktstruktur 364 irgendeinen von einer Vielzahl von Leitern, einschließlich, aber nicht beschränkt auf, einen von Titannitrid, Wolfram, Platin, Iridium, Gold, Ruthenium, einen p-Typ-dotierten Polysilizium, Zink oder Gallium. Ein sich ergebender vertikaler n-Typ-Transistor 311 kann die Kanalstruktur 352, die n-Typ-dotierte Source- oder Drain-Strukturen 350, 354 und die Source- oder Drain-Kontaktstruktur 364 umfassen.
  • Wiederum Bezug nehmend auf 2 kann das Verfahren 200 ferner (bei 240) ein Bilden einer zweiten Zwischenverbindung umfassen, umfassend einen leitfähigen Pfad, der sich zu jedem von dem ersten Gate und dem zweiten Gate erstreckt. Der leitfähige Pfad kann auf eine Region über einer Grundfläche des p-Typ-Transistors begrenzt sein. Wie beispielsweise in Stufe 307 gezeigt, können nachfolgende Metallisierungsstrukturen abgeschieden werden, um die weitere Kopplung von dem horizontalem p-Typ-Transistor 310 und dem vertikalen n-Typ-Transistor 311 miteinander und/oder mit einer anderen Schaltungsanordnung zu ermöglichen. Zur Veranschaulichung und nicht als Einschränkung können zusätzliche Maskierungs-, Ätz- und Metallabscheidungsprozesse ausgeführt werden - z. B. wodurch die Anschlussfähigkeit mit der Zwischenverbindungsstruktur 334 erweitert wird, um eine Zwischenverbindung 372 durch einige oder alle der Schichten 340, 358, 362 zu bilden. Die Zwischenverbindung 372 kann sich erstrecken, um direkt mit jedem der Gate-Struktur 360 und der Gate-Struktur 325 zu koppeln. Bei einigen Ausführungsbeispielen wird eine andere Zwischenverbindung 370 auf der Source- oder Drain-Kontaktstruktur 320 gebildet. Jedoch kann irgendeine von einer Vielzahl von zusätzlichen oder alternativen Metallisierungsstrukturen in Stufe 307 bei anderen Ausführungsbeispielen gebildet werden. Eine andere Zwischenverbindung 374 kann die Anschlussfähigkeit mit der Source- oder Drain-Kontaktstruktur 364 ermöglichen.
  • Wie in der Konfiguration in Stufe 307 gezeigt, ist die Kanalstruktur 352 des vertikalen n-Typ-Transistors 311 ausgebildet zum Leiten von Strom in eine erste Richtung (z. B. parallel zu der gezeigten z-Achse) zwischen den n-Typ-dotierten Source- oder Drain-Strukturen 350, 354. Bei einem solchen Ausführungsbeispiel kann sich die Seite 316 von einer oder mehreren Halbleiterschichten 314 - z. B. zumindest in eine Region unter dem Gate-Dielektrikum 328 - in eine zweite Richtung (z. B. in einer x-y-Ebene) erstrecken, die orthogonal zu der ersten Richtung ist. Die Kanalregion des horizontalen p-Typ-Transistors 310 kann Strom entlang einer solchen zweiten Richtung leiten - z. B. an der Seite 316 in einer Region unter dem Gate-Dielektrikum 328.
  • Bei einigen Ausführungsbeispielen umfasst die digitale Logik - z. B. eine von einem Inverter oder einem NAND-Gate - einen p-Typ-Transistor und einen mit demselben gekoppelten n-Typ-TFT. Beispielsweise zeigt 4 ein Beispiel einer Schaltung 400, die mit Halbleiterstrukturen bereitgestellt sein kann, die gemäß einem Ausführungsbeispiel hergestellt sind. Solche Halbleiterstrukturen können mit einer Verarbeitung wie der des Verfahrens 200 und/oder derjenigen, die durch die Stufen 300-307 dargestellt wird, hergestellt werden. Alternativ oder zusätzlich kann die Schaltung 400 beispielsweise mit einer integrierten Schaltungsanordnung 105 bereitgestellt sein.
  • Bei dem gezeigten Ausführungsbeispiel umfasst die Schaltung 400 einen p-Typ-Transistor 420 und einen mit demselben gekoppelten n-Typ-Transistor 410 - z. B. wobei der p-Typ-Transistor 420 und ein n-Typ-Transistor 410 jeweils dem p-Typ-Transistor 110 und dem n-Typ-TFT 120 entsprechen. Source-Anschlüsse des p-Typ-Transistors 420 und des n-Typ-Transistors 410 können jeweils mit einer Versorgungsspannung Vdd und mit einem Referenzpotential (z. B. einer Masse) gekoppelt sein. Bei einem solchen Ausführungsbeispiel können jeweilige Drain-Anschlüsse des n-Typ-Transistors 410 und des p-Typ-Transistors 420 an einem Ausgabeknoten A miteinander gekoppelt sein - z. B. wenn jeweilige Gate-Anschlüsse des n-Typ-Transistors 410 und des p-Typ-Transistors 420 an einem Eingangsknoten A miteinander gekoppelt sind. Die Schaltung 400 kann somit ausgebildet sein zum Bereitstellen einer Signalinverterfunktionalität - z. B. wobei der Eingangsknoten A ein erstes Signal empfangen soll, das einen ersten Logikzustand repräsentiert, und der Ausgabeknoten A ein zweites Signal bereitstellen soll, basierend auf dem ersten Signal, das einen entgegengesetzten Logikzustand repräsentiert. Bei einer beispielhaften Implementierung der Schaltung 400 können die Transistoren 420, 410 jeweils die Transistoren 310, 311 sein. So können beispielsweise die Zwischenverbindungen 370, 372, 374 gekoppelt sein, um - jeweils - die Versorgungsspannung, das erste Signal und eine Referenzspannung bereitzustellen - z. B. wobei die Zwischenverbindung 336 das zweite Signal basierend auf dem ersten Signal bereitstellen soll.
  • 5 zeigt ein Beispiel einer CMOS-Schaltung 500 gemäß einem anderen Ausführungsbeispiel. Strukturen der CMOS-Schaltung 500 können mit einer Verarbeitung wie der des Verfahrens 200 und/oder derjenigen, die durch die Stufen 300-307 dargestellt wird, hergestellt werden. Alternativ oder zusätzlich kann die Schaltung 500 beispielsweise mit einer integrierten Schaltungsanordnung 105 bereitgestellt sein.
  • Bei dem gezeigten Ausführungsbeispiel umfasst die Schaltung 500 die p-Typ-Transistoren 510, 520 und die mit denselben gekoppelten n-Typ-Transistoren 530, 540. Die CMOS-Schaltung 500 kann ausgebildet sein zum Bereitstellen der Funktionalität eines NAND-Logik-Gates. So können beispielsweise jeweilige Source-Anschlüsse der p-Typ-Transistoren 510, 520 mit einer Versorgungsspannung Vdd gekoppelt sein - z. B. wobei ein Source-Anschluss des n-Typ-Transistors 540 mit einem Referenzpotential (z. B. Masse) gekoppelt ist. Eine parallele Konfiguration der p-Typ-Transistoren 510, 520 kann mit dem n-Typ-Transistor 540 über den n-Typ-Transistor 530 gekoppelt sein - z. B. wobei jeweilige Drains der p-Typ-Transistoren 510, 520 und des n-Typ-Transistors 530 jeweils mit einem Ausgabeknoten C gekoppelt sind.
  • Bei einem solchen Ausführungsbeispiel können die Gate-Anschlüsse der p-Typ-Transistoren 510, 520 gekoppelt sein, um (jeweils) ein Eingangssignal A und ein Eingangssignal B zu empfangen. Ferner können die Gate-Anschlüsse der n-Typ-Transistoren 530, 540 gekoppelt sein, um jeweils Eingangssignal A und B zu empfangen. Zu einem bestimmten Zeitpunkt während des Betriebs der CMOS-Schaltung 500 können die Eingangssignale A und B jeweils einen Jeweiligen von einem ersten Logikzustand und einem zweiten Logikzustand repräsentieren. Ansprechend auf solche Signale kann der Ausgabeknoten C ein Signal bereitstellen, das einen dritten Logikzustand repräsentiert, wobei der dritte Logikzustand gleich einem booleschen NAND des ersten Logikzustands und des zweiten Logikzustands ist.
  • Bei einigen Ausführungsbeispielen umfasst das Verfahren 200 ferner Operationen zum Bilden einer vertikal gestapelten Anordnung von mehreren n-Typ-Transistoren. Zum Beispiel können zusätzliche Operationen -- ähnlich den Operationen 220 - einen dritten Drain, eine dritte Source und einen dritten (Hochmobilitäts-)Halbleiter-Body aus jeweils einem zweiten n-Typ-TFT aufwachsen oder anderweitig bilden. Solche zusätzlichen Operationen können ferner ein direktes Koppeln jedes der durch die Operationen 230 gebildeten n-Typ-TFT und des zweiten n-Typ-TFT mit einer dritten Zwischenverbindung umfassen - z. B. wobei der Hochmobilitäts-Dritte-Halbleiter-Body und die dritte Zwischenverbindung auch auf der Strecke sind, die orthogonal zu der Oberfläche des ersten Halbleiter-Bodys ist.
  • Bei einem solchen Ausführungsbeispiel kann das dritte Gate mit dem Gate eines anderen horizontalen p-Typ-Transistors gekoppelt werden, der (zum Beispiel) in einer End-to-End-Konfiguration - oder alternativ in einer Seite-an-Seite- (Side-by-Side-) Konfiguration - mit dem p-Typ-Transistor angeordnet ist, der durch die Operationen 202 gebildet wird. Eine solche Konfiguration von Schaltungsstrukturen kann zumindest teilweise die Funktionalität eines NAND-Logik-Gates (wie beispielsweise das der CMOS-Schaltung 500) bereitstellen.
  • Beispielsweise zeigt 6 Merkmale von Schaltungsstrukturen 600 gemäß einem Ausführungsbeispiel. Die Schaltungsstrukturen 600 können Merkmale der integrierten Schaltungsanordnung 105 umfassen. Alternativ oder zusätzlich können einige oder alle Schaltungsstrukturen 600 gemäß dem Verfahren 200 hergestellt werden. Wie in 6 gezeigt, können die Schaltungsstrukturen 600 ein Halbleitermaterial 604 umfassen, das auf einem Substrat 602 angeordnet ist - z. B. wobei das Halbleitermaterial 604 und das Substrat 602 funktionell der Schicht 130 oder dem Substrat 160 entsprechen.
  • Horizontale Transistoren, die unterschiedlich in oder auf dem Halbleitermaterial 604 gebildet sind, können die p-Typ-Transistoren 610, 640 umfassen. Bei dem gezeigten Ausführungsbeispiel sind die p-Typ-Transistoren 610, 640 in einer End-to-End-Konfiguration entlang der gezeigten x-Achse angeordnet. Alternativ können sich die p-Typ-Transistoren 610, 640 in einer Seite-an-Seite-Konfiguration überlappen (und entlang einer y-Achse, orthogonal zu der x-Achse, versetzt zueinander sein). Die Anschlussfähigkeit zu dem p-Typ-Transistor 610 kann über eine Gate-Struktur 616 und die Source/Drain-Strukturen 612, 614 derselben bereitgestellt sein. Ähnlich kann die Anschlussfähigkeit zu dem p-Typ-Transistor 640 über eine Gate-Struktur 646 und die Source/Drain-Strukturen 642, 644 derselben bereitgestellt sein.
  • Die erhöhte Source/Drain-Struktur 614 und die Gate-Struktur 616 können unterschiedlich mit jeweiligen Zwischenverbindungen 650, 662 gekoppelt sein - z. B. wenn ein vertikaler n-Typ-TFT 620 über jede der Zwischenverbindungen 650, 662 unterschiedlich mit dem p-Typ-Transistor 610 gekoppelt ist. So kann beispielsweise die Zwischenverbindung 650 direkt mit der erhöhten Source/Drain-Struktur 614 und mit einer Source/Drain-Struktur des n-Typs-TFT 620 gekoppelt sein. Bei einem solchen Ausführungsbeispiel kann die Zwischenverbindung 662 einen leitfähigen Pfad umfassen, der sich zu jedem von der Gate-Struktur 616 und einer Gate-Struktur von dem n-Typ-TFT 620 erstreckt - z. B. wobei der leitfähige Pfad auf eine Region über einer horizontalen Grundfläche des p-Typ-Transistors 610 begrenzt ist. Zum Beispiel kann der vertikale n-Typ-TFT 620 einige oder alle Merkmale des n-Typ-TFT 311 aufweisen.
  • Die Zwischenverbindung 650 kann ferner mit der Source/Drain-Struktur 642 des p-Typ-Transistors 640 gekoppelt sein. Bei einem solchen Ausführungsbeispiel kann eine andere Zwischenverbindung 664 von Schaltungsstrukturen 600 direkt mit jeder von der Gate-Struktur 646 und einer Gate-Struktur des n-Typ-TFT 630 gekoppelt sein. Die Source/Drain-Strukturen 612, 644 können mit jeweiligen Zwischenverbindungen 660, 666 gekoppelt sein - z. B. wobei eine andere Zwischenverbindung 654 mit einer Source/Drain des n-Typ-TFT 630 gekoppelt ist.
  • Beispielsweise kann die Funktionalität der Transistoren 610, 620, 630 und 640 (jeweils) derjenigen der Transistoren 510, 530, 540 und 520 entsprechen. Bei einem solchen Ausführungsbeispiel können die Zwischenverbindungen 660, 666 mit einer Versorgungsspannung Vdd gekoppelt sein - z. B. wobei die Zwischenverbindung 654 mit einem Referenzpotential gekoppelt ist, wobei die Zwischenverbindungen 662, 664 gekoppelt sind, um (jeweils) Eingangssignale A, B zu empfangen, und wobei die Zwischenverbindung 650 die Ausgabe an Knoten C bereitstellen soll. Bei einer beispielhaften Implementierung der Schaltung 500 können die Transistoren 510, 520, 530, 540 (jeweils) die Transistoren 610, 640, 620, 630 sein. So können beispielsweise die Zwischenverbindungen 660, 666 gekoppelt sein, um eine Versorgungsspannung Vdd bereitzustellen, und die Zwischenverbindung 654 kann gekoppelt sein, um eine Referenzspannung bereitzustellen. Bei einem solchen Ausführungsbeispiel können die Zwischenverbindungen 662, 664 (jeweils) ein Eingangssignal A und ein Eingangssignal B bereitstellen, wobei die Zwischenverbindung 650 gekoppelt ist, um das Ausgangssignal am Knoten C bereitzustellen.
  • 7 stellt eine Rechenvorrichtung 700 gemäß einem Ausführungsbeispiel dar. Die Rechenvorrichtung 700 häust eine Platine 702. Die Platine 702 kann eine Anzahl von Komponenten aufweisen, einschließlich, aber nicht beschränkt auf, einen Prozessor 704 und zumindest einen Kommunikationschip 706. Der Prozessor 704 ist physisch und elektrisch mit der Platine 702 gekoppelt. Bei einigen Implementierungen ist der zumindest eine Kommunikationschip 706 ferner physisch und elektrisch mit der Platine 702 gekoppelt. Bei weiteren Implementierungen ist der Kommunikationschip 706 Teil des Prozessors 704.
  • Abhängig von ihren Anwendungen kann die Rechenvorrichtung 700 andere Komponenten umfassen, die physisch und elektrisch mit der Platine 702 gekoppelt sein können oder nicht. Diese anderen Komponenten umfassen, sind aber nicht beschränkt auf, einen flüchtigen Speicher (z. B. DRAM), einen nichtflüchtigen Speicher (z. B. ROM), einen Flash-Speicher, einen Graphikprozessor, einen digitalen Signalprozessor, einen Krypto-Prozessor, einen Chipsatz, eine Antenne, eine Anzeige, eine Touchscreen-Anzeige, eine Touchscreen-Steuerung, eine Batterie, einen Audio-Codec, einen Video-Codec, einen Leistungsverstärker, ein GPS-Bauelement (Global Positioning System; globales Positionierungssystem), einen Kompass, ein Akzelerometer, ein Gyroskop, einen Lautsprecher, eine Kamera, und eine Massenspeichervorrichtung (z. B. Festplattenlaufwerk, CD (Compact Disk), DVD (Digital Versatile Disk) usw.).
  • Der Kommunikationschip 706 ermöglicht eine drahtlose Kommunikation für die Übertragung von Daten zu und von der Rechenvorrichtung 700. Der Ausdruck „drahtlos“ und seine Ableitungen können verwendet werden, um Schaltungen, Bauelemente, Systeme, Verfahren, Techniken, Kommunikationskanäle etc. zu beschreiben, die Daten durch die Verwendung modulierter, elektromagnetischer Strahlung durch ein nicht-festes Medium kommunizieren können. Der Ausdruck impliziert nicht, dass die zugeordneten Bauelemente nicht irgendwelche Drähte umfassen, obwohl sie dies bei einigen Ausführungsbeispielen möglicherweise nicht tun. Der Kommunikationschip 706 kann irgendeine von einer Anzahl von drahtlosen Standards oder Protokollen implementieren, einschließlich aber nicht beschränkt auf Wi-Fi (IEEE 802.11-Familie), WiMAX (IEEE 802.1-Familie), IEEE 802.20, Long Term Evolution (LTE), Ev-DO, HSPA+, HSDPA+, HSUPA+, EDGE, GSM, GPRS, CDMA, TDMA, DECT, Bluetooth, und Ableitungen davon, sowie irgendwelche anderen drahtlosen Protokolle, die bezeichnet werden als 3G, 4G, 5G und darüber hinaus. Die Rechenvorrichtung 700 kann eine Mehrzahl von Kommunikationschips 706 umfassen. Zum Beispiel kann ein erster Kommunikationschip 706 zweckgebunden sein für drahtlose Kommunikation mit kürzerem Bereich, wie beispielsweise Wi-Fi und Bluetooth, und ein zweiter Kommunikationschip 706 kann zweckgebunden sein für drahtlose Kommunikation mit längerem Bereich, wie beispielsweise GPS, EDGE, GPRS, CDMA, WiMAX, LTE, Ev-DO, und andere.
  • Der Prozessor 704 der Rechenvorrichtung 700 umfasst einen Integrierte-Schaltung-Die, der innerhalb des Prozessors 704 gehäust ist. Der Ausdruck „Prozessor“ kann sich auf irgendeine Vorrichtung oder Abschnitt einer Vorrichtung beziehen, das/der elektronische Daten aus Registern und/oder Speicher verarbeitet, um diese elektronischen Daten in andere elektronische Daten zu transformieren, die in Registern und/oder Speicher gespeichert werden können. Der Kommunikationschip 706 umfasst auch einen Integrierte-Schaltung-Die, der innerhalb des Kommunikationschips 706 gehäust ist.
  • Bei verschiedenen Implementierungen kann die Rechenvorrichtung 700 ein Laptop, ein Netbook, ein Notebook, ein Ultrabook, ein Smartphone, ein Tablet, ein PDA (Personal Digital Assistant = persönlicher digitaler Assistent), ein ultramobiler PC, ein Mobiltelefon, ein Desktop-Computer, ein Server, ein Drucker, ein Scanner, ein Monitor, eine Set-Top-Box, eine Unterhaltungs-Steuereinheit (entertainment control unit), eine Digitalkamera, ein tragbarer Musikspieler oder ein digitaler Videorecorder sein. Bei weiteren Implementierungen kann die Rechenvorrichtung 700 irgendeine andere elektronische Vorrichtung sein, die Daten verarbeitet.
  • Einige Ausführungsbeispiele können als ein Computerprogrammprodukt oder Software bereitgestellt sein, das/die ein maschinenlesbares Medium mit darauf gespeicherten Anweisungen umfassen kann, die verwendet werden können, um ein Computersystem (oder andere elektronische Vorrichtungen) zu programmieren, um einen Prozess gemäß einem Ausführungsbeispiel auszuführen. Ein maschinenlesbares Medium umfasst irgendeinen Mechanismus zum Speichern oder Übertragen von Information in einer durch eine Maschine (z. B. einen Computer) lesbaren Form. Ein maschinenlesbares (z. B. computerlesbares) Medium umfasst beispielsweise ein maschinen- (z. B. computer-) lesbares Speichermedium (z. B. Nur-Lese-Speicher („ROM“), Direktzugriffsspeicher („RAM“), Magnetplattenspeichermedien, optische Speichermedien, Flash-Speichergeräte etc.), ein maschinen- (z. B. computer-) lesbares Übertragungsmedium (elektrische, optische, akustische oder andere Formen von ausgebreiteten Signalen (z. B. Infrarotsignale, digitale Signale etc.), etc.
  • 8 veranschaulicht eine schematische Darstellung einer Maschine in der beispielhaften Form eines Computersystems 800, in dem ein Satz von Anweisungen ausgeführt werden können, um die Maschine zum Ausführen irgendeiner oder mehrerer der hierin beschriebenen Methoden zu veranlassen. Bei alternativen Ausführungsbeispielen kann die Maschine mit anderen Maschinen in einem lokalen Netzwerk (LAN; Local Area Network), einem Intranet, einem Extranet oder dem Internet verbunden (z. B. vernetzt) sein. Die Maschine kann in der Funktion eines Servers oder einer Client-Maschine in einer Client-Server-Netzwerkumgebung oder als Peer-Maschine in einer Peer-to-Peer (oder verteilten) Netzwerkumgebung arbeiten. Die Maschine kann ein Personal-Computer (PC), ein Tablet-PC, eine Set-Top-Box (STB), ein persönlicher digitaler Assistent (PDA), ein Mobiltelefon, eine Web-Anwendung, ein Server, ein Netzwerk-Router, -Schalter (switch) oder -Brücke oder irgendeine Maschine sein, die fähig ist zum Ausführen eines Satzes von Anweisungen (sequentiell oder anderweitig), die Aktionen spezifizieren, die durch diese Maschine ausgeführt werden sollen. Während nur eine einzige Maschine dargestellt ist, soll der Begriff „Maschine“ ferner auch irgendeine Sammlung von Maschinen (z. B. Computern) umfassen, die individuell oder gemeinsam einen Satz (oder mehrere Sätze) von Anweisungen ausführen, um irgendeine oder mehrere der hierin erörterten Methoden auszuführen.
  • Das beispielhafte Computersystem 800 umfasst einen Prozessor 802, einen Hauptspeicher 804 (z. B. Nurlesespeicher (ROM), Flash-Speicher, dynamischer Direktzugriffsspeicher (DRAM) wie beispielsweise synchroner DRAM (SDRAM) oder Rambus-DRAM (RDRAM) etc.), einen statischen Speicher 806 (z. B. Flash-Speicher, statischer Direktzugriffsspeicher (SRAM) etc.) und einen Sekundärspeicher 818 (z. B. eine Datenspeichervorrichtung), die über einen Bus 830 miteinander kommunizieren.
  • Der Prozessor 802 repräsentiert eine oder mehrere Allzweck-Verarbeitungsvorrichtungen, wie beispielsweise einen Mikroprozessor, eine zentrale Verarbeitungseinheit oder Ähnliches. Insbesondere kann der Prozessor 802 ein Komplexer-Anweisungssatz-Rechen- (CISC-; Complex Instruction Set Computing) Mikroprozessor, ein Reduzierter-Anweisungssatz-Rechen- (RISC-; Reduced Instruction Set Computing) Mikroprozessor, ein Sehr-Langes-Anweisungswort- (VLIW-; Very Long Instruction Word) Mikroprozessor, ein Prozessor, der andere Anweisungssätze implementiert, oder Prozessoren, die eine Kombination von Anweisungssätzen implementieren, sein. Der Prozessor 802 kann auch eine oder mehrere Allzweck-Verarbeitungsvorrichtungen sein, wie beispielsweise eine anwendungsspezifische integrierte Schaltung (ASIC; Application Specific Integrated Circuit), ein feldprogrammierbares Gate-Array (FPGA; Field Programmable Gate Array), ein digitaler Signalprozessor (DSP; Digital Signal Processor), ein Netzwerkprozessor oder Ähnliches. Der Prozessor 802 ist ausgebildet zum Ausführen der Verarbeitungslogik 826 zum Ausführen der hierin beschriebenen Operationen.
  • Das Computersystem 800 kann ferner eine Netzwerkschnittstellenvorrichtung 808 umfassen. Das Computersystem 800 kann auch eine Videoanzeigeeinheit 810 (z. B. eine Flüssigkristallanzeige (LCD; Liquid Crystal Display), eine lichtemittierende Dioden-Anzeige (LED; Light Emitting Diode) oder eine Kathodenstrahlröhre (CRT; Cathode Ray Tube)), eine alphanumerische Eingabevorrichtung 812 (z. B. eine Tastatur), eine Cursorsteuervorrichtung 814 (z. B. eine Maus) und eine Signalerzeugungsvorrichtung 816 (z. B. ein Lautsprecher) umfassen.
  • Der Sekundärspeicher 818 kann ein maschinenzugängliches Speichermedium (oder genauer gesagt ein computerlesbares Speichermedium) 832 umfassen, auf dem ein oder mehrere Sätze von Anweisungen (z. B. Software 822) gespeichert sind, die irgendeine oder mehrere der hierin beschriebenen Methoden oder Funktionen verkörpern. Die Software 822 kann sich während der Ausführung desselben durch das Computersystem 800 auch komplett oder zumindest teilweise innerhalb des Hauptspeichers 804 und/oder innerhalb des Prozessors 802 befinden, während der Hauptspeicher 804 und der Prozessor 802 auch maschinenlesbare Speichermedien bilden. Die Software 822 kann ferner über ein Netzwerk 820 über die Netzwerkschnittstellenvorrichtung 808 gesendet oder empfangen werden.
  • Während das maschinenzugängliche Speichermedium 832 bei einem Ausführungsbeispiel als ein einzelnes Medium gezeigt ist, soll der Begriff „maschinenlesbares Speichermedium“ so verstanden werden, dass es ein einzelnes Medium oder mehrere Medien umfasst (z. B. eine zentralisierte oder verteilte Datenbank und/oder zugeordnete Caches und Server), die den einen oder die mehreren Sätze von Anweisungen speichern. Der Begriff „maschinenlesbares Speichermedium“ ist auch so zu verstehen, dass er irgendein Medium umfasst, das fähig ist zum Speichern oder Codieren eines Satzes von Anweisungen zur Ausführung durch die Maschine und das die Maschine veranlasst, irgendeines von einem oder mehreren Ausführungsbeispielen auszuführen. Der Begriff „maschinenlesbares Speichermedium“ soll dementsprechend verstanden werden, dass er Festkörperspeicher sowie optische und magnetische Medien umfasst, aber nicht darauf beschränkt ist.
  • Techniken und Architekturen zum Bereitstellen von CMOS-Schaltungsstrukturen sind hierin beschrieben. In der obigen Beschreibung sind zu Erläuterungszwecken zahlreiche spezifische Details dargelegt, um ein tiefgreifendes Verständnis der beschriebenen Ausführungsbeispiele bereitzustellen. Für einen Fachmann ist es jedoch offensichtlich, dass bestimmte Ausführungsbeispiele in der Praxis ohne diese spezifischen Details ausgeführt werden können. In anderen Fällen sind Strukturen und Vorrichtungen in Blockdiagrammform gezeigt, um das Verunklaren der Beschreibung zu vermeiden.
  • Durchgehend in dieser Beschreibung bedeutet Bezugnahme auf „ein einzelnes Ausführungsbeispiel“ oder „ein Ausführungsbeispiel“, dass ein bestimmtes Merkmal, eine bestimmte Struktur oder Charakteristik, das/die in Verbindung mit dem Ausführungsbeispiel beschrieben ist, bei zumindest einem Ausführungsbeispiel der Erfindung umfasst ist. Somit bezieht sich das Auftreten der Phrase „bei einem einzelnen Ausführungsbeispiel“ an verschiedenen Stellen in der Beschreibung nicht zwingend überall auf das gleiche Ausführungsbeispiel.
  • Einige Abschnitte der detaillierten Beschreibung werden hinsichtlich Algorithmen und symbolischen Darstellungen von Operationen auf Datenbits innerhalb eines Computerspeichers dargestellt. Diese algorithmischen Beschreibungen und Darstellungen sind das Mittel, das von den Fachleuten auf dem Gebiet der Informatik verwendet wird, um die Substanz ihrer Arbeit an andere Fachleuchte am effektivsten weiterzugeben. Ein Algorithmus ist hier und im Allgemeinen als eine selbstkonsistente Abfolge von Schritten konzipiert, die zu einem gewünschten Ergebnis führen. Die Schritte sind diejenigen, die physikalische Manipulationen physikalischer Größen erfordern. In der Regel, wenn auch nicht unbedingt, werden diese Größen in Form von elektrischen oder magnetischen Signalen dargestellt, die gespeichert, übertragen, kombiniert, verglichen und anderweitig manipuliert werden können. Es hat sich als günstig erwiesen, hauptsächlich aus Gründen der allgemeinen Nutzung, diese Signale als Bits, Werte, Elemente, Symbole, Zeichen, Begriffe, Zahlen oder Ähnliches zu bezeichnen.
  • Es sollte jedoch berücksichtigt werden, dass alle diese und ähnliche Ausdrücke den geeigneten physischen Größen zugeordnet werden sollen und nur praktische Bezeichnungen sind, die auf diese Größen angewandt werden. Sofern aus der Diskussion hierin nicht ausdrücklich etwas anderes hervorgeht, wird darauf hingewiesen, dass sich in der gesamten Beschreibung Diskussionen, die Begriffe wie beispielsweise „Verarbeiten“ oder „Rechnen“ oder „Berechnen“ oder „Bestimmen“ oder „Anzeigen“ oder Ähnliches verwenden, auf die Handlungen und Prozesse eines Computersystems oder einer ähnlichen elektronischen Rechenvorrichtung beziehen, die Daten, die als physische (elektronische) Größen innerhalb der Register und Speicher des Computersystems dargestellt werden, manipuliert und in andere Daten umwandelt, die ähnlich wie physische Größen innerhalb der Speicher oder Register des Computersystems oder anderer solcher Informationsspeicher-, Übertragungs- oder Anzeigevorrichtungen dargestellt sind.
  • Bestimmte Ausführungsbeispiele beziehen sich auch auf Vorrichtungen zum Ausführen der hiesigen Operationen. Diese Vorrichtung kann speziell für die erforderlichen Zwecke gebaut sein, oder sie kann einen Allzweckcomputer umfassen, der selektiv durch ein in dem Computer gespeichertes Computerprogramm aktiviert oder rekonfiguriert wird. Ein solches Computerprogramm kann in einem computerlesbaren Speichermedium gespeichert werden, wie beispielsweise, aber nicht beschränkt auf, irgendeine Art von Diskette, umfassend Disketten, optische Disketten, CD-ROMs und magnetisch-optische Disketten, Nur-Lese-Speicher (ROMs), Direktzugriffsspeicher (RAMs), wie beispielsweise dynamisches RAM (DRAM), EPROMs, EEPROMs, magnetische oder optische Karten, oder irgendeinen Typ von Medien, die zum Speichern elektronischer Anweisungen geeignet sind, und mit einem Computersystem-Bus gekoppelt sind.
  • Die hierin vorgestellten Algorithmen und Anzeigen stehen in keinem Zusammenhang mit irgendeinem bestimmten Computer oder einer anderen Vorrichtung. Verschiedene Allzwecksysteme können mit Programmen in Übereinstimmung mit den hiesigen Lehren verwendet werden, oder es kann sich als zweckmäßig erweisen, spezialisiertere Vorrichtungen zu bauen, um die erforderlichen Verfahrensschritte auszuführen. Die erforderliche Struktur für eine Vielzahl dieser Systeme ergibt sich aus der Beschreibung hierin. Zusätzlich werden bestimmte Ausführungsbeispiele nicht mit Bezugnahme auf irgendeine bestimmte Programmiersprache beschrieben. Es wird darauf hingewiesen, dass eine Vielzahl von Programmiersprachen verwendet werden kann, um die Lehren solcher Ausführungsbeispiele, wie hierin beschrieben, zu implementieren.
  • Neben dem hierin Beschriebenen können verschiedene Modifikationen an den offenbarten Ausführungsbeispielen und Implementierungen derselben vorgenommen werden, ohne von ihrem Schutzbereich abzuweichen. Daher sollten die Veranschaulichungen und Beispiele hierin in einem veranschaulichenden und nicht in einem einschränkenden Sinne ausgelegt werden. Der Schutzbereich der Erfindung sollte ausschließlich durch Bezugnahme auf die folgenden Ansprüche gemessen werden.

Claims (25)

  1. Eine integrierte Schaltung zum Kommunizieren eines Signals, die integrierte Schaltung umfassend: einen p-Typ-Transistor auf einem Substrat, der p-Typ-Transistor umfassend einen ersten Drain, eine erste Source, ein erstes Gate und einen ersten Halbleiter-Body, der sich zwischen der ersten Source und dem ersten Drain entlang einer ersten Strecke, die parallel zu einer Oberfläche des Substrats ist, erstreckt; einen n-Typ-Dünnfilm-Transistor (TFT), umfassend einen zweiten Drain, eine zweite Source, ein zweites Gate und einen zweiten Halbleiter-Body, der sich zwischen der zweiten Source und dem zweiten Drain entlang einer zweiten Strecke, die orthogonal zu der Oberfläche des Substrats ist, erstreckt, wobei das zweite Gate den zweiten Halbleiter-Body umgibt, und wobei eine Trägermobilität des zweiten Halbleiter-Bodys gleich oder größer als 100 cm2/V·s ist; eine erste Zwischenverbindung, die mit jedem von dem p-Typ-Transistor und dem n-Typ-TFT gekoppelt ist, wobei die erste Zwischenverbindung, eines von der ersten Source oder dem ersten Drain und eines von der zweiten Source oder dem zweiten Drain auf der zweiten Strecke sind; und eine zweite Zwischenverbindung, umfassend einen leitfähigen Pfad, der sich zu jedem von dem ersten Gate und dem zweiten Gate erstreckt, wobei der leitfähige Pfad auf eine Region über einer Grundfläche des p-Typ-Transistors beschränkt ist.
  2. Eine integrierte Schaltung gemäß Anspruch 1, wobei eines von einem Inverter oder einem NAND-Gate den p-Typ-Transistor und den n-Typ-TFT umfasst.
  3. Eine integrierte Schaltung gemäß einem der Ansprüche 1 oder 2, wobei das andere von der ersten Source oder dem ersten Drain gekoppelt ist, um eine Versorgungsspannung zu empfangen.
  4. Die integrierte Schaltung gemäß Anspruch 3, wobei das andere von der zweiten Source oder dem zweiten Drain gekoppelt ist, um eine Masse-Spannung zu empfangen.
  5. Eine integrierte Schaltung gemäß einem der Ansprüche 1 bis 3, ferner umfassend: einen zweiten n-Typ (TFT), umfassend einen dritten Drain, eine dritte Source und einen dritten Halbleiter-Body, der sich zwischen der dritten Source und dem dritten Drain entlang der zweiten Strecke erstreckt; und eine dritte Zwischenverbindungsstruktur, die mit jedem von dem n-Typ-TFT und dem zweiten n-Typ-TFT gekoppelt ist, wobei die dritte Zwischenverbindung auf der zweiten Strecke ist.
  6. Die integrierte Schaltung gemäß Anspruch 5, ferner umfassend: einen zweiten p-Typ-Transistor auf dem Substrat, der zweite p-Typ-Transistor umfassend einen vierten Drain, eine vierte Source, ein viertes Gate und einen vierten Halbleiter-Body, der sich zwischen der vierten Source und dem vierten Drain entlang einer dritten Strecke, die parallel zu der Oberfläche des Substrats ist, erstreckt; eine vierte Zwischenverbindung, die mit jedem von dem dritten Gate und dem vierten Gate gekoppelt ist.
  7. Die integrierte Schaltung gemäß Anspruch 6, wobei der p-Typ-Transistor und der zweite p-Typ-Transistor in einer Seite-an-Seite-Konfiguration angeordnet sind.
  8. Eine integrierte Schaltung gemäß einem der Ansprüche 1 bis 3, wobei der zweite Halbleiter-Body Sauerstoff und zumindest eines von Indium, Gallium, Zink, Titan oder Zinn umfasst.
  9. Eine integrierte Schaltung gemäß einem der Ansprüche 1 bis 3, wobei der zweite Halbleiter-Body einen amorphen Halbleiter umfasst.
  10. Eine integrierte Schaltung gemäß einem der Ansprüche 1 bis 3, wobei der p-Typ-Transistor einen zweiten TFT umfasst.
  11. Ein Verfahren zum Herstellen einer integrierten Schaltung, das Verfahren umfassend: auf einem Substrat Bilden eines p-Typ-Transistors, umfassend einen ersten Drain, eine erste Source, ein erstes Gate und einen ersten Halbleiter-Body, der sich zwischen der ersten Source und dem ersten Drain entlang einer ersten Strecke, die parallel zu einer Oberfläche des Substrats ist, erstreckt; Bilden eines n-Typ-Dünnfilm-Transistors (TFT), umfassend einen zweiten Drain, eine zweite Source, ein zweites Gate und einen zweiten Halbleiter-Body, der sich zwischen der zweiten Source und dem zweiten Drain entlang einer zweiten Strecke, die orthogonal zu der Oberfläche des Substrats ist, erstreckt, wobei das zweite Gate den zweiten Halbleiter-Body umgibt, und wobei eine Trägermobilität des zweiten Halbleiter-Bodys gleich oder größer als 100 cm2/V·s ist; Koppeln von jedem von dem p-Typ-Transistor und dem n-Typ-TFT mit einer ersten Zwischenverbindung, wobei die erste Zwischenverbindung, eines von der ersten Source oder dem ersten Drain und eines von der zweiten Source oder dem zweiten Drain auf der zweiten Strecke sind; und Bilden einer zweiten Zwischenverbindung, umfassend einen leitfähigen Pfad, der sich zu jedem von dem ersten Gate und dem zweiten Gate erstreckt, wobei der leitfähige Pfad auf eine Region über einer Grundfläche des p-Typ-Transistors beschränkt ist.
  12. Ein Verfahren gemäß Anspruch 11, wobei eines von einem Inverter oder einem NAND-Gate den p-Typ-Transistor und den n-Typ-TFT umfasst.
  13. Ein Verfahren gemäß einem der Ansprüche 11 oder 12, ferner umfassend: Bilden eines zweiten n-Typ (TFT), umfassend einen dritten Drain, eine dritte Source und einen dritten Halbleiter-Body, der sich zwischen der dritten Source und dem dritten Drain entlang der zweiten Strecke erstreckt; und Koppeln einer dritten Zwischenverbindungsstruktur mit jedem von dem n-Typ-TFT und dem zweiten n-Typ-TFT, wobei die dritte Zwischenverbindung auf der zweiten Strecke ist.
  14. Ein Verfahren gemäß einem der Ansprüche 11 bis 13, wobei der zweite Halbleiter-Body Sauerstoff und zumindest eines von Indium, Gallium, Zink, Titan oder Zinn umfasst.
  15. Ein Verfahren gemäß einem der Ansprüche 11 bis 13, wobei der zweite Halbleiter-Body einen amorphen Halbleiter umfasst.
  16. Ein Verfahren gemäß einem der Ansprüche 11 bis 13, wobei eine durchschnittliche Größe von irgendwelchen Kristalliten des zweiten Halbleiter-Bodys in einem Bereich von 0,5 Nanometer (nm) bis 5 nm ist.
  17. Ein System zum Kommunizieren eines Signals, das System umfassend: eine integrierte Schaltung (IC), umfassend: einen p-Typ-Transistor auf einem Substrat, der p-Typ-Transistor umfassend einen ersten Drain, eine erste Source, ein erstes Gate und einen ersten Halbleiter-Body, der sich zwischen der ersten Source und dem ersten Drain entlang einer ersten Strecke, die parallel zu einer Oberfläche des Substrats ist, erstreckt; einen n-Typ-Dünnfilm-Transistor (TFT), umfassend einen zweiten Drain, eine zweite Source, ein zweites Gate und einen zweiten Halbleiter-Body, der sich zwischen der zweiten Source und dem zweiten Drain entlang einer zweiten Strecke, die orthogonal zu der Oberfläche des Substrats ist, erstreckt, wobei das zweite Gate den zweiten Halbleiter-Body umgibt, und wobei eine Trägermobilität des zweiten Halbleiter-Bodys gleich oder größer als 100 cm2/V·s ist; eine erste Zwischenverbindung, die mit jedem von dem p-Typ-Transistor und dem n-Typ-TFT gekoppelt ist, wobei die erste Zwischenverbindung, eines von der ersten Source oder dem ersten Drain und eines von der zweiten Source oder dem zweiten Drain auf der zweiten Strecke sind; und eine zweite Zwischenverbindung, umfassend einen leitfähigen Pfad, der sich zu jedem von dem ersten Gate und dem zweiten Gate erstreckt, wobei der leitfähige Pfad auf eine Region über einer Grundfläche des p-Typ-Transistors beschränkt ist; und eine Anzeigevorrichtung, die mit der IC gekoppelt ist, die Anzeigevorrichtung zum Erzeugen einer Anzeige basierend auf einem Signal, das mit der IC kommuniziert wird.
  18. Ein System gemäß Anspruch 17, wobei eines von einem Inverter oder einem NAND-Gate den p-Typ-Transistor und den n-Typ-TFT umfasst.
  19. Ein System gemäß einem der Ansprüche 17 oder 18, wobei das andere von der ersten Source oder dem ersten Drain gekoppelt ist, um eine Versorgungsspannung zu empfangen.
  20. Das System gemäß Anspruch 19, wobei das andere von der zweiten Source oder dem zweiten Drain gekoppelt ist, um eine Masse-Spannung zu empfangen.
  21. Ein System gemäß einem der Ansprüche 17 bis 20, die integrierte Schaltung ferner umfassend: einen zweiten n-Typ (TFT), umfassend einen dritten Drain, eine dritte Source und einen dritten Halbleiter-Body, der sich zwischen der dritten Source und dem dritten Drain entlang der zweiten Strecke erstreckt; und eine dritte Zwischenverbindungsstruktur, die mit jedem von dem n-Typ-TFT und dem zweiten n-Typ-TFT gekoppelt ist, wobei die dritte Zwischenverbindung auf der zweiten Strecke ist.
  22. Das System gemäß Anspruch 21, die integrierte Schaltung ferner umfassend: einen zweiten p-Typ-Transistor auf dem Substrat, der zweite p-Typ-Transistor umfassend einen vierten Drain, eine vierte Source, ein viertes Gate und einen vierten Halbleiter-Body, der sich zwischen der vierten Source und dem vierten Drain entlang einer dritten Strecke, die parallel zu der Oberfläche des Substrats ist, erstreckt; eine vierte Zwischenverbindung, die mit jedem von dem dritten Gate und dem vierten Gate gekoppelt ist.
  23. Das System gemäß Anspruch 22, wobei der p-Typ-Transistor und der zweite p-Typ-Transistor in einer Seite-an-Seite-Konfiguration angeordnet sind.
  24. Das System gemäß einem der Ansprüche 17 bis 20, wobei die zweite Zwischenverbindung gekoppelt ist, um ein erstes Signal zu empfangen, das einen ersten Logikzustand repräsentiert, und wobei die erste Zwischenverbindung gekoppelt ist, um ein zweites Signal auszugeben, das einen zweiten Logikzustand basierend auf dem ersten Logikzustand repräsentiert.
  25. Das System gemäß einem der Ansprüche 17 bis 20, wobei der zweite Halbleiter-Body Sauerstoff und zumindest eines von Indium, Gallium, Zink, Titan oder Zinn umfasst.
DE102019104899.0A 2018-03-30 2019-02-26 CMOS-Schaltung mit vertikal orientiertem N-Typ-Transistor und Verfahren zum Bereitstellen desselben Pending DE102019104899A1 (de)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US15/941,384 2018-03-30
US15/941,384 US11139296B2 (en) 2018-03-30 2018-03-30 CMOS circuit with vertically oriented n-type transistor and method of providing same

Publications (1)

Publication Number Publication Date
DE102019104899A1 true DE102019104899A1 (de) 2019-10-02

Family

ID=67910245

Family Applications (1)

Application Number Title Priority Date Filing Date
DE102019104899.0A Pending DE102019104899A1 (de) 2018-03-30 2019-02-26 CMOS-Schaltung mit vertikal orientiertem N-Typ-Transistor und Verfahren zum Bereitstellen desselben

Country Status (3)

Country Link
US (1) US11139296B2 (de)
CN (1) CN110323222A (de)
DE (1) DE102019104899A1 (de)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11417829B2 (en) * 2018-05-18 2022-08-16 Integrated Silicon Solution, (Cayman) Inc. Three dimensional perpendicular magnetic tunnel junction with thin film transistor array
US11195794B2 (en) 2020-02-05 2021-12-07 Samsung Electronics Co., Ltd. Stacked integrated circuit devices including a routing wire
US11282843B2 (en) * 2020-05-22 2022-03-22 Taiwan Semiconductor Manufacturing Co., Ltd. Memory device, SRAM cell, and manufacturing method thereof
US11646372B2 (en) * 2020-09-19 2023-05-09 International Business Machines Corporation Vertical transistor floating body one transistor DRAM memory cell
WO2022188010A1 (zh) * 2021-03-08 2022-09-15 华为技术有限公司 半导体装置、电子设备、晶体管的形成方法
US11862640B2 (en) 2021-09-29 2024-01-02 Advanced Micro Devices, Inc. Cross field effect transistor (XFET) library architecture power routing
US20230102901A1 (en) * 2021-09-29 2023-03-30 Advanced Micro Devices, Inc. Cross field effect transistor (xfet) architecture process
US20240105610A1 (en) * 2022-09-28 2024-03-28 International Business Machines Corporation Vertical-transport field-effect transistor with backside gate contact

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11081483B2 (en) * 2017-09-29 2021-08-03 Intel Corporation CMOS circuit with a group III-nitride transistor and method of providing same

Also Published As

Publication number Publication date
US20190304974A1 (en) 2019-10-03
CN110323222A (zh) 2019-10-11
US11139296B2 (en) 2021-10-05

Similar Documents

Publication Publication Date Title
DE102019104899A1 (de) CMOS-Schaltung mit vertikal orientiertem N-Typ-Transistor und Verfahren zum Bereitstellen desselben
DE112013007031B4 (de) Auf selektiv epitaktisch gezüchteten III-V-Materialien basierende Vorrichtungen
DE112011106004B4 (de) Halbleiterstruktur und Verfahren zum Herstellen einer CMOS-Nanodraht-Halbleiterstruktur
DE102019100124A1 (de) Gateanordnungen in Quantenpunkt-Vorrichtungen
DE102020129973A1 (de) Einzelgate-3d-nanodraht-inverter für dickes-gate-soc-anwendungen mit hoher dichte
DE112013006527T5 (de) Nanodrahttransistor mit Unterschicht-Ätzstopps
DE112013005625T5 (de) Umsetzung von dünnen Transistorelementen von Silicium zu Silicium-Germanium
DE112011105926T5 (de) Belastungskompensation in Transistoren
DE102019101583A1 (de) Rekonfigurierbare verbindungsanordnung, die dünnfilm-transistoren verwendet
DE112012002700T5 (de) Verfahren und Struktur für niederohmige Source- und Drain-Bereiche in einem Prozessablauf mit Ersatz-Metall-Gate
DE112013006525T5 (de) Herstellung eines Nanodrahttransistors Hartmaskenschichten
DE102019122949A1 (de) Verspannte abstimmbare nanodrahtstrukturen und prozess
DE112017007845T5 (de) Integrierte schaltungskomponenten mit substrathohlräumen
DE102019114239A1 (de) Schottky-dioden-strukturen und integration mit iii-v-transistoren
DE102019108021A1 (de) Wrap-Around-Kontaktstrukturen für Halbleiterfinnen
DE102020128905A1 (de) Esd-diode-lösung für nanobandarchitekturen
DE112017007929T5 (de) Kristalliner mehrschicht-dünnfilm-transistor mit rückseitigem gate hintergrund
DE102019122644A1 (de) Integrierte gate-all-around-schaltungsstrkturen mit dezimierten kanalstrukturen unter verwendung eines von unten nach oben wirkenden ansatzes
DE102020103536A1 (de) Logikschaltung mit Indiumnitrid-Quantenwanne
DE102020114103A1 (de) Kanalbildung für dreidimensionale transistoren
DE102020130198A1 (de) Kointegrierte hochleistungs-nanoband-transistoren und hochvolt-finfet-vorrichtungen mit dickem gate
DE112016006698T5 (de) Galliumnitrid-NMOS auf Si(111), co-integriert mit einem Silicium-PMOS
DE102020105662A1 (de) Gate-stapel für finfet-transistoren
DE102020102814A1 (de) Selbstausgerichtete lokale Zwischenverbindungen
DE102020114140A1 (de) Zwischentrennschichten an dem back-end-of-line