DE102018218900A1 - Lösungen für eine Spannungsentlastung für eine Gestaltung eines WLCSP mit Grosser/Bulk-Kupferschicht - Google Patents

Lösungen für eine Spannungsentlastung für eine Gestaltung eines WLCSP mit Grosser/Bulk-Kupferschicht Download PDF

Info

Publication number
DE102018218900A1
DE102018218900A1 DE102018218900.5A DE102018218900A DE102018218900A1 DE 102018218900 A1 DE102018218900 A1 DE 102018218900A1 DE 102018218900 A DE102018218900 A DE 102018218900A DE 102018218900 A1 DE102018218900 A1 DE 102018218900A1
Authority
DE
Germany
Prior art keywords
layer
polymer
redistribution layer
redistribution
polymer layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
DE102018218900.5A
Other languages
English (en)
Inventor
Ian Kent
Rajesh Subraya Aiyandra
Jesus Mennen Belonio Jr.
Habeeb Mohiuddin Mohammed
Domingo Maggay
Robert Lamoon
Ernesto Gutierrez III
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Dialog Semiconductor UK Ltd
Original Assignee
Dialog Semiconductor UK Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Dialog Semiconductor UK Ltd filed Critical Dialog Semiconductor UK Ltd
Publication of DE102018218900A1 publication Critical patent/DE102018218900A1/de
Withdrawn legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3157—Partial encapsulation or coating
    • H01L23/3192—Multilayer coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/023—Redistribution layers [RDL] for bonding areas
    • H01L2224/0231—Manufacturing methods of the redistribution layers
    • H01L2224/02313—Subtractive methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/023—Redistribution layers [RDL] for bonding areas
    • H01L2224/0231—Manufacturing methods of the redistribution layers
    • H01L2224/02321—Reworking
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/023—Redistribution layers [RDL] for bonding areas
    • H01L2224/0235—Shape of the redistribution layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/023—Redistribution layers [RDL] for bonding areas
    • H01L2224/0235—Shape of the redistribution layers
    • H01L2224/02351—Shape of the redistribution layers comprising interlocking features
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/023—Redistribution layers [RDL] for bonding areas
    • H01L2224/0236—Shape of the insulating layers therebetween
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/023—Redistribution layers [RDL] for bonding areas
    • H01L2224/0237—Disposition of the redistribution layers
    • H01L2224/02373—Layout of the redistribution layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/023—Redistribution layers [RDL] for bonding areas
    • H01L2224/0237—Disposition of the redistribution layers
    • H01L2224/02375—Top view
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/023—Redistribution layers [RDL] for bonding areas
    • H01L2224/0237—Disposition of the redistribution layers
    • H01L2224/02381—Side view
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/023—Redistribution layers [RDL] for bonding areas
    • H01L2224/0239—Material of the redistribution layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/023—Redistribution layers [RDL] for bonding areas
    • H01L2224/024—Material of the insulating layers therebetween
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/0401—Bonding areas specifically adapted for bump connectors, e.g. under bump metallisation [UBM]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05005—Structure
    • H01L2224/05008—Bonding area integrally formed with a redistribution layer on the semiconductor or solid-state body, e.g.
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05099—Material
    • H01L2224/051—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05147—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0556—Disposition
    • H01L2224/05569—Disposition the external layer being disposed on a redistribution layer on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0556—Disposition
    • H01L2224/05571—Disposition the external layer being disposed in a recess of the surface
    • H01L2224/05572—Disposition the external layer being disposed in a recess of the surface the external layer extending out of an opening
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/1302—Disposition
    • H01L2224/13024—Disposition the bump connector being disposed on a redistribution layer on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/94—Batch processes at wafer-level, i.e. with connecting carried out on a wafer comprising a plurality of undiced individual devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3142—Sealing arrangements between parts, e.g. adhesion promotors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/562—Protection against mechanical damage
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/06—Polymers

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

Ein Wafer-Level-Chip-Scale-Package wird beschrieben. Zumindest eine Umverdrahtungsschicht ist mit einem Wafer durch eine Öffnung durch eine erste Polymerschicht zu einem Metall-Pad auf einer oberen Oberfläche des Wafers verbunden, wobei die Umverdrahtungsschicht eine aufgeraute obere Oberfläche hat und wobei Löcher durch die zumindest eine Umverdrahtungsschicht in einem Bereich gebildet sind, in dem die Umverdrahtungsschicht eine Fläche von mehr als 0,2 mm2 hat. Zumindest eine UBM-Schicht kontaktiert die zumindest eine Umverdrahtungsschicht durch eine Öffnung in einer zweiten Polymerschicht, wobei die zweite Polymerschicht die erste Polymerschicht innerhalb der Löcher kontaktiert, wodurch eine Kohäsion zwischen der ersten und der zweiten Polymerschicht gefördert wird, und wobei die aufgeraute obere Oberfläche eine Haftung zwischen der zumindest einen Umverdrahtungsschicht und der zweiten Polymerschicht fördert.

Description

  • Technisches Gebiet
  • Diese Offenbarung betrifft Wafer-Packaging-Technologien und insbesondere ein verbessertes Wafer-Level-Chip-Scale-Packaging.
  • Hintergrund
  • Wafer Level Chip Scale Packaging (WLCSP) ist die kompakteste Baugröße des Package mit verbesserter thermischer und elektrischer Leistung gegenüber Drahtbond- und anderen Interposer-Konfektionierungstechnologien. 1 zeigt eine WLCSP-Struktur mit einer Redistributions- bzw. Umverdrahtungsschicht (RDL - redistribution layer) 18, die ein Metall-Pad 12 auf einem Siliziumwafer 10 durch eine Öffnung in einer ersten Polymerschicht 16 kontaktiert. Eine Unter-Bump-Metall(UBM - under bump metal)-Schicht 22 ist ausgebildet, die die RDL 18 durch eine Öffnung in einer zweiten Polymerschicht 20 kontaktiert. Eine Lötkugel 24 ist auf dem UBM platziert.
  • Viele OSATs (Outsourced Assembly and Test) haben Polybenzobisoxazole (PBO - Polybenzobisoxazole) als primäres Polymerpassivierungsmaterial für Wafer mit 300 mm Durchmesser angepasst. Es wurde angenommen, dass PBO (HD8820) bei Verwendung eines wässrigen Entwicklers im Gegensatz zu einem Lösungsmittel umweltfreundlich ist und eine bessere Spannungspuffereigenschaft als Polyimid (PI - polyimide) hat. Jedoch wurde eine Verfärbung und Ablösung an der RDL/zweites-Polymer-Schnittstelle an einer WLCSP-Vorrichtung während eines frühen Zuverlässigkeitstests festgestellt. In Leistungsverwaltungsvorrichtungen gibt es eine sehr hohe RDL-Metalldichte (d.h. > 55 - 75% der Chipfläche) für eine bessere elektrische und thermische Leistung. Bei einer so hohen RDL-Metalldichte sind Adhäsions- bzw. Haftungsprobleme zwischen PBO und RDL wahrscheinlicher.
  • Die US-Patente 7,384,822 (Zacherl et al.) und 9,633,837 (Raghunathan et al.) diskutieren eine Adhäsion zwischen dielektrischen und Leiterschichten in einer Halbleiterpackungsanordnung.
  • ZUSAMMENFASSUNG
  • Es ist die Hauptaufgabe der vorliegenden Offenbarung, ein verbessertes Wafer-Level-Chip-Scale-Package mit verbesserter Adhäsion bzw. Haftung zwischen der Umverdrahtungsschicht und der darüberliegenden Polymerschicht vorzusehen.
  • Es ist eine weitere Aufgabe der vorliegenden Offenbarung, ein Verfahren zur Herstellung eines verbesserten Wafer-Level-Chip-Scale-Package mit verbesserter Haftung zwischen der Umverdrahtungsschicht und der darüberliegenden Polymerschicht vorzusehen.
  • Gemäß den Aufgaben der vorliegenden Offenbarung wird ein Wafer-Level-Chip-Scale-Package erreicht. Zumindest eine Umverdrahtungsschicht ist mit einem Wafer durch eine Öffnung durch eine erste Polymerschicht zu einem Metall-Pad auf einer oberen Oberfläche des Wafers verbunden, wobei die Umverdrahtungsschicht eine aufgeraute obere Oberfläche hat und wobei Löcher durch die zumindest eine Umverdrahtungsschicht in einem Bereich gebildet sind, in dem die Umverdrahtungsschicht eine Fläche von mehr als 0,2 mm2 hat. Zumindest eine UBM-Schicht kontaktiert die zumindest eine Umverdrahtungsschicht durch eine Öffnung in einer zweiten Polymerschicht, wobei die zweite Polymerschicht die erste Polymerschicht innerhalb der Löcher kontaktiert, wodurch eine Kohäsion zwischen der ersten und der zweiten Polymerschicht gefördert wird, und wobei die aufgeraute obere Oberfläche eine Haftung zwischen der zumindest einen Umverdrahtungsschicht und der zweiten Polymerschicht fördert.
  • In Übereinstimmung mit den Aufgaben der vorliegenden Offenbarung wird auch ein Verfahren zum Herstellen eines Wafer-Level-Chip-Scale-Package erreicht. Eine erste Polymerschicht wird auf einem Siliziumwafer aufgebracht. Eine Öffnung wird durch die erste Polymerschicht zu einem Metall-Pad auf dem Siliziumwafer geätzt. Eine Seed- bzw. Keimschicht wird auf der ersten Polymerschicht und dem Metall-Pad aufgebracht. Ein Fotolackmuster wird auf der Seed-Schicht gebildet mit Öffnungen, in denen eine Umverdrahtungsschicht zu plattieren ist, wobei in Bereichen, in denen eine Bulk-Umverdrahtungsschicht mit einer Fläche von mehr als 0,2 mm2 gebildet werden soll, ein Lochmuster in dem Fotolack gebildet wird. Eine Kupferumverdrahtungsschicht wird auf die Seed-Schicht, die nicht von dem Fotolackmuster bedeckt ist, plattiert. Das Fotolackmuster wird entfernt und die Seed-Schicht wird weggeätzt, um die Kupferumverdrahtungsschicht zu hinterlassen. Die Umverdrahtungsschicht wird überätzt, um eine obere Oberfläche der Umverdrahtungsschicht aufzurauen. Eine zweite Polymerschicht wird über der aufgerauten oberen Oberfläche der Umverdrahtungsschicht aufgebracht, wobei die zweite Polymerschicht die erste Polymerschicht in den Löchern kontaktiert, wodurch eine Kohäsion zwischen der ersten und der zweiten Polymerschicht gefördert wird, und wobei die aufgeraute obere Oberfläche eine Haftung zwischen der zumindest einen Umverdrahtungsschicht und der zweiten Polymerschicht fördert. Zumindest eine UBM-Schicht wird gebildet, die die Umverdrahtungsschicht durch eine Öffnung in der zweiten Polymerschicht kontaktiert. Eine Lötkugel wird auf der zumindest einen UBM-Schicht angeordnet, um das Wafer-Level-Chip-Scale-Package zu vervollständigen.
  • Figurenliste
  • In den beigefügten Zeichnungen, die einen wesentlichen Teil dieser Beschreibung bilden, wird Folgendes gezeigt:
    • 1 ist eine Querschnittsdarstellung eines Wafer-Level-Chip-Scale-Package des Standes der Technik.
    • 2A ist eine Draufsicht auf das Wafer-Level-Chip-Scale-Package des Standes der Technik.
    • 2B ist eine vergrößerte Draufsicht eines Teils des Wafer-Level-Chip-Scale-Package des Standes der Technik.
    • 3A ist eine Querschnittsdarstellung eines Wafer-Level-Chip-Scale-Package der vorliegenden Offenbarung.
    • 3B ist eine vergrößerte Draufsicht eines Teils des Wafer-Level-Chip-Scale-Package der vorliegenden Offenbarung.
    • 4A, 5A, 6A und 7 sind Querschnittsdarstellungen von Schritten in dem Verfahren zum Herstellen des Wafer-Level-Chip-Scale-Package der vorliegenden Offenbarung.
    • 4B, 5B und 6B sind Querschnittsdarstellungen eines Teils des Wafer-Level-Chip-Scale-Package der vorliegenden Offenbarung mit einem großen Metall-RDL-Bereich.
  • DETAILLIERTE BESCHREIBUNG
  • Die vorliegende Offenbarung beschreibt eine Struktur und ein Verfahren zum Verbessern der Integrität eines WLCSP, insbesondere für integrierte Leistungsverwaltungsschaltungen (PMIC - power management integrated circuits). Eine Verbesserung des WLCSP umfasst 1) ein Verbessern der WLCSP-Gestaltungsregeln und 2) ein Verbessern des Bumping-Prozesses für das WLCSP.
  • Die vorliegende Offenbarung sieht ein Verfahren vor zum Verbessern eines WLCSP durch Verhindern einer Ablösung der RDL-Schicht und der darüberliegenden Polymerschicht. Die Haftung zwischen der PBO-Schicht und der RDL-Schicht muss verbessert werden. Der erste Ansatz zur Verbesserung des WLCSP besteht in der Gestaltung des Package. Aufgrund der Notwendigkeit einer hohen elektrischen Leistung ist eine Gestaltung der RDL-Schicht mit einer festen Kupferfläche unvermeidlich. Die PBO-Haftung auf Kupfer kann verbessert werden, indem Löcher in den Vollmetallbereichen als Verankerungseffekt vorgesehen werden. Die Löcher fördern eine Kohäsion zwischen den darüber liegenden und darunter liegenden Polymerschichten und fördern einen Spannungsentlastungsbereich. Da eine Kohäsion (Zusammenhalten von ähnlichen Moleküle) eine stärkere Kraft ist als eine Adhäsion bzw. Haftung (Zusammenhalten von unähnlichen Molekülen), neigt die Kohäsion der zwei Polymerschichten dazu, die zweite Polymerschicht an der ersten Polymerschicht zu halten und eine Haftung der zweiten Polymerschicht auf der Metallschicht zu fördern.
  • Das zweite Verfahren zur Verbesserung des WLCSP ist, das UBM-Verfahren durch Erhöhen der Cu-Ätzung der RDL-Schicht auf eine Doppelätzung zu verbessern. Die doppelte Kupferätzung raut die Oberfläche des RDL-Metalls um 25% auf, wie in Testproben festgestellt wurde. Eine Erhöhung der Oberflächenrauheit bietet eine bessere Haftung der zweiten Polymerschicht auf dem RDL-Cu-Metall.
  • Diese beiden Verfahren sehen auch eine Spannungsentlastung durch Reduzieren eines Verziehens innerhalb der Struktur vor. Aufgrund der Größe der Metalldichte innerhalb der Geometrie des Packages reagieren Teile des Packages unterschiedlich aufgrund der unterschiedlichen Temperaturen, denen das Package während des Herstellungsprozesses ausgesetzt ist. Die Löcher fördern eine Spannungsentlastung innerhalb der Metallschichten und dienen auch als Verriegelungssysteme zwischen Schichten.
  • 2A zeigt eine Draufsicht eines herkömmlichen WLCSP, die das Layout des RDL-Metalls 18 auf einem Wafer 10 zeigt. 2B ist eine vergrößerte Draufsicht eines Teils des Wafers, die RDL-Pads 17 und einen großen Vollmetall-RDL-Bereich 19 zeigt. 3A zeigt ein WLCSP, das gemäß dem Verfahren der vorliegenden Offenbarung hergestellt wurde. Das Layout des RDL-Metalls 18 wird auf dem Wafer 10 gezeigt. 3B zeigt eine vergrößerte Draufsicht eines Teils des Wafers, die das RDL-Pad 17 und einen großen Vollmetall-RDL-Bereich 19 zeigt.
  • In dem Verfahren der vorliegenden Offenbarung werden Löcher 25 in dem großen Vollmetall-RDL-Bereich 19 ausgebildet. Die Löcher werden während der RDL-Metallbildung gebildet. Die Löcher haben vorzugsweise eine kreisförmige oder achteckige Form und einen Durchmesser zwischen etwa 70 und 90 µm und vorzugsweise etwa 80 µm. Die Anzahl der Löcher hängt von der Metalldichte ab, um die elektrische Leistung des Package nicht zu beeinträchtigen. Löcher werden innerhalb jedes Bulk-RDL-Bereichs gebildet, der ungefähr 0,2 mm2 übersteigt, innerhalb des Lötkugelbereich-Arrays.
  • Unter Bezugnahme nun auf die 4-7 wird das Verfahren zum Herstellen eines WLCSP der vorliegenden Offenbarung detailliert beschrieben. Wie in den 4A und 4B dargestellt, wird das Package der vorliegenden Offenbarung ähnlich wie das herkömmliche Package hergestellt. Wie in 4A gezeigt, wird eine Öffnung zu dem Aluminium-Pad 12 auf dem Chip 10 durch die Chip-Passivierungsschicht 14 hergestellt. Die erste Polymerschicht 16 wird aufgebracht und dann mit einem Muster versehen, um eine Öffnung für die RDL-Schicht 18 vorzusehen. Vorzugsweise weist die erste Polymerschicht Polybenzobisoxazol (PBO- Polybenzobisoxazole) auf, jedoch kann Polyimid (PI - polyimide) oder jedes andere geeignete Polymer verwendet werden. Die RDL-Schicht 18 ist Kupfer. 4B zeigt einen anderen Teil des WLCSP, in dem ein großer Metall-RDL-Bereich 19 unter Verwendung eines Plattierungsmusters ausgebildet wurde, das Löcher 25 hat, wo RDL 19 nicht plattiert ist.
  • Die RDL-Schicht 18 ist gemustert, wie in 4A gezeigt. Ein Ätzen wird doppelt so lange wie normal für ein doppeltes Kupferätzen fortgeführt, was zu einer aufgerauten Oberfläche 28 der RDL-Schicht 18 und 19 führt, wie in den 5A bzw. 5B dargestellt. Testproben haben gezeigt, dass das doppelte Ätzen der vorliegenden Offenbarung die RDL-Oberfläche um 25% aufraut.
  • Als nächstes wird eine zweite Polymerschicht 20 über die gemusterten und aufgerauten RDL-Schichten 18, 19 aufgebracht, wie in den 6A und 6B gezeigt. Die zweite Polymerschicht ist ebenfalls vorzugsweise PBO, kann jedoch stattdessen ein anderes Polymer sein. Die aufgeraute Oberfläche der darunter liegenden RDL-Schicht verbessert eine Haftung zwischen der RDL-Schicht 18, 19 und der zweiten Polymerschicht 20. Außerdem, wie in 5B gezeigt, dringt das Polymer 20 durch die Löcher 25 in dem großen Metallbereich 19 zu dem darunterliegenden Polymer 16 durch. Die Verbindung der ersten und der zweiten Polymerschicht durch die Löcher bietet eine Kohäsion zusätzlich zu der Haftung zwischen der zweiten Polymerschicht und der Kupferschicht, die durch die aufgeraute Kupferoberfläche verstärkt wird.
  • Die Verarbeitung wird normal fortgesetzt, um die Polymerschicht 20 mit einem Muster zu versehen, um Öffnungen zu der RDL-Schicht 18 vorzusehen, wo UBM-Kontakte zu platzieren sind. UBM-Kontakte 22 werden gebildet und Lötkugeln 24 werden auf den UBM-Kontakten platziert.
  • Das Verfahren der vorliegenden Offenbarung sieht ein verbessertes WLCSP mit einer robusteren Haftung zwischen der RDL-Schicht und der darüberliegenden Polymerschicht vor, um ein Ablösen zu vermeiden, was zu einer größeren Zuverlässigkeit führt.
  • Obwohl das bevorzugte Ausführungsbeispiel der vorliegenden Offenbarung dargestellt wurde und diese Form im Detail beschrieben wurde, ist für Fachleute offensichtlich, dass verschiedene Modifikationen daran vorgenommen werden können, ohne von dem Sinn der Offenbarung oder von dem Umfang der beigefügten Ansprüche abzuweichen.
  • ZITATE ENTHALTEN IN DER BESCHREIBUNG
  • Diese Liste der vom Anmelder aufgeführten Dokumente wurde automatisiert erzeugt und ist ausschließlich zur besseren Information des Lesers aufgenommen. Die Liste ist nicht Bestandteil der deutschen Patent- bzw. Gebrauchsmusteranmeldung. Das DPMA übernimmt keinerlei Haftung für etwaige Fehler oder Auslassungen.
  • Zitierte Patentliteratur
    • US 7384822 [0004]
    • US 9633837 [0004]

Claims (13)

  1. Was beansprucht wird:
  2. Ein Wafer-Level-Chip-Scale-Package, das aufweist: zumindest eine Umverdrahtungsschicht, die mit einem Wafer durch eine Öffnung durch eine erste Polymerschicht zu einem Metall-Pad auf einer oberen Oberfläche des Wafers verbunden ist, wobei die Umverdrahtungsschicht eine aufgeraute obere Oberfläche hat und wobei Löcher durch die zumindest eine Umverdrahtungsschicht in einem Bereich gebildet sind, in dem die Umverdrahtungsschicht eine Fläche von mehr als 0,2 mm2 hat; und zumindest eine UBM-Schicht, die die zumindest eine Umverdrahtungsschicht durch eine Öffnung in einer zweiten Polymerschicht kontaktiert, wobei die zweite Polymerschicht die erste Polymerschicht innerhalb der Löcher kontaktiert, wodurch eine Kohäsion zwischen der ersten und der zweiten Polymerschicht gefördert wird, und wobei die aufgeraute obere Oberfläche eine Haftung zwischen der zumindest einen Umverdrahtungsschicht und der zweiten Polymerschicht fördert.
  3. Das Package gemäß Anspruch 1, wobei die zumindest eine Umverdrahtungsschicht Kupfer aufweist.
  4. Das Package gemäß Anspruch 1 oder 2, wobei die erste und die zweite Polymerschicht Polybenzobisoxazol (PBO - Polybenzobisoxazole) aufweisen.
  5. Das Package gemäß einem der Ansprüche 1 bis 3, wobei die Löcher eine kreisförmige oder achteckige Form haben und einen Durchmesser von etwa 80 µm haben.
  6. Ein Verfahren zur Herstellung eines Wafer-Level-Chip-Scale-Packages, das aufweist: Vorsehen eines Siliziumwafers; Aufbringen einer ersten Polymerschicht auf dem Siliziumwafer; Ätzen einer Öffnung durch die erste Polymerschicht zu einem Metall-Pad auf dem Siliziumwafer; Bilden zumindest einer Umverdrahtungsschicht über der ersten Polymerschicht und Kontaktieren des Metall-Pads, wobei Löcher in der zumindest einen Umverdrahtungsschicht in einem Bereich ausgebildet sind, in dem die Umverdrahtungsschicht eine Fläche von mehr als 0,2 mm2 hat; Überätzen der zumindest einen Umverdrahtungsschicht, um eine obere Oberfläche der Umverdrahtungsschicht aufzurauen; Aufbringen einer zweiten Polymerschicht über der aufgerauten Oberfläche der Umverdrahtungsschicht, wobei die zweite Polymerschicht die erste Polymerschicht innerhalb der Löcher kontaktiert, wodurch eine Kohäsion zwischen der ersten und der zweiten Polymerschicht gefördert wird, und wobei die aufgeraute Oberfläche eine Haftung zwischen der zumindest einen Umverdrahtungsschicht und der zweiten Polymerschicht fördert; Bilden zumindest einer UBM-Schicht, die die zumindest eine Umverdrahtungsschicht durch eine Öffnung in der zweiten Polymerschicht kontaktiert; und Platzieren einer Lötkugel auf der zumindest einen UBM-Schicht, um das Wafer-Level-Chip-Scale-Package zu vervollständigen.
  7. Das Verfahren gemäß Anspruch 5, wobei die erste und die zweite Polymerschicht Polybenzobisoxazol (PBO) aufweisen.
  8. Das Verfahren gemäß Anspruch 5 oder 6, wobei die zumindest eine Umverdrahtungsschicht Kupfer aufweist.
  9. Das Verfahren gemäß einem der Ansprüche 5 bis 7, wobei das Bilden der zumindest einen Umverdrahtungsschicht aufweist: Aufbringen einer Seed-Schicht auf der ersten Polymerschicht; Bilden eines Fotolackmusters auf der Seed-Schicht mit Öffnungen, in denen die Umverdrahtungsschicht zu plattieren ist, wobei in Bereichen, in denen eine Bulk-Umverdrahtungsschicht mit einer Fläche von mehr als 0,2 mm2 gebildet werden soll, ein Lochmuster in dem Fotolack gebildet wird, wobei die Umverdrahtungsschicht in den Löchern nicht plattiert wird; Plattieren von Kupfer auf die Seed-Schicht, die nicht von dem Fotolackmuster bedeckt ist; Entfernen des Fotolackmusters; und danach Wegätzen der Seed-Schicht, die nicht von dem plattierten Kupfer bedeckt ist.
  10. Das Verfahren gemäß einem der Ansprüche 5 bis 8, wobei die Löcher eine kreisförmige oder achteckige Form haben und einen Durchmesser von etwa 80 µm haben.
  11. Ein Verfahren zur Herstellung eines Wafer-Level-Chip-Scale-Package, das aufweist: Vorsehen eines Siliziumwafers; Aufbringen einer ersten Polymerschicht auf dem Siliziumwafer; Ätzen einer Öffnung durch die erste Polymerschicht zu einem Metall-Pad auf dem Siliziumwafer; Aufbringen einer Seed-Schicht auf der ersten Polymerschicht und dem Metall-Pad; Bilden eines Fotolackmusters auf der Seed-Schicht mit Öffnungen, in denen eine Umverdrahtungsschicht zu plattieren ist, wobei in Bereichen, in denen eine Bulk-Umverdrahtungsschicht mit einer Fläche von mehr als 0,2 mm2 zu bilden ist, ein Lochmuster in dem Fotolack gebildet wird, wobei die Umverdrahtungsschicht in den Löchern nicht plattiert wird; Plattieren einer Kupferumverdrahtungsschicht auf die Seed-Schicht, die nicht von dem Fotolackmuster bedeckt ist; danach Entfernen des Fotolackmusters; danach Wegätzen der Seed-Schicht, um die Kupferumverdrahtungsschicht auf der ersten Polymerschicht zu belassen; danach Überätzen der Umverdrahtungsschicht, um eine obere Oberfläche der Umverdrahtungsschicht aufzurauen; Aufbringen einer zweiten Polymerschicht über der aufgerauten Oberfläche der Umverdrahtungsschicht, wobei die zweite Polymerschicht die erste Polymerschicht innerhalb der Löcher kontaktiert, was eine Kohäsion zwischen der ersten und der zweiten Polymerschicht fördert, und wobei die aufgeraute Oberseite eine Haftung zwischen der zumindest einen Umverdrahtungsschicht und der zweiten Polymerschicht fördert; Bilden zumindest einer UBM-Schicht, die die Umverdrahtungsschicht durch eine Öffnung in einer zweiten Polymerschicht kontaktiert; und Platzieren einer Lötkugel auf der zumindest einen UBM-Schicht, um das Wafer-Level-Chip-Scale-Package zu vervollständigen.
  12. Das Verfahren gemäß Anspruch 10, wobei die erste und die zweite Polymerschicht Polybenzobisoxazol (PBO) aufweisen.
  13. Das Verfahren gemäß Anspruch 10 oder 11, wobei die Löcher eine kreisförmige oder achteckige Form haben und einen Durchmesser von etwa 80 µm haben.
DE102018218900.5A 2017-12-13 2018-11-06 Lösungen für eine Spannungsentlastung für eine Gestaltung eines WLCSP mit Grosser/Bulk-Kupferschicht Withdrawn DE102018218900A1 (de)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US15/840,842 US10083926B1 (en) 2017-12-13 2017-12-13 Stress relief solutions on WLCSP large/bulk copper plane design
US15/840,842 2017-12-13

Publications (1)

Publication Number Publication Date
DE102018218900A1 true DE102018218900A1 (de) 2019-06-13

Family

ID=63556815

Family Applications (1)

Application Number Title Priority Date Filing Date
DE102018218900.5A Withdrawn DE102018218900A1 (de) 2017-12-13 2018-11-06 Lösungen für eine Spannungsentlastung für eine Gestaltung eines WLCSP mit Grosser/Bulk-Kupferschicht

Country Status (2)

Country Link
US (1) US10083926B1 (de)
DE (1) DE102018218900A1 (de)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP4280266A1 (de) * 2022-05-19 2023-11-22 Nxp B.V. Umverteilungsschicht mit nichtplanarem seitensichtprofil

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10510686B2 (en) * 2018-04-27 2019-12-17 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor package and manufacturing method thereof
KR102543186B1 (ko) * 2018-11-23 2023-06-14 삼성전자주식회사 반도체 패키지
TWI750658B (zh) * 2020-05-13 2021-12-21 力成科技股份有限公司 封裝結構及其製造方法
CN112985471B (zh) * 2021-04-30 2021-11-02 深圳市汇顶科技股份有限公司 一种电容传感器及其制作方法

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO1996019097A1 (en) * 1994-12-12 1996-06-20 Alpha Fry Ltd. Copper coating
US7384822B2 (en) 2002-06-17 2008-06-10 Infineon Technologies Ag Package for semiconductor components and method for producing the same
US20140077356A1 (en) * 2012-09-14 2014-03-20 Taiwan Semiconductor Manufacturing Company, Ltd. Post Passivation Interconnect Structures and Methods for Forming the Same
US20170092604A1 (en) * 2015-09-25 2017-03-30 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor Device and Method of Manufacture
US9633837B2 (en) 2012-09-28 2017-04-25 Intel Corporation Methods of providing dielectric to conductor adhesion in package structures
US20170278809A1 (en) * 2016-03-25 2017-09-28 Taiwan Semiconductor Manufacturing Company Ltd. Semiconductor structure and fabricating method thereof

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102410018B1 (ko) * 2015-09-18 2022-06-16 삼성전자주식회사 반도체 패키지
US9953954B2 (en) * 2015-12-03 2018-04-24 Mediatek Inc. Wafer-level chip-scale package with redistribution layer

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO1996019097A1 (en) * 1994-12-12 1996-06-20 Alpha Fry Ltd. Copper coating
US7384822B2 (en) 2002-06-17 2008-06-10 Infineon Technologies Ag Package for semiconductor components and method for producing the same
US20140077356A1 (en) * 2012-09-14 2014-03-20 Taiwan Semiconductor Manufacturing Company, Ltd. Post Passivation Interconnect Structures and Methods for Forming the Same
US9633837B2 (en) 2012-09-28 2017-04-25 Intel Corporation Methods of providing dielectric to conductor adhesion in package structures
US20170092604A1 (en) * 2015-09-25 2017-03-30 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor Device and Method of Manufacture
US20170278809A1 (en) * 2016-03-25 2017-09-28 Taiwan Semiconductor Manufacturing Company Ltd. Semiconductor structure and fabricating method thereof

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP4280266A1 (de) * 2022-05-19 2023-11-22 Nxp B.V. Umverteilungsschicht mit nichtplanarem seitensichtprofil

Also Published As

Publication number Publication date
US10083926B1 (en) 2018-09-25

Similar Documents

Publication Publication Date Title
DE102018218900A1 (de) Lösungen für eine Spannungsentlastung für eine Gestaltung eines WLCSP mit Grosser/Bulk-Kupferschicht
DE102019115275B4 (de) Halbleiter-Interconnect-Struktur und Verfahren
DE102015105950B4 (de) Pufferschicht(en) auf einer gestapelten Struktur mit einer Durchkontaktierung und Verfahren
DE102015105981B4 (de) Gehäuse und Verfahren zum Bilden von Gehäusen
DE102015104450B4 (de) Packages mit Fähigkeit zum Verhindern von Rissen in Metallleitungen
DE102004004532B4 (de) Halbleitervorrichtung
DE69735318T2 (de) Flip-Chip-Halbleiter mit Teststruktur und seine Herstellung
DE102016100021B4 (de) Gehäusestrukturen und Verfahren ihrer Herstellung
DE102014112860B4 (de) Ringstrukturen in Vorrichtungs-Die und Verfahren
DE102015113085A1 (de) Umverteilungsleitungen mit gestapelten Durchkontaktierungen
DE102013100645A1 (de) Halbleiterbauteile, Verfahren zur Herstellung dieser sowie gepackte Halbleiterbauteile
DE112013007166B4 (de) Bewahrung von Umverteilungsleitungen feiner Teilung
DE102013104397A1 (de) Halbleiterpackage und Verfahren zur Herstellung desselben
DE10250636A1 (de) Übertragungsverkapselung auf Waferebene
DE102011053149B4 (de) Die-Struktur, Die-Anordnung und Verfahren zum Prozessieren eines Dies
DE102007063268A1 (de) Drahtverbindung mit aluminiumfreien Metallisierungsschichten durch Oberflächenkonditionierung
DE102018110866A1 (de) Ausrichtungsmarke mit Gitterstrukturen und Verfahren zum Ausbilden von dieser
DE60202208T2 (de) Leistungskontakte zum aufschlag hoher ströme pro anschluss in siliziumtechnologie
DE102008054054A1 (de) Halbleiterbauelement mit einem Aufbau für reduzierte Verspannung von Metallsäulen
DE102019114212A1 (de) Verfahren zum Herstellen einer Umverteilungsschaltkreisstruktur
DE102009010885B4 (de) Metallisierungssystem eines Halbleiterbauelements mit Metallsäulen mit einem kleineren Durchmesser an der Unterseite und Herstellungsverfahren dafür
DE102020124229A1 (de) Halbleitervorrichtung und verfahren
DE102007057689A1 (de) Halbleiterbauelement mit einem Chipgebiet, das für eine aluminiumfreie Lothöckerverbindung gestaltet ist, und eine Teststruktur, die für eine aluminiumfreie Drahtverbindung gestaltet ist
DE102012103571B4 (de) Halbleiterstruktur mit Silicium-Durchkontaktierung und verringerter Elektromigration sowie Verfahren zur Herstellung einer solchen
DE102021104194A1 (de) Mehrhöckerverbindung zu einer interconnect-struktur und verfahren zu ihrer herstellung

Legal Events

Date Code Title Description
R012 Request for examination validly filed
R120 Application withdrawn or ip right abandoned