DE102016108134A1

DE102016108134A1 - Signal-Gate, Abtastnetz und Analog-Digital-Umwandler mit einem solchen Abtastnetz

Info

Publication number: DE102016108134A1
Application number: DE102016108134.5A
Authority: DE
Inventors: Alan Bannon; Michael C.W. Coln; Christopher Peter Hurrell
Original assignee: Analog Devices Global ULC
Current assignee: Analog Devices International ULC
Priority date: 2015-05-08
Filing date: 2016-05-02
Publication date: 2016-11-10
Anticipated expiration: 2036-05-03
Also published as: US9525409B2; CN106130554A; CN106130554B; DE102016108134B4; US20160329888A1

Abstract

Es ist ein Signal-Gate vorgesehen, wobei das Gate niederohmig sein kann, um es einem Signal zu ermöglichen, weitergeleitet zu werden, oder hochohmig sein kann, um dieses zu blockieren. Das Signal-Gate weist zwei Ausgangsknotenpunkte auf, die so ausgeführt sind, dass im Blockierungsmodus Störsignale, die mittels parasitärer Komponenten durch das Gate hindurchtreten, an den Ausgangsknotenpunkten als Gleichtaktsignale präsentiert werden.

Description

GEBIET DIESER OFFENLEGUNG
Die vorliegende Offenlegung betrifft Verbesserungen bei Signal-Gates und Abtastnetzen und Analog-Digital-Umwandler, die solche Abtastnetze aufweisen.
HINTERGRUND
Es gibt viele Anwendungen, bei denen es wünschenswert ist, die Amplitude eines Signals zu einem bekannten Zeitpunkt abzutasten und dann eine nachfolgende Verarbeitung an diesem Abtastwert durchzuführen. Eine solche Abtastung wird häufig durch Verbinden eines Kondensators mit einem Eingangsknotenpunkt durchgeführt, der oft ein spannungsgetriebener Knotenpunkt ist, so dass der Kondensator auf die Spannung des spannungsgetriebenen Knotenpunkts geladen werden kann. Ein Schalter ist generell mit dem Kondensator in Reihe geschaltet, um die Schaltung zu einem vorgegebenen Zeitpunkt zu unterbrechen, wodurch die Ladung an dem Kondensator eingefangen wird und folglich die Spannung gehalten wird, die über diesen Kondensator eine Festspannung war. In diesem "Halte"zustand, in dem der Schalter geöffnet ist, ist es höchst wünschenswert, dass Spannungsveränderungen an dem Eingangsknotenpunkt keine Perturbationen der Spannung hervorrufen, die an dem Kondensator gehalten wird. In der Praxis kann der Schalter jedoch unter Verwendung von mechanischen oder Halbleiterkomponenten, die nicht perfekt sind, implementiert werden. Mangelhaftigkeiten, wie z. B. eine parasitäre Kapazität, ermöglichen, dass Schwankungen an dem Eingangsknotenpunkt die an dem Kondensator gehaltene Spannung beeinträchtigen. Dies kann wiederum bewirken, dass nachfolgende Prozesse, wie z. B. eine Analog-Digital-Umwandlung, beeinträchtigt werden und möglicherweise zu falschen Ergebnissen führen.
KURZFASSUNG
Es ist ein Signal-Gate vorgesehen, das einen ersten Eingangsknotenpunkt und einen ersten und einen zweiten Ausgangsknotenpunkt aufweist. Das Signal-Gate ist so ausgeführt, dass in einem ersten Modus ein niederohmiger Weg zwischen dem ersten Eingangsknotenpunkt und dem ersten Ausgangsknotenpunkt vorhanden ist und in einem zweiten Modus aufgrund von Spannungsveränderungen an dem ersten Eingangsknotenpunkt Gleichtaktsignale an dem ersten und dem zweiten Ausgangsknotenpunkt auftreten.
Vorzugsweise bleibt eine Impedanz eines Wegs von dem ersten Eingangsknotenpunkt zu dem zweiten Ausgangsknotenpunkt sowohl im ersten als auch im zweiten Modus in einem relativ hochohmigen Zustand.
Vorzugsweise sind ein oder mehrere Abtastkondensatoren zumindest mit dem ersten Ausgangsknotenpunkt verbunden, um eine Abtasteinrichtung zu bilden.
Vorzugsweise wird im zweiten Modus die Impedanz zwischen dem ersten Eingangsknotenpunkt und dem ersten Ausgangsknotenpunkt erhöht, und sie kann nominell äquivalent zum Unterbrechen des Wegs zwischen dem ersten Eingangsknotenpunkt und dem ersten Ausgangsknotenpunkt sein. Die Abtasteinrichtung kann in Verbindung mit einem Analog-Digital-Umwandler vorgesehen sein, wobei der Analog-Digital-Umwandler einen Komparator aufweist und ferner einen Restverstärker aufweisen kann. Der Komparator kann einen ersten und einen zweiten Eingang aufweisen. Der Analog-Digital-Umwandler kann einen Abtastkondensator oder Abtastkondensatoren aufweisen, die so ausgeführt sind, dass sie in einer "Erfassungsphase" eine Eingangsspannung erfassen und anschließend in einer "Umwandlungs"betriebsphase die Ladung (oder die Spannung) halten. Der eine oder die mehreren Abtastkondensatoren mit ihren dazugehörigen Schaltern können als Abtastnetz bezeichnet werden. Die Abtasteinrichtung kann so ausgeführt sein, dass in der Erfassungsphase eine Spannung an einem Eingangsknotenpunkt zu dem mindestens einen Abtastkondensator übertragen wird und in der Umwandlungsphase die abgetastete Spannung oder eine Spannung, die von der abgetasteten Spannung abhängig ist, einem ersten Eingang des Komparators zugeführt wird. Schaltungen gemäß dieser Offenlegung sorgen dafür, dass in der Umwandlungsbetriebsphase unerwünschte Perturbationen in dem Abtastnetz, die aus nachfolgenden Spannungsveränderungen an dem Eingangsknotenpunkt resultieren, entlang dem ersten und dem zweiten Signalweg, die im Wesentlichen aufeinander abgestimmt sind, transportiert werden, so dass Veränderungen dem ersten und dem zweiten Eingang des Komparators (oder Restverstärkers) als Gleichtaktsignale statt als Differenzialsignale präsentiert werden und daher weitgehend zurückgewiesen werden.
Bei einer Ausführungsform dieser Offenlegung ist ein Analog-Digital-Umwandler vorgesehen, der umfasst:
einen ersten Eingangsknotenpunkt;
mindestens einen ersten Abtastkondensator; und
mindestens einen Eingangsschalter zum Verbinden eines dazugehörigen einen mindestens eines ersten Abtastkondensators mit dem ersten Eingangsknotenpunkt während der Erfassung eines analogen Signals. Es besteht ein weiterer Signalweg von dem ersten Eingang zu einem zweiten Knotenpunkt, wobei der Signalweg eine Impedanz oder eine Übertragungscharakteristik (wie z. B. Bandbreite) aufweist, die im Wesentlichen mit der des mindestens einen Eingangsschalters in einem hochohmigen Zustand übereinstimmt.
Der mindestens eine Eingangsschalter kann Teil eines Signal-Gates sein, das so ausgeführt ist, dass es in einer Umwandlungsphase den mindestens einen ersten Abtastkondensator von dem ersten Eingangsknotenpunkt trennt. Der Analog-Digital-Umwandler weist ferner einen Komparator mit einem ersten und einem zweiten Eingang auf. Eine Spannung an dem mindestens einen ersten Abtastkondensator wird zu einem ersten Eingang des Komparators geliefert. Der Analog-Digital-Umwandler umfasst ferner ein Hochpassfilter, das mit dem ersten Eingangsknotenpunkt und dem zweiten Eingang des Komparators in Wirkverbindung steht.
Der mindestens eine Abtastkondensator kann dauerhaft oder selektiv mit einem ersten Eingang eines Komparators verbunden sein. Ein zweiter Eingangsknotenpunkt des Komparators kann mit einer DC-Vorspannung verbunden sein, oder im Fall eines Differenzialumwandlers kann der zweite Eingangsknotenpunkt mit einer DC-Vorspannung oder einer komplementären Spannung zu derjenigen des ersten Eingangsknotenpunkts getrieben werden.
Die Abtasteinrichtung kann mit einem zweiten Eingangsknotenpunkt versehen sein und Komponenten aufweisen, die so ausgeführt sind, dass im zweiten Modus, wie z. B. einem Haltemodus, der den zweiten Eingangsknotenpunkt umfasst, Spannungsveränderungen an dem zweiten Eingangsknotenpunkt Gleichtaktsignale an dem ersten und dem zweiten Ausgangsknotenpunkt hervorrufen.
Die Abtasteinrichtung kann weitere Eingangsknotenpunkte aufweisen, und vorzugsweise ist jeder der weiteren Eingangsknotenpunkte Schaltungskomponenten zugehörig, die so ausgeführt sind, dass Spannungsveränderungen, welche an einem weiteren Eingangsknotenpunkt auftreten, während dieser weitere Eingangsknotenpunkt nicht in einem Erfassungsmodus (d. h. nicht im ersten Modus) in Betrieb ist, gedämpft werden und als Gleichtaktsignale (d. h. Signale mit im Wesentlichen gleicher Amplitude, Vorzeichen und zeitlicher Ausrichtung) an dem ersten und dem zweiten Ausgangsknotenpunkt präsentiert werden. Die Abtastanordnung kann weitere Ausgangsknotenpunkte aufweisen, die Signale aus einem oder mehreren der Eingangsknotenpunkte empfangen können. Diese weiteren Ausgangsknotenpunkte sind ebenfalls so ausgeführt, dass Signale, die aus Eingangsknotenpunkten austreten, welche sich nicht einem Erfassungsmodus oder -zustand befinden (d. h. die Eingangsknotenpunkte werden durch Öffnen von "Öffnungs"schaltern von den Ausgangsknotenpunkten getrennt), den Ausgangsknotenpunkten als Gleichtaktsignale präsentiert werden.
Die "Schalter" können Transistoren sein, die die Wirkung haben, in relativ niederohmigen Zuständen und relativ hochohmigen Zuständen zu arbeiten. Die Transistorschalter können Feldeffekttransistoren sein. Vorteilhafterweise können die Transistoren in Paaren vorgesehen sein, um Transmission-Gates zu bilden. Bei einer solchen Anordnung ist ein N-Transistor parallel zu einem P-Transistor vorgesehen, so dass die Impedanz des Transmission-Gates, wenn sich dieses in einem niederohmigen Zustand befindet, in verringertem Maß von der Spannung auf beiden Seiten des Transmission-Gates abhängig ist. Weitere Schaltungstechnologien sind einem Fachmann auf dem Sachgebiet bekannt und können in Zusammenhang mit der vorliegenden Offenlegung angewendet werden.
Die Lehren der vorliegenden Offenlegung können auch bei mechanischen Schaltern, wie z. B. Relais oder MEMS-Schaltern, angewendet werden. Dadurch kann bei Hochspannungsanwendungen eine verbesserte Resilienz gegenüber Störsignalen ermöglicht werden. Solche Störsignale können aus einer Verbindung oder Trennung von Lasten resultieren, die besonders störend sein können, wenn die Last eine induktive Komponente aufweist. Störsignale können auch aus Blitzschlägen an Energieleitungen stammen.
Bei einer weiteren Lehre gemäß dieser Offenlegung ist ein Signal-Gate mit einem Eingangsknotenpunkt, einem Ausgangsknotenpunkt und einem Schalter vorgesehen, das die Wirkung hat, in einem ersten Modus eine relativ niedrige Impedanz zwischen dem Eingangsknotenpunkt und dem Ausgangsknotenpunkt bereitzustellen und in einem zweiten Modus eine relativ hohe Impedanz zwischen dem Eingangsknotenpunkt und dem Ausgangsknotenpunkt bereitzustellen. Das Signal-Gate umfasst ferner einen Kompensationsweg, der einen invertierenden Verstärker mit einem Eingang, welcher mit dem Eingangsknotenpunkt gekoppelt ist, und einem Ausgang des invertierenden Verstärkers, der mit dem Ausgangsknotenpunkt gekoppelt ist, und zwar mittels einer DC-Blockierungskomponente, umfasst.
Gemäß einer weiteren Lehre dieser Offenlegung ist ein Multiplexer vorgesehen, der mindestens ein Signal-Gate umfasst.
KURZBESCHREIBUNG DER ZEICHNUNGEN
Ausführungsformen dieser Offenlegung werden nun anhand eines nicht als Einschränkung zu verstehenden Beispiels mit Bezug auf die beiliegenden Zeichnungen beschrieben, in denen:
1 ein Schaltbild einer ersten Ausführungsform eines Analog-Digital-Umwandlers, der eine Abtastschaltung aufweist, ist;
2 ein Schaltbild eines auf einem Kondensatorarray basierenden Analog-Digital-Umwandlers ist;
3 die äquivalente Schaltung für parasitäre Komponenten eines Schalters in der offenen Konfiguration zeigt;
4 die äquivalente Schaltung für einen Schalter in der geschlossenen Konfiguration zeigt; 5 schematisch eine Konfiguration eines auf einem Kondensatorarray basierenden Analog-Digital-Umwandlers von 2 detaillierter darstellt;
6 schematisch eine äquivalente Schaltung einer Zelle des Kondensatorarrays in einer ersten Bit-Trial-Konfiguration darstellt;
7 schematisch die äquivalente Schaltung einer Zelle des Kondensatorarrays in einer zweiten Bit-Trial-Konfiguration darstellt;
8 schematisch eine Anordnung darstellt, bei der ein Analog-Digital-Umwandler einem Multiplexer zugehörig ist;
9 die Möglichkeit darstellt, dass sich die Spannung an dem Eingangsknotenpunkt des Analog-Digital-Umwandlers während eines Umwandlungsprozesses verändert und wie diese Veränderung zu einer Perturbation der Spannung in dem Analog-Digital-Umwandler führen kann;
10 ein Signal-Gate gemäß der vorliegenden Offenlegung darstellt;
11 darstellt, wie eine Perturbation im zweiten Betriebsmodus des Signal-Gates als Gleichtaktsignal präsentiert werden kann;
12 eine Differenzial-Erfassungs- und Halteschaltung, wie sie zum Beispiel in dem Kondensatorarray-Analog-Digital-Umwandler, der eine Kompensationsanordnung aufweisen kann, implementiert ist, gemäß den Lehren dieser Offenlegung darstellt;
13 ein Schaltbild eines unsymmetrischen Analog-Digital-Umwandlers, der eine Kompensationsschaltung aufweist, gemäß den Lehren dieser Offenlegung ist;
14 eine Konfiguration eines dauerhaft offenen Schalters darstellt, der so ausgeführt ist, dass er die Charakteristiken eines Transistorschalters in dem Signalweg spiegelt;
15 ein Schaltbild einer trimmbaren Impedanz in dem Kompensationsweg ist;
16a ein Schaltbild mit Darstellung einer Ausführungsform einer trimmbaren Kapazität in dem Kompensationsweg ist und 16b ein Schaltbild einer zweiten Ausführungsform einer trimmbaren Kapazität in dem Kompensationsweg ist;
17 ein Schaltbild mit Darstellung einer äquivalenten Schaltung ist, die so ausgeführt ist, dass sie eine trimmbare Impedanz und daher eine trimmbare Hochpassfilter-Charakteristik bereitstellt, die als Funktion der Durchführung des Bit Trial durch den Analog-Digital-Umwandler einstellbar ist;
18 eine Ausführungsform einer gemultiplexten Abtastschaltung und/oder eines gemultiplexten Analog-Digital-Umwandlers darstellt, der/die eine weitere Ausführungsform dieser Offenlegung bildet;
19 einen Multiplexer und einen Verstärker mit Schaltungen zum Zurückweisen einer Interferenz aus nicht ausgewählten Kanälen zeigt;
20 eine weitere Ausführungsform eines Signal-Gates darstellt, das die Fähigkeit zum Unterdrücken von Kurzzeitsignalen im zweiten Betriebsmodus aufweist; und
21 ein Schaltbild einer Ausführungsform eines invertierenden Verstärkers ist.
BESCHREIBUNG EINIGER AUSFÜHRUNGSFORMEN DIESER OFFENLEGUNG
1 stellt schematisch eine Konfiguration eines Analog-Digital-Umwandlers dar. Der Analog-Digital-Umwandler, der generell mit 10 bezeichnet ist, umfasst einen Digital-Analog-Umwandler 12 mit einem Ausgang, der mit einem ersten Eingang 14 eines Komparators 16 verbunden ist. Ein zweiter Eingang 18 des Komparators 16 ist so ausgeführt, dass er eine abgetastete und gehaltene Version eines Eingangssignals Vin empfängt, das an einem Eingangsknotenpunkt 20 zur Verfügung gestellt worden ist. Das Eingangssignal Vin wird mittels eines elektrisch steuerbaren Schalters 24 einem Abtastkondensator 22 zugeführt. In einer Erfassungsphase wird der Schalter 24 niederohmig, so dass der Wert von Vin an dem Eingangsknotenpunkt 20 zu dem Abtastkondensator 22 übertragen wird. Dies kann als erster Betriebsmodus angesehen werden. Wenn gewünscht ist, die Spannung zu halten, wird der Schalter 24 geöffnet (hochohmig) und wird dann die in dem Kondensator gespeicherte Ladung eingefangen, und folglich bleibt die Spannung über den Kondensator stabil (unter der Annahme, dass keine Leckage in den oder aus dem zweiten Eingang 18 des Komparators 16 vorhanden ist). Dies kann als zweiter Betriebsmodus angesehen werden. Eine Steuerungseinrichtung 26 kann dann den Digital-Analog-Umwandler 12 so treiben, dass er eine Reihe von analogen Werten ausgibt, die von dem Komparator 16 mit dem Abtastwert des Eingangssignals verglichen werden. Die Steuerungseinrichtung 26 spricht auf den Ausgang des Komparators 16 an, um die Spannung, die vom dem DAC 12 ausgegeben wird, bis zu einem Zeitpunkt zu modifizieren, zu dem die Steuerungseinrichtung eine digitale Approximation der abgetasteten Eingangsspannung durchgeführt hat. Techniken, wie z. B. eine Rampen-Umwandlung oder eine Sukzessive-Approximation-Umwandlung, können von der Steuerungseinrichtung 26 implementiert werden.
Üblicherweise können der Abtastkondensator 22 und der DAC 12 mittels eines Arrays 30 aus geschalteten Kondensatoren implementiert werden, wie später detaillierter beschrieben wird, um die Größe und die Anzahl von Komponenten des Analog-Digital-Umwandlers zu verringern. Ein solcher Analog-Digital-Umwandler ist in 2 dargestellt. Bei einem unsymmetrischen Umwandler, der in 2 gezeigt ist, dient das Kondensatorarray 30 sowohl als Abtastkondensator 22 als auch als Digital-Analog-Umwandler 12 und liefert seinen Ausgang zu einem ersten Eingang 14 des Komparators 16. Somit kann der zweite Modus sowohl einen Haltemodus als auch einen Umwandlungsmodus umfassen. Eine Vorspannung Vbias, die von einem Vorspannungsgenerator 32 erzeugt wird, wird dem zweiten Eingang 18 des Komparators 16 zugeführt und kann auch zu dem DAC 30 geliefert werden. Bei einem doppelendigen (Differenzial-)Analog-Digital-Umwandler kann ein zweiter Kondensator-DAC in Verbindung mit seinem eigenen Eingangsschalter und Eingangsknotenpunkt den Vorspannungsgenerator 32 ersetzen, und er ist mit dem zweiten Eingang des Komparators 16 verbunden. Diese auf einem Kondensatorarray basierenden ADC-Technologien sind einem Fachmann auf dem Sachgebiet bekannt.
Idealerweise sollte ein Schalter 24, d. h. ein Signal-Gate, von 1 und 2 einen schnellen Übergang zwischen einem niederohmigen Zustand, idealerweise 0 Ohm, und einem hochohmigen Zustand, idealerweise eine unendliche Impedanz, in Reaktion auf ein Steuersignal für den Schalter, das von der Steuerungseinrichtung 26 geliefert wird, ausführen. In der Praxis sind die Transistoren oder anderen Komponenten, die zum Bilden des oder jedes Schalters 24 verwendet werden, jedoch nicht ideal. 3 stellt schematisch den Eingangsschalter 24 in seinem offenen (hochohmigen) Zustand und seine wichtigste äquivalente Komponente dar, die eine parasitäre Kapazität CP ist. In einem geringeren Umfang gibt es auch einen Widerstand mit einem großen Wert parallel zu der parasitären Kapazität, aber im Sinne der Lehren dieser Offenlegung ist dies ein Effekt zweiter Ordnung, den wir ignorieren können.
4 zeigt schematisch die äquivalente Schaltung für den Schalter 24, wenn dieser geschlossen (niederohmig) ist, wobei der Transistorschalter 24 durch einen parasitären Widerstand RP dargestellt ist, welcher für einen FET dem RDS-Ein-Wert des Transistors entspricht. Das Vorhandensein dieser parasitären Komponenten kann potentiell falsche Bit-Trial-Entscheidungen in dem Analog-Digital-Umwandler 10 bei sogenannten "kritischen Entscheidungen" bewirken, bei denen die abgetastete Eingangsspannung und die Ausgangsspannung des Digital-Analog-Umwandlers 30 sehr nahe beieinander liegen. In diesen Fällen können sich Spannungsveränderungen, die an dem Eingangsknotenpunkt 20 auftreten, möglicherweise durch den parasitären Kondensator des Schalters 24 ausbreiten und dadurch zeitweise die Spannung modifizieren, die an einem der Komparatoreingänge auftritt. Dadurch kann wiederum bewirkt werden, dass der Komparator 16 eine falsche Entscheidung trifft, wie z. B. Verwerfen eines Bits, wenn das Bit bei dem Bit Trial festgehalten werden sollte, oder Festhalten des Bits bei dem Bit Trial, wenn das Bit verworfen werden sollte.
5 stellt schematisch eine Ausführungsform des Kondensatorarrays 30 von 2 detaillierter dar, damit die Lehren dieser Offenlegung als Beispiel im Kontext eines Analog-Digital-Umwandlers angewendet werden können, der häufig bei Integrierte-Schaltung-Technologien implementiert ist. Der Analog-Digital-Umwandler, der generell mit 40 bezeichnet ist, umfasst eine Vielzahl von Kondensatoren 42.1 bis 42.N. Häufig, jedoch nicht notwendigerweise, sind die Kondensatoren binär gewichtet mit einem Kondensator 42.1, der einen kleinsten Wert aufweist, welcher eine Einheit-Kapazität mit einem willkürlichen Wert 1C sein kann. Folglich weist der Kondensator 42.2 einen Wert 2C auf, würde der Kondensator 42.3 einen Wert 4C aufweisen und so weiter bis zu dem Kondensator 42.N mit einem Wert 2^NC. Eine Segmentierung, die einem Fachmann auf dem Sachgebiet bekannt ist, kann angewendet werden, um die gewünschte Gewichtung zwischen verschiedenen Kondensatoren zu erreichen, ohne dass eine physische Schwankung in der tatsächlichen Kapazität 2^N erforderlich ist. Jeder der Kondensatoren 42.1 bis 42.N weist eine erste Platte (auch als obere Platte bekannt) auf, die bei diesem Beispiel mit einem gemeinsamen Leiter 44 verbunden ist, der mit dem ersten Eingang 14 des Komparators 16 verbunden ist. Die ersten Platten der Kondensatoren 42.1 bis 42.N können wahlweise mittels eines Abtastschalters 46 mit einer Vorspannung, wie z. B. Masse oder einem Mittelpunkt zwischen den Zuführschienenspannungen, die von einer Vorspannungsquelle 32 erzeugt wird, verbunden werden.
Die zweiten Platten der Kondensatoren 42.1 bis 42.N sind mittels jeweiliger Transistorschalter mit mindestens einer ersten Referenzspannung Vref1 und einer zweiten Referenzspannung Vref2 verbindbar. Einige oder, wie in 5 gezeigt ist, sämtliche der Kondensatoren 42.1 bis 42.N können ferner mittels jeweiliger Schalter mit dem Eingangsknotenpunkt 20 verbunden sein. Der Einfachheit halber können jeder der einzelnen Kondensatoren und deren jeweilige Schalter als eine Zelle in dem Kondensatorarray des Analog-Digital-Umwandlers 40 bildend angesehen werden. Unter Berücksichtigung der Schalter, die der höchstwertigen Zelle zugehörig sind, d. h. derjenigen, die den Kondensator 42.N aufweist, können wir einen dieser Schalter 24.N als einen Weg zwischen dem Eingangsknotenpunkt 20 und der zweiten Platte des Kondensators 42.N selektiv öffnend und schließend definieren. Ein weiterer Schalter 50.N ist zum steuerbaren Verbinden der unteren Platte des Kondensators 42.N mit der ersten Referenzspannung Vref1 vorgesehen, und auf im Wesentlichen gleiche Weise ist ein zweiter Schalter 52.N zum steuerbaren Verbinden der zweiten Platte des Kondensators 42.N mit der zweiten Referenzspannung Vref2 vorgesehen. Die Schalter 24, 50 und 52 können auf einfache Weise durch n-MOSFET-Transistoren bereitgestellt werden, wie ausdrücklich für die erste Zelle, die dem Kondensator 42.1 zugehörig ist, bis zu der N-1. Zelle, die dem Kondensator 42N-1. zugehörig ist, gezeichnet ist.
Jeder der Schalter 50.1 bis 50.N, 52.1 bis 52.N und 24.1 bis 24.N spricht auf Schaltersteuersignale aus der Steuerungseinrichtung 26 (2) an. Der Betrieb eines Sukzessive-Approximation-Routine-, SAR-, Analog-Digital-Umwandlers ist bekannt. Mittels eines Reminders in einer Erfassungsphase werden die Schalter 50.1 bis 50.N und 52.1 bis 52.N jedoch hochohmig, während die Schalter 24.1 bis 24.N und der Schalter 46 geschlossen, d. h. niederohmig, sind, so dass die Spannung Vin an dem Eingangsknotenpunkt 20 jedem der Kondensatoren 42.1 bis 42.N präsentiert wird und diese auf Vin-Vbias lädt. Wenn die Steuerungseinrichtung von einem Abtast- oder Nachverfolgungszustand zu einem Haltezustand übergehen möchte, wird der Schalter 46 hochohmig. Dadurch wird auf effektive Weise die Ladung an jedem der Kondensatoren 42.1 bis 42.N eingefangen. Die Schalter 24.1 bis 24.N werden dann geöffnet (hochohmig), wodurch das Ende der Erfassungsphase abgeschlossen wird. Die Steuerungseinrichtung 26 bewegt dann den Analog-Digital-Umwandler 40 in eine Umwandlungsphase, bei der sukzessive Bit Trials durchgeführt werden, und zwar beginnend mit dem höchstwertigen Bit, das von dem Kondensator 42.N dargestellt wird, und weitergehend zu dem niedrigstwertigen Bit, das von dem Kondensator 42.1 dargestellt wird. Denn der erste Bit-Trial-Schalter 50.N ist geschlossen, während die Schalter 50.N-1 bis 50.1 offen sind. Auf im Wesentlichen gleiche Weise ist der Schalter 52.N offen, während die Schalter 52.N-1 bis 52.1 geschlossen sind. Dadurch wird bewirkt, dass die Referenzspannung Vref1 kapazitiv zwischen den Kondensatoren aufgeteilt ist, einem Offset unterzogen wird, das aus der abgetasteten Eingangsspannung Vin resultiert, und dem Komparator 16 präsentiert wird, der dann die Spannung an seinem ersten Eingangsknotenpunkt 14 mit der Spannung vergleicht, die von dem Vorspannungsgenerator 32 geliefert wird, um zu entscheiden, ob die Schalter, die dem ersten Kondensator 42.N zugehörig sind, in ihrer derzeitigen Konfiguration gehalten oder zurückgesetzt werden sollen. Sobald diese Entscheidung getroffen worden ist, wird der nächste höchstwertige Kondensator 42.N-1 Gegenstand des Bit Trials, wobei seine zweite Platte mit Vref1 verbunden ist, während die zweiten Platten der restlichen der niedrigerwertigen Kondensatoren 42.N-3 bis 42.1 mit Vref2 verbunden sind. Auch hier trifft der Komparator 16 eine Entscheidung darüber, ob die Schalter, die dem 42.N-1. Kondensator zugehörig sind, in ihrem derzeitigen Zustand gehalten oder zurückgesetzt werden sollen. Der Prozess wird fortgesetzt, bis der letzte Kondensator 42.1 geprüft worden ist. Die Steuerungseinrichtung ist dann in der Lage, eine digitale Approximation des abgetasteten analogen Eingangswerts auszugeben.
6 stellt schematisch die äquivalente Schaltung für eine einzelne der Zellen des Analog-Digital-Umwandlers 40 dar, wenn diese Zelle mit Vref1 verbunden ist. Es sei zum Beispiel angenommen, dass wir eine Qte Zelle der N Zellen in dem Kondensatorarray betrachten. Bei diesem Beispiel kann Vref1 als eine nicht null betragende Spannung angesehen werden, während Vref2 die lokale Masse oder Null-Volt-Leitung in dem Umwandler ist. Wenn die Qte Zelle mit Vref1 verbunden ist, ist der Eingangsknotenpunkt 20 über die parasitäre Impedanz C_P24Q der parasitären Kapazität, die dem mit dem Kondensator 42.Q in Reihe geschalteten 24.Qten Schalter zugehörig ist, mit dem Knotenpunkt 14 gekoppelt. Es gibt eine Impedanz zu Masse über den parasitären Widerstand R_P des 50.Qten Schalters, der in 6 als R_P50.Q gezeigt ist, welcher von einem AC-Standpunkt aus betrachtet über die Null-Impedanz, die einem Ideale-Spannungsreferenz-Generator 60 zugehörig ist, der zum Erzeugen von Vref1 verwendet wird, mit Masse verbunden ist. Der Zwischen-Knotenpunkt 58Q zwischen dem Schalter 24Q und dem Kondensator 42Q stellt einen ersten Ausgangsknotenpunkt eines Signal-Gates dar, das dem Kondensator 42Q zugehörig ist.
Auf im Wesentlichen gleiche Weise zeigt 7 den zu der Qten Zelle äquivalenten Zustand, wenn diese mit Vref2 verbunden ist. Somit ist bei der Qten Zelle der Eingangsknotenpunkt 20 mit dem Ausgangsknotenpunkt 14 gekoppelt, und zwar über die parasitäre Kapazität, die dem 24.Qten Schalter zugehörig ist, der hier als C_P24.Q bezeichnet ist und mit dem Kondensator 42Q in Reihe geschaltet ist. Es gibt einen Weg zur Masse durch den Transistor 52.Q, der hier von seinem parasitären Widerstand R_P52.Q dargestellt ist.
6 und 7 dienen zum Zeigen, dass ein Hochpassfilter zwischen dem Eingangsknotenpunkt 20 und der zweiten Platte des Kondensators 42.Q in der Qten Zelle vorhanden ist, wenn sich die Schaltung nicht in einem Erfassungsmodus, d. h. nicht im ersten Betriebsmodus, befindet. Das Hochpassfilter ist primär von der parasitären Kapazität über den Eingangsschalter 24.Q zusammen mit dem parasitären Widerstand des einen oder des anderen der Transistoren 50.Q und 52.Q gebildet. Das Signal, das durch den Schalter 24.Q austritt, ist über den Kondensator 42.Q mit dem Ausgangsknotenpunkt 14 gekoppelt.
Wenn die Transistoren 50.Q, 52.Q und 24.Q auf die Größe des Qten Kondensators skaliert sind, dann sollte jede der Qten Zelle proportional zu dem Wert des Qten Transistors zu jeder Perturbation an dem Knotenpunkt 14 beitragen, die aus einer Veränderung an dem Knotenpunkt 20 resultiert. Wenn jedoch die Transistoren im Vergleich zur Größe des dazugehörigen Abtastkondensators nicht akkurat skaliert sind, dann gilt diese Annahme nicht mehr. Es kann ferner angenommen werden, dass die Transistoren 50 und 52 in jeder der Qten Zelle die gleichen parasitären Kapazitäten und die gleichen Widerstände aufweisen. Dies kann jedoch nicht der Fall sein, wenn zum Beispiel einige der Transistoren, wie z. B. die Transistoren 52, die die Kondensatoren mit Vref2/Masse verbinden, als N-Vorrichtungen ausgebildet sein können, während die Transistoren 50, die die jeweiligen Kondensatoren 42 mit Vref1 verbinden, möglicherweise von P-Vorrichtungen gebildet sein müssen. Auf im Wesentlichen gleiche Weise kann die Impedanz der Spannungsreferenz 60 im Vergleich zu derjenigen der Transistoren 50 signifikant sein, und folglich kann die effektive Hochpassfilter-Charakteristik jeder Zelle davon abhängig sein, ob diese Zelle eine 0 der eine 1 in der Bit-Trial-Sequenz des Analog-Digital-Umwandlers darstellt.
Es kann viele Gründe dafür geben, dass sich die Eingangsspannung an dem Knotenpunkt 20 des ADC 40 plötzlich verändern kann. 8 stellt eine Konfiguration dar, bei der der ADC 40 seinen Eingang aus einem Multiplexer 70 empfängt, der Eingänge 72.1 bis 72.A empfängt und jeden dieser Eingänge zum Ausgeben an den Analog-Digital-Umwandler 40 auswählen kann.
Der Betrieb des Multiplexers 70 in Kombination mit dem Analog-Digital-Umwandler 40 ist in 9 detaillierter gezeigt. Hier wird angenommen, dass einer der A Eingänge 72.1 bis 72.A, wie z. B. der Eingang 72.1, von dem Multiplexer 70 zum Zuführen zu dem Analog-Digital-Umwandler 40 ausgewählt wird. Anfangs arbeiten der Analog-Digital-Umwandler 40 und dessen Abtastschaltung in einem Erfassungsmodus, bei dem der Ausgang des Multiplexers 70 zu den Kondensatoren 42 in dem ADC 40 geliefert wird. Somit führen die Kondensatoren auf effektive Weise eine Nachverfolgung oder Abtastung der Eingangsspannung durch. Zu einer Zeit T₁ bewegt sich jedoch der ADC 40 in einen Haltemodus, bei dem der Abtastschalter 46 geöffnet wird, wodurch die Eingangsspannung Vin an jedem der Abtastkondensatoren 42.1 bis 42.N "eingefroren" wird. Die Schalter 24.1 bis 24.N werden dann geöffnet und es wird eine Ausregelzeit gewährt, so dass zu einer Zeit T₂ der ADC 40 mit seiner Umwandlungssequenz beginnen kann.
Da nun das Eingangssignal abgetastet und gehalten worden ist, kann der Multiplexer 70 angewiesen werden, einen neuen Kanal für eine nachfolgende Umwandlung auszuwählen. Es sei angenommen, dass er den zweiten Eingang 72.2 auswählt und diesen an seinen Ausgang sendet. Somit kann von Standpunkt des ADC aus betrachtet die Eingangsspannung Vin an seinem Eingangsknotenpunkt 20 einer sprunghaften Veränderung zu einer Zeit T₃ unterzogen werden, wenn der Multiplexer einen neuen Kanal auswählt. Diese sprunghafte Veränderung von Vin kann sich durch die parasitären Filter ausbreiten, die von den offenen Eingangsschaltern in jeder der Zellen in dem ADC gebildet sind, so dass eine Perturbation, die von einer sich verringernden Spannungsspitze 72 gezeigt ist, an dem Knotenpunkt 14 auftritt, der der Eingang in den Komparator 16 ist (siehe 5). Die Spannungsspitze 72 ist relativ kurzlebig. Wenn sie jedoch zu der gleichen Zeit auftritt, zu der der Komparator eine Entscheidung bezüglich des Ergebnisses eines der Bit Trials trifft, die in dem ADC durchgeführt werden, dann kann diese Spannungsspitze einen Bit-Trial-Fehler hervorrufen, wobei ein Bit entweder fälschlicherweise festgehalten oder fälschlicherweise verworfen wird.
Die Erfinder haben festgestellt, dass es in der Praxis sehr schwer wäre, zu verhindern, dass sich dieses Kurzzeitsignal 72 durch die Eingangsschaltungsanordnung ausbreitet. Seine Auswirkungen können jedoch abgemildert oder minimiert werden, wenn die vorübergehende Perturbation 72 als Gleichtaktfehler an beide Eingänge des Komparators 16 angelegt werden kann.
10 stellt schematisch eine erste Ausführungsform eines Signal-Gates gemäß den Lehren dieser Offenlegung dar. Das Signal-Gate 80 umfasst einen Schalter 81, der typischerweise ein Transistorschalter, wie z. B. ein Feldeffekttransistor, ist. Der Schalter ist zwischen einem Eingangsknotenpunkt 20 und einem ersten Ausgangsknotenpunkt 82 verbunden. Der Schalter 81 wird in Reaktion auf ein Steuersignal gesteuert, das dem Gate des Transistors zugeführt werden kann, um diesen im ersten Betriebsmodus in einen niederohmigen Modus zu setzen und um den Transistor im zweiten Betriebsmodus im Wesentlichen nichtleitend zu machen. Wenn sich jedoch der Transistor in seinem hochohmigen (nichtleitenden) Zustand befindet, erstreckt sich eine parasitäre Kapazität von dem Drain zu der Source des Feldeffekttransistors und daher zwischen dem Eingangsknotenpunkt 20 und dem ersten Ausgangsknotenpunkt 82. Diese parasitäre Kapazität kann ermöglichen, dass sich Kurzzeitsignale von dem Eingangsknotenpunkt 20 zu dem ersten Ausgangsknotenpunkt 82 ausbreiten. Das Signal-Gate 80 weist ferner eine Kompensationskomponente 84 auf, die zwischen dem Eingangsknotenpunkt 20 und einem zweiten Ausgangsknotenpunkt 86 verbunden ist. Die Kompensationskomponente 84 ist typischerweise ein Kondensator mit einer Kapazität, die derjenigen des Transistors 81 in dessen nichtleitendem Zustand im Wesentlichen gleich ist.
11 stellt schematisch den Betrieb des Signal-Gates 80 von 10 dar. Die Eingangsspannung Vin ist in 11 gezeigt. Allgemein gesprochen steigt die Eingangsspannung in einer Zeitperiode vor der Zeit T1 an. Sie ist dann in der Periode zwischen der Zeit T1 und T3 im Wesentlichen konstant und erfährt dann eine sprunghafte Veränderung zu der Zeit T3 und eine Spannungsspitze zu der Zeit T4. In 11 stellt die Zeit T1 den Übergang des Signal-Gates 80 vom Betrieb im ersten Modus zum Betrieb in einem zweiten Modus dar. Es sei angenommen, dass der erste Ausgangsknotenpunkt 82 so mit einem (nicht gezeigten) Abtastkondensator verbunden ist, dass die Spannung an dem ersten Ausgangsknotenpunkt 82 konstant bleiben sollte, sobald der Schalter 80 hochohmig geworden ist. Beim Vergleichen von 11 mit 9 erfolgt eine sprunghafte Veränderung der Spannung Vin zu der Zeit T3 sowohl in 9 als auch in 11. Dies führt dazu, dass eine vorübergehende Spannungsspitze 72 aufgrund der parasitären Kapazität des Schalters 81 an dem Knotenpunkt 82 auftritt. Es ist jedoch auch ersichtlich, dass aufgrund der Kapazität der Kompensationsschaltung 84 eine äquivalente Spannungsspitze 72' an dem Knotenpunkt 86 auftritt, der von der Linie V86 in 11 dargestellt ist. Somit wird die sprunghafte Veränderung Vin als Gleichtaktsignal an den Knotenpunkten 82 und 86 präsentiert. Auf im Wesentlichen gleiche Weise erfährt zu der Zeit T4 Vin eine kurzzeitige Signalveränderung, die dazu führt, dass Gleichtakt-Kurzzeitsignale 88 und 88' jeweils an dem ersten Ausgangsknotenpunkt 82 und an dem zweiten Ausgangsknotenpunkt 86 präsentiert werden. Wenn diese Gleichtaktsignale anschließend einer Schaltung, wie z. B. einem Komparator oder einem Differenzialverstärker, präsentiert werden, dann sollten die Signale im Wesentlichen zurückgewiesen werden.
12 stellt eine Differenzialabtastschaltung dar, die ein Signal-Gate aufweist und bei der querkoppelnde Wege 90 und 92, hier in der Form von Kondensatoren, so vorgesehen sind, dass jedes Kurzzeitsignal, das an einem der Eingangsknotenpunkte Vin+ und Vin– eines doppelendigen Signal-Gates auftritt, als Gleichtaktsignal an ersten Ausgangsknotenpunkten 58.1 bis 58.N und zweiten Ausgangsknotenpunkten 58'.1 bis 58'.N des Signal-Gates und daher als Gleichtaktsignal an dem Komparator 16 auftritt. Die Anordnung in 12 kann als charakteristisch für eine einzelne der Zellen in einem High-seitigen und einem Low-seitigen kapazitiven Array eines Differential-Analog-Digital-Umwandlers angesehen werden. Sie kann jedoch auch gleichermaßen als eine äquivalente Schaltung für den gesamten Umwandler angesehen werden, und somit sind mehrere Versionen der Zellen zu einer einzelnen Schaltung vereinigt worden. Jede der Zellen weist eine parasitäre Schalterkapazität auf, die ihrem Eingangsschalter 24.Q zugehörig ist, wobei 24.Q einer der Schalter 24.1 bis 24.N ist. Eine äquivalente Kompensationskomponente 90 oder 92 mit einer Kapazität, die dem offenen Zustand der parasitären Schalterkapazität C_P24 gleich ist oder als CP24.1 bis CP24.N summiert ist, ist zum Querkoppeln eines Signals mit der entsprechenden oberen Platte eines Kondensators in dem anderen Kondensatorarray des Differenzialumwandlers vorgesehen.
Die Differenzialabtastschaltung und der Analog-Digital-Umwandler von 12 können als einen nicht invertierenden Signalweg, der mit Vin+ verbunden ist, und einen invertierenden Signalweg, der mit Vin– verbunden ist, bildend angesehen werden. Wenn sich die Abtastschaltung in dem Analog-Digital-Umwandler von 12 aus ihrem ersten Betriebsmodus, d. h. aus dem Erfassungsmodus, in einen Haltemodus und anschließend in einen Konvertierungsmodus bewegt, werden die Schalter 24.1 bis 24.N in dem nicht invertierenden Kanal hochohmig. Auf im Wesentlichen gleiche Weise werden die entsprechenden Schalter 24'.1 bis 24'.N in dem invertierenden Kanal hochohmig. Bei Betrachtung der Einfachheit halber nur des nicht invertierenden Kanals kann sich dann, wenn eine Spannungsveränderung an dem Knotenpunkt Vin+ auftritt, diese Spannungsveränderung durch die parasitäre Kapazität der offenen Schalter 24.1 bis 24.N ausbreiten. Dieses Signal wird dann von dem Filter gedämpft, das zwischen der parasitären Kapazität der Eingangsschalter und dem parasitären Widerstand der Transistoren, die zum Verbinden der Kondensatoren mit Vref1 oder Vref2 verwendet werden, wie es bei den Bit Trials geeignet ist, gebildet ist. Obwohl diese Perturbation klein ist, wird sie durch Vorsehen der parasitären Kondensatoren 90, die zum Bilden eines äquivalenten Filters mit den Impedanzen der Transistorschalter dienen, welche den Kondensatoren des nicht invertierenden Signalwegs zugehörig sind, abgemildert, und das Signal wird dann von den Kondensatoren 42'.1 bis 42'.N in dem Kondensatorarray des invertierenden Signalwegs gedämpft und dem zweiten Eingang 18 des Komparators 16 präsentiert. Somit werden Perturbationen von Vin+ beträchtlich gedämpft, und jedes daraus resultierende Signal wird als Gleichtaktsignal zu dem invertierenden 18 und dem nicht invertierenden 14 Eingang des Komparators 16 geliefert. Die Kondensatoren 92 stellen sicher, dass Signalperturbationen oder Veränderungen von Vin– auf im Wesentlichen gleiche Weise als Gleichtaktsignale im Nicht-Erfassungs-Betriebsmodus der Abtastschaltung präsentiert werden.
13 zeigt eine Ausführungsform eines unsymmetrischen Umwandlers. Im Gegensatz zu 12 sind statt des Zeichnens jedes der Schalter 24.1 bis 24.N als ein äquivalenter einzelner Schalter die Komponenten separat gezeichnet worden, so dass der Schalter 24.1 mit den Schaltern 50.1 und 52.1 und dem Kondensator 42.1 für eine einzelne Zelle, Zelle 1, die Bit 1 zugehörig ist, dargestellt ist und die Zellen 2 und 3 als eine gestapelte Konfiguration für Bit 2, Bit 3 und so weiter bis Bit N gezeigt sind. Für jede Zelle ist ein entsprechender Kompensationskondensator vorgesehen. Somit weist die erste Zelle, Zelle 1, die Bit 1 zugeordnet ist, einen Kompensationskondensator 92.1 auf, der so ausgebildet ist, dass er eine Kapazität äquivalent zu derjenigen des Schalters 24.1 in dessen offenem Zustand aufweist. Auf im Wesentlichen gleiche Weise weist die Zelle 2, die Bit 2 zugehörig ist, einen Kondensator 92.2 mit einer Kapazität auf, die zu derjenigen des Schalters 24.2 in dessen offenem Zustand äquivalent ist. Die Kompensationskondensatoren 92.3 bis 92.N sind auf im Wesentlichen gleiche Weise für jede der Zellen vorgesehen, die Bit 3 bis Bit N zugehörig sind. Die Ausgänge der Kondensatoren 92.1 bis 92.N sind zusammen mit einem Gleichtakt 95 verbunden, der über ein Widerstandselement 100, dessen Widerstand so gewählt ist, dass er ungefähr dem Ein-Widerstand der parallelen Transistoren 52.1 bis 52.N gleich ist, mit der Vorspannungsquelle 32 verbunden sein kann. Somit bilden die Kondensatoren 92.1 bis 92.N in Kombination mit dem Widerstandselement 100 ein Filteransprechverhalten äquivalent zu dem Verbundansprechverhalten der Zellen 1 bis N, die Bit 1 bis Bit N zugehörig sind.
Die Kompensationskondensatoren 92.1 bis 92.N können durch Herstellen eines weiteren Transistors (oder Transistoren) für jede Zelle ausgebildet werden, wobei der (die) weitere(n) Transistor(en) mit dem Signal-Gate-Transistor dieser Zelle identisch ist (sind), d. h. mit den Transistoren 24.1, 24.2 und so weiter. Eine solche Anordnung ist in 14 für einen solchen äquivalenten Transistor gezeigt, der generell mit 102 bezeichnet ist, wobei der Gate-Anschluss mit einer Spannung verbunden sein kann, um den weiteren Transistor in einem hochohmigen Zustand zu halten. Alternativ können die Drain-, Gate- und Source-Elektroden abgeschieden werden, die aktiven Regionen des weiteren Transistors können jedoch weggelassen werden. Somit können die Drain- und Source-Regionen während der Fertigung nicht dotiert werden. Dies führt zu einem Kompensationskondensator, der die parasitäre Source-Drain-Kapazität des Eingangstransistors (Signal-Gate-Transistors) der Zellen sehr genau spiegelt unter der Annahme, dass der Großteil der Kopplung zwischen den Metallverbindungen des Transistors erfolgt und ermöglicht, dass das Layoutmuster des Transistors zum Bilden des Kompensationskondensators wiederverwendet wird. Somit sollte die Skalierung zuverlässig sein. Es kann wünschenswert sein, die Kompensationsschaltung als Kondensator in Reihe mit einem Transistor auszubilden, wobei der Transistor wie der Schalter 24 ein Steuersignal empfängt, um jedes Ladungsinjektion-Kurzzeitsignal, das der Zustandsveränderung des dazugehörigen Eingangsschalters zugeordnet ist, zu imitieren.
In einigen Fällen kann es immer noch wünschenswert sein, die Impedanz der verschiedenen Kompensationskondensatoren 92.1 bis 92.N abzustimmen. Wie in 13 gezeigt ist, kann jeder der Eingangsschalter 24.1 bis 24.N willkürlich von einem Schalter 24.Q dargestellt werden. Der Schalter 24.Q weist eine parasitäre Kapazität C_P24.Q auf. Ein Kompensationskondensator 92Q ist zum Kompensieren der parasitären Kapazität des Schalters 24Q vorgesehen. Es kann jedoch gewünscht sein, den Wert des Kompensationskondensators 92Q zu trimmen, um parasitäre Effekte aufgrund eines Layouts eines leitenden Wegs in der Schaltung zu berücksichtigen, oder sogar ein dynamisches Trimmen auf einer Bit-Trial-für-Bit-Trial-Basis durchzuführen, um die parasitären Kapazitäten und/oder parasitären Widerstände, die jeder der Zellen, welche das Array aus geschalteten Kondensatoren bilden, zugehörig sind, zu berücksichtigen. Wie in 15 gezeigt ist, kann der Kompensationskondensator 92Q als erster und zweiter Kondensator 110 und 112, die in Reihe geschaltet sind und eine variable Impedanz 120 aufweisen, welche mit dem Knotenpunkt 122 zwischen den Kondensatoren 110 und 112 verbunden ist, vorgesehen sein. Wenn gewünscht ist, die Kapazität primär zu variieren, damit diese mit derjenigen von C_P24.Q übereinstimmt, dann können, wie in 16a gezeigt ist, weitere Kondensatoren 131, 132 und 133 mit dem Knotenpunkt 122 des Kompensationskondensators verbunden sein, und jeder kann selektiv über jeweilige Transistoren 131a bis 133a mit Masse verbunden sein. Eine solche Anordnung kann für jeden einzelnen der Kompensationskondensatoren in der Schaltung vorgesehen sein. Die Transistorschalter können parallel zu entsprechenden hochohmigen Widerstandselementen vorgesehen sein, um zu verhindern, dass die untere Platte der Kondensatoren floatet, wenn der Schalter ausgeschaltet ist. Aus Gründen einer einfacheren Darstellung ist nur ein Widerstandselement 133b gezeigt. Alternativ können weitere nicht gezeigte Schalter hinzugefügt werden, die die Schaltseite der Kondensatoren 131, 132 oder 133 mit dem Eingang oder Ausgang des Trimmnetzes verbinden können, so dass diese nicht weiter floaten.
16b zeigt eine alternative Anordnung, bei der der Kompensationskondensator 92Q für die Qte Zelle mit einem Trimmnetz versehen ist, das Kondensatoren 131Q, 132Q und 133Q umfasst, die mittels der Schalter 131a, 132a und 133a selektiv parallel zu dem Kompensationskondensator 92Q geschaltet werden können. Die Schalter sind jetzt jedoch Zwei-Positions-Schalter, so dass ein erster Anschluss der einzelnen Kondensatoren 131, 132 und 133 selektiv mit einem Knotenpunkt 135 oder 136 verbindbar ist, während der zweite Anschluss der Kondensatoren immer entweder mit dem Knotenpunkt 135 oder 136 verbunden ist. Die Knotenpunkte 135 und 136 stellen Verbindungen mit den gegenüberliegenden Platten des Kompensationskondensators 92Q dar. Diese Anordnung verhindert, dass die Kondensatorplatten weiterhin floaten.
Wenn ferner gewünscht ist, die resistive Komponente des Tiefpassfilter-Ansprechverhaltens dynamisch zu trimmen, dann kann es erforderlich sein, dass der Widerstand zu Masse (in einem AC-Sinn) variiert wird. Dies kann durch Vorsehen mehrerer paralleler Transistoren realisiert werden, wie in 17 gezeigt ist. In 17 ist eine Vielzahl von Transistoren 140, 141, 142 und 143 parallel zwischen dem Ausgang des Kompensationskondensators, der hier durch die in Reihe geschalteten Kapazitäten 110 und 112 dargestellt ist, vorgesehen, es kann jedoch gleichermaßen ein einzelner Kondensator 92Q sein. Jeder der Transistoren kann in Reaktion auf ein Steuersignal aus einer Steuerungseinrichtung einzeln steuerbar sein, um ein- oder ausgeschaltet zu werden, wodurch die Impedanz zu Masse oder zu einer anderen Spannung, wie z. B. Vref2, variiert wird. Es sei darauf hingewiesen, dass dann, wenn diese Anordnung zum Trimmen der Impedanz zur Berücksichtigung von Veränderungen des Ansprechverhaltens in Zusammenhang mit den Widerständen der Referenzschalter 50 und 52 (siehe 5) verwendet wird, sämtliche Transistoren sowohl in der Erfassungsphase als auch bei der Umwandlung ausgeschaltet werden, wenn ein Kondensator mit einer weiteren Referenz verbunden ist. Somit werden sie nur eingeschaltet, wenn diese spezielle Zelle in die Schaltung geschaltet wird. Durch das Einschalten der Transistoren wird die "Ein-Zustand"-Impedanz RDSon dieses Transistors parallel zu der Ein-Zustand-Impedanz jedes der anderen Transistoren, die zu dieser Zeit eingeschaltet sind, gesetzt. Sämtliche der Transistoren können steuerbar sein, oder einer von ihnen, wie z. B. der Transistor 143, kann dauerhaft vorgespannt sein, um einen maximalen dauerhaften Widerstand für die aktivierte Schaltung zu setzen, wie es bei Verwendung in einer in 13 gezeigten Schaltung geeignet wäre. Die Transistoren in 17 sind als N-Vorrichtungen gezeigt worden, sie können jedoch auch P-Vorrichtungen oder eine Mischung aus N- und P-Vorrichtungen sein. Bei der Anordnung von 17 können die in Reihe geschalteten Kondensatoren 110 und 112 durch einen einzelnen Kondensator ersetzt werden, und/oder sie können in Zusammenhang mit der variablen Kapazität von 16 verwendet werden. Ein im Wesentlichen gleiches Trimmnetz kann ferner in dem DAC 30 zum Beispiel zum Egalisieren des Ein-Widerstands des Referenz-PMOS und -NMOS verwendet werden.
18 zeigt schematisch eine Kombination aus Abtastschaltung und Multiplexer, die der Einfachheit halber mit drei Kanälen 150, 160 und 170 gezeigt ist, obwohl weniger oder mehr Kanäle vorgesehen sein können. Der Einfachheit halber wird nur der erste Kanal detailliert beschrieben. Der erste Kanal weist einen Eingangsschalter 151 oder Schalter 151Q auf, die mit einem jeweiligen Abtastkondensator 152Q verbunden sind. Der erste Kanal weist ferner einen Abtastschalter 153Q auf, der so ausgeführt ist, dass er eine zweite Platte des Kondensators mit Masse (oder Vbias) verbindet, damit dieser geladen werden kann. Die Abtastschalter sind mit 153 bezeichnet. Jeder der Kondensatoren 152Q kann über jeweilige Schalter 155Q und 156Q mit Vref1 oder Vref2 verbunden sein. Zur Vereinfachung der Darstellung sind nur die Verbindungen für den Kondensator 152Q gezeigt. Somit bildet jeder der Kanäle 150, 160 und 170 ein Abtast- und Umwandlungsarray eines Analog-Digital-Umwandlers mit einem gemeinsam genutzten Komparator 16. Jeder Kanal kann von einem Multiplexer, der die Schalter 156Q umfasst, um eine Verbindung von dem Array zu dem nicht invertierenden Eingang 14 des Komparators 16 bereitzustellen, ausgewählt oder deselektiert werden. Kompensationskondensatoren 157Q werden so zu dem invertierenden Eingang des Komparators 16 geführt, dass, wie oben beschrieben worden ist, Kurzzeitsignale, die durch die Eingangsschalter 151Q austreten, als Gleichtakteingänge aus den inaktiven Kanälen zu dem Komparator 16 geliefert werden. Jeder aktive Kanal kann selbstverständlich die oben beschriebenen Kondensatoren zum Kompensieren einer Leckage durch seinen eigenen Eingangsschalter hindurch aufweisen. Es ist somit möglich, eine Eingangs-Abtastanordnung bereitzustellen, die generell unempfindlich ist gegenüber Spannungsübergängen an ihrem Eingangsknotenpunkt in den Nicht-Erfassungs-Betriebsphasen der Schaltung.
19 zeigt einen Multiplexer, der generell mit 200 bezeichnet ist und der einen ersten Differenzialkanal 202 und einen zweiten Differenzialkanal 204 umfasst, die Signale zu einem Differenzialverstärker 206 liefern. Der erste Kanal weist einen ersten und einen zweiten Eingang 210 und 212 auf. Der erste Eingang 210 ist über einen ersten elektrisch gesteuerten Schalter 220 mit einem nicht invertierenden Eingang des Verstärkers 206 verbunden. Auf im Wesentlichen gleiche Weise ist der zweite Eingang 212 über einen elektrisch gesteuerten Schalter 222 mit dem invertierenden Eingang des Verstärkers 206 verbunden. Eine Kompensationskomponente 224, die die Impedanz des Schalters 220 darstellt, wenn sich dieser in seiner offenen (hochohmigen) Konfiguration befindet, koppelt den ersten Eingang 210 mit dem invertierenden Eingang des Verstärkers 206. Auf im Wesentlichen gleiche Weise koppelt eine zweite Kompensationskomponente 226, die die Impedanz des Schalters 222 darstellt, wenn dieser offen ist, den zweiten Eingang 212 mit dem nicht invertierenden Eingang des Verstärkers 206. Der zweite Kanal ist auf im Wesentlichen gleiche Weise aufgebaut, und gleiche Komponenten weisen gleiche Bezugszeichen mit dem Suffix A auf. Es können mehr Kanäle ohne Verlust an Funktionalität zu der Schaltung hinzugefügt werden.
19 stellt ferner Eingangssignale dar, die an den verschiedenen Knotenpunkten auftreten. Somit wird dem ersten Eingangsknotenpunkt 210 eine Sinuskurve 250 präsentiert und wird eine DC-Spannung 252 dem zweiten Eingangsknotenpunkt 212 zugeführt. Es sei angenommen, dass sich die Schalter 220 und 222 in einem niederohmigen Zustand befinden und sich die Schalter 220a und 222a in einem hochohmigen Zustand befinden, so dass ein Signal 260 am Ausgang des Verstärkers 206 nur die Differenz zwischen den Signalen 250 und 252 darstellen soll und nicht von Signalen, die an Knotenpunkten 210a und 212a auftreten, beeinflusst werden soll. Es sei angenommen, dass ein Kurzzeitsignal 270 an dem Knotenpunkt 210a auftritt, während ein DC-Signal 272 an dem Knotenpunkt 212a auftritt. Das Kurzzeitsignal 270 kann sich durch eine parasitäre Kapazität des Schalters 220a ausbreiten. Dies führt dazu, dass sich eine Perturbation 280 in Richtung des nicht invertierenden Eingangs des Verstärkers 206 ausbreitet. Mittels der Kompensationskomponente 224a breitet sich jedoch ein im Wesentlichen gleiches Kurzzeitsignal 282 in Richtung des invertierenden Eingangs des Verstärkers 206 aus. Wenn die Signale 280 und 282 als Gleichtaktsignale ankommen, werden sie von dem Verstärker 206 zurückgewiesen, so dass dessen Ausgang 260 nicht durch das Vorhandensein des Kurzzeitsignals 270, das am Eingang des zweiten Kanals auftritt, beeinträchtigt wird.
Einige Schaltungen weisen keine Differenzialkomponenten auf, und daher ist ein Bereitstellen von Gleichtaktsignalen an dem ersten und dem zweiten Ausgang des Signal-Gates nicht zweckmäßig. Bei solchen Bedingungen kann ein Signal-Gate mit der in 20 gezeigten Form verwendet werden. Hier weist das Signal-Gate einen Eingangsknotenpunkt 300 auf, der über einen elektrisch gesteuerten Schalter 310 mit einem Ausgangsknotenpunkt 302 verbunden ist. Der Schalter kann ein Feldeffekttransistor sein. Wenn der Schalter 310 offen ist, dann kann, wie oben beschrieben worden ist, eine parasitäre Kapazität immer noch die Knotenpunkte 300 und 302 verbinden. Um jedoch den Effekt dieser parasitären Kapazität aufzuheben, kann ein invertierender Verstärker 312 oder ein Transformator vorgesehen sein, der das Signal aus dem Eingangsknotenpunkt 300 empfängt und dieses mit einer negativen Verstärkung, zum Beispiel –1, multipliziert, und dann wird der Ausgang des Verstärkers (oder Transformators) über einen DC-Blockkondensator 314 zu dem Ausgangsknotenpunkt 302 geliefert. Der DC-Blockkondensator kann so bemessen sein, dass er im Wesentlichen demjenigen der parasitären Kapazität des Schalters 310 gleich ist. Somit sind dann, wenn der Schalter 310 offen ist, aufeinander abgestimmte AC-Signalwege zwischen den Knotenpunkten 300 und 302 zum Eintragen von komplementären Aufhebungssignalen an dem Knotenpunkt 302 vorhanden.
Der Verstärker 312 muss keinen wesentlichen Betrag an Strom liefern. Ferner kann der Verstärker, da er nur kleine Lecksignale kompensiert, so ausgelegt sein, dass er einen kleinen Strom entnimmt. 21 stellt eine geeignete Konfiguration für den Verstärker 312 dar, wobei ein Feldeffekttransistor 320 ein Widerstandselement 322, das mit dessen Source verbunden ist, und ein Widerstandselement 324 aufweist, das mit dessen Drain verbunden ist, und wobei die Widerstandselemente 322 und 324 im Wesentlichen die gleiche Größe aufweisen und beide groß sein können, so dass der FET nur eine kleine Menge an Strom durchlässt. Der FET 320 kann in einer sich selbst vorspannenden Konfiguration angeordnet sein oder kann von einem Vorspannnetz 326, das zwei Widerstandselemente zwischen den Energiezuführschienen umfasst, auf eine geeignete Betriebsspannung vorgespannt werden, wie einem Fachmann auf dem Sachgebiet bekannt ist. Zum Nicht-Bestimmen der Vorspannung kann ein DC-Blockkondensator 328 zwischen dem Gate des FET 320 und dem Knotenpunkt 300 vorgesehen sein.
Es ist somit möglich, ein verbessertes Signal-Gate, eine verbesserte Abtastschaltung und einen verbesserten Analog-Digital-Umwandler bereitzustellen.
Die hier dargelegten Patentansprüche werden mit einem einfachen Rückbezug dargestellt, wie es zum Einreichen beim USPTO geeignet ist. Es versteht sich jedoch, dass sich jeder Patentanspruch auf jeden vorhergehenden Patentanspruch rückbeziehen kann, sofern dies nicht eindeutig undurchführbar ist.

Claims

Schaltungssystem, das umfasst: ein Signal-Gate, das zwischen einem ersten Eingangsknotenpunkt und einem ersten und einem zweiten Ausgangsknotenpunkt gekoppelt ist, wobei das Signal-Gate so ausgeführt ist, dass es in einem ersten Modus einen niederohmigen Weg zwischen dem ersten Eingangsknotenpunkt und dem ersten Ausgangsknotenpunkt bereitstellt und in einem zweiten Modus Spannungsveränderungen an dem ersten Eingangsknotenpunkt Gleichtaktsignale an dem ersten und dem zweiten Ausgangsknotenpunkt hervorrufen.
Schaltungssystem nach Anspruch 1, das ferner einen ersten Schalter zwischen dem ersten Eingangsknotenpunkt und dem ersten Ausgangsknotenpunkt umfasst und wobei der erste Schalter im ersten Modus in einen relativ niederohmigen Zustand und im zweiten Modus in einen relativ hochohmigen Zustand gesetzt wird.
Schaltungssystem nach Anspruch 2, das ferner eine erste Impedanz zwischen dem ersten Eingangsknotenpunkt und dem zweiten Ausgangsknotenpunkt aufweist, wobei die erste Impedanz eine Impedanz aufweist, die im Wesentlichen mit derjenigen des ersten Schalters in dessen relativ hochohmigem Zustand übereinstimmt.
Schaltungssystem nach einem der vorhergehenden Ansprüche, das ferner ein Filter umfasst, welches dem zweiten Ausgangsknotenpunkt zugehörig ist, wobei das Filter eine Übertragungscharakteristik aufweist, die im Wesentlichen mit einer Übertragungscharakteristik zwischen dem Eingangsknotenpunkt und dem ersten Ausgangsknotenpunkt übereinstimmt, wenn sich das Signal-Gate im zweiten Modus befindet.
Schaltungssystem nach Anspruch 2 oder 3 oder Anspruch 4 mit Rückbezug auf Anspruch 2 oder 3, das ferner einen zweiten Eingangsknotenpunkt, einen zweiten Schalter, der betriebsmäßig zwischen dem zweiten Eingangsknotenpunkt und dem zweiten Ausgangsknotenpunkt verbunden ist, und eine zweite Impedanz, die zwischen dem zweiten Eingangsknotenpunkt und dem ersten Ausgangsknotenpunkt verbunden ist, umfasst, wobei die zweite Impedanz eine Impedanz aufweist, die im Wesentlichen mit der Impedanz des zweiten Schalters in einem hochohmigen Zustand übereinstimmt.
Schaltungssystem nach einem der vorhergehenden Ansprüche, das ferner eine Abtastschaltung umfasst, die das Signal-Gate und mindestens einen Kondensator mit einer ersten Platte, die betriebsmäßig mit dem ersten Ausgangsknotenpunkt verbunden ist, und einer zweiten Platte, die betriebsmäßig mit einer Vorspannung verbunden ist, aufweist.
Schaltungssystem nach einem der vorhergehenden Ansprüche, bei dem eine Impedanz zwischen dem ersten Eingangsknotenpunkt und dem zweiten Ausgangsknotenpunkt ein kapazitives Element umfasst.
Schaltungssystem nach Anspruch 7, bei dem das kapazitive Element einen Transistorschalter in einem hochohmigen Zustand umfasst.
Schaltungssystem nach Anspruch 7, bei dem das kapazitive Element durch Abscheiden von Metallschichten mit einer ähnlichen oder gleichen Größe und Konfiguration wie die der Metallschichten, die Verbindungen mit dem mindestens einen Eingangsschalter bilden, jedoch ohne Abscheiden sämtlicher der aktiven Regionen von Transistoren in dem Schaltungssystem gebildet ist.
Schaltungssystem nach Anspruch 7, 8 oder 9, bei dem das kapazitive Element Teil eines trimmbaren Kondensatornetzes ist.
Schaltungssystem nach Anspruch 7, 8, 9 oder 10, bei dem das kapazitive Element mindestens zwei Kondensatoren und einen Schalter umfasst, die betriebsmäßig verbunden sind, um eine trimmbare AC-Impedanz zu bilden.
Schaltungssystem nach einem der Ansprüche 7 bis 11, das ferner einen Widerstand umfasst, der betriebsmäßig zwischen dem zweiten Ausgangsknotenpunkt und einem Signalweg zu Masse verbunden ist.
Schaltungssystem nach Anspruch 12, bei dem der Widerstand variabel ist, um eine Zeitkonstante des Hochpassfilters, das mit dem kapazitiven Element ausgebildet ist, einzustellen.
Schaltungssystem nach Anspruch 13, das ferner einen Analog-Digital-Umwandler umfasst, der das Signal-Gate aufweist, bei dem der Widerstand als Funktion eines Zustands einer Vielzahl von Transistorschaltern, die Kondensatoren in einem kondensatorbasierten Digital-Analog-Umwandler zugehörig sind, variabel ist.
Schaltungssystem nach einem der vorhergehenden Ansprüche, das ferner umfasst einen Analog-Digital-Umwandler, der das Signal-Gate zum Verbinden eines dazugehörigen einen des mindestens einen ersten Abtastkondensators mit dem ersten Eingangsknotenpunkt bei der Erfassung eines analogen Signals und zum Trennen des dazugehörigen einen des mindestens einen ersten Abtastkondensators in einer Umwandlungsperiode aufweist; wobei der Analog-Digital-Umwandler ferner eine Differenzierungsschaltung mit einem ersten und einem zweiten analogen Eingang aufweist und eine Spannung an dem mindestens einen ersten Abtastkondensator zu einem ersten analogen Eingang geliefert wird, und der zweite analoge Eingang mit dem zweiten Ausgangsknotenpunkt gekoppelt ist.
Analog-Digital-Umwandler nach Anspruch 15, bei dem der mindestens eine Abtastkondensator ein Kondensator in einem Kondensatorarray ist, das als kapazitiver Digital-Analog-Umwandler wirksam ist.
Analog-Digital-Umwandler, der einen Komparator oder Verstärker mit analogen Eingängen umfasst und ferner Signalwege, die ein Schaltungssystem nach einem der Ansprüche 1 bis 14 aufweisen, zwischen einem ersten und einem zweiten analogen Eingang und einem ersten Eingangsknotenpunkt des Analog-Digital-Umwandlers umfasst, so dass in einer Umwandlungsbetriebsphase Spannungsveränderungen an dem Eingangsknotenpunkt dem ersten und dem zweiten analogen Eingang als Gleichtaktsignale präsentiert werden.
Analog-Digital-Umwandler nach Anspruch 17, der ferner mindestens einen zweiten Eingangsknotenpunkt und einen Signalweg zwischen dem ersten und dem zweiten Eingang des Komparators und dem zweiten Eingangsknotenpunkt umfasst, so dass Spannungsveränderungen an dem zweiten Eingangsknotenpunkt in einer Umwandlungsbetriebsphase dem ersten und dem zweiten Eingang des Komparators als Gleichtaktsignale präsentiert werden.
Analog-Digital-Umwandler nach Anspruch 17 oder 18, der weitere Eingänge umfasst, die selektiv über jeweilige Schalter mit dem ersten Eingang des Komparators oder Verstärkers und über Kompensationskomponenten mit dem zweiten Eingang des Komparators oder Verstärkers verbindbar sind.
Multiplexer, der eine Vielzahl von Schaltungssystemen nach einem der Ansprüche 1 bis 13 umfasst.
Verfahren zum Kompensieren von Kurzzeitsignalen, die sich durch eine Schaltkomponente in einem Signalweg ausbreiten, wobei die Schaltkomponente dazu wirksam ist, es einem Signal zu ermöglichen, sich auszubreiten, oder das Signal zu blockieren, wobei das Verfahren ferner das Erzeugen eines Kompensationssignals zum Imitieren einer Leckage eines Signals durch die Schaltkomponente und Verwenden desselben umfasst, um entweder a) ein Gleichtaktsignal zu erzeugen; oder b) es mit dem Lecksignal zu kombinieren.