CN106130554A - 信号门、采样网络及包括该采样网络的模数转换器 - Google Patents

Abstract

本公开涉及信号门、采样网络及包括该采样网络的模数转换器。提供了一种信号门，其中该门可以是低阻抗以允许信号通过或者是高阻抗以阻断信号。该信号门具有两个输出节点，所述两个输出节点布置成使得在阻断模式期间通过寄生组件通过门的伪信号被作为共模信号呈现在输出节点处。

Description

信号门、采样网络及包括该采样网络的模数转换器

技术领域

本公开涉及信号门和采样网络的改进，并且涉及包括该采样网络的模数转换器。

背景技术

有许多这样的应用：在这些应用中，期望在已知的时间点对信号的振幅进行采样，然后对该采样值执行后续处理。通过将电容器连接到经常是电压驱动节点的输入节点而使得电容器能够被充电到电压驱动节点的电压来频繁地执行该采样。开关通常与电容器串联地设置从而在给定的瞬间切断电路，从而俘获电容器上的电荷并且因此保持跨该电容器的电压固定。在开关已经打开的该“保持”状态下，非常期望输入节点的电压变化不会导致已经保持在该电容器上的电压的扰动。然而，实际上，开关可利用有缺陷的机械或半导体组件来实现。诸如寄生电容的缺陷使得输入节点的波动扰动保持在电容器上的电压。这又会导致诸如模数转换的后续处理变得受扰动并且可能得到不正确的结果。

发明内容

提供了信号门，该信号门包括第一输入节点以及第一和第二输出节点。信号门被布置成使得在第一模式期间，第一输入节点与第一输出节点之间存在低阻抗路径，而在第二模式期间，第一输入节点处的电压变化在第一和第二输出节点处产生共模信号。

优选地，从第一输入节点到第二输出节点的路径的阻抗在第一模式和第二模式中均保持相对高阻抗状态。

优选地，一个或多个采样电容器连接到至少所述第一输出节点从而形成采样装置。

优选地，在第二模式期间，所述第一输入节点与第一输出节点之间的阻抗增加并且名义上可以等价于切断第一输入节点与第一输出节点之间的路径。可以提供与模数转换器相关联的采样装置，其中模数转换器包括比较器，并且还可以包括残差放大器。比较器可以具有第一输入和第二输入。模数转换器可以包括一个采样电容器或多个采样电容器，其布置成在“获取”阶段获取输入电压并且随后在“转换”操作阶段保持电荷(或电压)。具有其关联的开关的一个或多个采样电容器能够称为采样网络。采样装置可布置成，使得在获取阶段中，输入节点处的电压被传递到至少一个采样电容器，而在转换阶段中，采样电压或取决于采样电压的电压被供给到比较器的第一输入。根据该公开的电路布置成，在转换操作阶段中，由于输入节点处的后续电压变化引起的采样网络中的任何非期望的扰动沿着第一和第二基本上匹配的信号路径传送，使得变化被作为共模信号而不是差分信号呈现给比较器(或残差放大器)的第一输入和第二输入并且因此大部分被拒绝。

在本公开的实施方案中，提供模数转换器，包括：

第一输入节点；

至少第一采样电容器；以及

至少一个输入开关，用于在模拟信号获取期间将至少第一采样电容器中的相关联的一个采样电容器连接至所述第一输入节点。存在从第一输入到第二节点的另外信号路径，所述信号路径具有匹配处于高阻抗状态的至少一个输入开关的阻抗或传递特性的阻抗或传递特性(诸如带宽)。

至少一个输入开关可以是布置成在转换阶段中将至少第一采样电容器与第一输入节点断开连接的信号门的部分。模数转换器进一步包括具有第一输入和第二输入的比较器。至少第一采样电容器上的电压提供给比较器的第一输入。模数转换器进一步包括可操作地与第一输入节点和比较器的第二输入耦合的高通滤波器。

至少一个采样电容器可永久地或者选择性地连接到比较器的第一输入。比较器的第二输入节点可以连接到DC偏置电压或者在差分转换器的情况下，第二输入节点可以由DC偏置电压或者第一输入节点的电压的互补电压来驱动。

采样装置可被提供第二输入节点并且包括如下组件：该组件布置成使得在第二模式期间，诸如保持摩斯和，涉及到在第二输入节点处的第二输入节点电压变化在第一和第二输出节点处产生共模信号。

采样装置可具有另外的输入节点，并且优选地，另外的输入节点中的每一个与电路组件相关联，该电路组件被布置成使得在另一输入节点不工作于获取模式(即，不在第一模式中)的同时发生在该另一输入节点处的电压变化被衰减并且作为共模信号(即，大致相等的振幅、符号和时间对齐度的信号)呈现在第一和第二输出节点处。采样布置可具有能够从一个或多个输入节点接收信号的另外的输出节点。这些另外的输出节点还布置成使得通过不处于获取模式或状态的输入节点(即，输入节点通过打开“开路”开关而与输出节点断开连接)泄漏的信号被作为共模信号呈现给输出节点。

“开关”可以是能够操作以便在相对低阻抗状态和相对高阻抗状态工作的晶体管。晶体管开关可以是场效应晶体管。有益地，晶体管可成对设置以形成传输门。在该布置中，N型晶体管与P型晶体管并联地设置，使得当处于低阻抗状态时传输门的阻抗对于传输门任一侧的电压的依赖性减低。其他开关技术是本领域技术人员已知的并且可与本公开结合使用。

本公开的教导还可与诸如继电器或MEMS开关的机械开关联用。这能够允许在高电压应用中改善对假信号的弹性。该假信号可由于负载的连接或断开连接而引起，如果负载具有电感成分，则假信号会尤其麻烦。假信号还可能源自电力线路上的雷击。

在根据本公开的另外的教导中，提供一种信号门，该信号门具有输入节点、输出节点和开关，所述开关可操作以便当处于第一模式时提供输入节点与输出节点之间的相对低阻抗，而当处于第二模式时提供输入节点与输出节点之间的相对高阻抗。信号门进一步包括补偿路径，该补偿路径包括具有与输入节点耦合的输入的反相放大器，所述反相放大器的输出通过DC阻断组件与输出节点耦合。

根据本公开的另外的教导，提供包括至少一个信号门的多路复用器。

附图说明

现在将参考附图通过非限制实施例的方式来描述本公开的实施方案，其中：

图1是包括采样电路的模数转换器的第一实施方案的电路图；

图2是基于电容器阵列的模数转换器的电路图；

图3示出了处于开路构造的开关的寄生组件的等效电路；

图4示出了处于闭合构造的开关的等效电路；

图5更详细示意性地示出了图2的基于电容器阵列的模数转换器的构造；

图6示出了当处于第一位检验配置时电容器阵列的一个单元的等效电路；

图7示意性地示出了当处于第二位检验配置时电容器阵列的单元的等效电路；

图8示意性地示出了模数转换器与多路复用器相关联的布置；

图9示出了在转换过程中模数转换器的输入节点处的电压变化的可能性，以及该变化如何可能导致模数转换器内的电压的扰动；

图10示出了根据本公开的信号门；

图11示出了在信号门的第二操作模式中扰动如何能够呈现作为共模信号；

图12示出了根据本公开的教导的差分获取与保持电路，例如实现在包括补偿布置的电容器阵列模数转换器内；

图13是根据本公开的教导的包括补偿电路的单端模数转换器的电路图；

图14示出了被配置为镜像信号路径中的晶体管开关的特性的永久开路开关的构造；

图15是在补偿路径内的可修整阻抗的电路图；

图16a是表示在补偿路径内的可修整电容的实施方案的电路图，并且图16b是在补偿路径内的可修整电容的第二实施方案的电路图；

图17是表示布置成提供作为模数转换器所执行的位检验的函数而可调节的可修整阻抗以及因此提供可修整高通滤波器特性的等效电路的电路图；

图18示出了构成本公开的另外的实施方案的多路复用的采样电路和/或多路复用的模数转换器的实施方案；

图19示出了具有用于拒绝来自非选定通道的干扰的电路的多路复用器和放大器；

图20示出了具有在第二操作模式期间抑制暂态信号的能力的信号门的另一实施方案；以及

图21是反相放大器的实施方案的电路图。

具体实施方式

图1示意性地表示模数转换器的构造。模数转换器，通常表示为10，包括数模转换器12，数模转换器12具有与比较器16的第一输入14连接的输出。比较器16的第二输入18布置成接收可在输入节点20处提供的输入信号Vin的采样与保持变化形式。输入信号Vin通过电可控开关24供给采样电容器22。在获取阶段中，使开关24处于低阻抗，使得输入节点20处的Vin的值被传递到采样电容器22。这能够视为第一操作模式。当期望保持电压时，开关24断开(使为高阻抗)并且存储在电容器上的电荷随后被俘获，并且因此跨电容器的电压保持稳定(假设没有到比较器16的第二输入18以及来自比较器16的第二输入18的泄漏)。这能够视为第二操作模式。控制器26随后可以驱动数模转换器12以输出一系列的模拟值，通过比较器16将这一系列模拟值与输入信号的采样值进行比较。控制器26响应于比较器16的输出从而修正DAC 12输出的电压，直至诸如控制器已经做出了采样的输入电压的数字近似时。诸如斜坡转换或连续近似转换的技术能够由控制器26来实现。

通常，采样电容器22和DAC 12能够由开关电容器阵列30来实现，如下文更详细描述的，从而减小模数转换器的尺寸和组件计数。该模数转换器图示在图2中。对于单端转换器，如图2所示，电容器阵列30充当采样电容器22和数模转换器12，并且将其输出提供给比较器16的第一输入14。因此，第二模式可以涵盖保持模式和转换模式。通过偏置电压发生器32生成的偏置电压Vbias被供给到比较器16的第二输入18并且还可以提供给DAC 30。在双端(差分)模数转换器中，第二电容器DAC与其自身的输入开关和输入节点相关联，可以替代偏置电压发生器32并且连接到比较器16的第二输入。这些基于电容器阵列的ADC技术是本领域技术人员公知的。

理想地，图1和图2的开关24，即信号门，应当响应于控制器26提供的对开关的控制信号而在地低阻抗状态(理想地为0欧姆)与高阻抗状态(理想地为无限阻抗)之间快速地转变。然而，实际上，用于形成所述或每个开关24的晶体管或其他组件是不理想的。图3示意性地示出了处于其断开(高阻抗)状态的输入开关24及其主要的等效组件，该主要的等效组件是寄生电容CP。在较小的程度上还将存在与寄生电容并联的大值电阻，但是为了本公开教导的目的，其是可忽略的二阶效应。

图4示意性地示出了当闭合(低阻抗)时开关24的等效电路，由此晶体管开关24由寄生电阻RP来表示，对于FET而言，该寄生电阻对应于晶体管的RDS-On值。这些寄生组件的存在会在采样的输入电压和数模转换器30输出电压彼此非常接近的所谓“临界决策”中产生模数转换器10中的可能不正确的位检验决策。在这些情形下，发生在输入节点20处的电压变化具有通过开关24的寄生电容器传播且因此临时修正发生在比较器输入中的一个处的电压的可能性。这又会导致比较器16做出不正确的决策，诸如丢弃在位检验内的位应当已保持的位，或者保持在位检验内的位应当已丢弃的位。

图5更详细地示意性示出了图2的电容器阵列30的实施方案，从而本公开的教导能够作为实施例应用于通常实现在集成电路技术内的模数转换器的背景下。模数转换器，通常表示为40，包括各种电容器42.1至42.N。通常，虽然不必要，电容器是二进制加权的，电容器42.1具有最小值，其可以是任意值1C的单位电容。因此，电容器42.2具有值2C，电容器42.3将具有值4C，等等，直至具有值2^NC的电容器42.N。本领域技术人员公知的分段可用于实现各电容器之间的期望加权，而无需2^N的实际电容的物理变化。电容器42.1至42.N中的每一个具有第一板(也称为上板)，其在该实施例中连接到与比较器16的第一输入14连接的共用导体44。电容器42.1至42.N的第一板可以任选地通过采样开关46连接到偏置电压，诸如地或者由偏置电压源32产生的电源轨电压之间的中点。

电容器42.1至42.N的第二板能够通过相应的晶体管开关连接到至少第一参考电压Vref1以及第二参考电压Vref2。电容器42.1至42.N中的一些，或者如图5所示全部也可以通过相应的开关连接到输入节点20。为了方便，各电容器及其相应的开关中的每一个能够视为形成模数转换器40的电容器阵列内的单元。考虑与最高有效单元(most significant cell)相关联的开关，即，包括电容器42.N的开关，则可以将这些开关24.N中的一个定义为选择性地打开和闭合输入节点20与电容器42.N的第二板之间的路径。提供另外的开关50.N以将电容器42.N的下板可控地连接到第一参考电压Vref1，并且类似地，提供第二开关52.N以将电容器42.N的第二板可控地连接到第二参考电压Vref2。开关24，50和52可以方便地由n型MOSFET晶体管来提供，如关于与电容器42.1相关联的第一单元直至与电容器42.N-1相关联的第N-1个单元所明确绘制的。

开关50.1至50.N,52.1至52.N和24.1至24.N中的每一个响应于来自控制器26的开关控制信号(图2)。接连近似例程SAR模数转换器的操作是公知的。然而，需要提醒的是，在获取阶段中，使得开关50.1至50.N和52.1至52.N和为高阻抗，而开关24.1至24.N和开关46闭合，即，低阻抗，使得输入节点20处的电压Vin被呈现给电容器42.1至42.N中的每一个并且将它们充电到Vin-Vbias。当控制器希望从采样或跟踪状态转变成保持状态时，使开关46为高阻抗。这有效地俘获了电容器42.1至42.N中的每一个上的电荷。开关24.1至24.N随后断开(高阻抗)，完成获取阶段的结束。控制器26随后将模数转换器40移入转换阶段，其中以电容器42.N所代表的最高有效位开始执行连续的位检验，并且移至电容器42.1所代表的最低有效位。对于第一位检验，开关50.N闭合，而开关50.N-1至50.1断开。类似地，开关52.N断开，而开关52.N-1至52.1闭合。这使得参考电压Vref1在电容器之间进行电容划分，受到由于采样输入电压Vin引起的偏移，并且呈现给比较器16，然后比较器16将其第一节点14处的电压与由偏压发生器32提供的电压进行比较以决定与第一电容器42.N相关联的开关是应当保持它们的当前配置还是应当复位。一旦该决策已经做出，则下一最高有效电容器42.N-1变成了位检验的对象，其第二板连接到Vref1，而使得其余的较低有效电容器42.N-3至42.1的第二板连接到Vref2。再有，比较器16做出与第42.N-1个电容器相关联的开关是应当保持它们的当前状态还是应当复位的决策。该过程继续，直到最后一个电容器42.1已经经过测试。然后，控制器能够输出采样模拟输入值的数字近似。

图6示意性地示出了模数转换器40的单元中的单个单元的当该单元连接到Vref1时的等效电路。假设例如考虑电容器阵列内的N个单元中的第Q个单元。在该实施例中，Vref1能够视为非零电压，而Vref2是转换器内的本地地或零电压线。当第Q个单元连接到Vref1时，输入节点20通过与串联于电容器42.Q的第24.Q个开关相关联的寄生电容的寄生阻抗C_P24Q而与节点14耦合。存在通过图6中显示为R_P50.Q的第50.Q个开关的寄生电阻R_P而有效地接地的阻抗，从AC的观点看，该寄生电阻通过与用于产生Vref1的理想电压参考发生器60相关联的零阻抗而接地。在开关24Q与电容器42Q之间的中间节点58Q代表了与电容器42Q相关联的信号门的第一输出节点。

类似地，图7示出了当连接到Vref2时第Q个单元的等效状态。因此，对于第Q个单元，输入节点20通过与电容器42Q串联的在此处指示为C_P24.Q的与第24.Q个开关相关联的寄生电容而与输出节点14耦合。通过在此由其寄生电阻R_P52.Q表示的晶体管52.Q，存在接地的路径。

图6和图7用来显示出当电路不处于获取模式，即不处于第一操作模式时，在第Q个单元中输入节点20与电容器42.Q的第二板之间存在高通滤波器。高通滤波器主要通过跨输入开关24.Q的寄生电容以及晶体管50.Q和52.Q中的一个或另一个的寄生电阻一起来形成。通过开关24.Q泄漏的信号通过电容器42.Q与输出节点14耦合。

如果晶体管50.Q,52.Q和24.Q被标定成第Q个电容器的尺寸，则第Q个单元中的每一个应当与第Q个电容器的值成比例地贡献于由于节点20处的变化引起的节点14处的任何扰动。然而，如果晶体管相比于关联的采样电容器的尺寸未精确地标定，则该假设不再成立。还可能假设的是，在每个第Q个单元内的晶体管50和52具有相同的寄生电容以及相同的电阻。然而，不总是这种情况，因为例如一些晶体管，诸如将电容器与Vref2/地连接的晶体管52，可能形成为N型器件，而将相应的电容器42连接到Vref1的晶体管50可能需要由P型器件形成。类似地，电压参考60的阻抗相比于晶体管50的阻抗是显著的，因此每个单元的有效高通滤波器特性可能取决于该单元是代表模数转换器的位检验序列内的0还是1。

存在很多ADC 40的节点20处的输入电压可能突然变化的原因。图8表示如下构造：ADC 40从多路复用器70接收其输入，多路复用器70接收输入72.1至72.A并且能够那些输入中的任一个用于输出到模数转换器40。

多路复用器70与模数转换器50相结合的操作更详细地显示在图9中。此处，假设A个输入72.1至72.A中的一个，诸如输入72.1，由多路复用器70中选择，用于供给到模数转换器40。初始地，模数转换器40及其采样电路将工作于获取模式，其中多路复用器70的输出被提供给ADC 40内的电容器42。因此，电容器有效地跟踪或采样输入电压。然而，在时点T₁，ADC 40变成保持模式，其中采样开关46被断开，从而在采样电容器42.1至42.N中的每一个“冷冻”输入电压Vin。然后，开关24.1至24.N断开并且稳定时间允许使得在时点T₂，ADC 40能够开始其转换序列。

注意，输入信号已经被采样和保持，多路复用器70能够被指示以选择新通道用于后续转换。假设其选择第二输入72.2并且将其发送到其输出。因此，从ADC的视点看，当多路复用器选择新通道时，在其输入节点20处的输入电压Vin会在时点T₃处经过阶跃变化。Vin的该阶跃变化能够传播通过由ADC内的每个单元内的断开的输入开关形成的寄生滤波器，使得通过衰减电压尖峰72所显示的扰动发生在节点14，输入到比较器16(参见图5)。电压尖峰72相对短地存在。然而，如果其在比较器决定在ADC内执行的位检验之一的结果的同时而发生，则该电压尖峰会导致发生位检验错误，其中位不正确地保持或者不正确地丢弃。

发明人认识到，实际上很难停止该暂态信号72传播通过输入电路系统。然而，如果暂态扰动72可作为共模误差而应用于比较器16的两个输入，则该效应可最小化。

图10示意性地示出了根据本公开的教导的信号门的第一实施方案。信号门80包括开关81，开关81典型地是诸如场效应晶体管的晶体管开关。开关连接在输入节点20与第一输出节点82之间。响应于供给到晶体管的栅极的控制信号而控制开关81，从而在第一操作模式期间将其置于低阻抗模式，并且在第二操作模式期间使得晶体管基本上非导通。然而，当晶体管处于其高阻抗(非导通)状态时，寄生电容从场效应晶体管的漏极延伸到源极并且因此在输入节点20与第一输出节点82之间延伸。该寄生电容能够允许暂态信号从输入节点20传播到第一输出节点82。信号门80还包括连接在输入节点20与第二输出节点86之间的补偿组件84。补偿组件84典型地是具有基本等于处于其非导通状态的晶体管81的电容的电容的电容器。

图11示意性地示出了图10的信号门80的操作。输入电压Vin显示在图11中。一般而言，输入电压在时点T1之前的时间段中上升。然后，在时点T1与T3之间的时间段内输入电压基本上恒定，然后在时点T3经过阶跃变化，在时点T4经过电压尖峰。在图11中，时点T1代表信号门80从工作于第一模式到工作于第二模式的转变。应当假设，第一输出节点82连接到采样电容器(未示出)，使得一旦开关80已经成为高阻抗则在第一输出节点82处的电压应当保持恒定。将图11与图9进行比较，电压Vin的阶跃变化发生在图9和图11中的时点T3。这使得通过开关81的寄生电容而在节点82处出现暂态电压尖峰72。然而，能够看出，由于补偿电路84的电容，等同的电压尖峰72’出现在节点86处，由图11中的线V86表示。因此，Vin的阶跃变化作为共模信号呈现在节点82和86处。类似地，在时点T4处，Vin经过了短时信号变化，这导致共模暂态信号88和88’分别呈现在第一输出节点82处和第二输出节点86处。如果这些共模信号随后呈现给电路，诸如比较器或差分放大器，则信号应当基本上被拒绝。

图12表示差分采样电路，包括信号门，其中交叉耦合路径90和92，此处为电容器的形式，被提供而使得出现在双端信号门的输入节点Vin+和Vin-中的任一个上的任何暂态信号作为共模信号发生在信号门的第一输出节点58.1至58.N和第二输出节点58'.1至58'.N并且因此作为共模信号发生在比较器16处。图12中的布置能够视为代表差分模数转换器的高侧和低侧电容阵列内的单元中的单个单元。然而，同样地，其能够视为整个转换器的等价电路，因此单元的多种变化形式能够结合到单个电路中。每个单元具有与其输入开关24.Q相关联的寄生开关电容，其中24.Q是开关24.1至24.N中的一个。具有等于开关寄生电容C_P24的断开状态的电容或者求和为CP24.1至CP24.N的等价补偿组件90或92被提供以将信号与差分转换器的另一电容器阵列中的电容器的对应上板交叉耦合。

图12的差分采样电路和模数转换器能够视为形成与Vin+连接的非反相信号路径和与Vin-连接的反相信号路径。当图12的模数转换器中的采样电路移出其第一操作模式时，即，从获取模式移到保持模式以及随后移到转换模式时，使得非反相通道中的开关24.1至24.N处于高阻抗。类似地，使得反相通道中的对应开关24’.1至24’.N处于高阻抗。为简要仅考虑非反相通道，如果电压变化发生在节点Vin+处，则该电压变化会传播通过断开的开关24.1至24.N的寄生电容。然后，通过形成在输入开关的寄生电容与用于在位检验期间适当地将电容器连接到Vref1或Vref2的晶体管的寄生电阻之间的滤波器来衰减该信号。虽然该扰动较小，通过提供用于与关联非反相信号路径的电容器的晶体管开关的阻抗形成等价滤波器的寄生电容器90，能够减轻该扰动，并且该信号随后由反相信号路径的电容器阵列中的电容器42’.1至42’.N衰减并且呈现给比较器16的第二输入18。因此，Vin+的扰动被显著地衰减并且任何得到的信号作为共模信号提供给比较器16的反相输入18和非反相输入14。电容器92确保在Vin-处的信号扰动或变化类似地在采样电路的非获取操作模式期间作为共模信号而呈现。

图13示出了单端转换器的实施方案。通过与图12对比，不是将开关24.1至24.N中的每一个绘制为等效的单个开关，组件被单独绘制，使得开关24.1被图示为对于单个单元，即与位1相关联的单元1，具有开关50.1和52.1以及电容器42.1，显示对于位2、位3等等直至位N而言单元2和单元3处于堆叠构造。对于每个单元，提供对应的补偿电容器。因此，与位1相关联的第一单元，单元1，具有被制成具有与处于其断开状态的开关24.1等价的电容的补偿电容器92.1。类似地，与位2相关联的单元2具有与处于其断开状态的开关24.2的电容等价的电容的电容器92.2。对于与位3至位N相关联的每个单元，类似地提供补偿电容器92.3至92.N。电容器92.1至92.N的输出一起连接到共模95，共模95可以经由电阻器100连接到偏置电压源32，电阻器100具有被选为近似等于并联的晶体管52.1至52.N的导通电阻的电阻。因此，电容器92.1至92.N与电阻器100相结合而形成等价于与位1至位N相关联的单元1至单元N的复合响应的滤波器响应。

补偿电容器92.1至92.N能够通过为每个单元制作另一晶体管(或多个晶体管)而形成，其中另外的晶体管(多个)等同于该单元的信号门晶体管，即，等同于晶体管24.1，24.2等等。对于通常指示为102的等价晶体管，该布置显示在图14中，其中栅极端子可以关联于电压以将另一晶体管保持在高阻抗状态。可替选地，漏极、栅极和漏极电极可以沉积，但是另一晶体管的有源区域可以省去。因此，漏极和源极区域可以在制作期间不掺杂。这得到了紧密镜像单元的输入晶体管(信号门晶体管)的源极-漏极寄生电容的补偿电容器，假设耦合的大部分发生在晶体管的金属连接之间且允许晶体管的布局模式再次使用而形成补偿电容器。因此，标定应当是可靠的。期望的是将补偿电路形成为与晶体管串联的电容器，其中晶体管接收控制信号，类似开关24，从而模拟与关联的输入开关的状态改变相关联的任何电荷注入暂态信号。

在一些情形下，仍期望调谐各补偿电容器92.1至92.N的阻抗。如图13所示，输入开关24.1至24.N中的任一个可以由开关24.Q任意地表示。开关24.Q具有寄生电容C_P24.Q。补偿电容器92Q被提供以补偿开关24Q的寄生电容。然而，期望修整补偿电容器92Q的值从而对由于电路内的导通路径布局引起的寄生效应负责或者甚至通过位检验基础在位检验上动态地修整从而对与构成开关电容器阵列的单元中的每个单元相关联的寄生电容和/或寄生电阻负责。如图15所示，补偿电容器92Q可以设置为第一和第二串联连接的电容器110和112，可变阻抗120连接到电容器110与112之间的节点122。如果期望主要改变电容而匹配C_P24.Q的电容，则如图16a所示，另外的电容器131，132和133可以连接到补偿电容器的节点122并且每个能够经由相应的晶体管开关131a至133a选择性地接地。能够为电路内的每一个补偿电容器提供该布置。晶体管开关可以与相应的高值电阻器并联地设置，仅当在开关关断时停止电容器的下板浮动。为图解简化，示出了一个电阻器133b。可选地，未示出的另外的开关可以增加，这些开关能够将电容器131，132或133的开关侧连接到修整网络的输入或输出，从而它们不一直浮动。

图16b示出了可选的布置，其中用于第Q个单元的补偿电容器92Q被提供修整网络，该修整网络包括能够选择性地通过开关131a，132a和133a而与补偿电容器92Q并联连接的电容器131Q,132Q和133Q。然而，现在开关是两个位置开关，使得单个电容器131，132和133的第一端子能够选择性地连接到节点135或136，而电容器的第二端子总是连接到节点135或136。节点135和136表示到补偿电容器92Q的相对板的连接。该布置防止任何电容器板一直浮动。

进一步期望动态地修整低通滤波器响应的电阻成分，则可能需要改变对地电阻(在AC意义上)。这能够通过并联地提供如图17所示的多个晶体管来提供。在图17中，多个晶体管140，141，142和143并联地设在补偿电容器的输出之间，此处由串联连接的电容器110与112来表示，但是其同样可以是单个电容器92Q。每个晶体管可以是响应于来自控制器的控制信号而单个可控的，从而将晶体管接通或关断，从而改变对地的阻抗或者对诸如Vref2的某另一电压的阻抗。应当注意，当该布置用于修整阻抗而对与参考开关50和52的电阻相关联的响应变化负责时(参见图5)，所有晶体管将在获取阶段中被关断以及当电容器连接到另一参考时在转换期间将被关断。因此，仅当特定单元切换到电路中时，这些晶体管才接通。接通晶体管，将该晶体管的“导通态”阻抗RDSon置于与恰巧在此时接通的其它晶体管中的每一个的导通态阻抗并联。全部的晶体管可以是可控的，或者其中一个，诸如晶体管143，可以永久地偏置导通，从而设定用于通电电路的最大永久电阻，如果在图13所示的电路中使用则这是适当的。图17中的晶体管已经显示为N型器件，但是它们还可以是P型器件或者N型器件和P型器件的混合。在图17的布置中，串联连接的电容器110和112可以由单个电容器替代和/或可以与图16的可变电容器相结合使用。在DAC 30中还可以使用类似的电阻修整网络以使得例如参考PMOS和NMOS导通电阻相等。

图18示意性地示出了组合的采样电路和多路复用器，其中为简化显示多路复用器具有三个通道150，160和170，但是可以提供更少或更多的通道。为简化，仅详细描述第一通道。第一通道具有输入开关151或与相应的采样电容器152Q连接的多个开关151Q。第一通道还具有布置成将电容器的第二板连接到地(或Vbias)以使其能够被充电的采样开关153Q。采样开关被指示为153。电容器152Q中的每一个能够经由相应的开关155Q和156Q连接到Vref1或Vref2。为图解简化，仅示出了电容器152Q的连接。因此，通道150，160和170中的每一个形成具有共享比较器16的模数转换器的采样与转换阵列。每个通道可通过多路复用器选择或去选择，多路复用器包括开关156Q以提供从阵列到比较器16的非反相输入14的连接。补偿电容器157Q被提供到比较器16的反相输入，使得如上所述，通过输入开关151Q泄漏的暂态信号被作为共模输入从不活跃通道提供给比较器16。当然，每个活跃通道可以包括如上所述用来补偿通过其自身输入开关的泄漏的电容器。因此，能够提供输入采样布置，其通常在电路的非获取操作阶段中对其输入节点处的电压转变不敏感。

图19示出了多路复用器，通常指示为200，包括将信号提供给差分放大器206的第一差分通道202和第二差分通道204。第一通道具有第一输入210和第二输入212。第一输入210通过第一电控开关220连接到放大器206的非反相输入。类似地，第二输入212通过电控开关222连接到放大器206的反相输入。补偿组件224，当开关220处于其断开(高阻抗)构造时开关220的阻抗，将第一输入210与放大器206的反相输入耦合。类似地，当开关222断开时表示开关222的阻抗的第二补偿组件226将第二输入212与放大器206的非反相输入耦合。第二通道类似地构造，并且类似的组件被给予带后缀A的类似附图标记。更多的通道能够添加到电路，而没有丧失功能。

图19还示出了在各节点处出现的输入信号。因此，正弦信号250呈现给第一输入节点210，并且DC电压252提供给第二输入节点212。假设开关220和222处于低阻抗状态，并且开关220a和222a处于高阻抗状态，使得放大器206的输出处的信号260应当仅表示信号250与252之差，而不应受出现在节点210a和212a处的信号影响。假设暂态信号270出现在节点210a处而DC信号272出现在节点212a处。暂态信号270能够传播通过开关220a的寄生电容。这产生了朝向放大器206的非反相输入传播的扰动280。然而，通过补偿组件224a，类似的暂态信号282朝向放大器206的反相输入传播。随着信号280和282作为共模信号到达，它们被放大器206拒绝而使得其输出260不受出现在第二通道的输入处的暂态信号270的存在所干扰。

一些电路不包括差分组件并且因此在信号门的第一输出和第二输出处提供共模信号是不当的。在这些条件下，图20所示的形式的信号门可被使用。此处，信号门具有通过电控开关310与输出节点302连接的输入节点300。开关可以是场效应晶体管。当开关310断开时，则如上所论述，寄生电容仍连接节点300和302。然而，为了抵消该寄生电容的效应，可提供反相放大器312或变换器，其接收来自输入节点300的信号并且将其与负增益(例如，-1)相乘，并且随后放大器(或变换器)的输出通过DC阻断电容器314提供给输出节点302。DC阻断电容器可被定尺寸以便基本上与开关310的寄生电容相同。因此，当开关310断开时，匹配AC信号路径存在于节点300与节点302之间，从而在节点302处引入互补抵消信号。

放大器312不需要提供任何大量的电流。此外，因为其仅补偿小的泄漏信号，则放大器能够设计成消耗低电流。图21示出了用于放大器312的适合的配置，其中场效应晶体管320具有与其源极连接的电阻器322以及与其漏极连接的电阻器324，并且其中电阻器322和324具有类似的量值并且均可以较大而使得FET仅通过少量的电流。FET 320可以布置成自偏置构造或者可以通过偏置网络326偏置成适合的工作电压，该偏置网络包括在电源轨之间且为本领域技术人员公知的两个电阻器。为了不确定偏置电压，可以在FET 320的栅极与节点300之间提供DC阻断电容器328。

因此，能够提供一种改进的信号门、改进的采样电路以及改进的模数转换器。

本文呈现的权利要求是适合于在USPTO提交的单一从属格式。然而，应当理解每个权利要求可从属于任何前述权利要求，除非明显不可行时。

Claims (15)

1.一种电路系统，包括：

在第一输入节点以及第一输出节点和第二输出节点之间耦合的信号门，其中所述信号门布置成在第一模式期间在所述第一输入节点与所述第一输出节点之间提供低阻抗路径，而在第二模式期间在所述第一输入节点处的电压变化产生了所述第一输出节点和第二输出节点处的共模信号。

2.如权利要求1所述的电路系统，进一步包括在所述第一输入节点与所述第一输出节点之间的第一开关，并且其中所述第一开关在所述第一模式期间被置于相对低阻抗状态，而在所述第二模式期间被置于相对高阻抗状态。

3.如权利要求2所述的电路系统，进一步包括在所述第一输入节点与所述第二输出节点之间的第一阻抗，所述第一阻抗具有基本上匹配处于其相对高阻抗状态的所述第一开关的阻抗的阻抗。

4.如权利要求2所述的电路系统，进一步包括与所述第二输出节点相关联的滤波器，其中所述滤波器具有当所述信号门处于所述第二模式时基本上匹配所述输入节点与所述第一输出节点之间的传递特性的传递特性。

5.如权利要求2所述的电路系统，进一步包括第二输入节点、可操作地连接在所述第二输入节点与所述第二输出节点之间的第二开关以及连接在所述第二输入节点与所述第一输出节点之间的第二阻抗，其中所述第二阻抗具有与处于高阻抗状态的所述第二开关的阻抗基本上匹配的阻抗。

6.如权利要求1所述的电路系统，进一步包括采样电路，所述采样电路包括信号门以及至少一个电容器，所述至少一个电容器具有可操作地连接到所述第一输出节点的第一板以及可操作地连接到偏置电压的第二板。

7.如权利要求1所述的电路系统，其中所述第一输入节点与所述第二输出节点之间的阻抗包括电容元件。

8.如权利要求7所述的电路系统，其中所述电容元件包括处于高阻抗状态的晶体管开关。

9.如权利要求7所述的电路系统，其中所述电容元件是通过沉积具有相似或相同尺寸和构造的金属层作为形成与所述至少一个输入开关的连接的金属层而不沉积电路系统中的晶体管的全部有源区域而形成的。

10.如权利要求7所述的电路系统，其中所述电容元件是可修整电容器网络的部分。

11.如权利要求7所述的电路系统，其中所述电容元件包括至少两个电容器和开关，所述至少两个电容器和开关可操作地连接而形成可修整AC阻抗。

12.如权利要求7所述的电路系统，进一步包括可操作地连接在所述第二输出节点与对地信号路径之间的电阻。

13.如权利要求12所述的电路系统，其中所述电阻是可变的以调节形成电容元件的高通滤波器的时间常数。

14.如权利要求13所述的电路系统，进一步包括模数转换器，所述模数转换器包括信号门，其中所述电阻是可变的，作为与基于电容器的数模转换器内的电容器相关联的多个晶体管开关的状态的函数。

15.如权利要求1所述的电路系统，进一步包括：

包括信号门的模数转换器，所述信号门在模拟信号获取期间用于将至少第一采样电容器中的关联的一个采样电容器连接到所述第一输入节点，并且在转换期间内将所述至少第一采样电容器中的关联的一个采样电容器断开连接；

其中所述模数转换器进一步包括具有第一模拟输入和第二模拟输入的差分电路，并且所述至少第一采样电容器上的电压被提供给第一模拟输入，并且所述第二模拟输入与所述第二输出节点耦合。