KR900001811B1 - 스위치드 캐패시터회로 - Google Patents

스위치드 캐패시터회로 Download PDF

Info

Publication number
KR900001811B1
KR900001811B1 KR1019860008140A KR860008140A KR900001811B1 KR 900001811 B1 KR900001811 B1 KR 900001811B1 KR 1019860008140 A KR1019860008140 A KR 1019860008140A KR 860008140 A KR860008140 A KR 860008140A KR 900001811 B1 KR900001811 B1 KR 900001811B1
Authority
KR
South Korea
Prior art keywords
capacitor
fixed potential
switched capacitor
capacitors
switches
Prior art date
Application number
KR1019860008140A
Other languages
English (en)
Other versions
KR870003622A (ko
Inventor
히로시 타니모토
Original Assignee
가부시키가이샤 도시바
와타리 스기이치로
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 가부시키가이샤 도시바, 와타리 스기이치로 filed Critical 가부시키가이샤 도시바
Publication of KR870003622A publication Critical patent/KR870003622A/ko
Application granted granted Critical
Publication of KR900001811B1 publication Critical patent/KR900001811B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/51—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used
    • H03K17/56—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices
    • H03K17/687—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices the devices being field-effect transistors
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H19/00—Networks using time-varying elements, e.g. N-path filters
    • H03H19/004—Switched capacitor networks

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Filters That Use Time-Delay Elements (AREA)

Abstract

내용 없음.

Description

스위치드 캐패시터 회로
제1도는 본 발명의 일실시예에 관한 스위치드 캐패시터 회로를 나타내는 도면.
제2도는 스위치드 캐패시터회로에 관한 스위치를 제어하는 클럭신호의 일예를 나타내는 타이밍챠트.
제3도는 제1도에 관한 스위치드 캐패시터회로중 사다리형 캐패시터회로망을 T-π변환시킨 등가회로를 나타내는 도면.
제4도는 제1도를 보다 구체화시킨 회로도.
제5도는 본 발명에 관한 다른 실시예의 요부만을 나타내는 회로도.
제6도는 본 발명의 또 다른 실시예의 요부만을 나타내는 회로도.
제7a, b도는 제6도에 나타낸 실시예의 동작을 설명하기 위한 등가회로도.
제8도는 종래 스위치드 캐패시터회로의 일예를 나타내는 회로도.
제9도는 스위치드 캐패시터회로에 관한 스위치로서 사용되는 MOS FET의 기생용량을 설명하기 위한 도면이다 .
* 도면의 주요부분에 대한 부호의 설명
1 : 입력단자 2a, 2e : 스위치
3a, 3e, 3P, 3R, 3P', 3R' : 캐패시터 4 : 출력단자
5, 5a, 5b , 5m, 5n : 고저항소자 6, 6a, 6b , 6m, 6n : 고정전위점
7 : 연산증폭기 8 : 적분용캐패시터
9 : 필터출력단자 10 : pn접합다이오드.
본 발명은 스위치드 캐패시터회로에 관한 것으로서, 특히 모놀리딕 IC에 있어서 적은 면적으로 큰 용량비를 실현할 수 있는 스위치드 캐패시터회로에 관한 것이다.
스위치드 캐패시터회로는 정밀한 필터나 A/D변환기, D/A변환기등을 모놀리딕IC로 실현할 수 있으므로 최근 폭넓게 사용될 수 있게 되었는 바, 이러한 스위치드 캐패시터회로를 특히 필터에 응용하는 경우에는 주파수 특성을 결정하기 위해 회로의 시정수를 미리 정해진 값으로 설정해둘 필요가 있다.
스위치드 캐패시터회로는 캐패시터의 충방전을 스위치로 제어하고, 그 출력을 스위치드 캐패시터 적분기등의 다음단 회로에 전송하는 기본구성으로 되어 있는데, 이 경우 스위치드 캐패시터회로와 스위치드 캐패시터적분기로서 구성되는 필터의 시정 수는 스위치드 캐패시터회로에 있는 캐패시터와 적분기에 있는 캐패시터와의 용량값의 비(이하 용량비라 한다) 및 스위치의 개폐주기와의 곱으로 결정되기 때문에 스위치의 개페주기에 비해 필터의 차단주파수의 역수(1/fc)가 큰 경우나, 필터의 Q값이 큰 경우에는 이 용량비가 매우 커지게 된다.
한편, 제조상의 제약 때문에 모놀리딕 IC에 있어서 칩상의 캐패시터를 이용해서 실현할 수 있는 용량비의 정밀도는 캐패시터의 값이 작을수록 나쁘고 어떤 용량비에 대해 소정의 정밀도를 유지하려고 하면 사용할 수 있는 캐패시터의 용량값의 최소치(이하 이 최소치의 캐패시터를 단위 캐패시터라 한다)가 제조기술등에 따라 결정되게 되므로 어떤 용량비를 실현시킬 경우는 가장 용량값이 작은 캐패시터를 단위캐패시터로 해서 그 단위캐패시터와 비를 구성하는 캐패시터는 그 단위캐패시터의 용량값을 용량비만큼 곱한 값으로 하게 된다.
이와 같은 사정 때문에 종래에는 용량비가 큰 스위치드 캐패시터회로를 실현하고자 할 경우 캐패시터의 용량값의 총화(이하 총용량값이라 한다)가 과대하게 되어 IC칩상의 점유면적이 증대하게 되고 경제적으로 또한 제조상으로도 바람직하지 못한 결과를 초래하게 되었다.
이러한 문제를 해결하기 위해 문헌 : 소화 56년도 전자통신학회 정보. 시스템부문 전국대회 강연 예고집 S-1 ＂SCF에 관한 등가 변환의 한수법＂에 기재되어 있는 바와 같이 3개의 캐패시터를 사다리형으로 접속함에 따라서 등가적으로 용량비를 증대시키는 수법이 제안되어 있다.
즉, 제8도에 도시한 바와 같이 스위치(2a, 2d)를 온, 스위치(2c, 2b)를 오프시켜 사다리형 캐패시터 회로망에 있는 3개의 캐패시터(3a-3c : 용량값을 Ca-Cc라 한다)에 충전을 시킨 다음 스위치(2a, 2d)를 오프, 스위치(2b, 2c, 2e)를 온시켜 캐패시터(3a-3c)의 양단을 단략시키므로써 오직 캐패시터(3b)에 충전된 전하만을 다음단회로(예컨대 스위치드 캐패시터 적분기)에 전송하게 된다.
이와 같이 하면 용량비는 스위치드 캐패시터회로에 있는 캐패시터 1개만인 경우의 용량비의 Ca/(Ca+Cb+Cc)배로 되며, 같은 용량비를 얻는데 필요한 총용량값을 대폭적으로 감소시킬 수 있게 된다.
그런데, 스위치(2a-2e)는 제9도에 도시한 MOS FET로 구성되는 것이 일반적인 바, MOS FET는 게이트(G)와 드레인(D), 소오스(S) 및 백게이트(B : 기판)의 각 전극사아에 기생용량(Cgd, Cgs, Cdb, Csb)을 가지며, 이 기생용량은 스위치드 캐패시터 회로에 여러가지의 나쁜영향을 준다는 문제가 있다.
즉 첫째, 이러한 기생용량은 상기 용량비의 오차요인으로 되고 둘째, 게이트에 인가되는 클럭신호가 기생용량(Cgs, Cgd)을 통해서 스위치드 캐패시터회로내로 새어들어 가므로 그것이 스위치드 캐패시터적분기와 같은 다음단 회로에 있어서 스위치드 캐패시터회로와 같은 주파수로 샘플링된 경우 접히는 효과에 의해 원래 존재하지 않는 직류분을 발생시켜 여러가지 좋지 않은 결과를 초래하게 되며, 셋째, 전원에 중첩해 있는 잡음(스위치드 캐패시터회로의 경우 제어함에 의해 클럭신호 발생회로가 동일칩상에 구성되는 관계상 전원에서의 잡음은 대단히 높은 주파수성분이 포함되어 있다)이 백게이트로부터 기생용량(Cdb, Csb)을 통해서 스위치드 캐패시터회로내로 새어들어가게 되고, 이 잡음이 신호대역외이 성분에 있어서도 스위치드 캐패시터회로내로 샘플링되면 접히는 효과에 의해 신호대역외의 잡음성분으로 변환되어 S/N 비를 손상하는 결과로 된다.
본 발명은 상기한 종래의 문제점을 감안하여 발명된 것으로서, 총용량값을 크게하지 않고서도 큰 용량비를 얻을 수 있을 뿐만 아니라, MOS FET등에 의해 구성되는 스위치의 기생용량으로 인한 영향이 적은 스위치드 캐패시터회로를 제공하고자 함에 그 목적이 있다.
상기한 목적을 달성하기 위해 본 발명은 입력단자와 고정전위점 사이에 직렬로 접속되어 상호 역상으로 개폐제어되는 제1, 제2의 스위치와, 출력단자와 고정전위점 사이에 직렬로 접속되어 상호 역상으로 개폐제어되는 제3, 제4의 스위치, 상기 제1, 제2의 스위치와 제3, 제4의 스위치의 접속점 사이에 접속된 적어도 2개의 직렬캐패시터 및 이 캐패시터의 접속점과 고정전위점 사이에 접속된 적어도 1개의 병렬캐패시터로 구성된 사다리형 캐패시터회로망 및 상기 캐패시터회로망에 있는 각 캐패시터의 공통접속점과 고정전위점 사이에 접속된 고저항조사를 구비한 구조로 되어 있다.
제1도는 본 발명에 관한 스위치드 캐패시터회로망을 스위치드 캐패시터 필터에 적용한 실시예를 도시한 것으로서, 1점쇄선으로 둘러싸인 부분이 본 발명에 기초로 하는 스위치드 캐패시터회로이며, 입력단자(I)와 고정전위점(예컨대 접지점) 사이에 직렬로 접속된 제1, 제2의 스위치(2a, 2b)와, 출력단자(4)와 고정전위점 예컨대 접지점 사이에 직렬로 접속된 제3, 제4의 스위치(2c, 2d), 상기 제1, 제2의 스위치의 접속점과 제3, 제4의 스위치(2c,2d)의 접속점사이에 접속된 직렬캐패시터(3a-3b) 및 상기 직렬캐패시터(3a,3b)의 접속점과 고정전위점 예컨대 접지점 사이에 접속된 병렬캐패시터(3c)를 주체로 구성되어 있고, 캐패시터(3a,3c)는 도시된 바와 같이 사다리형(T형) 캐패시터회로망을 이루고 있다.
여기에서 제8도에 도시한 종래 회로에서 병렬캐패시터(3c)에 병렬로 접속된 스위치(2e)는 제1도에서는 제거되어 있다. 그리고, 캐패시터(3a,3c)의 공통접속점은 고저항소자(5)를 통해서 고정전위점(6 : 예컨대 정의 전원)에 접속되어 있다.
또한 스위치드 캐패시터회로의 출력단자(4)에서 얻어지는 출력은 연산증폭기(7)와 적분용 캐패시터(8)로 구성되는 스위치드 캐패시터 적분기를 통해 필터로서 출력단자(9)로 인가된다.
다음에 이 스위치드 캐패시터 필터의 동작을 설명한다. 스위치(2a-2d)는 각각의 블록네에 기입된 기호 Ø,
Figure kpo00001
로서 나타낸 클럭신호에 따라 개폐제어 된다. 즉 클럭신호 (Ø)(
Figure kpo00002
)는 제2도에 나타낸 것과 같이 T인 주기를 가진 상호 역상의 신호이며, 또한 넌오버랩핑주기 T 또는 T＂를 가진다.
클럭신호(Ø)가 하이레벨, 클럭신호(
Figure kpo00003
)가 로우레벨인 경우 스위치(2a, 2d)가 온되고, 스위치(2b , 2c)가 오프되기 때문에 입력신호전압(Vin)이 캐패시터(3a, 3c)(각각의 용량값을 Ca, Cc라한다)에 의해 분압되고 분압된 전압에 따라서 캐패시터(3b : 용량값을 Cb라 한다)가 충전된다.
다음에 클럭신호(
Figure kpo00004
)가 하이레벨, 클럭신호(Ø)가 로우레벨로 되어 스위치(2b, 2c)가 온되고, 스위치(2a , 2d)가 오프되면 캐패시터(3a)의 전하가 방전됨과 동시에 캐패시터(3b)에 충전되어 있던 전하가 연산증폭기(7)의 작용에 의해 적분용 캐패시터(8)로 전송된다.
그런데, 제1도중에 나타낸 스위치드 캐패시터회로에 있는 사다리형 캐패시터(3c)에 스위치(2e)가 접속되어 있지 않기 때문에 T-π변환에 의해 제3도에 나타낸 캐패시터(3P, 3Q, 3R)로 되는 π형 케페시터회로망으로 등가변환할 수 있다.
이때의 캐패시터(3P, 3Q, 3R)의 값을 각각 CP, CQ, CR이라 하면 다음식의 관계가 성립된다.
Figure kpo00005
즉, 이 캐패시터회로망에 있어서, 입력단자(1)에서 신호(Vin)에 의거한 전하의 전송에 기여하는 캐패시터의 용량값을 등가적으로 CQ로 되므로 제1도의 스위치드 캐패시터 필터의 전달함수 H(Z)는
Figure kpo00006
로 된다.
단, Z=ejwT이며, W는 입력신호(Vin)의 각 주파수, 또한 Co는 적분용 캐패시터의 용량값이다. 여기에서 CQ는 (2)식으로부터 분명하게 구할수 있고, 실제로 사용되고 있는 캐패시터의 용량값(Ca,Cb,Cc)의 어느것보다도 적은 값으로 되기 때문에 용량비(CQ/Co)(필터계수)도 큰 값으로 할 수가 있다.
이와 같이 모놀리딕 IC화된 경우 점유칩 면적이 적어지게 되고 제조상 및 경제적으로도 유리하게 된다. 더우기 제3도에서 명백히 알 수 있는 바와 같이 새로 생긴 기생용량(3P,3R)은 스위치(2a,2b) 낮은 임피던스점 혹은 가상접지점에 접속되어 있는 한 전하전송동작에 있어서 무시할 수가 있기 때문에 기생용량이 용량비(CQ/Co)에 기여하는 오차도 무시할 수가 있다.
어째서 제1도에 있어서 스위치드 캐패시터회로가 제3도로 치환되는지 생각하면, 스위치(2a, 2d)가 온되고, 스위치(2b, 2c)가 오프되어 있는 제1도의 상태에 있어서는 캐패시터(3R)는 충전되지않고, 캐패시터(3P, 3Q)만이 입력신호(Vin)의 전압까지 충전되지만 스위치(2a, 2d)가 오프되고, 스위치(2b, 2c)가 온되어 있는 상태에 있어서는 먼저 충전된 캐패시터(3P)가 방전되고 제1의 상태에 있어서 캐패시터(3Q)에 충전되어 있던 전하만이 적분용 캐패시터(8)로 전송되기 때문이다.
제8도에 나타낸 종래 회로에서는 종래 회로에서는 스위치(2e)의 존재로 인해 이와 같은 T-π변환이 불가능하고 스위치(2a)에 의한 기생용량이 영향이 남는다는 문제가 있지만, 본 발명에 의거한 제1도의 구성에 의하면 스위치(2a-2d)에 의한 기생용량의 영향이 없게 되므로 S/N 비의 열화등을 수반하지 않고 용량비를 크게 할 수가 있다.
한편, 캐패시터(3c)에 접속되어 있는 스위치(제8의 2e)를 제거하면 캐패시터(3a-3c)이 공통접속점의 전위가 변동하게 되고 해당 공통접속점이 전극배치나 캐패시터를 구성하는 유전체등이 문제로 캐패시터(3a-3c)가 절연파괴를 일으킬 가능성이 생긴다. 이 문제를 해결하기 위해 본 발명에서는 제1도에 도시한 바와 같이 캐패시터(3a-3c)의 공통접속점과 고정전위점(6) 사이에 고저항소자(5)를 접속해서 이 공통접속점의 직류전위를 고정시켜 주고 있으며, 여기에서 고저항소자(5)의 저항값은 다음과 같이 결정된다.
즉, 캐패시터(3a-3c)의 공통접속점은 다른 부분과 접속되지 않는 것으로 전하보존법칙에 의해 그 전하는 불변하게 되므로 제1도로부터 제3도로 등가변환된 것을 고려하면 캐패시터(2a-2c)의 공통접속점의 용량과 고저항소자와의 시정수가 스위치(2a-2c)의 개폐주기(T)보다도 충분히 길게 되도록 고저항소자(5)의 값을 정하면 이 고저항소자(5)에 의한 동작상의 나쁜 영향은 없게 된다.
제4도는 제1도를 구체화시킨 일예이며, 고저항소자(5)로서 pn접합다이오드(10)를 사용하고 있다. 이 경우 고정전위점(6)은 정의 전원이며, 다이오드(10)는 도시한 바와 같이 캐패시터(3a-3c)의 공통접속점에 애노드측에 접속되고, 고정전위점(6)에 캐소드측이 접속되어 있다.
이러한 구성에 의하면 캐패시터(3a-3c)의 공통접속점에 정의 전하가 축적되고, 그 전위가 고정전위점(6)의 전위이상으로 되게 되면 다이오드(10)가 순방향바이어스로 되어 그 이상의 전하의 축적을 방해하게 되는 결과로 캐패시터(3a-3c)를 절연 파괴로부터 보호하게 되고, 전하의 출입이 거의 없는 경우에는 다이오드(10)가 역바이어스로 되기 때문에 매우 높은 저항을 나타내게 되어 스위치드 캐패시터의 동작에 나쁜 영향을 주지 않게 된다.
즉, 이러한 고저항 상태에서의 저항값은 1012Ω정도 이상으로 할 수가 있기 때문에 모놀리딕 IC화된 스위치드 캐패시터회로이 실제용량값이 1012F 정도인 것을 고려하면 시정수는 10。sec 정도로 되어 현재 많이 사용되고 있는 클럭신호주파수 104-106HZ에 대해 충분히 무시할 수 있는 시정수로 된다.
또한 이와 같이 고저항소자(5 : 다이오드(10)를 설치하면 해당 고저항소자(5)와 캐패시터(3a-3c)가 고정전위점(6)을 입력단으로 하고, 캐패시터(3a-3c)의 공통접속점을 출력단으로 하는 상기 시정수를 가진 저역통과 필터를 구성하게 된다. 이 때문에 설사 고정전위점(6)에 넓은 주파수대역에 걸쳐 잡음이 혼입되더라도 종래와 같이 접혀지게 되는 효과가 발생되지 않게 되고, 이 저역통과 필터작용에 의해 해당잡음중 매우 낮은 주파수 성분만이 영향을 주는데 그친다는 이점을 갖는다.
더구나 제1도와, 제4도에서는 고저항소자(5 : 다이오드(10))가 1개인 경우를 나타내고 있지만, 제5도에 도시된 바와 같이 캐패시터(3a-3c)의 공통접속점을 복수의 고저항소자(5a, 5b)를 통해서 극성 또한 크게 상이한 고정전위점(6a, 6b)에 접속해도 같은 효과를 얻게 된다.
제6도는 본 발명이 다른 실시예를 도시해 놓은 것으로, 사다리형 캐패시터회로망을 3개의 직렬캐패시터(3a, 3b, 3d)와 2개의 병렬 캐패시터(3c, 3e)로 구성하고, 또 캐패시터(3a, 3b, 3c)의 공통접속점 및 캐패시터(3b, 3d, 3e)의 공통접속점을 각각 고저항소자(5m, 5n)를 매개로 고정전위점(6m, 6n)에다 접속시켜 놓은 것이다.
이 제6도의 스위치드 캐패시터회로에서의 사다리형 캐패시터(3a-3c)에 대해 앞에서의 설명한 바와 마찬가지로 T-π변환을 시켜주면 제7도(a)에 도시된 등가회로로 된다. 이 제7도(a)에 있어서 캐패시터(3P-3R)는 캐패시터(3a-3c)가 T-π변환된 것이다. 제7도(a)에서의 캐패시터(3Q)와 캐패시터(3R, 3e)이 병렬합성값 및 캐패시터(3d)에 대해 다시 T-π변환을 실시하면 제7도(b)에 나타낸 등가회로가 얻어진다.
이 제7도(b)의 회로는 제3도와 동일한 형태이기 때문에 기생 용량이 영향을 받기 어려운 회로로 된다. 이하, 마찬가지로 하여 사다리형 캐패시터회로망을 보다 다단으로 구성시켜 놓음으로서 점차 큰 용량비가 실현되는 것은 이상의 설명으로부터 분명하다.
더우기 본 발명은 그밖에 본 발명의 요지를 벗어나지 않는 범위내에서 다양하게 변형시켜 실시할 수가 있는 바, 예컨대 스위치(2c, 2d)가 개폐하기 위한 제어클럭신호를 각각 Ø, Ø로 변경시켜 반전적분기에 의한 스위치드캐패시터 필터에도 같은 상태로 본 발명을 적용할 수가 있다.
상기한 바와 같이 작용하는 본 발명에 의하면, 사다리형 캐패시터 회로망에서 분압된 입력신호가 스위치드 캐패시터적분기등의 다음단 회로에 전송될 수 있기 때문에 스위치드 캐패시터회로내의 캐패시터가 1개인 경우에 비해서 총용량값이 적어지도록 억제되므로 용량비를 등가적으로 크게할 수가 있다.
또한 본 발명에 관한 스위치드 캐패시터회로에 있어서는 사다리형 케페시터회로망을 T-π변환시켜 생각할 수 있어서 제1-제4의 스위치의 기생용량은 스위치드 캐패시커회로의 동작상 실질적으로 무시할 수 있으므로, 기생용량의 영향에 의한 용량비의 오차와 기생용량을 통해서 클럭신호 혹은 전원에 중첩해 있는 잡음이 혼입되던 문제가 해결되게 된다.
또 본 발명에 의하면 사다리형 캐패시터회로망에 관한 캐패시터의 공통접속점이 고저항소자를 통해서 고정전위점에 따라 해당 사다리형 캐패시터신호망이 T-π변환가능한 형태를 갖고 있지 않음에도 불구하고 캐패시터가 절연파괴될 위험성이 없을 뿐만아니라, 이 고저항소자에서 케페시터와 함께 저역통과필터를 구성하기 때문에 고정전위점에 광대역으로 잡음이 포함된 경우에도 그 잡음이 스위치드 캐패시터회로에 미치는 영향을 최소한으로 억제할 수 있는 잇점이 있다.

Claims (4)

  1. 입력단자(1)와 고정전위점(GND)사이에 직렬로 접속되어 상호역상으로 개폐제어되는 제1, 제2의 스위치(2a, 2b)와, 출력단자(4)와 고정전위점(GND)사이에 직렬로 접소되어 상호역상으로 개폐제어되는 제3, 제4의 스위치(2c, 2d) 상기 제1, 제2의 스위치(2a, 2b)의 접속점과 상기 제3, 제4의 스위치(2c, 2d)사이에 접속된 최소한 2개의 직렬 캐패시터(3a, 3b) 및 이 캐패시터(3a, 3b)의 접속점과 고정전위점(GND)사이에 접속된 최소한 1개의 병력캐패시터(3C)로 구성된 사다리형 캐패시터회로망을 구비하고 있는 스위치드 캐패시터회로에있어서, 상기 사다리형 캐패시터회로망에 있는 각 캐패시터의 공통접속점과 상기 고정전위점(GND)과는 다른 고정전위점(6)의 사이에 고저항소자(5)를 접속시킨 것을 특징으로 하는 스위치드 캐패시터회로.
  2. 제1항에 있어서, 고저항소자(5)는 pn접합 다이오드(10)인 것을 특징으로 하는 스위치드 캐패시터회로.
  3. 제1항에 있어서, 사다리형 캐패시터회로망에 있는 각 캐패시터의 공통접속점과 상기 고정전위점(GND)과는 다른 복수의 고정전위점(6a, 6b)의 사이에 각각 고저항소자(5a, 5b)를 접속해서 이루어진 것을 특징으로 하는 스위치드 캐패시터회로.
  4. 제1항에 있어서, 사다리형 캐패시터회로망이 최소한 3개이상의 직렬캐패시터(3a, 3b, 3d)와 이 직렬캐패시터(3a, 3b, 3d) 각각의 접속점과 고정전위점(GND)사이에 각각 접속된 병렬캐패시터(3c,3e)로 구성되고, 상기 각 캐페시터의 공통접속점과 상기 고정전위점(GND)과는 다른 고정전위점(6m, 6n)사이에 고저항소자(5m, 5n)가 접속된 것을 특징으로 하는 스위치드 캐패시터회로.
KR1019860008140A 1985-09-30 1986-09-29 스위치드 캐패시터회로 KR900001811B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP60-216491 1985-09-30
JP60216491A JPH063864B2 (ja) 1985-09-30 1985-09-30 スイツチトキヤパシタ回路

Publications (2)

Publication Number Publication Date
KR870003622A KR870003622A (ko) 1987-04-18
KR900001811B1 true KR900001811B1 (ko) 1990-03-24

Family

ID=16689262

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019860008140A KR900001811B1 (ko) 1985-09-30 1986-09-29 스위치드 캐패시터회로

Country Status (4)

Country Link
US (1) US4743872A (ko)
JP (1) JPH063864B2 (ko)
KR (1) KR900001811B1 (ko)
GB (1) GB2181316B (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2009088144A1 (en) * 2008-01-09 2009-07-16 Deok-Ho Shin Engine using permanent magnet

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE3826415A1 (de) * 1987-09-30 1989-04-20 Shin Shirasuna Electric Corp Schaltungsanordnung zur verhinderung von stoersignalen bei einer digitalen audioschaltung
JP2715770B2 (ja) * 1991-12-26 1998-02-18 日本電気株式会社 時定数検出回路及び時定数調整回路
US5495192A (en) * 1992-02-10 1996-02-27 Yozan Inc. Sample hold circuit
EP0678980B1 (en) * 1994-04-21 1999-08-04 STMicroelectronics S.r.l. Low distortion circuit with switched capacitors
JP4347074B2 (ja) * 2004-01-27 2009-10-21 シャープ株式会社 アクティブフィルタ
US7880692B2 (en) * 2007-01-09 2011-02-01 Himax Technologies Limited Driver circuit of AMOLED with gamma correction

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
SU678644A1 (ru) * 1976-12-10 1979-08-05 Shevyakov Andrej S Синхронный фильтр
US4306197A (en) * 1979-12-17 1981-12-15 American Microsystems, Inc. Switched-capacitor elliptic filter
US4344050A (en) * 1980-09-22 1982-08-10 American Microsystems, Inc. Dual channel digitally switched capacitor filter
JPS5717220A (en) * 1981-05-29 1982-01-28 Hitachi Ltd Switched capacitor type filter device
JPS5839109A (ja) * 1981-09-01 1983-03-07 Toshiba Corp 低域通過フィルタ
JPS58125909A (ja) * 1982-01-21 1983-07-27 Nec Corp スイツチドキヤパシタフイルタ
US4508982A (en) * 1982-09-29 1985-04-02 Gte Laboratories Incorporated Floating node stabilizing circuit for a switched-capacitor circuit and filter
JPS60173916A (ja) * 1984-02-20 1985-09-07 Nec Corp スイッチド・キャパシタ・フィルタ

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2009088144A1 (en) * 2008-01-09 2009-07-16 Deok-Ho Shin Engine using permanent magnet

Also Published As

Publication number Publication date
US4743872A (en) 1988-05-10
GB2181316B (en) 1989-09-06
GB2181316A (en) 1987-04-15
JPH063864B2 (ja) 1994-01-12
KR870003622A (ko) 1987-04-18
JPS6276810A (ja) 1987-04-08
GB8622827D0 (en) 1986-10-29

Similar Documents

Publication Publication Date Title
US5187390A (en) Input sampling switch charge conservation
JPH0542488Y2 (ko)
US4400637A (en) Integrator with sampling stage
JPS5835670A (ja) スイッチト・キヤパシタ積分器
JPH0211173B2 (ko)
JP3079368B2 (ja) スイッチトキャパシタ増幅回路
JP2804764B2 (ja) 動作モードの間で切換え可能な増幅器装置
EP0078674A2 (en) Programmable transversal filter and method of filtering a signal
US4899068A (en) Comparison circuit with error compensated mos switches
JPH0313677B2 (ko)
JPH026452B2 (ko)
KR900001811B1 (ko) 스위치드 캐패시터회로
JPH0846488A (ja) 切換コンデンサ回路およびそれを用いた切換コンデンサ・フィルター
US4354250A (en) Switched-capacitor source resistor simulation circuit
EP0065219B1 (en) Signal voltage dividing circuit
US6424208B1 (en) Switched capacitor filter with integrated voltage multiplier
JPS58121809A (ja) 増幅回路
CA1206542A (en) Switched capacitor high-pass filter
KR20220048036A (ko) 스위치드 커패시터 회로
US5905397A (en) Switching circuit and switched capacitor circuit including the switching circuit
CA1173121A (en) Simulation circuit employing switched capacitors
US6057713A (en) Method and apparatus for performing voltage sampling
JPH0993086A (ja) スイッチトキャパシタ回路及びこれを用いた信号処理回路
JP2570199B2 (ja) スイッチト・キャパシタ回路
SU1126943A1 (ru) Компаратор на МДП-транзисторах

Legal Events

Date Code Title Description
A201 Request for examination
G160 Decision to publish patent application
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20060228

Year of fee payment: 17

EXPY Expiration of term