DE102016000264A1 - Halbleiterchipgehäuse, das sich lateral erstreckende Anschlüsse umfasst - Google Patents

Halbleiterchipgehäuse, das sich lateral erstreckende Anschlüsse umfasst Download PDF

Info

Publication number
DE102016000264A1
DE102016000264A1 DE102016000264.6A DE102016000264A DE102016000264A1 DE 102016000264 A1 DE102016000264 A1 DE 102016000264A1 DE 102016000264 A DE102016000264 A DE 102016000264A DE 102016000264 A1 DE102016000264 A1 DE 102016000264A1
Authority
DE
Germany
Prior art keywords
layer
semiconductor
chips
carrier
metallic
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
DE102016000264.6A
Other languages
English (en)
Other versions
DE102016000264B4 (de
Inventor
Wolfram Hable
Martin Gruber
Jürgen Högerl
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Infineon Technologies AG
Original Assignee
Infineon Technologies AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Infineon Technologies AG filed Critical Infineon Technologies AG
Priority to DE102016000264.6A priority Critical patent/DE102016000264B4/de
Priority to US15/292,554 priority patent/US10079195B2/en
Publication of DE102016000264A1 publication Critical patent/DE102016000264A1/de
Application granted granted Critical
Publication of DE102016000264B4 publication Critical patent/DE102016000264B4/de
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W40/00—Arrangements for thermal protection or thermal control
    • H10W40/20—Arrangements for cooling
    • H10W40/25—Arrangements for cooling characterised by their materials
    • H10W40/255—Arrangements for cooling characterised by their materials having a laminate or multilayered structure, e.g. direct bond copper [DBC] ceramic substrates
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M3/00—Conversion of DC power input into DC power output
    • H02M3/02—Conversion of DC power input into DC power output without intermediate conversion into AC
    • H02M3/04—Conversion of DC power input into DC power output without intermediate conversion into AC by static converters
    • H02M3/10—Conversion of DC power input into DC power output without intermediate conversion into AC by static converters using discharge tubes with control electrode or semiconductor devices with control electrode
    • H02M3/145—Conversion of DC power input into DC power output without intermediate conversion into AC by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal
    • H02M3/155—Conversion of DC power input into DC power output without intermediate conversion into AC by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only
    • H02M3/156—Conversion of DC power input into DC power output without intermediate conversion into AC by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only with automatic control of output voltage or current, e.g. switching regulators
    • H02M3/158—Conversion of DC power input into DC power output without intermediate conversion into AC by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only with automatic control of output voltage or current, e.g. switching regulators including plural semiconductor devices as final control devices for a single load
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M5/00—Conversion of AC power input into AC power output, e.g. for change of voltage, for change of frequency, for change of number of phases
    • H02M5/02—Conversion of AC power input into AC power output, e.g. for change of voltage, for change of frequency, for change of number of phases without intermediate conversion into DC
    • H02M5/04—Conversion of AC power input into AC power output, e.g. for change of voltage, for change of frequency, for change of number of phases without intermediate conversion into DC by static converters
    • H02M5/22—Conversion of AC power input into AC power output, e.g. for change of voltage, for change of frequency, for change of number of phases without intermediate conversion into DC by static converters using discharge tubes with control electrode or semiconductor devices with control electrode
    • H02M5/275—Conversion of AC power input into AC power output, e.g. for change of voltage, for change of frequency, for change of number of phases without intermediate conversion into DC by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal
    • H02M5/293—Conversion of AC power input into AC power output, e.g. for change of voltage, for change of frequency, for change of number of phases without intermediate conversion into DC by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M5/00—Conversion of AC power input into AC power output, e.g. for change of voltage, for change of frequency, for change of number of phases
    • H02M5/02—Conversion of AC power input into AC power output, e.g. for change of voltage, for change of frequency, for change of number of phases without intermediate conversion into DC
    • H02M5/04—Conversion of AC power input into AC power output, e.g. for change of voltage, for change of frequency, for change of number of phases without intermediate conversion into DC by static converters
    • H02M5/22—Conversion of AC power input into AC power output, e.g. for change of voltage, for change of frequency, for change of number of phases without intermediate conversion into DC by static converters using discharge tubes with control electrode or semiconductor devices with control electrode
    • H02M5/275—Conversion of AC power input into AC power output, e.g. for change of voltage, for change of frequency, for change of number of phases without intermediate conversion into DC by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal
    • H02M5/297—Conversion of AC power input into AC power output, e.g. for change of voltage, for change of frequency, for change of number of phases without intermediate conversion into DC by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal for conversion of frequency
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M7/00—Conversion of AC power input into DC power output; Conversion of DC power input into AC power output
    • H02M7/02—Conversion of AC power input into DC power output without possibility of reversal
    • H02M7/04—Conversion of AC power input into DC power output without possibility of reversal by static converters
    • H02M7/12—Conversion of AC power input into DC power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode
    • H02M7/21—Conversion of AC power input into DC power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal
    • H02M7/217—Conversion of AC power input into DC power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M7/00—Conversion of AC power input into DC power output; Conversion of DC power input into AC power output
    • H02M7/42—Conversion of DC power input into AC power output without possibility of reversal
    • H02M7/44—Conversion of DC power input into AC power output without possibility of reversal by static converters
    • H02M7/48—Conversion of DC power input into AC power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode
    • H02M7/53—Conversion of DC power input into AC power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal
    • H02M7/537—Conversion of DC power input into AC power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only, e.g. single switched pulse inverters
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W40/00—Arrangements for thermal protection or thermal control
    • H10W40/01—Manufacture or treatment
    • H10W40/03—Manufacture or treatment of arrangements for cooling
    • H10W40/037—Assembling together parts thereof
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/50—Bond wires
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W74/00—Encapsulations, e.g. protective coatings
    • H10W74/01—Manufacture or treatment
    • H10W74/016—Manufacture or treatment using moulds
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W74/00—Encapsulations, e.g. protective coatings
    • H10W74/10—Encapsulations, e.g. protective coatings characterised by their shape or disposition
    • H10W74/111—Encapsulations, e.g. protective coatings characterised by their shape or disposition the semiconductor body being completely enclosed
    • H10W74/121—Encapsulations, e.g. protective coatings characterised by their shape or disposition the semiconductor body being completely enclosed by multiple encapsulations, e.g. by a thin protective coating and a thick encapsulation
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W74/00—Encapsulations, e.g. protective coatings
    • H10W74/10—Encapsulations, e.g. protective coatings characterised by their shape or disposition
    • H10W74/111—Encapsulations, e.g. protective coatings characterised by their shape or disposition the semiconductor body being completely enclosed
    • H10W74/129—Encapsulations, e.g. protective coatings characterised by their shape or disposition the semiconductor body being completely enclosed forming a chip-scale package [CSP]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W90/00—Package configurations
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M7/00—Conversion of AC power input into DC power output; Conversion of DC power input into AC power output
    • H02M7/003—Constructional details, e.g. physical layout, assembly, wiring or busbar connections
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W70/00—Package substrates; Interposers; Redistribution layers [RDL]
    • H10W70/01—Manufacture or treatment
    • H10W70/05—Manufacture or treatment of insulating or insulated package substrates, or of interposers, or of redistribution layers
    • H10W70/093—Connecting or disconnecting other interconnections thereto or therefrom, e.g. connecting bond wires or bumps
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W70/00—Package substrates; Interposers; Redistribution layers [RDL]
    • H10W70/099—Connecting interconnections to insulating or insulated package substrates, interposers or redistribution layers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/071—Connecting or disconnecting
    • H10W72/073—Connecting or disconnecting of die-attach connectors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/50—Bond wires
    • H10W72/59—Bond pads specially adapted therefor
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/851—Dispositions of multiple connectors or interconnections
    • H10W72/874—On different surfaces
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/90—Bond pads, in general
    • H10W72/941—Dispositions of bond pads
    • H10W72/9413—Dispositions of bond pads on encapsulations
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W74/00—Encapsulations, e.g. protective coatings
    • H10W74/10—Encapsulations, e.g. protective coatings characterised by their shape or disposition
    • H10W74/111—Encapsulations, e.g. protective coatings characterised by their shape or disposition the semiconductor body being completely enclosed
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W90/00—Package configurations
    • H10W90/10—Configurations of laterally-adjacent chips
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W90/00—Package configurations
    • H10W90/701—Package configurations characterised by the relative positions of pads or connectors relative to package parts
    • H10W90/731—Package configurations characterised by the relative positions of pads or connectors relative to package parts of die-attach connectors
    • H10W90/734—Package configurations characterised by the relative positions of pads or connectors relative to package parts of die-attach connectors between a chip and a stacked insulating package substrate, interposer or RDL

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Chemical & Material Sciences (AREA)
  • Ceramic Engineering (AREA)

Abstract

Das Halbleiterchipgehäuse umfasst einen Träger, mehrere auf dem Träger angeordnete Halbleiterchips, eine oberhalb der Halbleiterchips angeordnete erste Verkapselungsschicht, eine oberhalb der ersten Verkapselungsschicht angeordnete Metallisierungsschicht, wobei die Metallisierungsschicht mehrere erste metallische Bereiche umfasst, die elektrische Verbindungen zwischen ausgewählten der Halbleiterchips bilden, eine oberhalb der Lötstoppschicht angeordnete zweite Verkapselungsschicht und mehrere externe Anschlüsse, wobei jeder der externen Anschlüsse mit einem der ersten metallischen Bereiche verbunden ist und sich auswärts durch eine Oberfläche der zweiten Verkapselungsschicht hindurch erstreckt.

Description

  • TECHNISCHES GEBIET
  • Die vorliegende Offenbarung betrifft allgemein Halbleiterchipgehäuse oder -packages und insbesondere Halbleiterchipgehäuse wie etwa solche, die Halbleitertransistorchips umfassen, und ein Verfahren zur Herstellung eines Halbleiterchipgehäuses.
  • HINTERGRUND
  • In vielen elektronischen Systemen ist es notwendig, Wandler wie DC-DC-Wandler (DC – Gleichstrom), AC-DC-Wandler (AC – Wechselstrom), DC-AC-Wandler, AC-AC-Wandler oder Frequenzwandler einzusetzen, um die Ströme und/oder Spannungen und/oder Frequenzen zu erzeugen, die von einem elektronischen Schaltkreis, wie zum Beispiel einem Motoransteuerungsschaltkreis, zu verwenden sind. Die wie zuvor erwähnten Wandlerschaltkreise umfassen typischerweise einen oder mehrere Halbbrückenschaltkreise, die jeweils durch zwei Halbleiterleistungsschalter, wie etwa z.B. Leistungs-MOSFET-Bauelemente, bereitgestellt sind, und ferner Komponenten, wie etwa zu den Transistorbauelementen parallelgeschaltete Dioden, ferner aktive Komponenten, wie Sensoren oder Prozessoren, und passive Komponenten, wie etwa Induktivitäten und Kapazitäten.
  • Die Baugruppe des Wandlerschaltkreises und auch weitere einzelne aktive oder passive Komponenten, die in diesen Baugruppen eingebaut sind, können im Prinzip als einzelne Komponenten bereitgestellt sein, die auf einer Leiterplatte (PCB – Printed Circuit Board) montiert sind. Es besteht jedoch eine allgemeine Tendenz, Platz auf der PCB zu sparen und deswegen integrierte Halbleitermodule mit kurzen Zwischenverbindungen zwischen den einzelnen Komponenten bereitzustellen, um Schaltverluste und parasitäre Induktivitäten zu reduzieren.
  • KURZE BESCHREIBUNG DER ZEICHNUNGEN
  • Die beiliegenden Zeichnungen sind aufgenommen, um ein eingehenderes Verständnis von Beispielen zu vermitteln, und sind in diese Spezifikation aufgenommen und stellen einen Teil dieser dar. Die Zeichnungen veranschaulichen Beispiele und dienen zusammen mit der Beschreibung der Erläuterung von Prinzipien von Beispielen. Andere Beispiele und viele der beabsichtigten Vorteile von Beispielen lassen sich ohne weiteres verstehen, wenn sie durch Bezugnahme auf die folgende ausführliche Beschreibung besser verstanden werden.
  • Die Elemente der Zeichnungen sind nicht notwendigerweise maßstabsgetreu relativ zueinander. Gleiche Bezugszahlen bezeichnen entsprechende ähnliche Teile.
  • 1 zeigt eine schematische Querschnittsseitenansichtsdarstellung eines Halbleiterchipgehäuses, das sich auswärts erstreckende externe Anschlüsse und ein zusätzliches elektronisches Bauelement umfasst, gemäß einem Beispiel, wobei der Einsatz ein anderes Beispiel zum Einrichten des elektronischen Bauelements zeigt.
  • 2 zeigt ein Flussdiagramm eines Verfahrens zur Herstellung eines Halbleiterchipgehäuses gemäß einem Beispiel.
  • 3 zeigt eine schematische Draufsichtdarstellung eines Zwischenprodukts eines Verfahrens zur Herstellung eines Halbleiterchipgehäuses, wobei das Zwischenprodukt mehrere auf einem Träger angeordnete Halbleiterchips zeigt.
  • 4 umfasst 4A–4H und zeigt schematische Querschnittsseitenansichtsdarstellungen zur Veranschaulichung eines Verfahrens zur Herstellung eines Halbleiterchipgehäuses gemäß einem Beispiel.
  • 5 umfasst 5A und 5B und zeigt eine schematische Draufsichtdarstellung (A) und eine schematische Querschnittsseitenansichtsdarstellung (B) eines Zwischenprodukts, wie etwa des in 3 gezeigten, wobei das Zwischenprodukt einen Wärmespreizungsbereich, der als ein schraffierter Bereich abgebildet ist, umfasst.
  • 6 zeigt eine schematische Querschnittsseitenansichtsdarstellung eines Teilabschnitts eines Halbleiterchipgehäuses, das einen Wärmespreizungsbereich unterhalb eines elektronischen Bauelements, die oberhalb der Lötstoppschicht angeordnet ist, umfasst.
  • AUSFÜHRLICHE BESCHREIBUNG
  • Die Aspekte und Beispiele werden jetzt mit Bezugnahme auf die Zeichnungen beschrieben, wobei allgemein durchgehend gleiche Bezugszahlen benutzt werden, um auf gleiche Elemente zu verweisen. In der folgenden Beschreibung werden zu Erläuterungszwecken zahlreiche spezielle Einzelheiten dargelegt, um ein eingehendes Verständnis eines oder mehrerer Aspekte der Beispiele zu vermitteln. Es kann jedoch für einen Fachmann ersichtlich sein, dass ein oder mehrere Aspekte der Beispiele mit einem geringeren Grad der speziellen Einzelheiten praktiziert werden können. In anderen Fällen werden bekannte Strukturen und Elemente in schematischer Form gezeigt, um die Beschreibung eines oder mehrerer Aspekte der Beispiele zu erleichtern. Es versteht sich, dass andere Beispiele genutzt und strukturelle oder logische Änderungen vorgenommen werden können, ohne von dem Schutzumfang der vorliegenden Erfindung abzuweichen. Es sollte ferner angemerkt werden, dass die Zeichnungen nicht oder nicht notwendigerweise maßstabsgetreu sind.
  • In der folgenden ausführlichen Beschreibung wird auf die beiliegenden Zeichnungen Bezug genommen, die einen Teil hiervon bilden und in denen spezielle Aspekte als Veranschaulichung gezeigt sind, in denen die Erfindung praktiziert werden kann. In dieser Hinsicht kann Richtungsterminologie, wie etwa „Oberseite“, „Unterseite“, „Vorderseite“, „Rückseite“ usw., unter Bezugnahme auf die Orientierung der beschriebenen Figuren verwendet werden. Da Komponenten von beschriebenen Vorrichtungen in einer Reihe verschiedener Orientierungen positioniert werden können, kann die Richtungsterminologie zu Zwecken der Veranschaulichung verwendet werden und ist in keinerlei Weise beschränkend. Es versteht sich, dass andere Aspekte genutzt und strukturelle oder logische Änderungen vorgenommen werden können, ohne von dem Schutzumfang der vorliegenden Erfindung abzuweichen. Die folgende ausführliche Beschreibung ist deshalb nicht in einem beschränkenden Sinn zu verstehen und der Schutzumfang der vorliegenden Erfindung wird durch die beiliegenden Ansprüche definiert.
  • Während ein bestimmtes Merkmal oder ein bestimmter Aspekt eines Beispiels bezüglich nur einer von mehreren Implementierungen offenbart sein kann, kann ein solches Merkmal oder ein solcher Aspekt außerdem mit einem oder mehreren anderen Merkmalen oder Aspekten der anderen Implementierungen kombiniert werden, wie es für eine beliebige gegebene oder bestimmte Anwendung erwünscht und vorteilhaft sein kann. Weiterhin sollen in dem Ausmaß, in dem die Ausdrücke „beinhalten“, „aufweisen“, „mit“ oder andere Varianten davon entweder in der ausführlichen Beschreibung oder den Ansprüchen verwendet werden, solche Ausdrücke auf eine Weise ähnlich dem Ausdruck „umfassen“ einschließend sein. Die Ausdrücke „gekoppelt“ und „verbunden“ können, zusammen mit Ableitungen, verwendet werden. Es versteht sich, dass diese Ausdrücke verwendet werden können, um anzugeben, dass zwei Elemente unabhängig davon miteinander zusammenarbeiten oder interagieren, ob sie in direktem physischem oder elektrischem Kontakt stehen oder sie nicht in direktem Kontakt miteinander stehen. Außerdem ist der Ausdruck „beispielhaft“ lediglich als ein Beispiel anstatt das Beste oder Optimale gemeint. Die folgende ausführliche Beschreibung ist deshalb nicht in einem beschränkenden Sinn zu verstehen und der Schutzumfang der vorliegenden Erfindung wird durch die beiliegenden Ansprüche definiert.
  • Die Beispiele für ein Halbleitergehäuse oder -packages und für ein Verfahren zur Herstellung eines Halbleitergehäuses können verschiedene Arten von Transistorbauelemente verwenden. Die Beispiele können Transistorbauelemente verwenden, die in Halbleiter-Dies oder Halbleiterchips ausgeführt sind, wobei die Halbleiter-Dies oder Halbleiterchips in Form eines Blocks aus Halbleitermaterial, wie aus einem Halbleiterwafer hergestellt und aus dem Halbleiterwafer herausgetrennt, bereitgestellt sein können oder in einer anderen Form, in der weitere Prozessschritte ausgeführt wurden, wie zum Beispiel Auftragen einer Verkapselungsschicht auf den Halbleiter-Die oder Halbleiterchip. Die Beispiele können auch horizontale oder vertikale Transistorbauelemente verwenden, wobei diese Strukturen in einer Form, in der alle Kontaktelemente der Transistorbauelemente auf einer der Hauptflächen des Halbleiter-Dies (horizontale Transistorstrukturen) bereitgestellt sind, oder in einer Form, in der wenigstens ein elektrisches Kontaktelement auf einer ersten Hauptfläche des Halbleiter-Dies eingerichtet ist und wenigstens ein anderes elektrisches Kontaktelement auf einer zweiten, der Hauptfläche gegenüberliegenden Hauptfläche des Halbleiter-Dies (vertikale Transistorstrukturen) eingerichtet ist, wie zum Beispiel MOS-Transistorstrukturen oder IGBT-Strukturen (IGBT – Insulated Gate Bipolar Transistor, Bipolartransistor mit isoliertem Gate), bereitgestellt sein können. Insofern die Transistorchips als Leistungstransistorchips konfiguriert sind und falls zusätzlich auch Treiberchips in dem Gehäuse integriert sind, können die weiter unten offenbarten Beispiele für ein Halbleitergehäuse als intelligente Leistungsmodule (IPM – Intelligent Power Module) klassifiziert werden.
  • In jedem Fall können die Halbleiter-Dies oder Halbleiterchips Kontaktelemente oder Kontaktpads auf einer oder mehreren ihrer äußeren Oberflächen umfassen, wobei die Kontaktelemente dem elektrischen Kontaktieren der Halbleiter-Dies dienen. Die Kontaktelemente können eine beliebige gewünschte Form oder Gestalt aufweisen. Sie können zum Beispiel die Form von Anschlussflächen aufweisen, d.h. flache Kontaktschichten auf einer äußeren Oberfläche des Halbleiter-Dies. Die Kontaktelemente oder Kontaktpads können aus einem beliebigen elektrisch leitenden Material gefertigt sein, z.B. aus einem Metall, wie zum Beispiel Aluminium, Gold oder Kupfer, oder einer Metalllegierung oder einem elektrisch leitenden organischen Material oder einem elektrisch leitenden Halbleitermaterial. Die Kontaktelemente können auch als Schichtstapel aus einem oder mehreren der oben erwähnten Materialien gebildet sein.
  • Die Beispiele für ein Halbleitergehäuse können einen Verkapselungsstoff oder ein Verkapselungsmaterial mit den Halbleitertransistorchips und dem wenigstens einen Halbleitertreiberchip darin eingebettet umfassen. Das Verkapselungsmaterial kann ein beliebiges elektrisch isolierendes Material sein, wie zum Beispiel eine beliebige Art eines Vergussmaterials, eine beliebige Art eines Harzmaterials oder eine beliebige Art eines Epoxidmaterials. Das Verkapselungsmaterial kann auch ein Polymermaterial, ein Polyimidmaterial, ein Thermoplastmaterial, ein Silikonmaterial, ein Keramikmaterial oder ein Glasmaterial sein. Das Verkapselungsmaterial kann auch ein beliebiges der zuvor erwähnten Materialien umfassen und ferner darin eingebettete Füllstoffmaterialien beinhalten, wie zum Beispiel wärmeleitende Zusätze. Diese Füllstoffzusätze können zum Beispiel aus AlO oder Al2O3, AlN, BN oder SiN gefertigt sein. Weiterhin können die Füllstoffzusätze die Gestalt von Fasern aufweisen und können zum Beispiel aus Karbonfasern oder -nanoröhren gefertigt sein. Die Beispiele für ein Halbleitergehäuse können auch zwei verschiedene Verkapselungsmaterialien umfassen, wobei eines von diesen die Halbleitertransistorchips darin eingebettet aufweist und das andere von diesen den wenigstens einen Halbleitertreiberchip darin eingebettet aufweist.
  • 1 zeigt eine Querschnittsseitenansichtsdarstellung eines Halbleiterchipgehäuses gemäß einem ersten Aspekt. Das Halbleiterchipgehäuse 100 umfasst einen Träger 13, mehrere auf dem Träger 13 angeordnete Halbleiterchips 11, eine erste Verkapselungsschicht 12, die oberhalb der Halbleiterchips 11 und 14 angeordnet ist, eine Metallisierungsschicht 16, die oberhalb der ersten Verkapselungsschicht 12 angeordnet ist, wobei die Metallisierungsschicht 16 mehrere erste metallische Bereiche 16A umfasst, die elektrische Verbindungen zwischen ausgewählten der Halbleiterchips 11 und 14 bilden, und möglicherweise auch elektrische Verbindungen zwischen metallischen Bereichen 16A und Gebieten, wie die als 13C bezeichneten, und möglicherweise auch Verbindungen zwischen Halbleiterchips 11 und 14 und Gebieten 13C. Das Halbleiterchipgehäuse 100 kann ferner eine optionale Lötstopplackschicht 18, die oberhalb der Metallisierungsschicht 16 angeordnet ist, eine zweite Verkapselungsschicht 20, die oberhalb der Lötstopplackschicht 18 angeordnet ist, und mehrere externe Anschlüsse 30 umfassen, wobei jeder der externen Anschlüsse 30 mit einem der ersten metallischen Bereiche 16A verbunden ist und sich auswärts durch eine Oberfläche der zweiten Verkapselungsschicht 20 hindurch erstreckt.
  • Wie oben angedeutet, kann die wie in 1 gezeigte Lötstopplackschicht 18 auch weggelassen werden. Um Lotmaterial davon abzuhalten, auf die obere Oberfläche der ersten metallischen Bereiche 16A zu fließen, können alternativ, wenn man zum Beispiel Cu als das Material der Metallisierungsschicht 16 erwägt, bestimmte Gebiete, die mit zum Beispiel Drahtbondungen zu verbinden sind, mit einer metallischen Schicht, wie z.B. einer Au-Schicht, bedeckt sein, so dass diese Gebiete perfekt bondbar werden. Die Umgebungsbereiche dieser bestimmten Gebiete, die nicht mit der Au-Schicht bedeckt sind, neigen dazu, das Lotmaterial abzustoßen und fungieren daher als eine Lötstopplackschicht. Auch andere Fälle können auftreten, in denen das Material der Metallisierungsschicht 16 nicht an sich perfekt lotabstoßend ist, wobei in diesen Fällen eine physikalische und/oder chemische Oberflächenbehandlung ausgeführt werden kann, insbesondere eine Oxidierung oder eine Sulfidierung oder eine Nitridierung von Gebieten der oberen Oberfläche der ersten metallischen Bereiche 16A, so dass diese Gebiete lotabstoßend werden. Auch andere Fälle können auftreten, in denen aufgrund des Materials der Metallisierungsschicht 16 das Bedecken mit einer Au-Schicht zum Erzeugen von bondbaren Gebieten nicht notwendig ist, da das Material der Metallisierungsschicht an sich perfekt bondbar ist.
  • Gemäß einem Beispiel für das Halbleiterchipgehäuse 100 des ersten Aspekts sind wenigstens manche erste metallische Bereiche 16A auf solche Weise gebildet, dass sie bondbare, lötbare oder sinterbare obere Oberflächen umfassen. Insbesondere sind metallische Bereiche 16A, die an Randteilen einer oberen Oberfläche der ersten Verkapselungsschicht 12 lokalisiert sind, so mit bondbaren oberen Oberflächen gebildet, dass Drahtbondungen mit ihnen verbunden werden können, oder sie sind so mit einer lötbaren oberen Oberfläche gebildet, dass bestimmte Verbindungselemente an sie gelötet werden können, oder sie sind so mit sinterbaren oberen Oberflächen gebildet, dass bestimmte Verbindungselemente an sie gesintert werden können.
  • Gemäß einem Beispiel für das Halbleiterchipgehäuse 100 des ersten Aspekts umfasst der Träger 13 eine erste Hauptfläche, eine zweite, der ersten Hauptfläche gegenüberliegende Hauptfläche und Seitenflächen, die die erste und zweite Hauptfläche verbinden, wobei die erste Verkapselungsschicht 12 auf der ersten und zweiten Hauptfläche und den Seitenflächen des Trägers 13 angeordnet ist. Gemäß einem weiteren Beispiel davon ist die zweite Verkapselungsschicht 20 auf einer Hauptfläche der Lötstopplackschicht 18, falls verfügbar, und auf Seitenflächen der Lötstopplackschicht 18 und auf Seitenflächen der ersten Verkapselungsschicht 12 angeordnet.
  • Gemäß einem Beispiel für das Halbleiterchipgehäuse 100 des ersten Aspekts umfasst der Träger 13 eine erste Hauptfläche, eine zweite, der ersten Hauptfläche gegenüberliegende Hauptfläche und Seitenflächen, die die erste und zweite Hauptfläche verbinden, und die erste Verkapselungsschicht 12 ist auf der ersten und zweiten Hauptfläche und den Seitenflächen des Trägers 13 angeordnet. Gemäß einem weiteren Beispiel davon ist die zweite Verkapselungsschicht 20 auf einer Hauptfläche der Lötstopplackschicht 18, falls verfügbar, und auf Seitenflächen der Lötstopplackschicht 18 und auf Seitenflächen der ersten Verkapselungsschicht 12 angeordnet.
  • Gemäß einem Beispiel für das Halbleiterchipgehäuse 100 des ersten Aspekts erstreckt sich jeder der externen Anschlüsse 30 auswärts durch eine Seitenfläche der zweiten Verkapselungsschicht 20 hindurch. Gemäß einem weiteren Beispiel davon erstrecken sich die externen Anschlüsse 30 auswärts durch zwei gegenüberliegende Seitenflächen der zweiten Verkapselungsschicht 20 hindurch. Gemäß weiteren Beispielen davon erstrecken sich die externen Anschlüsse 30 auswärts durch drei Seitenflächen hindurch oder durch alle vier Seitenflächen der zweiten Verkapselungsschicht 20 hindurch oder sogar alleine durch die obere Oberfläche der zweiten Verkapselungsschicht 20 hindurch oder in Kombination mit einer oder mehreren der vier Seitenflächen hindurch.
  • Gemäß einem Beispiel für das Halbleiterchipgehäuse 100 des ersten Aspekts sind die externen Anschlüsse 30 Teil eines Leiterrahmens.
  • Gemäß einem Beispiel für das Halbleiterchipgehäuse 100 des ersten Aspekts sind die externen Anschlüsse 30 jeweils mit den ersten metallischen Bereichen 16A durch Bonddrähte 35 verbunden. Gemäß einem weiteren Beispiel davon sind bestimmte erste metallische Bereiche 16A durch nur einen Bonddraht mit einem jeweiligen externen Anschluss 30 verbunden. Gemäß einem anderen Beispiel davon sind bestimmte erste metallische Bereiche 16A durch mehrere Bonddrähte 35 mit einem jeweiligen externen Anschluss 30 verbunden.
  • Gemäß einem Beispiel für das Halbleiterchipgehäuse 100 des ersten Aspekts sind die externen Anschlüsse 30 nicht durch Drahtbondungen mit den ersten metallischen Bereichen verbunden, sondern sind stattdessen direkt mit den ersten metallischen Bereichen 16A verbunden. Gemäß einem weiteren Beispiel davon kann ein Verfahren zum direkten Verbinden der externen Anschlüsse 30 mit den ersten metallischen Bereichen 16A Löten, Anhaften, Kleben und Sintern beinhalten.
  • Gemäß einem Beispiel für das Halbleiterchipgehäuse 100 des ersten Aspekts umfasst jeder der externen Anschlüsse 30 einen ersten horizontalen Abschnitt, von dem ein Teil innerhalb der zweiten Verkapselungsschicht 20 angeordnet ist und von dem ein anderer Teil außerhalb der zweiten Verkapselungsschicht 20 angeordnet ist. Gemäß einem weiteren Beispiel dafür liegen die ersten horizontalen Teile von all den externen Anschlüssen 30 in ein und derselben Ebene. Gemäß einem weiteren Beispiel davon umfassen manche der externen Anschlüsse 30 zweite Teile, die an die ersten Teile angrenzen und die sich zum Beispiel in einer vertikalen Richtung erstrecken. Gemäß einem weiteren Beispiel davon umfassen manche der externen Anschlüsse 30 dritte Teile, die an die zweiten Teile angrenzend angeordnet sind und die sich in einer horizontalen Ebene erstrecken, wobei die dritten Teile von allen externen Anschlüssen 30 sich in ein und derselben horizontalen Ebene erstrecken können. Die zweiten und dritten Teile der externen Anschlüsse 30 können durch Biegen der externen Anschlüsse 30 um einen rechten Winkel erzeugt werden. Es sollte jedoch hinzugefügt werden, dass die ersten bis dritten Teile der externen Anschlüsse 30 sich auch in anderen als horizontalen oder vertikalen Ebenen erstrecken können und auch dass die Biegewinkel zum Erzeugen der zweiten und dritten Teile von einander verschieden und verschieden von rechten Winkeln sein können.
  • Gemäß einem Beispiel für das Halbleiterchipgehäuse 100 des ersten Aspekts umfassen manche der externen Anschlüsse 30 Durchgangslöcher 30.1 zum Beispiel an externen Enden von diesen, so dass das Verbinden des Halbleiterchipgehäuses 100 mit einer beliebigen Art von kundenseitigen Haltemitteln oder Haltesubstraten durch Schraubenkontakte, Einsteckkontakte oder Lötkontakte erleichtert wird.
  • Gemäß einem Beispiel für das Halbleiterchipgehäuse 100 des ersten Aspekts umfasst das Halbleiterchipgehäuse 100 ferner elektronische Vorrichtungen oder Bauelemente 19, die oberhalb der Lötstopplackschicht 18, falls verfügbar, gebildet sind und die mit ausgewählten der ersten metallischen Bereiche 16A verbunden sind. Gemäß einem weiteren Beispiel davon sind die elektronischen Vorrichtungen 19 aus der Gruppe von passiven Vorrichtungen, aktiven Vorrichtungen, Widerständen, Shunt-Widerständen, NTC-Widerständen, Spulen, Kondensatoren, Sensoren, Stromsensoren, Treibern und Prozessoren ausgewählt. Insbesondere können die elektronischen Vorrichtungen 19 Vorwiderstände sein, die mit Transistoren der Halbleitertransistorchips 11 verbunden sind. Insbesondere können die elektronischen Vorrichtungen 19 erste elektronische Vorrichtungen 19.1 und zweite elektronische Vorrichtungen 19.2 umfassen. Die ersten elektronischen Vorrichtungen 19.1 sind elektronische Vorrichtungen mit geringer Größe, wie zum Beispiel Vorwiderstände, die innerhalb von Lücken der Lötstopplackschicht 18 angeordnet sind und die darin mit metallischen Bereichen 16A verbunden sind, wobei die zweiten elektronischen Vorrichtungen 19.2 elektronische Vorrichtungen mit großer Größe sind, wie zum Beispiel Shunt-Widerstände, die auf der Lötstopplackschicht 18 angeordnet sind und die mit metallischen Bereichen 16A durch in der Lötstopplackschicht 18 gebildeten (in dem Einsatz aus 1 gezeigten) Durchkontaktierungen verbunden sind.
  • Gemäß einem Beispiel der Halbleiterchipgehäuses 100 des ersten Aspekts umfasst das Halbleiterchipgehäuse 100 ferner zweite metallische Bereiche 15, die auf einer oberen Hauptfläche der ersten Verkapselungsschicht 12 gebildet sind und die durch Durchkontaktierungsverbindungen mit Gebieten 13C des Trägers 13 zum Verbessern der Wärmedissipation von den Halbleitervorrichtungen verbunden sind. Die zweiten metallischen Bereiche 15 sind in 1 nicht gezeigt, sondern stattdessen sind sie in 5 gezeigt und werden unten ausführlicher erläutert. Es ist auch möglich, dass die zweiten metallischen Bereiche 15 mit den ersten metallischen Bereichen 16A verbunden sein können.
  • Gemäß einem Beispiel für das Halbleiterchipgehäuse 100 des ersten Aspekts umfasst das erste Halbleitermodul 10 einen Träger 13. Gemäß einem Beispiel umfasst der Träger 13 ein Substrat 13A, das eine isolierende Dielektrikums- oder Keramikschicht oder -platte umfasst, und eine erste metallische Schicht 13B auf einer unteren Oberfläche des Substrats 13A und eine zweite metallische Schicht 13C auf einer oberen Oberfläche des Substrats 13A, wobei die zweite metallische Schicht 13C in verschiedene voneinander separierte Gebiete strukturiert ist. Die Gebiete 13B sind nicht elektrisch mit den Gebieten 13C verbunden. Gemäß einem Beispiel kann der Träger 13 ein DCB-Substrat (DCB – Direct Copper Bonded, direkt gebondetes Kupfer) und/oder ein DAB-Substrat (DAB – Direct Aluminium Bonded, direkt gebondetes Aluminium) und/oder ein mit einem aktiven Metall hartgelötetes Substrat umfassen, wobei das Substrat eine Keramikschicht, insbesondere eine oder mehrere einer AlO-, AlN-, Al2O3- oder einer Dielektrikumsschicht, insbesondere Si3N4, umfassen kann. Gemäß einem Beispiel kann der Träger 13 eine erste obere Oberfläche, eine zweite, der ersten oberen Oberfläche gegenüberliegende, untere Oberfläche und Seitenflächen, die die erste und zweite Oberfläche verbinden, umfassen, wobei die erste Verkapselungsschicht 12 die erste obere Oberfläche und die Seitenflächen des Trägers 13 bedecken kann. Gemäß einem Beispiel kann der Träger 13 ein Substrat 13A umfassen, das ein anorganisches oder ein organisches Substrat sein kann. Der Kern des Substrats 13A, insbesondere des organischen Substrats, kann eine Wärmeleitfähigkeit, die besser als 1 W/(mK) ist, umfassen. Gemäß einem Beispiel kann der Träger 13 eine Dicke in einem Bereich von 0,1 mm bis 2,0 mm umfassen, insbesondere in einem Bereich von 0,8 mm bis 2,0 mm.
  • Gemäß einem Beispiel für das Halbleiterchipgehäuse 100 des ersten Aspekts können die Halbleiterchips 11 und 14 Halbleitertransistorchips 11 und Halbleiterdiodenchips 14 umfassen, wobei die Halbleiterdiodenchips 14 als Freilaufdioden konfiguriert sein können. Gemäß einem Beispiel ist jeder der Halbleitertransistorchips 11 mit einem der Halbleiterdiodenchips 14 parallelgeschaltet. Wie bereits zuvor erläutert wurde, umfasst die Metallisierungsschicht 16 mehrere metallische Bereiche 16A, die elektrische Verbindungen zwischen ausgewählten der Halbleitertransistorchips 11 und der Halbleiterdiodenchips 14 bilden. Außerdem kann die erste Verkapselungsschicht 12 Durchkontaktierungsverbindungen 12A umfassen, die die metallischen Bereiche 16A mit ausgewählten der Halbleitertransistorchips 11 und der Halbleiterdiodenchips 14 verbinden. Die Durchkontaktierungsverbindungen 12A werden unten ausführlicher beschrieben, insbesondere können sie laterale Abmessungen von mehr als 50 µm umfassen. Die metallischen Bereiche 16A können auch mit Teilen der Gebiete 13C durch Durchkontaktierungsverbindungen verbunden sein.
  • Gemäß einem Beispiel für das Halbleiterchipgehäuse 100 des ersten Aspekts bestehen die Halbleiterchips 11 aus Halbleitertransistorchips, insbesondere aus Halbleiterleistungstransistorchips. Gemäß einem Beispiel sind die Halbleitertransistorchips 11 miteinander verbunden, um einen AC-AC-Wandlerschaltkreis, einen AC-DC-Wandlerschaltkreis, einen DC-AC-Wandlerschaltkreis, einen DC-DC-Wandlerschaltkreis oder einen Frequenzwandler zu bilden.
  • Gemäß einem Beispiel für das Halbleiterchipgehäuse 100 des ersten Aspekts kann jeder der Halbleiterdiodenchips 14 mit einem der Halbleitertransistorchips 11 parallelgeschaltet sein.
  • Gemäß einem Beispiel für das Halbleiterchipgehäuse 100 des ersten Aspekts umfassen einer oder mehrere der Halbleitertransistorchips 11 und der Halbleiterdiodenchips 14 eine Dicke in einem Bereich von 5 µm bis 700 µm, insbesondere von 30 µm bis 100 µm, insbesondere von 50 µm bis 80 µm.
  • Gemäß einem Beispiel für das Halbleiterchipgehäuse 100 des ersten Aspekts umfassen die Halbleitertransistorchips 11 jeweils einen Leistungstransistor und/oder einen vertikalen Transistor und/oder einen MOS-Transistor und/oder einen Bipolartransistor mit isoliertem Gate (IGBT). Gemäß einem Beispiel kann das Halbleitermaterial eines oder mehrerer der Halbleitertransistorchips 11 und der Halbleiterdiodenchips 14 auf Si, GaN, SiC oder einem beliebigen anderen Halbleitermaterial basieren.
  • Gemäß einem Beispiel für das Halbleiterchipgehäuse 100 des ersten Aspekts umfassen die erste Verkapselungsschicht 12 und/oder die zweite Verkapselungsschicht 20 ein Polymermaterial und/oder ein Vergussstoffmaterial und/oder ein Harzmaterial und/oder ein Epoxidharzmaterial und/oder ein multiaromatisches Epoxidharzmaterial und/oder ein Acrylatmaterial und/oder ein Polyimidmaterial und/oder ein silikonbasiertes Material. Gemäß einem Beispiel umfassen die erste und zweite Verkapselungsschicht 12 und 20 verschiedene Materialien.
  • Gemäß einem Beispiel für das Halbleiterchipgehäuse 100 des ersten Aspekts können die Durchkontaktierungsverbindungen 12A, die in die erste Verkapselungsschicht 12 gebildet sind, laterale Durchmesser in einem Bereich von 0,05 mm bis 1 mm umfassen, insbesondere von 0,3 mm bis 0,7 mm. Gemäß einem Beispiel umfassen die Durchkontaktierungsverbindungen 12A ein Verhältnis von Höhe zu Breite in einem Bereich von 0 bis 3, vorzugsweise in einem Bereich von 0,3 bis 3.
  • Gemäß einem Beispiel für das Halbleiterchipgehäuse 100 des ersten Aspekts umfassen die Durchkontaktierungsverbindungen 12A Durchkontaktierungslöcher durch die Verkapselungsschicht 12, wobei die Durchkontaktierungslöcher vollständig oder teilweise mit einem elektrisch leitenden Material wie zum Beispiel einem Metall wie zum Beispiel Kupfer gefüllt sind. Das elektrisch leitende Material kann auf solche Weise in die Durchkontaktierungslöcher gefüllt sein, dass die Durchkontaktierungslöcher nicht vollständig mit dem Material gefüllt sind, sondern dass das Material stattdessen die Wände der Durchkontaktierungslöcher mit einer Dicke, die geringer als der halbe Durchmesser der Durchkontaktierungslöcher ist, bedeckt.
  • Gemäß einem Beispiel für das Halbleiterchipgehäuse 100 des ersten Aspekts umfasst das Halbleiterchipgehäuse 100 einen oder mehrere Halbbrückenschaltkreise, wobei in jedem Halbbrückenschaltkreis zwei Halbleitertransistorchips 11 in Reihe geschaltet sind. Insbesondere kann das Halbleiterchipgehäuse 100 sechs Halbleitertransistorchips 11 umfassen, wobei jeweils zwei Halbleitertransistorchips 11 in Reihe geschaltet sind, um drei Halbbrückenschaltkreise zu bilden.
  • Gemäß einem Beispiel für das Halbleiterchipgehäuse 100 des ersten Aspekts ist jeder der Halbleitertransistorchips 11 mit einem der Halbleiterdiodenchips 14 parallelgeschaltet. Insbesondere kann das erste Halbleitermodul 10 sechs Halbleitertransistorchips 11 und sechs Halbleiterdiodenchips 14, von denen jeder mit einem der Halbleitertransistorchips 11 parallelgeschaltet ist, umfassen.
  • Die vorliegende Offenbarung betrifft auch ein Halbleiterchipgehäuse gemäß einem zweiten Aspekt. Das Halbleiterchipgehäuse gemäß dem zweiten Aspekt umfasst einen Träger, mehrere auf dem Träger angeordnete Halbleiterchips, eine oberhalb der Halbleiterchips angeordnete erste Isolationsschicht, eine oberhalb der ersten Isolationsschicht angeordnete Metallisierungsschicht, wobei die Metallisierungsschicht mehrere erste metallische Bereiche umfasst, die elektrische Verbindungen zwischen ausgewählten der Halbleiterchips bilden, eine oberhalb der Metallisierungsschicht angeordnete zweite Isolationsschicht, mehrere externe Anschlüsse, wobei jeder der externen Anschlüsse mit einem der ersten metallischen Bereiche verbunden ist und sich auswärts durch eine Oberfläche der zweiten Isolationsschicht hindurch erstreckt.
  • Das Halbleiterchipgehäuse gemäß dem zweiten Aspekt umfasst ferner die erste Isolationsschicht, die darin gebildete Durchkontaktierungsverbindungen umfasst, wobei die Durchkontaktierungsverbindungen ausgewählte der Halbleiterchips mit ausgewählten der ersten metallischen Bereiche verbinden.
  • Das Halbleiterchipgehäuse gemäß dem zweiten Aspekt umfasst ferner den Träger, der ein DCB-Substrat und/oder ein DAB-Substrat und/oder ein mit einem aktiven Metall hartgelötetes Substrat umfasst, wobei das Substrat eine Keramikschicht oder eine Dielektrikumsschicht umfasst.
  • Das Halbleiterchipgehäuse gemäß dem zweiten Aspekt umfasst ferner die mehreren Halbleiterchips, die mehrere Halbleitertransistorchips und mehrere Diodenchips umfassen.
  • Das Halbleiterchipgehäuse gemäß dem zweiten Aspekt umfasst ferner die Halbleitertransistorchips und die Halbleiterdiodenchips, die so verbunden sind, dass sie einen AC-AC-Wandlerschaltkreis, einen AC-DC-Wandlerschaltkreis, einen DC-AC-Wandlerschaltkreis, einen DC-DC-Wandlerschaltkreis oder einen Frequenzwandlerschaltkreis bilden.
  • Weitere Beispiele des Halbleiterchipgehäuses gemäß dem zweiten Aspekt können durch Hinzufügen weiterer Merkmale, wie oben in Verbindung mit dem Halbleiterchipgehäuse des ersten Aspekts beschrieben, gebildet sein.
  • 2 zeigt ein Flussdiagramm eines Verfahrens gemäß einem dritten Aspekt, wobei das Verfahren zum Herstellen eines Halbleiterchipgehäuses gemäß dem ersten oder zweiten Aspekt, wie zuvor gezeigt und beschrieben, konfiguriert ist.
  • Das Verfahren 200 gemäß dem dritten Aspekt umfasst Bereitstellen eines Trägers (201), Anbringen mehrerer Halbleiterchips auf den Träger (202), Auftragen einer ersten Verkapselungsschicht oberhalb der mehreren Halbleiterchips und des Trägers (203), Bilden von Durchkontaktierungsverbindungen in die erste Verkapselungsschicht, wobei die Durchkontaktierungsverbindungen mit den mehreren Halbleiterchips verbunden werden (204), Auftragen einer Metallisierungsschicht oberhalb der ersten Verkapselungsschicht, wobei die Metallisierungsschicht mehrere erste metallische Bereiche, die mit den Durchkontaktierungsverbindungen verbunden werden, umfasst (205), Anbringen von externen Anschlüssen an ausgewählte der ersten metallischen Bereiche (208) und Auftragen einer zweiten Verkapselungsschicht oberhalb der Metallisierungsschicht (209). Insbesondere ist es möglich, dass die Metallisierungsschicht zuerst durch Bedecken der gesamten oberen Oberfläche der ersten Verkapselungsschicht abgeschieden wird, wodurch auch die Durchkontaktierungen gefüllt werden, und anschließend die erste Metallisierungsschicht so strukturiert wird, dass die ersten metallischen Bereiche erhalten werden.
  • Gemäß einem Beispiel für das Verfahren des dritten Aspekts umfasst Bilden von Durchkontaktierungsverbindungen in die erste Verkapselungsschicht, Bilden von Durchkontaktierungslöchern in die erste Verkapselungsschicht und Füllen eines metallischen Materials in die Durchkontaktierungslöcher. Gemäß einem Beispiel davon wird Bilden von Durchkontaktierungslöchern in die erste Verkapselungsschicht durch Laserbohren ausgeführt. Gemäß einem weiteren Beispiel dafür wird Füllen eines metallischen Materials in die Durchkontaktierungslöcher durch elektrochemisches oder galvanisches Plattieren oder durch stromloses Plattieren ausgeführt.
  • Gemäß einem Beispiel für das Verfahren des dritten Aspekts umfasst das Verfahren ferner Auftragen einer Lötstopplackschicht oberhalb der Metallisierungsschicht, wobei die zweite Verkapselungsschicht oberhalb der Lötstopplackschicht und oberhalb von Seitenflächen der Lötstopplackschicht und von Seitenflächen der ersten Verkapselungsschicht aufgetragen wird.
  • Gemäß einem Beispiel für das Verfahren des dritten Aspekts wird Auftragen der ersten und zweiten Verkapselungsschicht durch Spritzpressen oder Formpressen ausgeführt. Insbesondere wird Auftragen der ersten Verkapselungsschicht durch Formpressen ausgeführt und wird Auftragen der zweiten Verkapselungsschicht durch Spritzpressen ausgeführt.
  • Weitere Beispiele für das Verfahren gemäß dem dritten Aspekt können durch Hinzufügen von Merkmalen, die oben in Verbindung mit dem Halbleiterchipgehäuse gemäß dem ersten und zweiten Aspekt beschrieben wurden, gebildet werden.
  • Im Folgenden wird ein Beispiel für das Verfahren aus 2 in Verbindung mit 3 und 4A–4H beschrieben.
  • 3 zeigt eine schematische Draufsichtdarstellung eines Zwischenprodukts, das nach Anbringen von mehreren Halbleiterchips auf einen Träger erhalten wird, wobei der Träger ein DCB, wie zuvor beschrieben, sein kann. Die Halbleiterchips können Halbleitertransistorchips 11 und Halbleiterdiodenchips 14 umfassen. Das in 3 gezeigte Zwischenprodukt ist ein Beispiel für ein elektronisches Modul, in dem bestimmte Bereiche für Halbleiterchips 11 und 14 vorreserviert sind und andere Bereiche nahezu nicht genutzt werden oder für andere Zwecke genutzt werden können, die später gezeigt und erläutert werden. Die folgenden Schritte sind durch Querschnittsseitenansichtsdarstellungen veranschaulicht, die in einer durch Linie IV-IV aus 3 angezeigten Ebene dargestellt sind.
  • 4A zeigt ein DCB-Modul als ein Zwischenprodukt aus 3 in, wie gerade beschrieben, einer Querschnittsansicht. Mehrere solcher DCB-Module können auf einem Hilfsträger angeordnet sein.
  • 4B zeigt das Zwischenprodukt nach Auftragen einer ersten Verkapselungsschicht 12 auf die mehreren Halbleiterchips 11 und 14 und den Träger 13. Die erste Verkapselungsschicht 12 kann zum Beispiel durch Spritzpressen aufgetragen werden, wodurch eine eWLB-Platte einschließlich der mehreren DCB-Module hergestellt wird.
  • 4C zeigt das Zwischenprodukt nach Bilden von Durchkontaktierungsverbindungen 12A in die Verkapselungsschicht 12, wobei die Durchkontaktierungsverbindungen 12A jeweils mit Kontaktpads der Halbleiterchips 11 und 14 verbunden sind. Das Bilden der Durchkontaktierungsverbindungen kann durch Bilden von Durchkontaktierungen durch zum Beispiel Laserbohren und anschließendes Füllen eines metallischen Materials in die Durchkontaktierungen durch zum Beispiel elektrochemisches (galvanisches) oder stromloses Plattieren ausgeführt werden.
  • 4D zeigt das Zwischenprodukt nach Auftragen einer Metallisierungsschicht 16 auf die erste Verkapselungsschicht 12, wobei die Metallisierungsschicht 16 mehrere metallische Bereiche 16A umfasst, die mit den Durchkontaktierungsverbindungen 12A verbunden sind. Insbesondere kann Auftragen der Metallisierungsschicht 16 mit dem gleichen Abscheidungsverfahren und gleichzeitig mit dem Füllen des metallischen Materials in die Durchkontaktierungen durchgeführt werden.
  • 4E zeigt das Zwischenprodukt nach Auftragen einer Lötstopplackschicht 18 auf die Metallisierungsschicht 16 und die erste Verkapselungsschicht 12.
  • 4F zeigt das Zwischenprodukt nach Strukturieren der Lötstopplackschicht 18, so dass Öffnungen 18A oberhalb ausgewählter der metallischen Bereiche 16A gebildet werden. Danach wird die Platte in einzelne Module vereinzelt, wobei jedes ein DCB-Modul beinhaltet.
  • 4G zeigt das Zwischenprodukt nach Verbinden von externen Anschlüssen 30 mit den ausgewählten metallischen Bereichen 16A. Insbesondere kann dieser Schritt durch Platzieren des Zwischenprodukts in einer räumlichen Beziehung zu einem Leiterrahmen durchgeführt werden, wobei die externen Anschlüsse 30 als bestimmte Teile des Leiterrahmens gegeben sind. Danach werden Bonddrähte 35 zwischen Endteilen der externen Anschlüsse 30 und den ausgewählten metallischen Bereichen 16A verbunden.
  • 4H zeigt das abgeschlossene Halbleiterchipgehäuse 100 nach Auftragen einer zweiten Verkapselungsschicht 20 auf die Lötstopplackschicht 18, wobei die zweite Verkapselungsschicht 20 auch die Bonddrähte 35, Teile der externen Anschlüsse 30 und Seitenflächen 12C der ersten Verkapselungsschicht 12 verkapselt. Die zweite Verkapselungsschicht 20 muss getrennt auf jedes einzelne Modul aufgetragen werden.
  • 5 umfasst 5A, die im Wesentlichen das gleiche Zwischenprodukt zeigt wie zuvor in Verbindung mit 3 gezeigt und beschrieben, so dass die Beschreibung von Merkmalen, die zuvor beschrieben wurden, hier nicht wiederholt wird. Das Zwischenprodukt, wie in 5A gezeigt, zeigt einen zweiten metallischen Bereich 15, wie es oben angedeutet wurde. Wie in 5B abgebildet, ist der zweite metallische Bereich 15 in ein und derselben horizontalen Ebene wie die ersten Metallisierungsbereiche 16A der Metallisierungsschicht 16 angeordnet. Der zweite metallische Bereich 15 weist primär keine elektrische Funktion auf und die wesentliche oder einzige Funktion des zweiten metallischen Bereichs 15 ist es, überschüssige, im Betrieb des Halbleiterchipgehäuses 100 erzeugte Wärme zu dissipieren. Für diesen Zweck ist der zweite metallische Bereich 15 durch eine Durchkontaktierungsverbindung in der ersten Verkapselungsschicht 12 mit einem Bereich der oberen metallischen Schicht 13C des DCB 13 verbunden. Es ist auch möglich, mehr als eine oder mehrere Durchkontaktierungsverbindungen in die erste Verkapselungsschicht 12 zu bilden und den zweiten metallischen Bereich 15 durch die mehreren Durchkontaktierungsverbindungen mit dem Bereich der oberen metallischen Schicht 13C des DCB 13 zu verbinden. Das Zwischenprodukt, wie in 5A gezeigt, zeigt nur einen zweiten metallischen Bereich 15. Es ist jedoch auch möglich, mehr als einen zweiten metallischen Bereich 15 einzurichten. Es soll angemerkt werden, dass, falls angemessen, die zweiten metallischen Bereiche 15 mit ersten metallischen Bereichen 16A verbunden sein können. Es sollte ferner angemerkt werden, dass diese Gebiete 13C, die mit zweiten metallischen Bereichen 15 verbunden sind, von anderen Gebieten 13C elektrisch isoliert sind.
  • 6 zeigt eine Querschnittsseitenansichtsdarstellung zum Veranschaulichen eines weiteren Beispiels des Einrichtens eines zweiten metallischen Bereichs zum Dissipieren von überschüssiger Wärme. In diesem Fall ist der zweite metallische Bereich 25 auf der oberen Oberfläche der Lötstopplackschicht 18 angeordnet. Eine elektronische Vorrichtung 19.2, von der bekannt ist, dass sie während dem Betrieb Wärme erzeugt, ist oberhalb des zweiten metallischen Bereichs 25 angeordnet und ist mit dem zweiten metallischen Bereich 25 durch ein wärmeleitendes Material 26, wie z.B. ein Lotmaterial oder eine wärmeleitende Paste, verbunden. Um die überschüssige Wärme effizient zu dissipieren, ist der zweite metallische Bereich 25 mit einer oberen metallischen Schicht 13C des DCB 13 durch eine Durchkontaktierungsverbindung, die in der ersten Verkapselungsschicht 12 gebildet ist, verbunden.
  • Obwohl die Erfindung mit Bezug auf eine oder mehrere Implementierungen veranschaulicht und beschrieben wurde, können Abänderungen und/oder Modifikationen an den veranschaulichten Beispielen vorgenommen werden, ohne vom Wesen und Schutzumfang der angehängten Ansprüche abzuweichen. Es ist beabsichtigt, mit besonderer Berücksichtigung der verschiedenen von den oben beschriebenen Komponenten oder Strukturen (Baugruppen, Vorrichtungen, Schaltkreisen, Systemen usw.) durchgeführten Funktionen, dass die Ausdrücke (einschließlich einem Bezug auf ein „Mittel“), die verwendet werden, um solche Komponenten zu beschreiben, soweit nicht anders angegeben, einer beliebigen Komponente oder Struktur entsprechen, die die spezifizierte Funktion der beschriebenen Komponente durchführt (z.B. die funktional äquivalent ist), selbst wenn sie der offenbarten Struktur, die die Funktion in den vorliegend veranschaulichten beispielhaften Implementierungen der Erfindung durchführt, strukturell nicht äquivalent ist. Schlüssel zu den Figuren Figur 2
    201 BEREITSTELLEN EINES TRÄGERS
    202 ANBRINGEN VON HALBLEITERCHIPS
    203 AUFTRAGEN EINER ERSTEN VERKAPSELUNGSSCHICHT
    204 BILDEN VON DURCHKONTAKTIERUNGSVERBINDUNGEN
    205 AUFTRAGEN EINER METALLISIERUNGSSCHICHT
    206 AUFTRAGEN EINER LÖTSTOPPLACKSCHICHT
    207 STRUKTURIEREN EINER LÖTSTOPPLACKSCHICHT
    208 ANBRINGEN VON EXTERNEN ANSCHLÜSSEN
    209 AUFTRAGEN EINER ZWEITEN VERKAPSELUNGSSCHICHT

Claims (19)

  1. Halbleiterchipgehäuse, das Folgendes umfasst: einen Träger; mehrere auf dem Träger angeordnete Halbleiterchips; eine oberhalb der Halbleiterchips angeordnete erste Verkapselungsschicht; eine oberhalb der ersten Verkapselungsschicht angeordnete Metallisierungsschicht, wobei die Metallisierungsschicht mehrere erste metallische Bereiche umfasst, die elektrische Verbindungen zwischen ausgewählten der Halbleiterchips bilden; eine oberhalb der Metallisierungsschicht angeordnete zweite Verkapselungsschicht; und mehrere externe Anschlüsse, wobei jeder der externen Anschlüsse mit einem der ersten metallischen Bereiche verbunden ist und sich auswärts durch eine Oberfläche der zweiten Verkapselungsschicht hindurch erstreckt.
  2. Halbleiterchipgehäuse nach Anspruch 1, wobei der Träger eine erste Hauptfläche, eine zweite, der ersten Hauptfläche gegenüberliegende Hauptfläche und Seitenflächen, die die erste und zweite Hauptfläche verbinden, umfasst, und wobei die erste Verkapselungsschicht auf der ersten und zweiten Hauptfläche und den Seitenflächen des Trägers angeordnet ist.
  3. Halbleiterchipgehäuse nach Anspruch 2, wobei eine Lötstopplackschicht oberhalb der Metallisierungsschicht angeordnet ist; und die zweite Verkapselungsschicht auf einer Hauptfläche der Lötstopplackschicht und auf Seitenflächen der Lötstopplackschicht und auf Seitenflächen der ersten Verkapselungsschicht angeordnet ist.
  4. Halbleiterchipgehäuse nach einem der vorhergehenden Ansprüche, wobei sich jeder der externen Anschlüsse auswärts durch eine Seitenfläche der zweiten Verkapselungsschicht hindurch erstreckt.
  5. Halbleiterchipgehäuse nach Anspruch 4, wobei sich die externen Anschlüsse auswärts durch zwei gegenüberliegende Seitenfläche der zweiten Verkapselungsschicht hindurch erstrecken.
  6. Halbleiterchipgehäuse nach einem der vorhergehenden Ansprüche, wobei die externen Anschlüsse Teil eines Leiterrahmens sind.
  7. Halbleiterchipgehäuse nach einem der vorhergehenden Ansprüche, das ferner Folgendes umfasst: elektronische Vorrichtungen, die oberhalb der ersten metallischen Bereiche gebildet sind und die mit ausgewählten der ersten metallischen Bereiche verbunden sind.
  8. Halbleiterchipgehäuse nach Anspruch 7, wobei die elektronischen Vorrichtungen aus der Gruppe von passiven Vorrichtungen, aktiven Vorrichtungen, Widerständen, Shunt-Widerständen, NTC-Widerständen, Spulen, Kondensatoren, Sensoren, Stromsensoren, Treibern und Prozessoren ausgewählt sind.
  9. Halbleiterchipgehäuse nach einem der vorhergehenden Ansprüche, wobei die Metallisierungsschicht zweite metallische Bereiche umfasst, die durch Durchkontaktierungsverbindungen mit einer oberen Hauptfläche des Trägers verbunden sind.
  10. Halbleiterchipgehäuse nach einem der vorhergehenden Ansprüche, wobei die externen Anschlüsse mit ausgewählten der ersten metallischen Bereiche jeweils durch Bonddrähte verbunden sind.
  11. Halbleiterchipgehäuse nach einem der vorhergehenden Ansprüche, wobei wenigstens ausgewählte der ersten metallischen Bereiche auf solche Weise gebildet sind, dass sie bondbare oder lötbare obere Oberflächen umfassen.
  12. Halbleiterchipgehäuse, das Folgendes umfasst: einen Träger; mehrere auf dem Träger angeordnete Halbleiterchips; eine oberhalb der Halbleiterchips angeordnete erste Isolationsschicht; eine oberhalb der ersten Isolationsschicht angeordnete Metallisierungsschicht, wobei die Metallisierungsschicht mehrere erste metallische Bereiche umfasst, die elektrische Verbindungen zwischen ausgewählten der Halbleiterchips bilden; eine oberhalb der Metallisierungsschicht angeordnete zweite Isolationsschicht; und mehrere externe Anschlüsse, wobei jeder der externen Anschlüsse mit einem der ersten metallischen Bereiche verbunden ist und sich auswärts durch eine Oberfläche der zweiten Isolationsschicht hindurch erstreckt.
  13. Halbleiterchipgehäuse nach Anspruch 12, wobei die erste Isolationsschicht darin gebildete Durchkontaktierungsverbindungen umfasst, wobei die Durchkontaktierungsverbindungen ausgewählte der Halbleiterchips mit ausgewählten der ersten metallischen Bereiche verbinden.
  14. Halbleiterchipgehäuse nach Anspruch 12 oder 13, wobei der Träger ein DCB(Direct Copper Bonded)-Substrat und/oder ein DAB(Direct Aluminium Bonded)-Substrat und/oder ein mit einem aktiven Metall hartgelötetes Substrat umfasst, wobei das Substrat eine Keramiksschicht oder eine Dielektrikumsschicht umfasst.
  15. Halbleiterchipgehäuse nach einem der Ansprüche 12 bis 14, wobei die mehreren Halbleiterchips mehrere Halbleitertransistorchips und mehrere Diodenchips umfassen.
  16. Halbleiterchipgehäuse nach Anspruch 15, wobei die Halbleitertransistorchips und die Halbleiterdiodenchips so verbunden sind, dass sie einen AC-AC-Wandlerschaltkreis, einen AC-DC-Wandlerschaltkreis, einen DC-AC-Wandlerschaltkreis, einen DC-DC-Wandlerschaltkreis oder einen Frequenzwandlerschaltkreis bilden.
  17. Verfahren zum Herstellen eines Halbleiterchipgehäuses, wobei das Verfahren Folgendes umfasst: Bereitstellen eines Trägers; Anbringen mehrerer Halbleiterchips auf den Träger; Auftragen einer ersten Verkapselungsschicht oberhalb der mehreren Halbleiterchips und des Trägers; Bilden von Durchkontaktierungsverbindungen in die erste Verkapselungsschicht, wobei die Durchkontaktierungsverbindungen mit den mehreren Halbleiterchips verbunden werden; Auftragen einer Metallisierungsschicht oberhalb der ersten Verkapselungsschicht, wobei die Metallisierungsschicht mehrere erste metallische Bereiche, die mit den Durchkontaktierungsverbindungen verbunden werden, umfasst; Anbringen von externen Anschlüssen an ausgewählte der ersten metallischen Bereiche; und Auftragen einer zweiten Verkapselungsschicht oberhalb der Metallisierungsschicht.
  18. Verfahren nach Anspruch 17, wobei Bilden von Durchkontaktierungsverbindungen in die erste Verkapselungsschicht Bilden von Durchkontaktierungslöchern in die erste Verkapselungsschicht durch Laserbohren und galvanisches Füllen eines metallischen Materials in die Durchkontaktierungslöcher umfasst.
  19. Verfahren nach Anspruch 17 oder 18, das ferner Folgendes umfasst: Auftragen einer Lötstopplackschicht oberhalb der Metallisierungsschicht, wobei die zweite Verkapselungsschicht oberhalb der Lötstopplackschicht und oberhalb von Seitenflächen der Lötstopplackschicht und von Seitenflächen der ersten Verkapselungsschicht aufgetragen wird.
DE102016000264.6A 2016-01-08 2016-01-08 Halbleiterchipgehäuse, das sich lateral erstreckende Anschlüsse umfasst, und Verfahren zur Herstellung desselben Active DE102016000264B4 (de)

Priority Applications (2)

Application Number Priority Date Filing Date Title
DE102016000264.6A DE102016000264B4 (de) 2016-01-08 2016-01-08 Halbleiterchipgehäuse, das sich lateral erstreckende Anschlüsse umfasst, und Verfahren zur Herstellung desselben
US15/292,554 US10079195B2 (en) 2016-01-08 2016-10-13 Semiconductor chip package comprising laterally extending connectors

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE102016000264.6A DE102016000264B4 (de) 2016-01-08 2016-01-08 Halbleiterchipgehäuse, das sich lateral erstreckende Anschlüsse umfasst, und Verfahren zur Herstellung desselben

Publications (2)

Publication Number Publication Date
DE102016000264A1 true DE102016000264A1 (de) 2017-07-13
DE102016000264B4 DE102016000264B4 (de) 2022-01-05

Family

ID=59118837

Family Applications (1)

Application Number Title Priority Date Filing Date
DE102016000264.6A Active DE102016000264B4 (de) 2016-01-08 2016-01-08 Halbleiterchipgehäuse, das sich lateral erstreckende Anschlüsse umfasst, und Verfahren zur Herstellung desselben

Country Status (2)

Country Link
US (1) US10079195B2 (de)
DE (1) DE102016000264B4 (de)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102018111989A1 (de) * 2018-05-18 2019-11-21 Rogers Germany Gmbh Elektronikmodul und Verfahren zur Herstellung desselben

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10741480B2 (en) 2018-03-29 2020-08-11 Semiconductor Components Industries, Llc Leadframe with sockets for solderless pins
DE102018133479A1 (de) * 2018-12-21 2020-06-25 Rogers Germany Gmbh Verfahren zur Herstellung eines Elektronikmoduls und Elektronikmodul
CN111721989A (zh) * 2019-03-22 2020-09-29 迈来芯电子科技有限公司 电流传感器
EP3975226A1 (de) * 2020-09-28 2022-03-30 Infineon Technologies Austria AG Halbleiterbauelementmodul mit vertikalen metallischen kontakten und verfahren zur herstellung davon
US12009758B2 (en) * 2020-10-01 2024-06-11 Zf Friedrichshafen Ag Half-bridge for an electric drive of an electric vehicle or a hybrid vehicle, power module for an inverter and inverter
DE202021004370U1 (de) * 2020-10-14 2024-01-18 Rohm Co., Ltd. HalbleitermoduL
CN112885809B (zh) * 2021-03-10 2025-09-02 斯达半导体股份有限公司 一种无引线框架的嵌入式ipm封装结构
GB2642027A (en) * 2024-06-17 2025-12-31 Cambridge Gan Devices Ltd Fan-out panel-level packaging with a direct bonded copper substrate

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102012224355A1 (de) * 2012-04-11 2013-10-17 Mitsubishi Electric Corporation Leistungsmodul
DE102013106577A1 (de) * 2012-06-27 2014-01-02 Infineon Technologies Austria Ag Package-in-Packages und Verfahren zu ihrer Herstellung
DE102014111829A1 (de) * 2013-08-23 2015-02-26 Infineon Technologies Ag Ein Halbleitermodul und ein Verfahren zu dessen Fabrikation durch erweiterte Einbettungstechnologien
DE102014116382A1 (de) * 2013-11-12 2015-05-13 Infineon Technologies Ag Halbleitergehäuse mit zwei Halbleitermodulen und sich seitlich erstreckenden Verbindern

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5677567A (en) * 1996-06-17 1997-10-14 Micron Technology, Inc. Leads between chips assembly
EP1594164B1 (de) * 2003-02-14 2012-05-09 Hitachi, Ltd. Integrierte schaltung zur ansteuerung eines halbleiterbauelements
JP4426955B2 (ja) * 2004-11-30 2010-03-03 株式会社ルネサステクノロジ 半導体装置
SG122869A1 (en) * 2004-12-01 2006-06-29 Metalform Asia Pte Ltd Methods of forming blind holes in a sheet of material
JP2006173232A (ja) * 2004-12-14 2006-06-29 Casio Comput Co Ltd 半導体装置およびその製造方法
US9001527B2 (en) * 2008-02-18 2015-04-07 Cyntec Co., Ltd. Electronic package structure
KR101524544B1 (ko) * 2008-03-28 2015-06-02 페어차일드코리아반도체 주식회사 펠티어 효과를 이용한 열전기 모듈을 포함하는 전력 소자패키지 및 그 제조 방법
CN102339818B (zh) * 2010-07-15 2014-04-30 台达电子工业股份有限公司 功率模块及其制造方法
DE112011103926B4 (de) * 2010-11-25 2018-03-08 Mitsubishi Electric Corporation Halbleitervorrichtung
JP5734725B2 (ja) 2011-04-27 2015-06-17 ルネサスエレクトロニクス株式会社 半導体装置およびその製造方法
KR102143890B1 (ko) * 2013-10-15 2020-08-12 온세미컨덕터코리아 주식회사 파워 모듈 패키지 및 이의 제조 방법
JP6282451B2 (ja) * 2013-12-03 2018-02-21 新光電気工業株式会社 電子装置及び電子装置の製造方法
CN105990265B (zh) * 2015-02-26 2019-04-05 台达电子工业股份有限公司 功率转换电路的封装模块及其制造方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102012224355A1 (de) * 2012-04-11 2013-10-17 Mitsubishi Electric Corporation Leistungsmodul
DE102013106577A1 (de) * 2012-06-27 2014-01-02 Infineon Technologies Austria Ag Package-in-Packages und Verfahren zu ihrer Herstellung
DE102014111829A1 (de) * 2013-08-23 2015-02-26 Infineon Technologies Ag Ein Halbleitermodul und ein Verfahren zu dessen Fabrikation durch erweiterte Einbettungstechnologien
DE102014116382A1 (de) * 2013-11-12 2015-05-13 Infineon Technologies Ag Halbleitergehäuse mit zwei Halbleitermodulen und sich seitlich erstreckenden Verbindern

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102018111989A1 (de) * 2018-05-18 2019-11-21 Rogers Germany Gmbh Elektronikmodul und Verfahren zur Herstellung desselben
EP3794642A1 (de) * 2018-05-18 2021-03-24 Rogers Germany GmbH Elektronikmodul und verfahren zur herstellung desselben
DE102018111989B4 (de) 2018-05-18 2024-05-08 Rogers Germany Gmbh Elektronikmodul und Verfahren zur Herstellung desselben
EP3794642B1 (de) * 2018-05-18 2025-07-02 Rogers Germany GmbH Elektronikmodul und verfahren zur herstellung desselben
US12575440B2 (en) 2018-05-18 2026-03-10 Rogers Germany Gmbh Electronics module and method for producing it

Also Published As

Publication number Publication date
DE102016000264B4 (de) 2022-01-05
US20170200666A1 (en) 2017-07-13
US10079195B2 (en) 2018-09-18

Similar Documents

Publication Publication Date Title
DE102016000264B4 (de) Halbleiterchipgehäuse, das sich lateral erstreckende Anschlüsse umfasst, und Verfahren zur Herstellung desselben
DE102015118633B4 (de) Ein Leistungshalbleitermodul mit einem Direct Copper Bonded Substrat und einem integrierten passiven Bauelement und ein integriertes Leistungsmodul sowie ein Verfahren zur Herstellung des Leistungshalbleitermoduls
DE102018123857A1 (de) Halbleiterchippassage mit Halbleiterchip und Anschlussrahmen, die zwischen zwei Substraten angeordnet sind
DE102013103085B4 (de) Mehrfachchip-Leistungshalbleiterbauteil
AT514085B1 (de) Leistungsmodul
DE102008051965B4 (de) Bauelement mit mehreren Halbleiterchips
DE102014111829B4 (de) Ein Halbleitermodul und ein Verfahren zu dessen Fabrikation durch erweiterte Einbettungstechnologien
DE102015101440B4 (de) Halbleiterbauelement mit unter dem Package angeordnetem Chip und Verfahren zur Montage desselben auf einer Anwendungsplatine
DE102014116382B4 (de) Halbleitergehäuse mit zwei Halbleitermodulen und sich seitlich erstreckenden Verbindern und Verfahren zu dessen Herstellung
DE102014118080B4 (de) Elektronisches Modul mit einem Wärmespreizer und Verfahren zur Herstellung davon
DE10393437T5 (de) Halbleiterbauelementbaugruppe
DE102017108114B4 (de) Chipmodul mit räumlich eingeschränktem thermisch leitfähigen Montagekörper
DE102014116383A1 (de) Halbleitergehäuse umfassend ein transistor-chip-modul und ein treiber-chip-modul sowie verfahren zu dessen herstellung
DE102020127327B4 (de) Gestapeltes Transistorchip-Package mit Source-Kopplung
DE102018124419A1 (de) Halbleiterchippackage und verfarhen zum herstellen desselben
DE102014102118A1 (de) Halbleiterbauelement
DE102017101185B4 (de) Ein Halbleitermodul umfassend Transistorchips, Diodenchips und Treiberchips, angeordnet in einer gemeinsamen Ebene, Verfahren zu dessen Herstellung und integriertes Leistungsmodul
DE102014110845A1 (de) Mehrchipbauelement mit einem Substrat
DE102013103920B4 (de) Herstellungsverfahren für eine Halbleitervorrichtung und Halbleitervorrichtung und Verfahren zum Verwenden eines B-Zustand härtbaren Polymers
DE102014114520A1 (de) Ein elektronisches Modul mit mehreren Einkapselungsschichten und ein Verfahren zu dessen Herstellung
DE102021125094A1 (de) Halbleitergehäuse mit einem chip-träger mit einem pad-offset-merkmal
DE102014117523A1 (de) Elektronische Vorrichtung
DE102015107109B4 (de) Elektronische Vorrichtung mit einem Metallsubstrat und einem in einem Laminat eingebetteten Halbleitermodul
DE102016214607B4 (de) Elektronisches Modul und Verfahren zu seiner Herstellung
DE102014102692A1 (de) Elektronisches Bauelement

Legal Events

Date Code Title Description
R012 Request for examination validly filed
R016 Response to examination communication
R083 Amendment of/additions to inventor(s)
R016 Response to examination communication
R016 Response to examination communication
R018 Grant decision by examination section/examining division
R020 Patent grant now final
R082 Change of representative
R079 Amendment of ipc main class

Free format text: PREVIOUS MAIN CLASS: H01L0023488000

Ipc: H10W0072000000