DE102015202848A1

DE102015202848A1 - Invertierende Oled-Schaltung und Anzeigefeld

Info

Publication number: DE102015202848A1
Application number: DE102015202848.8A
Authority: DE
Inventors: Tong Wu; Dong Qian
Original assignee: Tianma Microelectronics Co Ltd; Shanghai Tianma AM OLED Co Ltd
Current assignee: Wuhan Tianma Microelectronics Co Ltd Cn; Wuhan Tianma Microelectronics Co Ltd Shangh Cn; Tianma Microelectronics Co Ltd
Priority date: 2014-06-30
Filing date: 2015-02-17
Publication date: 2015-12-31
Anticipated expiration: 2035-02-18
Also published as: US20170243535A1; US20150379926A1; DE102015202848B4; US10235932B2; CN104134425B; US9679514B2; CN104134425A

Abstract

Eine invertierende Schaltung und ein Ansteuerverfahren für diese werden vorgesehen. Die invertierende Schaltung umfasst: eine Pull-Up-Einheit, eine Pull-Down-Einheit und einen Kondensator; wobei zwei Anschlüsse der Pull-Up-Einheit jeweils zum Empfangen eines ersten Spannungssignals und eines ersten Steuersignals ausgelegt sind, zwei Anschlüsse der Pull-Down-Einheit jeweils zum Empfangen eines zweiten Spannungssignals und eines zweiten Steuersignals ausgelegt sind; die Pull-Up-Einheit, die Pull-Down-Einheit und der Kondensator über ihre Anschlüsse miteinander verbunden sind.

Description

TECHNISCHES GEBIET
Die vorliegende Offenbarung betrifft das technische Gebiet von Anzeigen mit organisches Licht emittierendem Bauelement (Organic Light Emitting Device, OLED) und insbesondere eine invertierende OLED-Schaltung und ein Anzeigefeld.
HINTERGRUND
Auf dem Gebiet der Anzeigegeräte wurde in jüngster Zeit ein stromgesteuertes optisches Gerät entwickelt, dessen Lichtstärke sich abhängig von einem Betrag des durchfließenden Stroms verändert. So gibt es ein Anzeigegerät, das zur Darstellung eines Pixels als ein lichtausstrahlendes Gerät ein organisches Licht emittierendes Bauelement (Organic Light Emitting Device, OLED) verwendet. Im Gegensatz zu einem Flüssigkristallgerät ist das OLED ein selbstleuchtendes Gerät. Bei einem Anzeigegerät, in dem das OLED angewendet wird, wird die Klassifikation einer Farbe durch die Steuerung des durch das OLED fließenden Stroms erreicht.
Wie auch bei einer Flüssigkristallanzeige kann das Steuerungssystem im OLED entweder ein Passivmatrix-System oder ein Aktivmatrix-System sein. Das Passivmatrix-System hat einen einfachen Aufbau; es ist jedoch schwierig, ein großes Anzeigegerät mit hoher Auflösung durch die Anwendung des Passivmatrix-Systems zu erlangen. Daher ist die Entwicklung des Aktivmatrix-Systems weit verbreitet. Im Aktivmatrix-System wird ein Transistor zur Steuerung des Stroms im für jedes Pixel vorgesehenen lichtausstrahlenden Gerät angesteuert.
Gegenwärtig werden beim Entwurf einer organischen Licht emittierenden Diode mit Aktivmatrix (Active Matrix Organic Light Emitting Diode, AMOLED), insbesondere bei großflächigen Substraten, Unregelmäßigkeiten des Stroms in der OLED durch die Unregelmäßigkeit und Instabilität des Dünnfilmtransistoren (TFT, thin film transistor) während der Fertigung verursacht. Um die Schwellspannungsverschiebung (Vth-Verschiebung) auszugleichen, die aufgrund der Unregelmäßigkeit des TFTs während der Fertigung einer Leiterplatte und der Instabilität des TFTs entsteht, wenn über einen langen Zeitraum eine Vorspannung eingeschaltet ist, ist es notwendig, eine Kompensationsschaltung zu entwerfen. Nach der herkömmlichen Technik wird eine Ansteuerungsschaltung aus p-Typ-Metall-Oxid-Halbleitern (reine PMOS-Technik) verwendet und die Ansteuerungsschaltung gibt einen effektiven niedrigen Pegel aus; aber das OLED-Gerät muss während der Initialisierung der Knoten, der Schwellwertermittlung und der Dateneingabe ausgeschaltet sein. Aufgrund des einzelnen PMOS ist die reine PMOS-Schaltung bei einer niedrigen Spannung der Gate-Elektrode eingeschaltet und bei einer hohen Spannung der Gate-Elektrode ausgeschaltet. Die reine PMOS-Ansteuerungsschaltung gibt im Allgemeinen einen effektiven niedrigen Pegel aus. Die Signalausgabe aus der reinen PMOS-Ansteuerungsschaltung muss daher invertiert werden, so dass das OLED-Gerät ausgeschaltet ist. Die Inversion des Signals wird nach der herkömmlichen Technik durch eine lichtemissionsgesteuerte (EMIT – light emitting-controlled) Ansteuerungsschaltung erreicht.
Um die Inversion von einem niedrigen Pegel zu einem hohen Pegel zu erreichen, schlägt die herkömmliche Technik einen Inverter vor, dessen Schaltplan in 1a abgebildet ist. Der Inverter umfasst einen n-Typ-TFT und einen p-Typ-TFT. Eine Gate-Elektrode des p-Typ-TFTs ist mit einer Gate-Elektrode des n-Typ-TFTs verbunden und ist gemeinsam mit der Gate-Elektrode des n-Typ-TFTs mit einem Eingangsanschluss IN verbunden. Eine Source-Elektrode des p-Typ-TFTs ist mit einen Hochspannungssignal (VGH) verbunden. Eine Drain-Elektrode des n-Typ-TFTs ist mit einem Niederspannungssignal (VGL) verbunden. Eine Drain-Elektrode des p-Typ-TFTs ist mit einer Source-Elektrode des n-Typ-TFTs verbunden und ist gemeinsam mit der Source-Elektrode des n-Typ-TFTs mit einem Ausgangsanschluss (OUT) verbunden. 1b ist ein Steuerung-Zeit-Diagramm der invertierenden CMOS-Schaltung aus 1a. Aus 1b ist ersichtlich, dass der p-Typ-TFT ausgeschaltet ist, der n-Typ-TFT eingeschaltet ist und der OUT ein Niederpegelsignal (low level signal) ausgibt, wenn der IN auf hohem Pegel ist, und dass der p-Typ-TFT eingeschaltet ist, der n-Typ-TFT ausgeschaltet ist und der OUT ein Hochpegelsignal (high level signal) ausgibt, wenn der IN auf niedrigem Pegel ist. Da ein solcher PMOS-Inverter sowohl den p-Typ-TFT als auch den n-Typ-TFT aufweist, ist der Fertigungsprozess kompliziert und die Kosten sind im Vergleich mit dem reinen p-Typ-Inverter oder dem reinen n-Typ-Inverter hoch.
Um die Inversion von einem niedrigen Pegel zu einem hohen Pegel zu erreichen, wird in der herkömmlichen Technik ein anderer Inverter vorgeschlagen, dessen Schaltplan in 2a gezeigt wird. Der Inverter umfasst zwei p-Typ-TFTs, d. h. einen ersten TFT und einen zweiten TFT. Eine Gate-Elektrode des ersten TFTs ist mit einem Eingangsanschluss IN verbunden, eine Source-Elektrode des ersten TFTs ist mit einem Hochspannungssignal (VGH) verbunden und eine Drain-Elektrode des ersten TFTs ist mit einem Ausgangsanschluss (OUT) verbunden. Eine Gate-Elektrode und eine Drain-Elektrode des zweiten TFTs sind jeweils mit einem Niederspannungssignal (VGL) verbunden und eine Source-Elektrode des zweiten TFTs ist mit dem OUT verbunden. Die 2b ist ein Steuerung-Zeit-Diagramm der invertierenden reinen PMOS-Schaltung aus 2a. Aus 2b ist ersichtlich, dass der erste TFT ausgeschaltet ist, der OUT aufgrund der Art der Diodenverbindung des zweiten TFTs (wobei die Gate-Elektrode und die Drain-Elektrode des zweiten TFTs jeweils mit dem Niederspannungssignal VGL verbunden sind) niedrige Pegel ausgibt und die Spannung des niedrigen Pegels um Vth höher ist als die VGL. Wenn der IN auf niedrigem Pegel ist, sind der erste TFT und der zweite TFT beide eingeschaltet und der OUT gibt hohe Pegel aus. In der oben beschriebenen Schaltung ist der OUT jedoch sowohl mit der VGH also auch mit der VGL verbunden, und falls der TFT voll ein-/ausgeschaltet ist, ist der OUT entweder mit VGH oder VGL verbunden und der OUT verwendet die VGH als die Hochspannung und die VGL als die Niederspannung. Bei der oben beschriebenen Schaltung besteht das Problem, dass die zwei TFTs gleichzeitig eingeschaltet sind und damit der OUT aufgrund der Spannungsteilerfunktion den mittleren Pegel zwischen der VGH und der VGL ausgibt. Das heißt, der Hoch/Niedrig-Ausgangspegel liegt zwischen der VGH und der VGL, was nicht ausreichend ist, dann stellt die Leistungsversorgung dauerhaft Leistung bereit, der Energieverbrauch wird erhöht. Da der Ausgangspegel nicht ausreichend ist (der Eingang liegt in einem Bereich von –5 V bis 10 V und der Ausgang liegt in einem Bereich von –4,43 V bis 5,07 V), kann der TFT im Pixel außerdem nicht effektiv gesteuert werden, so dass die Kompensationsschaltung nicht effektiv arbeiten kann.
ZUSAMMENFASSUNG
Es werden eine invertierende OLED-Schaltung und ein Anzeigefeld vorgesehen, um die Nachteile der herkömmlichen Technik zu überwinden. Die invertierende OLED-Schaltung weist im Vergleich zur herkömmlichen invertierenden Schaltung, einschließlich eines CMOS-Inverters, geringere Fertigungskosten auf. Im Vergleich zur herkömmlichen invertierenden Schaltung, einschließlich eines reinen PMOS-Inverters, wird der Verlust des durch die Schaltung übertragenen Signals während des Inversionsprozesses des Ausgangssignals verringert, um sicherzustellen, dass der Ausgangspegel die Anforderung für die Steuerung des Pixels erfüllt, wodurch verhindert wird, dass eine Pull-Down-Einheit (Herunterzieh-Einheit bzw. Absenkeinheit) im reinen PMOS-Inverter ununterbrochen arbeitet. In der invertierenden OLED-Schaltung dagegen arbeiten eine Pull-Up-Einheit (Hochzieh-Einheit bzw. Erhöhungseinheit) und eine Pull-Down-Einheit abwechselnd, was zu einer Verlängerung der Lebenszeit des Transistors und einer Verringerung des Energieverbrauchs führt.
Die Aufgabe der vorliegenden Erfindung besteht darin, eine invertierende Schaltung, ein Anzeigefeld und ein Ansteuerverfahren mit verbesserten Charakteristika zu schaffen.
Diese Aufgabe wird durch eine invertierende Schaltung gemäß Anspruch 1, ein Anzeigefeld gemäß Anspruch 17 und ein Ansteuerverfahren gemäß Anspruch 18 oder 19 gelöst.
Um die oben beschriebenen Aufgaben zu erreichen, werden in den folgenden Ausführungsbeispielen technische Lösungen bereitgestellt.
Es wird eine invertierende Schaltung vorgesehen, die auf ein organisches Licht emittierendes Anzeigefeld mit Aktivmatrix angewendet wird, wobei die invertierende Schaltung Folgendes umfasst:
eine Pull-Up-Einheit umfassend einen ersten Leistungsversorgungs-Eingangsanschluss, einen ersten Anschluss, einen zweiten Anschluss und einen dritten Anschluss, wobei der erste Leistungsversorgungs-Eingangsanschluss zum Empfangen eines ersten Spannungssignals ausgelegt ist, der erste Anschluss zum Empfangen eines ersten Steuersignals ausgelegt ist und der dritte Anschluss elektrisch mit einem Signal-Ausgangsanschluss verbunden und zur Ausgabe eines ersten Pegelsignals ausgelegt ist.
eine Pull-Down-Einheit umfassend einen zweiten Leistungsversorgungs-Eingangsanschluss, einen vierten Anschluss, einen fünften Anschluss und einen sechsten Anschluss, wobei der vierte Anschluss elektrisch mit dem zweiten Anschluss der Pull-Up-Einheit verbunden ist, der zweite Leistungsversorgungs-Eingangsanschluss zum Empfangen eines zweiten Spannungssignals ausgelegt ist, der fünfte Anschluss zum Empfangen eines zweiten Steuersignals ausgelegt ist und der sechste Anschluss elektrisch mit dem Signal-Ausgangsanschluss verbunden und zur Ausgabe eines zweiten Pegelsignals ausgelegt ist und
einen ersten Kondensator, wobei ein erster Anschluss des ersten Kondensators elektrisch mit dem zweiten Anschluss der Pull-Up-Einheit und dem vierten Anschluss der Pull-Down-Einheit verbunden ist und ein zweiter Anschluss des Kondensators elektrisch mit dem dritten Anschluss der Pull-Up-Einheit und dem sechsten Anschluss der Pull-Down-Einheit verbunden ist.
KURZBESCHREIBUNG DER ZEICHNUNGEN
Zur genaueren Darstellung der technischen Lösungen gemäß der Ausführungsbeispiele der vorliegenden Erfindung oder im Stand der Technik werden die Zeichnungen, die zur Beschreibung des Stands der Technik oder der Ausführungsbeispiele verwendet werden, im Folgenden kurz beschrieben. Die im Folgenden beschriebenen Zeichnungen sind nur einige Ausführungsbeispiele der vorliegenden Erfindung, und ein Fachmann kann anhand der Zeichnungen ohne schöpferische Tätigkeit weitere Zeichnungen erlangen. Es zeigen:
1a einen Schaltplan einer invertierenden CMOS-Schaltung nach der herkömmlichen Technik;
1b ein Steuerung-Zeit-Diagramm der invertierenden CMOS-Schaltung aus 1a;
2a einen Schaltplan einer invertierenden reinen PMOS-Schaltung nach der herkömmlichen Technik;
2b ein Steuerung-Zeit-Diagramm der invertierenden reinen PMOS-Schaltung aus 2a;
3a einen Schaltplan einer invertierenden Schaltung gemäß einem Ausführungsbeispiel der Erfindung;
3b ein Steuerung-Zeit-Diagramm der invertierenden Schaltung aus 3a;
3c bis 3e Schaltpläne einer weiteren invertierenden Schaltung gemäß einem Ausführungsbeispiel der Erfindung;
4a einen Schaltplan einer invertierenden Schaltung gemäß einem Ausführungsbeispiel der Erfindung;
4b ein Steuerung-Zeit-Diagramm der invertierenden Schaltung aus 4a;
4c bis 4e Schaltpläne einer weiteren invertierenden Schaltung gemäß einem Ausführungsbeispiel der Erfindung;
5a einen Schaltplan einer invertierenden Schaltung gemäß einem Ausführungsbeispiel der Erfindung;
5b ein Steuerung-Zeit-Diagramm der invertierenden Schaltung aus 5a;
5c bis 5e Schaltpläne einer weiteren invertierenden Schaltung gemäß einem Ausführungsbeispiel der Erfindung;
6a einen Schaltplan einer invertierenden Schaltung gemäß einem Ausführungsbeispiel der Erfindung;
6b ein Steuerung-Zeit-Diagramm der invertierenden Schaltung aus 6a und
6c bis 6e Schaltpläne einer weiteren invertierenden Schaltung gemäß einem Ausführungsbeispiel der Erfindung.
AUSFÜHRLICHE BESCHREIBUNG
Im Folgenden wird die in den Ausführungsbeispielen der vorliegenden Erfindung enthaltene technische Lösung detailliert und vollständig unter Bezugnahme auf die Zeichnungen zu den Ausführungsbeispielen der vorliegenden Erfindung beschrieben. Die beschriebenen Ausführungsbeispiele stellen dabei selbstverständlich nur einige der Ausführungsbeispiele der vorliegenden Erfindung und nicht alle Ausführungsbeispiele dar. Alle weiteren Ausführungsbeispiele, zu denen ein Fachmann ohne schöpferische Arbeit auf Grundlage der Ausführungsbeispiele der vorliegenden Erfindung gelangt, unterliegen ebenfalls dem Schutzumfang der vorliegenden Erfindung.
3a ist ein Schaltplan einer invertierenden Schaltung gemäß einem Ausführungsbeispiel der Erfindung. Die invertierende Schaltung umfasst einen ersten Transistor M1, einen zweiten Transistor M2, einen dritten Transistor M3, einen vierten Transistor M4 und einen ersten Kondensator C1. Der erste Transistor M1, der zweite Transistor M2, der dritte Transistor M3 und der vierte Transistor M4 sind jeweils p-Typ-Transistoren.
Eine erste Elektrode des ersten Transistors M1 ist mit einem zweiten Anschluss des ersten Kondensators C1 und einer dritten Elektrode des dritten Transistors M3 verbunden und ist gemeinsam mit dem zweiten Anschluss des ersten Kondensators C1 und der dritten Elektrode des dritten Transistors M3 mit einem Signal-Ausgangsanschluss Vout verbunden; eine zweite Elektrode des ersten Transistors M1 ist mit einer zweiten Elektrode des zweiten Transistors M2 verbunden und ist gemeinsam mit der zweiten Elektrode des zweiten Transistors M2 mit einem Pegelsignal-Eingangsanschluss Vin verbunden; eine dritte Elektrode des ersten Transistors M1 ist mit einer dritten Elektrode des zweiten Transistors M2 verbunden und ist gemeinsam mit der dritten Elektrode des zweiten Transistors M2 mit einem ersten Leistungsversorgungs-Eingangsanschluss VDD verbunden.
Eine erste Elektrode des zweiten Transistors M2, eine zweite Elektrode des dritten Transistors M3 und einen dritte Elektrode des vierten Transistors M4 sind an einem Knoten N1 verbunden und sind mit einem ersten Anschluss des ersten Kondensators C1 verbunden; die zweite Elektrode des zweiten Transistors M2 ist mit der zweiten Elektrode des ersten Transistors M1 verbunden und ist gemeinsam mit der zweiten Elektrode des ersten Transistors M1 mit dem Pegelsignal-Eingangsanschluss Vin verbunden; eine dritte Elektrode des zweiten Transistors M2 ist mit der dritten Elektrode des ersten Transistors M1 verbunden und ist gemeinsam mit der dritten Elektrode des ersten Transistors M1 mit dem ersten Leistungsversorgungs-Eingangsanschluss VDD verbunden.
Eine erste Elektrode des dritten Transistors M3 ist mit einer ersten Elektrode des vierten Transistors M4 verbunden und ist gemeinsam mit der ersten Elektrode des vierten Transistors M4 mit dem zweiten Leistungsversorgungs-Eingangsanschluss VSS verbunden; die zweite Elektrode des dritten Transistors M3, die dritte Elektrode des vierten Transistors M4 und der erste Anschluss des ersten Kondensators C1 sind am Knoten N1 verbunden; die dritte Elektrode des dritten Transistors M3 ist mit der ersten Elektrode des ersten Transistors M1 und dem zweiten Anschluss des ersten Kondensators C1 verbunden und ist gemeinsam mit der ersten Elektrode des ersten Transistors M1 und dem zweiten Anschluss des ersten Kondensators C1 mit dem Signal-Ausgangsanschluss Vout verbunden.
Die erste Elektrode des vierten Transistors M4 ist mit der ersten Elektrode des dritten Transistors M3 verbunden und ist gemeinsam mit der ersten Elektrode des dritten Transistors M3 mit dem zweiten Leistungsversorgungs-Eingangsanschluss VSS verbunden; eine zweite Elektrode des vierten Transistors M4 ist mit einem Taktsignal-Eingangsanschluss CLK verbunden; die dritte Elektrode des vierten Transistors M4, die zweite Elektrode des dritten Transistors M3 und der erste Anschluss des ersten Kondensators C1 sind am Knoten N1 verbunden.
3b zeigt ein Steuerung-Zeit-Diagramm der invertierenden Schaltung aus 3a.
In einer ersten Phase T1 wird ein Niederpegelsignal an den Pegelsignal-Eingangsanschluss Vin und ein Hochpegelsignal an den Taktsignal-Eingangsanschluss CLK angelegt. Eine Pull-Up-Einheit ist eingeschaltet und eine Pull-Down-Einheit ist ausgeschaltet, d. h. der erste Transistor M1 und der zweite Transistor M2 sind jeweils eingeschaltet und der dritte Transistor M3 und der vierte Transistor M4 sind jeweils ausgeschaltet. Da der erste Transistor M1 und der zweite Transistor M2 eingeschaltet sind, wird ein Hochpegelsignal der ersten Versorgungsspannung VDD jeweils an den Knoten N1 und den Signal-Ausgangsanschluss Vout übertragen, ist der dritte Transistor M3 voll ausgeschaltet und am Signal-Ausgangsanschluss wird konstant ein Hochpegelsignal ausgegeben.
In einer zweiten Phase T2 wird ein Hochpegelsignal an den Pegelsignal-Eingangsanschluss Vin und ein Niederpegelsignal an den Taktsignal-Eingangsanschluss CLK angelegt. Die Pull-Up-Einheit ist ausgeschaltet und die Pull-Down-Einheit ist eingeschaltet, d. h. der erste Transistor M1 und der zweite Transistor M2 sind jeweils ausgeschaltet und der dritte Transistor M3 und der vierte Transistor M4 sind jeweils eingeschaltet. Da der vierte Transistor M4 eingeschaltet ist, wird durch den vierten Transistor M4 ein Niederpegelsignal vom zweiten Leistungsversorgungs-Eingangsanschluss VSS an den Knoten N1 übertragen und der dritte Transistor M3 ist eingeschaltet. Der vierte Transistor M4 befindet sich im leitenden Zustand, bis ein Pegel des ersten Knoten N1 den Wert VSS + Vth erreicht und ein Ausgangssignal des Signal-Ausgangsanschlusses Vout von einem Hochpegelsignal zu einem Niederpegelsignal geändert wird, da die erste Elektrode des dritten Transistors M3 mit dem zweiten Leistungsversorgungs-Eingangsanschluss VSS verbunden ist. Der Pegel des zweiten Anschlusses des ersten Kondensators C1, d. h. der Pegel des Knoten N1, wird aufgrund des Kopplungseffekts des ersten Kondensators C1 weiter abgesenkt, der dritte Transistor M3 ist voll eingeschaltet und das Niederpegelsignal des zweiten Leistungsversorgungs-Eingangsanschlusses VSS wird vollständig an den Signal-Ausgangsanschluss Vout übertragen.
In einer dritten Phase T3, in der der CLK und der Vin jeweils auf hohem Pegel sind, sind der erste Transistor M1, der zweite Transistor M2 und der vierte Transistor M4 jeweils ausgeschaltet. Der niedrige Pegel des Knoten N1 der vorangegangenen Phase (die zweite Phase T2) bleibt aufgrund des ersten Kondensators C1 erhalten, wodurch der dritte Transistor M3 voll leitend bleibt und der Signal-Ausgangsanschluss Vout weiterhin ein Niederpegelsignal ausgibt.
In einer vierten Phase T4, in der der CLK wieder auf niedrigem Pegel ist, wird die Elektrode des vierten Transistors M4, die mit dem Knoten N1 verbunden ist, aufgrund des niedrigen Pegels des Knoten N1 eine Drain-Elektrode, der vierte Transistor M4 bleibt über einen langen Zeitraum im gesperrten Zustand, der Knoten N1 verbleibt aufgrund des ersten Kondensators C1 auf dem niedrigen Pegel, der dritte Transistor M3 bleibt im voll eingeschalteten Zustand und der dritte Transistor M3 überträgt weiterhin über einen langen Zeitraum vollständig das Niederpegelsignal an den Signal-Ausgangsanschluss Vout.
In diesem Ausführungsbeispiel kann die invertierende Schaltung des Weiteren, wie in 3c gezeigt, einen zweiten Kondensator C2 umfassen. Ein erster Anschluss des zweiten Kondensators C2 ist mit der dritten Elektrode des ersten Transistors M1 verbunden und ist gemeinsam mit der dritten Elektrode des ersten Transistors M1 mit dem ersten Leistungsversorgungs-Eingangsanschluss VDD verbunden und ein zweiter Anschluss des zweiten Kondensators C2 ist mit dem Signal-Ausgangsanschluss Vout verbunden. Die Ansteuerung der invertierenden Schaltung, die in 3c gezeigt wird, ist dieselbe wie für 3a und wird in 3b gezeigt. Das Hinzufügen des zweiten Kondensators C2 hat den Vorteil, dass Vout über einen langen Zeitraum, ohne durch andere Faktoren beeinflusst zu werden, als ein stabiler Niederpegelausgang erhalten werden kann.
In diesem Ausführungsbeispiel kann die invertierende Schaltung, wie in 3d gezeigt, einen fünften Transistor M5 umfassen. Eine erste Elektrode des fünften Transistors M5 ist mit der zweiten Elektrode des ersten Transistors M1 und der zweiten Elektrode des zweiten Transistors M2 verbunden und ist gemeinsam mit der zweiten Elektrode des ersten Transistors M1 und der zweiten Elektrode des zweiten Transistors M2 mit dem Pegelsignal-Eingangsanschluss Vin verbunden; eine zweite Elektrode des fünften Transistors M5 ist mit der zweiten Elektrode des vierten Transistors M4 verbunden und ist gemeinsam mit der zweiten Elektrode des vierten Transistors M4 mit dem Taktsignal-Eingangsanschluss CLK verbunden; eine dritte Elektrode des fünften Transistors M5 ist mit der dritten Elektrode des ersten Transistors M1 verbunden und ist gemeinsam mit der dritten Elektrode des ersten Transistors M1 mit dem ersten Leistungsversorgungs-Eingangsanschluss VDD verbunden. Die Ansteuerung der invertierenden Schaltung, die in 3d gezeigt ist, ist dieselbe wie für 3a und wird in 3b gezeigt. Das Hinzufügen des fünften Transistors M5 hat den Vorteil, dass die VDD an die zweite Elektrode des ersten Transistors M1 übertragen werden kann, wenn der CLK auf niedrigem Pegel ist, so dass der erste Transistor M1 voll ausgeschaltet ist und negative Faktoren, die zu einer unvollständigen Sperrung des ersten Transistors M1 führen und die Ausgabe des niedrigen Pegels beeinflussen, vermieden werden können.
In diesem Ausführungsbeispiel kann die invertierende Schaltung, wie in 3e gezeigt, sowohl den zweiten Kondensator C2 als auch den fünften Transistor M5 umfassen. Der zweite Kondensator C2 ist in derselben Weise mit dem fünften Transistor M5 wie in obigem Ausführungsbeispiel verbunden und die Ansteuerung erfolgt ebenfalls in derselben Weise wie oben und wie in 3b gezeigt.
4a ist ein Schaltplan einer invertierenden Schaltung gemäß einem Ausführungsbeispiel der Erfindung. Die invertierende Schaltung umfasst einen ersten Transistor M1, einen zweiten Transistor M2, einen dritten Transistor M3, einen vierten Transistor M4 und einen ersten Kondensator C1. Der erste Transistor M1, der zweite Transistor M2, der dritte Transistor M3 und der vierte Transistor M4 sind jeweils p-Typ-Transistoren.
Eine erste Elektrode des ersten Transistors M1 ist mit einem zweiten Anschluss des ersten Kondensators C1 und einer dritten Elektrode des dritten Transistors M3 verbunden und ist gemeinsam mit dem zweiten Anschluss des ersten Kondensators C1 und der dritten Elektrode des dritten Transistors M3 mit einem Signal-Ausgangsanschluss Vout verbunden; eine zweite Elektrode des ersten Transistors M1 ist mit einer zweiten Elektrode des zweiten Transistors M2 verbunden und ist gemeinsam mit der zweiten Elektrode des zweiten Transistors M2 mit einem Pegelsignal-Eingangsanschluss Vin verbunden; eine dritte Elektrode des ersten Transistors M1 ist mit einer dritten Elektrode des zweiten Transistors M2 verbunden und ist gemeinsam mit der dritten Elektrode des zweiten Transistors M2 mit einem ersten Leistungsversorgungs-Eingangsanschluss VDD verbunden.
Eine erste Elektrode des zweiten Transistors M2 ist mit einer zweiten Elektrode des vierten Transistors M4 verbunden und ist gemeinsam mit der zweiten Elektrode des vierten Transistors M4 mit dem Taktsignal-Eingangsanschluss CLK verbunden; die zweite Elektrode des zweiten Transistors M2 ist mit der zweiten Elektrode des ersten Transistors M1 verbunden und ist gemeinsam mit der zweiten Elektrode des ersten Transistors M1 mit dem Pegelsignal-Eingangsanschluss Vin verbunden; die dritte Elektrode des zweiten Transistors M2, eine zweite Elektrode des dritten Transistors M3 und eine dritte Elektrode des vierten Transistors M4 sind an einem Knoten N1 verbunden und sind mit dem ersten Anschluss des ersten Kondensators C1 verbunden.
Eine erste Elektrode des dritten Transistors M3 ist mit einer ersten Elektrode des vierten Transistors M4 verbunden und ist gemeinsam mit der ersten Elektrode des vierten Transistors M4 mit einem zweiten Leistungsversorgungs-Eingangsanschluss VSS verbunden; die zweite Elektrode des dritten Transistors M3, die dritte Elektrode des vierten Transistors M4 und der erste Anschluss des ersten Kondensators C1 sind am Knoten N1 verbunden; die dritte Elektrode des dritten Transistors M3 ist mit der ersten Elektrode des ersten Transistors M1 und dem zweiten Anschluss des ersten Kondensators C1 verbunden und ist gemeinsam mit der ersten Elektrode des ersten Transistors M1 und dem zweiten Anschluss des ersten Kondensators C1 mit dem Signal-Ausgangsanschluss Vout verbunden.
Die erste Elektrode des vierten Transistors M4 ist mit der ersten Elektrode des dritten Transistors M3 verbunden und ist gemeinsam mit der ersten Elektrode des dritten Transistors M3 mit dem zweiten Leistungsversorgungs-Eingangsanschluss VSS verbunden; die zweite Elektrode des vierten Transistors M4 ist mit der ersten Elektrode des zweiten Transistors M2 verbunden und ist gemeinsam mit der ersten Elektrode des zweiten Transistors M2 mit dem Taktsignal-Eingangsanschluss CLK verbunden; die dritte Elektrode des vierten Transistors M4, die zweite Elektrode des dritten Transistors M3 und die dritte Elektrode des zweiten Transistors M2 sind am Knoten N1 verbunden und sind mit dem ersten Anschluss des ersten Kondensators C1 verbunden.
4b zeigt ein Steuerung-Zeit-Diagramm der invertierenden Schaltung aus 4a.
In einer ersten Phase T1 wird ein Niederpegelsignal an den Pegelsignal-Eingangsanschluss Vin und ein Hochpegelsignal an den Taktsignal-Eingangsanschluss CLK angelegt. Eine Pull-Up-Einheit ist eingeschaltet und die Pull-Down-Einheit ist ausgeschaltet, d. h. der erste Transistor M1 und der zweite Transistor M2 sind eingeschaltet und der dritte Transistor M3 und der vierte Transistor M4 sind jeweils ausgeschaltet. Da der erste Transistor M1 und der zweite Transistor M2 eingeschaltet sind, wird ein Hochpegelsignal der ersten Versorgungsspannung VDD jeweils an den Knoten N1 und den Signal-Ausgangsanschluss Vout übertragen, ist der dritte Transistor M3 voll ausgeschaltet und am Signal-Ausgangsanschluss wird konstant ein Hochpegelsignal ausgegeben.
In einer zweiten Phase T2 wird ein Hochpegelsignal an den Pegelsignal-Eingangsanschluss Vin und ein Niederpegelsignal an den Taktsignal-Eingangsanschluss CLK angelegt. Die Pull-Up-Einheit ist ausgeschaltet und die Pull-Down-Einheit ist eingeschaltet, d. h. der erste Transistor M1 und der zweite Transistor M2 sind jeweils ausgeschaltet und der dritte Transistor M3 und der vierte Transistor M4 sind jeweils eingeschaltet. Da der vierte Transistor M4 eingeschaltet ist, wird durch den vierten Transistor M4 ein Niederpegelsignal vom zweiten Leistungsversorgungs-Eingangsanschluss VSS an den Knoten N1 übertragen und der dritte Transistor M3 ist eingeschaltet. Der vierte Transistor M4 befindet sich im leitenden Zustand, bis ein Pegel des ersten Knoten N1 den Wert VSS + Vth erreicht und ein Ausgangssignal des Signal-Ausgangsanschlusses Vout von einem Hochpegelsignal zu einem Niederpegelsignal geändert wird, da die erste Elektrode des dritten Transistors M3 mit dem zweiten Leistungsversorgungs-Eingangsanschluss VSS verbunden ist. Der Pegel des zweiten Anschlusses des ersten Kondensators C1, d. h. der Pegel des Knoten N1, wird aufgrund des Kopplungseffekts des ersten Kondensators C1 weiter abgesenkt, der dritte Transistor M3 ist voll eingeschaltet und das Niederpegelsignal des zweiten Leistungsversorgungs-Eingangsanschlusses VSS wird vollständig an den Signal-Ausgangsanschluss Vout übertragen.
In einer dritten Phase T3, in der der CLK und der Vin jeweils auf hohem Pegel sind, sind der erste Transistor M1, der zweite Transistor M2 und der vierte Transistor M4 jeweils ausgeschaltet. Der niedrige Pegel des Knoten N1 der vorangegangenen Zeitabfolge (die zweite Abfolge T2) bleibt aufgrund des ersten Kondensators C1 erhalten, wodurch der dritte Transistor M3 voll eingeschaltet bleibt und der Signal-Ausgangsanschluss Vout weiterhin ein Niederpegelsignal ausgibt.
In einer vierten Phase T4, in der der CLK wieder auf Niederpegelsignal ist, ist die Elektrode des vierten Transistors M4, die mit dem Knoten N1 verbunden ist, aufgrund des niedrigen Pegels des Knoten N1 eine Drain-Elektrode, der vierte Transistor M4 bleibt über einen langen Zeitraum im gesperrten Zustand, der Knoten N1 verbleibt aufgrund des ersten Kondensators C1 auf dem niedrigen Pegel, der drittem Transistor M3 bleibt im voll eingeschalteten Zustand und der dritte Transistor M3 überträgt weiterhin über einen langen Zeitraum vollständig das Niederpegelsignal an den Signal-Ausgangsanschluss Vout.
In diesem Ausführungsbeispiel kann die invertierende Schaltung des Weiteren, wie in 4c gezeigt, einen zweiten Kondensator C2 umfassen. Ein erster Anschluss des zweiten Kondensators C2 ist mit der dritten Elektrode des ersten Transistors M1 verbunden und ist gemeinsam mit der dritten Elektrode des ersten Transistors M1 mit dem ersten Leistungsversorgungs-Eingangsanschluss VDD verbunden; ein zweiter Anschluss des zweiten Kondensators C2 ist mit dem Signal-Ausgangsanschluss Vout verbunden. Die Ansteuerung der invertierenden Schaltung, die in 4c gezeigt wird, ist dieselbe wie für 4a und wird in 4b gezeigt. Das Hinzufügen des zweiten Kondensators C2 hat den Vorteil, dass Vout über einen langen Zeitraum, ohne durch andere Faktoren beeinflusst zu werden, als ein stabiler Niederpegelausgang erhalten werden kann.
In diesem Ausführungsbeispiel kann die invertierende Schaltung, wie in 4d gezeigt, einen fünften Transistor M5 umfassen. Eine erste Elektrode des fünften Transistors M5 ist mit der zweiten Elektrode des ersten Transistors M1 und der zweiten Elektrode des zweiten Transistors M2 verbunden und ist gemeinsam mit der zweiten Elektrode des ersten Transistors M1 und der zweiten Elektrode des zweiten Transistors M2 mit dem Pegelsignal-Eingangsanschluss Vin verbunden; eine zweite Elektrode des fünften Transistors M5 ist mit der zweiten Elektrode des vierten Transistors M4 verbunden und ist gemeinsam mit der zweiten Elektrode des vierten Transistors M4 mit dem Taktsignal-Eingangsanschluss CLK verbunden; eine dritte Elektrode des fünften Transistors M5 ist mit der dritten Elektrode des ersten Transistors M1 verbunden und ist gemeinsam mit der dritten Elektrode des ersten Transistors M1 mit dem ersten Leistungsversorgungs-Eingangsanschluss VDD verbunden. Die Ansteuerung der invertierenden Schaltung, die in 4d gezeigt ist, ist dieselbe wie für 4a und wird in 4b gezeigt. Das Hinzufügen des fünften Transistors M5 hat den Vorteil, dass die VDD an die zweite Elektrode des ersten Transistors M1 übertragen werden kann, wenn der CLK auf niedrigem Pegel ist, so dass der erste Transistor M1 voll ausgeschaltet ist und negative Faktoren, die zu einer unvollständigen Sperrung des ersten Transistors M1 führen und die Ausgabe des niedrigen Pegels an der Eingangsleitung beeinflussen, vermieden werden können.
In diesem Ausführungsbeispiel kann die invertierende Schaltung, wie in 4e gezeigt, sowohl den zweiten Kondensator C2 als auch den fünften Transistor M5 umfassen. Der zweite Kondensator C2 ist in derselben Weise mit dem fünften Transistor M5 wie in obigem Ausführungsbeispiel verbunden und die Ansteuerung erfolgt ebenfalls in derselben Weise wie oben und wie in 4b gezeigt.
5a ist ein Schaltplan einer invertierenden Schaltung gemäß einem Ausführungsbeispiel der Erfindung. Die invertierende Schaltung umfasst einen ersten Transistor M1, einen zweiten Transistor M2, einen dritten Transistor M3, einen vierten Transistor M4 und einen ersten Kondensator C1. Der erste Transistor M1, der zweite Transistor M2, der dritte Transistor M3 und der vierte Transistor M4 sind jeweils n-Typ-Transistoren.
Eine erste Elektrode des ersten Transistors M1 ist mit einem ersten Anschluss des zweiten Transistors M2 verbunden und ist gemeinsam mit dem ersten Anschluss des zweiten Transistors M2 mit einem ersten Leistungsversorgungs-Eingangsanschluss Vin verbunden; eine zweite Elektrode des ersten Transistors M1, eine dritte Elektrode des zweiten Transistors M2 und eine erste Elektrode des vierten Transistors M4 sind an einem Knoten N1 verbunden und sind mit einem ersten Anschluss des ersten Kondensators C1 verbunden; eine dritte Elektrode des ersten Transistors M1 ist mit einer ersten Elektrode des dritten Transistors M3 und einem zweiten Anschluss des ersten Kondensators C1 verbunden und ist gemeinsam mit der ersten Elektrode des dritten Transistors M3 und dem zweiten Anschluss des ersten Kondensators C1 mit einem Signal-Ausgangsanschluss Vout verbunden.
Die erste Elektrode des zweiten Transistors M2 ist mit der ersten Elektrode des ersten Transistors M1 verbunden und ist gemeinsam mit der ersten Elektrode des ersten Transistors M1 mit dem ersten Leistungsversorgungs-Eingangsanschluss Vin verbunden; eine zweite Elektrode des zweiten Transistors M2 ist mit einem Taktsignal-Eingangsanschluss CLK verbunden; die dritte Elektrode des zweiten Transistors M2, die zweite Elektrode des ersten Transistors M1 und die erste Elektrode des vierten Transistors M4 sind am Knoten N1 verbunden und sind mit dem ersten Anschluss des ersten Kondensators C verbunden.
Die erste Elektrode des dritten Transistors M3 ist mit der dritten Elektrode des ersten Transistors M1 und einem zweiten Anschluss des ersten Kondensators C1 verbunden und ist gemeinsam mit der drittem Elektrode des ersten Transistors M1 und des zweiten Anschluss des ersten Kondensators C1 mit dem Signal-Ausgangsanschluss Vout verbunden; eine zweite Elektrode des dritten Transistors M3 ist mit einer zweiten Elektrode des vierten Transistors M4 verbunden und ist gemeinsam mit der zweiten Elektrode des vierten Transistors M4 mit dem Pegelsignal-Eingangsanschluss Vin verbunden; eine dritte Elektrode des dritten Transistors M3 ist mit einer dritten Elektrode des vierten Transistors M4 verbunden und ist gemeinsam mit der dritten Elektrode des vierten Transistors M4 mit einem zweiten Leistungsversorgungs-Eingangsanschluss VSS verbunden.
Die erste Elektrode des vierten Transistors M4, die dritte Elektrode des zweiten Transistors M2 und die zweite Elektrode des ersten Transistors M1 sind am Knoten N1 verbunden und sind mit dem ersten Anschluss des ersten Kondensators C1 verbunden; die zweite Elektrode des vierten Transistors M4 ist mit der zweiten Elektrode des dritten Transistors M3 verbunden und ist gemeinsam mit der zweiten Elektrode des dritten Transistors M3 mit dem Pegelsignal-Eingangsanschluss Vin verbunden; die dritte Elektrode des vierten Transistors M4 ist mit der dritten Elektrode des dritten Transistors M3 verbunden und ist gemeinsam mit der dritten Elektrode des dritten Transistors M3 mit dem zweiten Leistungsversorgungs-Eingangsanschluss VSS verbunden. 5b zeigt ein Steuerung-Zeit-Diagramm der invertierenden Schaltung aus 5a.
In einer ersten Phase T1 wird ein Hochpegelsignal an den Pegelsignal-Eingangsanschluss Vin und ein Niederpegelsignal an den Taktsignal-Eingangsanschluss CLK angelegt. Eine Pull-Down-Einheit ist eingeschaltet und eine Pull-Up-Einheit ist ausgeschaltet, d. h. der erste Transistor M1 und der zweite Transistor M2 sind jeweils ausgeschaltet und der dritte Transistor M3 und der vierte Transistor M4 sind jeweils eingeschaltet. Da der dritte Transistor M3 und der vierte Transistor M4 eingeschaltet sind, wird ein Niederpegelsignal der zweiten Versorgungsspannung VSS jeweils an den Knoten N1 und den Signal-Ausgangsanschluss Vout übertragen, der erste Transistor M1 ist voll ausgeschaltet und es wird konstant ein Niederpegelsignal am Signal-Ausgangsanschluss Vout ausgeben.
In einer zweiten Phase T2 wird ein Niederpegelsignal an den Pegelsignal-Eingangsanschluss Vin und ein Hochpegelsignal an den Taktsignal-Eingangsanschluss CLK angelegt. Die Pull-Down-Einheit ist ausgeschaltet und die Pull-Up-Einheit ist eingeschaltet, d. h. der erste Transistor M1 und der zweite Transistor M2 sind jeweils eingeschaltet und der dritte Transistor M3 und der vierte Transistor M4 sind jeweils ausgeschaltet. Da der zweite Transistor M2 eingeschaltet ist, wird durch den zweiten Transistor M2 ein Hochpegelsignal vom ersten Leistungsversorgungs-Eingangsanschluss VDD an den Knoten N1 übertragen und der erste Transistor M1 ist eingeschaltet. Der zweite Transistor M2 befindet sich im leitenden Zustand, bis ein Pegel des ersten Knoten N1 den Wert VDD – Vth erreicht und ein Ausgangssignal des Signal-Ausgangsanschlusses Vout von einem Niederpegelsignal zu einem Hochpegelsignal geändert wird, da die erste Elektrode des ersten Transistors M1 mit dem ersten Leistungsversorgungs-Eingangsanschluss VDD verbunden ist. Der Pegel des ersten Anschlusses des ersten Kondensators C1, d. h. der Pegel des Knoten N1, wird aufgrund des Kopplungseffekts des ersten Kondensators C1 weiter erhöht, der erste Transistor M1 ist voll eingeschaltet und das Hochpegelsignal des ersten Leistungsversorgungs-Eingangsanschlusses VDD wird vollständig an den Signal-Ausgangsanschluss Vout übertragen.
In einer dritten Phase T3, in der der CLK und der Vin jeweils auf niedrigem Pegel sind, sind der zweite Transistor M2, der dritte Transistor M3 und der vierte Transistor M4 jeweils ausgeschaltet. Der hohe Pegel des Knoten N1 der vorangegangenen Zeitabfolge (die zweite Abfolge T2) bleibt aufgrund des ersten Kondensators C1 erhalten, wodurch der erste Transistor M1 voll eingeschaltet bleibt und der Signal-Ausgangsanschluss Vout weiterhin ein Hochpegelsignal ausgibt.
In einer vierten Phase T4, in der der CLK wieder auf hohem Pegel ist, wird die Elektrode des zweiten Transistors M2, die mit dem Knoten N1 verbunden ist, aufgrund des hohen Pegels des Knoten N1 eine Source-Elektrode, der zweite Transistor M2 bleibt über einen langen Zeitraum im gesperrten Zustand, der Knoten N1 verbleibt aufgrund des ersten Kondensators C1 auf dem hohen Pegel, der erste Transistor M1 bleibt im voll eingeschalteten Zustand und der erste Transistor M1 überträgt, bis die nächste wirksame Ansteuerung erfolgt, weiterhin und über einen langen Zeitraum vollständig das Hochpegelsignal an den Signal-Ausgangsanschluss Vout.
In diesem Ausführungsbeispiel kann die invertierende Schaltung des Weiteren, wie in 5c gezeigt, einen zweiten Kondensator C2 umfassen. Ein erster Anschluss des zweiten Kondensators C2 ist mit der dritten Elektrode des dritten Transistors M3 verbunden und ist gemeinsam mit der dritten Elektrode des dritten Transistors M3 mit dem zweiten Leistungsversorgungs-Eingangsanschluss VSS verbunden; ein zweiter Anschluss des zweiten Kondensators C2 ist mit dem Signal-Ausgangsanschluss Vout verbunden. Die Ansteuerung der invertierenden Schaltung, die in 5c gezeigt wird, ist dieselbe wie für 5a und wird in 5b gezeigt. Das Hinzufügen des zweiten Kondensators C2 hat den Vorteil, dass Vout über einen langen Zeitraum, ohne durch andere Faktoren beeinflusst zu werden, als ein stabiler Hochpegelausgang erhalten werden kann.
In diesem Ausführungsbeispiel kann die invertierende Schaltung, wie in 5d gezeigt, einen fünften Transistor M5 umfassen. Eine erste Elektrode des fünften Transistors M5 ist mit der zweiten Elektrode des dritten Transistors M3 und der zweiten Elektrode des vierten Transistors M4 verbunden und ist gemeinsam mit der zweiten Elektrode des dritten Transistors M3 und der zweiten Elektrode des vierten Transistors M4 mit dem Pegelsignal-Eingangsanschluss Vin verbunden; eine zweite Elektrode des fünften Transistors M5 ist mit der zweiten Elektrode des zweiten Transistors M2 und ist gemeinsam mit der zweiten Elektrode des zweiten Transistors M2 mit dem Taktsignal-Eingangsanschluss CLK verbunden; eine dritte Elektrode des fünften Transistors M5 ist mit der dritten Elektrode des dritten Transistors M3 verbunden und ist gemeinsam mit der dritten Elektrode des dritten Transistors M3 mit dem zweiten Leistungsversorgungs-Eingangsanschluss VSS verbunden. Die Ansteuerung der invertierenden Schaltung, die in 5d gezeigt wird, ist dieselbe wie für 5a und wird in 5b gezeigt. Das Hinzufügen des fünften Transistors M5 hat den Vorteil, dass die VSS an die zweite Elektrode des dritten Transistors M3 übertragen werden kann, wenn der CLK auf hohem Pegel ist, so dass der dritte Transistor M3 voll ausgeschaltet ist und negative Faktoren, die zu einer unvollständigen Sperrung des dritten Transistors M3 führen und die Ausgabe des niedrigen Pegels an der Eingangsleitung beeinflussen, vermieden werden können.
In diesem Ausführungsbeispiel kann die invertierende Schaltung, wie in 5e gezeigt, sowohl den zweiten Kondensator C2 als auch den fünften Transistor M5 umfassen. Der zweite Kondensator C2 ist in derselben Weise mit dem fünften Transistor M5 wie in obigem Ausführungsbeispiel verbunden und die Ansteuerung erfolgt ebenfalls in derselben Weise wie oben und wie in 5b gezeigt.
6a ist ein Schaltplan einer invertierenden Schaltung gemäß einem Ausführungsbeispiel der Erfindung. Die invertierende Schaltung umfasst einen ersten Transistor M1, einen zweiten Transistor M2, einen dritten Transistor M3, einen vierten Transistor M4 und einen ersten Kondensator C1. Der erste Transistor M1, der zweite Transistor M2, der dritte Transistor M3 und der vierte Transistor M4 sind jeweils n-Typ-Transistoren.
Eine erste Elektrode des ersten Transistors M1 ist mit einem ersten Anschluss des zweiten Transistors M2 verbunden und ist gemeinsam mit dem ersten Anschluss des zweiten Transistors M2 mit einem ersten Leistungsversorgungs-Eingangsanschluss Vin verbunden; eine zweite Elektrode des ersten Transistors M1, eine dritte Elektrode des zweiten Transistors M2 und eine erste Elektrode des vierten Transistors M4 sind an einem Knoten N1 verbunden und sind mit einem ersten Anschluss des ersten Kondensators C1 verbunden; eine dritte Elektrode des ersten Transistors M1 ist mit einer ersten Elektrode des dritten Transistors M3 und einem zweiten Anschluss des ersten Kondensators C1 verbunden und ist gemeinsam mit der ersten Elektrode des dritten Transistors M3 und dem zweiten Anschluss des ersten Kondensators 1 mit einem Signal-Ausgangsanschluss Vout verbunden.
Die erste Elektrode des zweiten Transistors M2 ist mit der ersten Elektrode des ersten Transistors M1 verbunden und ist gemeinsam mit der ersten Elektrode des ersten Transistors M1 mit dem ersten Leistungsversorgungs-Eingangsanschluss Vin verbunden; eine zweite Elektrode des zweiten Transistors M2 ist mit einem Taktsignal-Eingangsanschluss CLK verbunden; die dritte Elektrode des zweiten Transistors M2, die zweite Elektrode des ersten Transistors M1 und die erste Elektrode des vierten Transistors M4 sind mit am Knoten N1 verbunden und sind mit dem ersten Anschluss des ersten Kondensators C1 verbunden.
Die erste Elektrode des dritten Transistors M3 ist mit der dritten Elektrode des ersten Transistors M1 und einem zweiten Anschluss des ersten Kondensators C1 verbunden und ist gemeinsam mit der drittem Elektrode des ersten Transistors M1 und dem zweiten Anschluss des ersten Kondensators C1 mit dem Signal-Ausgangsanschluss Vout verbunden; eine zweite Elektrode des dritten Transistors M3 ist mit einer zweiten Elektrode des vierten Transistors M4 verbunden und ist gemeinsam mit der zweiten Elektrode des vierten Transistors M4 mit dem Pegelsignal-Eingangsanschluss Vin verbunden; eine dritte Elektrode des dritten Transistors M3 ist mit einer dritten Elektrode des vierten Transistors M4 verbunden und ist gemeinsam mit der dritten Elektrode des vierten Transistors M4 mit einem zweiten Leistungsversorgungs-Eingangsanschluss VSS verbunden. Die erste Elektrode des vierten Transistors M4 ist mit der zweiten Elektrode des zweiten Transistors M2 verbunden und ist gemeinsam mit der zweiten Elektrode des zweiten Transistors M2 mit dem Taktsignal-Eingangsanschluss CLK verbunden; die zweite Elektrode des vierten Transistors M4 ist mit der zweiten Elektrode des dritten Transistors M3 verbunden und ist gemeinsam mit der zweiten Elektrode des dritten Transistors M3 mit dem Pegelsignal-Eingangsanschluss Vin verbunden; die dritte Elektrode des vierten Transistors M4, die zweite Elektrode des ersten Transistors M1 und die dritte Elektrode des zweiten Transistors M2 sind am Knoten N1 verbunden und sind mit dem ersten Anschluss des ersten Kondensators C1 verbunden.
6b zeigt ein Steuerung-Zeit-Diagramm der invertierenden Schaltung aus 6a.
In einer ersten Zeitabfolge T1 wird ein Hochpegelsignal an den Pegelsignal-Eingangsanschluss Vin und ein Niederpegelsignal an den Taktsignal-Eingangsanschluss CLK angelegt. Eine Pull-Down-Einheit ist eingeschaltet und eine Pull-Up-Einheit ist ausgeschaltet, d. h. der erste Transistor M1 und der zweite Transistor M2 sind jeweils ausgeschaltet und der dritte Transistor M3 und der vierte Transistor M4 sind jeweils eingeschaltet. Da der dritte Transistor M3 und der vierte Transistor M4 eingeschaltet sind, wird ein Niederpegelsignal der zweiten Versorgungsspannung VSS jeweils an den Knoten N1 und den Signal-Ausgangsanschluss Vout übertragen, der erste Transistor M1 ist voll ausgeschaltet und es wird konstant ein Niederpegelsignal am Signal-Ausgangsanschluss Vout ausgeben.
In einer zweiten Phase T2 wird ein Niederpegelsignal an den Pegelsignal-Eingangsanschluss Vin und ein Hochpegelsignal an den Taktsignal-Eingangsanschluss CLK angelegt. Die Pull-Down-Einheit ist ausgeschaltet und die Pull-Up-Einheit ist eingeschaltet, d. h. der erste Transistor M1 und der zweite Transistor M2 sind jeweils eingeschaltet und der dritte Transistor M3 und der vierte Transistor M4 sind jeweils ausgeschaltet. Da der zweite Transistor M2 eingeschaltet ist, wird durch den zweiten Transistor M2 ein Hochpegelsignal vom ersten Leistungsversorgungs-Eingangsanschluss VDD an den Knoten N1 übertragen und der erste Transistor M1 ist eingeschaltet. Der zweite Transistor M2 befindet sich im leitenden Zustand, bis ein Pegel des ersten Knoten N1 den Wert VDD – Vth erreicht und ein Ausgangssignal des Signal-Ausgangsanschlusses Vout von einem Niederpegelsignal zu einem Hochpegelsignal geändert wird, da die erste Elektrode des ersten Transistors M1 mit dem ersten Leistungsversorgungs-Eingangsanschluss VDD verbunden ist. Der Pegel des ersten Anschlusses des ersten Kondensators C1, d. h. der Pegel des Knoten N1, wird aufgrund des Kopplungseffekts des ersten Kondensators C1 weiter erhöht, der erste Transistor M1 ist voll eingeschaltet und das Hochpegelsignal des ersten Leistungsversorgungs-Eingangsanschlusses VDD wird vollständig an den Signal-Ausgangsanschluss Vout übertragen.
In einer dritten Phase T3, in der der CLK und der Vin jeweils auf niedrigem Pegel sind, sind der zweite Transistor M2, der dritte Transistor M3 und der vierte Transistor M4 jeweils ausgeschaltet. Der hohe Pegel des Knoten N1 der vorangegangenen Zeitabfolge (die zweite Abfolge T2) bleibt aufgrund des ersten Kondensators C1 erhalten, wodurch der erste Transistor M1 voll eingeschaltet bleibt und der Signal-Ausgangsanschluss Vout weiterhin ein Hochpegelsignal ausgibt.
In einer vierten Phase T4, in der der CLK wieder auf niedrigem Pegel ist, wird die Elektrode des zweiten Transistors M2, die mit dem Knoten N1 verbunden ist, aufgrund des hohen Pegels des Knoten N1 eine Source-Elektrode, der zweite Transistor M2 bleibt über einen langen Zeitraum im gesperrten Zustand, der Knoten N1 verbleibt aufgrund des ersten Kondensators C1 auf dem hohen Pegel, der erste Transistor M1 bleibt im voll eingeschalteten Zustand und der erste Transistor M1 überträgt, bis die nächste wirksame Ansteuerung erfolgt, weiterhin und über einen langen Zeitraum vollständig das Hochpegelsignal an den Signal-Ausgangsanschluss Vout.
In diesem Ausführungsbeispiel kann die invertierende Schaltung des Weiteren, wie in 6c gezeigt, einen zweiten Kondensator C2 umfassen. Ein erster Anschluss des zweiten Kondensators C2 ist mit der dritten Elektrode des dritten Transistors M3 verbunden und ist gemeinsam mit der dritten Elektrode des dritten Transistors M3 mit dem zweiten Leistungsversorgungs-Eingangsanschluss VSS verbunden; ein zweiter Anschluss des zweiten Kondensators C2 ist mit dem Signal-Ausgangsanschluss Vout verbunden. Die Ansteuerung der invertierenden Schaltung, die in 6c gezeigt wird, ist dieselbe wie für 6a und wird in 6b gezeigt. Das Hinzufügen des zweiten Kondensators C2 hat den Vorteil, dass Vout über einen langen Zeitraum, ohne durch andere Faktoren beeinflusst zu werden, als ein stabiler Hochpegelausgang erhalten werden kann.
In diesem Ausführungsbeispiel kann die invertierende Schaltung, wie in 6d gezeigt, einen fünften Transistor M5 umfassen. Eine erste Elektrode des fünften Transistors M5 ist mit der zweiten Elektrode des dritten Transistors M3 und der zweiten Elektrode des vierten Transistors M4 verbunden und ist gemeinsam mit der zweiten Elektrode des dritten Transistors M3 und der zweiten Elektrode des vierten Transistors M4 mit dem Pegelsignal-Eingangsanschluss Vin verbunden; eine zweite Elektrode des fünften Transistors M5 ist mit der zweiten Elektrode des zweiten Transistors M2 und ist gemeinsam mit der zweiten Elektrode des zweiten Transistors M2 mit dem Taktsignal-Eingangsanschluss CLK verbunden; eine dritte Elektrode des fünften Transistors M5 ist mit der dritten Elektrode des dritten Transistors M3 verbunden und ist gemeinsam mit der dritten Elektrode des dritten Transistors M3 mit dem zweiten Leistungsversorgungs-Eingangsanschluss VSS verbunden. Die Ansteuerung der invertierenden Schaltung, die in 6d gezeigt wird, ist dieselbe wie für 6a und wird in 6b gezeigt. Das Hinzufügen des fünften Transistors M5 hat den Vorteil, dass die VSS an die zweite Elektrode des dritten Transistors M3 übertragen werden kann, wenn der CLK auf hohem Pegel ist, so dass der dritte Transistor M3 voll ausgeschaltet ist und negative Faktoren, die zu einer unvollständigen Sperrung des dritten Transistors M3 führen und die Ausgabe des niedrigen Pegels am Eingang beeinflussen, vermieden werden können.
In diesem Ausführungsbeispiel kann die invertierende Schaltung, wie in 6e gezeigt, sowohl den zweiten Kondensator C2 als auch den fünften Transistor M5 umfassen. Der zweite Kondensator C2 ist in derselben Weise mit dem fünften Transistor M5 wie in obigem Ausführungsbeispiel verbunden und die Ansteuerung erfolgt ebenfalls in derselben Weise wie oben und wie in 6b gezeigt.
Der Aufbau und das Ansteuerverfahren für die invertierende Schaltung gemäß dem Ausführungsbeispiel der Erfindung wurden im Vorgehenden detailliert beschrieben. Das Prinzip und das Ausführungsbeispiel der Erfindung werden in dieser Schrift an speziellen Beispielen erläutert. Die Beschreibungen zu obigen Ausführungsbeispiele dienen nur dazu, ein Verständnis des Verfahrens und der Kernidee der Erfindungen herbeizuführen. Vom Fachmann können auf Grundlage der Idee der Erfindung Änderungen am Ausführungsbeispiel und dem Anwendungsumfang der Erfindung vorgenommen werden. Dies bedeutet, dass der Inhalt der Beschreibung nicht als die Erfindung beschränkend auszulegen ist.

Claims

Invertierende Schaltung, die auf ein organisches Licht emittierendes Anzeigefeld mit Aktivmatrix anwendbar ist, Folgendes umfassend: eine Pull-Up-Einheit umfassend einen ersten Leistungsversorgungs-Eingangsanschluss (VDD), einen ersten Anschluss, einen zweiten Anschluss und einen dritten Anschluss, wobei der erste Leistungsversorgungs-Eingangsanschluss zum Empfangen eines ersten Spannungssignals ausgelegt ist, der erste Anschluss zum Empfangen eines ersten Steuersignals ausgelegt ist und der dritte Anschluss elektrisch mit einem Signal-Ausgangsanschluss (Vout) verbunden und zur Ausgabe eines ersten Pegelsignals ausgelegt ist; eine Pull-Down-Einheit umfassend einen zweiten Leistungsversorgungs-Eingangsanschluss (VSS), einen vierten Anschluss, einen fünften Anschluss und einen sechsten Anschluss, wobei der vierte Anschluss elektrisch mit dem zweiten Anschluss der Pull-Up-Einheit verbunden ist, der zweite Leistungsversorgungs-Eingangsanschluss zum Empfangen eines zweiten Spannungssignals ausgelegt ist, der fünfte Anschluss zum Empfangen eines zweiten Steuersignals ausgelegt ist und der sechste Anschluss elektrisch mit dem Signal-Ausgangsanschluss verbunden und zur Ausgabe eines zweiten Pegelsignals ausgelegt ist; und einen ersten Kondensator (C1), wobei ein erster Anschluss des ersten Kondensators elektrisch mit dem zweiten Anschluss der Pull-Up-Einheit und dem vierten Anschluss der Pull-Down-Einheit verbunden ist und ein zweiter Anschluss des Kondensators elektrisch mit dem dritten Anschluss der Pull-Up-Einheit und dem sechsten Anschluss der Pull-Down-Einheit verbunden ist.
Invertierende Schaltung nach Anspruch 1, bei der die Pull-Up-Einheit einen ersten Transistor (M1) und einen zweiten Transistor (M2) umfasst und die Pull-Down-Einheit einen dritten Transistor (M3) und einen vierten Transistor (M4) umfasst.
Invertierende Schaltung nach Anspruch 2, wobei der erste Transistor, der zweite Transistor, der dritte Transistor und der vierte Transistor jeweils p-Typ-Transistoren sind, der erste Anschluss der Pull-Up-Einheit ein Pegelsignal-Eingangsanschluss (Vin) ist, der zweite Anschluss der Pull-Up-Einheit eine erste Elektrode des zweiten Transistors ist, der dritte Anschluss der Pull-Up-Einheit eine erste Elektrode des ersten Transistors ist, der vierte Anschluss der Pull-Down-Einheit eine dritte Elektrode des vierten Transistors ist, der fünfte Anschluss der Pull-Down-Einheit ein Taktsignal-Eingangsanschluss (CLK) ist und der sechste Anschluss der Pull-Down-Einheit eine dritte Elektrode des dritten Transistors ist.
Invertierende Schaltung nach Anspruch 3, bei der die erste Elektrode des ersten Transistors mit dem zweiten Anschluss des ersten Kondensators und der dritten Elektrode des dritten Transistors verbunden ist und gemeinsam mit dem zweiten Anschluss des ersten Kondensators und der dritten Elektrode des Transistors mit dem Signal-Ausgangsanschluss (Vout) verbunden ist; eine zweite Elektrode des ersten Transistors mit einer zweiten Elektrode des zweiten Transistors verbunden ist und gemeinsam mit der zweiten Elektrode des zweiten Transistors mit dem Pegelsignal-Eingangsanschluss (Vin) verbunden ist; eine dritte Elektrode des ersten Transistors mit einer dritten Elektrode des zweiten Transistors verbunden ist und gemeinsam mit der dritten Elektrode des zweiten Transistors mit dem ersten Leistungsversorgungs-Eingangsanschluss (VDD) verbunden ist; die erste Elektrode des zweiten Transistors mit einer zweiten Elektrode des dritten Transistors und der dritten Elektrode des vierten Transistors verbunden ist und gemeinsam mit der zweiten Elektrode des dritten Transistors und der dritten Elektrode des vierten Transistors mit dem ersten Anschluss des ersten Kondensators verbunden ist; die zweite Elektrode des zweiten Transistors mit der zweiten Elektrode des ersten Transistors verbunden ist und gemeinsam mit der zweiten Elektrode des ersten Transistors mit dem Pegelsignal-Eingangsanschluss verbunden ist; die dritte Elektrode des zweiten Transistors mit der dritten Elektrode des ersten Transistors verbunden ist und gemeinsam mit der dritten Elektrode des ersten Transistors mit dem ersten Leistungsversorgungs-Eingangsanschluss verbunden ist; eine erste Elektrode des dritten Transistors mit einer ersten Elektrode des vierten Transistors verbunden ist und gemeinsam mit der ersten Elektrode des vierten Transistors mit dem zweiten Leistungsversorgungs-Eingangsanschluss verbunden ist; die zweite Elektrode des dritten Transistors mit der dritten Elektrode des vierten Transistors verbunden ist und gemeinsam mit der dritten Elektrode des vierten Transistors mit dem ersten Anschluss des ersten Kondensators verbunden ist; die dritte Elektrode des dritten Transistors mit der ersten Elektrode des ersten Transistors und dem zweiten Anschluss des ersten Kondensators verbunden ist und gemeinsam mit der ersten Elektrode des ersten Transistors und dem zweiten Anschluss des ersten Kondensators mit dem Signal-Ausgangsanschluss (Vout) verbunden ist; und die erste Elektrode des vierten Transistors mit der ersten Elektrode des dritten Transistors verbunden ist und gemeinsam mit der ersten Elektrode des dritten Transistors mit dem zweiten Leistungsversorgungs-Eingangsanschluss verbunden ist; eine zweite Elektrode des vierten Transistors mit dem Taktsignal-Eingangsanschluss (CLK) verbunden ist; die dritte Elektrode des vierten Transistors mit der zweiten Elektrode des dritten Transistors verbunden ist und gemeinsam mit der zweiten Elektrode des dritten Transistors mit dem ersten Anschluss des ersten Kondensators verbunden ist.
Invertierende Schaltung nach Anspruch 3 oder 4, bei der die erste Elektrode des ersten Transistors mit dem zweiten Anschluss des ersten Kondensators und der dritten Elektrode des dritten Transistors verbunden ist und gemeinsam mit dem zweiten Anschluss des ersten Kondensators und der dritten Elektrode des dritten Transistors mit dem Signal-Ausgangsanschluss (Vout) verbunden ist; eine zweite Elektrode des ersten Transistors mit einer zweiten Elektrode des zweiten Transistors verbunden ist und gemeinsam mit der zweiten Elektrode des zweiten Transistors mit dem Pegelsignal-Eingangsanschluss (Vin) verbunden ist; eine dritte Elektrode des ersten Transistors mit einer dritten Elektrode des zweiten Transistors verbunden ist und gemeinsam mit der dritten Elektrode des zweiten Transistors mit dem ersten Leistungsversorgungs-Eingangsanschluss (VDD) verbunden ist; die erste Elektrode des zweiten Transistors mit einer zweiten Elektrode des vierten Transistors verbunden ist und gemeinsam mit der zweiten Elektrode des vierten Transistors mit dem Taktsignal-Eingangsanschluss (CLK) verbunden ist; die zweite Elektrode des zweiten Transistors mit der zweiten Elektrode des ersten Transistors verbunden ist und gemeinsam mit der zweiten Elektrode des ersten Transistors mit dem Pegelsignal-Eingangsanschluss (Vin) verbunden ist; die dritte Elektrode des zweiten Transistors mit einer zweiten Elektrode des dritten Transistors und der dritten Elektrode des vierten Transistors verbunden ist und gemeinsam mit der zweiten Elektrode des dritten Transistors und der dritten Elektrode des vierten Transistors mit dem ersten Anschluss des ersten Kondensators verbunden ist; eine erste Elektrode des dritten Transistors mit einer ersten Elektrode des vierten Transistors verbunden ist und gemeinsam mit der ersten Elektrode des vierten Transistors mit dem zweiten Leistungsversorgungs-Eingangsanschluss (VSS) verbunden ist; die zweite Elektrode des dritten Transistors mit der dritten Elektrode des vierten Transistors verbunden ist und gemeinsam mit der dritten Elektrode des vierten Transistors mit dem ersten Anschluss des ersten Kondensators verbunden ist; die dritte Elektrode des dritten Transistors mit der ersten Elektrode des ersten Transistors und dem zweiten Anschluss des ersten Kondensators verbunden ist und gemeinsam mit der ersten Elektrode des ersten Transistors und dem zweiten Anschluss des ersten Kondensators mit dem Signal-Ausgangsanschluss (Vout) verbunden ist; und die erste Elektrode des vierten Transistors mit der ersten Elektrode des dritten Transistors verbunden ist und gemeinsam mit der ersten Elektrode des dritten Transistorsmit dem zweiten Leistungsversorgungs-Eingangsanschluss verbunden ist; die zweite Elektrode des vierten Transistors mit der ersten Elektrode des zweiten Transistors verbunden ist und gemeinsam mit der ersten Elektrode des zweiten Transistors mit dem Taktsignal-Eingangsanschluss (CLK) verbunden ist; die dritte Elektrode des vierten Transistors mit der zweiten Elektrode des dritten Transistors und der dritten Elektrode des zweiten Transistors verbunden ist und gemeinsam mit der zweiten Elektrode des dritten Transistors und der dritten Elektrode des zweiten Transistors mit dem ersten Anschluss des ersten Kondensators verbunden ist.
Invertierende Schaltung nach Anspruch 4 oder 5, des Weiteren umfassend einen zweiten Kondensator, wobei ein erster Anschluss des zweiten Kondensators mit der dritten Elektrode des ersten Transistors verbunden ist und gemeinsam mit der dritten Elektrode des ersten Transistors mit dem ersten Leistungsversorgungs-Eingangsanschluss (VDD) verbunden ist; und ein zweiter Anschluss des zweiten Kondensators mit dem Signal-Ausgangsanschluss (Vout) verbunden ist.
Invertierende Schaltung nach einem der Ansprüche 4 bis 6, des Weiteren umfassend einen fünften Transistor, wobei eine erste Elektrode des fünften Transistors mit der zweiten Elektrode des ersten Transistors und der zweiten Elektrode des zweiten Transistors verbunden ist und gemeinsam mit der zweiten Elektrode des ersten Transistors und der zweiten Elektrode des zweiten Transistors mit dem Pegelsignal-Eingangsanschluss (Vin) verbunden ist; eine zweite Elektrode des fünften Transistors mit der zweiten Elektrode des vierten Transistors verbunden ist und gemeinsam mit der zweiten Elektrode des vierten Transistors mit dem Taktsignal-Eingangsanschluss (CLK) verbunden ist; eine dritte Elektrode des fünften Transistors mit der dritten Elektrode des ersten Transistors verbunden ist und gemeinsam mit der dritten Elektrode des ersten Transistors mit dem ersten Leistungsversorgungs-Eingangsanschluss (VDD) verbunden ist.
Invertierende Schaltung nach Anspruch 7, des Weiteren umfassend einen zweiten Kondensator, wobei ein erster Anschluss des zweiten Kondensators mit der dritten Elektrode des ersten Transistors und der dritten Elektrode des fünften Transistors verbunden ist und gemeinsam mit der dritten Elektrode des ersten Transistors und der dritten Elektrode des fünften Transistors mit dem ersten Leistungsversorgungs-Eingangsanschluss (VDD) verbunden ist; ein zweiter Anschluss des zweiten Kondensators mit dem Signal-Ausgangsanschluss (Vout) verbunden ist.
Invertierende Schaltung nach einem der Ansprüche 2 bis 8, bei der der erste Transistor, der zweite Transistor, der dritte Transistor und der vierte Transistor jeweils n-Typ-Transistoren sind, der erste Anschluss der Pull-Up-Einheit ein Taktsignal-Eingangsanschluss (CLK) ist, der zweite Anschluss der Pull-Up-Einheit eine dritte Elektrode des zweiten Transistors ist, der dritte Anschluss der Pull-Up-Einheit eine dritte Elektrode des ersten Transistors ist, der vierte Anschluss der Pull-Down-Einheit eine erste Elektrode des vierten Transistors ist, der fünfte Anschluss der Pull-Down-Einheit ein Pegelsignal-Eingangsanschluss (Vin) ist und der sechste Anschluss der Pull-Down-Einheit eine erste Elektrode des dritten Transistors ist.
Invertierende Schaltung nach Anspruch 9, bei der eine erste Elektrode des ersten Transistors mit einer ersten Elektrode des zweiten Transistors verbunden ist und gemeinsam mit der ersten Elektrode des zweiten Transistors mit dem ersten Leistungsversorgungs-Eingangsanschluss (VDD) verbunden ist; eine zweite Elektrode des ersten Transistors mit der dritten Elektrode des zweiten Transistors und der ersten Elektrode des vierten Transistors verbunden ist und gemeinsam mit der dritten Elektrode des zweiten Transistors und der ersten Elektrode des vierten Transistors mit dem ersten Anschluss des ersten Kondensators verbunden ist; die dritte Elektrode des ersten Transistors mit der ersten Elektrode des dritten Transistors und dem zweiten Anschluss des ersten Kondensators verbunden ist und gemeinsam mit der ersten Elektrode des dritten Transistors und dem zweiten Anschluss des ersten Kondensators mit dem Signal-Ausgangsanschluss (Vout) verbunden ist; die erste Elektrode des zweiten Transistors mit der ersten Elektrode des ersten Transistors verbunden ist und gemeinsam mit der ersten Elektrode des ersten Transistors mit dem ersten Leistungsversorgungs-Eingangsanschluss verbunden ist; eine zweite Elektrode des zweiten Transistors mit dem Taktsignal-Eingangsanschluss (CLK) verbunden ist; die dritte Elektrode des zweiten Transistors mit der zweiten Elektrode des ersten Transistors und der ersten Elektrode des vierten Transistors verbunden ist und gemeinsam mit der zweiten Elektrode des ersten Transistors und der ersten Elektrode des vierten Transistors mit dem ersten Anschluss des ersten Kondensators verbunden ist; die erste Elektrode des dritten Transistors mit der dritten Elektrode des ersten Transistors und dem zweiten Anschluss des ersten Kondensators verbunden ist und gemeinsam mit der dritten Elektrode des ersten Transistors und dem zweiten Anschluss des ersten Kondensators mit dem Signal-Ausgangsanschluss (Vout) verbunden ist; eine zweite Elektrode des dritten Transistors mit einer zweiten Elektrode des vierten Transistors verbunden ist und gemeinsam mit der zweiten Elektrode des vierten Transistors mit dem Pegelsignal-Eingangsanschluss (Vin) verbunden ist; eine dritte Elektrode des dritten Transistors mit der dritten Elektrode des vierten Transistors verbunden ist und gemeinsam mit der dritten Elektrode des vierten Transistors mit dem zweiten Leistungsversorgungs-Eingangsanschluss (VSS) verbunden ist; und die erste Elektrode des vierten Transistors mit der dritten Elektrode des zweiten Transistors verbunden ist und gemeinsam mit der dritten Elektrode des zweiten Transistors mit dem ersten Anschluss des ersten Kondensators verbunden ist; die zweite Elektrode des vierten Transistors mit der zweiten Elektrode des dritten Transistors verbunden ist und gemeinsam mit der zweiten Elektrode des dritten Transistors mit dem Pegelsignal-Eingangsanschluss (Vin) verbunden ist; die dritte Elektrode des vierten Transistors mit der dritten Elektrode des dritten Transistors verbunden ist und gemeinsam mit der dritten Elektrode des dritten Transistors mit dem zweiten Leistungsversorgungs-Eingangsanschluss verbunden ist.
Invertierende Schaltung nach Anspruch 9 oder 10, bei der eine erste Elektrode des ersten Transistors mit einem ersten Anschluss des zweiten Kondensators verbunden ist und gemeinsam mit dem ersten Anschluss des zweiten Kondensators mit dem ersten Leistungsversorgungs-Eingangsanschluss (VDD) verbunden ist; eine zweite Elektrode des ersten Transistors mit der dritten Elektrode des zweiten Transistors und der ersten Elektrode des vierten Transistors verbunden ist und gemeinsam mit der dritten Elektrode des zweiten Transistors und der ersten Elektrode des vierten Transistors mit dem ersten Anschluss des ersten Kondensators verbunden ist; die dritte Elektrode des ersten Transistors mit der ersten Elektrode des dritten Transistors und dem zweiten Anschluss des ersten Kondensators verbunden ist und gemeinsam mit der ersten Elektrode des dritten Transistors und dem zweiten Anschluss des ersten Kondensators mit dem Signal-Ausgangsanschluss (Vout) verbunden ist; die erste Elektrode des zweiten Transistors mit der ersten Elektrode des ersten Transistors verbunden ist und gemeinsam mit der ersten Elektrode des ersten Transistors mit dem ersten Leistungsversorgungs-Eingangsanschluss verbunden ist; eine zweite Elektrode des zweiten Transistors mit dem Taktsignal-Eingangsanschluss (CLK) verbunden ist; die dritte Elektrode des zweiten Transistors mit der zweiten Elektrode des ersten Transistors und der ersten Elektrode des vierten Transistors verbunden ist und gemeinsam mit der zweiten Elektrode des ersten Transistors und der ersten Elektrode des vierten Transistors mit dem ersten Anschluss des ersten Kondensators verbunden ist; die erste Elektrode des dritten Transistors mit der dritten Elektrode des ersten Transistors und dem zweiten Anschluss des ersten Kondensators verbunden ist und gemeinsam mit der dritten Elektrode des ersten Transistors und dem zweiten Anschluss des ersten Kondensators mit dem Signal-Ausgangsanschluss (Vout) verbunden ist; eine zweite Elektrode des dritten Transistors mit einer zweiten Elektrode des vierten Transistors verbunden ist und gemeinsam mit der zweiten Elektrode des vierten Transistors mit dem Pegelsignal-Eingangsanschluss (Vin) verbunden ist; eine dritte Elektrode des dritten Transistors mit der dritten Elektrode des vierten Transistors verbunden ist und gemeinsam mit der dritten Elektrode des vierten Transistors mit dem zweiten Leistungsversorgungs-Eingangsanschluss (VSS) verbunden ist; und die erste Elektrode des vierten Transistors mit der zweiten Elektrode des zweiten Transistors verbunden ist und gemeinsam mit der zweiten Elektrode des zweiten Transistors mit dem Taktsignal-Eingangsanschluss (CLK) verbunden ist; die zweite Elektrode des vierten Transistors mit der zweiten Elektrode des dritten Transistors verbunden ist und gemeinsam mit der zweiten Elektrode des dritten Transistors mit dem Pegelsignal-Eingangsanschluss (Vin) verbunden ist; die dritte Elektrode des vierten Transistors mit der zweiten Elektrode des ersten Transistors und der dritten Elektrode des zweiten Transistors verbunden ist und gemeinsam mit der zweiten Elektrode des ersten Transistors und dritten Elektrode des zweiten Transistors mit dem ersten Anschluss des ersten Kondensators verbunden ist.
Invertierende Schaltung nach Anspruch 10 oder 11, des Weiteren umfassend einen zweiten Kondensator, wobei ein erster Anschluss des zweiten Kondensators mit der dritten Elektrode des dritten Transistors verbunden ist und gemeinsam mit der dritten Elektrode des dritten Transistors mit dem zweiten Leistungsversorgungs-Eingangsanschluss (VSS) verbunden ist; und ein zweiter Anschluss des zweiten Kondensators mit dem Signal-Ausgangsanschluss (Vout) verbunden ist.
Invertierende Schaltung nach einem der Ansprüche 10 bis 12, des Weiteren umfassend einen fünften Transistor, wobei eine erste Elektrode des fünften Transistors mit der zweiten Elektrode des dritten Transistors und der zweiten Elektrode des vierten Transistors verbunden ist und gemeinsam mit der zweiten Elektrode des dritten Transistors und der zweiten Elektrode des vierten Transistors mit dem Pegelsignal-Eingangsanschluss (Vin) verbunden ist; eine zweite Elektrode des fünften Transistors mit der zweiten Elektrode des zweiten Transistors verbunden ist und gemeinsam mit der zweiten Elektrode des zweiten Transistors mit dem Taktsignal-Eingangsanschluss (CLK) verbunden ist; eine dritte Elektrode des fünften Transistors mit der dritten Elektrode des dritten Transistors verbunden ist und gemeinsam mit der dritten Elektrode des dritten Transistors mit dem zweiten Leistungsversorgungs-Eingangsanschluss (VSS) verbunden ist.
Invertierende Schaltung nach Anspruch 13 des Weiteren umfassend einen zweiten Kondensator, wobei ein erster Anschluss des zweiten Kondensators mit der dritten Elektrode des dritten Transistors und der dritten Elektrode des fünften Transistors verbunden ist und gemeinsam mit der dritten Elektrode des dritten Transistors und der dritten Elektrode des fünften Transistors mit dem zweiten Leistungsversorgungs-Eingangsanschluss (VSS) verbunden ist; ein zweiter Anschluss des zweiten Kondensators mit dem Signal-Ausgangsanschluss (Vout) verbunden ist.
Invertierende Schaltung nach einem der Ansprüche 1 bis 14, bei der eine an den ersten Leistungsversorgungs-Eingangsanschluss (VDD) angelegte Spannung zwischen 0 V und 10 V beträgt und eine an den zweiten Leistungsversorgungs-Eingangsanschluss (VSS) angelegte Spannung zwischen –5 V und 0 V beträgt.
Invertierende Schaltung nach einem der Ansprüche 3 bis 15, bei der eine an den Pegelsignal-Eingangsanschluss (Vin) angelegte Spannung zwischen –5 V und 10 V beträgt und eine an den Taktsignal-Eingangsanschluss (CLK) angelegte Spannung zwischen –5 V und 10 V beträgt.
Anzeigefeld, das eine invertierende Schaltung umfasst, wobei die invertierende Schaltung Folgendes umfasst: eine Pull-Up-Einheit umfassend einen ersten Leistungsversorgungs-Eingangsanschluss (VDD), einen ersten Anschluss, einen zweiten Anschluss und einen dritten Anschluss, wobei der erste Leistungsversorgungs-Eingangsanschluss zum Empfangen eines ersten Spannungssignals ausgelegt ist, der erste Anschluss zum Empfangen eines ersten Steuersignals ausgelegt ist und der dritte Anschluss elektrisch mit einem Signal-Ausgangsanschluss (Vout) verbunden und zur Ausgabe eines ersten Pegelsignals ausgelegt ist; eine Pull-Down-Einheit umfassend einen zweiten Leistungsversorgungs-Eingangsanschluss (VSS), einen vierten Anschluss, einen fünften Anschluss und einen sechsten Anschluss, wobei der vierte Anschluss elektrisch mit dem zweiten Anschluss der Pull-Up-Einheit verbunden ist, der zweite Leistungsversorgungs-Eingangsanschluss zum Empfangen eines zweiten Spannungssignals ausgelegt ist, der fünfte Anschluss zum Empfangen eines zweiten Steuersignals ausgelegt ist und der sechste Anschluss elektrisch mit dem Signal-Ausgangsanschluss (Vout) verbunden und zur Ausgabe eines zweiten Pegelsignals ausgelegt ist; und einen ersten Kondensator, wobei ein erster Anschluss des Kondensators elektrisch mit dem zweiten Anschluss der Pull-Up-Einheit und dem vierten Anschluss der Pull-Down-Einheit verbunden ist und ein zweiter Anschluss des Kondensators elektrisch mit dem dritten Anschluss der Pull-Up-Einheit und dem sechsten Anschluss der Pull-Down-Einheit verbunden ist.
Ansteuerverfahren für eine invertierende Schaltung, bei dem die invertierende Schaltung Folgendes umfasst: eine Pull-Up-Einheit umfassend einen ersten Leistungsversorgungs-Eingangsanschluss (VDD), einen ersten Anschluss, einen zweiten Anschluss und einen dritten Anschluss, wobei der erste Leistungsversorgungs-Eingangsanschluss zum Empfangen eines ersten Spannungssignals ausgelegt ist, der erste Anschluss zum Empfangen eines ersten Steuersignals ausgelegt ist und der dritte Anschluss elektrisch mit einem Signal-Ausgangsanschluss (Vout) verbunden und zur Ausgabe eines ersten Pegelsignals ausgelegt ist; eine Pull-Down-Einheit umfassend einen zweiten Leistungsversorgungs-Eingangsanschluss (VSS), einen vierten Anschluss, einen fünften Anschluss und einen sechsten Anschluss, wobei der vierte Anschluss elektrisch mit dem zweiten Anschluss der Pull-Up-Einheit verbunden ist, der zweite Leistungsversorgungs-Eingangsanschluss zum Empfangen eines zweiten Spannungssignals ausgelegt ist, der fünfte Anschluss zum Empfangen eines zweiten Steuersignals ausgelegt ist und der sechste Anschluss elektrisch mit dem Signal-Ausgangsanschluss (Vout) verbunden und zur Ausgabe eines zweiten Pegelsignals ausgelegt ist; und einen ersten Kondensator, wobei ein erster Anschluss des ersten Kondensators elektrisch mit dem zweiten Anschluss der Pull-Up-Einheit und dem vierten Anschluss der Pull-Down-Einheit verbunden ist und ein zweiter Anschluss des Kondensators elektrisch mit dem dritten Anschluss der Pull-Up-Einheit und dem sechsten Anschluss der Pull-Down-Einheit verbunden ist; wobei die Pull-Up-Einheit einen ersten Transistor und einen zweiten Transistor umfasst und die Pull-Down-Einheit einen dritten Transistor und einen vierten Transistor umfasst; wobei der erste Transistor, der zweite Transistor, der dritte Transistor und der vierte Transistor jeweils p-Typ-Transistoren sind, der erste Anschluss der Pull-Up-Einheit ein Pegelsignal-Eingangsanschluss (Vin) ist, der zweite Anschluss der Pull-Up-Einheit eine erste Elektrode des zweiten Transistors ist, der dritte Anschluss der Pull-Up-Einheit eine erste Elektrode des ersten Transistors ist, der vierte Anschluss der Pull-Down-Einheit eine dritte Elektrode des vierten Transistors ist, der fünfte Anschluss der Pull-Down-Einheit ein Taktsignal-Eingangsanschluss (CLK) ist und der sechste Anschluss der Pull-Down-Einheit eine dritte Elektrode des dritten Transistors ist; wobei das Ansteuerverfahren Folgendes umfasst: in einer ersten Phase T1 wird am Pegelsignal-Eingangsanschluss (Vin) ein Niederpegelsignal angelegt und am Taktsignal-Eingangsanschluss (CLK) ein Hochpegelsignal angelegt; die Pull-Up-Einheit wird eingeschaltet und die Pull-Down-Einheit wird ausgeschaltet, indem der erste Transistor und der zweite Transistor eingeschaltet werden und der dritte Transistor und der vierte Transistor ausgeschaltet werden; ein Hochpegelsignal des ersten Spannungssignals wird jeweils an die zweite Elektrode des dritten Transistors und den Signal-Ausgangsanschluss (Vout) übertragen, der dritte Transistor wird vollständig ausgeschaltet und vom Signal-Ausgangsanschluss (Vout) wird konstant ein Hochpegelsignal ausgegeben; in einer zweiten Phase T2 wird am Pegelsignal-Eingangsanschluss (Vin) ein Hochpegelsignal angelegt und am Taktsignal-Eingangsanschluss (CLK) ein Niederpegelsignal angelegt; die Pull-Up-Einheit wird ausgeschaltet und die Pull-Down-Einheit wird eingeschaltet, indem der erste Transistor und der zweite Transistor ausgeschaltet und der dritte Transistor und der vierte Transistor eingeschaltet werden; ein an den zweiten Leistungsversorgungs-Eingangsanschluss angelegtes Niederpegelsignal wird über den vierten Transistor an die zweite Elektrode des dritten Transistors übertragen, der dritte Transistor wird eingeschaltet und der vierte Transistor bleibt im leitenden Zustand, bis ein Pegel an der zweiten Elektrode des dritten Transistors den Wert VSS + Vth erreicht; ein Ausgangsignal des Signal-Ausgangsanschlusses (Vout) wird von einem Hochpegelsignal in ein Niederpegelsignal geändert, da die erste Elektrode des dritten Transistors mit dem zweiten Leistungsversorgungs-Eingangsanschluss verbunden wird; ein Pegel an der zweiten Elektrode des dritten Transistors wird aufgrund einer Kopplungsfunktion des ersten Kondensators weiter abgesenkt, der dritte Transistor wird vollständig eingeschaltet und ein am zweiten Leistungsversorgungs-Eingangsanschluss anliegendes Niederpegelsignal wird vollständig an den Signal-Ausgangsanschluss (Vout) übertragen; in einer dritten Phase T3 werden der erste Transistor, der zweite Transistor und der vierte Transistor jeweils ausgeschaltet, der niedrige Pegel der zweiten Elektrode des dritten Transistors während der zweiten Phase T2 bleibt aufgrund des ersten Kondensators erhalten, der dritte Transistor bleibt vollständig eingeschaltet und der Signal-Ausgangsanschluss (Vout) gibt weiterhin ein Niederpegelsignal aus; und in einer vierten Phase T4, in der am Taktsignal-Eingangsanschluss (CLK) ein Niederpegelsignal angelegt ist, wird eine mit der zweiten Elektrode des dritten Transistors verbundene Elektrode des vierten Transistors aufgrund des niedrigen Pegels der zweiten Elektrode des dritten Transistors eine Drain-Elektrode, der vierte Transistor ist über einen langen Zeitraum in einem gesperrten Zustand, die zweite Elektrode des dritten Transistors verbleibt aufgrund des ersten Kondensators auf dem niedrigen Pegel, der dritte Transistor bleibt vollständig eingeschaltet und der dritte Transistor überträgt weiterhin und über einen langen Zeitraum vollständig das Niederpegelsignal an den Signal-Ausgangsanschluss (Vout).
Ansteuerverfahren für eine invertierende Schaltung, bei dem die invertierende Schaltung Folgendes umfasst: eine Pull-Up-Einheit umfassend einen ersten Leistungsversorgungs-Eingangsanschluss (VDD), einen ersten Anschluss, einen zweiten Anschluss und einen dritten Anschluss, wobei der erste Leistungsversorgungs-Eingangsanschluss zum Empfangen eines ersten Spannungssignals ausgelegt ist, der erste Anschluss zum Empfangen eines ersten Steuersignals ausgelegt ist und der dritte Anschluss elektrisch mit einem Signal-Ausgangsanschluss (Vout) verbunden und zur Ausgabe eines ersten Pegelsignals ausgelegt ist; eine Pull-Down-Einheit umfassend einen zweiten Leistungsversorgungs-Eingangsanschluss (VSS), einen vierten Anschluss, einen fünften Anschluss und einen sechsten Anschluss, wobei der vierte Anschluss elektrisch mit dem zweiten Anschluss der Pull-Up-Einheit verbunden ist, der zweite Leistungsversorgungs-Eingangsanschluss zum Empfangen eines zweiten Spannungssignals ausgelegt ist, der fünfte Anschluss zum Empfangen eines zweiten Steuersignals ausgelegt ist und der sechste Anschluss elektrisch mit dem Signal-Ausgangsanschluss (Vout) verbunden und zur Ausgabe eines zweiten Pegelsignals ausgelegt ist; und einen ersten Kondensator, wobei der erste Anschluss des ersten Kondensators elektrisch mit dem zweiten Anschluss der Pull-Up-Einheit und dem vierten Anschluss der Pull-Down-Einheit verbunden ist und ein zweiter Anschluss des Kondensators elektrisch mit dem dritten Anschluss der Pull-Up-Einheit und dem sechsten Anschluss der Pull-Down-Einheit verbunden ist; wobei die Pull-Up-Einheit einen ersten Transistor und einen zweiten Transistor umfasst und die Pull-Down-Einheit einen dritten Transistor und einen vierten Transistor umfasst; wobei der erste Transistor, der zweite Transistor, der dritte Transistor und der vierte Transistor jeweils n-Typ-Transistoren sind, der erste Anschluss der Pull-Up-Einheit ein Taktsignal-Eingangsanschluss (CLK) ist, der zweite Anschluss der Pull-Up-Einheit eine dritte Elektrode des zweiten Transistors ist, der dritte Anschluss der Pull-Up-Einheit eine dritte Elektrode des ersten Transistors ist, der vierte Anschluss der Pull-Down-Einheit eine erste Elektrode des vierten Transistors ist, der fünfte Anschluss der Pull-Down-Einheit ein Pegelsignal-Eingangsanschluss (Vin) ist und der sechste Anschluss der Pull-Down-Einheit eine erste Elektrode des dritten Transistors ist; wobei das Ansteuerverfahren Folgendes umfasst: in einer ersten Phase T1 wird an den Pegelsignal-Eingangsanschluss (Vin) ein Hochpegelsignal angelegt und an den Taktsignal-Eingangsanschluss (CLK) wird ein Niederpegelsignal angelegt; die Pull-Down-Einheit wird eingeschaltet und die Pull-Up-Einheit wird ausgeschalter, indem der erste Transistor und der zweite Transistor ausgeschaltet werden und der dritte Transistor und der vierte Transistor eingeschaltet werden; ein Niederpegelsignal des zweiten Spannungssignals wird jeweils an die zweite Elektrode des ersten Transistors und den Signal-Ausgangsanschluss (Vout) übertragen, der erste Transistor wird vollständig ausgeschaltet und vom Signal-Ausgangsanschluss (Vout) wird konstant ein Niederpegelsignal ausgegeben; in einer zweiten Phase T2 wird an den Pegelsignal-Eingangsanschluss (Vin) ein Niederpegelsignal angelegt und an den Taktsignal-Eingangsanschluss (CLK) wird ein Hochpegelsignal angelegt; die Pull-Down-Einheit wird ausgeschaltet und die Pull-Up-Einheit wird eingeschaltet, indem der erste Transistor und der zweite Transistor eingeschaltet werden und der dritte Transistor und der vierte Transistor ausgeschaltet werden; ein an den ersten Leistungsversorgungs-Eingangsanschluss angelegtes Hochpegelsignal wird über den zweiten Transistor an die zweite Elektrode des ersten Transistors übertragen, der erste Transistor wird eingeschaltet und der zweite Transistor bleibt in einem leitenden Zustand, bis ein Pegel der zweiten Elektrode des ersten Transistors den Wert VDD – Vth erreicht; ein Ausgangssignal des Signal-Ausgangsanschlusses (Vout) wird von einem Niederpegelsignal in ein Hochpegelsignal geändert, da die erste Elektrode des ersten Transistors mit dem ersten Leistungsversorgungs-Eingangsanschluss verbunden ist; ein Pegel des ersten Anschlusses des ersten Kondensators und ein Pegel der zweiten Elektrode des ersten Transistors werden aufgrund einer Kopplungsfunktion des ersten Kondensators weiter erhöht, der erste Transistor wird vollständig eingeschaltet und das an den ersten Leistungsversorgungs-Eingangsanschluss angelegte Hochpegelsignal wird vollständig an den Signal-Ausgangsanschluss (Vout) übertragen; in einer dritten Phase T3 werden der zweite Transistor, der dritte Transistor und der vierte Transistor jeweils ausgeschaltet, der hohe Pegel der zweiten Elektrode des ersten Transistors während der zweiten Phase T2 bleibt aufgrund des ersten Kondensators erhalten, der erste Transistor bleibt vollständig eingeschaltet und der Signal-Ausgangsanschluss (Vout) gibt weiterhin ein Hochpegelsignal aus; und in einer vierten Phase T4, in der am Taktsignal-Eingangsanschluss (CLK) ein Hochpegelsignal anliegt, wird eine mit der zweiten Elektrode des ersten Transistors verbundene Elektrode des zweiten Transistors aufgrund des hohen Pegels der zweiten Elektrode des ersten Transistors eine Source-Elektrode, der zweite Transistor verbleibt über einen langen Zeitraum in einem gesperrten Zustand, die zweite Elektrode des ersten Transistors verbleibt aufgrund des ersten Kondensators auf einem hohen Pegel, der erste Transistor bleibt vollständig eingeschaltet und der erste Transistor überträgt, bis eine nächste wirksame Ansteuerung erfolgt, weiterhin und über einen langen Zeitraum vollständig das Hochpegelsignal an den Signal-Ausgangsanschluss (Vout).