KR102454533B1 - 스트레처블 디스플레이 구동 장치 - Google Patents

스트레처블 디스플레이 구동 장치 Download PDF

Info

Publication number
KR102454533B1
KR102454533B1 KR1020210004133A KR20210004133A KR102454533B1 KR 102454533 B1 KR102454533 B1 KR 102454533B1 KR 1020210004133 A KR1020210004133 A KR 1020210004133A KR 20210004133 A KR20210004133 A KR 20210004133A KR 102454533 B1 KR102454533 B1 KR 102454533B1
Authority
KR
South Korea
Prior art keywords
pixel driving
transistor
signal
driving signal
pixel
Prior art date
Application number
KR1020210004133A
Other languages
English (en)
Other versions
KR20220127393A (ko
Inventor
김현재
김동우
민원경
정주성
이진혁
최동현
김민성
김관인
Original Assignee
연세대학교 산학협력단
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 연세대학교 산학협력단 filed Critical 연세대학교 산학협력단
Priority to KR1020210004133A priority Critical patent/KR102454533B1/ko
Priority to US17/570,355 priority patent/US11532254B2/en
Priority to PCT/KR2022/000195 priority patent/WO2022154368A1/ko
Publication of KR20220127393A publication Critical patent/KR20220127393A/ko
Application granted granted Critical
Publication of KR102454533B1 publication Critical patent/KR102454533B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09F—DISPLAYING; ADVERTISING; SIGNS; LABELS OR NAME-PLATES; SEALS
    • G09F9/00—Indicating arrangements for variable information in which the information is built-up on a support by selection or combination of individual elements
    • G09F9/30—Indicating arrangements for variable information in which the information is built-up on a support by selection or combination of individual elements in which the desired character or characters are formed by combining individual elements
    • G09F9/301—Indicating arrangements for variable information in which the information is built-up on a support by selection or combination of individual elements in which the desired character or characters are formed by combining individual elements flexible foldable or roll-able electronic displays, e.g. thin LCD, OLED
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/03—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes specially adapted for displays having non-planar surfaces, e.g. curved displays
    • G09G3/035—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes specially adapted for displays having non-planar surfaces, e.g. curved displays for flexible display surfaces
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/2007—Display of intermediate tones
    • G09G3/2074—Display of intermediate tones using sub-pixels
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0262—The addressing of the pixel, in a display other than an active matrix LCD, involving the control of two or more scan electrodes or two or more data electrodes, e.g. pixel voltage dependent on signals of two data electrodes
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2330/00—Aspects of power supply; Aspects of display protection and defect management
    • G09G2330/02—Details of power systems and of start or stop of display operation
    • G09G2330/021—Power management, e.g. power saving
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2340/00—Aspects of display data processing
    • G09G2340/04—Changes in size, position or resolution of an image
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2380/00—Specific applications
    • G09G2380/02—Flexible displays

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Massaging Devices (AREA)

Abstract

본 발명의 일 실시예에 따른 스트레처블 디스플레이 구동 장치는 스트레처블 디스플레이에 디스플레이 하고자 하는 데이터를 포함하는 제1 픽셀 구동 신호를 생성하도록 구성되는 제1 픽셀 구동 신호 생성 모듈; 상기 제1 픽셀 구동 신호를 수신하여 상기 제1 픽셀을 구동하도록 구성되는 제1 픽셀 구동 회로; 상기 스트레처블 디스플레이의 인장 여부에 따라 구동 여부가 결정될 수 있는 제2 픽셀을 구동하도록 구성되는 제2 픽셀 구동 회로; 및 상기 제1 픽셀 구동 신호 및 전원 신호를 수신하고, 상기 스트레처블 디스플레이의 인장 여부에 따라 생성된 인장 여부 신호를 기반으로 상기 제1 픽셀 구동 신호 및 상기 전원 신호 중 어느 하나를 이용하여 상기 제2 픽셀 구동 회로에 인가할 제2 픽셀 구동 신호를 생성하도록 구성되는 제2 픽셀 구동 신호 생성 모듈을 포함한다.

Description

스트레처블 디스플레이 구동 장치{APPARATUS FOR DRIVING STRETCHABLE DISPLAY}
본 발명은 스트레처블 디스플레이 구동 장치에 관한 것이다.
최근에는 디스플레이 관련 기술의 발달과 함께, 접거나 롤(Roll) 형상으로 말 수 있는 플렉서블한 디스플레이 장치들이 연구 및 개발되고 있으며, 한발 더 나아가 다양한 형태로의 변화가 가능한 스트레처블(stretchable) 디스플레이 장치에 대한 연구개발이 활발히 진행되고 있다. 한편, 스트레처블 디스플레이 장치는, 인장 시 화소간 간격이 증가하여 해상도가 감소될 수 있다.
본 발명의 실시예는 인장 전후 디스플레이의 해상도를 유지하기 위한 스트레처블 디스플레이 구동 장치에 관한 것으로, 스트레처블 디스플레이의 인장 여부, 제1 픽셀 구동 회로로 인가되는 제1 픽셀 구동 신호 및 전원 신호를 기반으로 추가적으로 제공되는 제2 픽셀을 구동하기 위한 제2 픽셀 구동 신호를 생성할 수 있는 스트레처블 디스플레이 구동 장치에 관한 것이다.
한편, 본 발명에서 이루고자 하는 기술적 과제들은 이상에서 언급한 기술적 과제들로 제한되지 않으며, 언급하지 않은 또 다른 기술적 과제들은 아래의 기재로부터 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 명확하게 이해될 수 있을 것이다.
본 발명의 일 실시예에 따른 스트레처블 디스플레이 구동 장치는 스트레처블 디스플레이에 디스플레이 하고자 하는 데이터를 포함하는 제1 픽셀 구동 신호를 생성하도록 구성되는 제1 픽셀 구동 신호 생성 모듈; 상기 제1 픽셀 구동 신호를 수신하여 상기 제1 픽셀을 구동하도록 구성되는 제1 픽셀 구동 회로; 상기 스트레처블 디스플레이의 인장 여부에 따라 구동 여부가 결정될 수 있는 제2 픽셀을 구동하도록 구성되는 제2 픽셀 구동 회로; 및 상기 제1 픽셀 구동 신호 및 전원 신호를 수신하고, 상기 스트레처블 디스플레이의 인장 여부에 따라 생성된 인장 여부 신호를 기반으로 상기 제1 픽셀 구동 신호 및 상기 전원 신호 중 어느 하나를 이용하여 상기 제2 픽셀 구동 회로에 인가할 제2 픽셀 구동 신호를 생성하도록 구성되는 제2 픽셀 구동 신호 생성 모듈을 포함한다.
제1 픽셀 구동 신호 및 전원 신호를 수신하고, 스트레처블 디스플레이의 인장 여부에 따라 생성된 인장 여부 신호를 기반으로 상기 제1 픽셀 구동 신호 및 상기 전원 신호 중 어느 하나를 이용하여 제2 픽셀 구동 회로에 인가할 제2 픽셀 구동 신호를 생성하도록 구성되는 제2 픽셀 구동 신호 생성 모듈을 포함한다.
상기 제2 픽셀 구동 신호 생성 모듈은: 스트레처블 디스플레이의 인장 여부, 제1 픽셀 구동 회로로 인가되는 제1 픽셀 구동 신호 및 전원 신호를 기반으로 제2 픽셀 구동 신호를 생성하여 제2 픽셀을 포함하는 제2 픽셀 구동 회로로 인가하도록 구성되는 제2 픽셀 구동 신호 생성부를 포함할 수 있다.
상기 제2 픽셀 구동 신호 생성 모듈은: 제1 픽셀 구동 신호 생성부에서 생성되어 제1 픽셀 구동 회로로 인가되는 제1 픽셀 구동 신호를 수신하도록 구성되는 제1 픽셀 구동 신호 수신부; 전원 신호를 수신하도록 구성되는 전원 신호 수신부; 및 스트레처블 디스플레이의 인장 여부에 따라 인장 여부 신호를 생성하도록 구성되는 인장 여부 신호 생성부를 더 포함할 수 있다.
상기 인장 여부 신호 생성부는: 상기 스트레처블 디스플레이가 인장 상태일 경우, 제1 인장 여부 신호를 생성하고; 상기 스트레처블 디스플레이가 인장 되지 않은 상태일 경우, 제2 인장 여부 신호를 생성하도록 구성될 수 있다.
상기 제2 픽셀 구동 신호 생성부는: 상기 제1 인장 여부 신호를 수신한 경우, 상기 제1 픽셀 구동 신호를 기반으로 상기 제2 픽셀 구동 신호를 생성하고; 상기 제2 인장 여부 신호를 수신한 경우, 상기 전원 신호를 기반으로 상기 제2 픽셀 구동 신호를 생성하도록 구성될 수 있다.
상기 제2 픽셀 구동 신호 생성부는: 제1 트랜지스터; 및 제2 트랜지스터를 포함하도록 구성될 수 있다.
상기 제1 트랜지스터는 PMOS를 포함하고, 상기 제2 트랜지스터는 NMOS를 포함할 수 있다.
상기 제1 트랜지스터의 소스 단은 상기 제1 픽셀 구동 신호 수신부와 연결되고, 상기 제2 트랜지스터의 소스 단은 상기 전원 신호 수신부와 연결되고, 상기 제1 트랜지스터와 상기 제2 트랜지스터의 게이트 단은 상기 인장 여부 신호 생성부와 연결되고, 상기 제1 트랜지스터의 드레인 단과 상기 제2 트랜지스터의 드레인 단은 서로 연결되도록 구성될 수 있다.
상기 제1 인장 여부 신호는 로우 레벨 전압이고, 상기 제2 인장 여부 신호는 하이 레벨 전압이고, 상기 전원 신호는 VGL이고, 상기 제2 픽셀 구동 회로에 포함된 스위칭 트랜지스터는 NMOS를 포함할 수 있다.
상기 제1 트랜지스터는 제1 PMOS를 포함하고, 상기 제2 트랜지스터는 제2 PMOS를 포함할 수 있다.
상기 제1 트랜지스터의 소스 단과 게이트 단은 상기 제1 픽셀 구동 신호 수신부와 연결되고, 상기 제2 트랜지스터의 드레인 단은 상기 전원 신호 수신부와 연결되고, 상기 제2 트랜지스터의 게이트 단은 상기 인장 여부 신호 생성부와 연결되고, 상기 제1 트랜지스터의 드레인 단과 상기 제2 트랜지스터의 소스 단은 서로 연결되도록 구성될 수 있다.
상기 제1 인장 여부 신호는 하이 레벨 전압이고, 상기 제2 인장 여부 신호는 로우 레벨 전압이고, 상기 전원 신호는 VGH이고, 상기 제2 픽셀 구동 회로에 포함된 스위칭 트랜지스터는 PMOS를 포함할 수 있다.
상기 제1 트랜지스터는 제1 NMOS를 포함하고, 상기 제2 트랜지스터는 제2 NMOS를 포함하고, 상기 제1 NMOS는 디플레이션 타입의 NMOS일 수 있다.
상기 제1 트랜지스터의 드레인 단은 상기 제1 픽셀 구동 신호 수신부와 연결되고, 상기 제2 트랜지스터의 소스 단은 상기 전원 신호 수신부와 연결되고, 상기 제2 트랜지스터의 게이트 단은 상기 인장 여부 신호 생성부와 연결되고, 상기 제1 트랜지스터의 소스 단, 상기 제1 트랜지스터의 게이트 단 및 상기 제2 트랜지스터의 드레인 단은 서로 연결되도록 구성될 수 있다.
상기 제1 인장 여부 신호는 로우 레벨 전압이고, 상기 제2 인장 여부 신호는 로우 레벨 전압이고, 상기 전원 신호는 VGL이고, 상기 제2 픽셀 구동 회로에 포함된 스위칭 트랜지스터는 NMOS를 포함할 수 있다.
본 발명의 실시예에 따른 스트레처블 디스플레이 구동 장치는 인장 전후 디스플레이의 해상도를 유지할 수 있으며, 보다 상세히 말하면 스트레처블 디스플레이의 인장 여부, 제1 픽셀 구동 회로로 인가되는 제1 픽셀 구동 신호 및 전원 신호를 기반으로 추가적으로 제공되는 제2 픽셀을 구동하기 위한 제2 픽셀 구동 신호를 생성할 수 있다.
한편, 본 발명에서 얻을 수 있는 효과는 이상에서 언급한 효과들로 제한되지 않으며, 언급하지 않은 또 다른 효과들은 아래의 기재로부터 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 명확하게 이해될 수 있을 것이다.
도 1은 종래의 스트레처블 디스플레이 구동 장치(11)를 나타낸 블록도이다.
도 2는 제1 픽셀 구동 회로(300)를 개략적으로 나타낸 도면이다.
도 3은 제2 픽셀 구동 회로(400)를 개략적으로 나타낸 도면이다.
도 4는 본 발명의 일 실시예에 따른 스트레처블 디스플레이 구동 장치(10)를 포함하는 스트레처블 디스플레이를 나타낸 블록도이다.
도 5는 본 발명의 제1 실시예에 따른 제2 픽셀 구동 신호 생성부(240)를 나타낸 회로도이다.
도 6은 본 발명의 제2 실시예에 따른 제2 픽셀 구동 신호 생성부(240)를 나타낸 회로도이다.
도 7은 본 발명의 제3 실시예에 따른 제2 픽셀 구동 신호 생성부(240)를 나타낸 회로도이다.
본 발명의 다른 이점 및 특징, 그리고 그것들을 달성하는 방법은 첨부되는 도면과 함께 상세하게 후술 되는 실시 예를 참조하면 명확해질 것이다. 그러나 본 발명은 이하에서 개시되는 실시 예에 한정되는 것이 아니라 서로 다른 다양한 형태로 구현될 수 있으며, 단지 본 실시 예는 본 발명의 개시가 완전하도록 하고, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 발명의 범주를 완전하게 알려주기 위해 제공되는 것이며, 본 발명은 청구항의 범주에 의해 정의될 뿐이다.
만일 정의되지 않더라도, 여기서 사용되는 모든 용어들(기술 혹은 과학 용어들을 포함)은 이 발명이 속한 종래 기술에서 보편적 기술에 의해 일반적으로 수용되는 것과 동일한 의미를 가진다.
일반적인 사전들에 의해 정의된 용어들은 관련된 기술 그리고/혹은 본 출원의 본문에 의미하는 것과 동일한 의미를 갖는 것으로 해석될 수 있고, 그리고 여기서 명확하게 정의된 표현이 아니더라도 개념화되거나 혹은 과도하게 형식적으로 해석되지 않을 것이다.
본 명세서에서 사용된 용어는 실시 예들을 설명하기 위한 것이며 본 발명을 제한하고자 하는 것은 아니다. 본 명세서에서, 단수형은 문구에서 특별히 언급하지 않는 한 복수형도 포함한다.
명세서에서 사용되는 '포함한다' 및/또는 이 동사의 다양한 활용형들 예를 들어, '포함', '포함하는', '포함하고', '포함하며' 등은 언급된 조성, 성분, 구성요소, 단계, 동작 및/또는 소자는 하나 이상의 다른 조성, 성분, 구성요소, 단계, 동작 및/또는 소자의 존재 또는 추가를 배제하지 않는다. 본 명세서에서 '및/또는' 이라는 용어는 나열된 구성들 각각 또는 이들의 다양한 조합을 가리킨다.
한편, 본 명세서 전체에서 사용되는 '~부', '~기', '~블록', '~모듈' 등의 용어는 적어도 하나의 기능이나 동작을 처리하는 단위를 의미할 수 있다. 예를 들어 소프트웨어, FPGA 또는 ASIC과 같은 하드웨어 구성요소를 의미할 수 있다.
그렇지만 '~부', '~기', '~블록', '~모듈' 등이 소프트웨어 또는 하드웨어에 한정되는 의미는 아니다. '~부', '~기', '~블록', '~모듈'은 어드레싱할 수 있는 저장 매체에 있도록 구성될 수도 있고 하나 또는 그 이상의 프로세서들을 재생시키도록 구성될 수도 있다.
따라서, 일 예로서 '~부', '~기', '~블록', '~모듈'은 소프트웨어 구성요소들, 객체지향 소프트웨어 구성요소들, 클래스 구성요소들 및 태스크 구성요소들과 같은 구성요소들과, 프로세스들, 함수들, 속성들, 프로시저들, 서브루틴들, 프로그램 코드의 세그먼트들, 드라이버들, 펌웨어, 마이크로 코드, 회로, 데이터, 데이터베이스, 데이터 구조들, 테이블들, 어레이들 및 변수들을 포함한다.
구성요소들과 '~부', '~기', '~블록', '~모듈'들 안에서 제공되는 기능은 더 작은 수의 구성요소들 및 '~부', '~기', '~블록', '~모듈'들로 결합되거나 추가적인 구성요소들과 '~부', '~기', '~블록', '~모듈'들로 더 분리될 수 있다.
이하, 본 명세서의 첨부된 도면을 참조하여 본 발명의 실시예를 상세하게 설명한다.
도 1은 종래의 스트레처블 디스플레이 구동 장치(11)를 나타낸 블록도이고, 도 2는 제1 픽셀 구동 회로(300)를 개략적으로 나타낸 도면이고, 도 3은 제2 픽셀 구동 회로(400)를 개략적으로 나타낸 도면이다.
도 1 내지 도 3을 참조하면, 종래의 스트레처블 디스플레이 구동 장치(11)는 제1 픽셀 구동 신호 생성 모듈(100), 종래의 제2 픽셀 구동 신호 생성 모듈(201), 제1 픽셀 구동 회로(300) 및 제2 픽셀 구동 회로(400)를 포함한다.
제1 픽셀 구동 신호 생성 모듈(100)은 디스플레이 하고자 하는 데이터를 포함하는 제1 픽셀 구동 신호를 생성할 수 있다. 제1 픽셀 구동 회로(300)는 제1 픽셀 구동 신호를 수신하여 제1 픽셀을 구동하도록 구성된다.
예를 들어, 제1 픽셀 구동 회로(300)는 스트레처블 디스플레이의 인장 여부와 무관하게, 제1 픽셀 구동 신호를 수신할 경우 이를 기반으로 제1 픽셀(80)을 구동시킬 수 있다.
또한, 제2 픽셀 구동 회로(400)는 스트레처블 디스플레이의 인장 여부에 따라 구동 여부가 결정될 수 있는 제2 픽셀을 구동하기 위한 회로를 말한다.
보다 상세히 말하면, 제2 픽셀 구동 회로(400)는 스트레처블 디스플레이가 인장된 후 해상도 유지를 위해 제1 픽셀(80)의 사이 영역에 제공되어 추가적으로 구동되는 제2 픽셀(90) 구동시키기 위한 회로일 수 있다.
제1 게이트 라인(Gate Line 1, 60)를 통해 제1 픽셀 구동 회로(300)로 인가되는 제1 픽셀 구동 신호는 제1 픽셀 구동 신호 생성 모듈(100)에서 생성되며, 제2 게이트 라인(Gate Line 2, 70)를 통해 제2 픽셀 구동 회로(400)로 인가되는 제2 픽셀 구동 신호는 종래의 제2 픽셀 구동 신호 생성 모듈(201)에서 생성될 수 있다.
예를 들어, 스트레처블 디스플레이가 인장되기 전 상태에서는 제1 픽셀 구동 회로(300)를 통해 제1 픽셀(80)만이 구동되나, 스트레처블 디스플레이의 인장되어 추가 디스플레이 픽셀의 구동이 필요할 경우에는 종래의 제2 픽셀 구동 신호 생성 모듈(201)에서 생성된 제2 픽셀 구동 신호가 제2 픽셀 구동 회로(400)에 인가됨으로써 제2 픽셀(90)이 추가로 구동될 수 있다.
따라서, 제2 픽셀 구동 회로(400)에 포함된 제2 픽셀(90)을 구동시키기 위해서는 종래의 제2 픽셀 구동 신호 생성 모듈(201)이 추가적으로 요구되었으며, 이로 인해 스트레처블 디스플레이가 두꺼워지거나 베젤이 넓어지는 문제가 발생하였다.
다시 도 2를 참조하면, 제1 픽셀 구동 회로(300)는 제1 픽셀 구동 신호 생성 모듈(100)과 연결된 제1 게이트 라인(Gate Line 1, 60)를 통해 제1 픽셀 구동 신호를 수신하여 제1 픽셀(80)을 구동시킬 수 있다.
다시 도 3을 참조하면, 제2 픽셀 구동 회로(400)는 제1 픽셀 구동 신호 생성 모듈(100)과 연결된 제1 게이트 라인(Gate Line 1, 60)를 통해 제1 픽셀 구동 신호를 수신함과 더불어 종래의 제2 픽셀 구동 신호 생성 모듈(201)과 연결된 제2 게이트 라인(Gate Line 2, 70)를 통해 제2 픽셀 구동 신호를 함께 수신하여 제2 픽셀(90)을 구동시킬 수 있다.
도 2와 도 3에 도시된 제1 픽셀 구동 회로(300)와 제2 픽셀 구동 회로(400)는 본 발명에서도 동일하게 적용될 수 있다.
도 4는 본 발명의 일 실시예에 따른 스트레처블 디스플레이 구동 장치(10)를 나타낸 블록도이다.
도 4를 참조하면, 본 발명의 스트레처블 디스플레이 구동 장치(10)는 종래의 스트레처블 디스플레이 구동 장치(11)와 기본적인 구조 및 동작 원리를 공유하되, 종래의 제2 픽셀 구동 신호 생성 모듈(201)이 제2 픽셀 구동 신호 생성 모듈(200)로 치환되었음에 특징이 있다.
본 발명의 스트레처블 디스플레이 구동 장치(10)는 제1 픽셀 구동 신호 생성 모듈(100), 제2 픽셀 구동 신호 생성 모듈(200), 제1 픽셀 구동 회로(300) 및 제2 픽셀 구동 회로(400)를 포함할 수 있으며, 제2 픽셀 구동 신호 생성 모듈(200)은 제1 픽셀 구동 신호 수신부(210), 전원 신호 수신부(220), 인장 여부 신호 생성부(230) 및 제2 픽셀 구동 신호 생성부(240)를 포함할 수 있다.
제2 픽셀 구동 신호 생성 모듈(200)은 제1 픽셀 구동 신호 및 전원 신호를 수신하고, 스트레처블 디스플레이의 인장 여부에 따라 생성된 인장 여부 신호를 기반으로 상기 제1 픽셀 구동 신호 및 상기 전원 신호 중 어느 하나를 이용하여 제2 픽셀 구동 신호를 생성할 수 있다.
제1 픽셀 구동 신호 수신부(210)는 제1 픽셀 구동 신호 생성 모듈(100)에서 생성되어 제1 픽셀 구동 회로(300)로 인가되는 제1 픽셀 구동 신호를 수신하도록 구성된다. 이를 위해, 기존의 제1 게이트 라인(Gate Line 1, 60)에서 분기된 새로운 Gate Line인 제3 게이트 라인(Gate Line 3, 61)를 통해 제1 픽셀 구동 신호를 수신한다.
전원 신호 수신부(220)는 전원 신호를 수신하도록 구성된다. 전원 신호는 VGL 또는 VGH 일 수 있다.
예를 들어, 전원 신호는 제2 픽셀 구동 신호 생성부(240)의 구성에 따라 VGL 또는 VGH 중 적어도 어느 하나로 선택될 수 있다. 이에 대한 보다 상세한 설명은 이하의 제1 내지 제3 실시예에 따른 제2 픽셀 구동 신호 생성부(240)에서 함께 설명하도록 한다.
인장 여부 신호 생성부(230)는 스트레처블 디스플레이 패널이 인장 되었는지를 판단하고, 이에 따라 각기 다른 인장 여부 신호를 생성하도록 구성될 수 있다.
예를 들어, 스트레처블 디스플레이 패널이 인장 되었는지 여부는 제1 픽셀(80) 간의 간격이 기 설정된 기준치를 초과하는지 여부에 따라 결정될 수 있으나, 이 외에도 스트레처블 디스플레이가 인장 되었는지를 판단할 수 있는 공지의 방법이라면 제한 없이 적용될 수 있다.
보다 상세히 말하면, 인장 여부 신호 생성부(230)는 스트레처블 디스플레이가 인장 상태일 경우 제1 인장 여부 신호를 생성하고, 스트레처블 디스플레이가 인장 되지 않은 상태일 경우 제2 인장 여부 신호를 생성하도록 구성될 수 있다.
예를 들어, 제1 인장 여부 신호는 제2 픽셀 구동 신호 생성부(240)의 구성에 따라 하이 레벨 전압(High Level Voltage) 또는 로우 레벨 전압(Low Level Voltage) 중 적어도 어느 하나로 선택될 수 있다. 이에 대한 보다 상세한 설명은 이하의 제1 내지 제3 실시예에 따른 제2 픽셀 구동 신호 생성부(240)에서 함께 설명하도록 한다.
제2 픽셀 구동 신호 생성부(240)는 인장 여부 신호 생성부(230)를 통해 생성된 각기 다른 인장 여부 신호, 제1 픽셀 구동 신호 수신부(210)를 통해 수신된 제1 픽셀 구동 신호 및 전원 신호 수신부(220)를 통해 수신된 전원 신호를 기반으로 제2 픽셀 구동 신호를 생성하여 제2 픽셀(90)을 포함하는 제2 픽셀 구동 회로(400)로 인가하도록 구성된다.
예를 들어, 제2 픽셀 구동 신호 생성부(240)는 인장 여부 신호 생성부(230)를 통해 생성된 제1 인장 여부 신호를 수신한 경우, 제1 픽셀 구동 신호 수신부(210)를 통해 수신한 제1 픽셀 구동 신호를 기반으로 제2 픽셀 구동 신호를 생성하여 제2 게이트 라인(Gate Line 2, 70)를 통해 제2 픽셀 구동 회로(400)로 전달할 수 있다.
또한, 인장 여부 신호 생성부(230)를 통해 생성된 제2 인장 여부 신호를 수신한 경우, 전원 신호 수신부(220)를 통해 수신한 전원 신호를 기반으로 제2 픽셀 구동 신호를 생성하여 제2 게이트 라인(Gate Line 2, 70)를 통해 제2 픽셀 구동 회로(400)로 전달할 수 있다.
제2 픽셀 구동 신호 생성부(240)는 제1 트랜지스터(241) 및 제2 트랜지스터(242)를 포함할 수 있다.
도 5는 본 발명의 제1 실시예에 따른 제2 픽셀 구동 신호 생성부(240)의 회로도이다.
도 5를 참조하면, 제1 실시예에 따른 제2 픽셀 구동 신호 생성부(240)의 경우, 제1 트랜지스터(241)는 PMOS를 포함하고, 제2 트랜지스터(242)는 NMOS를 포함할 수 있다.
제1 실시예에 따른 제2 픽셀 구동 신호 생성부(240)의 회로 구성을 살펴보면, 제1 트랜지스터(241)의 소스 단은 제1 픽셀 구동 신호 수신부(210)와 연결되고, 제2 트랜지스터(242)의 소스 단은 전원 신호 수신부(220)와 연결되고, 제1 트랜지스터(241)와 제2 트랜지스터(242)의 게이트 단은 인장 여부 신호 생성부(230)와 연결되고, 제1 트랜지스터(241)의 드레인 단과 제2 트랜지스터(242)의 드레인 단은 서로 연결되도록 구성될 수 있다.
상술한 바와 같이 인장 여부 신호 생성부(230)는 스트레처블 디스플레이가 인장 상태일 경우 제1 인장 여부 신호를 생성하고, 스트레처블 디스플레이가 인장 되지 않은 상태일 경우 제2 인장 여부 신호를 생성한다.
제1 실시예에서 제1 인장 여부 신호는 로우 레벨 전압(Low Level Voltage)일 수 있으며, 제2 인장 여부 신호는 하이 레벨 전압(High Level Voltage)일 수 있다.
이때 로우 레벨 전압(Low Level Voltage)은 제1 트랜지스터(241)에 전도성 채널을 형성하기에 충분히 낮은 전압일 수 있으며, 하이 레벨 전압(High Level Voltage)은 제2 트랜지스터(242)에 전도성 채널을 형성하기에 충분히 높은 전압일 수 있다.
제2 픽셀 구동 신호 생성부(240)에 제1 인장 여부 신호가 인가될 경우, 제1 트랜지스터(241)는 단락되고 제2 트랜지스터(242)는 개방됨으로써 제2 픽셀 구동 신호 생성부(240)의 출력단으로 제1 픽셀 구동 신호가 인가될 수 있다.
즉, 이 경우 제2 픽셀 구동 신호 생성부(240)는 제1 픽셀 구동 신호를 제2 픽셀 구동 신호로서 제2 픽셀 구동 회로(400)에 인가하게 되고 그 결과 제2 픽셀(90)이 구동될 수 있다.
제1 실시예에서 전원 신호는 VGL일 수 있다.
제2 픽셀 구동 신호 생성부(240)에 제2 인장 여부 신호가 인가될 경우, 제1 트랜지스터(241)는 개방되고 제2 트랜지스터(242)는 단락됨으로써 제2 픽셀 구동 신호 생성부(240)의 출력단으로 전원 신호가 인가될 수 있다.
즉, 이 경우 제2 픽셀 구동 신호 생성부(240)는 전원 신호인 VGL을 제2 픽셀 구동 신호로서 제2 픽셀 구동 회로(400)에 인가하게 되고 그 결과 제2 픽셀(90)은 구동되지 않을 수 있다.
도 6은 본 발명의 제2 실시예에 따른 제2 픽셀 구동 신호 생성부(240)의 회로도이다.
도 6을 참조하면, 제2 실시예에 따른 제2 픽셀 구동 신호 생성부(240)의 경우, 제1 트랜지스터(241)는 제1 PMOS를 포함하고, 제2 트랜지스터(242)는 제2 PMOS를 포함할 수 있다.
제2 실시예에 따른 제2 픽셀 구동 신호 생성부(240)의 회로 구성을 살펴보면, 제1 트랜지스터(241)의 소스 단과 게이트 단은 제1 픽셀 구동 신호 수신부(210)와 연결되고, 제2 트랜지스터(242)의 드레인 단은 전원 신호 수신부(220)와 연결되고, 제2 트랜지스터(242)의 게이트 단은 인장 여부 신호 생성부(230)와 연결되고, 제1 트랜지스터(241)의 드레인 단과 제2 트랜지스터(242)의 소스 단은 서로 연결되도록 구성될 수 있다,
상술한 바와 같이 인장 여부 신호 생성부(230)는 스트레처블 디스플레이가 인장 상태일 경우 제1 인장 여부 신호를 생성하고, 스트레처블 디스플레이가 인장 되지 않은 상태일 경우 제2 인장 여부 신호를 생성한다.
제2 실시예에서 제1 인장 여부 신호는 하이 레벨 전압(High Level Voltage)일 수 있으며, 제2 인장 여부 신호는 로우 레벨 전압(Low Level Voltage)일 수 있다.
이때 하이 레벨 전압(High Level Voltage)은 제2 트랜지스터(242)에 전도성 채널을 제거하기에 충분히 높은 전압일 수 있으며, 로우 레벨 전압(Low Level Voltage)은 제2 트랜지스터(242)에 전도성 채널을 형성하기에 충분히 낮은 전압일 수 있다. 제2 픽셀 구동 신호 생성부(240)에 제1 인장 여부 신호가 인가될 경우, 제1 트랜지스터(241)는 단락되고 제2 트랜지스터(242)는 개방됨으로써 제2 픽셀 구동 신호 생성부(240)의 출력단으로 제1 픽셀 구동 신호가 인가될 수 있다.
즉, 이 경우 제2 픽셀 구동 신호 생성부(240)는 제1 픽셀 구동 신호를 제2 픽셀 구동 신호로서 제2 픽셀 구동 회로(400)에 인가하게 되고 그 결과 제2 픽셀(90)이 구동될 수 있다.
제2 실시예에서 전원 신호는 VGH일 수 있다.
제2 픽셀 구동 신호 생성부(240)에 제2 인장 여부 신호가 인가될 경우, 제1 트랜지스터(241)는 개방되고 제2 트랜지스터(242)는 단락됨으로써 제2 픽셀 구동 신호 생성부(240)의 출력단으로 전원 신호인 VGH가 인가될 수 있다.
제2 실시예의 경우, 제2 픽셀 구동 회로(400)에 포함된 스위칭 트랜지스터는 도 2 및 도 3에 도시된 NMOS가 아닌 PMOS로 제공될 수 있다.
즉, 이 경우 제2 픽셀 구동 신호 생성부(240)는 전원 신호인 VGH를 제2 픽셀 구동 신호로서 제2 픽셀 구동 회로(400)에 인가하게 되고 그 결과 제2 픽셀(90)은 구동되지 않을 수 있다.
도 7은 본 발명의 제3 실시예에 따른 제2 픽셀 구동 신호 생성부(240)의 회로도이다.
도 7을 참조하면, 제3 실시예에 따른 제2 픽셀 구동 신호 생성부(240)의 경우, 제1 트랜지스터(241)는 제1 NMOS를 포함하고, 제2 트랜지스터(242)는 제2 NMOS를 포함할 수 있다. 이때, 제1 트랜지스터(241)에 포함된 제1 NMOS는 디플리션 타입(Depletion type)의 NMOS일 수 있다.
제3 실시예에 따른 제2 픽셀 구동 신호 생성부(240)의 회로 구성을 살펴보면, 제1 트랜지스터(241)의 드레인 단은 제1 픽셀 구동 신호 수신부(210)와 연결되고, 제2 트랜지스터(242)의 소스 단은 전원 신호 수신부(220)와 연결되고, 제2 트랜지스터(242)의 게이트 단은 인장 여부 신호 생성부(230)와 연결되고, 제1 트랜지스터(241)의 소스 단, 제1 트랜지스터(241)의 게이트 단 및 제2 트랜지스터(242)의 드레인 단은 서로 연결되도록 구성될 수 있다.
상술한 바와 같이 인장 여부 신호 생성부(230)는 제1 픽셀(80) 간의 간격이 기 설정된 기준치를 초과하는 경우 제1 인장 여부 신호를 생성하고, 제1 픽셀(80) 간의 간격이 기 설정된 기준치 미만인 경우 제2 인장 여부 신호를 생성한다.
제1 실시예에서 제1 인장 여부 신호는 로우 레벨 전압(Low Level Voltage)일 수 있으며, 제2 인장 여부 신호는 하이 레벨 전압(High Level Voltage)일 수 있다.
이때 로우 레벨 전압(Low Level Voltage)은 제2 트랜지스터(242)에 전도성 채널을 제거하기에 충분히 낮은 전압일 수 있으며, 하이 레벨 전압(High Level Voltage)은 제2 트랜지스터(242)에 전도성 채널을 형성하기에 충분히 높은 전압일 수 있다.
제2 픽셀 구동 신호 생성부(240)에 제1 인장 여부 신호가 인가될 경우, 제2 트랜지스터(242)는 개방된다. 이때 제1 트랜지스터(241)의 게이트 단에는 전압이 인가되지 않으나 제1 트랜지스터(241)는 디플리션 타입의 NMOS로 제공되므로 제1 트랜지스터(241)는 단락된 것으로 동작한다. 그 결과 제2 픽셀 구동 신호 생성부(240)의 출력단으로 제1 픽셀 구동 신호가 인가될 수 있다.
즉, 이 경우 제2 픽셀 구동 신호 생성부(240)는 제1 픽셀 구동 신호를 제2 픽셀 구동 신호로서 제2 픽셀 구동 회로(400)에 인가하게 되고 그 결과 제2 픽셀(90)이 구동될 수 있다.
제3 실시예에서 전원 신호는 VGL일 수 있다.
제2 픽셀 구동 신호 생성부(240)에 제2 인장 여부 신호가 인가될 경우, 제2 트랜지스터(242)는 단락되고, 그 결과 전원 신호인 VGL이 제1 트랜지스터(241)의 게이트 단으로 인가될 수 있다. 전원 신호인 VGL이 제1 트랜지스터(241)의 게이트 단으로 인가될 경우 제1 트랜지스터(241)는 개방되므로 제2 픽셀 구동 신호 생성부(240)의 출력단으로는 전원 신호인 VGL이 인가될 수 있다.
즉, 이 경우 제2 픽셀 구동 신호 생성부(240)는 전원 신호인 VGL을 제2 픽셀 구동 신호로서 제2 픽셀 구동 회로(400)에 인가하게 되고 그 결과 제2 픽셀(90)은 구동되지 않을 수 있다.
제1 실시예 내지 제3 실시예에 따른 제2 픽셀 구동 신호 생성부(240)의 동작 모습에서 살펴본 바와 같이 제1 인장 여부 신호, 제2 인장 여부 신호 및 전원 신호는 제2 픽셀 구동 신호 생성부(240)의 구성에 따라 변경될 수 있다.
즉, 제1 인장 여부 신호, 제2 인장 여부 신호 및 전원 신호는 스트레처블 디스플레이가 인장 될 경우에는 제1 픽셀 구동 신호를 제2 픽셀 구동 회로(400)에 인가하여 제2 픽셀(90)이 구동될 수 있도록 하고, 스트레처블 디스플레이가 인장 되지 않았을 경우에는 전원 신호를 제2 픽셀 구동 회로(400)에 인가하여 제2 픽셀(90)이 구동되지 않을 수 있다면, 제2 픽셀 구동 신호 생성부(240)의 구성에 따라 제한 없이 변경될 수 있다.
이상에서 실시예를 통해 본 발명을 설명하였으나, 위 실시예는 단지 본 발명의 사상을 설명하기 위한 것으로 이에 한정되지 않는다. 통상의 기술자는 전술한 실시예에 다양한 변형이 가해질 수 있음을 이해할 것이다. 본 발명의 범위는 첨부된 특허청구범위의 해석을 통해서만 정해진다.
10 스트레처블 디스플레이 구동 장치
11 종래의 스트레처블 디스플레이 구동 장치
60 제1 게이트 라인(Gate Line 1)
61 제3 게이트 라인(Gate Line 3)
70 제2 게이트 라인(Gate Line 2)
80 제1 픽셀
90 제2 픽셀
100 제1 픽셀 구동 신호 생성 모듈
200 제2 픽셀 구동 신호 생성 모듈
201 종래의 제2 픽셀 구동 신호 생성 모듈
210 제1 픽셀 구동 신호 수신부
220 전원 신호 수신부
230 인장 여부 신호 생성부
240 제2 픽셀 구동 신호 생성부
241 제1 트랜지스터
242 제2 트랜지스터
300 제1 픽셀 구동 회로
400 제2 픽셀 구동 회로

Claims (15)

  1. 스트레처블 디스플레이에 디스플레이 하고자 하는 데이터를 포함하는 제1 픽셀 구동 신호를 생성하여 제1 게이트 라인을 통해 출력하도록 구성되는 제1 픽셀 구동 신호 생성 모듈;
    상기 제1 게이트 라인을 통해 상기 제1 픽셀 구동 신호를 수신하여 상기 제1 픽셀을 구동하도록 구성되는 제1 픽셀 구동 회로;
    상기 스트레처블 디스플레이의 인장 여부에 따라 생성된 인장 여부 신호, 상기 제1 게이트 라인으로부터 분기된 제3 게이트 라인을 통해 수신한 상기 제1 픽셀 구동 신호 및 전원 신호를 기반으로, 상기 제1 픽셀 구동 신호 및 상기 전원 신호 중 어느 하나를 이용하여 제2 픽셀 구동 회로에 인가할 제2 픽셀 구동 신호를 생성하여 제2 게이트 라인을 통해 출력하도록 구성되는 제2 픽셀 구동 신호 생성 모듈; 및
    상기 제1 게이트 라인을 통해 상기 제1 픽셀 구동 신호를 수신하고, 상기 제2 게이트 라인을 통해 상기 제2 픽셀 구동 신호를 수신하여, 상기 스트레처블 디스플레이의 인장 여부에 따라 구동 여부가 결정될 수 있는 제2 픽셀을 구동하도록 구성되는 제2 픽셀 구동 회로를 포함하고,
    상기 제2 픽셀 구동 신호 생성 모듈은:
    상기 스트레처블 디스플레이가 인장 상태일 경우 제1 인장 여부 신호를 생성하고, 상기 스트레처블 디스플레이가 수축 상태일 경우 제2 인장 여부 신호를 생성하도록 구성되는 인장 여부 신호 생성부; 및
    상기 제1 인장 여부 신호를 수신한 경우 상기 제1 픽셀 구동 신호를 기반으로 상기 제2 픽셀 구동 신호를 생성하되 상기 제3 게이트 라인으로부터 수신한 상기 제1 픽셀 구동 신호를 상기 제2 픽셀 구동 신호로서 상기 제2 게이트 라인을 통해 출력하고, 상기 제2 인장 여부 신호를 수신한 경우 상기 전원 신호를 기반으로 상기 제2 픽셀 구동 신호를 생성하되 상기 전원 신호를 상기 제2 픽셀 구동 신호로서 상기 제2 게이트 라인을 통해 출력하도록 구성되는 제2 픽셀 구동 신호 생성부를 포함하는, 스트레처블 디스플레이 구동 장치.
  2. 삭제
  3. 제1항에 있어서,
    상기 제2 픽셀 구동 신호 생성 모듈은:
    제1 픽셀 구동 신호 생성부에서 생성되어 제1 픽셀 구동 회로로 인가되는 제1 픽셀 구동 신호를 수신하도록 구성되는 제1 픽셀 구동 신호 수신부; 및
    전원 신호를 수신하도록 구성되는 전원 신호 수신부를 더 포함하는, 스트레처블 디스플레이 구동 장치.
  4. 삭제
  5. 삭제
  6. 제3항에 있어서,
    상기 제2 픽셀 구동 신호 생성부는:
    제1 트랜지스터; 및
    제2 트랜지스터를 포함하도록 구성되는, 스트레처블 디스플레이 구동 장치.
  7. 제6항에 있어서,
    상기 제1 트랜지스터는 PMOS를 포함하고,
    상기 제2 트랜지스터는 NMOS를 포함하는, 스트레처블 디스플레이 구동 장치.
  8. 제7항에 있어서,
    상기 제1 트랜지스터의 소스 단은 상기 제1 픽셀 구동 신호 수신부와 연결되고,
    상기 제2 트랜지스터의 소스 단은 상기 전원 신호 수신부와 연결되고,
    상기 제1 트랜지스터와 상기 제2 트랜지스터의 게이트 단은 상기 인장 여부 신호 생성부와 연결되고,
    상기 제1 트랜지스터의 드레인 단과 상기 제2 트랜지스터의 드레인 단은 서로 연결되도록 구성되는, 스트레처블 디스플레이 구동 장치.
  9. 제8항에 있어서,
    상기 제2 픽셀 구동 회로에 포함된 스위칭 트랜지스터는 NMOS를 포함하는, 스트레처블 디스플레이 구동 장치.
  10. 제6항에 있어서,
    상기 제1 트랜지스터는 제1 PMOS를 포함하고,
    상기 제2 트랜지스터는 제2 PMOS를 포함하는, 스트레처블 디스플레이 구동 장치.
  11. 제10항에 있어서,
    상기 제1 트랜지스터의 소스 단과 게이트 단은 상기 제1 픽셀 구동 신호 수신부와 연결되고,
    상기 제2 트랜지스터의 드레인 단은 상기 전원 신호 수신부와 연결되고,
    상기 제2 트랜지스터의 게이트 단은 상기 인장 여부 신호 생성부와 연결되고,
    상기 제1 트랜지스터의 드레인 단과 상기 제2 트랜지스터의 소스 단은 서로 연결되도록 구성되는, 스트레처블 디스플레이 구동 장치.
  12. 제11항에 있어서,
    상기 제2 픽셀 구동 회로에 포함된 스위칭 트랜지스터는 PMOS를 포함하는, 스트레처블 디스플레이 구동 장치.
  13. 제6항에 있어서,
    상기 제1 트랜지스터는 제1 NMOS를 포함하고,
    상기 제2 트랜지스터는 제2 NMOS를 포함하고,
    상기 제1 NMOS는 디플레이션 타입의 NMOS인, 스트레처블 디스플레이 구동 장치.
  14. 제13항에 있어서,
    상기 제1 트랜지스터의 드레인 단은 상기 제1 픽셀 구동 신호 수신부와 연결되고,
    상기 제2 트랜지스터의 소스 단은 상기 전원 신호 수신부와 연결되고,
    상기 제2 트랜지스터의 게이트 단은 상기 인장 여부 신호 생성부와 연결되고,
    상기 제1 트랜지스터의 소스 단, 상기 제1 트랜지스터의 게이트 단 및 상기 제2 트랜지스터의 드레인 단은 서로 연결되도록 구성되는, 스트레처블 디스플레이 구동 장치.
  15. 제14항에 있어서,
    상기 제2 픽셀 구동 회로에 포함된 스위칭 트랜지스터는 NMOS를 포함하는, 스트레처블 디스플레이 구동 장치.
KR1020210004133A 2021-01-12 2021-01-12 스트레처블 디스플레이 구동 장치 KR102454533B1 (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR1020210004133A KR102454533B1 (ko) 2021-01-12 2021-01-12 스트레처블 디스플레이 구동 장치
US17/570,355 US11532254B2 (en) 2021-01-12 2022-01-06 Apparatus for driving stretchable display
PCT/KR2022/000195 WO2022154368A1 (ko) 2021-01-12 2022-01-06 스트레처블 디스플레이 구동 장치

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020210004133A KR102454533B1 (ko) 2021-01-12 2021-01-12 스트레처블 디스플레이 구동 장치

Publications (2)

Publication Number Publication Date
KR20220127393A KR20220127393A (ko) 2022-09-20
KR102454533B1 true KR102454533B1 (ko) 2022-10-14

Family

ID=82323236

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020210004133A KR102454533B1 (ko) 2021-01-12 2021-01-12 스트레처블 디스플레이 구동 장치

Country Status (3)

Country Link
US (1) US11532254B2 (ko)
KR (1) KR102454533B1 (ko)
WO (1) WO2022154368A1 (ko)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102649019B1 (ko) * 2022-10-05 2024-03-18 연세대학교 산학협력단 스트레처블 디스플레이의 해상도를 제어하는 장치

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20150379926A1 (en) * 2014-06-30 2015-12-31 Shanghai Tianma AM-OLED Co., Ltd. Oled inverting circuit and display panel
US20160126241A1 (en) 2014-10-29 2016-05-05 Carolyn Rae Ellinger Enhancement-depletion mode inverter with two transistor architectures
JP2019191469A (ja) 2018-04-27 2019-10-31 東芝情報システム株式会社 表示装置、表示方法およびプログラム

Family Cites Families (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5947844A (ja) * 1982-09-10 1984-03-17 Nec Corp Ｃｍｏｓインバ−タ回路
US4812681A (en) * 1987-05-11 1989-03-14 Hewlett-Packard Company NMOS analog voltage comparator
KR100309923B1 (ko) * 1998-12-04 2001-12-17 윤종용 Nmos인버터,nmos3상태인버터,nmosnand게이트,및이들을포함하는비결정실리콘박막트랜지스터액정표시장치게이트구동회로
JP2005524110A (ja) 2002-04-24 2005-08-11 イー−インク コーポレイション 電子表示装置
KR102224743B1 (ko) 2014-10-21 2021-03-09 삼성디스플레이 주식회사 연신이 가능한 유기 발광 표시 장치
KR102223680B1 (ko) * 2014-11-03 2021-03-08 삼성디스플레이 주식회사 신축성 디스플레이 장치 및 이의 표시 제어 방법 및 장치
KR102327582B1 (ko) * 2015-01-06 2021-11-17 삼성디스플레이 주식회사 신축성 표시 장치 및 그 제조 방법
KR20160091121A (ko) * 2015-01-23 2016-08-02 삼성전자주식회사 화면 구성 방법, 전자 장치 및 저장 매체
KR102387788B1 (ko) * 2015-08-26 2022-04-18 엘지디스플레이 주식회사 표시장치
KR102544985B1 (ko) * 2016-02-25 2023-06-20 삼성디스플레이 주식회사 스트레처블 디스플레이 장치
KR102455039B1 (ko) 2016-03-18 2022-10-17 삼성디스플레이 주식회사 신축성 디스플레이 장치
KR102339821B1 (ko) * 2017-03-13 2021-12-16 삼성디스플레이 주식회사 유기전계발광 표시장치 및 그의 구동방법
KR102421673B1 (ko) * 2017-05-26 2022-07-19 삼성디스플레이 주식회사 디스플레이 장치 및 그의 구동 방법
CN108492762B (zh) * 2018-04-09 2021-01-26 京东方科技集团股份有限公司 显示装置及其显示方法
KR102558616B1 (ko) * 2018-06-08 2023-07-24 엘지디스플레이 주식회사 신축 가능한 표시패널, 신축 가능한 표시장치 및 그 제조 방법
KR102484880B1 (ko) * 2018-06-08 2023-01-05 엘지디스플레이 주식회사 신축 가능한 표시장치, 패널 구동회로 및 구동방법
CN208189154U (zh) * 2018-06-13 2018-12-04 云谷（固安）科技有限公司 一种拉伸显示屏及显示装置
KR102631015B1 (ko) * 2019-06-05 2024-01-30 엘지디스플레이 주식회사 폴더블 디스플레이와 그 구동 방법
MX2021000490A (es) * 2019-07-01 2021-04-12 Boe Technology Group Co Ltd Panel de visualizacion, dispositivo de visualizacion y metodo de impulsion.

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20150379926A1 (en) * 2014-06-30 2015-12-31 Shanghai Tianma AM-OLED Co., Ltd. Oled inverting circuit and display panel
US20160126241A1 (en) 2014-10-29 2016-05-05 Carolyn Rae Ellinger Enhancement-depletion mode inverter with two transistor architectures
JP2019191469A (ja) 2018-04-27 2019-10-31 東芝情報システム株式会社 表示装置、表示方法およびプログラム

Also Published As

Publication number Publication date
US20220223079A1 (en) 2022-07-14
US11532254B2 (en) 2022-12-20
KR20220127393A (ko) 2022-09-20
WO2022154368A1 (ko) 2022-07-21

Similar Documents

Publication Publication Date Title
US10488967B2 (en) Shift register circuit and touch display apparatus thereof
US7633477B2 (en) Gate driver using a multiple power supplies voltages and having a shift resister
US8599123B2 (en) Drive circuit and liquid crystal display using the same
US10170068B2 (en) Gate driving circuit, array substrate, display panel and driving method
US10217423B2 (en) Pixel circuit, driving method thereof and display device
KR970067068A (ko) 액티브 매트릭스형 액정 표시 장치
US10297203B2 (en) Scanning driving circuit and flat display apparatus having the scanning driving circuit
EP3355296B1 (en) Pixel circuit and drive method therefor, display panel, and display apparatus
KR102454533B1 (ko) 스트레처블 디스플레이 구동 장치
US10037739B2 (en) Gate driving circuit, display device and gate pulse modulation method
US8289098B2 (en) Gate pulse modulation circuit and sloping modulation method thereof
US7068092B2 (en) Common voltage source integrated circuit for liquid crystal display device
US20150340002A1 (en) Drive circuit, display panel, display device and drive method
KR100205259B1 (ko) 액티브매트릭스 액정디스플레이의 구동회로
CN111564134B (zh) 数据电压极性控制方法、模组和显示装置
US11017872B2 (en) Gate driving circuit, display device and driving method
US10297217B2 (en) Liquid crystal display and the driving circuit thereof
US10482808B2 (en) Pixel control circuit and control method thereof, display device
US20090213146A1 (en) Display device
US10379415B2 (en) Display apparatus
US10453421B2 (en) Pixel circuits and methods for driving the same and display apparatuses and methods for driving the same
US10395614B2 (en) Common voltage generating circuit and LCD
US10290277B2 (en) Reset circuit, shift register circuit, gate driving circuit, display apparatus, and driving method
JP2018036348A (ja) 表示ドライバ及び半導体装置
JP2009276548A (ja) アクティブマトリクス型ディスプレイ装置及びこれを備える電子機器

Legal Events

Date Code Title Description
AMND Amendment
X091 Application refused [patent]
AMND Amendment
X701 Decision to grant (after re-examination)
GRNT Written decision to grant