DE102015108832A1 - Eine bipolare Transistorstruktur und ein Verfahren zum Herstellen einer bipolaren Transistorstruktur - Google Patents

Eine bipolare Transistorstruktur und ein Verfahren zum Herstellen einer bipolaren Transistorstruktur Download PDF

Info

Publication number
DE102015108832A1
DE102015108832A1 DE102015108832.0A DE102015108832A DE102015108832A1 DE 102015108832 A1 DE102015108832 A1 DE 102015108832A1 DE 102015108832 A DE102015108832 A DE 102015108832A DE 102015108832 A1 DE102015108832 A1 DE 102015108832A1
Authority
DE
Germany
Prior art keywords
zone
base
collector
bipolar transistor
silicon
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
DE102015108832.0A
Other languages
English (en)
Other versions
DE102015108832B4 (de
Inventor
Claus Dahl
Armin Tilke
Dmitri Alex Tschumakow
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Infineon Technologies Dresden GmbH and Co KG
Original Assignee
Infineon Technologies Dresden GmbH and Co KG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Infineon Technologies Dresden GmbH and Co KG filed Critical Infineon Technologies Dresden GmbH and Co KG
Publication of DE102015108832A1 publication Critical patent/DE102015108832A1/de
Application granted granted Critical
Publication of DE102015108832B4 publication Critical patent/DE102015108832B4/de
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66234—Bipolar junction transistors [BJT]
    • H01L29/66272—Silicon vertical transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/73—Bipolar junction transistors
    • H01L29/737—Hetero-junction transistors
    • H01L29/7371—Vertical transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02164—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material being a silicon oxide, e.g. SiO2
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/0217—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material being a silicon nitride not containing oxygen, e.g. SixNy or SixByNz
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02373—Group 14 semiconducting materials
    • H01L21/02381—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02524—Group 14 semiconducting materials
    • H01L21/02532—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02587—Structure
    • H01L21/0259—Microstructure
    • H01L21/02595—Microstructure polycrystalline
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
    • H01L21/26506—Bombardment with radiation with high-energy radiation producing ion implantation in group IV semiconductors
    • H01L21/26513—Bombardment with radiation with high-energy radiation producing ion implantation in group IV semiconductors of electrically active species
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/324—Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0642—Isolation within the component, i.e. internal isolation
    • H01L29/0649—Dielectric regions, e.g. SiO2 regions, air gaps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/0804—Emitter regions of bipolar transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/0821—Collector regions of bipolar transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/1004—Base region of bipolar transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table
    • H01L29/161—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table including two or more of the elements provided for in group H01L29/16, e.g. alloys
    • H01L29/165—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table including two or more of the elements provided for in group H01L29/16, e.g. alloys in different semiconductor regions, e.g. heterojunctions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H01L29/41708—Emitter or collector electrodes for bipolar transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42304—Base electrodes for bipolar transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66234—Bipolar junction transistors [BJT]
    • H01L29/66242—Heterojunction transistors [HBT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66234—Bipolar junction transistors [BJT]
    • H01L29/66272—Silicon vertical transistors
    • H01L29/66287—Silicon vertical transistors with a single crystalline emitter, collector or base including extrinsic, link or graft base formed on the silicon substrate, e.g. by epitaxy, recrystallisation, after insulating device isolation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/73—Bipolar junction transistors
    • H01L29/732—Vertical transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/73—Bipolar junction transistors
    • H01L29/737—Hetero-junction transistors
    • H01L29/7371—Vertical transistors
    • H01L29/7378—Vertical transistors comprising lattice mismatched active layers, e.g. SiGe strained layer transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2229/00—Indexing scheme for semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, for details of semiconductor bodies or of electrodes thereof, or for multistep manufacturing processes therefor

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • High Energy & Nuclear Physics (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Health & Medical Sciences (AREA)
  • Toxicology (AREA)
  • Materials Engineering (AREA)
  • Bipolar Transistors (AREA)

Abstract

Gemäß verschiedenen Ausführungsformen kann eine bipolare Transistorstruktur (100) Folgendes enthalten: ein Substrat (102), eine Kollektorzone (104c) im Substrat (102), eine über der Kollektorzone (104c) angeordnete Basiszone (104b), eine über der Basiszone (104b) angeordnete Emitterzone (104e), einen Basisanschluss (106), der die Basiszone (104b) lateral elektrisch kontaktiert, wobei der Basisanschluss (106) Polysilicium enthält.

Description

  • Verschiedene Ausführungsformen beziehen sich im Allgemeinen auf eine bipolare Transistorstruktur und ein Verfahren zum Herstellen einer bipolaren Transistorstruktur.
  • Im Allgemeinen kann ein bipolarer Sperrschichttransistor (ein Bipolartransistor, BJT) in Halbleitertechnologie über die üblicherweise angewendete Halbleiterverarbeitung hergestellt werden, einschließlich zum Beispiel Schichten, Strukturieren, Dotieren, thermisches Tempern und Ähnliches. Ein Bipolartransistor enthält normalerweise einen Kollektor, eine Basis und einen Emitter, wobei eine zwischen dem Emitter und der Basis angelegte Spannung verwendet werden kann, um einen Stromfluss zwischen dem Emitter und dem Kollektor zu steuern. Bipolartransistoren werden konventionell in den npn-Typ und den pnp-Typ mit einem Emitter-Basis-Übergang bzw. einem Basis-Kollektor-Übergang eingeteilt. Weiterhin kann ein bipolarer Sperrschichttransistor als ein Heteroübergangs-Bipolartransistor (HBT) ausgelegt sein, wobei der Emitter-Basis-Übergang und der Basis-Kollektor-Übergang unterschiedliche Halbleitermaterialien enthalten, die einen sogenannten Heteroübergang erzeugen. Außerdem kann ein HBT in SiGe-Technologie hergestellt werden, wie ein SiGe-HBT, wobei die Basis eines SiGe-HBT eine Silicium-Germanium-Legierung enthalten kann, z. B. kann die Basis des SiGe-HBT gestuft sein, um bereitzustellen, dass sich der Emitter-Basis-Übergang vom Basis-Kollektor-Übergang unterscheidet.
  • Gemäß verschiedenen Ausführungsformen kann eine bipolare Transistorstruktur Folgendes enthalten: ein Substrat, eine Kollektorzone im Substrat, eine über der Kollektorzone angeordnete Basiszone, eine über der Basiszone angeordnete Emitterzone, einen Basisanschluss, der die Basiszone lateral elektrisch kontaktiert, wobei der Basisanschluss Polysilicium enthält.
  • Gemäß verschiedenen Ausführungsformen kann das Substrat einen Silicium-Wafer oder einen Silicium-Die enthalten. Gemäß verschiedenen Ausführungsformen kann das Substrat einkristallines Silicium enthalten.
  • Gemäß verschiedenen Ausführungsformen können die Kollektorzone und die Emitterzone mit einem ersten Dotiertyp dotiertes Silicium enthalten, und die Basiszone kann Silicium enthalten, das mit einem zweiten Dotiertyp dotiert ist, der sich vom ersten Dotiertyp unterscheidet. Weiterhin kann der Basisanschluss gemäß verschiedenen Ausführungsformen mit dem zweiten Dotiertyp dotiertes Silicium enthalten.
  • Gemäß verschiedenen Ausführungsformen kann die Basiszone wenigstens ein Material aus der folgenden Materialgruppe enthalten, wobei die Gruppe aus Folgenden besteht: epitaktisch aufgewachsenes Silicium und eine epitaktisch aufgewachsene Silicium-Germanium-Legierung.
  • Gemäß verschiedenen Ausführungsformen kann die bipolare Transistorstruktur weiterhin eine (erste) dielektrische Schichtstruktur enthalten, die zwischen dem Substrat und dem Basisanschluss (Basiselektrode) angeordnet ist.
  • Gemäß verschiedenen Ausführungsformen kann die bipolare Transistorstruktur weiterhin eine dielektrische Isolationsstruktur enthalten, die im Substrat neben der Kollektorzone angeordnet ist.
  • Gemäß verschiedenen Ausführungsformen kann ein Verfahren zur Herstellung einer bipolaren Transistorstruktur Folgendes beinhalten: Bilden einer Kollektorzone in einem Substrat, Bilden einer Basiszone über der Kollektorzone, Bilden einer Emitterzone über der Basiszone und Bilden eines Basisanschlusses, der die Basiszone lateral elektrisch kontaktiert, wobei der Basisanschluss Polysilicium enthält.
  • Gemäß verschiedenen Ausführungsformen kann das Bilden der Basiszone das epitaktische Aufwachsen von Silicium aus der Kollektorzone beinhalten.
  • Gemäß verschiedenen Ausführungsformen kann ein Verfahren zur Herstellung einer bipolaren Transistorstruktur Folgendes beinhalten: Bedecken einer Kollektorzone in einem Substrat mit einer ersten dielektrischen Schichtstruktur; Bilden einer Polysiliciumschicht über der ersten dielektrischen Schichtstruktur; Bilden einer zweiten dielektrischen Schichtstruktur über der Polysiliciumschicht, wobei die zweite dielektrische Schichtstruktur die Polysiliciumschicht bedeckt; teilweises Entfernen der zweiten dielektrischen Schichtstruktur und der Polysiliciumschicht, um die erste dielektrische Schichtstruktur über der Kollektorzone teilweise freizulegen und eine laterale Seite der Polysiliciumschicht freizulegen; Entfernen eines Teils der Polysiliciumschicht aus der freigelegten lateralen Seite der Polysiliciumschicht; Entfernen der freigelegten ersten dielektrischen Schichtstruktur, um wenigstens teilweise die Kollektorzone freizulegen; und Aufwachsen von epitaktischem Silicium über der Kollektorzone, um eine Basiszone zu bilden, wobei die epitaktisch aufgewachsene Basiszone mit der Polysiliciumschicht verbindet.
  • Gemäß verschiedenen Ausführungsformen kann das Aufwachsen von epitaktischem Silicium über der Kollektorzone gleichzeitig das laterale Aufwachsen von Polysilicium aus der Polysiliciumschicht (aus der vorstrukturierten Polysiliciumschicht) beinhalten.
  • Gemäß verschiedenen Ausführungsformen kann das Verfahren zur Herstellung einer bipolaren Transistorstruktur weiterhin Folgendes beinhalten: Bilden einer Emitterschicht über der epitaktisch aufgewachsenen Basiszone. Gemäß verschiedenen Ausführungsformen kann das Verfahren zur Herstellung einer bipolaren Transistorstruktur weiterhin Folgendes beinhalten: Bilden einer Emitterschicht über der epitaktisch aufgewachsenen Basiszone und Strukturieren der Emitterschicht, um eine Emitterzone bereitzustellen. Gemäß verschiedenen Ausführungsformen kann das Verfahren zur Herstellung einer bipolaren Transistorstruktur weiterhin Folgendes beinhalten: Bilden eines Seitenwandungsabstandshalters an der zweiten dielektrischen Schichtstruktur über der epitaktisch aufgewachsenen Basiszone, bevor die Emitterschicht gebildet wird.
  • Gemäß verschiedenen Ausführungsformen kann das Bedecken der Kollektorzone Folgendes beinhalten: Bilden einer ersten Siliciumoxidschicht über dem Substrat und Bilden einer ersten Siliciumnitridschicht über der ersten Siliciumoxidschicht. Gemäß verschiedenen Ausführungsformen kann das Bedecken der Kollektorzone das Bilden einer ersten dielektrischen Schichtstruktur beinhalten.
  • Gemäß verschiedenen Ausführungsformen kann das Bilden der zweiten dielektrischen Schichtstruktur Folgendes beinhalten: Bilden einer zweiten Siliciumoxidschicht über dem Substrat und Bilden einer zweiten Siliciumnitridschicht über der zweiten Siliciumoxidschicht.
  • Gemäß verschiedenen Ausführungsformen kann das Verfahren zur Herstellung einer bipolaren Transistorstruktur weiterhin Folgendes beinhalten: Strukturieren der Emitterschicht und der zweiten dielektrischen Schichtstruktur, um die Polysiliciumschicht wenigstens teilweise freizulegen, um einen freigelegten Basisanschluss, der die Basiszone elektrisch kontaktiert, bereitzustellen.
  • Gemäß verschiedenen Ausführungsformen kann das Verfahren zur Herstellung einer bipolaren Transistorstruktur weiterhin Folgendes beinhalten: Durchführen einer Ionenimplantation nach dem teilweisen Entfernen der zweiten dielektrischen Schichtstruktur und der Polysiliciumschicht, um die Kollektorzone im Substrat zu dotieren.
  • Gemäß verschiedenen Ausführungsformen kann das Verfahren zur Herstellung einer bipolaren Transistorstruktur weiterhin Folgendes beinhalten: Bilden von zwei dielektrischen Zonen im Substrat neben der Kollektorzone, bevor die Kollektorzone mit der ersten dielektrischen Schichtstruktur bedeckt wird.
  • Gemäß verschiedenen Ausführungsformen kann das Verfahren zur Herstellung einer bipolaren Transistorstruktur weiterhin Folgendes beinhalten: Durchführen einer Temperung, um die Basiszone und die Polysiliciumschicht elektrisch zu verknüpfen.
  • Gemäß verschiedenen Ausführungsformen kann das Verfahren zur Herstellung einer bipolaren Transistorstruktur weiterhin Folgendes beinhalten: Bilden eines Kollektoranschlusses im Substrat, der die Kollektorzone elektrisch kontaktiert.
  • Gemäß verschiedenen Ausführungsformen kann das Verfahren zur Herstellung einer bipolaren Transistorstruktur Folgendes beinhalten: Bilden einer Schichtstruktur über einer Kollektorzone in einem Substrat, wobei die Schichtstruktur eine erste dielektrische Schicht und eine zweite dielektrische Schicht und eine Polysiliciumschicht zwischen der ersten dielektrischen Schicht und der zweiten dielektrischen Schicht enthält, Ätzen eines Verarbeitungsfensters in die Schichtstruktur, teilweises Entfernen der Polysiliciumschicht, um das Verarbeitungsfenster lateral zu vergrößern, und Durchführen eines Schichtungsprozesses, um das Verarbeitungsfenster mit epitaktisch aufgewachsenem Silicium (oder SiGe), das mit der Polysiliciumschicht verbindet, zu füllen.
  • In den Zeichnungen bezeichnen gleiche Referenzzeichen in den unterschiedlichen Ansichten im Allgemeinen durchweg die gleichen Teile. Die Zeichnungen sind nicht notwendigerweise maßstabsgetreu, weil stattdessen der Schwerpunkt im Allgemeinen darauf gelegt wird, die Grundlagen der Erfindung zu veranschaulichen. In der folgenden Beschreibung werden verschiedene Ausführungsformen der Erfindung mit Bezug auf die folgenden Zeichnungen beschrieben, worin:
  • 1 zeigt eine bipolare Transistorstruktur gemäß verschiedenen Ausführungsformen in einer schematischen Querschnittsansicht;
  • 2 zeigt eine bipolare Transistorstruktur gemäß verschiedenen Ausführungsformen in einer schematischen Querschnittsansicht;
  • 3A bzw. 3B zeigen eine bipolare Transistorstruktur gemäß verschiedenen Ausführungsformen in einer schematischen Querschnittsansicht;
  • 4 zeigt ein Verfahren zur Herstellung einer bipolaren Transistorstruktur gemäß verschiedenen Ausführungsformen in einem schematischen Flussdiagramm;
  • 5 zeigt ein Verfahren zur Herstellung einer bipolaren Transistorstruktur gemäß verschiedenen Ausführungsformen in einem schematischen Flussdiagramm; und
  • 6A bis 6K zeigen eine bipolare Transistorstruktur gemäß verschiedenen Ausführungsformen in einer schematischen Querschnittsansicht jeweils zu verschiedenen Stufen während der Herstellung.
  • Die folgende ausführliche Beschreibung bezieht sich auf die zugehörigen Zeichnungen, die veranschaulichend spezifische Details und Ausführungsformen zeigen, in denen die Erfindung umgesetzt werden kann.
  • Der Begriff „beispielhaft“ wird hier in der Bedeutung „als Beispiel, Ausprägung oder der Veranschaulichung dienend“ verwendet. Jede Ausführungsform oder Bauart, die hier als „beispielhaft“ beschrieben wird, ist nicht notwendigerweise so auszulegen, dass sie gegenüber anderen Ausführungsformen oder Bauarten bevorzugt oder von Vorteil wäre.
  • Das Wort „über“, verwendet bezüglich eines abgeschiedenen Materials, das „über“ einer Seite oder Oberfläche gebildet wird, wird hierin möglicherweise mit der Bedeutung verwendet, dass das abgeschiedene Material „direkt auf“, z. B. in direktem Kontakt mit, der besagten Seite oder Oberfläche gebildet wird. Das Wort „über“, verwendet bezüglich eines abgeschiedenen Materials, das „über“ einer Seite oder Oberfläche gebildet wird, wird hierin möglicherweise mit der Bedeutung verwendet, dass das abgeschiedene Material „indirekt auf“ der besagten Seite oder Oberfläche gebildet wird, mit einer oder mehreren zusätzlichen Schichten, die zwischen der besagten Seite oder Oberfläche und dem abgeschiedenen Material angeordnet sind.
  • Der hier in Bezug auf eine „laterale“ Ausdehnung, „lateral“ benachbart oder „lateral“ umgebend verwendete Begriff „lateral“ kann hier verwendet werden, um eine Richtung parallel zu einer Verarbeitungsoberfläche eines Substrats, eines Wafers, eines Dies oder eines Trägers anzugeben. Dies bedeutet, dass eine Oberfläche eines Substrats als eine Referenz dienen kann, die üblicherweise als die Hauptverarbeitungsoberfläche eines Substrats bezeichnet wird (oder als die Hauptverarbeitungsoberfläche eines Wafers oder als die Hauptverarbeitungsoberfläche eines Dies). Weiterhin kann der in Bezug auf eine „Breite“ einer Struktur (z. B. einer Basis, eines Kollektors oder eines Emitters) verwendete Begriff „Breite“ hier verwendet werden, um die laterale Ausdehnung der Struktur anzugeben. Weiterhin kann der in Bezug auf eine Höhe einer Struktur verwendete Begriff „Höhe“ hier verwendet werden, um eine Ausdehnung der Struktur entlang einer zur Oberfläche eines Trägers lotrechten Richtung anzugeben (z. B. lotrecht zur Hauptverarbeitungsoberfläche eines Trägers).
  • Zur Veranschaulichung kann ein Bipolartransistor und ein zugehöriges Integrationsschema (ein Verfahren zur Herstellung des Bipolartransistors) gemäß verschiedenen Ausführungsformen bereitgestellt werden, wobei eine Polysiliciumelektrode bereitgestellt wird, die eine Basis eines vertikalen Bipolartransistors elektrisch kontaktiert, wobei die Basis lateral benachbart zur der Polysiliciumelektrode mittels epitaktischem Aufwachsen von Silicium über einem einzelnen kristallinen Kollektor bereitgestellt werden kann. Eine Polysiliciumelektrode zum Kontaktieren der Basis kann eine einfache und kostengünstige Art und Weise zur Herstellung eines schnell schaltenden Bipolartransistors ermöglichen, und weiterhin kann es einfach sein, den Bipolartransistor mit zusätzlichen Strukturen in CMOS-(Complementary Metal-Oxide-Semiconductor-)Technologie zu integrieren.
  • Gemäß verschiedenen Ausführungsformen kann eine bipolare Transistorstruktur bereitgestellt werden, die auch als bipolarer Sperrschichttransistor (BJT) bezeichnet werden kann. Weiterhin kann die bipolare Transistorstruktur als ein Heteroübergangs-Bipolartransistor (HBT) ausgelegt sein. Weiterhin kann ein Verfahren zur Herstellung der bipolaren Transistorstruktur bereitgestellt werden. Die bipolare Transistorstruktur kann einen BJT enthalten, der in ein Substrat, wie zum Beispiel einen Wafer, einen Chip oder einen Die, integriert wird. Die bipolare Transistorstruktur kann mehrere, in ein Substrat integrierte Bipolartransistoren enthalten. Weiterhin kann die bipolare Transistorstruktur einen oder mehrere bipolare Sperrschichttransistoren und einen oder mehrere Feldeffekttransistoren (FETs) zum Beispiel in Metall-Oxid-Halbleiter-(MOS-)Technologie enthalten. Gemäß verschiedenen Ausführungsformen kann die bipolare Transistorstruktur in einen Chip aufgenommen werden, wobei der Chip wenigstens einen Feldeffekttransistor in CMOS-(Complementary Metal-Oxide-Semiconductor-)Technologie enthält. Mit anderen Worten: Die hier beschriebene bipolare Transistorstruktur kann in BiCMOS-(bipolare CMOS-)Technologie hergestellt werden, bei der die bipolare Sperrschichttransistortechnologie und die CMOS-Transistor-Halbleitertechnologie in einer einzigen integrierten Schaltungseinrichtung integriert werden. Ein Transistor in CMOS-Technologie weist im Allgemeinen eine niedrige Leistungsaufnahme und eine hohe Eingangsimpedanz auf. Ein Transistor in Bipolartechnologie kann hohe Schaltfrequenzen und kurze Schaltzeiten ermöglichen.
  • Gemäß verschiedenen Ausführungsformen kann ein Substrat einen Bipolartransistor und einen Feldeffekttransistor enthalten. Der Basisanschluss, der die Basis des Bipolartransistors verbindet, kann mittels Abscheiden einer Polysiliciumschicht bereitgestellt werden. Die abgeschiedene Polysiliciumschicht kann gleichzeitig ein Gate für den Feldeffekttransistor bereitstellen.
  • Gemäß verschiedenen Ausführungsformen kann hier eine bipolare Transistorstruktur bereitgestellt werden. Die Integration eines HBT kann auf eine solche Art und Weise ausgeführt werden, dass die Defektivität des Basis-Kollektor-Übergangs im Vergleich zu üblicherweise für HBTs angewendeten Integrationsschemata reduziert werden kann. Solch eine Reduzierung der Defektivität kann die Ausbeute bei der Verarbeitung erhöhen und weitere Aktivitäten zur Leistungsverbesserung ermöglichen.
  • Gemäß verschiedenen Ausführungsformen kann hier eine bipolare Transistorstruktur bereitgestellt werden. Die parasitäre Basis-Kollektor-Kapazität kann klein sein, z. B. minimal. Die Basis-Kollektor-Kapazität kann zum Beispiel auf die elektronisch aktive Zone des HBT reduziert sein. Weiterhin kann die Gesamt-HBT-Topografie und Stapelhöhe im Vergleich zu einem konventionellen HBT-Integrationsansatz reduziert sein. Die bipolare Transistorstruktur kann eine leichte und einfache Integration eines HBT und eines zusätzlichen CMOS auf einem einzigen Die ermöglichen. Weiterhin kann die bipolare Transistorstruktur eine weitere Knotenverkleinerung ermöglichen. Gemäß verschiedenen Ausführungsformen kann das Integrationsschema für die bipolare Transistorstruktur im Wesentlichen selbstjustiert sein.
  • Gemäß verschiedenen Ausführungsformen kann der hier beschriebene Integrationsablauf der Basiselektrode (Basisanschluss) und des Filmstapels eine inhärent bequeme BiCMOS-Integration ermöglichen, zum Beispiel kann die Gate-Abscheidung und -Strukturierung eines FET oder eines MOSFET mit der Abscheidung der Basiselektrode des HBT kombiniert werden.
  • Üblicherweise für einen HBT angewendete Integrationsschemata können ein Substratkontaktoxid als einen Abstandshalter für die Kollektor-Basis-Diodenintegration enthalten, der die parasitäre Kollektor-Basis-Kapazität und die Gesamtstapelhöhe des HBT inhärent erhöhen kann. Im Fall des Auftretens von Kristalldefekten kann letztere bei den üblicherweise angewandten Integrationsschemata direkt aufwachsen und in die elektronisch aktive Zone des HBT migrieren.
  • Gemäß verschiedenen Ausführungsformen kann eine bipolare Transistorstruktur mit einer speziellen Geometrie des Basisfensters zur Abscheidung der Basis des HBT bereitgestellt werden, und der entsprechende Verarbeitungsablauf kann die Verarbeitung erleichtern, z. B. kann der Verarbeitungsablauf leicht mit CMOS-Verarbeitung kombiniert werden. Weiterhin kann der Verarbeitungsablauf gemäß verschiedenen Ausführungsformen die Hochfrequenz-(HF-)Eigenschaften des HBT verbessern.
  • Gemäß verschiedenen Ausführungsformen kann während der Verarbeitung der bipolaren Transistorstruktur ein Basisfenster (Emitterfenster) bereitgestellt werden, z. B. durch Bilden und Strukturieren eines Mehrfachschichtstapels, der eine Basiselektrodenschicht enthält, und mittels eines lateralen Zurückziehens der strukturierten Basiselektrodenschicht vor dem Abscheiden der Basis über dem Kollektor. Gemäß verschiedenen Ausführungsformen kann eine bipolare Transistorstruktur einschließlich eines HBT in Vertikaltechnologie bereitgestellt werden.
  • 1 veranschaulicht schematisch eine bipolare Transistorstruktur 100 gemäß verschiedenen Ausführungsformen in einer Querschnittsansicht. Die bipolare Transistorstruktur 100 kann ein Substrat 102 enthalten. Gemäß verschiedenen Ausführungsformen kann das Substrat 102 ein Silicium-Wafer, ein Silicium-Die oder ein Silicium-Chip sein. Alternativ kann das Substrat 102 wenigstens eine Siliciumoberflächenschicht 102 gemäß verschiedenen Ausführungsformen enthalten.
  • Gemäß verschiedenen Ausführungsformen kann die bipolare Transistorstruktur 100 eine Kollektorzone 104c enthalten, die im Substrat 102 bereitgestellt wird. Die Kollektorzone 104c kann zum Beispiel durch lokales Dotieren des Substrats 102 bereitgestellt werden. Gemäß verschiedenen Ausführungsformen kann die bipolare Transistorstruktur 100 eine Basiszone 104b enthalten, wobei die Basiszone 104b über (z. B. direkt auf) der Kollektorzone 104c angeordnet sein kann, so dass die Basiszone 104b und die Kollektorzone 104c einen Basis-Kollektor-Übergang 104b, 104c bilden können. Weiterhin kann die bipolare Transistorstruktur 100 gemäß verschiedenen Ausführungsformen eine Emitterzone 104e enthalten, wobei die Emitterzone 104e über (z. B. direkt auf) der Basiszone 104b angeordnet sein kann, so dass die Basiszone 104b und die Emitterzone 104e einen Emitter-Basis-Übergang 104e, 104b bilden können.
  • Zur Veranschaulichung: Die Kollektorzone 104c, die Basiszone 104b und die Emitterzone 104e stellen einen bipolaren Sperrschichttransistor 104 bereit, oder, mit anderen Worten, die bipolare Transistorstruktur 100 kann einen bipolaren Sperrschichttransistor 104 einschließlich einer Kollektorzone 104c, einer Basiszone 104b und einer Emitterzone 104e enthalten.
  • Gemäß verschiedenen Ausführungsformen kann die Basiszone 104b einkristallines Silicium enthalten, oder, mit anderen Worten, die Basiszone 104b kann durch epitaktisch aufwachsendes Silicium über der Kollektorzone 104c bereitgestellt werden. In dieser Hinsicht kann wenigstens die aktive Zone (was sich aus der geometrischen und elektronischen Struktur des bipolaren Sperrschichttransistors 104 ergeben kann) des Basis-Kollektor-Übergangs 104b, 104c einkristallines Silicium enthalten, um ein optimales Schaltverhalten des bipolaren Sperrschichttransistors 104 zu realisieren. Weiterhin kann die Basiszone 104b gemäß verschiedenen Ausführungsformen epitaktisch aufgewachsenes Silicium-Germanium (SiGe) enthalten, um einen bipolaren Heteroübergangstransistor 104 bereitzustellen, wobei sich der Basis-Kollektor-Übergang 104b, 104c und der Emitter-Basis-Übergang 104e, 104b voneinander unterscheiden können, z. B. können sie sich im halbleitenden Material unterscheiden, das eine vordefinierte Bandlücke (elektronische Struktur) für den jeweiligen Übergang bereitstellt.
  • Gemäß verschiedenen Ausführungsformen kann die bipolare Transistorstruktur 100 einen Basisanschluss 106 (eine Basiselektrode 106) enthalten, der die Basiszone 104b lateral elektrisch kontaktiert, wobei der Basisanschluss 106 Polysilicium enthalten kann. Gemäß verschiedenen Ausführungsformen kann ausschließlich der Basisanschluss 106 die Basiszone 104b kontaktieren, oder, mit anderen Worten: Die bipolare Transistorstruktur 100 kann eine elektrische Isolation zwischen der Kollektorzone 104c und dem Basisanschluss 106 und zwischen der Emitterzone 104e und dem Basisanschluss 106 enthalten, wie zum Beispiel in 3A veranschaulicht wird.
  • Gemäß verschiedenen Ausführungsformen kann das Substrat 102 mehrere BJTs 104 oder HBTs 104 enthalten, die z. B. lateral nebeneinander über und in dem Substrat 102 angeordnet sind. In dieser Hinsicht können entsprechend lateral benachbarte bipolare Transistorstrukturen 100, die über und in dem Substrat 102 bereitgestellt werden, über eine dielektrische Isolationsstruktur voneinander elektrisch getrennt werden, die im Substrat 102 in der Nähe der Kollektorzone 104c angeordnet ist, wobei die dielektrische Isolationsstruktur die Kollektorzone 104c zum Beispiel lateral umgeben kann. Gemäß verschiedenen Ausführungsformen kann die dielektrische Isolationsstruktur eine Grabenisolationsstruktur enthalten, die im Substrat 102 bereitgestellt wird, z. B. eine tiefe Grabensisolation (DTI) und/oder eine flache Grabenisolation (STI).
  • Gemäß verschiedenen Ausführungsformen kann die bipolare Transistorstruktur 100 einen pnp-Typ BJT 104 oder einen pnp-Typ HBT 104 enthalten, wobei die Kollektorzone 104c und die Emitterzone 104e p-Typ dotiertes Silicium enthalten können und wobei die Basiszone 104b n-Typ dotiertes Silicium oder n-Typ dotiertes SiGe enthalten kann. Alternativ kann die bipolare Transistorstruktur 100 gemäß verschiedenen Ausführungsformen einen npn-Typ BJT 104 oder einen npn-Typ HBT 104 enthalten, wobei die Kollektorzone 104c und die Emitterzone 104e n-Typ dotiertes Silicium enthalten können und wobei die Basiszone 104b p-Typ dotiertes Silicium oder p-Typ dotiertes SiGe enthalten kann.
  • Gemäß verschiedenen Ausführungsformen kann die Basiszone 104b mit Bor dotiert sein, z. B. mit einer Dotierkonzentration im Bereich von etwa 5·1018 At/cm3 bis etwa 2·1020 At/cm3. Gemäß verschiedenen Ausführungsformen kann die Kollektorzone 104c mit Phosphor dotiert sein, z. B. mit einer Dotierkonzentration im Bereich von etwa 5·1017 At/cm3 bis etwa 5·1019 At/cm3. Gemäß verschiedenen Ausführungsformen kann die Emitterzone 104e mit Phosphor dotiert sein, z. B. mit einer Dotierkonzentration im Bereich von etwa 5·1018 At/cm3 bis etwa 2·1021 At/cm3.
  • Gemäß verschiedenen Ausführungsformen kann der Basisanschluss 106 polykristallines Silicium enthalten (auch einschließlich sogenanntes nano-kristallines Silicium), das mit dem gleich Dotiertyp wie die Basiszone 104b dotiert ist.
  • Selbstverständlich kann die bipolare Transistorstruktur 100 unter Verwendung anderer geeigneter Halbleitermaterialien oder -materialkombinationen bereitgestellt werden, wie zum Beispiel Galliumarsenid oder Indiumphosphid als Substratmaterial und Aluminiumgalliumarsenid/Galliumarsenid oder Indiumphosphid/Indiumgalliumarsenid als epitaktische Schichten über dem Substrat. Weiterhin kann die bipolare Transistorstruktur 100 gemäß verschiedenen Ausführungsformen Galliumnitrid und/oder Indiumgalliumnitrid enthalten.
  • Gemäß verschiedenen Ausführungsformen kann bei Herstellung des HBT 104 der bipolaren Transistorstruktur 100 unter Verwendung von Silicium und Silicium-Germanium-Legierungen (z. B. SiGe oder mit Kohlenstoff dotiertes SiGe:C) die Konzentration von Germanium in der Basiszone 104b abgestuft sein, so dass eine Bandlücke des Basis-Kollektor-Übergangs 104b, 104c enger als die Bandlücke des Basis-Emitter-Übergangs 104e, 104b ist.
  • Gemäß verschiedenen Ausführungsformen kann das Anpassen der Bandlücken der beiden Übergänge des HBT 104 die Frequenzantwort des HBT 104 erhöhen. Weiterhin kann die kristalline Qualität (der kristallinen Struktur) in den aktiven Zonen des BJT 104 oder des HBT 104 das Schaltverhalten des BJT 104 oder des HBT 104 der bipolaren Transistorstruktur 100 beeinflussen (z. B. die Frequenzantwort).
  • 2 veranschaulicht die bipolare Transistorstruktur 100 in einer schematischen Querschnittsansicht, wobei die bipolare Transistorstruktur 100 eine dielektrische Schichtstruktur 212 enthalten kann, die zwischen dem Substrat 102 und dem Basisanschluss 106 angeordnet ist. Gemäß verschiedenen Ausführungsformen kann die dielektrische Schichtstruktur 212 eine einzelne dielektrische Schicht enthalten, z. B. eine Siliciumoxidschicht oder eine Siliciumnitridschicht. Alternativ kann die dielektrische Schichtstruktur 212 einen Schichtstapel enthalten, der zum Beispiel eine Siliciumoxidschicht und eine Siliciumnitridschicht enthält.
  • Wie zum Beispiel in 2 veranschaulicht wird, kann die bipolare Transistorstruktur 100 weiterhin einen Kollektoranschluss 210t zum elektrischen Kontaktieren der Kollektorzone 104c enthalten. Gemäß verschiedenen Ausführungsformen kann der Kollektoranschluss 210t eine vergrabene, elektrisch leitfähige Schicht 210b und eine Kollektorelektrode 210e enthalten, die dazu ausgelegt ist, die Kollektorzone 104c elektrisch zu kontaktieren. Die elektrisch leitfähige Schicht 210b kann eine im Substrat 102 bereitgestellte, vergrabene, elektrisch leitfähige Zone sein.
  • Wie zum Beispiel in 2 veranschaulicht wird, kann die bipolare Transistorstruktur 100 weiterhin einen Emitteranschluss 208 (eine Emitterelektrode 208) zum elektrischen Kontaktieren der Emitterzone 104e enthalten. Gemäß verschiedenen Ausführungsformen kann der Emitteranschluss 208 über (z. B. direkt auf) der Emitterzone 104e angeordnet sein.
  • Wie in 2 veranschaulicht wird, kann die bipolare Transistorstruktur 100 als ein vertikaler BJT oder als ein vertikaler HBT ausgelegt sein, wobei die Anschlüsse für den Kollektor 104c, die Basis 104b und den Emitter 104e auf der gleichen Seite oder Oberfläche des Substrats 102 angeordnet sein können (z. B. auf der Hauptverarbeitungsoberfläche des Substrats 102). Alternativ können die Anschlüsse für die Basis 104b und den Emitter 104e auf einer oberen Oberfläche des Substrats 102 angeordnet sein, und der Anschluss für den Kollektor 104c kann auf einer unteren Oberfläche des Substrats 102, gegenüber der oberen Oberfläche, angeordnet sein.
  • Verschiedene Modifikationen und/oder Konfigurationen der bipolaren Transistorstruktur 100 und Details, die sich auf die Zonen des bipolaren Transistors beziehen, die Anschlüsse und die Integration in das Substrat werden im Folgenden beschrieben, wobei die in Bezug auf 1 und 2 beschriebenen Merkmale und/oder Funktionalitäten sinngemäß einbezogen werden können. Weiterhin können die im Folgenden beschriebenen Merkmale und/oder Funktionalitäten in der bipolaren Transistorstruktur 100 beinhaltet sein, oder sie können mit der bipolaren Transistorstruktur 100 kombiniert werden, wie vorher unter Bezugnahme auf 1 und 2 beschrieben worden ist.
  • 3A veranschaulicht die bipolare Transistorstruktur 100 gemäß verschiedenen Ausführungsformen in einer schematischen Querschnittsansicht. Die bipolare Transistorstruktur 100 kann eine dielektrische Schichtstruktur 212 (312a, 312b) enthalten, die zwischen dem Substrat 102 und dem Basisanschluss 106 angeordnet ist. Die erste Schicht 312a der dielektrischen Schichtstruktur 212 kann eine Oxidschicht sein, z. B. eine Siliciumoxidschicht. Die zweite Schicht 312b der dielektrischen Schichtstruktur 212 kann eine Nitridschicht sein, z. B. eine Siliciumnitridschicht. Gemäß verschiedenen Ausführungsformen kann die dielektrische Schichtstruktur 212 eine oder mehrere dielektrische Schichten enthalten, die den Basisanschluss 106 elektrisch vom Substrat 102 und von der Kollektorzone 104c isolieren. Gemäß verschiedenen Ausführungsformen kann wenigstens die erste Schicht 312a der dielektrischen Schichtstruktur 212 in Bezug auf das Siliciumätzen als eine Ätzstoppschicht ausgelegt sein.
  • Gemäß verschiedenen Ausführungsformen kann die bipolare Transistorstruktur 100 weiterhin eine dielektrische Isolationsstruktur 314 (z. B. eine STI) enthalten, die im Substrat 102 neben der Kollektorzone 104c angeordnet ist. Die dielektrische Isolationsstruktur 314 kann einen Graben enthalten, der mit wenigstens einem dielektrischen Material gefüllt ist. Die dielektrische Isolationsstruktur 314 kann die bipolare Transistorstruktur 100 von benachbarten elektronischen Strukturen auf und im Substrat 102 elektrisch isolieren.
  • Gemäß verschiedenen Ausführungsformen kann die bipolare Transistorstruktur 100 weiterhin eine oder mehrere dielektrische Abstandshalterstrukturen 316 (z. B. eine L-Abstandshalterstruktur 316) enthalten, die über der Basiszone 104b angeordnet ist, z. B. zwischen der Emitterzone 104e und der Basiszone 104b. Die L-Abstandshalterstruktur 316 kann die Kontaktzone zwischen der Basiszone 104b und der Emitterzone 104e definieren, oder, mit anderen Worten: Die L-Abstandshalterstruktur 316 kann die elektronischen Eigenschaften (z. B. die Größe und Lage der aktiven Zonen) des BJT 104 oder des HBT 104 der bipolaren Transistorstruktur 100 beeinflussen. Gemäß verschiedenen Ausführungsformen kann die L-Abstandshalterstruktur 316 weiterhin die Emitterzone 104e elektrisch vom Basisanschluss 106 trennen. Gemäß verschiedenen Ausführungsformen kann die L-Abstandshalterstruktur 316 Siliciumnitrid und/oder Siliciumoxid enthalten.
  • Wie in 3A veranschaulicht wird, kann der Polysilicium-Basisanschluss 106 die Basiszone 104b lateral kontaktieren, wobei die Basiszone 104b einkristallines Silicium enthalten kann. Während der Verarbeitung kann der Basisanschluss 106 und die Basiszone 104b mittels Abscheiden von Silicium im bereitgestellten Basisfenster miteinander verbunden werden, wie zum Beispiel in den 6A bis 6K veranschaulicht wird. Daher kann das Polysilicium des Basisanschlusses 106 nicht in die Basiszone 104b zur Kollektorzone 104c aufwachsen. Mit anderen Worten: Die Kollektorzone 104c kann vollständig mit epitaktisch aufgewachsenem Silicium bedeckt sein, z. B. mit einkristallinem Silicium, wie bereits vorher beschrieben worden ist. Das epitaktisch aufgewachsene Silicium der Basiszone 104b kann eine vordefinierte kristallografische Beziehung zum einkristallinen Silicium des Substrats 102 in der Kollektorzone 104c aufweisen.
  • 3B veranschaulicht die bipolare Transistorstruktur 100, wie sie in Bezug auf 3A beschrieben worden ist, wobei die Kollektorzone 104c mittels eines Kollektoranschlusses 210t (siehe z. B. 2) elektrisch kontaktiert wird.
  • Gemäß verschiedenen Ausführungsformen können die erste Schicht 312a der dielektrischen Schichtstruktur 212 und die dielektrische Isolationsstruktur 314 das gleiche dielektrische Material enthalten, z. B. Siliciumoxid.
  • Gemäß verschiedenen Ausführungsformen können die Basiszone 104b und die Kollektorzone 104c im Wesentlichen die gleichen Breiten (laterale Ausdehnung) aufweisen, z. B. im Bereich von etwa 100 nm bis etwa 100 µm. Gemäß verschiedenen Ausführungsformen kann die Basiszone 104b eine Höhe (Stärke) im Bereich von etwa 10 nm bis 500 nm aufweisen. Gemäß verschiedenen Ausführungsformen kann die Kollektorzone 104c eine Höhe (Tiefe in das Substrat 102) im Bereich von etwa 50 nm bis etwa 10 µm aufweisen. Gemäß verschiedenen Ausführungsformen kann die Emitterzone 104e oder die Emitterschicht eine Höhe (Stärke) im Bereich von etwa 10 nm bis etwa 500 nm aufweisen. Gemäß verschiedenen Ausführungsformen kann die erste Schicht 312a der dielektrischen Schichtstruktur 212 eine Stärke (Höhe) im Bereich von etwa 1 nm bis etwa 200 nm aufweisen. Gemäß verschiedenen Ausführungsformen kann die zweite Schicht 312b der dielektrischen Schichtstruktur 212 eine Stärke (Höhe) im Bereich von etwa 1 nm bis etwa 200 nm aufweisen. Gemäß verschiedenen Ausführungsformen kann der Basisanschluss 106 eine Stärke (Höhe) im Bereich von etwa 10 nm bis etwa 500 nm aufweisen.
  • Gemäß verschiedenen Ausführungsformen kann der Basisanschluss 106 die Basiszone 104b lateral umgeben. Gemäß verschiedenen Ausführungsformen kann die dielektrische Isolationsstruktur 314 die Kollektorzone 104c lateral umgeben. Zur Veranschaulichung: Der BJT 104 oder der HBT 104 können innerhalb einer Zone bereitgestellt werden, die durch die dielektrische Isolationsstruktur 314 definiert wird. Die bipolare Transistorstruktur 100 kann weiterhin eine tiefe Grabensisolation enthalten, die die Kollektorzone 104c und den Kollektoranschluss 210t lateral umgibt (in den Figuren nicht dargestellt). Gemäß verschiedenen Ausführungsformen kann der Kollektoranschluss 210t (lateral) aus der durch die dielektrische Isolationsstruktur 314 definierten Zone hinausgeführt werden.
  • Gemäß verschiedenen Ausführungsformen kann die bipolare Transistorstruktur 100 in eine HF-Einrichtung aufgenommen werden, z. B. in eine elektronische Einrichtung zur Signalverarbeitung, Signalerzeugung oder Signalübertragung, z. B. in eine drahtlose Kommunikationseinrichtung.
  • 4 veranschaulicht ein Verfahren 400 gemäß verschiedenen Ausführungsformen zur Herstellung einer bipolaren Transistorstruktur 100 in einem schematischen Flussdiagramm, wobei das Verfahren 400 Folgendes beinhalten kann: in 410 das Bilden einer Kollektorzone 104c in einem Substrat 102; in 420 das Bilden einer Basiszone 104b über der Kollektorzone 104c; in 430 das Bilden einer Emitterzone 104e über der Basiszone 104b; und in 440 das Bilden eines Basisanschlusses 106, der lateral die Basiszone 104b elektrisch kontaktiert, wobei der Basisanschluss 106 Polysilicium enthalten kann.
  • Gemäß verschiedenen Ausführungsformen kann das Bilden der Basiszone im Prozess 420 des Verfahrens 400 das epitaktische Aufwachsen von Silicium aus der Kollektorzone 104c beinhalten, z. B. mittels chemischer Gasphasenabscheidung (CVD), wobei das epitaktisch aufgewachsene Silicium die Basiszone 104b bildet. Gemäß verschiedenen Ausführungsformen können die Basiszone 104b und der Basisanschluss 106 während des Bildens der Basiszone im Prozess 420 des Verfahrens 400 zusammenwachsen, wobei gleichzeitig Silicium lateral aus einer vorstrukturierten Basisanschlussschicht (einer Polysiliciumschicht) in Richtung der Basiszone 104b aufwachsen kann. Daher kann die vorstrukturierte Basisanschlussschicht so bereitgestellt werden (aus der Basiszone 104b zurückgezogen werden), dass das laterale Aufwachsen des Siliciums aus der vorstrukturierten Basisanschlussschicht in Richtung der Basiszone 104b während des Bildens der Basiszone 104b nicht die Basiszone 104b beeinträchtigen kann. Zur Veranschaulichung: Ohne ein Zurückziehen der Basisanschlussschicht aus einem Basisfenster zum Aufwachsen der Basiszone 104e würde das einkristalline Aufwachsen der Basiszone 104b aus der einkristallinen Kollektorzone 104c durch Polysilicium gestört werden, das gleichzeitig aus der polykristallinen Basisanschlussschicht in die Basiszone 104b aufwächst.
  • 5 zeigt ein Verfahren 500 zur Herstellung einer bipolaren Transistorstruktur 100 gemäß verschiedenen Ausführungsformen in einem schematischen Flussdiagramm, wobei das Verfahren 500 Folgendes enthalten kann: das Bedecken einer Kollektorzone 104c in einem Substrat 102 mit einer ersten dielektrischen Schichtstruktur 212 in 510; das Bilden einer Polysiliciumschicht (z. B. einer Basisanschlussschicht) über der ersten dielektrischen Schichtstruktur 212 in 520; das Bilden einer zweiten dielektrischen Schichtstruktur über der Polysiliciumschicht in 530, wobei die zweite dielektrische Schichtstruktur die Polysiliciumschicht bedeckt; das teilweise Entfernen der zweiten dielektrischen Schichtstruktur und der Polysiliciumschicht in 540, um die erste dielektrische Schichtstruktur 212 über der Kollektorzone 104c teilweise freizulegen und eine laterale Seite der Polysiliciumschicht freizulegen; das Entfernen eines Teils der Polysiliciumschicht aus der freigelegten lateralen Seite der Polysiliciumschicht (Zurückziehen der Polysiliciumschicht) in 550; das Entfernen der freigelegten ersten dielektrischen Schichtstruktur 212 in 560, um wenigstens teilweise die Kollektorzone 104c freizulegen; und das epitaktische Aufwachsen von Silicium über der Kollektorzone 104c in 570, um eine Basiszone 104b zu bilden, wobei die epitaktisch aufgewachsene Basiszone 104b mit der Polysiliciumschicht 106 verbindet.
  • Gemäß verschiedenen Ausführungsformen kann das Aufwachsen von epitaktischem Silicium über der Kollektorzone 104c das Aufwachsen von epitaktischem Silicium/Germanium über der Kollektorzone 104c beinhalten.
  • Gemäß verschiedenen Ausführungsformen können das Verfahren 400 und/oder das Verfahren 500 durchgeführt und/oder modifiziert werden, um eine bipolare Transistorstruktur 100 wie hier beschrieben herzustellen. Das Verfahren 500 kann zum Beispiel weiterhin das Bilden einer Emitterschicht 104e über der epitaktisch aufgewachsenen Basiszone 104b beinhalten. Das Verfahren 500 kann zum Beispiel weiterhin das Bilden eines Seitenwandungsabstandshalters 316 an der zweiten dielektrischen Schichtstruktur über der epitaktisch aufgewachsenen Basiszone 104b beinhalten, bevor die Emitterschicht 104e gebildet wird.
  • Gemäß verschiedenen Ausführungsformen kann das Bedecken der Kollektorzone 104c mit einer ersten dielektrischen Schicht 212 das Bilden einer ersten Siliciumoxidschicht 312a über dem Substrat 102 (z. B. direkt auf dem Substrat 102) und das Bilden einer ersten Siliciumnitridschicht 312b über der ersten Siliciumoxidschicht 302a (z. B. direkt auf der ersten Siliciumoxidschicht 302a) beinhalten.
  • Gemäß verschiedenen Ausführungsformen kann das Verfahren 500 weiterhin das Strukturieren der Emitterschicht und der zweiten dielektrischen Schichtstruktur beinhalten, um die Polysiliciumschicht wenigstens teilweise freizulegen, um den Basisanschluss, der die Basiszone elektrisch kontaktiert, freizulegen.
  • Gemäß verschiedenen Ausführungsformen kann die Kollektorzone 104c im Substrat 102 mittels des Anwendens einer Ionenimplantation bereitgestellt werden, z. B. bevor oder nach dem teilweisen Entfernen der zweiten dielektrischen Schichtstruktur und des Polysiliciums im Prozess 540 des Verfahrens 500.
  • Gemäß verschiedenen Ausführungsformen kann das Verfahren 500 weiterhin das Bilden von zwei dielektrischen Zonen 314 im Substrat 102 neben der Kollektorzone 104c beinhalten, z. B. bevor die Kollektorzone 104c im Prozess 510 des Verfahrens 500 mit der ersten dielektrischen Schichtstruktur 212 bedeckt wird.
  • Gemäß verschiedenen Ausführungsformen können die Basiszone 104c und die Polysiliciumschicht 106 (der Basisanschluss 106) mittels des Durchführens einer Temperung verknüpft werden. Gemäß verschiedenen Ausführungsformen kann das Verfahren 500 weiterhin das Bereitstellen eines Kollektoranschlusses 210t im Substrat 102 beinhalten, der die Kollektorzone 104c elektrisch kontaktiert.
  • Die 6A bis 6K veranschaulichen jeweils eine schematische Querschnittsansicht eines Substrats 102 in verschiedenen Verarbeitungsstufen während der Herstellung, z. B. während einer Herstellung der bipolaren Transistorstruktur 100.
  • 6A veranschaulicht ein Substrat 102 in einer anfänglichen Verarbeitungsstufe 601, wobei ein Schichtstapel über dem Substrat 102 angeordnet wird. Der anfängliche Schichtstapel kann eine Basiselektrodenschicht 660 (eine Basisanschlussschicht) und eine erste dielektrische Schichtstruktur 212 enthalten. Weiterhin kann gemäß verschiedenen Ausführungsformen ein standardmäßiges flaches Grabenisolationsmodul (STI) (eine dielektrische Isolationsstruktur 314) im Substrat 102 bereitgestellt werden. Gemäß verschiedenen Ausführungsformen kann die Basiselektrodenschicht 660 polykristallines Silicium, z. B. mit Bor dotiertes polykristallines Silicium, enthalten. Gemäß verschiedenen Ausführungsformen kann die STI 314 die Fläche reduzieren, auf der sich die Basiselektrode 106 (der Basisanschluss 106) und der Kollektor 104c überlappen, um die Kapazität zwischen den beiden zu verringern. Gemäß verschiedenen Ausführungsformen kann die erste dielektrische Schichtstruktur 212 eine Siliciumoxidschicht 312a und eine Siliciumnitridschicht 312a enthalten. Allerdings kann die erste dielektrische Schichtstruktur 212 irgendwelche anderen geeigneten dielektrischen Materialien und Kombinationen daraus enthalten. Gemäß verschiedenen Ausführungsformen kann die Siliciumoxidschicht 312a der ersten dielektrischen Schichtstruktur 212 so abgeschieden oder aufgewachsen werden, dass sie eine Stärke im Bereich von etwa 1 nm bis etwa 200 nm aufweist. Gemäß verschiedenen Ausführungsformen kann die Siliciumnitridschicht 312b der ersten dielektrischen Schichtstruktur 212 so abgeschieden oder aufgewachsen werden, dass sie eine Stärke im Bereich von etwa 1 nm bis etwa 200 nm aufweist. Gemäß verschiedenen Ausführungsformen kann die Basiselektrodenschicht 660 so abgeschieden oder aufgewachsen werden, dass sie eine Stärke im Bereich von etwa 10 nm bis etwa 500 nm aufweist.
  • Gemäß verschiedenen Ausführungsformen kann die Basiselektrodenschicht 660 (die Polysiliciumschicht) wenigstens einen Teil des Basisanschlusses 106 der bipolaren Transistorstruktur 100 bereitstellen, die während der Herstellung gebildet wird (z. B. während des Verfahrens 500).
  • 6B veranschaulicht das Substrat 102 in einer zweiten Verarbeitungsstufe 602, wobei die Basiselektrodenschicht 660 strukturiert werden kann, so dass eine strukturierte Basiselektrodenschicht 660p bereitgestellt werden kann. Das Strukturieren kann das Entfernen eines Teils der Basiselektrodenschicht 660 über der STI 314 beinhalten. Zur Veranschaulichung: Die Basiselektrodenschicht 660 kann lateral über der durch die STI 314 definierten Zone begrenzt sein (in der z. B. der BJT oder der HBT gebildet werden soll).
  • 6C veranschaulicht das Substrat 102 in einer dritten Verarbeitungsstufe 603, wobei ein zusätzlicher Filmstapel (eine zweite dielektrische Schichtstruktur) 318 an der Oberseite der strukturierten Basiselektrodenschicht 660p abgeschieden werden kann. Gemäß verschiedenen Ausführungsformen kann die zweite dielektrische Schichtstruktur 318 als ein Abstandshalter zwischen der zu bildenden Basiselektrode 106 und dem Substrat 102 dienen. Gemäß verschiedenen Ausführungsformen kann die zweite dielektrische Schichtstruktur 318 eine Siliciumoxidschicht 318a und eine Siliciumnitridschicht 318b enthalten. Allerding kann die zweite dielektrische Schichtstruktur 318 irgendwelche anderen geeigneten dielektrischen Materialien und Kombinationen daraus enthalten.
  • Der in 6C veranschaulichte Stapel kann BICMOS-prozessfreundlich sein. Zum Beispiel kann die untere Nitridschicht 312b der ersten dielektrischen Schichtstruktur 212 als ein CMOS-Schutzfilm verwendet werden. Das Vorstrukturieren dieser unteren Nitridschicht 312b kann die Verwendung der gleichen Polysiliciumschicht 660 für CMOS-Gates von FETs ermöglichen, die zusätzlich auf dem Substrat 102 bereitgestellt werden sollen.
  • Gemäß verschiedenen Ausführungsformen können die Stärken der Schichten der ersten dielektrischen Schichtstruktur 212 und der zweiten dielektrischen Schichtstruktur 318 dazu ausgelegt sein, einer Sollstärke der Basiszone 104b zu entsprechen. Gemäß verschiedenen Ausführungsformen kann die Siliciumoxidschicht 318a der zweiten dielektrischen Schichtstruktur 318 so abgeschieden oder aufgewachsen werden, dass sie eine Stärke im Bereich von etwa 5 nm bis etwa 500 nm aufweist. Gemäß verschiedenen Ausführungsformen kann die Siliciumnitridschicht 318b der zweiten dielektrischen Schichtstruktur 318 so abgeschieden oder aufgewachsen werden, dass sie eine Stärke im Bereich von etwa 5 nm bis etwa 500 nm aufweist.
  • Gemäß verschiedenen Ausführungsformen können die Kollektorsenke 210t (der Kollektoranschluss) und seine zugehörigen Implantate und vergrabenen Schichten in standardmäßiger Halbleiterverarbeitung gebildet werden, die zur Vereinfachung nicht gezeigt wird (vgl. zum Beispiel 2 und 3B).
  • Die äußere Topografie der Gateelektrode 106 der bipolaren Transistorstruktur 100 kann mittels Strukturieren der Basiselektrodenschicht 660 (der Polysiliciumschicht) durch irgendein geeignetes Strukturierungsverfahren geformt werden, z. B. durch Fotolithografie (z. B. unter Verwendung einer Softmaske oder einer Hartmaske) und Trockenätzen (z. B. reaktives Ionenätzen).
  • Gemäß verschiedenen Ausführungsformen kann die zweite dielektrische Schichtstruktur 318 (der Emitterisolationsstapel) mittels einer geeigneten chemischen Gasphasenabscheidung (CVD) oder physikalischen Gasphasenabscheidung (PVD) abgeschieden oder aufgewachsen werden. Gemäß verschiedenen Ausführungsformen kann eine Kombination aus Oxid- und Nitridschichten als die zweite dielektrische Schichtstruktur 318 verwendet werden, die zum Beispiel voneinander unabhängig (selektiv) nassgeätzt und/oder trockengeätzt werden können. Gemäß verschiedenen Ausführungsformen kann eine Kombination aus Oxid- und Nitridschichten als die erste dielektrische Schichtstruktur 212 verwendet werden, die zum Beispiel voneinander unabhängig (selektiv) nassgeätzt und/oder trockengeätzt werden können.
  • 6D veranschaulicht das Substrat 102 in einer vierten Verarbeitungsstufe 604, wobei gemäß verschiedenen Ausführungsformen ein Strukturieren des Emitterfensters (oder Strukturieren des Basisfensters oder Strukturieren des Basis-/Emitterfensters) durchgeführt worden ist. Das Strukturieren des Emitterfensters 640 kann Fotolithografie in Kombination mit einer Trockenätzsequenz beinhalten, bei der jeder Ätzschritt der Trockenätzsequenz eine hohe Selektivität gegenüber der darunter liegenden Schicht aufweisen kann. Das Ätzen kann an der unteren Oxidschicht 312a beendet werden. Gemäß verschiedenen Ausführungsformen kann das Strukturieren des Emitterfensters 640 das teilweise Entfernen der zweiten dielektrischen Schichtstruktur 318 und der strukturierten Polysiliciumschicht 660p beinhalten, um die erste dielektrische Schichtstruktur 212 über der Kollektorzone 104c teilweise freizulegen und eine laterale Seite 660s der strukturierten Polysiliciumschicht 660p freizulegen. Gemäß verschiedenen Ausführungsformen kann das Strukturieren des Emitterfensters 640 das teilweise Entfernen der zweiten dielektrischen Schichtstruktur 318, das teilweise Entfernen der strukturierten Polysiliciumschicht 660p und das teilweise Entfernen der Nitridschicht 312b der ersten dielektrischen Schichtstruktur 212 beinhalten, um die Siliciumoxidschicht 312a der ersten dielektrischen Schichtstruktur 212 über der Kollektorzone 104c teilweise freizulegen und eine laterale Seite 660s der strukturierten Polysiliciumschicht 660p freizulegen.
  • Zur Veranschaulichung: Das Emitterfenster 640 kann die strukturierte Polysiliciumschicht 660p teilweise freilegen, wobei die strukturierte Polysiliciumschicht 660p dazu dienen kann, den Basisanschluss 106 während der Herstellung zu bilden. Gemäß verschiedenen Ausführungsformen können die strukturierte Polysiliciumschicht 660p und die strukturierte zweite dielektrische Schichtstruktur 318 das Emitterfenster 640 definieren (lateral umgeben), wie in 6D veranschaulicht wird. Weiterhin kann die strukturierte Siliciumnitridschicht 312b der ersten dielektrischen Schichtstruktur 212 auch das Emitterfenster 640 definieren (lateral umgeben). Das Emitterfenster 640 kann bei einer Draufsicht auf das Substrat 102 eine im Wesentlichen rechteckige Form aufweisen.
  • 6E zeigt das Substrat 102 in einer fünften Verarbeitungsstufe 605, wobei die Kollektorzone 104c mittels eines Kollektorimplantats (mittels eines Ionenimplantationsprozesses) gebildet worden ist. Die Kollektorzone 104c kann zum Beispiel durch die freigelegte Siliciumoxidschicht 312a der ersten dielektrischen Schichtstruktur 212 implantiert werden.
  • Wie in 6E veranschaulicht wird, kann das Polysilicium der strukturierten Basiselektrodenschicht 660p (die strukturierte Polysiliciumschicht) weiterhin mittels selektivem Ätzen selektiv zurückgezogen werden, z. B. selektivem Nassätzen oder selektivem isotropem Trockenätzen. Die Länge 615 des Zurückziehens kann für eine größere Sollstärke der Abscheidung der Basiszone 104b und für eine größere Stärke der darunter liegenden Oxidschicht 312a und Nitridschicht 312b der ersten dielektrischen Schichtstruktur 212 größer sein. Das Zurückziehen kann Raum für das Silicium bereitstellen, so dass es lateral aus der verbleibenden vorstrukturierten Basiselektrodenschicht 660r (eine vorstrukturierte Polysiliciumschicht 660r) lateral in Richtung zum Emitterfenster 640 aufwächst, während die Basiszone 104b über der Kollektorzone 104c abgeschieden wird, so dass ein einkristallines Aufwachsen der Basiszone 104b nicht vom Silicium, das aus der vorstrukturierten Basiselektrodenschicht 660r aufwächst, gestört werden kann. Wie in 6E veranschaulicht wird, kann gemäß verschiedenen Ausführungsformen ein Teil der strukturierten Polysiliciumschicht 660p (der strukturierten Basiselektrodenschicht 660p) von der freigelegten lateralen Seite 660s der strukturierten Polysiliciumschicht entfernt werden. In dieser Hinsicht kann eine vorstrukturierte Polysiliciumschicht 660r (eine vorstrukturierte Basiselektrodenschicht 660r) bereitgestellt werden, um die Basiszone 104b und den Basisanschluss 106 aufzuwachsen und dadurch die Basiszone 104b mit dem Basisanschluss 106 zu verbinden.
  • Wie in 6E veranschaulicht wird, kann gemäß verschiedenen Ausführungsformen das Verarbeitungsfenster 640 für epitaktisches Aufwachsen der Basiszone 104b eine erste Breite und eine zweite Breite, die größer als die erste Breite ist, aufweisen. Zur Veranschaulichung: Die strukturierte Polysiliciumschicht 660p kann teilweise entfernt werden, um das Verarbeitungsfenster lateral zu vergrößern.
  • 6F veranschaulicht das Substrat 102 in einer sechsten Verarbeitungsstufe 606, wobei die untere Oxidschicht 312a der ersten dielektrischen Schichtstruktur 212 mittels selektivem Ätzen geöffnet werden kann. Gemäß verschiedenen Ausführungsformen kann die untere Oxidschicht 312a der ersten dielektrischen Schichtstruktur 212 teilweise entfernt (geöffnet) werden, so dass die Kollektorzone 104c freigelegt wird, um die Basiszone 104b mittels des Emitterfensters 640 (Basisfensters) auf der Kollektorzone 104c abzuscheiden. Im Fall, dass die erste dielektrische Schichtstruktur 212 eine einzelne dielektrische Schicht enthält, kann die erste dielektrische Schichtstruktur 212 in dieser Verarbeitungsstufe teilweise entfernt (geöffnet) werden, so dass die Kollektorzone 104c freigelegt wird, um die Basiszone 104b mittels des Emitterfensters 640 (Basisfensters) auf der Kollektorzone 104c abzuscheiden.
  • 6G veranschaulicht das Substrat 102 in einer siebten Verarbeitungsstufe 607, wobei die Basis (die Basiszone 104b) mittels selektivem epitaktischem Aufwachsen (SEG, Selective Epitaxial Growth) abgeschieden werden kann. Die abgeschiedene Basis 104b kann Silicium oder eine Silicium-/Germanium-Verbindung enthalten.
  • Das Aufwachsen des Siliciums, das von der Kollektorzone 104c beginnt, wird epitaktisch sein, weil es auf einer Oberfläche von einkristallinem Silicium auf dem Substrat 102 initialisiert werden wird. Das epitaktisch aufwachsende Silicium kann die Basiszone 104b der bipolaren Transistorstruktur 100 bereitstellen. Das Aufwachsen des Silicium, das aus der vorstrukturierten Polysiliciumschicht 660r beginnt, wird wiederum polykristallin (nicht geordnet) sein, weil keine einkristalline Oberfläche bereitgestellt wird, um ein epitaktisches Aufwachsen zu initialisieren. Gemäß verschiedenen Ausführungsformen kann der Zurückziehabstand 615 dadurch bereitgestellt werden, dass die einkristallinen und die polykristallinen Vorderseiten 611 einander hinter der oberen Ecke des geätzten Hohlraums 619 treffen (siehe z. B. 6F). Alternativ kann der Zurückziehabstand 615 dadurch bereitgestellt werden, dass das polykristalline Silicium nicht auf die Kollektorzone 104c trifft. Gemäß verschiedenen Ausführungsformen kann daher eine Ausbreitung von Stapelfehlern und/oder Kristalldefekten in die aktive Zone des Transistors 104 oder in den Basis-Kollektor-Übergang 104b, 104c des BJT 104 oder des HBT 104 der bipolaren Transistorstruktur 100 reduziert oder verhindert werden. Zur Veranschaulichung: Das Zurückziehen der Polysiliciumschicht 660 kann Raum für das Silicium bereitstellen, so dass es nicht aus der Polysiliciumschicht 660 in die Basiszone 104b aufwächst, während die Basiszone 104b abgeschieden wird. Gemäß verschiedenen Ausführungsformen kann der Zurückziehabstand 615 im Bereich von etwa 5 nm bis etwa 200 nm liegen.
  • Gemäß verschiedenen Ausführungsformen kann der geätzte Hohlraum 619 zwischen der ersten dielektrischen Schichtstruktur 212 und der zweiten dielektrischen Schichtstruktur 318 während des Aufwachsens der Basiszone 104b wieder mit Polysilicium 660g gefüllt werden. Das aufgefüllte Polysilicium 660g und die vorstrukturierte Polysiliciumschicht 660r können zusammen den Polysiliciumbasisanschluss 106 der bipolaren Transistorstruktur 100 bereitstellen. Gemäß verschiedenen Ausführungsformen können der Basisanschluss 660g, 660r und die Basiszone 104b mittels Durchführen einer Temperung verknüpft werden (z. B. elektrisch verbunden), nachdem der Basisanschluss 660g, 660r abgeschieden worden ist.
  • 6H veranschaulicht das Substrat 102 in einer achten Verarbeitungsstufe 608, wobei die Nitridkappe 318b der zweiten dielektrischen Schichtstruktur 318 entfernt (abgetragen) werden kann, z. B. mittels selektivem Nassätzen.
  • 6I veranschaulicht das Substrat 102 in einer neunten Verarbeitungsstufe 609, wobei ein optionaler L-Abstandshalter 316 zum Verkleinern (z. B. lateral) des Emitterfensters 640 gebildet wird. Gemäß verschiedenen Ausführungsformen kann das Bilden des L-Abstandshalters 316 das Anwenden von Verarbeitungsabläufen nach Industriestandard zur Abstandshalterverarbeitung beinhalten, z. B. ein stufenweises Abscheiden von Oxid- und Nitridfilmen, gefolgt von selektivem anisotropem Trockenätzen.
  • 6J veranschaulicht das Substrat 102 in einer zehnten Verarbeitungsstufe 610, nachdem eine Abscheidung durchgeführt worden ist, um eine Emitterschicht 640e, z. B. mittels epitaktischem Aufwachsen unter Verwendung von CVD oder PVD, bereitzustellen. Gemäß verschiedenen Ausführungsformen kann die Emitterzone 104e bereitgestellt werden, indem die Emitterschicht 640e über der Siliciumoxidschicht 318a der zweiten dielektrischen Schichtstruktur 318 und über der Basiszone 104b abgeschieden wird. Gemäß verschiedenen Ausführungsformen kann wenigstens die Emitterzone 104e der Emitterschicht 640e einkristallines (epitaktisch aufgewachsenes) Silicium enthalten. Wie in 6J veranschaulicht wird, kann gemäß verschiedenen Ausführungsformen ausschließlich der Basisanschluss 106 die Basiszone 104b kontaktieren. Das laterale Kontaktieren der Basiszone 104b mittels der Emitterzone 104e kann eine kurze Verdrahtung zur Basiszone 104b ermöglichen und daher ein schnelles Schaltverhalten des BJT 104 oder des HBT 104 der bipolaren Transistorstruktur 100.
  • 6K veranschaulicht das Substrat 102 in einer letzten Verarbeitungsstufe, z. B. nachdem die äußere Emitterschicht 640e und die Siliciumoxidschicht 318a der zweiten dielektrischen Schichtstruktur 318 mittels Fotolithografie und Ätzen strukturiert worden sind. Gemäß verschiedenen Ausführungsformen kann der Basisanschluss 106 mittels teilweisem Entfernen der äußeren Emitterschicht 640e und der Siliciumoxidschicht 318a der zweiten dielektrischen Struktur 318 freigelegt werden, um die bipolare Transistorstruktur 100 bereitzustellen, wie hier beschrieben wird.
  • Gemäß verschiedenen Ausführungsformen kann der BJT 104 oder der HBT 104 der bipolaren Transistorstruktur 100, wie in 6K veranschaulicht, bereit zur weiteren Verarbeitung sein. Gemäß verschiedenen Ausführungsformen kann das Packaging der bipolaren Transistorstruktur 100 nach der Herstellung erfolgen.
  • Während die Erfindung insbesondere in Bezug auf spezifische Ausführungsformen gezeigt und beschrieben worden ist, sollten Fachleute verstehen, dass daran verschiedene Änderungen in Form und Detail vorgenommen werden können, ohne vom Gedanken und vom Schutzbereich der Erfindung, wie sie durch die beigefügten Ansprüche definiert werden, abzuweichen. Der Schutzbereich der Erfindung wird somit durch die beigefügten Ansprüche angezeigt, und alle Änderungen, die gleiche Bedeutung wie die Ansprüche erlangen bzw. in einen Bereich gleicher Bedeutung wie die Ansprüche kommen, sollen daher einbezogen sein.

Claims (18)

  1. Bipolare Transistorstruktur (100), die Folgendes umfasst: ein Substrat (102); eine Kollektorzone (104c) im Substrat (102); eine über der Kollektorzone (104c) angeordnete Basiszone (104b); eine über der Basiszone (104b) angeordnete Emitterzone (104e); und einen Basisanschluss (106), der die Basiszone (104b) lateral elektrisch kontaktiert, wobei der Basisanschluss (106) Polysilicium umfasst.
  2. Bipolare Transistorstruktur (100) nach Anspruch 1, wobei das Substrat (102) ein Silicium umfasst.
  3. Bipolare Transistorstruktur (100) nach Anspruch 1 oder 2, wobei die Kollektorzone (104c) und die Emitterzone (104e) mit einem ersten Dotiertyp dotiertes Silicium umfassen, und wobei die Basiszone (104b) Silicium umfasst, das mit einem zweiten Dotiertyp dotiert ist, der sich vom ersten Dotiertyp unterscheidet; wobei optional der Basisanschluss (106) mit dem zweiten Dotiertyp dotiertes Silicium umfasst.
  4. Bipolare Transistorstruktur (100) nach einem der Ansprüche 1 bis 3, wobei die Basiszone (104b) wenigstens ein Material aus der folgenden Materialgruppe umfasst, wobei die Gruppe aus Folgenden besteht: epitaktisch aufgewachsenem Silicium; und einer epitaktisch aufgewachsenen Silicium-Germanium-Legierung.
  5. Bipolare Transistorstruktur (100) nach einem der Ansprüche 1 bis 4, die weiterhin Folgende umfasst: eine dielektrische Schichtstruktur, die zwischen dem Substrat (102) und dem Basisanschluss (106) angeordnet ist.
  6. Bipolare Transistorstruktur (100) nach einem der Ansprüche 1 bis 5, die weiterhin Folgende umfasst: eine dielektrische Isolationsstruktur, die im Substrat (102) neben der Kollektorzone (104c) angeordnet ist.
  7. Verfahren zur Herstellung einer bipolaren Transistorstruktur (100), wobei das Verfahren Folgendes umfasst: Bilden einer Kollektorzone (104c) in einem Substrat (102); Bilden einer Basiszone (104b) über der Kollektorzone (104c); Bilden einer Emitterzone (104e) über der Basiszone (104b); und Bilden eines Basisanschlusses (106), der die Basiszone (104b) lateral elektrisch kontaktiert, wobei der Basisanschluss (106) Polysilicium umfasst.
  8. Verfahren nach Anspruch 7, wobei das Bilden der Basiszone (104b) das epitaktische Aufwachsen von Silicium aus der Kollektorzone (104c) beinhaltet.
  9. Verfahren zur Herstellung einer bipolaren Transistorstruktur (100), wobei das Verfahren Folgendes umfasst: Bedecken einer Kollektorzone (104c) in einem Substrat (102) mit einer ersten dielektrischen Schichtstruktur; Bilden einer Polysiliciumschicht über der ersten dielektrischen Schichtstruktur; Bilden einer zweiten dielektrischen Schichtstruktur über der Polysiliciumschicht, wobei die zweite dielektrische Schichtstruktur die Polysiliciumschicht bedeckt; teilweises Entfernen der zweiten dielektrischen Schichtstruktur und der Polysiliciumschicht, um die erste dielektrische Schichtstruktur über der Kollektorzone (104c) teilweise freizulegen und eine laterale Seite der Polysiliciumschicht freizulegen; Entfernen eines Teils der Polysiliciumschicht aus der freigelegten lateralen Seite der Polysiliciumschicht; Entfernen der freigelegten ersten dielektrischen Schichtstruktur, um wenigstens teilweise die Kollektorzone (104c) freizulegen; und Aufwachsen von epitaktischem Silicium über der Kollektorzone (104c), um eine Basiszone (104b) zu bilden, wobei die epitaktisch aufgewachsene Basiszone (104b) mit der Polysiliciumschicht verbindet.
  10. Verfahren nach Anspruch 9, wobei das Aufwachsen von epitaktischem Silicium das gleichzeitige laterale Aufwachsen von Silicium aus der Polysiliciumschicht umfasst.
  11. Verfahren nach Anspruch 9 oder 10, das weiterhin Folgendes umfasst: Bilden einer Emitterschicht über der epitaktisch aufgewachsenen Basiszone (104b); wobei das Verfahren weiterhin Folgendes umfasst: Bilden eines Seitenwandungsabstandshalters an der zweiten dielektrischen Schichtstruktur über der epitaktisch aufgewachsenen Basiszone (104b), bevor die Emitterschicht gebildet wird.
  12. Verfahren nach einem der Ansprüche 9 bis 11, wobei das Bedecken der Kollektorzone (104c) Folgendes umfasst: Bilden einer ersten Siliciumoxidschicht über dem Substrat (102); und Bilden einer ersten Siliciumnitridschicht über der ersten Siliciumoxidschicht.
  13. Verfahren nach einem der Ansprüche 9 bis 12, wobei das Bilden der zweiten dielektrischen Schichtstruktur Folgendes umfasst: Bilden einer zweiten Siliciumoxidschicht über dem Substrat (102); und Bilden einer zweiten Siliciumnitridschicht über der zweiten Siliciumoxidschicht.
  14. Verfahren nach einem der Ansprüche 11 bis 13, das weiterhin Folgendes umfasst: Strukturieren der Emitterschicht und der zweiten dielektrischen Schichtstruktur, um die Polysiliciumschicht wenigstens teilweise freizulegen, um einen freigelegten Basisanschluss (106), der die Basiszone (104b) elektrisch kontaktiert, bereitzustellen.
  15. Verfahren nach einem der Ansprüche 9 bis 14, das weiterhin Folgendes umfasst: Durchführen einer Ionenimplantation nach dem teilweisen Entfernen der zweiten dielektrischen Schichtstruktur und der Polysiliciumschicht, um eine dotierte Kollektorzone (104c) bereitzustellen.
  16. Verfahren nach einem der Ansprüche 9 bis 15, das weiterhin Folgendes umfasst: Bilden von zwei dielektrischen Zonen im Substrat (102) neben der Kollektorzone (104c), bevor die Kollektorzone (104c) mit der ersten dielektrischen Schichtstruktur bedeckt wird.
  17. Verfahren nach einem der Ansprüche 9 bis 16, das weiterhin Folgendes umfasst: Durchführen einer Temperung, um die Basiszone (104b) und die Polysiliciumschicht elektrisch zu verknüpfen.
  18. Verfahren nach einem der Ansprüche 9 bis 17, das weiterhin Folgendes umfasst: Bilden eines Kollektoranschlusses im Substrat (102), der die Kollektorzone (104c) elektrisch kontaktiert.
DE102015108832.0A 2014-06-04 2015-06-03 Verfahren zum Herstellen einer bipolaren Transistorstruktur Active DE102015108832B4 (de)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US14/295,377 US9312369B2 (en) 2014-06-04 2014-06-04 Bipolar transistor structure and a method of manufacturing a bipolar transistor structure
US14/295,377 2014-06-04

Publications (2)

Publication Number Publication Date
DE102015108832A1 true DE102015108832A1 (de) 2015-12-10
DE102015108832B4 DE102015108832B4 (de) 2018-10-18

Family

ID=54549031

Family Applications (1)

Application Number Title Priority Date Filing Date
DE102015108832.0A Active DE102015108832B4 (de) 2014-06-04 2015-06-03 Verfahren zum Herstellen einer bipolaren Transistorstruktur

Country Status (3)

Country Link
US (2) US9312369B2 (de)
CN (1) CN105321995B (de)
DE (1) DE102015108832B4 (de)

Families Citing this family (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102015204411B4 (de) 2015-03-11 2020-11-05 Infineon Technologies Dresden Gmbh Transistor und Verfahren zur Herstellung eines Transistors
DE102015208133B3 (de) * 2015-04-30 2016-08-18 Infineon Technologies Ag BiMOS-Vorrichtung mit einem vollständig selbstausgerichteten Emittersilicium und Verfahren zu deren Herstellung
US9536788B1 (en) * 2015-10-19 2017-01-03 International Business Machines Corporation Complementary SOI lateral bipolar transistors with backplate bias
US9935186B1 (en) * 2016-09-21 2018-04-03 International Business Machines Corporation Method of manufacturing SOI lateral Si-emitter SiGe base HBT
US20190097022A1 (en) * 2017-09-28 2019-03-28 International Business Machine Corporation Method and structure to form vertical fin bjt with graded sige base doping
US10566447B2 (en) 2017-11-20 2020-02-18 International Business Machines Corporation Single column compound semiconductor bipolar junction transistor with all-around base
US10593771B2 (en) * 2017-12-11 2020-03-17 International Business Machines Corporation Vertical fin-type bipolar junction transistor with self-aligned base contact
CN110660734B (zh) * 2018-06-28 2022-05-17 联华电子股份有限公司 半导体结构及其制造方法
CN110660811A (zh) * 2018-06-28 2020-01-07 联华电子股份有限公司 半导体结构及其制造方法
US10573674B2 (en) 2018-07-19 2020-02-25 Psemi Corporation SLT integrated circuit capacitor structure and methods
FR3087047B1 (fr) 2018-10-08 2021-10-22 St Microelectronics Sa Transistor bipolaire
FR3087048B1 (fr) 2018-10-08 2021-11-12 St Microelectronics Sa Transistor bipolaire
US10658495B2 (en) 2018-10-11 2020-05-19 International Business Machines Corporation Vertical fin type bipolar junction transistor (BJT) device with a self-aligned base contact
US10734490B1 (en) 2019-03-22 2020-08-04 International Business Machines Corporation Bipolar junction transistor (BJT) with 3D wrap around emitter
US10900952B2 (en) * 2019-05-16 2021-01-26 International Business Machines Corporation Dual surface charge sensing biosensor
US10777636B1 (en) * 2019-06-12 2020-09-15 Psemi Corporation High density IC capacitor structure
CN111081543A (zh) * 2019-12-26 2020-04-28 深圳第三代半导体研究院 一种基于二维材料/氮化镓的双极型三极管及其制备方法
FR3107783A1 (fr) * 2020-02-28 2021-09-03 Stmicroelectronics (Crolles 2) Sas Procédé de fabrication d’un transistor bipolaire et transistor bipolaire susceptible d’être obtenu par un tel procédé
FR3113539B1 (fr) 2020-08-24 2022-09-23 St Microelectronics Crolles 2 Sas Transistor bipolaire
US11588043B2 (en) * 2021-04-14 2023-02-21 Globalfoundries U.S. Inc. Bipolar transistor with elevated extrinsic base and methods to form same

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE69130598T2 (de) * 1990-08-31 1999-07-08 Nec Corp Bipolartransistor und dessen Herstellungsverfahren
US5773350A (en) * 1997-01-28 1998-06-30 National Semiconductor Corporation Method for forming a self-aligned bipolar junction transistor with silicide extrinsic base contacts and selective epitaxial grown intrinsic base
DE10038955C2 (de) 2000-08-09 2002-07-11 Infineon Technologies Ag Verfahren zur Herstellung eines Bipolartransistors
DE10162074B4 (de) 2001-12-06 2010-04-08 Ihp Gmbh - Innovations For High Performance Microelectronics / Leibniz-Institut Für Innovative Mikroelektronik BiCMOS-Struktur, Verfahren zu ihrer Herstellung und Bipolartransistor für eine BiCMOS-Struktur
US7005359B2 (en) * 2003-11-17 2006-02-28 Intel Corporation Bipolar junction transistor with improved extrinsic base region and method of fabrication
DE102004021241A1 (de) * 2004-04-30 2005-11-17 Infineon Technologies Ag Verfahren zur Herstellung eines planaren Spacers, eines zugehörigen Bipolartransistors und einer zugehörigen BiCMOS-Schaltungsanordnung

Also Published As

Publication number Publication date
US9312369B2 (en) 2016-04-12
DE102015108832B4 (de) 2018-10-18
CN105321995A (zh) 2016-02-10
US20160190277A1 (en) 2016-06-30
CN105321995B (zh) 2019-11-26
US9673294B2 (en) 2017-06-06
US20150357446A1 (en) 2015-12-10

Similar Documents

Publication Publication Date Title
DE102015108832B4 (de) Verfahren zum Herstellen einer bipolaren Transistorstruktur
DE102014113989B4 (de) Verfahren zur Herstellung eines Bipolartransistors
EP2377149B1 (de) Bipolartransistor mit selbstjustiertem emitterkontakt
DE112012001855B4 (de) Verfahren zur Herstellung einer komplementären Transistor-Inverterschaltung
DE102012103369B4 (de) Ein Verfahren zum Ausbilden eines Halbleiterbauelements und ein Halbleiterbauelement
DE102010001290A1 (de) Bipolartransistor mit Basis-Kollektor-Isolation ohne Dielektrikum
EP1825504A1 (de) Vertikaler bipolartransistor
DE102012113110A1 (de) Integrierte Halbleitervorrichtung mit Heteroübergang und Verfahren zur Erzeugung einer integrierten Halbleitervorrichtung mit Heteroübergang
DE102016124207A1 (de) Vergrabene isolierungsgebiete und verfahren zu deren bildung
EP1692720B1 (de) Komplement re bipolar-halbleitervorrichtung
DE102015204411B4 (de) Transistor und Verfahren zur Herstellung eines Transistors
DE102013112646B4 (de) Verfahren für die spannungsreduzierte Herstellung von Halbleiterbauelementen
DE102016207536B4 (de) Verfahren zum Herstellen eines Bipolartransistors
DE102011055816A1 (de) Halbleitervorrichtung und Verfahren zur Herstellung einer Halbleitervorrichtung
DE102013107380B4 (de) Ein Verfahren zum Ausbilden eines Halbleiterbauelements
DE102011054372B4 (de) Verfahren zur Herstellung einer Halbleitertransistorstruktur
DE102016104968B3 (de) Verfahren zum herstellen von halbleitervorrichtungen mit transistorzellen, halbleitervorrichtung und mikroelektromechanische vorrichtung
EP1701386B1 (de) Verfahren zur Integration von zwei Bipolartransistoren in einem Halbleiterkörper, Halbleiteranordnung in einem Halbleiterkörper und Kaskodenschaltung
DE10060584A1 (de) Bipolartransistor und Verfahren zu seiner Herstellung
EP1611615A1 (de) Verfahren zur herstellung eines bipolaren halbleiterbauelements, insbesondere eines bipolartransistors, und entsprechendes bipolares halbleiterbauelement
DE4042334C2 (de) Verfahren zum Erzeugen einer isolierten, einkristallinen Siliziuminsel
EP0517727A1 (de) Verfahren zum erzeugen einer isolierten, einkristallinen siliziuminsel.
DE102016216084B4 (de) Verfahren zum Herstellen eines Bipolartransistors
DE102022101059A1 (de) Erweiterte Flachgrabenisolation für sehr geringen Verlust in lateralen Bipolartransistorvorrichtungen vom Finnentyp
DE102021133038A1 (de) Bipolartransistoren mit einer umwickelnden Basisschicht

Legal Events

Date Code Title Description
R012 Request for examination validly filed
R016 Response to examination communication
R079 Amendment of ipc main class

Free format text: PREVIOUS MAIN CLASS: H01L0029737000

Ipc: H01L0021331000

R018 Grant decision by examination section/examining division
R020 Patent grant now final
R082 Change of representative
R084 Declaration of willingness to licence