CN105321995B - 双极晶体管结构和制造双极晶体管结构的方法 - Google Patents

双极晶体管结构和制造双极晶体管结构的方法 Download PDF

Info

Publication number
CN105321995B
CN105321995B CN201510301796.9A CN201510301796A CN105321995B CN 105321995 B CN105321995 B CN 105321995B CN 201510301796 A CN201510301796 A CN 201510301796A CN 105321995 B CN105321995 B CN 105321995B
Authority
CN
China
Prior art keywords
layer
various embodiments
dielectric layer
base
bipolar transistor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201510301796.9A
Other languages
English (en)
Other versions
CN105321995A (zh
Inventor
C.达尔
A.蒂尔克
D.A.楚马科夫
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Infineon Technologies Dresden GmbH and Co KG
Original Assignee
Infineon Technologies Dresden GmbH and Co KG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Infineon Technologies Dresden GmbH and Co KG filed Critical Infineon Technologies Dresden GmbH and Co KG
Publication of CN105321995A publication Critical patent/CN105321995A/zh
Application granted granted Critical
Publication of CN105321995B publication Critical patent/CN105321995B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66234—Bipolar junction transistors [BJT]
    • H01L29/66272—Silicon vertical transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/73—Bipolar junction transistors
    • H01L29/737—Hetero-junction transistors
    • H01L29/7371—Vertical transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02164—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material being a silicon oxide, e.g. SiO2
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/0217—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material being a silicon nitride not containing oxygen, e.g. SixNy or SixByNz
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02373—Group 14 semiconducting materials
    • H01L21/02381—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02524—Group 14 semiconducting materials
    • H01L21/02532—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02587—Structure
    • H01L21/0259—Microstructure
    • H01L21/02595—Microstructure polycrystalline
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
    • H01L21/26506—Bombardment with radiation with high-energy radiation producing ion implantation in group IV semiconductors
    • H01L21/26513—Bombardment with radiation with high-energy radiation producing ion implantation in group IV semiconductors of electrically active species
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/324—Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0642—Isolation within the component, i.e. internal isolation
    • H01L29/0649—Dielectric regions, e.g. SiO2 regions, air gaps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/0804—Emitter regions of bipolar transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/0821—Collector regions of bipolar transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/1004—Base region of bipolar transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table
    • H01L29/161—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table including two or more of the elements provided for in group H01L29/16, e.g. alloys
    • H01L29/165—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table including two or more of the elements provided for in group H01L29/16, e.g. alloys in different semiconductor regions, e.g. heterojunctions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H01L29/41708—Emitter or collector electrodes for bipolar transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42304—Base electrodes for bipolar transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66234—Bipolar junction transistors [BJT]
    • H01L29/66242—Heterojunction transistors [HBT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66234—Bipolar junction transistors [BJT]
    • H01L29/66272—Silicon vertical transistors
    • H01L29/66287—Silicon vertical transistors with a single crystalline emitter, collector or base including extrinsic, link or graft base formed on the silicon substrate, e.g. by epitaxy, recrystallisation, after insulating device isolation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/73—Bipolar junction transistors
    • H01L29/732—Vertical transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/73—Bipolar junction transistors
    • H01L29/737—Hetero-junction transistors
    • H01L29/7371—Vertical transistors
    • H01L29/7378—Vertical transistors comprising lattice mismatched active layers, e.g. SiGe strained layer transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2229/00—Indexing scheme for semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, for details of semiconductor bodies or of electrodes thereof, or for multistep manufacturing processes therefor

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • High Energy & Nuclear Physics (AREA)
  • Chemical & Material Sciences (AREA)
  • Toxicology (AREA)
  • Health & Medical Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Materials Engineering (AREA)
  • Bipolar Transistors (AREA)

Abstract

本发明涉及双极晶体管结构和制造双极晶体管结构的方法。根据各种实施例，双极晶体管结构可包括：衬底；在衬底中的集电极区；设置在集电极区之上的基极区，设置在基极区之上的发射极区；横向地电接触基极区的基极端子，其中基极端子包括多晶硅。

Description

双极晶体管结构和制造双极晶体管结构的方法
技术领域
各种实施例一般涉及双极晶体管结构和制造双极晶体管结构的方法。
背景技术
一般地，可在半导体技术中经由通常应用的半导体处理（包括例如成层、图案化、掺杂、热退火等）来制造双极结型晶体管（双极晶体管、BJT）。双极晶体管通常包括集电极、基极和发射极，其中在发射极和基极之间的施加的电压可用于控制在发射极和集电极之间的电流流动。双极晶体管照惯例被分类成分别具有发射极-基极结和基极-集电极结的npn型和pnp型。此外，双极结型晶体管可被配置为异质结双极晶体管（HBT），其中发射极-基极结和基极-集电极结包括创建所谓的异质结的不同的半导体材料。而且，HBT可在SiGe技术中被制造为SiGe-HBT，其中SiGe-HBT的基极可包括硅/锗合金，例如，SiGe-HBT的基极可被分级以提供与基极-集电极结不同的发射极-基极结。
发明内容
根据各种实施例，双极晶体管结构可包括：衬底；在衬底中的集电极区；设置在集电极区之上的基极区，设置在基极区之上的发射极区；横向地电接触基极区的基极端子，其中基极端子包括多晶硅。
附图说明
在附图中，相似的参考符号遍及不同的视图一般指代相同的部件。附图不一定按比例，相反一般将重点放在说明本发明的原理上。在下面的描述中，参考附图描述了本发明的各种实施例，其中：
图1示出根据各种实施例的在示意性横截面视图中的双极晶体管结构；
图2示出根据各种实施例的在示意性横截面视图中的双极晶体管结构；
图3A和3B分别示出根据各种实施例的在示意性横截面视图中的双极晶体管结构；
图4示出根据各种实施例的在示意性流程图中的制造双极晶体管结构的方法；
图5示出根据各种实施例的在示意性流程图中的制造双极晶体管结构的方法；以及
图6A到6K分别示出根据各种实施例的在制造期间的各种阶段的在示意性横截面视图中的双极晶体管结构。
具体实施方式
下面的详细描述指的是附图，其作为例证示出特定细节和其中本发明可被实践的实施例。
词“示例性”在本文用于意指“用作例子、实例或例证”。在本文被描述为“示例性”的任何实施例或设计不一定应被解释为相对于其它实施例或设计是优选的或有利的。
关于在侧面或表面“之上”形成的沉积材料使用的词“在…之上”在本文可用于意指可“直接在”暗指的侧面或表面“上”形成沉积材料，例如与暗指的侧面或表面直接接触而形成沉积材料。关于在侧面或表面“之上”形成的沉积材料使用的词“在…之上”在本文可用于意指可“间接在”暗指的侧面或表面“上”形成沉积材料，其中一个或多个附加的层被布置在暗指的侧面或表面和沉积材料之间。
关于“横向”延伸、“横向地”紧靠或“横向地”围绕使用的术语“横向”在本文可用于意指平行于衬底、晶片、管芯或载体的处理表面的方向。那意味着衬底的表面可用作基准，通常被称为衬底的主处理表面（或晶片的主处理表面或管芯的主处理表面）。此外，关于结构的（例如基极、集电极或发射极的）“宽度”使用的术语“宽度”在本文可用于意指结构的横向延伸。此外，关于结构的高度使用的术语“高度”在本文可用于意指沿着垂直于载体的表面（例如垂直于载体的主处理表面）的方向的结构的延伸。
例证地，可提供根据各种实施例的双极晶体管和对应的集成方案（制造双极晶体管的方法），其中提供电接触垂直双极晶体管的基极的多晶硅电极，其中可通过在单晶集电极之上外延地生长硅来提供横向紧靠多晶硅电极的基极。用于接触基极的多晶硅电极可允许用于制造快速开关双极晶体管的容易和成本高效的方式，且此外，可能容易在互补金属氧化物半导体（CMOS）技术中集成双极晶体管与附加的结构。
根据各种实施例，可提供双极晶体管结构，其也可被称为双极结型晶体管（BJT）。此外，双极晶体管结构可被配置为异质结双极晶体管（HBT）。此外，可提供用于制造双极晶体管结构的方法。双极晶体管结构可包括集成到衬底（例如晶片、芯片或管芯）中的BJT。双极晶体管结构可包括集成到衬底中的多个双极结型晶体管。此外，双极晶体管结构例如在金属氧化物半导体（MOS）技术中可包括一个或多个双极结型晶体管和一个或多个场效应晶体管（FET）。根据各种实施例，双极晶体管结构可被包括在芯片中，芯片在互补金属氧化物半导体（CMOS）技术中包括至少一个场效应晶体管。换句话说，可在BiCMOS（双极互补金属氧化物半导体）技术中制造本文描述的双极晶体管结构，BiCMOS技术将双极结型晶体管技术和CMOS晶体管半导体技术集成到单个集成电路器件中。在CMOS技术中的晶体管一般具有低功率消耗和高输入阻抗。在双极技术中的晶体管可使得能够实现高开关频率和短开关时间。
根据各种实施例，衬底可包括双极晶体管和场效应晶体管。可通过沉积多晶硅层来提供连接双极晶体管的基极的基极-端子。所沉积的多晶硅层可同时提供场效应晶体管的栅极。
根据各种实施例，可在其中提供双极晶体管结构。HBT的集成可被以这样的方式执行，使得基极-集电极结的缺陷率与HBT的通常应用的集成方案比较被减小了。缺陷率的这样的减小可增强在处理期间的产量并可进一步允许性能改进活动。
根据各种实施例，可在其中提供双极晶体管结构。寄生基极-集电极电容可以很小，例如最小。基极-集电极电容可例如被减小到HBT的电活性区。此外，与常规HBT集成方法比较，总的HBT构形（topography）和堆叠高度可被减小。双极晶体管结构可允许在单个管芯上的HBT和附加CMOS的容易和简单的集成。此外，双极晶体管结构可允许进一步的节点收缩。根据各种实施例，双极晶体管结构的集成方案可以是基本上自对准的。
根据各种实施例，在本文描述的基极电极（基极端子）和膜堆叠的集成流程可允许固有充裕的BiCMOS集成，例如FET或MOSFET的栅极沉积和图案化可与HBT的基极电极的沉积组合。
HBT的通常应用的集成方案可包括衬底接触氧化物作为用于集电极-基极二极管集成的距离保持器，其可固有地增加集电极-基极寄生电容和HBT的总堆叠高度。在晶体缺陷中通常应用的集成方案中出现的情况下，后者可直接生长和迁移到HBT的电子活性地区中。
根据各种实施例，可提供具有基极窗口的专门的几何形状的双极晶体管结构，以用于沉积HBT的基极，且对应的工艺流程可减轻处理，例如工艺流程可容易与CMOS工艺组合。此外，根据各种实施例的工艺流程可改进HBT的射频（RF）性质。
根据各种实施例，在处理双极晶体管结构期间，可在基极被沉积在集电极之上之前例如通过形成和图案化包括基极电极层的多层堆叠且通过横向向后拉图案化的基极电极层来提供基极窗口（发射极窗口）。根据各种实施例，可提供包括在垂直技术中的HBT的双极晶体管结构。
图1示意性图示根据各种实施例的在横截面视图中的双极晶体管结构100。双极晶体管结构100可包括衬底102。根据各种实施例，衬底102可以是硅晶片、硅管芯或硅芯片。可替换地，衬底102可包括根据各种实施例的至少硅表面层102。
根据各种实施例，双极晶体管结构100可包括在衬底102中提供的集电极区104c。可例如通过局部地掺杂衬底102来提供集电极区104c。根据各种实施例，双极晶体管结构100可包括基极区104b，基极区104b可被设置在集电极区104c之上（例如直接在集电极区104c上），使得基极区104b和集电极区104c可形成基极-集电极结104b、104c。此外，根据各种实施例，双极晶体管结构100可包括发射极区104e，发射极区104e可被设置在基极区104b之上（例如直接在基极区104b上），使得基极区104b和发射极区104e可形成发射极-基极结104e、104b。
例证地，集电极区104c、基极区104b和发射极区104e提供双极结型晶体管104，或换句话说，双极晶体管结构100可包括双极结型晶体管104，其包括集电极区104c、基极区104b和发射极区104e。
根据各种实施例，基极区104b可包括单晶硅，或换句话说，可通过在集电极区104c之上外延地生长硅来提供基极区104b。在这个方面中，基极-集电极结104b、104c的至少活性区（其可由双极结型晶体管104的几何和电子结构产生）可包括单晶硅以实现双极结型晶体管104的最佳开关行为。此外，根据各种实施例，基极区104b可包括外延地生长的硅/锗（SiGe）以提供异质结双极晶体管104，其中基极-集电极结104b、104c和发射极-基极结104e、104b可不同于彼此，例如它们可在提供用于相应的结的预先限定带隙（电子结构）的半导体材料方面不同。
根据各种实施例，双极晶体管结构100可包括横向地电接触基极区104b的基极端子106（基极电极106），其中基极端子106可包括多晶硅。根据各种实施例，基极端子106可排他地接触基极区104b，或换句话说，双极晶体管结构100可包括在集电极区104c和基极端子106之间和在发射极区104e和基极端子106之间的电隔离，如例如在图3A中所示的。
根据各种实施例，衬底102可包括例如布置成在衬底102之上和中横向紧靠彼此的多个BJT 104或HBT 104。在这个方面中，在衬底102之上和中提供的分别横向邻近的双极晶体管结构100可经由介电隔离结构而彼此电分离，介电隔离结构被布置在衬底102中紧靠集电极区104c，介电隔离结构可例如横向围绕集电极区104c。根据各种实施例，介电隔离结构可包括在衬底102中提供的沟槽隔离结构，例如深沟槽隔离（DTI）和/或浅沟槽隔离（STI）。
根据各种实施例，双极晶体管结构100可包括pnp型BJT 104或pnp型HBT 104，其中集电极区104c和发射极区104e可包括p型掺杂硅，且其中基极区104b可包括n型掺杂硅或n型掺杂SiGe。可替换地，根据各种实施例，双极晶体管结构100可包括npn型BJT 104或npn型HBT 104，其中集电极区104c和发射极区104e可包括n型掺杂硅，且其中基极区104b可包括p型掺杂硅或p型掺杂SiGe。
根据各种实施例，基极区104b可以是硼掺杂的，例如具有在从大约5*1018 At/cm3到大约2*1020 At/cm3的范围内的掺杂浓度。根据各种实施例，集电极区104c可以是磷掺杂的，例如具有在从大约5*1017 At/cm3到大约5*1019 At/cm3的范围内的掺杂浓度。根据各种实施例，发射极区104e可以是磷掺杂的，例如具有在从大约5*1018At/cm3到大约2*1021 At/cm3的范围内的掺杂浓度。
根据各种实施例，基极端子106可包括掺杂有与基极区104b相同的掺杂类型的多晶硅（还包括所谓的纳米晶硅）。
不用说，使用其它适当的半导体材料或材料组合（例如砷化镓或磷化铟作为衬底材料和砷化铝镓/砷化镓或磷化铟/砷化铟镓作为在衬底之上的外延层）来提供双极晶体管结构100。此外，根据各种实施例，双极晶体管结构100可包括氮化镓和/或氮化铟镓。
根据各种实施例，使用硅和硅锗合金（例如SiGe或掺碳SiGe:C）来制造双极晶体管结构100的HBT 104，在基极区104b中的锗的浓度可被分级，使得基极-集电极结104b、104c的带隙比发射极-基极结104e、104b的带隙窄。
根据各种实施例，适应HBT 104的这两个结的带隙可增加HBT 104的频率响应。此外，在BJT 104或HBT 104的活性区中的结晶质量（晶体结构）可影响双极晶体管结构100的BJT 104或HBT 104的开关行为（例如频率响应）。
图2图示在示意性横截面视图中的双极晶体管结构100，其中双极晶体管结构100可包括设置在衬底102和基极端子106之间的介电层结构212。根据各种实施例，介电层结构212可包括单个介电层，例如氧化硅层或氮化硅层。可替换地，介电层结构212可包括层堆叠，其包括例如氧化硅层和氮化硅层。
此外，如例如在图2中所示的，双极晶体管结构100可包括用于电接触集电极区104c的集电极端子210t。根据各种实施例，集电极端子210t可包括配置成电接触集电极区104c的集电极电极210e和掩埋导电层210b。导电层210b可以是提供在衬底102中的掩埋导电区。
此外，如例如在图2中所示的，双极晶体管结构100可包括用于电接触发射极区104e的发射极端子208（发射极电极208）。根据各种实施例，发射极端子208可被设置在发射极区104e之上（例如直接在发射极区104e上）。
如图2所示，双极晶体管结构100可被配置为垂直BJT或垂直HBT，其中集电极104c、基极104b和集电极104e的端子可被设置在衬底102的相同的侧或表面处（例如在衬底102的主处理表面上）。可替换地，基极104b和发射极104e的端子可被设置在衬底102的上表面处，且集电极104c的端子可被设置在与上表面相对的衬底102的底表面处。
在下文中描述双极晶体管结构100的各种修改和/或配置以及提及双极晶体管区、端子和到衬底中的集成的细节，其中关于图1和图2描述的特征和/或功能可被类似地包括。此外，在下文中描述的特征和/或功能可被包括在双极晶体管结构100中，或可与双极晶体管结构100组合，如前面关于图1和图2描述的。
图3A图示根据各种实施例的在示意性横截面视图中的双极晶体管结构100。双极晶体管结构100可包括设置在衬底102和基极端子106之间的介电层结构212（312a、312b）。介电层结构212的第一层312a可以是氧化物层，例如氧化硅层。介电层结构212的第二层312b可以是氮化物层，例如氮化硅层。根据各种实施例，介电层结构212可包括使基极端子106与衬底102且与集电极区104c电隔离的一个或多个介电层。根据各种实施例，介电层结构212的至少第一层312a可被配置为关于硅蚀刻的蚀刻停止层。
此外，根据各种实施例，双极晶体管结构100可包括布置在衬底102中紧靠集电极区104c的介电隔离结构314（例如STI）。介电隔离结构314可包括填充有至少一种介电材料的沟槽。介电隔离结构314可使双极晶体管结构100与在衬底102上和中的邻近电子结构电隔离。
此外，根据各种实施例，双极晶体管结构100可包括设置在基极区104b之上（例如设置在发射极区104e和基极区104b之间）的一个或多个介电隔离物结构316（例如L形隔离物结构316）。L形隔离物结构316可限定在基极区104b和发射极区104e之间的接触区，或换句话说，L形隔离物结构316可影响双极晶体管结构100的BJT 104或HBT 104的电子性质（例如活性区的大小和位置）。此外，根据各种实施例，L形隔离物结构316可使发射极区104e与基极端子106电分离。根据各种实施例，L形隔离物结构316可包括氮化硅和/或氧化硅。
如图3A所示，多晶硅基极端子106可横向接触基极区104b，其中基极区104b可包括单晶硅。在处理期间，基极端子106和基极区104b可通过将硅沉积到所提供的基极窗口内来彼此连接，如例如在图6A到图6K中所示的。因此，基极端子106的多晶硅可以不生长到基极区104b中至集电极区104c。换句话说，可以用外延生长硅（例如用单晶硅）完全覆盖集电极区104c，如前面已经描述的。基极区104b的外延生长硅可具有与在集电极区104c中的衬底102的单晶硅的预先限定的结晶关系。
图3B图示如关于图3A描述的双极晶体管结构100，其中集电极区104c经由集电极端子210t进行电接触（见例如图2）。
根据各种实施例，介电层结构212的第一层312a和介电隔离结构314可包括相同的介电材料，例如氧化硅。
根据各种实施例，基极区104b和集电极区104c可具有例如在从大约100 nm到大约100 µm的范围内的基本上相同的宽度（横向延伸）。根据各种实施例，基极区104b可具有在从大约10 nm到500 nm的范围内的高度（厚度）。根据各种实施例，集电极区104c可具有在从大约50 nm到大约10 µm的范围内的高度（到衬底102中的深度）。根据各种实施例，发射极区104e或发射极层可具有在从大约10 nm到大约500 nm的范围内的高度（厚度）。根据各种实施例，介电层结构212的第一层312a可具有在从大约1 nm到大约200 nm的范围内的厚度（高度）。根据各种实施例，介电层结构212的第二层312b可具有在从大约1 nm到大约200 nm的范围内的厚度（高度）。根据各种实施例，基极端子106可具有在从大约10 nm到大约500 nm的范围内的厚度（高度）。
根据各种实施例，基极端子106可横向围绕基极区104b。根据各种实施例，介电隔离结构314可横向围绕集电极区104c。例证地，BJT 104或HBT 104可被提供在由介电隔离结构314限定的区内。双极晶体管结构100还可包括横向围绕集电极区104c和集电极端子210t（未在附图中示出）的深沟槽隔离。根据各种实施例，可将集电极端子210t（横向）引出由介电隔离结构314限定的区。
根据各种实施例，双极晶体管结构100可被包括到RF装置中，例如到用于信号处理、信号生成或信号传输的电子装置中，例如到无线通信装置中。
图4图示根据各种实施例的在示意性流程图中的制造双极晶体管结构100的方法400，其中方法400可包括：在410中，形成在衬底102中的集电极区104c；在420中，形成在集电极区104c之上的基极区104b，在430中，形成在基极区104b之上的发射极区104e；以及在440中，形成横向电接触基极区104b的基极端子106，其中基极端子106可包括多晶硅。
根据各种实施例，在方法400的工艺420中形成基极区可包括例如通过化学气相沉积（CVD）从集电极区104c外延地生长硅，外延生长的硅形成基极区104b。根据各种实施例，在方法400的工艺420中形成基极区期间，基极区104b和基极端子106可一起生长，其中硅可同时从预结构化基极端子层（多晶硅层）横向地外延地生长到基极区104b的方向中。因此，预结构化基极端子层可被提供，（从基极区104b向后拉），使得在形成基极区104期间从预结构化基极端子层横向生长到基极区104b的方向中的硅可以不影响基极区104b。例证地，在没有从用于生长基极区104e的基极窗口将基极端子层向后拉的情况下，基极区104b从单晶集电极区104c的单晶生长将被同时从多晶基极端子层生长到基极区104b中的多晶硅干扰。
图5图示根据各种实施例的在示意性流程图中的制造双极晶体管结构100的方法500，其中方法500可包括：在510中，用第一介电层结构212覆盖在衬底102中的集电极区104c；在520中，形成在第一介电层结构212之上的多晶硅层（例如基极端子层），在530中，形成在多晶硅层之上的第二介电层结构，第二介电层结构覆盖多晶硅层；在540中，部分地移除第二介电层结构和多晶硅层以部分暴露在集电极区104c之上的第一介电层结构212并暴露多晶硅层的横向侧；在550中，从多晶硅层的被暴露横向侧移除多晶硅层的一部分（将多晶硅层向后拉）；在560中，移除被暴露的第一介电层结构212以至少部分地暴露集电极区104c；以及在570中，在集电极区104c之上生长外延硅层以形成基极区104b，外延生长的基极区104b连接到多晶硅层106。
根据各种实施例，在集电极区104c之上生长外延硅层可包括在集电极区104c之上生长外延硅/锗。
根据各种实施例，方法400和/或方法500可被执行和/或修改以制造双极晶体管结构100，如在本文所述的。方法500可例如还包括形成在外延生长的基极区104b之上的发射极层104e。方法500可例如还包括在形成发射极层104e之前在外延生长的基极区104b之上的第二介电层结构处形成侧壁隔离物316。
根据各种实施例，用第一介电层212覆盖集电极区104c可包括形成在衬底102之上（例如直接在衬底102上）的第一硅氧化物层312a和形成在第一硅氧化物层302a之上（例如直接在第一硅氧化物层302a上）的第一氮化硅层312b。
根据各种实施例，方法500还可包括图案化发射极层和第二介电层结构以至少部分地暴露多晶硅层以暴露电接触基极区的基极端子。
根据各种实施例，例如在方法500的工艺540中部分地移除第二介电层结构和多晶硅之前或之后，可通过应用离子注入在衬底102中提供集电极区104c。
根据各种实施例，方法500还可包括例如在方法500的工艺510中用第一介电层结构212覆盖集电极区104c之前在衬底102中紧靠集电极区104c形成两个介电区324。
根据各种实施例，基极区104c和多晶硅层106（基极端子106）可通过执行退火而链接在一起。根据各种实施例，方法500还可包括提供在衬底102中的电接触集电极区104c的集电极端子210t。
图6A到6K分别图示在制造期间，例如在双极晶体管结构100的制造期间的各种处理阶段的衬底102的示意性横截面视图。
图6A图示在初始处理阶段601的衬底102，其中层堆叠被设置在衬底102之上。初始层堆叠可包括基极电极层660（基极端子层）和第一介电层结构212。此外，根据各种实施例，标准浅沟槽绝缘模块（STI）（介电隔离结构314）可被提供在衬底102中。根据各种实施例，基极电极层660可包括多晶硅，例如掺硼多晶硅。根据各种实施例，STI 314可减小基极电极106（基极端子106）的面积，且集电极104c重叠，以降低在这两者之间的电容。根据各种实施例，第一介电层结构212可包括氧化硅层312a和氮化硅层312a。然而，第一介电层结构212可包括任何其它适当的介电材料和其组合。根据各种实施例，第一介电层结构212的氧化硅层312a可被沉积或生长以具有在从大约1 nm到大约200 nm的范围内的厚度。根据各种实施例，第一介电层结构212的氮化硅层312b可被沉积或生长以具有在从大约1 nm到大约200nm的范围内的厚度。根据各种实施例，基极电极层660可被沉积或生长以具有在从大约10nm到大约500 nm的范围内的厚度。
根据各种实施例，基极电极层660（多晶硅层）可提供在制造期间（例如在方法500期间）形成的双极晶体管结构100的基极端子106的至少一部分。
图6B图示在第二处理阶段602的衬底102，其中基极电极层660可被图案化，使得图案化的基极电极层660p可被提供。图案化可包括移除在STI 314之上的基极电极层660的一部分。例证地，基极电极层660可被横向约束在由STI 314限定的区之上（例如其中BJT或HBT将被形成）。
图6C图示在第三处理阶段603的衬底102，其中附加的膜堆叠（第二介电层结构）318可被沉积在图案化的基极电极层660p的顶部上。根据各种实施例，第二介电层结构318可用作在待形成的基极电极106和衬底102之间的距离保持器。根据各种实施例，第二介电层结构318可包括氧化硅层318a和氮化硅层318b。然而，第二介电层结构318可包括任何其它适当的介电材料及其组合。
图6C所示的堆叠可以是BICMOS友好工艺。例如，第一介电层结构212的底部氮化物层312b可用作CMOS保护膜。这个底部氮化物层312b的预图案化可以使得能够使用待附加提供在衬底102上的FET的CMOS栅极的相同的多晶硅层660。
根据各种实施例，第一介电层结构212和第二介电层结构318的层的厚度可被配置成匹配基极区104b的目标厚度。根据各种实施例，第二介电层结构318的氧化硅层318a可被沉积或生长以具有在从大约5 nm到大约500 nm的范围内的厚度。根据各种实施例，第二介电层结构318的氮化硅层318b可被沉积或生长以具有在从大约5 nm到大约500 nm的范围内的厚度。
根据各种实施例，集电极热沉210t（集电极端子）及其对应的注入物和掩埋层可在标准半导体处理中形成，其为了简单而没有被示出（参见例如图2和图3B）。
双极晶体管结构100的栅极电极106的外部构形可通过任何适当的图案化方法（例如经由光刻法（例如使用软掩模或硬掩模）和干蚀刻（例如反应例子蚀刻））经由图案化基极电极层660（多晶硅层）而成形。
根据各种实施例，第二介电层结构318（发射极绝缘堆叠）可经由适当的化学气相沉积（CVD）或物理气相沉积（PVD）而沉积或生长。根据各种实施例，氧化物和氮化物层的组合可用作第二介电层结构318，其可例如彼此独立地（选择性地）被湿蚀刻和/或干蚀刻。根据各种实施例，氧化物和氮化物层的组合可用作第一介电层结构212，其可例如彼此独立地（选择性地）被湿蚀刻和/或干蚀刻。
图6D图示在第四处理阶段604的衬底102，其中根据各种实施例，发射极窗口图案化（或基极窗口图案化或基极/发射极窗口图案化）已经被执行。发射极窗口640的图案化可包括与干蚀刻序列组合的光刻法，其中干蚀刻序列的每个蚀刻步骤可对下面的层具有高选择性。蚀刻可在底部氧化物层312a处停止。根据各种实施例，图案化发射极窗口640可包括部分地移除第二介电层结构318和图案化的多晶硅层660p以部分地暴露在集电极区104c之上的第一介电层结构212并暴露图案化的多晶硅层660p的横向侧660s。根据各种实施例，图案化发射极窗口640可包括部分地移除第二介电层结构318，部分地移除图案化的多晶硅层660p，并部分地移除第一介电层结构212的氮化物层312b以部分地暴露在集电极区104c之上的第一介电层结构212的氧化硅层312a并暴露图案化的多晶硅层660p的横向侧660s。
例证地，发射极窗口640可部分地暴露图案化的多晶硅层660p，其中图案化的多晶硅层660p可用于在制造期间形成基极端子106。根据各种实施例，如图6D所示，图案化的多晶硅层660p和图案化的第二介电层结构318可限定（横向围绕）发射极窗口640。此外，第一介电层结构212的图案化的氮化硅层312b也可限定（横向围绕）发射极窗口640。发射极窗口640可基本上具有从到衬底102上的顶视图看到的矩形形状。
图6E图示第五处理阶段605的衬底102，其中经由集电极注入物（经由离子注入工艺）而已经形成集电极区104c。例如可穿过第一介电层结构212的被暴露氧化硅层312a而对集电极区104c进行注入。
此外，如图6E所示可借助于选择性蚀刻（例如选择性湿蚀刻或选择性各向同性干蚀刻）来选择性地向后拉图案化的基极电极层660p（图案化的多晶硅层）的多晶硅。对于基极区104b沉积的较大目标厚度且对于第一介电层结构212的在下面的氧化物层312a和氮化物层312b的较大厚度，向后拉的长度615可以较大。向后拉可提供用于硅从剩余预结构化的基极电极层660r（预结构化的多晶硅层660r）横向地朝着发射极窗口640横向生长的空间，同时将基极区104b沉积在集电极区104c之上，使得在基极区104b中的单晶生长可以不被从预结构化的基极电极层660r的硅生长干扰。根据各种实施例，如图6E所示，可从图案化的多晶硅层的被暴露横向侧660s移除图案化的多晶硅层660p（图案化的基极电极层660p）的一部分。在这个方面中，预结构化的多晶硅层660r（预结构化的基极电极层660r）可被提供以生长基极区104b和基极端子106并从而将基极区104b连接到基极端子106。
根据各种实施例，如图6E所示，用于外延地生长基极区104b的处理窗口640可具有第一宽度和大于第一宽度的第二宽度。例证地，图案化的多晶硅层660p可被部分地移除以横向放大处理窗口。
图6F图示在第六处理阶段606的衬底102，其中第一介电层结构212的底部氧化物层312a可借助于选择性蚀刻来开口。根据各种实施例，第一介电层结构212的底部氧化物层312a可被部分地移除（开口），使得集电极区104c被暴露以经由集电极区104c上的发射极窗口640（基极窗口）沉积基极区104b。在第一介电层结构212可包括单个介电层的情况下，第一介电层结构212可在这个处理阶段被部分地移除（开口），使得集电极区104c被暴露以经由集电极区104c上的发射极窗口640（基极窗口）沉积基极区104b。
图6G图示在第七处理阶段607的衬底102，其中基极（基极区104b）可借助于选择性外延生长（SEG）而沉积。所沉积的基极104b可包括硅或硅/锗化合物。
从集电极区104c开始的硅的生长将是外延的，因为它将在衬底102的单晶硅的表面处发起。硅外延地生长可提供双极晶体管结构100的基极区104b。硅从预结构化的多晶硅层660r开始的生长转而将是多晶的（不是有序的），因为没有单晶表面被提供以发起外延生长。根据各种实施例，可以以这样的方式提供向后拉的距离615，使得单晶和多晶前部611彼此交会在蚀刻出的腔619的顶角后面（见例如图6F）。可替换地，可以以这样的方式提供向后拉的距离615，使得多晶硅将不与集电极区104c交会。因此，根据各种实施例，可减少或甚至防止堆叠故障和/或晶体缺陷到晶体管104的活性区域中或在双极晶体管结构100的BJT104或HBT 104的基极-集电极结104b、104c中的传播。例证地，多晶硅层660的向后拉可提供硅在基极区104b被沉积期间不从多晶硅层660生长到基极区104b中的空间。根据各种实施例，向后拉的距离615可以在大约5 nm到大约200 nm的范围内。
根据各种实施例，在第一介电层结构212和第二介电层结构318之间的蚀刻出的腔619可在基极区104b的生长期间再次被填充有多晶硅660g。再填充的多晶硅660g和预结构化的多晶硅层660r可一起提供双极晶体管结构100的多晶硅基极端子106。根据各种实施例，在基极端子660g、660r已经被沉积之后，基极端子660g、660r和基极区104b可通过执行退火来链接（例如电连接）。
图6H图示在八处理阶段608的衬底102，其中可例如借助于选择性湿蚀刻来移除（剥除）第二介电层结构318的氮化物盖318b。
图6I图示在第九处理阶段609的衬底102，其中形成用于（例如横向地）收缩发射极窗口640的可选的L形隔离物316。根据各种实施例，形成L形隔离物316可包括应用用于隔离物处理（例如后面是选择性各向异行干蚀刻的氧化物和氮化物膜的连续沉积）的工业标准工艺流程。
图6J图示在例如经由使用CVD或PVD的外延生长来已经执行沉积以提供发射极层640e之后在第十处理阶段610的衬底102。根据各种实施例，可通过将发射极层640e沉积在第二介电层结构318的氧化硅层318a之上和基极区104b之上来提供发射极区104e。根据各种实施例，发射极层640e的至少发射极区104e可包括单晶（外延生长）硅。根据各种实施例，如图6J所示，基极端子106可排他地接触基极区104b。经由发射极区104e横向接触基极区104b可允许对基极区104b的短路布线和因而允许双极晶体管结构100的BJT 104或HBT 104的快速开关行为。
图6K图示例如在外部发射极层640e和第二介电层结构318的氧化硅层318a借助于光刻法和蚀刻来图案化之后在最后的处理阶段的衬底102。根据各种实施例，可通过部分地移除外部发射极层640e和第二介电层结构318的氧化硅层318a来暴露基极端子106以提供双极晶体管结构100，如本文所述的。
根据各种实施例，如图6K所示的双极晶体管结构100的BJT 104或HBT 104可准备用于进一步处理。根据各种实施例，双极晶体管结构100可以在制造之后封装。
根据各种实施例，双极晶体管结构可包括：衬底；在衬底中的集电极区；设置在集电极区之上的基极区，设置在基极区之上的发射极区；横向地电接触基极区的基极端子，其中基极端子包括多晶硅。
根据各种实施例，衬底可包括硅晶片或硅管芯。根据各种实施例，衬底可包括单晶硅。
根据各种实施例，集电极区和发射极区可包括用第一掺杂类型掺杂的硅，且基极区可包括用不同于第一掺杂类型的第二掺杂类型掺杂的硅。此外，根据各种实施例，基极端子可包括用第二掺杂类型掺杂的硅。
根据各种实施例，基极区可包括下列材料组中的至少一种材料，该组由外延生长的硅和外延生长的硅/锗合金组成。
根据各种实施例，双极晶体管结构还可包括设置在衬底和基极端子（基极电极）之间的（第一）介电层结构。
根据各种实施例，双极晶体管结构还可包括布置在衬底中紧靠集电极区的介电隔离结构。
根据各种实施例，制造双极晶体管结构的方法可包括：形成在衬底中的集电极区；形成在集电极区之上的基极区，形成在基极区之上的发射极区；以及形成横向地电接触基极区的基极端子，其中基极端子包括多晶硅。
根据各种实施例，形成基极区可包括从集电极区外延地生长硅。
根据各种实施例，制造双极晶体管结构的方法可包括：用第一介电层结构覆盖在衬底中的集电极区；形成在第一介电层结构之上的多晶硅层；形成在多晶硅层之上的第二介电层结构，第二介电层结构覆盖多晶硅层；部分地移除第二介电层结构和多晶硅层以部分地暴露在集电极区之上的第一介电层结构并暴露多晶硅层的横向侧；从多晶硅层的被暴露横向侧移除多晶硅层的一部分；移除被暴露的第一介电层结构以至少部分地暴露集电极区；以及在集电极区之上生长外延硅以形成基极区，外延生长的基极区连接到多晶硅层。
根据各种实施例，在集电极区之上生长外延硅可包括同时从多晶硅层（从预结构化的多晶硅层）横向生长多晶硅。
根据各种实施例，制造双极晶体管结构的方法还可包括：形成在外延生长的基极区之上的发射极层。根据各种实施例，制造双极晶体管结构的方法还可包括：形成在外延生长的基极区之上的发射极层并图案化发射极层以提供发射极区。根据各种实施例，制造双极晶体管结构的方法还可包括：在发射极层被形成之前在外延生长的基极区之上的第二介电层结构处形成侧壁隔离物。
根据各种实施例，覆盖集电极区可包括：形成在衬底之上的第一氧化硅层；以及形成在第一氧化硅层之上的第一氮化硅层。根据各种实施例，覆盖集电极区可包括形成第一介电层结构。
根据各种实施例，形成第二介电层结构可包括：形成在衬底之上的第二氧化硅层；以及形成在第二氧化硅层之上的第二氮化硅层。
根据各种实施例，制造双极晶体管结构的方法还可包括：图案化发射极层和第二介电层结构以至少部分地暴露多晶硅层以提供电接触基极区的被暴露的基极端子。
根据各种实施例，制造双极晶体管结构的方法还可包括：在部分地移除第二介电层结构和多晶硅层之后执行离子注入以对在衬底中的集电极区进行掺杂。
根据各种实施例，制造双极晶体管结构的方法还可包括：在集电极区被覆盖有第一介电层结构之前，形成在衬底中紧靠集电极区的两个介电区。
根据各种实施例，制造双极晶体管结构的方法还可包括：执行退火以电链接基极区和多晶硅层。
根据各种实施例，制造双极晶体管结构的方法还可包括：形成在衬底中电接触集电极区的集电极端子。
根据各种实施例，制造双极晶体管结构的方法可包括：形成在衬底中的集电极区之上的层结构，层结构包括第一介电层和第二介电层以及在第一介电层和第二介电层之间的多晶硅层，将处理窗口蚀刻到层结构中，部分地移除多晶硅层以横向放大处理窗口，以及执行成层工艺以用连接到多晶硅层的外延生长的硅（或SiGe）填充处理窗口。
虽然关于特定的实施例已经特别示出并描述了本发明，本领域中的技术人员应理解，可在其中做出在形式和细节上的各种改变而不偏离如由所附权利要求限定的本发明的精神和范围。本发明的范围因此由所附权利要求指示，且出现在权利要求的等效形式的意义和范围内的所有改变因此意图被包括。

Claims (11)

1.一种制造双极晶体管结构的方法，所述方法包括：
用第一介电层结构覆盖在衬底中的集电极区；
形成在所述第一介电层结构之上的多晶硅层；
形成在所述多晶硅层之上的第二介电层结构，所述第二介电层结构覆盖所述多晶硅层；
部分地移除所述第二介电层结构和所述多晶硅层以部分地暴露在所述集电极区之上的第一介电层结构并暴露所述多晶硅层的横向侧；
从所述多晶硅层的被暴露横向侧移除所述多晶硅层的一部分；
移除被暴露的第一介电层结构以至少部分地暴露所述集电极区；以及
在所述集电极区之上生长外延硅以形成基极区，外延生长的基极区连接到所述多晶硅层。
2.如权利要求1所述的方法，
其中生长外延硅包括同时从所述多晶硅层横向生长多晶硅。
3.如权利要求1所述的方法，还包括：
形成在所述外延生长的基极区之上的发射极层。
4.如权利要求3所述的方法，还包括：
在所述发射极层被形成之前在所述外延生长的基极区之上的所述第二介电层结构处形成侧壁隔离物。
5.如权利要求1所述的方法，
其中覆盖所述集电极区包括：
形成在所述衬底之上的第一氧化硅层；以及
形成在所述第一氧化硅层之上的第一氮化硅层。
6.如权利要求1所述的方法，
其中形成所述第二介电层结构包括：
形成在所述衬底之上的第二氧化硅层；以及
形成在所述第二氧化硅层之上的第二氮化硅层。
7.如权利要求3所述的方法，还包括：
图案化所述发射极层和所述第二介电层结构以至少部分地暴露所述多晶硅层以提供电接触所述基极区的被暴露的基极端子。
8.如权利要求1所述的方法，还包括：
在部分地移除所述第二介电层结构和所述多晶硅层之后执行离子注入以提供掺杂的集电极区。
9.如权利要求1所述的方法，还包括：
在所述集电极区被覆盖有所述第一介电层结构之前，形成在所述衬底中紧靠所述集电极区的两个介电区。
10.如权利要求1所述的方法，还包括：
执行退火以电链接所述基极区和所述多晶硅层。
11.如权利要求1所述的方法，还包括：
形成在所述衬底中电接触所述集电极区的集电极端子。
CN201510301796.9A 2014-06-04 2015-06-04 双极晶体管结构和制造双极晶体管结构的方法 Active CN105321995B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US14/295377 2014-06-04
US14/295,377 US9312369B2 (en) 2014-06-04 2014-06-04 Bipolar transistor structure and a method of manufacturing a bipolar transistor structure

Publications (2)

Publication Number Publication Date
CN105321995A CN105321995A (zh) 2016-02-10
CN105321995B true CN105321995B (zh) 2019-11-26

Family

ID=54549031

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201510301796.9A Active CN105321995B (zh) 2014-06-04 2015-06-04 双极晶体管结构和制造双极晶体管结构的方法

Country Status (3)

Country Link
US (2) US9312369B2 (zh)
CN (1) CN105321995B (zh)
DE (1) DE102015108832B4 (zh)

Families Citing this family (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102015204411B4 (de) 2015-03-11 2020-11-05 Infineon Technologies Dresden Gmbh Transistor und Verfahren zur Herstellung eines Transistors
DE102015208133B3 (de) * 2015-04-30 2016-08-18 Infineon Technologies Ag BiMOS-Vorrichtung mit einem vollständig selbstausgerichteten Emittersilicium und Verfahren zu deren Herstellung
US9536788B1 (en) * 2015-10-19 2017-01-03 International Business Machines Corporation Complementary SOI lateral bipolar transistors with backplate bias
US9935186B1 (en) * 2016-09-21 2018-04-03 International Business Machines Corporation Method of manufacturing SOI lateral Si-emitter SiGe base HBT
US20190097022A1 (en) * 2017-09-28 2019-03-28 International Business Machine Corporation Method and structure to form vertical fin bjt with graded sige base doping
US10566447B2 (en) * 2017-11-20 2020-02-18 International Business Machines Corporation Single column compound semiconductor bipolar junction transistor with all-around base
US10593771B2 (en) * 2017-12-11 2020-03-17 International Business Machines Corporation Vertical fin-type bipolar junction transistor with self-aligned base contact
CN110660811A (zh) * 2018-06-28 2020-01-07 联华电子股份有限公司 半导体结构及其制造方法
CN110660734B (zh) * 2018-06-28 2022-05-17 联华电子股份有限公司 半导体结构及其制造方法
US10573674B2 (en) 2018-07-19 2020-02-25 Psemi Corporation SLT integrated circuit capacitor structure and methods
FR3087048B1 (fr) 2018-10-08 2021-11-12 St Microelectronics Sa Transistor bipolaire
FR3087047B1 (fr) * 2018-10-08 2021-10-22 St Microelectronics Sa Transistor bipolaire
US10658495B2 (en) 2018-10-11 2020-05-19 International Business Machines Corporation Vertical fin type bipolar junction transistor (BJT) device with a self-aligned base contact
US10734490B1 (en) 2019-03-22 2020-08-04 International Business Machines Corporation Bipolar junction transistor (BJT) with 3D wrap around emitter
US10900952B2 (en) * 2019-05-16 2021-01-26 International Business Machines Corporation Dual surface charge sensing biosensor
US10777636B1 (en) * 2019-06-12 2020-09-15 Psemi Corporation High density IC capacitor structure
CN111081543A (zh) * 2019-12-26 2020-04-28 深圳第三代半导体研究院 一种基于二维材料/氮化镓的双极型三极管及其制备方法
FR3107783A1 (fr) * 2020-02-28 2021-09-03 Stmicroelectronics (Crolles 2) Sas Procédé de fabrication d’un transistor bipolaire et transistor bipolaire susceptible d’être obtenu par un tel procédé
FR3113539B1 (fr) 2020-08-24 2022-09-23 St Microelectronics Crolles 2 Sas Transistor bipolaire
US11588043B2 (en) * 2021-04-14 2023-02-21 Globalfoundries U.S. Inc. Bipolar transistor with elevated extrinsic base and methods to form same

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0476412A1 (en) * 1990-08-31 1992-03-25 Nec Corporation Bipolar transistor and fabrication method thereof
US5773350A (en) * 1997-01-28 1998-06-30 National Semiconductor Corporation Method for forming a self-aligned bipolar junction transistor with silicide extrinsic base contacts and selective epitaxial grown intrinsic base
CN1879221A (zh) * 2003-11-17 2006-12-13 英特尔公司 具有改进的非本征基极区的双极结晶体管以及制造方法

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE10038955C2 (de) 2000-08-09 2002-07-11 Infineon Technologies Ag Verfahren zur Herstellung eines Bipolartransistors
DE10162074B4 (de) 2001-12-06 2010-04-08 Ihp Gmbh - Innovations For High Performance Microelectronics / Leibniz-Institut Für Innovative Mikroelektronik BiCMOS-Struktur, Verfahren zu ihrer Herstellung und Bipolartransistor für eine BiCMOS-Struktur
DE102004021241A1 (de) 2004-04-30 2005-11-17 Infineon Technologies Ag Verfahren zur Herstellung eines planaren Spacers, eines zugehörigen Bipolartransistors und einer zugehörigen BiCMOS-Schaltungsanordnung

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0476412A1 (en) * 1990-08-31 1992-03-25 Nec Corporation Bipolar transistor and fabrication method thereof
US5773350A (en) * 1997-01-28 1998-06-30 National Semiconductor Corporation Method for forming a self-aligned bipolar junction transistor with silicide extrinsic base contacts and selective epitaxial grown intrinsic base
CN1879221A (zh) * 2003-11-17 2006-12-13 英特尔公司 具有改进的非本征基极区的双极结晶体管以及制造方法

Also Published As

Publication number Publication date
DE102015108832B4 (de) 2018-10-18
DE102015108832A1 (de) 2015-12-10
CN105321995A (zh) 2016-02-10
US9312369B2 (en) 2016-04-12
US20160190277A1 (en) 2016-06-30
US9673294B2 (en) 2017-06-06
US20150357446A1 (en) 2015-12-10

Similar Documents

Publication Publication Date Title
CN105321995B (zh) 双极晶体管结构和制造双极晶体管结构的方法
US9318585B1 (en) Semiconductor-on-insulator (SOI) lateral heterojunction bipolar transistor having a wide band gap emitter/collector which are epitaxially grown
CN100411190C (zh) BiCMOS结构和在BiCMOS工艺中形成基极的方法
US8847224B2 (en) Fin-based bipolar junction transistor and method for fabrication
TW201803025A (zh) 用於雙極電晶體的積體電路結構的製造
CN105977156B (zh) 用于制造晶体管的方法
JP4643130B2 (ja) 半導体装置およびその製造方法
US9691886B2 (en) Semiconductor-on-insulator (SOI) lateral heterojunction bipolar transistor having an epitaxially grown base
US9064886B2 (en) Heterojunction bipolar transistor having a germanium extrinsic base utilizing a sacrificial emitter post
CN105762180A (zh) 包括双极型晶体管的半导体器件
CN107342223A (zh) 用于制造双极结型晶体管的方法
CN105895676A (zh) 双极结晶体管（bjt）基极导体回调
CN104916668A (zh) 双极晶体管器件及其制造方法
US10217852B1 (en) Heterojunction bipolar transistors with a controlled undercut formed beneath the extrinsic base
US9209264B2 (en) Heterojunction bipolar transistor having a germanium raised extrinsic base
CN114883407B (zh) 基于Fin-FET栅结构HEMT及其制作方法
JP2013016789A (ja) 半導体デバイス、半導体基板、半導体基板の製造方法および半導体デバイスの製造方法
CN102412275B (zh) 锗硅BiCMOS工艺中纵向PNP器件及制作方法
SE522891C2 (sv) En kisel-germanium mesa transistor, en metod för dess framställning och en integrerad krets innefattande en sådan transistor
JP4014548B2 (ja) 半導体装置及びその製造方法
TW202002161A (zh) 具有多個射極指與底切外部基極區域之異質接面雙極性電晶體
CN103400764A (zh) 双极型晶体管的形成方法
CN108417615A (zh) 一种高压衬底pnp双极结型晶体管及其制造方法
CN104205336B (zh) 具有浅层向外扩散p+发射极区的锗化硅异质结双极晶体管
JP2001338931A (ja) バイポーラトランジスタおよびその製造方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant