DE102022101059A1 - Erweiterte Flachgrabenisolation für sehr geringen Verlust in lateralen Bipolartransistorvorrichtungen vom Finnentyp - Google Patents

Erweiterte Flachgrabenisolation für sehr geringen Verlust in lateralen Bipolartransistorvorrichtungen vom Finnentyp Download PDF

Info

Publication number
DE102022101059A1
DE102022101059A1 DE102022101059.7A DE102022101059A DE102022101059A1 DE 102022101059 A1 DE102022101059 A1 DE 102022101059A1 DE 102022101059 A DE102022101059 A DE 102022101059A DE 102022101059 A1 DE102022101059 A1 DE 102022101059A1
Authority
DE
Germany
Prior art keywords
region
recess
base region
semiconductor substrate
collector
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
DE102022101059.7A
Other languages
English (en)
Inventor
Arkadiusz Malinowski
Alexander M. Derrickson
Judson R. Holt
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
GlobalFoundries US Inc
Original Assignee
GlobalFoundries US Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by GlobalFoundries US Inc filed Critical GlobalFoundries US Inc
Publication of DE102022101059A1 publication Critical patent/DE102022101059A1/de
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table
    • H01L29/161—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table including two or more of the elements provided for in group H01L29/16, e.g. alloys
    • H01L29/165—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table including two or more of the elements provided for in group H01L29/16, e.g. alloys in different semiconductor regions, e.g. heterojunctions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0642—Isolation within the component, i.e. internal isolation
    • H01L29/0649—Dielectric regions, e.g. SiO2 regions, air gaps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/1004—Base region of bipolar transistors
    • H01L29/1008—Base region of bipolar transistors of lateral transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66234—Bipolar junction transistors [BJT]
    • H01L29/66242—Heterojunction transistors [HBT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66234—Bipolar junction transistors [BJT]
    • H01L29/6625—Lateral transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/73—Bipolar junction transistors
    • H01L29/735—Lateral transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/73—Bipolar junction transistors
    • H01L29/737—Hetero-junction transistors
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B82—NANOTECHNOLOGY
    • B82Y—SPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
    • B82Y10/00—Nanotechnology for information processing, storage or transmission, e.g. quantum computing or single electron logic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0657—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape of the body
    • H01L29/0665—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape of the body the shape of the body defining a nanostructure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/401—Multistep manufacturing processes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42304—Base electrodes for bipolar transistors

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Element Separation (AREA)
  • Bipolar Transistors (AREA)

Abstract

Eine laterale Bipolartransistorvorrichtung (BJT-Vorrichtung) umfasst: einen Emitterbereich, einen Kollektorbereich und einen Basisbereich, wobei der Basisbereich zwischen dem Emitterbereich und dem Kollektorbereich angeordnet ist und diese seitlich trennt, wobei der Basisbereich einen intrinsischen Basisbereich umfasst; und eine Aussparung, die in einem Halbleitersubstrat ausgebildet und mit einem isolierenden Material gefüllt ist, wobei die Aussparung eine untere Fläche des intrinsischen Basisbereichs physisch von dem Halbleitersubstrat trennt.

Description

  • Gebiet der Erfindung
  • Die vorliegende Erfindung betrifft im Allgemeinen verschiedene Ausführungsformen einer lateralen Bipolartransistorvorrichtung (BJT-Vorrichtung) vom Finnentyp und verschiedene Verfahren zur Herstellung einer solchen lateralen BJT-Vorrichtung.
  • Hintergrund
  • Bipolartransistorbauelemente (BJT-Bauelemente) werden in vielen integrierten Schaltungen eingesetzt. Im Allgemeinen umfasst ein BJT-Bauelement einen Kollektorbereich, einen Basisbereich und einen Emitterbereich. Das BJT-Bauelement kann entweder ein PNP-Bauelement oder ein NPN-Bauelement sein. In einem PNP-BJT-Bauelement fließt der Strom vom Emitter zur Basis und tritt über den Kollektor aus dem BJT-Bauelement aus. In einem NPN-BJT-Bauelement fließt der Strom vom Kollektor zur Basis und tritt über den Emitter aus dem BJT-Bauelement aus.
  • Die Entwickler von Bauelementen stehen unter dem ständigen Druck, die Betriebsgeschwindigkeit und das Leistungsvermögen von BJT-Bauelementen und integrierten Schaltungsprodukten mit solchen BJT-Bauelementen zu erhöhen. Dies kann z. B. die Verringerung des Verluststroms, des Stromverbrauchs und der Wärmeabgabe eines BJT-Bauelements umfassen (z. B. aufgrund eines hohen Basis-Bulk-Verluststroms im BJT).
  • Ein System-on-a-Chip (SoC) ist ein integriertes Schaltungsprodukt, das alle für ein System, z. B. einen Computer, benötigten Komponenten enthält. Ein solcher SOC-Chip kann einen oder mehrere zentrale Prozessoren und Koprozessoren, Grafiktreiber, Speicher, Stromversorgungsschaltungen, drahtlose Kommunikationsschnittstellen und andere Teile eines voll funktionsfähigen Systems umfassen. Da die Signale zwischen den verschiedenen Komponenten auf dem SoC auf dem Chip verbleiben, kann der Energiebedarf des Systems auf dem SoC reduziert werden. SoC-Bauelemente können mit der BiCMOS-Technologie hergestellt werden, bei der sowohl BJT-Bauelemente als auch CMOS-Feldeffekttransistoren (N-Typ und P-Typ) auf einem einzigen Chip hergestellt werden. Es werden Techniken benötigt, um BJT-Bauelemente und CMOS-Transistoren in BiCMOS-Technologieanwendungen effektiv und effizient zu bilden.
  • Zusammenfassung
  • Das Folgende stellt eine vereinfachte Zusammenfassung von mindestens einer erfindungsgemäßen Ausführungsform dar, um ein grundlegendes Verständnis einiger Aspekte des hier beschriebenen Gegenstands zu vermitteln. Diese Zusammenfassung stellt keinen vollständigen Überblick über den gesamten erfindungsgemäßen Gegenstand dar. Es sollen keine wichtigen oder kritischen Elemente des erfindungsgemäßen Gegenstands identifiziert oder der Umfang der Ansprüche begrenzt werden, die sich auf einen der hier beschriebenen Gegenstände beziehen. Es sollen lediglich einige Konzepte in vereinfachter Form vor der detaillierteren Beschreibung unten dargestellt werden.
  • Die vorliegende Erfindung ist im Allgemeinen auf verschiedene Ausführungsformen einer lateralen Bipolartransistorvorrichtung (BJT-Vorrichtung) vom Finnentyp und verschiedene Verfahren zum Bilden einer solchen lateralen BJT-Vorrichtung gerichtet.
  • Eine Vorrichtung gemäß Ausführungsformen umfasst: einen Emitterbereich, einen Kollektorbereich und einen Basisbereich, wobei der Basisbereich zwischen dem Emitterbereich und dem Kollektorbereich angeordnet ist und diese seitlich voneinander trennt, wobei der Basisbereich einen intrinsischen Basisbereich umfasst; und eine Aussparung, die in einem Halbleitersubstrat gebildet und mit einem isolierenden Material gefüllt ist, wobei die Aussparung eine untere Fläche des intrinsischen Basisbereichs von dem Halbleitersubstrat physisch trennt.
  • Eine laterale Bipolartransistorvorrichtung (BJT-Vorrichtung) gemäß Ausführungsformen umfasst: einen Emitterbereich, einen Kollektorbereich und einen Basisbereich, wobei der Basisbereich zwischen dem Emitterbereich und dem Kollektorbereich angeordnet ist und diese seitlich trennt, wobei der Basisbereich einen intrinsischen Basisbereich umfasst; und eine Aussparung, die in einem Halbleitersubstrat gebildet und mit einem isolierenden Material gefüllt ist, wobei die Aussparung eine untere Fläche des intrinsischen Basisbereichs von dem Halbleitersubstrat physisch trennt, wobei der intrinsische Basisbereich mit der Aussparung in Kontakt tritt, und wobei eine untere Fläche des Emitterbereichs und eine untere Fläche des Kollektorbereichs auf einer oberen Fläche des Halbleitersubstrats angeordnet sind.
  • Ein Verfahren zum Bilden einer lateralen Bipolartransistorvorrichtung (BJT-Vorrichtung) gemäß Ausführungsformen umfasst: ein Bilden einer Aussparung in einem Halbleitersubstrat; ein Füllen der Aussparung mit einem isolierenden Material; und ein Bilden eines Emitterbereichs, eines Kollektorbereichs und eines Basisbereichs in dem Halbleitersubstrat, wobei der Basisbereich zwischen dem Emitterbereich und dem Kollektorbereich angeordnet ist und diese seitlich trennt, wobei das Bilden ferner ein Bilden des Basisbereichs über und in physischem Kontakt mit der Aussparung umfasst, wobei der Basisbereich von dem Halbleitersubstrat durch die Aussparung physisch getrennt ist.
  • Figurenliste
  • Die Erfindung ist mit Bezug auf die folgende Beschreibung in Verbindung mit den beigefügten Zeichnungen verständlich, in denen gleiche Bezugszeichen gleiche Elemente bezeichnen und in denen:
    • 1-41 verschiedene Ausführungsformen einer lateralen Bipolartransistorvorrichtung (BJT-Vorrichtung) vom Finnentyp und verschiedene Verfahren zum Bilden einer solchen lateralen BJT-Vorrichtung gemäß Ausführungsformen der Erfindung zeigen.
    • 42 und 43 Graphen darstellen, die die Betriebseigenschaften einer lateralen BJT-Vorrichtung gemäß den Ausführungsformen der Erfindung veranschaulichen.
    • 44 eine Struktur mit einer Mehrzahl von lateralen BJT-Vorrichtungen gemäß Ausführungsformen der Erfindung darstellt.
  • Während der hier beschriebene Gegenstand verschiedentlich modifiziert und in alternativen Formen ausgebildet sein kann, sind spezielle Ausführungsformen davon in den Zeichnungen beispielhaft dargestellt und hier im Detail beschrieben. Die Beschreibung spezieller Ausführungsformen soll die Erfindung nicht auf die angegebenen Formen beschränken, sondern im Gegenteil sollen alle Modifizierungen, Äquivalente und Alternativen abgedeckt werden, die in das Wesen und den Anwendungsbereich der Erfindung fallen, wie durch die beigefügten Ansprüche definiert wird. Die Zeichnungen sind nicht unbedingt maßstabsgetreu.
  • Detaillierte Beschreibung
  • Im Folgenden sind verschiedene beispielhafte Ausführungsformen der Erfindung beschrieben. Im Interesse der Klarheit sind in dieser Beschreibung nicht alle Merkmale einer tatsächlichen Implementierung beschrieben. Es versteht sich von selbst, dass bei der Entwicklung einer solchen konkreten Ausführungsform zahlreiche implementierungsspezifische Entscheidungen getroffen werden müssen, um die spezifischen Ziele der Entwickler zu erreichen, wie z. B. die Einhaltung systembezogener und geschäftsbezogener Einschränkungen, die sich von einer Implementierung zur anderen unterscheiden. Darüber hinaus ist es verständlich, dass ein solcher Entwicklungsaufwand komplex und zeitaufwendig sein kann, aber dennoch für den Fachmann angesichts der vorliegenden Beschreibung ein Routineunternehmen darstellt.
  • Der vorliegende Gegenstand wird nun unter Bezugnahme auf die beigefügten Figuren beschrieben. In den Zeichnungen sind verschiedene Strukturen, Systeme und Vorrichtungen schematisch dargestellt, um die vorliegende Beschreibung nicht mit dem Fachmann bekannten Details zu verdecken. Nichtsdestotrotz dienen die beigefügten Zeichnungen dazu, anschauliche Beispiele der vorliegenden Erfindung zu beschreiben und zu erläutern. Die hierin verwendeten Wörter und Ausdrücke sind so zu verstehen und auszulegen, dass sie eine Bedeutung haben, die dem Verständnis dieser Wörter und Ausdrücke durch den Fachmann auf dem betreffenden Gebiet entspricht. Eine besondere Definition eines Begriffs oder einer Phrase, d. h. eine Definition, die sich von der gewöhnlichen und üblichen Bedeutung, wie sie vom Fachmann verstanden wird, unterscheidet, soll durch die einheitliche Verwendung des Begriffs oder der Phrase hier nicht impliziert werden. Wenn ein Begriff oder eine Phrase eine besondere Bedeutung haben soll, d.h. eine Bedeutung, die sich von derjenigen unterscheidet, die der Fachmann versteht, wird eine solche besondere Definition in der Beschreibung ausdrücklich in einer definitorischen Weise dargelegt, die die besondere Definition für den Begriff oder die Phrase direkt und unmissverständlich liefert. Wie für den Fachmann bei vollständiger Lektüre der vorliegenden Beschreibung ohne weiteres ersichtlich ist, kann das gegenwärtig beschriebene Verfahren auf eine Mehrzahl von Produkten angewendet werden, einschließlich, aber nicht beschränkt auf Logikprodukte, Speicherprodukte usw. Mit Bezug auf die beiliegenden Figuren sind nun verschiedene illustrative Ausführungsformen der hierin beschriebenen Verfahren und Vorrichtungen näher beschrieben. Die verschiedenen Komponenten, Strukturen und Materialschichten, die hier dargestellt sind, können unter Verwendung einer Mehrzahl verschiedener Materialien und durch eine Mehrzahl bekannter Verfahren hergestellt werden, z. B. mittels einer chemischen Gasphasenabscheidung (CVD), Atomlagenabscheidung (ALD), einem thermischen Wachstum, Schleuderbeschichtung, Maskierung, Ätzen usw. Die Dicke dieser verschiedenen Materialschichten kann je nach Anwendung ebenfalls variieren.
  • 1 ist eine Querschnittsansicht einer lateralen Bipolartransistorvorrichtung (BJT-Vorrichtung) 100 vom Finnentyp gemäß den Ausführungsformen der Erfindung. 2 ist eine Querschnittsansicht der lateralen BJT-Vorrichtung 100 entlang der Linie A - A in 1. 3 und 4 sind Querschnittsansichten der lateralen BJT-Vorrichtung 100 entlang der entsprechenden Linien B - B und C - C in 1.
  • Die hier beschriebene laterale BJT-Vorrichtung 100 kann entweder eine NPN-Vorrichtung oder eine PNP-Vorrichtung sein. In den hier beschriebenen Ausführungsformen ist die laterale BJT-Vorrichtung 100 als NPN-Vorrichtung dargestellt. Darüber hinaus kann die laterale BJT-Vorrichtung 100 in/auf einer Finnenstruktur gebildet werden, wie hier beschrieben ist. Der hier beschriebene Gegenstand ist jedoch nicht auf solche Strukturen, die auf Finnen basieren, beschränkt.
  • Gemäß der Darstellung in den 1-4 kann das laterale BJT-Bauelement 100 einen N+dotierten Emitterbereich 102, einen N+-dotierten Kollektorbereich 104 und einen Basisbereich 106 umfassen, der seitlich zwischen dem Emitterbereich 102 und dem Kollektorbereich 104 ausgebildet und davon durch Seitenwandabstandshalter 108 (z. B. aus einem Oxid) getrennt ist. Der Emitterbereich 102, der Kollektorbereich 104 und der Basisbereich 106 können über einem Halbleitersubstrat 110 ausgebildet sein. Das Halbleitersubstrat 110 kann einen P-Wannenbereich (PW-Bereich) 112 umfassen, der über einem N-dotierten Bulk-Halbleiterbereich 114 ausgebildet ist. In einigen Anwendungen kann das Halbleitersubstrat 110 aus Silizium oder von Silizium verschiedenen Halbleitermaterialien gebildet sein. Die Begriffe „Substrat“ oder „Halbleitersubstrat“ sind daher so zu verstehen, dass sie alle Halbleitermaterialien und alle Formen solcher Materialien umfassen.
  • Der Basisbereich 106 der lateralen BJT-Vorrichtung 100 kann einen P-dotierten intrinsischen Basisbereich 116 umfassen, der mit einem P+-dotierten extrinsischen Basisbereich 118 bedeckt ist. Ein erster Bereich aus isolierendem Material 120, z. B. Siliziumdioxid, kann unter dem Basisbereich 106 in einer Flachgrabenisolationsaussparung (STI-Aussparung) 122 vorgesehen sein, die im PW-Bereich 112 des Halbleitersubstrats 110 ausgebildet ist, wobei die STI-Aussparung 122 den Basisbereich 106 physisch und elektrisch vom PW-Bereich 112 des Halbleitersubstrats 110 trennt. Gemäß der Darstellung in 1 erstreckt sich die STI-Aussparung 122 in einigen Ausführungsformen nicht unter den Emitterbereich 102 und den Kollektorbereich 104 der lateralen BJT-Vorrichtung 100. In anderen Ausführungsformen kann sich die STI-Aussparung 122 teilweise unter den Emitterbereich 102 und den Kollektorbereich 104 der lateralen BJT-Vorrichtung 100 erstrecken.
  • Wie unten ausführlicher beschrieben, kann im PW-Bereich 112 des Halbleitersubstrats 110 eine Finne 124 ausgebildet sein. Gemäß der Darstellung in 2 kann der intrinsische Basisbereich 116 in einem oberen Abschnitt 126 der Finne 124 gebildet werden, wobei der obere Abschnitt 126 der Finne 124 von einem unteren Abschnitt 128 der Finne 124 durch die STI-Aussparung 122 getrennt ist.
  • Es wird nun ein Verfahren zur Herstellung einer lateralen BJT-Vorrichtung 100 gemäß einer Ausführungsform beschrieben.
  • In den 5 und 6 ist die Bildung einer Mehrzahl von Finnen 124 im N-dotierten Bereich 114 eines Halbleitersubstrats 110 dargestellt. Beispielsweise können, wie in 5 gezeigt, konforme Schichten aus einem ersten Oxid 132, einem Nitrid 134 (z. B. Siliziumnitrid) und einem zweiten Oxid 136 auf einer oberen Fläche 114S des N-dotierten Bereichs 114 des Halbleitersubstrats 110 gebildet werden. Die ersten und zweiten Oxidschichten 132, 136 können mit jedem geeigneten Oxidmaterial (z. B. Siliziumdioxid) gebildet werden.
  • 6 zeigt die Struktur von 5, nachdem ein oder mehrere Ätzprozesse, z.B. anisotrope Ätzprozesse, durch eine strukturierte Ätzmaske zur Bildung von Finnen (nicht gezeigt) durchgeführt wurden, um eine Mehrzahl von Gräben 138 in dem N-dotierten Bereich 114 des Halbleitersubstrats 110 zu bilden und dadurch die Finnen 124 festzulegen. Die Breite und Höhe der Finnen 124 kann je nach Anwendung variieren. Außerdem können die Gesamtgröße, Form und Ausgestaltung der Gräben 138 und der Finnen 124 je nach Anwendung variieren. In den hier dargestellten Beispielen sind die Finnen 124 mit einem konischen Querschnitt dargestellt, wobei die Breite der oberen Fläche der Finne 124 geringer ist als die Breite der unteren Fläche der Finnen 124. Darüber hinaus kann die axiale Länge der Finnen 124 je nach Anwendungsfall variieren. Natürlich können sich die physikalischen Abmessungen der Finnen 124 je nach technischer Anwendung und technischem Fortschritt ändern.
  • Mit Bezug auf 7 kann als Nächstes ein Abscheidungsprozess (z. B. ein Atomlagenabscheidungsprozess (ALD-Prozess)} durchgeführt werden, um eine konforme Oxidschicht (oxide liner) 140 auf den freiliegenden Oberflächen der in 6 dargestellten Struktur abzuscheiden. Die Oxidschicht 140 kann aus Siliziumdioxid oder einem anderen geeigneten Material gebildet sein. Dann können, wie in 8 dargestellt, ein oder mehrere Maskierungs-/Lithographie- und Oxidätzprozesse durchgeführt werden, um die zweite Oxidschicht 136 und die darauf gebildete Oxidschicht 140 selektiv zu entfernen und die Oxidschicht 140 von einem unteren Abschnitt 142 von jedem Graben 138 selektiv zu entfernen.
  • Mit Bezug auf 9 können dann ein oder mehrere Ätzprozesse (z. B. unter Verwendung eines Ätzmittels wie TMAH (Tetramethylammoniumhydroxid)) an der Struktur von 8 durchgeführt werden, um einen unteren Abschnitt 144 (8) einer jeden Finne 124 selektiv zu entfernen, so dass eine Mehrzahl von STI-Aussparungen 146 in dem N-dotierten Bereich 114 des Halbleitersubstrats 110 gebildet wird. Im Vergleich von 9 mit 2 ist zu erkennen, dass die STI-Aussparung 146 der STI-Aussparung 122 entspricht, während der verbleibende obere Abschnitt 148 der Finne 124 dem intrinsischen Basisbereich 116 der lateralen BJT-Vorrichtung 100 entspricht. Dieser Ätzvorgang entfernt den N-dotierten Bereich 114 des Halbleitersubstrats 110 am unteren Abschnitt 144 (8) einer jeden Finne, hat aber keine Auswirkungen auf die Nitridschicht 134 oder die Oxidschicht 140. Nach dem Ätzen können die Gräben 138 und die STI-Hohlräume 146 gemäß der Darstellung in 10 mit einem isolierenden Material 120, z. B. Siliziumdioxid, gefüllt werden. Dies kann z. B. durch eine flowable chemische Gasphasenabscheidung (FCVD) und/oder andere Prozesstechniken erreicht werden.
  • Im Vergleich von 2 mit 9 ist zu beachten, dass die Aussparung STI 146 in 9 und die Aussparung 122 in 2 (ebenso wie die Aussparung 160 (18) und die Aussparung 184 (28)) an verschiedenen Abschnitten einer jeden Finne 124 angeordnet sein können. Beispielsweise kann sich die Aussparung 122 in 2 in der Nähe des Mittelpunkts der Finne 124 befinden, während sich die STI-Aussparung 146 in 9 in der Nähe des Bodens der Finne 124 befinden kann. Im Allgemeinen können die Positionen der hier beschriebenen Aussparungen (z. B. die STI-Aussparungen 122, 146, 160, 184) je nach Anwendung, Leistung und/oder Verarbeitungsanforderungen variieren. Darüber hinaus können die Größe und Ausgestaltung der hier beschriebenen Aussparungen je nach Anwendung, Leistung und/oder Verarbeitungsanforderungen variieren.
  • 11 zeigt die Struktur von 10, nachdem mehrere zusätzliche Verarbeitungsschritte durchgeführt wurden. Solche Verarbeitungsschritte können beispielsweise ein chemischmechanisches Polieren (CMP) des isolierenden Materials 120 bis zur oberen Fläche 134S der Nitridschicht 134 und das Entfernen des isolierenden Materials 120 in einem Finnenfreilegungsprozess bis zur oberen Fläche 148S des oberen Teils 148 der Finnen 124 (z. B. durch chemisches Oxidätzen (COE), Plasmaätzen (z. B. RLSA) oder andere geeignete Verfahren) umfassen. Anschließend können ein oder mehrere Ätzprozesse durchgeführt werden, um die Nitridschicht 134 und die erste Oxidschicht 132 zu entfernen und einen Teil des Isoliermaterials 120 und der Oxidauskleidung 140 aus einem oberen Teil 137 der Gräben 138 zu entfernen.
  • 12 zeigt eine Querschnittsansicht der in 11 dargestellten Struktur entlang der Linie D - D, nachdem mehrere zusätzliche Prozesse durchgeführt wurden. Beispielsweise können Isolationsstrukturen 150 in der Finne 124 mit Hilfe bekannter Herstellungsverfahren gebildet werden. Die Isolationsstrukturen 150 können aus einem beliebigen isolierenden Material gebildet sein, z. B. aus Siliziumdioxid. Es können mehrere lonenimplantationsprozesse durchgeführt werden, um einen PW-Bereich 112 und einen P-dotierten Bereich 152 im N-dotierten Bereich 114 des Halbleitersubstrats 110 zu bilden. Gemäß Ausführungsformen bildet der P-dotierte Bereich 152 den P-dotierten intrinsischen Basisbereich 116 (1).
  • Es wird nun ein Verfahren zur Herstellung einer lateralen BJT-Vorrichtung 100 gemäß einer anderen Ausführungsform beschrieben.
  • Die 13-15 stellen die Bildung einer Mehrzahl von Finnen 124 im N-dotierten Bereich 114 des Halbleitersubstrats 110 dar. Gemäß der Darstellung in 13 können beispielsweise eine Oxidschicht 132 (z. B. Siliziumdioxid) und eine Nitridschicht 134 (z. B. Siliziumnitrid) auf einer oberen Fläche 114S des N-dotierten Bereichs 114 des Halbleitersubstrats 110 gebildet werden.
  • 14 zeigt die Struktur von 13, nachdem eine Mehrzahl von Prozessen durchgeführt wurde. Beispielsweise können ein oder mehrere Ätzprozesse, z. B. anisotrope Ätzprozesse, durch eine strukturierte Ätzmaske zur Bildung von Finnen (nicht dargestellt) durchgeführt werden, um eine Mehrzahl von Gräben 138 in dem N-dotierten Bereich 114 des Halbleitersubstrats 110 zu bilden und dadurch die Finnen 124 festzulegen. Nach dem Ätzen können die Gräben 138, wie in 14 dargestellt, mit einem isolierenden Material 120, z. B. Siliziumdioxid, gefüllt werden. Dies kann z. B. durch eine flowable chemische Gasphasenabscheidung (FCVD) und/oder andere Verarbeitungstechniken erreicht werden. Es kann dann ein CMP des Isoliermaterials 120 bis zur oberen Fläche 134S der Nitridschicht 134 durchgeführt werden. Es können dann ein STI-Deglazing oder andere geeignete Verfahren an der Struktur von 14 durchgeführt werden, um das Isoliermaterial 120 bis zur oberen Fläche 124S der Finnen 124 und von einem oberen Teil 139 der Gräben 138 zu entfernen. Die resultierende Struktur ist in 15 dargestellt.
  • 16 zeigt die Struktur von 15, nachdem mehrere Abscheidungsprozesse durchgeführt wurden. Ein erster Abscheidungsprozess kann die Bildung einer konformen Schicht aus einem isolierenden Material 154 (z. B. Siliziumdioxid) auf der Struktur von 15 und innerhalb des oberen Abschnitts 139 der Gräben 138 umfassen. Ein zweites Abscheidungsverfahren kann die Bildung einer konformen Schicht aus einem Nitrid 156 (z. B. Siliziumnitrid) auf der konformen Schicht aus Isoliermaterial 154 umfassen. Dann können, wie in 17 dargestellt, ein oder mehrere Maskierungs-/Lithographie-, Nitrid- und Oxidätzverfahren (z. B. reaktives Ionenätzen (RIE)) an der in 16 dargestellten Struktur durchgeführt werden, um Abschnitte der konformen Schicht aus Isoliermaterial 154 und der konformen Schicht aus Nitrid 156 von dem oberen Abschnitt 139 der Gräben 138 selektiv zu entfernen.
  • Mit Bezug auf 18 können dann ein oder mehrere Ätzprozesse (z. B. unter Verwendung eines Ätzmittels wie TMAH) an der Struktur von 17 durchgeführt werden. Die Ätzprozesse können so konfiguriert werden, dass ein Abschnitt 158 (17) einer jeden Finne 124 selektiv entfernt wird, um eine Mehrzahl von Aussparungen 160 in dem N-dotierten Bereich 114 des Halbleitersubstrats 110 zu bilden. Nach der Bildung der Aussparungen 160 kann ein Ätzprozess an der Struktur von 18 durchgeführt werden, um alle verbleibenden Abschnitte der konformen Nitridschicht 156 selektiv zu entfernen. Die resultierende Struktur ist in 19 dargestellt.
  • Nach dem Ätzen des Nitrids können die Gräben 138 und die Hohlräume 160 der Struktur in 19 gemäß der Darstellung in 20 mit einem isolierenden Material 120, z. B. Siliziumdioxid, gefüllt werden. Dies kann z. B. durch eine flowable chemische Gasphasenabscheidung (FCVD) und/oder andere Verfahren erreicht werden.
  • 21 zeigt die Struktur von 20, nachdem ein oder mehrere zusätzliche Verarbeitungsschritte durchgeführt wurden. Solche Verarbeitungsschritte können beispielsweise einen CMP-Prozess zum Entfernen des isolierenden Materials 120 bis zur oberen Fläche 134S der Nitridschicht 134 herab umfassen. Danach kann, wie in 22 dargestellt, ein Abschnitt des isolierenden Materials 120 in einem Verfahren zum Freilegen von Finnen (z. B. durch ein chemisches Oxidätzen (COE), Plasmaätzen (z. B. RLSA) oder andere geeignete Verfahren) bis auf eine obere Fläche 162S des oberen Abschnitts 162 der Finnen 124 herab entfernt werden. Es kann dann ein Ätzen zum Entfernen der Nitridschicht 134 und der Oxidschicht 132 sowie eines Abschnitts des isolierenden Materials 120 aus dem oberen Abschnitt 139 der Gräben 138 durchgeführt werden.
  • 23 zeigt eine Querschnittsansicht der in 22 dargestellten Struktur entlang der Linie E -- E, nachdem mehrere zusätzliche Prozesse durchgeführt wurden. Beispielsweise können Isolationsstrukturen 164 in der Finne 124 unter Anwendung bekannter Herstellungsverfahren gebildet werden. Die Isolationsstrukturen 164 können aus jedem geeigneten Isoliermaterial gebildet sein, z. B. aus Siliziumdioxid. Es können mehrere lonenimplantationsprozesse durchgeführt werden, um einen PW-Bereich 112 und einen P-dotierten Bereich 166 in dem N-dotierten Bereich 114 des Halbleitersubstrats 110 zu bilden. Wie im Folgenden näher beschrieben wird, kann der P-dotierte intrinsische Basisbereich 116 im P-dotierten Bereich 166 gebildet werden. Im Allgemeinen können die Dotierstoffkonzentrationen des Dotierstoffs vom N-Typ im N-dotierten Bereich 114 und der Dotierstoffe vom P-Typ im PW-Bereich 112 und im P-dotierten Bereich 166 je nach der jeweiligen Anwendung variieren. Darüber hinaus kann jede geeignete Art von Dotierstoffen vom N-Typ und P-Typ verwendet werden, um den N-dotierten Bereich 114, den PW-Bereich 112 und den P-dotierten Bereich 166 zu dotieren.
  • Es wird nun ein Verfahren zum Herstellen einer lateralen BJT-Vorrichtung 100 gemäß einer weiteren Ausführungsform beschrieben.
  • 24-26 zeigen die Bildung einer Mehrzahl von Finnen 170 in einem Halbleitersubstrat 172, wobei das Halbleitersubstrat 172 einen N-dotierten Bereich 174 aus einem ersten Halbleitermaterial (z.B. Silizium) und eine Schicht 176 aus einem zweiten Halbleitermaterial (z.B. Siliziumgermanium (SiGe)) umfasst, die in dem N-dotierten Bereich 174 vergraben ist. Gemäß der Darstellung in 24 können eine Oxidschicht 132 (z. B. Siliziumdioxid) und eine Nitridschicht 134 (z. B. Siliziumnitrid) auf einer oberen Fläche 174S des N-dotierten Bereichs 174 des Halbleitersubstrats 172 gebildet werden.
  • 25 zeigt die Struktur von 24, nachdem ein oder mehrere Ätzprozesse, z. B. anisotrope Ätzprozesse, durch eine strukturierte Ätzmaske zur Bildung von Finnen (nicht gezeigt) durchgeführt wurden, um eine Mehrzahl von Gräben 178 in dem N-dotierten Bereich 174 und der vergrabenen Halbleiterschicht 176 des Halbleitersubstrats 172 zu bilden und dadurch die Finnen 170 festzulegen. Gemäß der Darstellung in 26 kann eine konforme Schicht aus isolierendem Material 180 (z. B. Siliziumdioxid) auf der Struktur von 25 und innerhalb der Gräben 178 gebildet werden. Dann können gemäß der Darstellung in 26 ein oder mehrere Maskierungs-/Lithographie- und Oxidätzprozesse an der in 26 dargestellten Struktur durchgeführt werden, um die konforme Schicht aus isolierendem Material 180, die auf der vergrabenen Halbleiterschicht 176 in den Gräben 178 gebildet wurde, selektiv zu entfernen.
  • Mit Bezug auf 28 können dann ein oder mehrere Ätzprozesse an der Struktur aus 27 durchgeführt werden. Die Ätzprozesse sind so konfiguriert, dass die vergrabene Halbleiterschicht 176 am unteren Abschnitt 182 (27) einer jeden Finne 170 selektiv entfernt wird, um Aussparungen 184 zu bilden. Gemäß der Darstellung in 29 können dann die Gräben 178 und Aussparungen 184 der Struktur in 18 mit einem isolierenden Material 120, z. B. Siliziumdioxid, gefüllt werden. Dies kann z. B. durch eine flowable chemische Gasphasenabscheidung (FCVD) und/oder andere Verfahren erreicht werden.
  • 30 zeigt die Struktur von 29, nachdem mehrere zusätzliche Verarbeitungsschritte durchgeführt wurden. Solche Verarbeitungsschritte können beispielsweise ein CMP-Verfahren zum Entfernen eines Teils des Isoliermaterials 120 bis zur oberen Fläche 134S der Nitridschicht 134 umfassen. Danach kann, wie in 31 dargestellt, ein Teil des isolierenden Materials 120 in einem Verfahren zur Freilegung von Finnen (z. B. durch ein chemisches Oxidätzen (COE), Plasmaätzen (z. B. RLSA) oder andere geeignete Verfahren) bis auf eine obere Fläche 170S der Finnen 170 herab und von einem oberen Abschnitt 179 der Gräben 178 entfernt werden. Gemäß der Darstellung in 31 können dann ein oder mehrere Ätzprozesse durchgeführt werden, um die Nitridschicht 134, die Oxidschicht 132 und die konforme Schicht aus isolierendem Material 180 von dem oberen Abschnitt 179 der Gräben 178 zu entfernen.
  • 32 zeigt eine Querschnittsansicht der in 31 dargestellten Struktur entlang der Linie F - F, nachdem mehrere zusätzliche Prozesse durchgeführt wurden. So können beispielsweise Isolationsstrukturen 186 in der Finne 170 unter Verwendung bekannter Herstellungsverfahren gebildet werden. Die Isolationsstrukturen 186 können aus einem beliebigen isolierenden Material gebildet sein, z. B. aus Siliziumdioxid. Anschließend können mehrere lonenimplantationsverfahren durchgeführt werden, um die vergrabene Halbleiterschicht 176 mit einem P+-Dotierstoff zu dotieren und einen P-dotierten Bereich 188 in dem N-dotierten Bereich 114 des Halbleitersubstrats 110 zu bilden. Der P-dotierte intrinsische Basisbereich 116 (1) kann, wie im Folgenden näher beschrieben wird, in dem P-dotierten Bereich 188 gebildet werden.
  • Mit Bezug auf die 33-41 wird nun eine Zusammenfassung verschiedener illustrativer Prozesse beschrieben, die zur Herstellung einer lateralen BJT-Vorrichtung 100 (1) gemäß Ausführungsformen auf der Grundlage der in 12 dargestellten Struktur verwendet werden können. Ähnliche Verfahren können zur Herstellung einer lateralen BJT-Vorrichtung 100 auf der Grundlage der in den 24 und 32 dargestellten Strukturen durchgeführt werden.
  • 33 zeigt eine Struktur 200 entsprechend 12, nachdem mehrere Prozessschritte durchgeführt wurden. In einem anschaulichen Prozessablauf kann der Basisbereich 106 der lateralen BJT-Vorrichtung 100 unter Verwendung einer Opfer-Gate-Struktur 202 gebildet werden, die oberhalb des P-dotierten Bereichs 152 ausgebildet ist. Gemäß der Darstellung in 33 sind auch eine Gate-Kappe 204 und Seitenwandabstandshalter 206 dargestellt. Zur Bildung dieser Strukturen können verschiedene Prozessabläufe durchgeführt werden. In einem beispielhaften Prozessablauf können das Material für die Opfer-Gate-Struktur 202 und das Material für die Gate-Kappe 204 großflächig auf der Struktur 200 abgeschieden werden. Danach können ein oder mehrere Maskierungs- und Ätzprozesse auf diesen abgeschiedenen Materialien durchgeführt werden, um die Opfer-Gate-Struktur 202 mit der darüber angeordneten Gate-Kappe 204 zu bilden. Als nächstes können die vereinfacht dargestellten Seitenwandabstandshalter 206 neben den im Wesentlichen vertikal ausgerichteten Seitenwänden der Opfer-Gate-Struktur 202 gebildet werden. In einem Beispiel können die Seitenwandabstandshalter 206 durch einen konformen Abscheidungsprozess gebildet werden, um eine konforme Schicht aus Seitenwandabstandshaltermaterial auf der Opfer-Gate-Struktur 202 zu bilden. Zu diesem Zeitpunkt kann ein anisotroper Ätzprozess durchgeführt werden, um horizontal ausgerichtete Teile der Schicht aus Abstandshaltermaterial zu entfernen, wodurch die Seitenwandabstandshalter 206 gebildet werden, die auf oder neben den im Wesentlichen vertikal ausgerichteten Seitenwänden der Opfer-Gate-Struktur 202 angeordnet sind. In Bezug auf die Materialien kann die Opfer-Gate-Struktur 202 eine Opfer-Gate-Isolationsschicht (nicht gesondert dargestellt), wie z. B. Siliziumdioxid, umfassen, die auf der Finne 124 ausgebildet ist, und eine Opfer-Gate-Elektrode (nicht gesondert dargestellt) aufweisen, die z. B. aus Polysilizium oder amorphem Silizium besteht und auf der Opfer-Gate-Isolationsschicht gebildet ist. Die Gate-Kappe 204 kann aus einem Material wie Siliziumnitrid gebildet sein und die Seitenwandabstandshalter 206 können aus einem isolierenden Material mit niedrigem k-Wert gebildet sein (z. B. k-Wert kleiner als etwa 3,4).
  • Mit Bezug auf 33 kann ein Ionenimplantationsprozess mit leicht dotiertem Drain (LDD) nach der Bildung der Seitenwandabstandshalter 206 durchgeführt werden, um N+ LDD-Implantationsbereiche 208 innerhalb des P-dotierten Bereichs 152 zu bilden. Die Dotierstoffkonzentration des Dotierstoffmaterials vom N-Typ in den N+-LDD-Implantationsbereichen 208 kann je nach Anwendung variieren. Die N+ LDD-Implantationsbereiche 208 können mit jeder Art von Dotierstoffmaterial vom N-Typ dotiert sein.
  • Wie weiter unten ausführlicher beschrieben wird, können mit Bezug auf 34 verschiedene Prozessvorgänge durchgeführt werden, um epitaktische Aussparungen 210 in der Finne 124 auf gegenüberliegenden Seiten der Gatestruktur 202 zu bilden, wo der Emitterbereich 102 (1) und der Kollektorbereich 104 (1) der lateralen BJT-Vorrichtung 100 (1) gebildet werden. Eine jede der epitaktischen Aussparungen 210 kann die gleiche Grundkonfiguration haben. Dementsprechend können ein oder mehrere Ätzprozesse, z.B. ein anisotroper Ätzprozess, an der Struktur 200 von 33 durchgeführt werden, um gemäß der Darstellung in 34 eine Mehrzahl von epitaktischen Aussparungen 210 in der Finne 124 zu bilden. Die epitaktischen Aussparungen 210 können sich durch den P-dotierten Bereich 152 erstrecken und eine untere Fläche 210X aufweisen, die sich bis zum N-dotierten Bereich 114 oder teilweise in diesen hinein erstreckt. Die Tiefe der epitaktischen Aussparungen 210 kann je nach Anwendung variieren. Im vorliegenden Beispiel sind die epitaktischen Aussparungen 210 im Wesentlichen vertikal ausgerichtet und im Wesentlichen selbstausrichtend in Bezug auf die Seitenwandabstandshalter 206 und die Isolationsstrukturen 150. In einigen Fällen können die epitaktischen Aussparungen 210 die STI-Aussparung 122 teilweise überlappen, wie in 35 gezeigt ist.
  • Gemäß der Darstellung in 36 kann ein epitaktischer Wachstumsprozess an der Struktur 200 von 34 (oder 35) durchgeführt werden, um einen Bereich aus N+-dotiertem Epi-Halbleitermaterial 212E (im Folgenden Emitterbereich 212E) und einen Bereich aus N+dotiertem Epi-Halbleitermaterial 212C (im Folgenden Kollektorbereich 212C) in den epitaktischen Aussparungen 210 zu bilden. In einem anschaulichen Prozessablauf können der Emitterbereich 212E und der Kollektorbereich 212C in situ dotiert werden, d. h. Dotierstoffe können während des epitaktischen Wachstumsprozesses hinzugefügt werden. In anderen Anwendungen können der Emitterbereich 212E und der Kollektorbereich 212C zunächst als im Wesentlichen undotiertes Epi-Halbleitermaterial ausgebildet werden und anschließend kann ein Ionenimplantationsprozess durchgeführt werden, um das Dotierstoffmaterial in den zuvor undotierten Emitterbereich 212E und Kollektorbereich 212C einzubringen. Der Emitterbereich 212E und der Kollektorbereich 212C können mit jeder Art von Dotierstoffmaterial vom N-Typ dotiert sein und jedes gewünschte Halbleitermaterial umfassen, z. B. N-dotiertes Siliziumkarbid. In einigen Fällen kann das Epi-Halbleitermaterial des Emitterbereichs 212E und des Kollektorbereichs 212C so gezüchtet werden, dass der Emitterbereich 212E und der Kollektorbereich 212C entsprechende obere Flächen 212ES und 212CS aufweisen (in 36 in gestrichelten Linien dargestellt), die über der oberen Fläche 148S des oberen Abschnitts 148 der Finne 124 (11 und 12) angeordnet sind, d.h. erhöhte Source/Drain-Bereiche.
  • 37 zeigt die Struktur 200 aus 36, nachdem mehrere Prozessschritte durchgeführt wurden. Zunächst kann eine Schicht aus einem isolierenden Material 214, z. B. Siliziumdioxid, ein Low-k-Material usw., angrenzend an die Seitenwandabstandshalter 206 gebildet und auf der oberen Fläche 204S der Gate-Kappe 204 planarisiert werden. Vor der Bildung der Schicht aus Isoliermaterial 214 kann eine konforme Ätzstoppschicht (nicht dargestellt) gebildet werden. Dann können, wie in 38 dargestellt, ein oder mehrere Verarbeitungsschritte (z. B. Ätzen) an der Struktur 200 von 37 durchgeführt werden, um die Opfer-Gate-Struktur 202 zu entfernen und dadurch eine Basisbereichsaussparung 216 zu bilden, die den Basisbereich 106 freilegt.
  • Mit weiterem Bezug auf 38 kann nach der Bildung der Basisbereichsaussparung 216 ein epitaktischer Wachstumsprozess durchgeführt werden, um einen Bereich aus P+-dotiertem Epi-Halbleitermaterial 153 in der Basisbereichsaussparung 216 und auf dem P-dotierten Bereich 152 zu bilden. Dieses zusätzliche Epi-Halbleitermaterial 153 bildet den P+-dotierten extrinsischen Basisbereich 118 (1) der lateralen BJT-Vorrichtung 100. In einem illustrativen Prozessablauf kann das Epi-Halbleitermaterial 153 in situ dotiert werden, d. h., die Dotierstoffe können während des epitaktischen Prozesses hinzugefügt werden. In anderen Anwendungen kann das Epi-Halbleitermaterial 153 zunächst als im Wesentlichen undotiertes Epi-Halbleitermaterial gebildet werden und anschließend kann ein Implantationsprozess durchgeführt werden, um das Dotierungsmaterial in das zuvor undotierte Epi-Halbleitermaterial 153 einzubringen. Unabhängig davon, wie das Dotierstoffmaterial vom P-Typ in das Epi-Halbleitermaterial 153 eingebracht wird, kann die Dotierstoffkonzentration des Dotierstoffmaterials vom P-Typ im P+-dotierten Epi-Halbleitermaterial 153 je nach der jeweiligen Anwendung variieren. Das P+-dotierte Epi-Halbleitermaterial 153 kann mit jeder Art von Dotierstoffmaterial vom P-Typ dotiert sein. Das Epi-Halbleitermaterial 153 kann aus jedem beliebigen Halbleitermaterial gebildet sein, z. B. aus P-dotiertem Silizium-Germanium für ein NPN-Bauelement usw. Auch das Volumen des gebildeten Epi-Halbleitermaterials 153 kann je nach Anwendung variieren.
  • 39 zeigt die Struktur 200 aus 38, nachdem mehrere zusätzliche Prozessschritte durchgeführt wurden. So kann beispielsweise eine weitere Schicht aus einem isolierenden Material 218, z. B. Siliziumdioxid, ein Low-k-Material usw., über dem P+-dotierten Epi-Halbleitermaterial 153 in der Aussparung 216 des Basisbereichs gebildet und anschließend planarisiert werden. Wie zuvor kann eine konforme Ätzstoppschicht (nicht gezeigt) in der Basisbereichsaussparung 216 gebildet werden, bevor die Schicht aus isolierendem Material 218 gebildet wird.
  • 40 zeigt die Struktur 200 aus 39, nachdem ein oder mehrere Ätzprozesse an den Schichten aus isolierendem Material 214 und 218 durchgeführt wurden. Beispielsweise kann ein Ätzprozess durchgeführt werden, um Kontaktöffnungen 220E, 220C und 220B (die zusammen mit der Zahl 220 bezeichnet werden) zu bilden, die entsprechend den Emitterbereich 212E, den Kollektorbereich 212C und das P+-dotierte Epi-Halbleitermaterial 153 des Basisbereichs 106 freilegen. Ein Abschnitt des isolierenden Materials 214 kann nach dem Ätzen verbleiben und Seitenwandabstandshalter 222 bilden.
  • Gemäß der Darstellung in 41 können in den Kontaktöffnungen 220 auf herkömmliche Weise leitfähige Kontaktstrukturen 224E, 224C und 224B (die gemeinsam mit dem Bezugszeichen 224 bezeichnet sind) gebildet werden, um entsprechend den Emitterbereich 212E, die Kollektorbereiche 212C und das P+-dotierte Epi-Halbleitermaterial 153 des Basisbereichs 106 leitfähig zu kontaktieren. Beispielsweise können die leitfähigen Kontaktstrukturen 224E, 224C und 224B zur gleichen Zeit gebildet werden, zu der leitfähige Source/Drain-Metallisierungsstrukturen (nicht gezeigt) gebildet werden, um die Source/Drain-Bereiche von Transistorbauelementen (nicht gezeigt) zu kontaktieren, die an anderer Stelle auf der Struktur 200 gebildet werden. Sie können aus den gleichen Materialien wie die leitfähigen Source/Drain-Metallisierungsstrukturen hergestellt werden, z. B. aus einem Trench-Silicid-Material.
  • Es können, wie mit Bezug auf die 33-41 beschrieben, verschiedene anschauliche Prozesse verwendet werden, um eine laterale BJT-Vorrichtung 100 (1) gemäß den Ausführungsformen auf der Grundlage der in 12 dargestellten Struktur zu bilden. Ähnliche Verfahren können auch durchgeführt werden, um eine laterale BJT-Vorrichtung 100 gemäß Ausführungsformen zu bilden, die auf den in den 23 und 32 dargestellten Strukturen basieren.
  • Die hierin beschriebene neue Ausgestaltung der lateralen BJT-Vorrichtung 100 stellt im Vergleich zu bekannten lateralen BJT-Bauelementen Vorteile bereit. Zum Beispiel verringert eine laterales BJT-Vorrichtung 100 mit einer STI-Aussparung 122, die den intrinsischen Basisbereich 116 vom darunterliegenden Substrat trennt, drastisch den Verluststrom zwischen Basis und Substrat im lateralen BJT-Bauelement 100 im Vergleich zu früheren lateralen BJT-Vorrichtungen.
  • 42 ist ein Diagramm des Verluststroms zwischen Basis und Substrat für eine laterale BJT-Vorrichtung 100 mit einer STI-Aussparung unter dem intrinsischen Basisbereich gemäß den Ausführungsformen im Vergleich zum Verluststrom einer lateralen BJT-Vorrichtung, die auf einem Bulk-Halbleiter gebildet ist, der keine STI-Aussparung unter dem intrinsischen Basisbereich aufweist. Wie auf der Y2-Achse (rechte Seite) des in 42 dargestellten Diagramms zu sehen ist, kann der Verluststrom in einer lateralen BJT-Vorrichtung 100 mit einer STI-Aussparung unterhalb des intrinsischen Basisbereichs gemäß den Ausführungsformen etwa zehnmal (10x) geringer sein als der einer lateralen BJT-Vorrichtung, die auf einem Bulk-Halbleiter gebildet ist.
  • 43 ist ein Diagramm der Spitzenbetriebstemperatur einer lateralen BJT-Vorrichtung 100 mit einer STI-Aussparung unter dem intrinsischen Basisbereich gemäß Ausführungsformen im Vergleich zur Spitzenbetriebstemperatur einer lateralen BJT-Vorrichtung, die auf einem Silizium-auf-Isolator (SOI) -Substrat (d. h. Oxid unter Emitter, Kollektor und Basis) gebildet ist. Wie aus dem in 43 dargestellten Diagramm hervorgeht, arbeitet ein laterales BJT-Bauelement 100 mit einer STI-Aussparung unter dem intrinsischen Basisbereich gemäß den Ausführungsformen mit einer niedrigeren Spitzentemperatur als eine laterale BJT-Vorrichtung, die auf einem Silizium-auf-Isolator (SOI) -Substrat (d. h. mit Oxid unter Emitter, Kollektor und Basis) gebildet ist.
  • Eine laterale BJT-Vorrichtung (100) mit einer STI-Aussparung unter dem intrinsischen Basisbereich gemäß den Ausführungsformen bietet nicht nur einen deutlich niedrigeren Verluststrom und eine verbesserte Wärmeableitung, sondern kann auch mit ähnlichen Geschwindigkeiten arbeiten wie eine laterales BJT-Vorrichtung, die auf einem SOI-Substrat gebildet ist. Darüber hinaus bietet eine laterale BJT-Bauelement 100 mit einer STI-Aussparung unterhalb des intrinsischen Basisbereichs gemäß den Ausführungsformen eine elektrische Isolierung zwischen der lateralen BJT-Vorrichtung 100 und anderen Vorrichtungen, die sich dieselbe Wanne teilen, was parasitäre Verluste erheblich reduziert. In 44 ist beispielsweise eine Struktur mit mehreren lateralen BJT-Vorrichtungen 300 in einer gemeinsamen Wanne (z. B. einer P-Wanne (PW) in diesem Beispiel) gemäß Ausführungsformen der Erfindung dargestellt. Benachbarte laterale BJT-Vorrichtungen 300 können sich einen Emitterbereich E oder einen Kollektorbereich C mit benachbarten lateralen BJT-Bauelementen 300 teilen. Jede laterale BJT-Vorrichtung 300 umfasst ferner einen Basisbereich B und eine STI-Aussparung, die in der gemeinsamen Wanne unterhalb des Basisbereichs B gebildet ist. Vorteilhafterweise isoliert die STI-Aussparung in jeder lateralen BJT-Vorrichtung 300 die Basisbereiche B der lateralen BJT-Vorrichtung 300 elektrisch voneinander und verhindert einen Stromfluss zwischen den Basisbereichen B über die gemeinsame Wanne.
  • Die oben dargestellten besonderen Ausführungsformen dienen nur der Veranschaulichung, da die Erfindung in verschiedener, aber gleichwertiger Weise modifiziert und praktiziert werden kann, wie dem Fachmann angesichts dieser Beschreibung ersichtlich ist. Zum Beispiel können die oben beschriebenen Prozessschritte in einer anderen Reihenfolge durchgeführt werden. Darüber hinaus sind keine Einschränkungen der hier gezeigten Konstruktions- oder Ausführungsdetails beabsichtigt, die nicht in den nachstehenden Ansprüchen beschrieben sind. Es versteht sich daher von selbst, dass die oben beschriebenen Ausführungsformen geändert oder modifiziert werden können. Alle derartigen Variationen sollen als in das Wesen und den Rahmen der Erfindung fallend betrachtet werden. Es ist zu beachten, dass die Verwendung von Begriffen wie „erster“, „zweiter“, „dritter“ oder „vierter“ zur Beschreibung verschiedener Prozesse oder Strukturen in dieser Beschreibung und in den beigefügten Ansprüchen nur als kurzer Verweis auf solche Schritte/Strukturen dient und nicht unbedingt bedeutet, dass diese Schritte/Strukturen in dieser geordneten Reihenfolge durchgeführt/gebildet werden. Je nach dem genauen Wortlaut des Anspruchs kann natürlich eine geordnete Abfolge solcher Verfahren erforderlich sein oder auch nicht. Dementsprechend wird hierin der Schutz verfolgt, wie in den nachstehenden Ansprüchen dargelegt ist.

Claims (19)

  1. Vorrichtung, umfassend: einen Emitterbereich, einen Kollektorbereich und einen Basisbereich, wobei der Basisbereich zwischen dem Emitterbereich und dem Kollektorbereich angeordnet ist und diese seitlich trennt, wobei der Basisbereich einen intrinsischen Basisbereich umfasst; und eine Aussparung, die in einem Halbleitersubstrat gebildet und mit einem isolierenden Material gefüllt ist, wobei die Aussparung eine untere Fläche des intrinsischen Basisbereichs von dem Halbleitersubstrat physisch trennt.
  2. Vorrichtung nach Anspruch 1, ferner umfassend einen extrinsischen Basisbereich, der über dem intrinsischen Basisbereich gebildet ist.
  3. Vorrichtung nach Anspruch 1, wobei eine untere Fläche des Emitterbereichs und eine untere Fläche des Kollektorbereichs auf einer oberen Fläche des Halbleitersubstrats angeordnet sind.
  4. Vorrichtung nach Anspruch 1, wobei die Aussparung nur unter dem intrinsischen Basisbereich angeordnet ist.
  5. Vorrichtung nach Anspruch 1, wobei der intrinsische Basisbereich die Aussparung physisch berührt.
  6. Vorrichtung nach Anspruch 1, wobei der Emitterbereich und der Kollektorbereich durch das Halbleitersubstrat von der Aussparung physisch getrennt sind.
  7. Vorrichtung nach Anspruch 1, wobei der Emitterbereich, der Kollektorbereich, der Basisbereich und die Aussparung in einer Finnenstruktur ausgebildet sind.
  8. Vorrichtung nach Anspruch 7, wobei die Aussparung einen ersten Abschnitt der Finnenstruktur von einem zweiten Abschnitt der Finnenstruktur physisch trennt.
  9. Laterale Bipolartransistorvorrichtung (BJT-Vorrichtung), umfassend: einen Emitterbereich, einen Kollektorbereich und einen Basisbereich, wobei der Basisbereich zwischen dem Emitterbereich und dem Kollektorbereich angeordnet ist und diese seitlich trennt, wobei der Basisbereich einen intrinsischen Basisbereich umfasst; und eine Aussparung, die in einem Halbleitersubstrat ausgebildet und mit einem isolierenden Material gefüllt ist, wobei die Aussparung eine untere Fläche des intrinsischen Basisbereichs physisch von dem Halbleitersubstrat trennt, wobei der intrinsische Basisbereich die Aussparung physisch berührt und wobei eine untere Fläche des Emitterbereichs und eine untere Fläche des Kollektorbereichs auf einer oberen Fläche des Halbleitersubstrats angeordnet sind.
  10. Laterale BJT-Vorrichtung nach Anspruch 9, ferner umfassend einen extrinsischen Basisbereich, der über dem intrinsischen Basisbereich ausgebildet ist.
  11. Laterale BJT-Vorrichtung nach Anspruch 9, wobei die Aussparung nur unter dem intrinsischen Basisbereich angeordnet ist.
  12. Laterale BJT-Vorrichtung nach Anspruch 9, wobei der Emitterbereich und der Kollektorbereich durch das Halbleitersubstrat von der Aussparung getrennt physisch sind.
  13. Laterale BJT-Vorrichtung nach Anspruch 9, wobei sich der Emitterbereich, der Kollektorbereich, der Basisbereich und die Aussparung in einer Finnenstruktur befinden.
  14. Laterale BJT-Vorrichtung nach Anspruch 13, wobei die Aussparung einen oberen Abschnitt der Finnenstruktur von einem unteren Abschnitt der Finnenstruktur physisch trennt.
  15. Laterale BJT-Vorrichtung nach Anspruch 9, wobei das Halbleitersubstrat ein erstes Halbleitermaterial umfasst, wobei die laterale BJT-Vorrichtung ferner umfasst: eine Schicht aus einem zweiten Halbleitermaterial, das in dem Halbleitersubstrat vergraben ist; und eine in der Schicht des zweiten Halbleitermaterials gebildete Öffnung, wobei die Öffnung in der Schicht des zweiten Halbleitermaterials die Aussparung umfasst, und wobei die Öffnung mit dem isolierenden Material gefüllt ist.
  16. Laterale BJT-Struktur nach Anspruch 15, wobei ein erster Abschnitt der Schicht des zweiten Halbleitermaterials von einem zweiten Abschnitt der Schicht des zweiten Halbleiters durch die Öffnung getrennt ist.
  17. Verfahren zum Bilden einer lateralen Bipolartransistorvorrichtung (BJT-Vorrichtung), umfassend: ein Bilden einer Aussparung in einem Halbleitersubstrat; ein Füllen der Aussparung mit einem isolierenden Material; und ein Bilden eines Emitterbereichs, eines Kollektorbereichs und eines Basisbereichs in dem Halbleitersubstrat, wobei der Basisbereich zwischen dem Emitterbereich und dem Kollektorbereich angeordnet ist und diese seitlich trennt, wobei das Bilden ferner ein Bilden des Basisbereichs über und in physischem Kontakt mit der Aussparung umfasst, wobei der Basisbereich durch die Aussparung von dem Halbleitersubstrat physisch getrennt ist.
  18. Verfahren nach Anspruch 17, wobei das Halbleitersubstrat eine Finnenstruktur aufweist.
  19. Verfahren nach Anspruch 18, wobei die Aussparung einen oberen Abschnitt der Finnenstruktur von einem unteren Abschnitt der Finnenstruktur physisch trennt.
DE102022101059.7A 2021-02-17 2022-01-18 Erweiterte Flachgrabenisolation für sehr geringen Verlust in lateralen Bipolartransistorvorrichtungen vom Finnentyp Pending DE102022101059A1 (de)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US17/177,490 US11424349B1 (en) 2021-02-17 2021-02-17 Extended shallow trench isolation for ultra-low leakage in fin-type lateral bipolar junction transistor devices
US17/177,490 2021-02-17

Publications (1)

Publication Number Publication Date
DE102022101059A1 true DE102022101059A1 (de) 2022-08-18

Family

ID=82610599

Family Applications (1)

Application Number Title Priority Date Filing Date
DE102022101059.7A Pending DE102022101059A1 (de) 2021-02-17 2022-01-18 Erweiterte Flachgrabenisolation für sehr geringen Verlust in lateralen Bipolartransistorvorrichtungen vom Finnentyp

Country Status (3)

Country Link
US (1) US11424349B1 (de)
CN (1) CN114944420A (de)
DE (1) DE102022101059A1 (de)

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5102812A (en) 1989-11-09 1992-04-07 Bell Communications Research Method of making a lateral bipolar heterojunction structure
EP0443852B1 (de) 1990-02-22 1995-05-24 Canon Kabushiki Kaisha Lateraler Heterogrenzflächen-Bipolartransistor
FR2824666B1 (fr) * 2001-05-09 2003-10-24 St Microelectronics Sa Transistor bipolaire a fonctionnement lateral et procede de fabrication correspondant
US7834403B2 (en) 2007-08-13 2010-11-16 Infineon Technologies Ag Bipolar transistor FINFET technology
US8106459B2 (en) 2008-05-06 2012-01-31 Taiwan Semiconductor Manufacturing Company, Ltd. FinFETs having dielectric punch-through stoppers
US8310027B2 (en) 2008-06-12 2012-11-13 Infineon Technologies Ag Electronic device and manufacturing method thereof
US7897995B2 (en) 2009-04-07 2011-03-01 Mediatek Inc. Lateral bipolar junction transistor with reduced base resistance
US8759943B2 (en) 2010-10-08 2014-06-24 Taiwan Semiconductor Manufacturing Company, Ltd. Transistor having notched fin structure and method of making the same
WO2013095384A1 (en) 2011-12-20 2013-06-27 Intel Corporation Semiconductor device with isolated body portion
US9000522B2 (en) 2013-01-09 2015-04-07 International Business Machines Corporation FinFET with dielectric isolation by silicon-on-nothing and method of fabrication
US9385233B2 (en) 2013-06-26 2016-07-05 Globalfoundries Inc. Bulk finFET with partial dielectric isolation featuring a punch-through stopping layer under the oxide
US9263583B2 (en) 2013-10-14 2016-02-16 Globalfoundries Inc. Integrated finFET-BJT replacement metal gate
US9209202B2 (en) 2014-02-11 2015-12-08 Broadcom Corporation Enabling bulk FINFET-based devices for FINFET technology with dielectric isolation
CN107636837B (zh) 2015-06-26 2021-11-30 英特尔公司 具有局部化副鳍隔离的高电子迁移率晶体管
US9786765B2 (en) 2016-02-16 2017-10-10 Globalfoundries Inc. FINFET having notched fins and method of forming same

Also Published As

Publication number Publication date
US11424349B1 (en) 2022-08-23
CN114944420A (zh) 2022-08-26
US20220262931A1 (en) 2022-08-18

Similar Documents

Publication Publication Date Title
DE102009049775B4 (de) Vertikal integriertes elektronisches Bauelement, Finnen-Bipolartransistor und Verfahren zu deren Herstellung
DE102018205057B4 (de) Gestapelter nanosheet-feldeffekttransistor mit diodenisolation und verfahren zu seiner herstellung
DE102018200041B4 (de) Bildung von Diffusionsunterbrechung nach Bildung von Source/Drain
DE112012004930B4 (de) Verfahren zur Herstellung von Halbleiter-Einheiten mit Kontaktstrukturen für Halbleitertransistoren
DE102019116998B4 (de) Leitfähiger kontakt mit treppenartigen barriereschichten
DE102015108832A1 (de) Eine bipolare Transistorstruktur und ein Verfahren zum Herstellen einer bipolaren Transistorstruktur
DE102011088584B4 (de) Halbleiterbauelement und Verfahren zu seiner Herstellung
EP2100330A1 (de) Komplementäre bipolar-halbleitervorrichtung
DE60028847T2 (de) Verfahren mit reduzierter Maskenzahl für die Herstellung von Mischsspannung-CMOS mit Hochleistung-Transistoren und -I/O Transistoren von hoher Zuverlässigkeit
EP1692720B1 (de) Komplement re bipolar-halbleitervorrichtung
DE102016207536B4 (de) Verfahren zum Herstellen eines Bipolartransistors
DE102009010196B4 (de) Halbleiterbauelemente und Verfahren zu deren Herstellung
DE102011055816A1 (de) Halbleitervorrichtung und Verfahren zur Herstellung einer Halbleitervorrichtung
EP1415340B1 (de) Verfahren zum parallelen herstellen eines mos-transistors und eines bipolartransistors
DE102021201635A1 (de) Halbleitervorrichtung mit Vertikalem DMOS und Herstellungsverfahren derselben
DE102013225362A1 (de) Erhöhen der durchbruchsspannung einer metalloxidhalbleitereinrichtung
EP1436842B1 (de) Bipolar-transistor und verfahren zum herstellen desselben
DE102016100128A1 (de) LDMOS-Hochspannungstransistor und Verfahren zu dessen Herstellung
DE102009031114B4 (de) Halbleiterelement, das in einem kristallinen Substratmaterial hergestellt ist und ein eingebettetes in-situ n-dotiertes Halbleitermaterial aufweist, und Verfahren zur Herstellung desselben
DE102022101059A1 (de) Erweiterte Flachgrabenisolation für sehr geringen Verlust in lateralen Bipolartransistorvorrichtungen vom Finnentyp
DE102019219072B4 (de) Dummy-Füllschema zur Verwendung mit passiven Vorrichtungen
DE102020208073A1 (de) Hochspannungstransistor mit source/drain-gebieten von finnen und grabengatestrukturen
DE102020201481A1 (de) Feldeffekttransistoren mit Diffusions-blockierenden Abstandhalterabschnitten
DE102021130448A1 (de) Seitliche Bipolartransistorvorrichtung und Verfahren zur Herstellung einer solchen Vorrichtung
DE10317096B4 (de) Verfahren zur Herstellung von komplementären bipolaren Transistoren mit SiGe-Basisregionen

Legal Events

Date Code Title Description
R012 Request for examination validly filed