DE102014218389A1 - Halbleitermodul - Google Patents
Halbleitermodul Download PDFInfo
- Publication number
- DE102014218389A1 DE102014218389A1 DE201410218389 DE102014218389A DE102014218389A1 DE 102014218389 A1 DE102014218389 A1 DE 102014218389A1 DE 201410218389 DE201410218389 DE 201410218389 DE 102014218389 A DE102014218389 A DE 102014218389A DE 102014218389 A1 DE102014218389 A1 DE 102014218389A1
- Authority
- DE
- Germany
- Prior art keywords
- base plate
- insulating substrate
- semiconductor module
- section
- positioning wire
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 63
- 239000000758 substrate Substances 0.000 claims abstract description 58
- 238000005304 joining Methods 0.000 claims abstract description 19
- 238000005520 cutting process Methods 0.000 claims description 12
- 230000002093 peripheral effect Effects 0.000 claims description 8
- 230000004048 modification Effects 0.000 description 21
- 238000012986 modification Methods 0.000 description 21
- 238000004519 manufacturing process Methods 0.000 description 6
- 229910052751 metal Inorganic materials 0.000 description 6
- 239000002184 metal Substances 0.000 description 6
- 229920001296 polysiloxane Polymers 0.000 description 6
- 238000000034 method Methods 0.000 description 4
- 238000007789 sealing Methods 0.000 description 4
- 229910000679 solder Inorganic materials 0.000 description 4
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 3
- 238000013459 approach Methods 0.000 description 3
- 230000009467 reduction Effects 0.000 description 3
- 239000011889 copper foil Substances 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 230000007246 mechanism Effects 0.000 description 2
- BUHVIAUBTBOHAG-FOYDDCNASA-N (2r,3r,4s,5r)-2-[6-[[2-(3,5-dimethoxyphenyl)-2-(2-methylphenyl)ethyl]amino]purin-9-yl]-5-(hydroxymethyl)oxolane-3,4-diol Chemical compound COC1=CC(OC)=CC(C(CNC=2C=3N=CN(C=3N=CN=2)[C@H]2[C@@H]([C@H](O)[C@@H](CO)O2)O)C=2C(=CC=CC=2)C)=C1 BUHVIAUBTBOHAG-FOYDDCNASA-N 0.000 description 1
- 229910052782 aluminium Inorganic materials 0.000 description 1
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 230000008859 change Effects 0.000 description 1
- 229910052802 copper Inorganic materials 0.000 description 1
- 239000010949 copper Substances 0.000 description 1
- 230000001419 dependent effect Effects 0.000 description 1
- 238000013461 design Methods 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 238000004880 explosion Methods 0.000 description 1
- 230000005669 field effect Effects 0.000 description 1
- 230000013011 mating Effects 0.000 description 1
- 239000007769 metal material Substances 0.000 description 1
- 229910044991 metal oxide Inorganic materials 0.000 description 1
- 150000004706 metal oxides Chemical class 0.000 description 1
- 238000012545 processing Methods 0.000 description 1
- 238000005476 soldering Methods 0.000 description 1
- 238000002604 ultrasonography Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/544—Marks applied to semiconductor devices or parts, e.g. registration marks, alignment structures, wafer maps
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/02—Containers; Seals
- H01L23/04—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls
- H01L23/043—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls the container being a hollow construction and having a conductive base as a mounting as well as a lead for the semiconductor body
- H01L23/049—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls the container being a hollow construction and having a conductive base as a mounting as well as a lead for the semiconductor body the other leads being perpendicular to the base
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/12—Mountings, e.g. non-detachable insulating substrates
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/16—Fillings or auxiliary members in containers or encapsulations, e.g. centering rings
- H01L23/18—Fillings characterised by the material, its physical or chemical properties, or its arrangement within the complete device
- H01L23/24—Fillings characterised by the material, its physical or chemical properties, or its arrangement within the complete device solid or gel at the normal operating temperature of the device
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
- H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
- H01L23/373—Cooling facilitated by selection of materials for the device or materials for thermal expansion adaptation, e.g. carbon
- H01L23/3735—Laminates or multilayers, e.g. direct bond copper ceramic substrates
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
- H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
- H01L23/49838—Geometry or layout
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/42—Wire connectors; Manufacturing methods related thereto
- H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L24/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
- H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
- H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
- H01L25/07—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00
- H01L25/072—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00 the devices being arranged next to each other
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
- H01L2223/544—Marks applied to semiconductor devices or parts
- H01L2223/54426—Marks applied to semiconductor devices or parts for alignment
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
- H01L2223/544—Marks applied to semiconductor devices or parts
- H01L2223/54473—Marks applied to semiconductor devices or parts for use after dicing
- H01L2223/54486—Located on package parts, e.g. encapsulation, leads, package substrate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
- H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
- H01L2224/29001—Core members of the layer connector
- H01L2224/29099—Material
- H01L2224/291—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/321—Disposition
- H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
- H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
- H01L2224/45001—Core members of the connector
- H01L2224/45099—Material
- H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
- H01L2224/45117—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
- H01L2224/45124—Aluminium (Al) as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
- H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
- H01L2224/45001—Core members of the connector
- H01L2224/45099—Material
- H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
- H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
- H01L2224/45147—Copper (Cu) as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
- H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
- H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/485—Material
- H01L2224/48505—Material at the bonding interface
- H01L2224/48799—Principal constituent of the connecting portion of the wire connector being Copper (Cu)
- H01L2224/488—Principal constituent of the connecting portion of the wire connector being Copper (Cu) with a principal constituent of the bonding area being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
- H01L2224/48838—Principal constituent of the connecting portion of the wire connector being Copper (Cu) with a principal constituent of the bonding area being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
- H01L2224/48847—Copper (Cu) as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
- H01L2224/4905—Shape
- H01L2224/49051—Connectors having different shapes
- H01L2224/49052—Different loop heights
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
- H01L2224/491—Disposition
- H01L2224/49105—Connecting at different heights
- H01L2224/49109—Connecting at different heights outside the semiconductor or solid-state body
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
- H01L2224/491—Disposition
- H01L2224/4911—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain
- H01L2224/49111—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain the connectors connecting two common bonding areas, e.g. Litz or braid wires
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
- H01L2224/491—Disposition
- H01L2224/4912—Layout
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73251—Location after the connecting process on different surfaces
- H01L2224/73265—Layer and wire connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
- H01L2224/8338—Bonding interfaces outside the semiconductor or solid-state body
- H01L2224/83399—Material
- H01L2224/834—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
- H01L2224/83438—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
- H01L2224/83447—Copper [Cu] as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
- H01L2224/8538—Bonding interfaces outside the semiconductor or solid-state body
- H01L2224/85399—Material
- H01L2224/854—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
- H01L2224/85438—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
- H01L2224/85447—Copper (Cu) as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
- H01L24/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/42—Wire connectors; Manufacturing methods related thereto
- H01L24/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
- H01L24/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/42—Wire connectors; Manufacturing methods related thereto
- H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/12—Passive devices, e.g. 2 terminal devices
- H01L2924/1203—Rectifying Diode
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/13—Discrete devices, e.g. 3 terminal devices
- H01L2924/1304—Transistor
- H01L2924/1305—Bipolar Junction Transistor [BJT]
- H01L2924/13055—Insulated gate bipolar transistor [IGBT]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/13—Discrete devices, e.g. 3 terminal devices
- H01L2924/1304—Transistor
- H01L2924/1306—Field-effect transistor [FET]
- H01L2924/13091—Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/181—Encapsulation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
- H01L2924/191—Disposition
- H01L2924/19101—Disposition of discrete passive components
- H01L2924/19107—Disposition of discrete passive components off-chip wires
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/30—Technical effects
- H01L2924/37—Effects of the manufacturing process
- H01L2924/3701—Effects of the manufacturing process increased through put
Abstract
Ein Leistungsmodul weist Folgendes auf: eine Basisplatte (3), die eine vordere Fläche (3a) hat, die mit Positionierdrahtfügeabschnitten (20a bis 20d) versehen ist; ein Isoliersubstrat (8), das mit Lochabschnitten (21a bis 21d) versehen ist, die die Positionierdrahtfügeabschnitte (20) an einer Seite einer hinteren Fläche (8b) unterbringt, die der Basisplatte (3) zugewandt ist, und das an der Basisplatte (3) befestigt ist, indem es hinsichtlich der Basisplatte (3) durch die Lochabschnitte (21a bis 21d) positioniert ist, die die Positionierdrahtfügeabschnitte (20) unterbringen; und einen Halbleiterchip, der an einer Seite einer vorderen Fläche des Isoliersubstrats (8), die der hinteren Fläche (8b) abgewandt ist, angeordnet ist.
Description
- Die vorliegende Erfindung bezieht sich auf ein Halbleitermodul.
- Bei einem Leistungshalbleitermodul sind ein Isoliersubstrat, ein Halbleiterchip und dergleichen durch eine Lötfügestelle an einer Metallbasisplatte angebracht. Zum Beispiel schlagen die offengelegte, Japanische Patentanmeldung
JP 2000 031358 JP 01 281760 - Bei den Halbleitermodulen, die in der offengelegten, Japanischen Patentanmeldung
JP 2000 031358 JP 01 281760 - Die vorliegende Erfindung wurde angesichts des vorstehend geschilderten Problems geschaffen, und es ist die Aufgabe der vorliegenden Erfindung, ein Halbleitermodul vorzusehen, bei dem die Reduzierung der Herstellungseffizienz unterdrückt wird und ein Isoliersubstrat hinsichtlich einer Basisplatte mit einem hohen Genauigkeitsgrad positioniert wird.
- Ein Halbleitermodul gemäß der vorliegenden Erfindung weist Folgendes auf: eine Basisplatte, die eine vordere Fläche hat, die mit einem Positionierdrahtfügeabschnitt versehen ist; ein Isoliersubstrat, das mit einem Aufnahmeabschnitt versehen ist, der den Positionierdrahtfügeabschnitt an einer Seite einer hinteren Fläche unterbringt, die der Basisplatte zugewandt ist, und das an der Basisplatte befestigt ist, indem es hinsichtlich der Basisplatte durch den Aufnahmeabschnitt positioniert ist, der den Positionierdrahtfügeabschnitt unterbringt; und einen Halbleiterchip, der an einer Seite einer vorderen Fläche des Isoliersubstrats, die der hinteren Fläche abgewandt ist, angeordnet ist.
- Gemäß dem Halbleitermodul der vorliegenden Erfindung kann ein Halbleitermodul vorgesehen werden, bei dem eine Reduzierung der Herstellungseffizienz unterdrückt wird und ein Isoliersubstrat hinsichtlich einer Basisplatte mit einem hohen Genauigkeitsgrad positioniert wird.
- Diese sowie weitere Merkmale, Aspekte und Vorteile der vorliegenden Erfindung werden aus der folgenden, detaillierten Beschreibung der vorliegenden Erfindung im Zusammenhang mit den beigefügten Zeichnungen ersichtlich.
-
1 zeigt eine schematische Querschnittsansicht einer Struktur eines Halbleitermoduls gemäß Ausführungsbeispiel 1. -
2 zeigt eine schematische, perspektivische Ansicht zum Darstellen der Struktur des Halbleitermoduls gemäß Ausführungsbeispiel 1. -
3 zeigt eine schematische, perspektivische Ansicht zum Darstellen einer Struktur einer ersten Abwandlung des Halbleitermoduls gemäß Ausführungsbeispiel 1. -
4 zeigt eine schematische, perspektivische Ansicht zum Darstellen einer Struktur einer zweiten Abwandlung des Halbleitermoduls gemäß Ausführungsbeispiel 1. -
5 zeigt eine schematische, perspektivische Ansicht zum Darstellen einer Struktur einer dritten Abwandlung des Halbleitermoduls gemäß Ausführungsbeispiel 1. -
6 zeigt eine schematische, perspektivische Ansicht zum Darstellen einer Struktur einer vierten Abwandlung des Halbleitermoduls gemäß Ausführungsbeispiel 1. -
7 zeigt eine schematische Querschnittsansicht einer Struktur eines Halbleitermoduls gemäß Ausführungsbeispiel 2. - Nachfolgend werden Ausführungsbeispiele der vorliegenden Erfindung unter Bezugnahme auf die Zeichnungen beschrieben. In den nachfolgenden Zeichnungen werden identische oder entsprechende Teile durch dieselben Bezugszeichen bezeichnet, und deren Beschreibung wird nicht wiederholt.
- (Ausführungsbeispiel 1)
- Zunächst wird Ausführungsbeispiel 1 als ein Ausführungsbeispiel der vorliegenden Erfindung beschrieben. Zu Beginn wird eine Struktur eines Halbleitermoduls gemäß dem gegenwärtigen Ausführungsbeispiel beschrieben. Unter Bezugnahme auf
1 hat ein Leistungsmodul1 als das Halbleitermodul gemäß dem gegenwärtigen Ausführungsbeispiel hauptsächlich ein Gehäuse2 , eine Basisplatte3 , einen Leistungsanschluss4 , einen Signalanschluss5 , Leistungsdrähte4a und einen Signaldraht5a (Fügedrähte), ein Isoliersubstrat8 , einen Halbleiterchip10 , Silikongel12 und einen Dichtungskunststoff13 . - Das Gehäuse
2 ist an einer vorderen Fläche3a der Basisplatte3 angeordnet und bildet zusammen mit der Basisplatte3 einen Innenraum zum Unterbringen des Halbleiterchips10 . Der Leistungsanschluss4 besteht aus Metall und erstreckt sich derart, dass er entlang einer Innenfläche des Gehäuses2 gebogen ist, um sich dem Halbleiterchip10 anzunähern. Der Leistungsanschluss4 ist über einen Leistungsdraht4a mit einer Musterlage7 verbunden, die an einer vorderen Fläche8a des Isoliersubstrats8 ausgebildet ist. - Der Signalanschluss
5 besteht aus Metall und erstreckt sich derart entlang der Innenfläche des Gehäuses2 , dass er sich dem Halbleiterchip10 annähert. Der Signalanschluss5 ist so angeordnet, dass er dem Leistungsanschluss4 zugewandt ist und den Halbleiterchip10 zwischen sich selbst und dem Leistungsanschluss4 in dem Innenraum des Gehäuses2 einfasst. Der Signalanschluss5 ist über einen Signaldraht5a mit dem Halbleiterchip10 verbunden. - Das Isoliersubstrat
8 hat eine vordere Fläche8a und eine hintere Fläche8b , und Musterlagen7 ,9 sind an der vorderen Fläche8a bzw. der hinteren Fläche8b ausgebildet. Die Musterlagen7 ,9 bestehen zum Beispiel aus einer Kupferfolie oder dergleichen, und sie haben eine Dicke, die gleich oder größer als 0,1 mm und gleich oder kleiner als 0,5 mm ist. Das Isoliersubstrat8 ist an der Basisplatte3 durch eine Lötlage6 befestigt, während es hinsichtlich der Basisplatte3 positioniert ist. Die Lötlage6 hat zum Beispiel eine Dicke, die gleich oder größer als 0,1 mm und gleich oder kleiner als 0,5 mm ist. Ein Mechanismus zum Positionieren des Isoliersubstrats8 hinsichtlich der Basisplatte3 wird später beschrieben. - Der Halbleiterchip
10 ist an einer Seite der vorderen Fläche8a des Isoliersubstrats8 angeordnet und an dem Isoliersubstrat8 durch eine Lötlage11 befestigt. Der Halbleiterchip10 ist eine Halbleitervorrichtung, wie zum Beispiel ein MOSFET (Metal-Oxide-Semiconductor-Field-Effect-Transistor), ein IGBT (Insulated-Gate-Bipolar-Transistor), eine Diode oder dergleichen. Auch wenn nur ein einziger Halbleiterchip10 an dem Isoliersubstrat8 in der1 befestigt ist, können viele Halbleitervorrichtungen gemäß der vorstehenden Beschreibung nebeneinander an dem Isoliersubstrat8 platziert und befestigt werden. - Das Silikongel
12 ist in dem Innenraum des Gehäuses2 gepackt und deckt den Halbleiterchip10 ab. Der Dichtungskunststoff13 ist an dem Silikongel12 angeordnet. Somit ist der Halbleiterchip10 durch das Silikongel12 und den Dichtungskunststoff13 in dem Innenraum des Gehäuses2 abgedichtet. - Als nächstes wird der Mechanismus zum Positionieren des Isoliersubstrats
8 hinsichtlich der Basisplatte3 unter Bezugnahme auf die1 und2 beschrieben.2 zeigt einen Zustand, bei dem die Basisplatte3 und das Isoliersubstrat8 in dem Leistungsmodul1 (1 ) als Explosionsbild dargestellt sind. Unter Bezugnahme auf die2 sind viele Positionierdrahtfügeabschnitte20 (20a bis20d ) an der vorderen Fläche3a der Basisplatte3 vorgesehen. Die Positionierdrahtfügeabschnitte20 werden an der Basisplatte3 durch dasselbe Verfahren zum Befestigen der Leistungsdrähte4a , des Signaldrahts5a (1 ) und dergleichen an dem Halbleiterchip10 und den Anschlüssen befestigt. Insbesondere werden die Positionierdrahtfügeabschnitte20 an der vorderen Fläche3a durch Aufbringen von Wärme, Ultraschall, Druck oder dergleichen an Drähten vorgesehen, die an der vorderen Fläche3a der Basisplatte3 platziert sind. - Die Positionierdrahtfügeabschnitte
20 bestehen aus einem Metall wie die Leistungsdrähte4a und der Signaldraht5a , und sie bestehen aus einem Metallmaterial, wie zum Beispiel Aluminium, Kupfer oder dergleichen. Die Positionierdrahtfügeabschnitte20 haben jeweils einen Durchmesser, der zum Beispiel gleich oder größer als 0,1 mm und gleich oder kleiner als 1,0 mm ist. Auch wenn die Positionierdrahtfügeabschnitte20 jeweils an vier Ecken eines Rechtecks angeordnet sein können, wie dies in der2 dargestellt ist, sind ihre Anzahl und das Verfahren ihrer Anordnung nicht besonders beschränkt. - Viele Lochabschnitte
21a bis21d (Aufnahmeabschnitte) zum Unterbringen der jeweiligen Positionierdrahtfügeabschnitte20a bis20d sind in der Musterlage9 vorgesehen, die an der hinteren Fläche8b (jene Fläche, die der Basisplatte3 zugewandt ist) des Isoliersubstrats8 ausgebildet ist. Insbesondere können die Positionierdrahtfügeabschnitte20a bis20d in jeweilige Lochabschnitte21a bis21d eingefügt werden, und dadurch wird das Isoliersubstrat8 hinsichtlich der Basisplatte3 positioniert. - Auch wenn die Lochabschnitte
21 an Eckenabschnitten (vier Ecken) eines Rechtecks vorgesehen sein können, das eine Außenumfangsform der Musterlage9 bildet, wie dies in der2 gezeigt ist, sind die Positionen der Lochabschnitte21 nicht darauf beschränkt, und sie können in geeigneter Weise in Abhängigkeit von der Anzahl der Positionierdrahtfügeabschnitte20 und des Verfahrens ihrer Anordnung ausgewählt werden. Zum Beispiel können die Lochabschnitte21 an Abschnitten vorgesehen sein, die an den Seiten des Rechtecks angrenzen. - Das vorstehend beschriebene Leistungsmodul
1 kann gemäß der nachfolgenden Beschreibung hergestellt werden. Unter Bezugnahme auf die1 werden zunächst das Isoliersubstrat8 , das die darin ausgebildeten Musterlagen7 ,9 hat, und der Halbleiterchip10 an der vorderen Fläche3a an der Basisplatte3 durch Löten befestigt. Als nächstes werden der Halbleiterchip10 und die Musterlage7 mit dem Leistungsanschluss4 , dem Signalanschluss5 und dergleichen über die Leistungsdrähte4a und den Signaldraht5a verbunden. Nachfolgend werden das Silikongel12 und der Dichtungskunststoff13 sequentiell aufgebracht, um den Halbleiterchip10 abzudichten. Dadurch wird das vorstehend beschriebene Leistungsmodul1 erhalten. - Als nächstes werden die Merkmale des Leistungsmoduls
1 gemäß dem gegenwärtigen Ausführungsbeispiel beschrieben, und dessen Funktion und Wirkung werden ebenfalls beschrieben. Das Leistungsmodul1 weist Folgendes auf: die Basisplatte3 mit der vorderen Fläche3a , die mit dem Positionierdrahtfügeabschnitt20 versehen ist; das Isoliersubstrat8 , das mit dem Lochabschnitt21 (Aufnahmeabschnitt) versehen ist, der an einer Seite der hinteren Fläche8b , die der Basisplatte3 zugewandt ist, den Positionierdrahtfügeabschnitt20 unterbringt, und das an der Basisplatte3 befestigt ist, indem es hinsichtlich der Basisplatte3 durch den Lochabschnitt21 positioniert ist, der den Positionierdrahtfügeabschnitt20 unterbringt; und den Halbleiterchip10 , der an einer Seite der vorderen Fläche8a des Isoliersubstrats8 , die von der hinteren Fläche8b abgewandt ist, angeordnet ist. - In dem vorgestehend beschriebenen Leistungsmodul
1 kann das Isoliersubstrat8 an der Basisplatte3 befestigt werden, indem es hinsichtlich der Basisplatte3 durch den Positionierdrahtfügeabschnitt20 positioniert wird, der in dem Lochabschnitt21 untergebracht ist. Dies vereinfacht des Weiteren die Arbeitsschritte und verbessert die Herstellungseffizienz, wenn dies mit einem Fall verglichen wird, bei dem die Basisplatte selbst verarbeitet wird, um konvexe und konkave Abschnitte oder dergleichen zu bilden, und die konvexen und konkaven Abschnitte zum Positionieren des Isoliersubstrats8 verwendet werden. Des Weiteren kann der Positionierdrahtfügeabschnitt20 unter Verwendung derselben Einrichtung hergestellt werden, die zum Verbinden der Leistungsdrähte4a und des Signaldrahts5a verwendet wird, und die Ankerposition und die Art des Drahts kann in einfacher Weise für die entsprechende Art geändert werden. Da darüber hinaus die Ausbildung eines Resists zum Positionieren des Isoliersubstrats an der Basisplatte weggelassen werden kann, kann die Basisplatte standardisiert werden. - Bei dem vorstehend beschriebenen Leistungsmodul
1 sind viele Positionierdrahtfügeabschnitte20a bis20d an der vorderen Fläche3a der Basisplatte3 vorgesehen. Zusätzlich sind die vielen Lochabschnitte21a bis21d (Aufnahmeabschnitte) zum Unterbringen der jeweiligen vielen Positionierdrahtfügeabschnitte20a bis20d an der Seite der hinteren Fläche8b des Isoliersubstrats8 vorgesehen. Dadurch kann das Isoliersubstrat8 hinsichtlich der Basisplatte3 mit einem höheren Genauigkeitsgrad positioniert werden. - Bei dem vorstehend beschriebenen Leistungsmodul
1 ist der Lochabschnitt21 (Aufnahmeabschnitt) in der Musterlage9 vorgesehen, die an der hinteren Fläche8b des Isoliersubstrats8 ausgebildet ist. Das Isoliersubstrat8 wird hinsichtlich der Basisplatte3 durch den Positionierdrahtfügeabschnitt20 positioniert, indem dieser in den Lochabschnitt21 eingefügt wird. Dadurch kann das Isoliersubstrat8 hinsichtlich der Basisplatte3 mit einem noch höheren Genauigkeitsgrad positioniert werden. - (Erste Abwandlung)
- Als nächstes wird eine erste Abwandlung des Leistungsmoduls
1 gemäß dem gegenwärtigen Ausführungsbeispiel beschrieben. Die3 zeigt eine Struktur des Isoliersubstrats8 und der Musterlage9 bei der gegenwärtigen Abwandlung. Unter Bezugnahme auf die3 sind bei der gegenwärtigen Abwandlung viele Ausschnittabschnitte22 (22a bis22d ) (Aufnahmeabschnitte) an Endabschnitten der Musterlage9 ausgebildet, die an der hinteren Fläche8b des Isoliersubstrats8 ausgebildet ist. Insbesondere hat die Musterlage9 eine Außenumfangsform in der Gestalt eines Rechtecks, und die Ausschnittabschnitte22a bis22d sind jeweils an vier Eckenabschnitten des Rechtecks ausgebildet. Das Isoliersubstrat8 ist so konfiguriert, dass es hinsichtlich der Basisplatte3 positioniert wird, indem Positionierdrahtfügeabschnitte20a bis20d (2 ) an den jeweiligen Ausschnittabschnitten22a bis22d angeordnet werden. Dadurch wird die Musterlage9 noch einfacher verarbeitet, und somit kann die Produktivität noch weiter verbessert werden. - (Zweite Abwandlung)
- Als nächstes wird eine zweite Abwandlung des Leistungsmoduls
1 gemäß dem gegenwärtigen Ausführungsbeispiel beschrieben. Die4 zeigt eine Struktur des Isoliersubstrats8 und der Musterlage9 bei der gegenwärtigen Abwandlung. Unter Bezugnahme auf die4 sind bei der gegenwärtigen Abwandlung Ausschnittabschnitte22a ,22d ausgebildet, die Abschnitte sind, die durch Ausschneiden von zwei gegenüberliegenden Eckenabschnitten des Rechtecks ausgebildet sind, das die Außenumfangsform der Musterlage9 bildet. Das Isoliersubstrat8 ist so konfiguriert, dass es hinsichtlich der Basisplatte3 positioniert wird, indem Positionierdrahtfügeabschnitte20a ,20d (2 ) an den jeweiligen Ausschnittabschnitten22a ,22d angeordnet werden. Dadurch ist die Form der Musterlage9 noch weiter vereinfacht, und die Produktivität ist weiter verbessert. Zusätzlich kann die Genauigkeit beim Positionieren des Isoliersubstrats8 hinsichtlich der Basisplatte3 weiter verbessert werden, indem die Ausschnittabschnitte22a bis22d an zwei gegenüberliegenden Eckenabschnitten (die beiden Eckenabschnitte, die voneinander am weitesten entfernt sind) des Rechtecks ausgebildet sind. - (Dritte Abwandlung)
- Als nächstes wird eine dritte Abwandlung des Leistungsmoduls
1 gemäß dem gegenwärtigen Ausführungsbeispiel beschrieben. Die5 zeigt eine Struktur des Isoliersubstrats8 und der Musterlage9 bei der gegenwärtigen Abwandlung. Unter Bezugnahme auf die5 ist bei der gegenwärtigen Abwandlung des Weiteren zusätzlich zu den Ausschnittabschnitten22a ,22d , die durch Ausschneiden von zwei gegenüberliegenden Eckenabschnitten des Rechtecks ausgebildet sind, das die Außenumfangsform der Musterlage9 bildet, ein Ausschnittabschnitt22c ausgebildet, der ein Abschnitt ist, der durch Ausschneiden von einem Eckenabschnitt gebildet ist, der sich von den beiden Eckenabschnitten unterscheidet. Das Isoliersubstrat8 ist so konfiguriert, dass es hinsichtlich der Basisplatte3 durch die Positionierdrahtfügeabschnitte20a ,20c ,20d (2 ) positioniert wird, die sich an den jeweiligen Ausschnittabschnitten22a ,22c ,22d befinden. Dadurch wird eine Neigung des Isoliersubstrats8 hinsichtlich der Basisplatte3 unterdrückt, und die Genauigkeit beim Positionieren des Isoliersubstrats8 hinsichtlich der Basisplatte3 ist weiter verbessert. - (Vierte Abwandlung)
- Als nächstes wird eine vierte Abwandlung des Leistungsmoduls
1 gemäß dem gegenwärtigen Ausführungsbeispiel beschrieben. Die6 zeigt eine Struktur des Isoliersubstrats8 und der Musterlage9 bei der gegenwärtigen Abwandlung. Unter Bezugnahme auf die6 sind bei der gegenwärtigen Abwandlung Ausschnittabschnitte23a bis23d ausgebildet, die Abschnitte sind, die durch Ausschneiden der Seiten des Rechtecks gebildet sind, das die Außenumfangsform der Musterlage9 bildet. Das Isoliersubstrat8 ist so konfiguriert, dass es hinsichtlich der Basisplatte3 durch die Positionierdrahtfügeabschnitte20 positioniert wird, die sich an den jeweiligen Ausschnittabschnitten23a bis23d befinden. Dadurch können zwei oder mehrere Fügestellen in den jeweiligen Positionierdrahtfügeabschnitten20 vorgesehen werden, die sich an den jeweiligen Ausschnittabschnitten23a bis23d befinden. Infolgedessen können Stellen vorgesehen werden, an denen die Drahtform durch das Fügen nicht geändert wird, und ein Abstand entsprechend dem Drahtdurchmesser zwischen der Basisplatte3 und dem Isoliersubstrat8 kann noch zuverlässiger gewährleistet werden. - (Ausführungsbeispiel 2)
- Als nächstes wird ein Ausführungsbeispiel 2 als ein anderes Ausführungsbeispiel der vorliegenden Erfindung beschrieben. Ein Halbleitermodul gemäß dem gegenwärtigen Ausführungsbeispiel hat grundsätzlich dieselbe Konfiguration und zeigt dieselbe Wirkung wie das Halbleitermodul gemäß Ausführungsbeispiel 1. Jedoch unterscheidet sich das Halbleitermodul gemäß dem gegenwärtigen Ausführungsbeispiel von dem Halbleitermodul gemäß Ausführungsbeispiel 1, indem es des Weiteren eine Steuerschaltung zum Antreiben des Halbleiterchips aufweist.
- Unter Bezugnahme auf die
7 hat ein Leistungsmodul1A als das Halbleitermodul gemäß dem gegenwärtigen Ausführungsbeispiel des Weiteren eine Steuerschaltung, die aus einem Relaisanschluss14 , einem gedruckten Substrat15 , vielen SMT-Komponenten (Surface-Mount-Technology-Komponenten)16 und einer Schnittstelle17 zusätzlich zu der Konfiguration des Leistungsmoduls1 gemäß Ausführungsbeispiel 1 (1 ) besteht. Diese Steuerschaltung kann den Halbleiterchip10 antreiben. - Der Relaisanschluss
14 erstreckt sich so, dass er sich dem Halbleiterchip10 annähert, und er ist mit dem Halbleiterchip10 durch einen Steuerdraht14a verbunden. Das gedruckte Substrat15 ist an dem Silikongel12 angeordnet, und die vielen SMT-Komponenten16 sind so angeordnet, dass sie an einer vorderen Fläche des gedruckten Substrats15 nebeneinander platziert sind. Die Schnittstelle17 hat einen Endabschnitt, der mit dem gedruckten Substrat15 verbunden ist, und der andere Endabschnitt erstreckt sich zu der Außenseite des Gehäuses2 . Somit ist das Leistungsmodul1A gemäß dem gegenwärtigen Ausführungsbeispiel ein intelligentes Leistungsmodul (IPM), das die Steuerschaltung zum Antreiben des Halbleiterchips10 aufweist. - Das Halbleitermodul gemäß der vorliegenden Erfindung ist in vorteilhafter Weise insbesondere auf ein Halbleitermodul anwendbar, das eine Reduzierung der Herstellungseffizienz unterdrückt und ein Isoliersubstrat hinsichtlich einer Basisplatte mit einem hohen Genauigkeitsgrad positioniert.
- Auch wenn die Ausführungsbeispiele der vorliegenden Erfindung beschrieben sind, sollte klar sein, dass die hierbei offenbarten Ausführungsbeispiele darstellend und in keiner Weise einschränkend sind. Der Umfang der vorliegenden Erfindung ist durch den Umfang der Ansprüche definiert, und er soll mögliche Abwandlungen innerhalb des Umfangs und innerhalb der Äquivalente zum Umfang der Ansprüche enthalten.
- ZITATE ENTHALTEN IN DER BESCHREIBUNG
- Diese Liste der vom Anmelder aufgeführten Dokumente wurde automatisiert erzeugt und ist ausschließlich zur besseren Information des Lesers aufgenommen. Die Liste ist nicht Bestandteil der deutschen Patent- bzw. Gebrauchsmusteranmeldung. Das DPMA übernimmt keinerlei Haftung für etwaige Fehler oder Auslassungen.
- Zitierte Patentliteratur
-
- JP 2000031358 [0002, 0003]
- JP 01281760 [0002, 0003]
Claims (9)
- Halbleitermodul (
1 ,1A ) mit: einer Basisplatte (3 ), die eine vorderen Fläche (3a ) hat, die mit einem Positionierdrahtfügeabschnitt (20 ,20a ,20b ,20c ,20d ) versehen ist; einem Isoliersubstrat (8 ), das mit einem Aufnahmeabschnitt (21 ,21a ,21b ,21c ,21d ,22 ,22a ,22b ,22c ,22d ,23 ,23a ,23b ,23c ,23d ) versehen ist, der den Positionierdrahtfügeabschnitt (20 ,20a ,20b ,20c ,20d ) an einer Seite einer hinteren Fläche (8b ) unterbringt, die der Basisplatte (3 ) zugewandt ist, und das an der Basisplatte (3 ) befestigt ist, indem es hinsichtlich der Basisplatte (3 ) durch den Aufnahmeabschnitt (21 ,21a ,21b ,21c ,21d ,22 ,22a ,22b ,22c ,22d ,23 ,23a ,23b ,23c ,23d ) positioniert ist, der den Positionierdrahtfügeabschnitt (20 ,20a ,20b ,20c ,20d ) unterbringt; und einem Halbleiterchip (10 ), der an einer Seite einer vorderen Fläche (8a ) des Isoliersubstrats (8 ), die der hinteren Fläche (8b ) abgewandt ist, angeordnet ist. - Halbleitermodul (
1 ,1A ), gemäß Anspruch 1, wobei viele der Positionierdrahtfügeabschnitte (20 ,20a ,20b ,20c ,20d ) an der vorderen Fläche (3a ) der Basisplatte (3 ) vorgesehen sind, und viele der Aufnahmeabschnitte (21 ,21a ,21b ,21c ,21d ,22 ,22a ,22b ,22c ,22d ,23 ,23a ,23b ,23c ,23d ), die die vielen, jeweiligen Positionierdrahtfügeabschnitte (20 ,20a ,20b ,20c ,20d ) unterbringen, an der Seite der hinteren Fläche (8b ) des Isoliersubstrats (8 ) vorgesehen sind. - Halbleitermodul (
1 ,1A ) gemäß Anspruch 1, wobei der Aufnahmeabschnitt (21 ,21a ,21b ,21c ,21d ,22 ,22a ,22b ,22c ,22d ,23 ,23a ,23b ,23c ,23d ) ein Lochabschnitt (21 ,21a ,21b ,21c ,21d ) ist, der in einer Musterlage (9 ) vorgesehen ist, die an der hinteren Fläche (8b ) des Isoliersubstrats (8 ) ausgebildet ist, und das Isoliersubstrat (8 ) hinsichtlich der Basisplatte (3 ) durch den Positionierdrahtfügeabschnitt (20 ,20a ,20b ,20c ,20d ) positioniert ist, der in den Lochabschnitt (21 ,21a ,21b ,21c ,21d ) eingefügt ist. - Halbleitermodul (
1 ,1A ) gemäß Anspruch 3, wobei der Lochabschnitt (21 ,21a ,21b ,21c ,21d ) an einem Eckenabschnitt eines Rechtecks vorgesehen ist, das eine Außenumfangsform der Musterlage (9 ) bildet, oder an einem Abschnitt angrenzend an einer Seite des Rechtecks. - Halbleitermodul (
1 ,1A ) gemäß Anspruch 1, wobei der Aufnahmeabschnitt (21 ,21a ,21b ,21c ,21d ,22 ,22a ,22b ,22c ,22d ,23 ,23a ,23b ,23c ,23d ) ein Ausschnittabschnitt (22 ,22a ,22b ,22c ,22d ,23 ,23a ,23b ,23c ,23d ) ist, der an einem Endabschnitt einer Musterlage (9 ) vorgesehen ist, die an der hinteren Fläche (8b ) des Isoliersubstrats (8 ) ausgebildet ist, und das Isoliersubstrat (8 ) hinsichtlich der Basisplatte (3 ) durch den Positionierdrahtfügeabschnitt (20 ,20a ,20b ,20c ,20d ) positioniert ist, der sich an dem Ausschnittabschnitt (22 ,22a ,22b ,22c ,22d ,23 ,23a ,23b ,23c ,23d ) befindet. - Halbleitermodul (
1 ,1A ) gemäß Anspruch 5, wobei der Ausschnittabschnitt (22 ,22a ,22b ,22c ,22d ,23 ,23a ,23b ,23c ,23d ) einen Abschnitt (22a ,22d ) aufweist, der durch Ausschneiden von jeweils zwei gegenüberliegenden Eckenabschnitten eines Rechtecks ausgebildet ist, das eine Außenumfangsform der Musterlage (9 ) bildet. - Halbleitermodul (
1 ,1A ) gemäß Anspruch 6, wobei der Ausschnittabschnitt (22 ,22a ,22b ,22c ,22d ,23 ,23a ,23b ,23c ,23d ) des Weiteren einen Abschnitt (22c ) aufweist, der durch Ausschneiden von einem Eckenabschnitt ausgebildet ist, der sich von den beiden Eckenabschnitten unterscheidet. - Halbleitermodul (
1 ,1A ) gemäß Anspruch 5, wobei der Ausschnittabschnitt (22 ,22a ,22b ,22c ,22d ,23 ,23a ,23b ,23c ,23d ) des Weiteren einen Abschnitt (23 ,23a ,23b ,23c ,23d ) aufweist, der durch Ausschneiden einer Seite eines Recktecks ausgebildet ist, das eine Außenumfangsform der Musterlage (9 ) bildet. - Halbleitermodul (
1 ,1A ) gemäß Anspruch 1, des Weiteren mit einer Steuerschaltung (14 ,15 ,16 ,17 ) zum Antreiben des Halbleiterchips (10 ).
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2013-226731 | 2013-10-31 | ||
JP2013226731A JP6165025B2 (ja) | 2013-10-31 | 2013-10-31 | 半導体モジュール |
Publications (2)
Publication Number | Publication Date |
---|---|
DE102014218389A1 true DE102014218389A1 (de) | 2015-04-30 |
DE102014218389B4 DE102014218389B4 (de) | 2021-06-17 |
Family
ID=52811971
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
DE102014218389.8A Active DE102014218389B4 (de) | 2013-10-31 | 2014-09-12 | Halbleitermodul |
Country Status (4)
Country | Link |
---|---|
US (1) | US9159676B2 (de) |
JP (1) | JP6165025B2 (de) |
CN (1) | CN104600051B (de) |
DE (1) | DE102014218389B4 (de) |
Families Citing this family (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP5852609B2 (ja) * | 2013-06-10 | 2016-02-03 | 長野計器株式会社 | センサ |
JP6299120B2 (ja) * | 2013-09-05 | 2018-03-28 | 富士電機株式会社 | 半導体モジュール |
CN112133655B (zh) * | 2016-07-18 | 2024-02-09 | 圆益Ips股份有限公司 | 对齐模块 |
WO2019082333A1 (ja) * | 2017-10-26 | 2019-05-02 | 新電元工業株式会社 | 電子部品 |
DE102019206260A1 (de) * | 2019-05-02 | 2020-11-05 | Abb Schweiz Ag | Verfahren zur Herstellung eines Halbleitermoduls |
Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH01281760A (ja) | 1988-05-07 | 1989-11-13 | Mitsubishi Electric Corp | 半導体装置 |
JP2000031358A (ja) | 1998-07-08 | 2000-01-28 | Sansha Electric Mfg Co Ltd | 電力用半導体モジュール |
Family Cites Families (11)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH02266557A (ja) * | 1989-04-06 | 1990-10-31 | Mitsubishi Electric Corp | 半導体装置 |
JPH10321651A (ja) * | 1997-05-19 | 1998-12-04 | Mitsubishi Electric Corp | 半導体装置 |
JP3347279B2 (ja) * | 1997-12-19 | 2002-11-20 | 三菱電機株式会社 | 半導体装置およびその製造方法 |
JP2000068446A (ja) * | 1998-08-25 | 2000-03-03 | Hitachi Ltd | パワー半導体モジュール |
JP3619708B2 (ja) * | 1999-06-02 | 2005-02-16 | 株式会社日立製作所 | パワー半導体モジュール |
US6774465B2 (en) * | 2001-10-05 | 2004-08-10 | Fairchild Korea Semiconductor, Ltd. | Semiconductor power package module |
DE102009002992B4 (de) * | 2009-05-11 | 2014-10-30 | Infineon Technologies Ag | Leistungshalbleitermodulanordnung mit eindeutig und verdrehsicher auf einem Kühlkörper montierbarem Leistungshalbleitermodul und Montageverfahren |
US8860210B2 (en) * | 2009-06-10 | 2014-10-14 | Toyota Jidosha Kabushiki Kaisha | Semiconductor device |
JP5884291B2 (ja) * | 2011-04-20 | 2016-03-15 | 三菱マテリアル株式会社 | ヒートシンク付パワーモジュール用基板ユニット |
JP5716637B2 (ja) * | 2011-11-04 | 2015-05-13 | 住友電気工業株式会社 | 半導体モジュール及び半導体モジュールの製造方法 |
JP2013161961A (ja) * | 2012-02-06 | 2013-08-19 | Calsonic Kansei Corp | 半導体モジュールの製造方法 |
-
2013
- 2013-10-31 JP JP2013226731A patent/JP6165025B2/ja active Active
-
2014
- 2014-07-10 US US14/328,112 patent/US9159676B2/en active Active
- 2014-09-12 DE DE102014218389.8A patent/DE102014218389B4/de active Active
- 2014-09-30 CN CN201410520494.6A patent/CN104600051B/zh active Active
Patent Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH01281760A (ja) | 1988-05-07 | 1989-11-13 | Mitsubishi Electric Corp | 半導体装置 |
JP2000031358A (ja) | 1998-07-08 | 2000-01-28 | Sansha Electric Mfg Co Ltd | 電力用半導体モジュール |
Also Published As
Publication number | Publication date |
---|---|
US20150115478A1 (en) | 2015-04-30 |
DE102014218389B4 (de) | 2021-06-17 |
US9159676B2 (en) | 2015-10-13 |
JP2015088654A (ja) | 2015-05-07 |
CN104600051A (zh) | 2015-05-06 |
JP6165025B2 (ja) | 2017-07-19 |
CN104600051B (zh) | 2017-11-24 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
DE102005024900B4 (de) | Leistungsmodul | |
DE102015210603B4 (de) | Verfahren zur Herstellung einer Halbleitervorrichtung | |
DE112008000234T5 (de) | Vorgeformte Clip-Struktur | |
DE112015004024T5 (de) | Schaltungsbaugruppe und elektrischer Verteiler | |
DE102014218389A1 (de) | Halbleitermodul | |
DE2301214A1 (de) | Halbleiteranordnung | |
DE112015005836T5 (de) | Leistungsmodul | |
DE102010039185A1 (de) | Elektrische Verbindungsanordnung | |
DE102011082781A1 (de) | Halbleitervorrichtung | |
DE102013213073A1 (de) | Verfahren zum Herstellen eines optoelektronischen Bauelementes | |
DE102011085172A1 (de) | Getriebesteuermodul mit Lötbrücken oder Kaltkontakten zwischen eingesetztem Schaltungsträger und umgebendem Schaltungsträger | |
DE102015103897B4 (de) | Leitungsrahmen mit Kühlerplatte, Verfahren zur Herstellung eines Leitungsrahmens mit Kühlerplatte, Halbleitervorrichtung und Verfahren zur Herstellung einer Halbleitervorrichtung | |
DE102013219959A1 (de) | Halbleitervorrichtung und Verfahren zum Herstellen derselben | |
DE102017112045A1 (de) | Halbleitervorrichtung und Gehäuse der Halbleitervorrichtung | |
DE102014102899A1 (de) | Leistungshalbleiter-Zusammenbau und -Modul | |
DE102009022221A1 (de) | Halbleitervorrichtung mit beidseitiger Wärmeabstrahlungsstruktur und Verfahren zur Fertigung der Vorrichtung | |
EP3479663B1 (de) | Steuergeräteeinheit, insbesondere für ein kraftfahrzeug | |
DE102011086821A1 (de) | Elektronikschaltkreis-Speichergehäuse und Herstellverfahren dafür | |
DE112016001752T5 (de) | Elektronisches bauteil und dieses verwendende elektronische einrichtung | |
DE102020125705A1 (de) | Leistungs-Halbleitervorrichtung | |
DE102015200031A1 (de) | Platine und elektronische vorrichtung | |
DE102011006622A1 (de) | Elektronikmodul sowie Verfahren zu dessen Herstellung | |
DE102017220211B4 (de) | Halbleitervorrichtung und verfahren zur fertigung derselben | |
DE102014205139A1 (de) | Elektronisches Steuermodul und Verfahren zu seiner Herstellung | |
EP0744789A1 (de) | Elektrische Verbindung von einander örtlich getrennten Bauteilen |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
R012 | Request for examination validly filed | ||
R079 | Amendment of ipc main class |
Free format text: PREVIOUS MAIN CLASS: H01L0023360000 Ipc: H01L0023160000 |
|
R084 | Declaration of willingness to licence | ||
R016 | Response to examination communication | ||
R018 | Grant decision by examination section/examining division | ||
R020 | Patent grant now final |