JPH01281760A - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JPH01281760A JPH01281760A JP11083988A JP11083988A JPH01281760A JP H01281760 A JPH01281760 A JP H01281760A JP 11083988 A JP11083988 A JP 11083988A JP 11083988 A JP11083988 A JP 11083988A JP H01281760 A JPH01281760 A JP H01281760A
- Authority
- JP
- Japan
- Prior art keywords
- solder
- heat sink
- insulating substrate
- thickness
- insulating board
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 20
- 229910000679 solder Inorganic materials 0.000 claims abstract description 34
- 239000000758 substrate Substances 0.000 claims abstract description 29
- 230000000694 effects Effects 0.000 abstract description 5
- 238000000034 method Methods 0.000 description 3
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 2
- 239000000919 ceramic Substances 0.000 description 2
- 239000011248 coating agent Substances 0.000 description 2
- 238000000576 coating method Methods 0.000 description 2
- 229910052802 copper Inorganic materials 0.000 description 2
- 239000010949 copper Substances 0.000 description 2
- 230000017525 heat dissipation Effects 0.000 description 2
- 239000000463 material Substances 0.000 description 2
- PNEYBMLMFCGWSK-UHFFFAOYSA-N aluminium oxide Inorganic materials [O-2].[O-2].[O-2].[Al+3].[Al+3] PNEYBMLMFCGWSK-UHFFFAOYSA-N 0.000 description 1
- 238000001816 cooling Methods 0.000 description 1
- 238000002844 melting Methods 0.000 description 1
- 230000008018 melting Effects 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 229910052751 metal Inorganic materials 0.000 description 1
- 238000005476 soldering Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/321—Disposition
- H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
Landscapes
- Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
この発明は、半導体装置に関し、その放熱板と絶縁基板
の固着構造の改良に関するものである。
の固着構造の改良に関するものである。
従来のこの種の半導体装置の断面側面図を第2図に示す
。
。
(1)は放熱板で、上面に(2)のはんだによって、(
3)の絶縁基板が固着されている。この絶縁基板には、
放熱板(11に接着される方の裏面パターン(4)と、
半導体素子(7)を接着する方のパターン(5)が形成
されており、パターン(5)上に、半導体素子(7)が
、はんt!(61により固着されている。
3)の絶縁基板が固着されている。この絶縁基板には、
放熱板(11に接着される方の裏面パターン(4)と、
半導体素子(7)を接着する方のパターン(5)が形成
されており、パターン(5)上に、半導体素子(7)が
、はんt!(61により固着されている。
上記従来の装置の組立工程は、次のようにされている。
まず、放熱板(1)上に、はんだ(2)を介し、両面の
はんだ接合箇所に、あらかじめ、金属のパターン(41
(51が形成されている絶縁基板(3)を配置する。
はんだ接合箇所に、あらかじめ、金属のパターン(41
(51が形成されている絶縁基板(3)を配置する。
さらに、この絶縁基板のパターン(5)上に、はんだ(
6)を介し、半導体素子(7)を配置する。そして、組
立設備の熱板(図示してない)上に載せ加熱し、各部品
をはんだ融着する。
6)を介し、半導体素子(7)を配置する。そして、組
立設備の熱板(図示してない)上に載せ加熱し、各部品
をはんだ融着する。
従来のこの装置では、放熱板(1)上に、絶縁基板(3
)をはんだ融着する際の絶縁基板の位置決めに関しては
、放熱板の絶縁基板が接着される面を縁取りする様に、
溶解はんだと全くなじまない、かつ、はんだの溶融温度
以上の耐熱性を有するレジスト液をコーティングしたり
、あるいは、絶縁基板が接着される面の境界部にV溝加
工等のコイニングを入れたりして、位置決めを行なって
いたが、半田の量が多くなると、コーティング上にはみ
出したり、またV溝からにじみ出したりする場合があり
いずれも不十分であった。また、放熱板と絶縁基板間の
はんだ厚のコントロールに関しては、全く考慮がなされ
てなく、作業者により、はんだ厚のバラツキがみられる
といった問題点があった。
)をはんだ融着する際の絶縁基板の位置決めに関しては
、放熱板の絶縁基板が接着される面を縁取りする様に、
溶解はんだと全くなじまない、かつ、はんだの溶融温度
以上の耐熱性を有するレジスト液をコーティングしたり
、あるいは、絶縁基板が接着される面の境界部にV溝加
工等のコイニングを入れたりして、位置決めを行なって
いたが、半田の量が多くなると、コーティング上にはみ
出したり、またV溝からにじみ出したりする場合があり
いずれも不十分であった。また、放熱板と絶縁基板間の
はんだ厚のコントロールに関しては、全く考慮がなされ
てなく、作業者により、はんだ厚のバラツキがみられる
といった問題点があった。
さらに、この種の装置には、熱放散性が良好という理由
から、放熱板の素材として銅が、また、絶縁基板材とし
てはアルミナ等のセラミックス基板が一般的に使用され
ている。放熱板と絶縁基板をはんだ融着した後の冷却過
程で、銅とセラミックス基板との熱膨張係数の違いによ
り、放熱板にソリが発生する。特に、絶縁基板の裏面は
、全面にわたり、はんだ融着させていたので、放熱板の
ソリが大きくなるといった問題があった。
から、放熱板の素材として銅が、また、絶縁基板材とし
てはアルミナ等のセラミックス基板が一般的に使用され
ている。放熱板と絶縁基板をはんだ融着した後の冷却過
程で、銅とセラミックス基板との熱膨張係数の違いによ
り、放熱板にソリが発生する。特に、絶縁基板の裏面は
、全面にわたり、はんだ融着させていたので、放熱板の
ソリが大きくなるといった問題があった。
この発明は、上記のような問題点を解消するためになさ
れたもので、放熱板上の所定の位置に絶縁基板をはんだ
融着することができ、所望のはんだ厚を得ることのでき
る半導体装置を得ることを目的とする。
れたもので、放熱板上の所定の位置に絶縁基板をはんだ
融着することができ、所望のはんだ厚を得ることのでき
る半導体装置を得ることを目的とする。
この発明に係る半導体装置は、放熱板がはんだと接する
部分に穴を形成すると共に、この穴は絶縁基板によって
覆われるようにしたものである。
部分に穴を形成すると共に、この穴は絶縁基板によって
覆われるようにしたものである。
この発明における半導体装置は、はんだのゆらぎによる
絶縁基板の位置ずれや、はんだ厚のバラツキはな(なる
。
絶縁基板の位置ずれや、はんだ厚のバラツキはな(なる
。
以下、この発明の一実施例を図について説明する。第1
図は、この発明による半導体装置の断面側面図である。
図は、この発明による半導体装置の断面側面図である。
第1図において、(1)は放熱板、(3)は絶縁基板、
(4)、(5)は絶縁基板(3)の両面のパターン、(
2)は放熱板(1)と絶縁基板(3)の固着に用いたは
んだ、(7)は半導体素子で、(6)は半導体素子(7
)の固着に用いたはんだである。
(4)、(5)は絶縁基板(3)の両面のパターン、(
2)は放熱板(1)と絶縁基板(3)の固着に用いたは
んだ、(7)は半導体素子で、(6)は半導体素子(7
)の固着に用いたはんだである。
さらに、第1図において、絶縁基板(1)に設けられた
穴は、絶縁基板(3)より小さいものである。また、は
んだ厚は、凹部の深さより、絶縁基板(3)の裏面パタ
ーン(4)を差し引いた値となる。
穴は、絶縁基板(3)より小さいものである。また、は
んだ厚は、凹部の深さより、絶縁基板(3)の裏面パタ
ーン(4)を差し引いた値となる。
前述した構成によれば、放熱板(1)と絶縁基板(3)
の間のはんだ(2)が凹部のみに存在しているので、は
んだの表面張力効果によるセルフアライメント(自己位
置調整能力)が充分生かされ、精度のよい位置決めが可
能である。また、放熱板(1)と絶縁基板(3)の間の
はんだ厚は、凹部の深さから、裏面パターン(4)の厚
みを差し引いたものとなる。すなわち、凹部の深さを変
えることで、はんだ厚をコントロールでき、所望のはん
だ厚が得られる。ところで、半導体素子(7)の消費電
力により、素子が発熱するが、熱量の大部分は、素子直
下に放熱される。従って、半導体素子(7)が接着され
る面より少し大きく裏面パターン(4)をとっておけば
、熱放散性は問題ない。このことから、従来、絶縁基板
(3)の裏面全体をはんだ融着していたものを、半導体
素子(7)直下近辺まで、はんだ融着する面積を減らす
ことができる。その結果、放熱板(11のソリが減少す
る。
の間のはんだ(2)が凹部のみに存在しているので、は
んだの表面張力効果によるセルフアライメント(自己位
置調整能力)が充分生かされ、精度のよい位置決めが可
能である。また、放熱板(1)と絶縁基板(3)の間の
はんだ厚は、凹部の深さから、裏面パターン(4)の厚
みを差し引いたものとなる。すなわち、凹部の深さを変
えることで、はんだ厚をコントロールでき、所望のはん
だ厚が得られる。ところで、半導体素子(7)の消費電
力により、素子が発熱するが、熱量の大部分は、素子直
下に放熱される。従って、半導体素子(7)が接着され
る面より少し大きく裏面パターン(4)をとっておけば
、熱放散性は問題ない。このことから、従来、絶縁基板
(3)の裏面全体をはんだ融着していたものを、半導体
素子(7)直下近辺まで、はんだ融着する面積を減らす
ことができる。その結果、放熱板(11のソリが減少す
る。
以上のように、この発明によれば、放熱板がはんだと接
する部分に穴を形成すると共に、この穴は絶縁基板によ
って覆われるようにしたので、所望のはんだ厚を得るこ
とができ、かつ、精度の高い絶縁基板の位置決めができ
る効果がある。
する部分に穴を形成すると共に、この穴は絶縁基板によ
って覆われるようにしたので、所望のはんだ厚を得るこ
とができ、かつ、精度の高い絶縁基板の位置決めができ
る効果がある。
第1図は、この発明の一実施例による半導体装、。7カ
。、第^、あ7゜工、41□オオヨ面図である。図にお
いて(1)は放熱板、121 、(6)ははんだ、(4
)は裏面パターン、(3)は絶縁基板、(5)はパター
ン、(7)は半導体素子。 なお、図中、同一符号は同一、又は相当部分を示す。
。、第^、あ7゜工、41□オオヨ面図である。図にお
いて(1)は放熱板、121 、(6)ははんだ、(4
)は裏面パターン、(3)は絶縁基板、(5)はパター
ン、(7)は半導体素子。 なお、図中、同一符号は同一、又は相当部分を示す。
Claims (1)
- 放熱板と、この放熱板上にはんだを介して設けられた
、絶縁基板と、この絶縁基板上に設けられた半導体素子
とを備えたものにおいて、前記放熱板のはんだが接する
部分によって覆われることを特徴とする半導体装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP11083988A JPH01281760A (ja) | 1988-05-07 | 1988-05-07 | 半導体装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP11083988A JPH01281760A (ja) | 1988-05-07 | 1988-05-07 | 半導体装置 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPH01281760A true JPH01281760A (ja) | 1989-11-13 |
Family
ID=14545971
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP11083988A Pending JPH01281760A (ja) | 1988-05-07 | 1988-05-07 | 半導体装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPH01281760A (ja) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN102922076A (zh) * | 2012-11-05 | 2013-02-13 | 大恒新纪元科技股份有限公司 | 一种镜片焊接装置及使用该焊接装置的焊接方法 |
DE102014218389A1 (de) | 2013-10-31 | 2015-04-30 | Mitsubishi Electric Corporation | Halbleitermodul |
-
1988
- 1988-05-07 JP JP11083988A patent/JPH01281760A/ja active Pending
Cited By (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN102922076A (zh) * | 2012-11-05 | 2013-02-13 | 大恒新纪元科技股份有限公司 | 一种镜片焊接装置及使用该焊接装置的焊接方法 |
CN102922076B (zh) * | 2012-11-05 | 2015-07-15 | 大恒新纪元科技股份有限公司 | 一种镜片焊接装置及使用该焊接装置的焊接方法 |
DE102014218389A1 (de) | 2013-10-31 | 2015-04-30 | Mitsubishi Electric Corporation | Halbleitermodul |
US9159676B2 (en) | 2013-10-31 | 2015-10-13 | Mitsubishi Electric Corporation | Semiconductor module |
DE102014218389B4 (de) * | 2013-10-31 | 2021-06-17 | Mitsubishi Electric Corporation | Halbleitermodul |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
EP0712158B1 (en) | Resin sealing type semiconductor device with cooling member and method of making the same | |
US6154364A (en) | Circuit board assembly with IC device mounted thereto | |
US6292374B1 (en) | Assembly having a back plate with inserts | |
JPH01281760A (ja) | 半導体装置 | |
JPH04361552A (ja) | テープキャリアのアウタボンディングツール | |
JPS60260192A (ja) | 混成集積回路の製造方法 | |
JP2000286292A (ja) | 支持体にろう付けされる電力部品とその取付け方法 | |
JP3807639B2 (ja) | 放熱板及びそれを用いた複合半導体装置 | |
JPH09312358A (ja) | Icパッケージ | |
TWI851015B (zh) | 內埋陶瓷基板之電路板結構及其製程 | |
JPH0621262U (ja) | パワートランジスタモジュールケース | |
JPH0722728A (ja) | 電子部品搭載用基板 | |
JPH0513023Y2 (ja) | ||
JP2505479B2 (ja) | 半導体装置 | |
JPH0738225A (ja) | 半導体装置及びその製造方法 | |
JPH03126287A (ja) | 回路基板 | |
TW202434005A (zh) | 內埋陶瓷基板之電路板結構及其製程 | |
JPH062743U (ja) | 余剰半田吸収ガイド付きベース板 | |
JP2834821B2 (ja) | 電子部品搭載用基板 | |
JPS6387794A (ja) | 回路基板のリフロ−半田付用当て具及び半田付方法 | |
JPH01208851A (ja) | 電子部品の実装構造 | |
JP2661230B2 (ja) | 混成集積回路装置 | |
JPH04291749A (ja) | 放熱部材を備えた電子部品搭載用基板 | |
JPH043503Y2 (ja) | ||
JPH0410715Y2 (ja) |