DE102013113343A1 - Halbleitervorrichtung mit einer rippe und einem drain-ausdehnungsbereich sowie herstellungsverfahren - Google Patents

Halbleitervorrichtung mit einer rippe und einem drain-ausdehnungsbereich sowie herstellungsverfahren Download PDF

Info

Publication number
DE102013113343A1
DE102013113343A1 DE102013113343.6A DE102013113343A DE102013113343A1 DE 102013113343 A1 DE102013113343 A1 DE 102013113343A1 DE 102013113343 A DE102013113343 A DE 102013113343A DE 102013113343 A1 DE102013113343 A1 DE 102013113343A1
Authority
DE
Germany
Prior art keywords
area
drain
semiconductor
region
rib
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
DE102013113343.6A
Other languages
English (en)
Other versions
DE102013113343B4 (de
Inventor
Andreas Meiser
Christian Kampen
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Infineon Technologies Austria AG
Original Assignee
Infineon Technologies Austria AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Infineon Technologies Austria AG filed Critical Infineon Technologies Austria AG
Publication of DE102013113343A1 publication Critical patent/DE102013113343A1/de
Application granted granted Critical
Publication of DE102013113343B4 publication Critical patent/DE102013113343B4/de
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/62—Fin field-effect transistors [FinFET]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/601—Insulated-gate field-effect transistors [IGFET] having lightly-doped drain or source extensions, e.g. LDD IGFETs or DDD IGFETs 
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/22—Diffusion of impurity materials, e.g. doping materials, electrode materials, into or out of a semiconductor body, or between semiconductor regions; Interactions between two or more impurities; Redistribution of impurities
    • H01L21/2225—Diffusion sources
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/22—Diffusion of impurity materials, e.g. doping materials, electrode materials, into or out of a semiconductor body, or between semiconductor regions; Interactions between two or more impurities; Redistribution of impurities
    • H01L21/225—Diffusion of impurity materials, e.g. doping materials, electrode materials, into or out of a semiconductor body, or between semiconductor regions; Interactions between two or more impurities; Redistribution of impurities using diffusion into or out of a solid from or into a solid phase, e.g. a doped oxide layer
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/01—Manufacture or treatment
    • H10D30/021—Manufacture or treatment of FETs having insulated gates [IGFET]
    • H10D30/0223—Manufacture or treatment of FETs having insulated gates [IGFET] having source and drain regions or source and drain extensions self-aligned to sides of the gate
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/01—Manufacture or treatment
    • H10D30/021—Manufacture or treatment of FETs having insulated gates [IGFET]
    • H10D30/024—Manufacture or treatment of FETs having insulated gates [IGFET] of fin field-effect transistors [FinFET]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/601—Insulated-gate field-effect transistors [IGFET] having lightly-doped drain or source extensions, e.g. LDD IGFETs or DDD IGFETs 
    • H10D30/603—Insulated-gate field-effect transistors [IGFET] having lightly-doped drain or source extensions, e.g. LDD IGFETs or DDD IGFETs  having asymmetry in the channel direction, e.g. lateral high-voltage MISFETs having drain offset region or extended drain IGFETs [EDMOS]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/62—Fin field-effect transistors [FinFET]
    • H10D30/6211—Fin field-effect transistors [FinFET] having fin-shaped semiconductor bodies integral with the bulk semiconductor substrates
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/62—Fin field-effect transistors [FinFET]
    • H10D30/6219—Fin field-effect transistors [FinFET] characterised by the source or drain electrodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/10—Shapes, relative sizes or dispositions of the regions of the semiconductor bodies; Shapes of the semiconductor bodies
    • H10D62/113—Isolations within a component, i.e. internal isolations
    • H10D62/115—Dielectric isolations, e.g. air gaps
    • H10D62/116—Dielectric isolations, e.g. air gaps adjoining the input or output regions of field-effect devices, e.g. adjoining source or drain regions
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/10—Shapes, relative sizes or dispositions of the regions of the semiconductor bodies; Shapes of the semiconductor bodies
    • H10D62/17—Semiconductor regions connected to electrodes not carrying current to be rectified, amplified or switched, e.g. channel regions
    • H10D62/393—Body regions of DMOS transistors or IGBTs 
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/20—Electrodes characterised by their shapes, relative sizes or dispositions 
    • H10D64/23—Electrodes carrying the current to be rectified, amplified, oscillated or switched, e.g. sources, drains, anodes or cathodes
    • H10D64/251—Source or drain electrodes for field-effect devices
    • H10D64/256—Source or drain electrodes for field-effect devices for lateral devices wherein the source or drain electrodes are recessed in semiconductor bodies
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/201—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates the substrates comprising an insulating layer on a semiconductor body, e.g. SOI
    • H10D86/215—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates the substrates comprising an insulating layer on a semiconductor body, e.g. SOI comprising FinFETs

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Thin Film Transistor (AREA)

Abstract

Ein Ausführungsbeispiel einer Halbleitervorrichtung (100) umfasst eine Rippe (120) auf einer ersten Seite eines Halbleiterkörpers (110). Die Halbleitervorrichtung (100) umfasst weiterhin einen Bodybereich (130) eines zweiten Leitfähigkeitstyps in wenigstens einem Teil der Rippe (120). Die Halbleitervorrichtung umfasst außerdem einen Drain-Ausdehnungsbereich (140) eines ersten Leitfähigkeitstyps, einen Source- sowie einen Drainbereich (160, 165) des ersten Leitfähigkeitstyps und eine Gatestruktur (150), die an entgegengesetzte Wände der Rippe (120) angrenzt. Der Bodybereich (130) und der Drain-Ausdehnungsbereich (140) sind nacheinander zwischen dem Sourcebereich (160) und dem Drainbereich (165) angeordnet.

Description

  • HINTERGRUND
  • Ein Ziel in der Entwicklung von Leistungstransistorvorrichtungen, wie diese beispielsweise in Fahrzeug- und industriellen Anwendungen verwendet werden, liegt darin, eine hohe Sperrspannung und einen niedrigen Einschaltwiderstand vorzusehen. Laterale Transistorstrukturen haben den Vorteil, dass die Sperrspannung durch Skalieren bzw. Abmessen eines Driftbereiches eingestellt werden kann. Es ist wünschenswert, Designbzw. Abmessungskonzepte zu entwickeln, die eine hohe Sperrspannung und einen niedrigen Einschaltwiderstand vorsehen.
  • Es ist Aufgabe der vorliegenden Erfindung, eine Halbleitervorrichtung und ein Herstellungsverfahren anzugeben, die jeweils diesen Forderungen genügen.
  • Diese Aufgabe wird erfindungsgemäß durch eine Halbleitervorrichtung und ein Herstellungsverfahren mit den Merkmalen der jeweiligen unabhängigen Patentansprüche gelöst. Weiterbildungen sind Gegenstand der abhängigen Patentansprüche.
  • ZUSAMMENFASSUNG
  • Gemäß einem Ausführungsbeispiel umfasst eine Halbleitervorrichtung eine Rippe auf einer ersten Seite eines Halbleiterkörpers. Die Halbleitervorrichtung umfasst außerdem einen Bodybereich eines zweiten Leitfähigkeitstyps in wenigstens einem Teil der Rippe. Die Halbleitervorrichtung umfasst weiterhin einen Drain-Ausdehnungs- bzw. Erstreckungsbereich eines ersten Leitfähigkeitstyps, einen Source- sowie einen Drainbereich des ersten Leitfähigkeitstyps und eine Gatestruktur, die an entgegengesetzte bzw. gegenüberliegende Wände der Rippe angrenzt. Der Bodybereich und der Drain-Ausdehnungsbereich sind nacheinander zwischen dem Sourcebereich und dem Drainbereich angeordnet.
  • Gemäß einem Ausführungsbeispiel ist ein Verfahren zum Herstellen eines Ausführungsbeispiels einer Halbleitervorrichtung vorgesehen. Das Verfahren umfasst ein Bilden einer Rippe auf einer ersten Seite eines Halbleiterkörpers. Innerhalb wenigstens eines Teiles der Rippe wird ein Bodybereich eines zweiten Leitfähigkeitstyps gebildet. Das Verfahren umfasst weiterhin ein Bilden eines Drain-Ausdehnungsbereiches eines ersten Leitfähigkeitstyps, ein Bilden eines Source- sowie eines Drainbereiches des ersten Leitfähigkeitstyps und ein Bilden einer Gatestruktur, die an entgegengesetzte Wände der Rippe angrenzt. Der Bodybereich und der Drain-Ausdehnungsbereich sind nacheinander zwischen dem Source- und dem Drainbereich angeordnet.
  • Der Fachmann wird zusätzliche Merkmale und Vorteile nach Lesen der folgenden Detailbeschreibung und nach Betrachten der begleitenden Zeichnungen erkennen.
  • KURZBESCHREIBUNG DER ZEICHNUNGEN
  • Die begleitenden Zeichnungen sind beigeschlossen, um ein weiteres Verständnis der vorliegenden Erfindung zu liefern, und sie sind in der Offenbarung enthalten und bilden einen Teil von dieser. Die Zeichnungen veranschaulichen Ausführungsbeispiele der vorliegenden Erfindung und dienen zusammen mit der Beschreibung zum Erläutern von Prinzipien der Erfindung. Andere Ausführungsbeispiele der Erfindung und zahlreiche der beabsichtigten Vorteile werden sofort erkannt, da sie besser unter Hinweis auf die folgende Detailbeschreibung verstanden werden. Die Elemente der Zeichnungen sind nicht notwendigerweise maßstabsgetreu relativ zueinander. Gleiche Bezugszeichen geben entsprechend ähnliche Teile an.
  • 1 veranschaulicht ein Ausführungsbeispiel einer Halbleitervorrichtung mit einer Rippe und einem Drain-Ausdehnungsbereich.
  • Die 2A bis 2D veranschaulichen verschiedene Darstellungen eines Ausführungsbeispiels einer Halbleitervorrichtung mit einer Rippe und einem Drain-Ausdehnungsbereich, wobei ein tiefer Bodybereich als ein Ladungskompensationsbereich wirkt.
  • 3A veranschaulicht ein Ausführungsbeispiel einer Halbleitervorrichtung mit einer Rippe und einem Drain-Ausdehnungsbereich, wobei der Drain-Ausdehnungsbereich vorherrschend außerhalb der Rippe gebildet ist.
  • 3B veranschaulicht eine Parallelverbindung eines Ausführungsbeispiels einer Halbleitervorrichtung mit einer Parallelverbindung von Transistorzellen mit einer Rippe und einem Drain-Ausdehnungsbereich, wobei der Drain-Ausdehnungsbereich vorherrschend außerhalb der Rippe gebildet ist.
  • 4 veranschaulicht ein Ausführungsbeispiel einer Halbleitervorrichtung mit einer Rippe, einem Drain-Ausdehnungsbereich und einem vergrabenen Dielektrikum.
  • Die 5A und 5B veranschaulichen eine Gatestruktur und einen Kanalbereich gemäß Ausführungsbeispielen der Halbleitervorrichtung mit einer Rippe und einem Drain-Ausdehnungsbereich.
  • 6 veranschaulicht ein Ausführungsbeispiel einer integrierten Schaltung mit einer Rippe und einem Drain-Ausdehnungsbereich.
  • 7 veranschaulicht ein Ausführungsbeispiel eines Prozessflusses zum Herstellen einer Halbleitervorrichtung mit einer Rippe und einem Drain-Ausdehnungsbereich.
  • 8 veranschaulicht ein Ausführungsbeispiel eines Prozessflusses zum Herstellen eines Bodybereiches einer Halbleitervorrichtung mit einer Rippe und einem Drain-Ausdehnungsbereich.
  • 9 veranschaulicht ein Ausführungsbeispiel eines Prozessflusses zum Herstellen eines Source- sowie eines Drainbereiches einer Halbleitervorrichtung mit einer Rippe und einem Drain-Ausdehnungsbereich.
  • Die 10A bis 10E veranschaulichen Schnitt- sowie dreidimensionale Darstellungen eines Ausführungsbeispiels eines Verfahrens zum Herstellen einer Halbleitervorrichtung mit einer Rippe und einem Drain-Ausdehnungsbereich.
  • DETAILBESCHREIBUNG
  • In der folgenden Detailbeschreibung wird Bezug genommen auf die begleitenden Zeichnungen, die einen Teil der Offenbarung darstellen und in denen für Veranschaulichungszwecke spezifische Ausführungsbeispiele gezeigt sind, in welchen die Erfindung ausgeführt werden kann. Es ist zu verstehen, dass andere Ausführungsbeispiele verwendet und strukturelle und logische Änderungen gemacht werden können, ohne von dem Bereich der vorliegenden Erfindung abzuweichen. Beispielsweise können Merkmale, die für ein Ausführungsbeispiel dargestellt oder beschrieben sind, bei oder im Zusammenhang mit anderen Ausführungsbeispielen verwendet werden, um zu noch einem weiteren Ausführungsbeispiel zu gelangen. Es ist beabsichtigt, dass die vorliegende Erfindung derartige Abwandlungen und Veränderungen einschließt. Die Beispiele sind mittels einer spezifischen Sprache beschrieben, die nicht als den Bereich der beigefügten Patentansprüche begrenzend aufgefasst werden sollte. Die Zeichnungen sind nicht maßstabsgetreu und dienen lediglich für Veranschaulichungszwecke. Zur Klarheit sind entsprechende Elemente mit den gleichen Bezugszeichen in den verschiedenen Zeichnungen versehen, falls nicht etwas anderes festgestellt ist.
  • Die Begriffe "haben", "enthalten", "einschließen", "umfassen" und ähnliche Begriffe sind offene Begriffe und geben das Vorhandensein der festgestellten Strukturen, Elemente oder Merkmale an, schließen jedoch zusätzliche Elemente oder Merkmale nicht aus.
  • Die Begriffe "nacheinander", "aufeinander folgend" und ähnliche Begriffe geben eine lose Ordnung von Elementen an, wobei zusätzliche Elemente, die zwischen den geordneten Elementen gelegen sind, nicht ausgeschlossen sind.
  • Die unbestimmten und bestimmten Artikel sollen sowohl den Plural als auch den Singular umfassen, sofern der Zusammenhang nicht klar etwas anderes ergibt.
  • In dieser Beschreibung kann sich der p-Typ oder p-dotiert auf einen ersten Leitfähigkeitstyp beziehen, während der n-Typ oder n-dotiert einem zweiten Leitfähigkeitstyp zugeordnet ist. Halbleitervorrichtungen können mit entgegengesetzten Dotierungsbeziehungen gebildet werden, so dass der erste Leitfähigkeitstyp p-dotiert und der zweite Leitfähigkeitstyp n-dotiert sein kann. Weiterhin veranschaulichen einige Figuren relative Dotierungskonzentrationen durch Angabe von "–" oder "+" nächst -zu dem Dotierungstyp. Beispielsweise bedeutet "n " eine Dotierungskonzentration, die kleiner ist als die Dotierungskonzentration eines "n"-Dotierungsbereiches, während ein "n+"-Dotierungsbereich eine größere Dotierungskonzentration als der "n"-Dotierungsbereich hat. Eine Angabe der relativen Dotierungskonzentration bedeutet jedoch nicht, dass Dotierungsbereiche der gleichen relativen Dotierungskonzentration die gleiche absolute Dotierungskonzentration haben, falls nicht etwas anderes festgestellt ist. Beispielsweise können zwei verschiedene n+-Bereiche verschiedene absolute Dotierungskonzentrationen haben. Das Gleiche gilt beispielsweise für einen n+- und einen p+-Bereich.
  • Der erste Leitfähigkeitstyp kann ein n- oder p-Typ sein, sofern der zweite Leitfähigkeitstyp komplementär ist.
  • Der Ausdruck "elektrisch verbunden" beschreibt eine permanente niederohmige Verbindung zwischen elektrisch verbundenen Elementen, beispielsweise einen direkten Kontakt zwischen den betreffenden Elementen oder eine niederohmige Verbindung über ein Metall und/oder einen hochdotierten Halbleiter.
  • Es ist zu verstehen, dass die Merkmale der verschiedenen hier beschriebenen Ausführungsbeispiele miteinander kombiniert werden können, falls nicht speziell etwas anderes festgestellt ist.
  • 1 zeigt eine perspektivische Darstellung eines ersten Ausführungsbeispiels einer Halbleitervorrichtung 100. Die Halbleitervorrichtung 100 umfasst eine Rippe oder eine Erhebung 120 einer Höhe h1, gelegen an einer ersten Seite eines Halbleiterkörpers 110. Die Rippe 120 kann ein Teil des Halbleiterkörpers 110 sein, der beispielsweise durch Ätzen von Aussparungen in den Halbleiterkörper 110 gebildet ist. Ein Teil der Rippe 120 umfasst einen Bodybereich 130 eines zweiten Leitfähigkeitstyps. Der Bodybereich 130 und ein Drain-Ausdehnungs- bzw. -Erstreckungsbereich 140 eines ersten Leitfähigkeitstyps sind nacheinander zwischen einem Sourcebereich 160 des ersten Leitfähigkeitstyps und einem Drainbereich 165 des ersten Leitfähigkeitstyps angeordnet. Der Sourcebereich 160, der Bodybereich 130, der Drain-Ausdehnungsbereich 140 und der Drainbereich 165 können aneinander angrenzen, wobei jedoch optionale weitere Halbleiterbereiche zwischen beliebigen Bereichen dieser Bereiche vorgesehen sein können.
  • Eine mittlere Dotierungskonzentration des Drain-Ausdehnungsbereiches 140 ist niedriger als die Dotierungskonzentration des Drainbereiches 165. Gemäß einem Ausführungsbeispiel umfassen der Drain-Ausdehnungsbereich 140 und der Drainbereich 165 verschiedenen Dotierstoffe, beispielsweise verschiedene Elemente oder Verbindungen. In einem Ausführungsbeispiel ist die Dotierungskonzentration des Drain-Ausdehnungsbereiches 140 kleiner als 1018 cm–3, und die Dotierungskonzentration von jedem Bereich aus dem Sourcebereich 160 und dem Drainbereich 165 beträgt wenigstens 1019 cm–3. Gemäß einem Ausführungsbeispiel liegt die Dotierungskonzentration des Bodybereiches zwischen 1016 cm–3 und 1019 cm–3.
  • Eine Gatestruktur 150 grenzt an entgegengesetzte Wände der Rippe 120 an. Die Gatestruktur 150 kann ein Gateelektrodenmaterial, beispielsweise ein Metall oder eine Kombination eines Metalles, eine Metallverbindung, ein hochdotiertes Halbleitermaterial, wie beispielsweise hochdotiertes Polysilizium, umfassen. Die Gatestruktur 150 umfasst außerdem ein Gatedielektrikum, beispielsweise SiO2. Gemäß einem anderen Ausführungsbeispiel umfasst die Gatestruktur 150 ein Metall, das an einem undotierten oder leicht dotierten Teil der Rippe 120 angrenzt. In diesem Fall ist eine Schwellenspannung definiert durch eine Kontaktbarriere zwischen dem undotierten oder leicht dotierten Teil der Rippe 120, wie beispielsweise einem undotierten oder leicht dotierten Bodybereich 130, und dem Metall. Die Gatestruktur 150 grenzt an einen Kanalbereich 135 des ersten Leitfähigkeitstyps innerhalb des Bodybereiches 130 an. Gemäß einem Ausführungsbeispiel grenzt das Gatedielektrikum an den Kanalbereich 135 an und isoliert den Kanalbereich 135 von der Gateelektrode. Gemäß einem anderen Ausführungsbeispiel grenzt ein Metall oder eine Metallverbindung der Gatestruktur 150 an den Kanalbereich 135 an und bildet einen Schottky-Typ-Übergang. Eine Leitfähigkeit in dem Kanalbereich 135 kann gesteuert werden durch Anlegen einer Spannung an die Gatestruktur 150. Dadurch kann ein Stromfluss zwischen dem Sourcebereich 160 und dem Drainbereich 165 gesteuert werden.
  • Eine Bodenseite der Gatestruktur 150 ist elektrisch von dem Halbleiterkörper 110 durch ein unteres oder Bodendielektrikum 155 isoliert. Das Bodendielektrikum 155 hat eine ausreichende Dicke, um einen gewünschten Grad einer elektrischen Isolation der Gatestruktur 150 und des Halbleiterkörpers 110 an der Bodenseite der Gatestruktur 150 zu gewährleisten. Gemäß einem Ausführungsbeispiel ist eine Dicke des Bodendielektrikums 155 größer als eine Dicke des Gatedielektrikums der Gatestruktur 150.
  • Ein Vergrößern der Höhe h1 der Rippe 120 wird auch das Gebiet des Kanalbereiches 135 vergrößern und wird in einer Reduktion des Einschaltwiderstandes der Halbleitervorrichtung 100 resultieren. In einem Ausführungsbeispiel liegt die Höhe h1 der Rippe 120 zwischen 0,5 µm und 20 µm.
  • Der Drain-Ausdehnungsbereich 140 kann Rückwärts- oder Gegenspannungen absorbieren, die zwischen dem Sourcebereich 160 und dem Drainbereich 165 liegen, bis zu einer Spannungssperrfähigkeit der Halbleitervorrichtung 100 absorbieren. Ein Wert der Durchbruchspannung der Halbleitervorrichtung hängt von einer lateralen Ausdehnung und einer Dotierungskonzentration des Drain-Ausdehnungsbereiches 140 ab. Daher kann die Länge des Drain-Ausdehnungsbereiches 140 verwendet werden, um die Durchbruchspannung der Halbleitervorrichtung 100 einzustellen. In einem Ausführungsbeispiel liegt die Länge l1 des Drain-Ausdehnungsbereiches 140 zwischen 0,5 µm und 100 µm.
  • Die Halbleitervorrichtung 100 ermöglicht eine hohe Sperrspannung und einen niedrigen Einschaltwiderstand zusammen mit einer Minimierung des Vorrichtungsgebietes durch Bilden der Kanalbereiche 135 an Wänden der Rippe 120 zusammen mit einer Anordnung eines Drain-Ausdehnungsbereiches zwischen dem Kanalbereich 135 und dem Drainbereich 165.
  • In den 2A bis 2D ist ein Ausführungsbeispiel einer Halbleitervorrichtung 200 in verschiedenen Darstellungen gezeigt. In einigen dieser Darstellungen können Elemente sichtbar und durch ein Symbol bezeichnet sein, während die gleichen Elemente in anderen Darstellungen unsichtbar sind. Somit sollen die 2A bis 2D gemeinsam betrachtet werden. 2A veranschaulicht eine perspektivische Darstellung der Halbleitervorrichtung 200. 2B zeigt eine Schnittdarstellung längs eines Schnittes BB' von 2A, 2C veranschaulicht eine Schnittdarstellung längs eines Schnittes CC' von 2A, und 2D zeigt eine Schnittdarstellung längs eines Schnittes DD' von 2A.
  • Die Halbleitervorrichtung 200 umfasst eine Rippe 220, die an einer ersten Seite eines Halbleiterkörpers 210 gelegen ist.
  • Der Halbleiterkörper 210 umfasst einen tiefen Bodybereich 270 des zweiten Leitfähigkeitstyps, eine Halbleiterschicht 280, beispielsweise eine epitaktische Halbleiterschicht des ersten oder des zweiten Leitfähigkeitstyps, eine vergrabene Schicht 290 des ersten oder des zweiten Leitfähigkeitstyps und ein Halbleitersubstrat 295.
  • Die vergrabene Schicht 290 kann hochdotiert sein, was eine Unterdrückung oder Verminderung eines vertikalen Bipolartransistors ermöglicht, der Ladungsträger in das Halbleitersubstrat 295 injiziert. Die vergrabene Schicht 290 kann eine höhere Dotierungskonzentration als die Halbleiterschicht 280 umfassen. In einem Ausführungsbeispiel ist das Halbleitersubstrat 295 n-dotiert, und die vergrabene Schicht 290 ist p+-dotiert. In einem anderen Ausführungsbeispiel ist das Halbleitersubstrat 295 p-dotiert, und die vergrabene Schicht 290 ist n+-dotiert. Gemäß einem anderen Ausführungsbeispiel ist das Halbleitersubstrat 295 ein Teil eines Silizium-auf-Isolator-(SOI-)Substrats. Gemäß noch einem anderen Ausführungsbeispiel sind das Halbleitersubstrat 295 und die vergrabene Schicht 290 in einem hochdotierten Halbleitersubstrat kombiniert.
  • In dem in den 2A bis 2D veranschaulichten Ausführungsbeispiel umfasst die Rippe 220 einen Bodybereich 230 des zweiten Leitfähigkeitstyps, einen Kanalbereich 235, einen Drain-Ausdehnungsbereich 240 des ersten Leitfähigkeitstyps und eine flache Trench- bzw. Grabenisolation (STI) 245 angrenzend an eine Oberseite des Drain-Ausdehnungsbereiches 240. Eine isolierende Schicht 246 mit einer Dicke, die größer ist als ein Gatedielektrikum der Gatestruktur 250, grenzt an die Rippe 220 an gegenüberliegenden Wänden in einem Gebiet des Drain-Ausdehnungsbereiches 240 an (siehe 2D). Die Gatestruktur 250 grenzt an die Rippe 220 an zwei entgegengesetzten Wänden und auf einer Oberseite in einem Gebiet des Kanalbereiches 235 an (siehe 2C). Die Anordnung der flachen Trenchisolation 245 und der Gatestruktur 250 auf dem Drain-Ausdehnungsbereich 240 ermöglicht eine höhere Dotierung in dem Drain-Ausdehnungsbereich 240 aufgrund eines hohen Durchgriffs des elektrischen Feldes. Dies ermöglicht eine weitere Reduktion des Einschaltwiderstandes. Die Gatestruktur 250 auf der Oberseite der Rippe 220 kann auch weggelassen werden. Die Gatestruktur 250 ist elektrisch von dem tiefen Bodybereich 270 durch ein Bodendielektrikum 255 isoliert.
  • An ihren beiden Enden grenzt die Rippe 220 an einen Sourcebereich 260 des ersten Leitfähigkeitstyps und an einen Drainbereich 265 des ersten Leitfähigkeitstyps an. Der Sourcebereich 260 ist elektrisch mit einem Sourcekontakt 263, beispielsweise einem hochdotierten Polysilizium- und/oder Metallsourcekontakt verbunden, der sich in den Halbleiterkörper 210 erstreckt. Der Drainbereich 265 ist elektrisch mit einem Drainkontakt 268, beispielsweise einem hochdotierten Polysilizium- und/oder Metalldrainkontakt verbunden.
  • Ein Bereich oder beide Bereiche von dem Sourcebereich 260 und dem Drainbereich 265 können sich so tief in den Halbleiterkörper 210 erstrecken wie der Drain-Ausdehnungsbereich 240 oder in dem tiefen Bodybereich 270 enden.
  • Ein Bereich von den Source- und Drainbereichen 260, 265 kann sich auch tiefer in den Halbleiterkörper 210 erstrecken. Gemäß einem Ausführungsbeispiel kann der eine Bereich aus den Source- und Drainbereichen 260, 265 an einer Oberseite enden oder sich in eine Schicht bzw. ein Substrat aus der Halbleiterschicht 280, der vergrabenen Schicht 290 und dem Halbleitersubstrat 295 erstrecken.
  • Wie in 2B veranschaulicht ist, erstreckt sich der Drainkontakt 268 durch den Drainbereich 265 und endet an der Halbleiterschicht 280. Eine optionale hochdotierte erste Kontaktschicht 269, die einen Leitfähigkeitstyp mit der Halbleiterschicht 280 teilt, kann zwischen der Halbleiterschicht 280 und dem Drainkontakt 268 angeordnet sein, um einen Kontaktwiderstand zu reduzieren. In ähnlicher Weise erstreckt sich der Sourcekontakt 263 durch den Sourcebereich 260 und endet an dem tiefen Bodybereich 270. Eine optionale hochdotierte zweite Kontaktschicht 264, die einen Leitfähigkeitstyp mit dem tiefen Bodybereich 270 teilt, kann zwischen dem tiefen Bodybereich 270 und dem Sourcekontakt 263 angeordnet sein, um einen Kontaktwiderstand zu reduzieren.
  • Der tiefe Bodybereich 270 ist elektrisch mit dem Bodybereich 230 verbunden und erstreckt sich unter dem Drain-Ausdehnungsbereich 240 längs einer lateralen Richtung. Der tiefe Bodybereich 270 und der Drain-Ausdehnungsbereich 240 bilden eine Superübergang-(SJ-)Struktur. Eine Ladungskompensation zwischen dem tiefen Bodybereich 270 und dem Drain-Ausdehnungsbereich 240 ermöglicht ein höheres Dotieren des Drain-Ausdehnungsbereiches 240, während die Spannungssperrfähigkeiten beibehalten werden. Damit kann der Einschaltwiderstand bzw. Ein-Zustand-Widerstand verbessert werden. Wenn eine Betrachtung von der ersten Seite des Halbleiterkörpers 210 erfolgt, sind der Drain-Ausdehnungsbereich 240, der tiefe Bodybereich 270, die Halbleiterschicht 280, die vergrabene Schicht 290 und das Halbleitersubstrat 295 nacheinander angeordnet. Weitere Bereiche können zwischen irgendeinem der Bereiche bzw. Schichten bzw. dem Substrat aus dem Drain-Ausdehnungsbereich 240, dem tiefen Bodybereich 270, der Halbleiterschicht 280, der vergrabenen Schicht 290 und dem Halbleitersubstrat 295 gelegen sein.
  • Hinsichtlich Einzelheiten, beispielsweise Materialien, Ausformungen der Gatestrukturen 250, des Bodendielektrikums 255, des Bodybereichs 230, des Drain-Ausdehnungsbereiches 240, des Sourcebereiches 360, des Drainbereiches 265 und der Rippe 120 gilt die Information zu dem anhand der 1 beschriebenen Ausführungsbeispiel in gleicher Weise.
  • In einem Ausführungsbeispiel liegt eine maximale Dotierungskonzentration des tiefen Bodybereiches 270 zwischen 1016 cm–3 und 1018 cm–3, eine maximale Dotierungskonzentration der Halbleiterschicht 280 liegt zwischen 1015 cm–3 und 1018 cm–3, und eine maximale Dotierungskonzentration der vergrabenen Schicht 290 liegt zwischen 1017 cm–3 und 1021 cm–3.
  • 3A zeigt eine perspektivische Darstellung einer Halbleitervorrichtung 300 gemäß einem anderen Ausführungsbeispiel. In der Halbleitervorrichtung 300 ist ein Drain-Ausdehnungsbereich 340 in erster Linie außerhalb einer Rippe 320 gebildet.
  • Die Halbleitervorrichtung 300 umfasst die Rippe 320, die an einer ersten Seite eines Halbleiterkörpers 310 gelegen ist. Der Halbleiterkörper 310 umfasst weiterhin einen Bodybereich 330 des zweiten Leitfähigkeitstyps, einen Kanalbereich 335, einen Drain-Ausdehnungsbereich 340 des ersten Leitfähigkeitstyps und eine flache Trenchisolation 345, die an eine Oberseite des Drain-Ausdehnungsbereiches 340 angrenzt. Ähnlich zu dem in 2A gezeigten Ausführungsbeispiel grenzt eine Gatestruktur an die Rippe 320 an zwei entgegengesetzten Wänden der Rippe 320 und optional an eine Oberseite (in 3A nicht gezeigt; siehe 2A) an. Die Halbleitervorrichtung 300 umfasst außerdem einen tiefen Bodybereich 370 eines zweiten Leitfähigkeitstyps, ein Bodendielektrikum, das die Gatestruktur von dem tiefen Bodybereich 370 isoliert (in 3A nicht gezeigt; siehe 2A), eine Halbleiterschicht 380 des ersten oder des zweiten Leitfähigkeitstyps, eine hochdotierte vergrabene Schicht 390 des ersten oder des zweiten Leitfähigkeitstyps und ein Halbleitersubstrat 395.
  • Die vergrabene Schicht 390 ermöglicht eine Unterdrückung oder Verminderung eines vertikalen Bipolartransistors, der Ladungsträger in das Halbleitersubstrat 395 injiziert. Die vergrabene Schicht 390 kann eine höhere Dotierungskonzentration als die Halbleiterschicht 380 haben. In einem Ausführungsbeispiel ist das Halbleitersubstrat 395 n-dotiert, und die vergrabene Schicht 390 ist p+-dotiert. In einem anderen Ausführungsbeispiel ist das Halbleitersubstrat 395 p-dotiert, und die vergrabene Schicht 390 ist n+-dotiert. Gemäß einem anderen Ausführungsbeispiel ist das Halbleitersubstrat 395 Teil eines Silizium-auf-Isolator-(SOI-)Substrats. Gemäß noch einem anderen Ausführungsbeispiel sind das Halbleitersubstrat 395 und die vergrabene Schicht 390 in einem hochdotierten Halbleitersubstrat kombiniert bzw. zusammengefasst.
  • Die Anordnung der flachen Trenchisolation 345 und der Gatestruktur auf dem Drain-Ausdehnungsbereich 340 ermöglicht eine höhere Dotierung in dem Drain-Ausdehnungsbereich 340 aufgrund eines höheren Durchgriffs des elektrischen Feldes. Dies erlaubt eine weitere Reduktion des Einschaltwiderstandes. Die Gatestruktur kann auch auf der Oberseite der Rippe 320 abwesend sein bzw. fehlen.
  • An ihren beiden Enden grenzt die Rippe 320 an einen Sourcebereich 360 des ersten Leitfähigkeitstyps und an einen Drainbereich 365 des ersten Leitfähigkeitstyps an. Der Sourcebereich 360 ist elektrisch mit einem Sourcekontakt 363, beispielsweise einem hochdotierten Polysilizium- oder Metallsourcekontakt verbunden, der sich in den Halbleiterkörper 310 erstreckt. Der Drainbereich 365 ist elektrisch mit einem Drainkontakt 368, beispielsweise einem hochdotierten Polysilizium- oder Metalldrainkontakt verbunden.
  • Ein Bereich oder beide Bereiche aus dem Sourcebereich 360 und dem Drainbereich 365 können sich so tief in den Halbleiterkörper 310 wie der Drain-Ausdehnungsbereich 340 erstrecken oder in dem tiefen Bodybereich 370 enden.
  • Ein Bereich aus den Source- und Drainbereichen 360, 365 kann sich auch tiefer in den Halbleiterkörper 310 erstrecken. Gemäß einem Ausführungsbeispiel kann der eine Bereich von den Source- und Drainbereichen 360, 365 auch an einer Oberseite enden oder sich in eine Schicht bzw. ein Substrat aus der Halbleiterschicht 380, der vergrabenen Schicht 390 und dem Halbleitersubstrat 395 erstrecken.
  • Ähnlich zu dem in den 2A bis 2D veranschaulichten Ausführungsbeispiel kann sich der Drainkontakt 368 durch den Drainbereich 365 erstrecken und an der Halbleiterschicht 380 enden. Eine optionale hochdotierte erste Kontaktschicht, die einen Leitfähigkeitstyp mit der Halbleiterschicht 380 teilt, kann zwischen der Halbleiterschicht 380 und dem Drainkontakt 368 angeordnet sein, um einen Kontaktwiderstand zu reduzieren. In ähnlicher Weise kann sich der Sourcekontakt 363 durch den Sourcebereich 360 erstrecken und an dem tiefen Bodybereich 370 enden. Eine optionale hochdotierte zweite Kontaktschicht, die einen Leitfähigkeitstyp mit dem tiefen Bodybereich 370 teilt, kann zwischen dem tiefen Bodybereich 370 und dem Sourcekontakt 363 angeordnet sein, um einen Kontaktwiderstand zu reduzieren.
  • Der tiefe Bodybereich 370 ist elektrisch mit dem Bodybereich 330 verbunden und erstreckt sich unter dem Drain-Ausdehnungsbereich 340 längs einer lateralen Richtung. Der tiefe Bodybereich 370 und der Drain-Ausdehnungsbereich 340 bilden eine Superübergang-(SJ-)Struktur. Eine Ladungskompensation zwischen dem tiefen Bodybereich 370 und dem Drain-Ausdehnungsbereich 340 ermöglicht eine höhere Dotierung des Drain-Ausdehnungsbereiches 340, während die Spannungssperrfähigkeiten beibehalten werden. Damit kann der Einschaltwiderstand verbessert werden.
  • Indem der Drain-Ausdehnungsbereich 340 in erster Linie bzw. vorherrschend außerhalb der Rippe 320 gebildet wird, wie dies in 3A gezeigt ist, ist das Querschnittsgebiet bzw. die Querschnittsfläche des Drain-Ausdehnungsbereiches 340 größer als das Querschnittsgebiet bzw. die Querschnittsfläche der Rippe 320. Dies erlaubt eine weitere Reduktion des Einschaltwiderstandes.
  • Wenn eine Betrachtung von der ersten Seite des Halbleiterkörpers 310 erfolgt, sind der Drain-Ausdehnungsbereich 340, der tiefe Bodybereich 370, die Halbleiterschicht 380, die vergrabene Schicht 390 und das Halbleitersubstrat 395 nacheinander angeordnet. Weitere Bereiche können zwischen beliebigen Bereichen bzw. Schichten bzw. Substrat aus dem Drain-Ausdehnungsbereich 340, dem tiefen Bodybereich 370, der Halbleiterschicht 380, der vergrabenen Schicht 390 und dem Halbleitersubstrat 395 gelegen bzw. angeordnet sein.
  • 3B zeigt ein Beispiel der Halbleitervorrichtung 300 mit einer Parallelverbindung von Transistorzellen, die eine Rippe und einen Drain-Ausdehnungsbereich haben, wobei der Drain-Ausdehnungsbereich in erster Linie bzw. vorherrschend außerhalb der Rippe gebildet ist. Während 3A eine Transistorzelle veranschaulicht, ist 3B ein Beispiel einer Parallelverbindung von Transistorzellen. Jede der Rippen 320a, 320b einschließlich Bodybereichen 330a, 330b ist einer Transistorzelle zugeordnet. Obwohl getrennte Sourcekontakte 363a, 363b und getrennte Drainkontakte 368a, 368b für jede Transistorzelle vorgesehen sein können, wie dies in 3B gezeigt ist, können auch ein gemeinsamer Sourcekontakt und ein gemeinsamer Drainkontakt für alle oder für eine Vielzahl von Transistorzellen vorhanden sein.
  • Hinsichtlich Einzelheiten der in den 3A und 3B gezeigten Elemente, beispielsweise Materialien und Dotierungskonzentrationen des Bodybereiches 330, des Drain-Ausdehnungsbereiches 340, des Sourcebereiches 360, des Drainbereiches 365 gelten Einzelheiten bezüglich der anhand der 1 und 2A bis 2D beschriebenen Ausführungsbeispiele in gleicher Weise.
  • 4 veranschaulicht eine Halbleitervorrichtung 400 gemäß einem anderen Ausführungsbeispiel. Ähnlich zu jeweiligen Elementen der in den 2A bis 2D gezeigten Halbleitervorrichtung 200 umfasst die Halbleitervorrichtung 400 eine Rippe 420, einen Bodybereich 430, einen Kanalbereich 435, einen Dran- Ausdehnungsbereich 440, eine flache Trenchisolation 445, eine Gatestruktur 450, einen Sourcebereich 460, einen Sourcekontakt 463, einen Drainbereich 465, einen Drainkontakt 468 und einen tiefen Bodybereich 470. Anders als die in den 2A bis 2D gezeigte Halbleitervorrichtung 200 umfasst die Halbleitervorrichtung 400 ein Silizium-auf-Isolator-(SOI-)Substrat. Mit anderen Worten, ein vergrabenes Dielektrikum 481, beispielsweise ein vergrabenes Oxid, ersetzt die Halbleiterschicht 280 und die vergrabene Schicht 290, wie diese in den 2A bis 2D gezeigt sind. Das vergrabene Dielektrikum 481 eliminiert jeglichen parasitären vertikalen Stromfluss von der Halbleitervorrichtung 400 in ein Halbleitersubstrat 495 unterhalb des vergrabenen Dielektrikums 481.
  • Die 5A und 5B zeigen Beispiele mit verschiedenen Gestaltungen bzw. Layouts einer Gatestruktur. Während eine Gatestruktur 550a mit einem Gatedielektrikum und einer Gateelektrode entgegengesetzte Wände einer Rippe 520 einschließlich eines Bodybereiches 530 in 5A bedeckt, grenzt eine Gatestruktur 550b auch an eine Oberseite der Rippe 520 in 5B an. Kanalbereiche 535a, 535b bilden einen Teil des Bodybereichs 530 und grenzen an die jeweilige Gatestruktur 550a, 550b an. In den Kanalbereichen 535a, 535b kann eine Ladungsträgerdichte durch Feldeffekt gesteuert werden. Als ein Beispiel kann eine an die Gatestruktur 550a, 550b angelegte Spannung eine Inversionsladung in den Kanalbereichen 535a, 535b induzieren, beispielsweise einen n-leitenden Kanal in einem p-dotierten Bodybereich. Eine homogene Dotierung in dem Bodybereich 530, der an die Gatestruktur 550a, 550b angrenzt, resultiert in einer homogenen Stromverteilung über den Kanalbereichen 535a, 535b und vergrößert damit ein Stromführungsgebiet der Kanalbereiche 535a, 535b. Mit anderen Worten, eine homogene Dotierung in dem Bodybereich 530, der an die Gatestrukturen 550a, 550b angrenzt, resultiert in einer homogenen Schwellenspannung längs der Kanalbereiche 535a, 535b. Ein Beispiel des Herstellens einer homogenen Dotierung in den Kanalbereichen 535a, 535b ist anhand von 9 beschrieben.
  • In jedem der in den 5A und 5B gezeigten Beispiele ist ein Bodendielektrikum 555 von einer ausreichenden Dicke, um eine gewünschte elektrische Isolation zwischen den Gatestrukturen 550a, 550b und einem tiefen Bodybereich 570 zu gewährleisten.
  • 6 ist eine schematische Darstellung einer integrierten Schaltung, die eine Halbleitervorrichtung 700 mit einer Rippe und einem Drain-Ausdehnungsbereich aufweist, beispielsweise eine Halbleitervorrichtung gemäß einem hier beschriebenen Ausführungsbeispiel, in einem ersten Gebiet 710 und anderen Schaltungselementen in einem zweiten Gebiet 720, beispielsweise analogen und/oder digitalen Schaltungsblöcken. Die anderen Schaltungselemente können ein oder mehrere Bauelemente aus einem Widerstand, einem Induktor bzw. einer Spule, einem Kondensator, einem Transistor, einer Diode und Kombinationen hiervon umfassen.
  • 7 veranschaulicht einen schematischen Prozessfluss eines Verfahrens zum Herstellen einer Halbleitervorrichtung. Ein Prozessmerkmal S100 umfasst ein Bilden einer Rippe an einer ersten Seite eines Halbleiterkörpers. Ein Prozessmerkmal S110 umfasst ein Bilden eines Bodybereiches eines zweiten Leitfähigkeitstyps in wenigstens einem Teil der Rippe. Ein Prozessmerkmal S120 umfasst ein Bilden eines Drain-Ausdehnungsbereiches eines ersten Leitfähigkeitstyps. Der Drain-Ausdehnungsbereich kann auch vor Bilden der Rippe gebildet werden, beispielsweise durch epitaktisches Wachstum. Dann wird die Rippe in wenigstens einem Teil des Drain-Ausdehnungsbereiches gebildet, und der Bodybereich wird in wenigstens einem Teil der Rippe gebildet, beispielsweise durch Implantieren von Dotierstoffen in die Rippe. Ein Prozessmerkmal S130 umfasst ein Bilden eines Source- sowie eines Drainbereiches des ersten Leitfähigkeitstyps. Ein Prozessmerkmal S140 umfasst ein Bilden einer Gatestruktur, die an entgegengesetzte Wände der Rippe angrenzt, wobei der Bodybereich und der Drain-Ausdehnungsbereich nacheinander zwischen dem Sourcebereich und dem Drainbereich angeordnet sind.
  • 8 ist eine schematische Darstellung eines Prozessflusses eines Verfahrens zum Herstellen eines homogen dotierten Kanalbereichsteiles eines Bodybereiches. Eine homogene Dotierstoffkonzentration in dem Kanalbereichsteil wirkt einem inhomogenen Stromfluss längs Wänden der Rippe entgegen und maximiert somit ein Stromführungsgebiet.
  • Ein Prozessmerkmal S200 umfasst ein Implantieren von Dotierstoffen unter verschiedenen Implantationsenergien in sich ändernde Tiefen eines Bodybereiches beispielsweise durch Wände und/oder eine Oberseite der Rippe oder durch eine Oberfläche des Halbleiterkörpers. Implantationsenergien E1 bis En können in Gauss-Verteilungen von Dotierstoffkonzentrationen resultieren, die unter Abständen x1 bis xn von der Oberseite des Bodybereiches oder Halbleiterkörpers zentriert sind.
  • Ein Prozessmerkmal S210 umfasst ein thermisches Diffundieren der Dotierstoffe durch Einwirken von Wärme auf den Bodybereich. Dadurch dehnen sich die Gauss-Verteilungen der Dotierstoffkonzentrationen unter Abständen x1 bis xn aus und überlappen zunehmend einander, was in einer homogenen Dotierungskonzentration in dem Kanalbereich des Bodybereiches resultiert.
  • 9 ist eine schematische Darstellung eines Prozessflusses eines Verfahrens zum Herstellen eines Sourcebereiches und eines Drainbereiches des ersten Leitfähigkeitstyps.
  • Ein Prozessmerkmal S300 umfasst ein Bilden eines ersten Kontakttrenches, der sich von einer ersten Seite in einen Halbleiterkörper erstreckt.
  • Ein Prozessmerkmal S310 umfasst ein Bilden eines zweiten Kontakttrenches, der sich von der ersten Seite in den Halbleiterkörper erstreckt.
  • Ein Prozessmerkmal S320 umfasst ein Dotieren von Wänden und einer Bodenseite von jedem Trench aus den ersten und zweiten Kontakttrenches. In einem Ausführungsbeispiel umfasst ein Dotieren ein Bilden eines dotierten Silikatglases, beispielsweise Phosphorsilikatglas (PSG) für ein n-Dotieren von Silizium oder Borsilikatglas (BSG) für ein p-Dotieren von Silizium an den Wänden und an der Bodenseite von jedem Trench aus den Kontakttrenches und ein thermisches Diffundieren von Dotierstoffen des dotierten Silikatglases durch die Wände und durch die Bodenseite von jedem Trench aus den Kontakttrenches durch Einwirken von Wärme auf das dotierte Silikatglas und danach ein Entfernen des dotierten Silikatglases. In einem anderen Ausführungsbeispiel umfasst das Dotieren ein geneigtes bzw. schräges Implantieren der Dotierstoffe durch die Seitenwände der Kontakttrenches.
  • Ein Prozessmerkmal S330 umfasst ein Füllen der ersten und zweiten Kontakttrenches mit einem leitenden Material, beispielsweise einem hochdotierten Polysilizium und/oder Metall, um dadurch einen elektrischen Kontakt zu den Source- und Drainbereichen herzustellen.
  • Die 10A bis 10E zeigen schematische Schnitt- und perspektivische Darstellungen eines Halbleitersubstrats 1195 zu verschiedenen Stufen bzw. Zuständen während einer Herstellung einer Halbleitervorrichtung gemäß einem Ausführungsbeispiel.
  • Das Halbleitersubstrat 1195 ist in 10A gezeigt. In einem Ausführungsbeispiel umfasst das Halbleitersubstrat eine Schicht aus einer p-dotierten Halbleiterschicht auf einem n-dotierten Halbleitersubstrat, einer n-dotierten Halbleiterschicht auf einem p-dotierten Halbleitersubstrat und einem Silizium-auf-Isolator-Substrat, einem hochdotierten Halbleitersubstrat.
  • Unter Bezugnahme auf die schematische Schnittdarstellung des Halbleitersubstrats 1195 in 10B wird eine vergrabene Schicht 1190 des ersten Leitfähigkeitstyps an einer ersten Seite des Halbleitersubstrats 1195 gebildet. Die vergrabene Schicht 1190 kann gebildet werden durch Implantieren von Dotierstoffen des ersten Leitfähigkeitstyps oder durch Diffundieren von diesen in das Halbleitersubstrat 1195. Die vergrabene Schicht 1190 kann auch durch Schichtabscheidung, beispielsweise epitaktisches Wachstum, gebildet werden.
  • Unter Bezugnahme auf die schematische Schnittdarstellung des Halbleitersubstrats 1195 in 10C wird eine Schicht 1180 des ersten oder des zweiten Leitfähigkeitstyps mit einer Dotierungskonzentration, die niedriger ist als die Konzentration der vergrabenen Schicht 1190, auf der vergrabenen Schicht 1190 gebildet, beispielsweise durch Schichtabscheidung bzw. ablagerung, wie beispielsweise ein epitaktisches Wachstum. In einem Ausführungsbeispiel ist die Dotierungskonzentration der vergrabenen Schicht 1190 wenigstens 1017 cm–3, und die Dotierungskonzentration der epitaktisch aufgewachsenen Schicht 1180 ist kleiner als 1018 cm–3.
  • Ein weiteres Verarbeiten einschließlich eines Bildens eines Bodybereiches 1130, eines Bildens eines tiefen Bodybereiches 1170 und eines Bildens einer Rippe 1120 einschließlich des Bodybereiches 1130 resultiert in einer Struktur, wie diese in der perspektivischen Darstellung von 10D gezeigt ist. Ein Halbleiterkörper 1110 umfasst einen Stapel des Halbleitersubstrats 1195, der vergrabenen Schicht 1190, der Schicht 1180 und des tiefen Bodybereiches 1170.
  • Anhand der schematischen Schnittdarstellung von 10E, die einen Schnitt längs einer Linie AA' von 10D zeigt, wird eine flache Trenchisolation 1145 an einer Oberseite der Rippe 1120 gebildet. Die flache Trenchisolation 1145 kann gebildet werden durch Ätzen eines flachen Trenches in die Rippe 1120 und durch Füllen des Trenches mit einem isolierenden Material, beispielsweise SiO2. Der Bodybereich 1130 ist elektrisch mit dem tiefen Bodybereich 1170 verbunden und grenzt an einen Drain-Ausdehnungsbereich 1140 an. Der Bodybereich 1130 und/oder der Drain-Ausdehnungsbereich 1140 kann durch mehrfache maskierte Implantationen gebildet werden. Der Drain-Ausdehnungsbereich 1140 kann auch Teil der Schicht 1180 sein. Der Drain-Ausdehnungsbereich 1140 kann gebildet werden in wenigstens einem Teil der Rippe 1120, und eine laterale Ausdehnung oder Erstreckung des Drain-Ausdehnungsbereiches 1140 kann zwischen 0,5 µm und 100 µm betragen. Ein Ende des Drain-Ausdehnungsbereiches 1140 kann ausgerichtet sein mit einem Ende der flachen Trenchisolation 1145 und einem Ende des tiefen Bodybereiches 1170. In einem Ausführungsbeispiel beträgt die Dotierungskonzentration des Bodybereiches 1130 zwischen 1016 cm und 1018 cm–3, und die Dotierungskonzentration des Drain-Ausdehnungsbereiches 1140 ist kleiner als 1018 cm–3.
  • Ein Sourcebereich 1160 des ersten Leitfähigkeitstyps und ein Drainbereich 1165 des ersten Leitfähigkeitstyps werden in dem Halbleiterkörper 1110 gebildet, beispielsweise durch Ätzen eines Trenches in den Halbleiterkörper 1110 und Diffundieren von Dotierstoffen von einer Diffusionsquelle an Wänden und an einer Bodenseite des Trenches in den Halbleiterkörper. Die Diffusionsquelle kann nach Bildung der Source- und Drainbereiche 1160, 1165 entfernt werden. Ein Sourcekontakt 1163, beispielsweise hochdotiertes Polysilizium oder Metall, und ein Drainkontakt 1168, beispielsweise hochdotiertes Polysilizium oder Metall, werden in die Trenches gefüllt, die sich in den Sourcebereich 1160 und in den Drainbereich 1165 erstrecken. Einer der Trenches kann sich durch den Sourcebereich 1160 oder den Drainbereich 1165 bis zu oder in eines aus dem tiefen Bodybereich 1170, der Schicht 1180 oder der vergrabenen Schicht 1190 erstrecken. Eine Gatestruktur 1150 wird auf einer Oberseite der Rippe 1120 gebildet.
  • In einem Ausführungsbeispiel werden die Source- und Drainbereiche 1160, 1165 gebildet, wie dies in dem Prozessfluss S300 bis S330 beschrieben ist, der in 9 veranschaulicht ist, und eine Dotierungskonzentration der Source- und Drainbereiche 1160, 1165 überschreitet wenigstens 1019 cm–3. Der Sourcebereich 1160 kann an den Bodybereich 1130 angrenzen, und der Drainbereich 1165 kann an den Drain-Ausdehnungsbereich 1140 angrenzen.
  • Anstatt eines Bedeckens der Oberseite der Rippe 1120 kann die Gatestruktur 1150 auch lediglich entgegengesetzte Seitenwände der Rippe 1120 bedecken oder entgegengesetzte Seitenwände und die Oberseite der Rippe 1120 bedecken. Die Gatestruktur 1150 umfasst ein leitendes Material oder eine Kombination von leitenden Materialien, beispielsweise ein Metall und/oder ein hochdotiertes Halbleitermaterial, wie beispielsweise hochdotiertes Polysilizium, und ein Gatedielektrikum. In einem Fall, dass die Gatestruktur 1150 Seitenwände der Rippe 1120 bedeckt, isoliert ein Bodendielektrikum die Gatestruktur 1150 von dem tiefen Bodybereich 1170.
  • Obwohl spezifische Ausführungsbeispiele hier dargestellt und beschrieben sind, ist es für den Fachmann selbstverständlich, dass eine Vielzahl von alternativen und/oder äquivalenten Ausführungen für die gezeigten und beschriebenen Ausführungsbeispiele herangezogen werden kann, ohne von dem Bereich der vorliegenden Erfindung abzuweichen. Diese Anmeldung soll alle Anpassungen oder Veränderungen der hier diskutierten spezifischen Ausführungsbeispiele abdecken. Daher ist beabsichtigt, dass diese Erfindung lediglich durch die Patentansprüche und deren Äquivalente begrenzt ist.

Claims (25)

  1. Halbleitervorrichtung, umfassend: eine Rippe (120) an einer ersten Seite eines Halbleiterkörpers (110), einen Bodybereich (130) eines zweiten Leitfähigkeitstyps in wenigstens einem Teil der Rippe (120), einen Drain-Ausdehnungsbereich (140) eines ersten Leitfähigkeitstyps, einen Sourcebereich und einen Drainbereich (160, 165) des ersten Leitfähigkeitstyps und eine Gatestruktur (150) angrenzend an entgegengesetzte Wände der Rippe (120), wobei der Bodybereich (130) und der Drain-Ausdehnungsbereich (140) nacheinander zwischen dem Sourcebereich (160) und dem Drainbereich (165) angeordnet sind.
  2. Halbleitervorrichtung nach Anspruch 1, bei der der Drain-Ausdehnungsbereich (140) eine laterale Dimension bzw. Abmessung zwischen 0,5 µm und 100 µm hat.
  3. Halbleitervorrichtung nach Anspruch 1 oder 2, bei der eine maximale Dotierungskonzentration des Drain-Ausdehnungsbereiches (140) kleiner als 1018 cm–3 ist.
  4. Halbleitervorrichtung nach einem der Ansprüche 1 bis 3, bei der die Rippe (120) wenigstens einen Teil des Drain-Ausdehnungsbereiches (140) umfasst.
  5. Halbleitervorrichtung nach einem der Ansprüche 1 bis 4, weiterhin umfassend eine flache Trenchisolation (245) an einer Oberseite der Rippe (220) angrenzend an den Drain-Ausdehnungsbereich (240).
  6. Halbleitervorrichtung nach einem der Ansprüche 1 bis 5, bei der die Gatestruktur (250) an die Oberseite der Rippe (220) angrenzt.
  7. Halbleitervorrichtung nach einem der Ansprüche 1 bis 6, bei der der Bodybereich (230) einen ersten Kanalteil (235) umfasst, der an eine erste Seitenwand der Rippe (220) angrenzt, und bei der eine maximale relative Veränderung der Dotierungskonzentration in dem ersten Kanalteil (235) des Bodybereiches (230) längs einer vertikalen Richtung senkrecht zu der ersten Seite des Halbleiterkörpers (210) kleiner als 20 % ist.
  8. Halbleitervorrichtung nach einem der Ansprüche 1 bis 7, weiterhin umfassend einen tiefen Bodybereich (270) des zweiten Leitfähigkeitstyps angrenzend an eine Bodenseite des Drain-Ausdehnungsbereiches (240), wobei der tiefe Bodybereich (270) elektrisch mit dem Bodybereich (230) verbunden ist.
  9. Halbleitervorrichtung nach Anspruch 8, bei der eine maximale Dotierungskonzentration des tiefen Bodybereiches (270) 1019 cm–3 beträgt.
  10. Halbleitervorrichtung nach Anspruch 8 oder 9, bei der der Halbleiterkörper (210) den Drain-Ausdehnungsbereich (240), den tiefen Bodybereich (270), eine erste Halbleiterschicht (280) des ersten Leitfähigkeitstyps und eine zweite Halbleiterschicht (290) des ersten Leitfähigkeitstyps mit einer höheren Dotierungskonzentration als die erste Halbleiterschicht (280) aufweist, die nacheinander längs einer Linie senkrecht zu der ersten Seite des Halbleiterkörpers (210) angeordnet sind.
  11. Halbleitervorrichtung nach Anspruch 8 oder 9, bei der der Halbleiterkörper (210) den Drain-Ausdehnungsbereich (240), den tiefen Bodybereich (270), eine erste Halbleiterschicht (280) des zweiten Leitfähigkeitstyps und eine zweite Halbleiterschicht (290) des ersten Leitfähigkeitstyps mit einer höheren Dotierungskonzentration als die erste Halbleiterschicht (280) aufweist, die nacheinander längs einer Linie senkrecht zu der ersten Seite des Halbleiterkörpers (210) angeordnet sind.
  12. Halbleitervorrichtung nach Anspruch 8 oder 9, bei der der Halbleiterkörper (210) den Drain-Ausdehnungsbereich (240), den tiefen Bodybereich (270) und eine vergrabene Siliziumoxidschicht aufweist, die nacheinander längs einer Linie senkrecht zu der ersten Seite des Halbleiterkörpers (210) angeordnet sind.
  13. Halbleitervorrichtung nach einem der Ansprüche 1 bis 12, bei der der Halbleiterkörper (110) eine p-dotierte Halbleiterschicht auf einem n-dotierten Halbleitersubstrat oder eine n-dotierte Halbleiterschicht auf einem p-dotierten Halbleitersubstrat oder ein Silizium-auf-Isolator-Substrat aufweist.
  14. Halbleitervorrichtung nach einem der Ansprüche 1 bis 13, bei der sich ein erster Kontakttrench von der ersten Seite des Halbleiterkörpers (110) in den Sourcebereich (160) erstreckt, sich ein zweiter Kontakttrench von der ersten Seite des Halbleiterkörpers (110) in den Drainbereich (165) erstreckt, der Sourcebereich (160) und der Drainbereich (165) hochdotiertes Silizium des ersten Leitfähigkeitstyps angrenzend an Seitenwände und eine Bodenseite des ersten und des zweiten Kontakttrenches umfassen, wobei die ersten und zweiten Kontakttrenches mit einem ersten und einem zweiten leitenden Material gefüllt sind.
  15. Halbleitervorrichtung nach einem der Ansprüche 1 bis 13, bei der sich ein erster Kontakttrench von der ersten Seite des Halbleiterkörpers (110) in den Sourcebereich (160) erstreckt, sich ein zweiter Kontakttrench von der ersten Seite des Halbleiterkörpers (110) in den Drainbereich (165) erstreckt, wobei ein Trench aus den ersten und zweiten Kontakttrenches sich durch einen entsprechenden Source- oder Drainbereich erstreckt.
  16. Integrierte Schaltung, umfassend die Halbleitervorrichtung nach einem der Ansprüche 1 bis 15.
  17. Verfahren zum Herstellen einer Halbleitervorrichtung, umfassend: Bilden einer Rippe (120) an einer ersten Seite eines Halbleiterkörpers (110), Bilden eines Bodybereiches (130) eines zweiten Leitfähigkeitstyps in wenigstens einem Teil der Rippe (120), Bilden eines Drain-Ausdehnungsbereiches (140) eines ersten Leitfähigkeitstyps, Bilden eines Sourcebereiches (160) und eines Drainbereiches (165) des ersten Leitfähigkeitstyps, und Bilden einer Gatestruktur (150) angrenzend an entgegengesetzte Wände der Rippe (120), wobei der Bodybereich (130) und der Drain-Ausdehnungsbereich (140) nacheinander zwischen dem Sourcebereich (160) und dem Drainbereich (165) angeordnet werden.
  18. Verfahren nach Anspruch 17, weiterhin umfassend Bilden der Gatestruktur (150) auf einer Oberseite der Rippe (120).
  19. Verfahren nach Anspruch 17 oder 18, bei dem der Drain-Ausdehnungsbereich (140) wenigstens teilweise in der Rippe (120) gebildet wird.
  20. Verfahren nach einem der Ansprüche 17 bis 19, weiterhin umfassend: Bilden einer vergrabenen Schicht (290) in einem Halbleitersubstrat (210) und Bilden einer dotierten Halbleiterschicht (280) auf der vergrabenen Schicht (290).
  21. Verfahren nach einem der Ansprüche 17 bis 20, weiterhin umfassend Bilden einer flachen Trenchisolation (245) auf einer Oberseite der Rippe angrenzend an den Drain-Ausdehnungsbereich (240).
  22. Verfahren nach einem der Ansprüche 17 bis 21, weiterhin umfassend Bilden eines tiefen Bodybereiches (270) des zweiten Leitfähigkeitstyps unterhalb der Rippe (220).
  23. Verfahren nach einem der Ansprüche 17 bis 22, weiterhin umfassend Dotieren des Bodybereiches durch mehrfache maskierte Ionenimplantationen.
  24. Verfahren nach einem der Ansprüche 17 bis 23, bei dem das Bilden des Sourcebereiches und des Drainbereiches umfasst: Bilden eines ersten Kontakttrenches, der sich von der ersten Seite in den Halbleiterkörper erstreckt, Bilden eines zweiten Kontakttrenches, der sich von der ersten Seite in den Halbleiterkörper erstreckt, Einstellen einer Höhe der Rippe zwischen 0,5 µm und 20 µm, Dotieren von Wänden und einer Bodenseite von jedem der Trenches aus dem ersten und dem zweiten Kontakttrench, und Füllen des ersten Kontakttrenches und des zweiten Kontakttrenches mit einem leitenden Material.
  25. Verfahren nach einem der Ansprüche 17 bis 24, bei dem das Bilden des Drain-Ausdehnungsbereiches, der Rippe und des Bodybereiches umfasst: Bilden des Drain-Ausdehnungsbereiches auf einem Halbleitersubstrat durch Epitaxie und Bilden des Bodybereiches durch Implantieren von Dotierstoffen in wenigstens einem Teil der Rippe.
DE102013113343.6A 2012-12-03 2013-12-02 Halbleitervorrichtung, integrierte schaltung, verfahren zur herstellung einer halbleitervorrichtung Active DE102013113343B4 (de)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US13/692,462 US9006811B2 (en) 2012-12-03 2012-12-03 Semiconductor device including a fin and a drain extension region and manufacturing method
US13/692,462 2012-12-03

Publications (2)

Publication Number Publication Date
DE102013113343A1 true DE102013113343A1 (de) 2014-06-05
DE102013113343B4 DE102013113343B4 (de) 2024-10-02

Family

ID=50726168

Family Applications (1)

Application Number Title Priority Date Filing Date
DE102013113343.6A Active DE102013113343B4 (de) 2012-12-03 2013-12-02 Halbleitervorrichtung, integrierte schaltung, verfahren zur herstellung einer halbleitervorrichtung

Country Status (5)

Country Link
US (3) US9006811B2 (de)
KR (2) KR101606241B1 (de)
CN (1) CN103855220B (de)
DE (1) DE102013113343B4 (de)
TW (1) TWI570928B (de)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102014117242A1 (de) * 2014-11-25 2016-05-25 Infineon Technologies Dresden Gmbh Leistungstransistor mit Feldelektrode

Families Citing this family (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9735243B2 (en) 2013-11-18 2017-08-15 Infineon Technologies Ag Semiconductor device, integrated circuit and method of forming a semiconductor device
US9123801B2 (en) 2013-09-16 2015-09-01 Infineon Technologies Ag Semiconductor device, integrated circuit and method of manufacturing a semiconductor device
US9461164B2 (en) 2013-09-16 2016-10-04 Infineon Technologies Ag Semiconductor device and method of manufacturing the same
WO2015047281A1 (en) * 2013-09-26 2015-04-02 Intel Corporation Vertical non-planar semiconductor device for system-on-chip (soc) applications
US9306058B2 (en) 2013-10-02 2016-04-05 Infineon Technologies Ag Integrated circuit and method of manufacturing an integrated circuit
US9287404B2 (en) 2013-10-02 2016-03-15 Infineon Technologies Austria Ag Semiconductor device and method of manufacturing a semiconductor device with lateral FET cells and field plates
US9401399B2 (en) 2013-10-15 2016-07-26 Infineon Technologies Ag Semiconductor device
KR102218366B1 (ko) * 2014-06-18 2021-02-22 인텔 코포레이션 고전압 전계효과 트랜지스터들을 위한 확장된-드레인 구조체
US9397157B2 (en) 2014-08-20 2016-07-19 Taiwan Semiconductor Manufacturing Company, Ltd. Multi-gate device structure including a fin-embedded isolation region and methods thereof
KR102168302B1 (ko) 2014-11-21 2020-10-22 삼성전자주식회사 3차원 채널을 이용하는 반도체 장치
DE102015105632B4 (de) * 2015-04-14 2016-09-01 Infineon Technologies Ag Halbleitervorrichtung mit einem transistor
CN107408574B (zh) * 2015-04-30 2021-03-30 苏州东微半导体股份有限公司 一种半导体超级结功率器件及其制造方法
KR102308747B1 (ko) * 2015-12-03 2021-10-05 삼성전자주식회사 반도체 장치
DE102016106872A1 (de) 2016-04-13 2017-10-19 Infineon Technologies Ag Verfahren zum herstellen einer integrierten schaltung einschliesslich eines lateralen graben-transistors und eines logikschaltungselements
US9929144B2 (en) 2016-04-15 2018-03-27 International Business Machines Corporation Laterally diffused metal oxide semiconductor device integrated with vertical field effect transistor
KR102513081B1 (ko) 2016-07-08 2023-03-24 삼성전자주식회사 반도체 장치
DE102016113393B4 (de) 2016-07-20 2024-11-21 Infineon Technologies Ag Halbleitervorrichtung, die ein transistor-array und ein abschlussgebiet enthält, halbleitervorrichtung mit einem leistungstransistor in einem halbleitersubstrat und verfahren zum herstellen solch einer halbleitervorrichtung
US10453754B1 (en) * 2018-06-28 2019-10-22 Globalfoundries Inc. Diffused contact extension dopants in a transistor device
US11152506B1 (en) * 2020-06-15 2021-10-19 Texas Instruments Incorporated FinFET with lateral charge balance at the drain drift region
US11658184B2 (en) * 2020-12-02 2023-05-23 Texas Instruments Incorporated Fin field effect transistor with merged drift region
CN114284334A (zh) * 2021-06-02 2022-04-05 青岛昇瑞光电科技有限公司 具有超结结构的高压无结FinFET器件及其制备方法

Family Cites Families (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6121661A (en) * 1996-12-11 2000-09-19 International Business Machines Corporation Silicon-on-insulator structure for electrostatic discharge protection and improved heat dissipation
JP3405681B2 (ja) 1997-07-31 2003-05-12 株式会社東芝 半導体装置
DE19818300C1 (de) 1998-04-23 1999-07-22 Siemens Ag Lateraler Hochvolt-Seitenwandtransistor
WO2001086726A1 (en) 2000-05-10 2001-11-15 Koninklijke Philips Electronics N.V. A semiconductor device
US7074656B2 (en) * 2003-04-29 2006-07-11 Taiwan Semiconductor Manufacturing Company, Ltd. Doping of semiconductor fin devices
US8692324B2 (en) 2005-07-13 2014-04-08 Ciclon Semiconductor Device Corp. Semiconductor devices having charge balanced structure
US7282765B2 (en) * 2005-07-13 2007-10-16 Ciclon Semiconductor Device Corp. Power LDMOS transistor
US7589378B2 (en) * 2005-07-13 2009-09-15 Texas Instruments Lehigh Valley Incorporated Power LDMOS transistor
US7323389B2 (en) * 2005-07-27 2008-01-29 Freescale Semiconductor, Inc. Method of forming a FINFET structure
US7235845B2 (en) * 2005-08-12 2007-06-26 Ciclon Semiconductor Device Corp. Power LDMOS transistor
KR100696197B1 (ko) * 2005-09-27 2007-03-20 한국전자통신연구원 실리콘 기판을 이용한 다중 게이트 모스 트랜지스터 및 그제조 방법
US7968394B2 (en) * 2005-12-16 2011-06-28 Freescale Semiconductor, Inc. Transistor with immersed contacts and methods of forming thereof
US7365401B2 (en) * 2006-03-28 2008-04-29 International Business Machines Corporation Dual-plane complementary metal oxide semiconductor
US8174071B2 (en) * 2008-05-02 2012-05-08 Taiwan Semiconductor Manufacturing Co., Ltd. High voltage LDMOS transistor
US8159029B2 (en) * 2008-10-22 2012-04-17 Taiwan Semiconductor Manufacturing Company, Ltd. High voltage device having reduced on-state resistance
US7999315B2 (en) 2009-03-02 2011-08-16 Fairchild Semiconductor Corporation Quasi-Resurf LDMOS
US7829947B2 (en) * 2009-03-17 2010-11-09 Alpha & Omega Semiconductor Incorporated Bottom-drain LDMOS power MOSFET structure having a top drain strap
US8664720B2 (en) 2010-08-25 2014-03-04 Infineon Technologies Ag High voltage semiconductor devices
US8253164B2 (en) * 2010-12-23 2012-08-28 Force Mos Technology Co., Ltd. Fast switching lateral insulated gate bipolar transistor (LIGBT) with trenched contacts
TWI455316B (zh) * 2011-01-28 2014-10-01 Richtek Technology Corp 高壓多閘極元件及其製造方法
US8629420B1 (en) * 2012-07-03 2014-01-14 Intel Mobile Communications GmbH Drain extended MOS device for bulk FinFET technology

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102014117242A1 (de) * 2014-11-25 2016-05-25 Infineon Technologies Dresden Gmbh Leistungstransistor mit Feldelektrode

Also Published As

Publication number Publication date
US20140151804A1 (en) 2014-06-05
US20160268425A1 (en) 2016-09-15
KR101606241B1 (ko) 2016-03-24
US20150206975A1 (en) 2015-07-23
KR20140071244A (ko) 2014-06-11
US9356148B2 (en) 2016-05-31
KR101694094B1 (ko) 2017-01-06
US9006811B2 (en) 2015-04-14
US10205019B2 (en) 2019-02-12
DE102013113343B4 (de) 2024-10-02
CN103855220B (zh) 2017-01-04
TWI570928B (zh) 2017-02-11
CN103855220A (zh) 2014-06-11
KR20160036025A (ko) 2016-04-01
TW201424001A (zh) 2014-06-16

Similar Documents

Publication Publication Date Title
DE102013113343B4 (de) Halbleitervorrichtung, integrierte schaltung, verfahren zur herstellung einer halbleitervorrichtung
DE112016003510B4 (de) HALBLEITERVORRlCHTUNG UND VERFAHREN ZUR HERSTELLUNG EINER HALBLEITERVORRICHTUNG
DE112012002956B4 (de) Bipolarer Transistor mit isoliertem Gate
DE102008023349B4 (de) Halbleitervorrichtung
DE69635824T2 (de) Graben-dmos-transistor mit vergrabener schicht für verminderten anschaltwiderstand und verbesserter robustheit
DE69936090T2 (de) Graben-MOSFET mit verbesserten Durchbruchspannung- und Anschaltwiderstand-Charakteristiken und Verfahren zur Herstellung
DE102007030755B3 (de) Halbleiterbauelement mit einem einen Graben aufweisenden Randabschluss und Verfahren zur Herstellung eines Randabschlusses
DE102011053147B4 (de) Halbleiterstruktur mit grabenstrukturen in direktem kontakt
DE102012216969B4 (de) Halbleiterbauelement mit einem Halbleitervia und Verfahren zum Herstellen eines Halbleiterbauelements
DE102007027519B4 (de) Halbleitervorrichtung und Verfahren zur Herstellung derselben
DE102013113939B4 (de) Halbleiterbauelemente mit stufenförmigem Randabschluss und Verfahren zum Fertigen eines Halbleiterbauelements
DE102013113286B4 (de) Halbleitervorrichtung und Verfahren zum Herstellen einer Halbleitervorrichtung
DE102008039845A1 (de) Halbleiterbauelement mit einem Halbleiterkörper
DE102016118543B4 (de) Halbleiterbauelemente, leistungshalbleiterbauelemente und verfahren zum bilden eines halbleiterbauelements
DE102008018865A1 (de) Halbleiterbauelement und Verfahren zu seiner Herstellung
DE102006055131A1 (de) Halbleiterbauteil und Verfahren zu seiner Herstellung
DE102008023474A1 (de) Halbleitervorrichtung mit Super-Junction-Struktur und Verfahren zu deren Fertigung
WO1999056321A1 (de) Lateraler hochvolt-seitenwandtransistor
DE102013107758B4 (de) Halbleitervorrichtung mit einer dielektrischen Struktur in einem Trench
DE102013102491A1 (de) Halbleitervorrichtung mit hilfsstruktur und verfahren zur herstellung einer halbleitervorrichtung
DE102014114312A1 (de) Halbleitervorrichtung und Verfahren zu deren Herstellung
DE102014110648A1 (de) Halbleitervorrichtung mit randabschluss
DE102016114229B3 (de) Transistorbauelement mit einer zwei schichten umfassenden feldelektrodeund sein herstellverfahren
DE102014110497A1 (de) Superjunction-halbleitervorrichtung und herstellungsverfahren
DE102011054784A1 (de) Integrierte Schaltungstechnologie mit verschiedenen Bauelementepitaxialschichten

Legal Events

Date Code Title Description
R012 Request for examination validly filed
R016 Response to examination communication
R016 Response to examination communication
R016 Response to examination communication
R016 Response to examination communication
R018 Grant decision by examination section/examining division
R079 Amendment of ipc main class

Free format text: PREVIOUS MAIN CLASS: H01L0029780000

Ipc: H10D0030600000