TWI570928B - 包括翼片和汲極延伸區的半導體裝置和製造方法 - Google Patents

包括翼片和汲極延伸區的半導體裝置和製造方法 Download PDF

Info

Publication number
TWI570928B
TWI570928B TW102140436A TW102140436A TWI570928B TW I570928 B TWI570928 B TW I570928B TW 102140436 A TW102140436 A TW 102140436A TW 102140436 A TW102140436 A TW 102140436A TW I570928 B TWI570928 B TW I570928B
Authority
TW
Taiwan
Prior art keywords
region
semiconductor
drain
fin
semiconductor device
Prior art date
Application number
TW102140436A
Other languages
English (en)
Other versions
TW201424001A (zh
Inventor
克里斯汀 坎彭
安德魯斯 麥瑟
Original Assignee
奧地利英飛凌科技股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 奧地利英飛凌科技股份有限公司 filed Critical 奧地利英飛凌科技股份有限公司
Publication of TW201424001A publication Critical patent/TW201424001A/zh
Application granted granted Critical
Publication of TWI570928B publication Critical patent/TWI570928B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7833—Field effect transistors with field effect produced by an insulated gate with lightly doped drain or source extension, e.g. LDD MOSFET's; DDD MOSFET's
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/785—Field effect transistors with field effect produced by an insulated gate having a channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66787—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a gate at the side of the channel
    • H01L29/66795—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a gate at the side of the channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/22—Diffusion of impurity materials, e.g. doping materials, electrode materials, into or out of a semiconductor body, or between semiconductor regions; Interactions between two or more impurities; Redistribution of impurities
    • H01L21/2225—Diffusion sources
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/22—Diffusion of impurity materials, e.g. doping materials, electrode materials, into or out of a semiconductor body, or between semiconductor regions; Interactions between two or more impurities; Redistribution of impurities
    • H01L21/225—Diffusion of impurity materials, e.g. doping materials, electrode materials, into or out of a semiconductor body, or between semiconductor regions; Interactions between two or more impurities; Redistribution of impurities using diffusion into or out of a solid from or into a solid phase, e.g. a doped oxide layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1203—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body the substrate comprising an insulating body on a semiconductor body, e.g. SOI
    • H01L27/1211—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body the substrate comprising an insulating body on a semiconductor body, e.g. SOI combined with field-effect transistors with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0642—Isolation within the component, i.e. internal isolation
    • H01L29/0649—Dielectric regions, e.g. SiO2 regions, air gaps
    • H01L29/0653—Dielectric regions, e.g. SiO2 regions, air gaps adjoining the input or output region of a field-effect device, e.g. the source or drain region
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/1095—Body region, i.e. base region, of DMOS transistors or IGBTs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H01L29/41725—Source or drain electrodes for field effect devices
    • H01L29/41766—Source or drain electrodes for field effect devices with at least part of the source or drain electrode having contact below the semiconductor surface, e.g. the source or drain electrode formed at least partially in a groove or with inclusions of conductor inside the semiconductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H01L29/41725—Source or drain electrodes for field effect devices
    • H01L29/41791—Source or drain electrodes for field effect devices for transistors with a horizontal current flow in a vertical sidewall, e.g. FinFET, MuGFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66568—Lateral single gate silicon transistors
    • H01L29/66575—Lateral single gate silicon transistors where the source and drain or source and drain extensions are self-aligned to the sides of the gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7833—Field effect transistors with field effect produced by an insulated gate with lightly doped drain or source extension, e.g. LDD MOSFET's; DDD MOSFET's
    • H01L29/7835—Field effect transistors with field effect produced by an insulated gate with lightly doped drain or source extension, e.g. LDD MOSFET's; DDD MOSFET's with asymmetrical source and drain regions, e.g. lateral high-voltage MISFETs with drain offset region, extended drain MISFETs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/785—Field effect transistors with field effect produced by an insulated gate having a channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • H01L29/7851—Field effect transistors with field effect produced by an insulated gate having a channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET with the body tied to the substrate

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Thin Film Transistor (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)

Description

包括翼片和汲極延伸區的半導體裝置和製造方法
本發明涉及半導體裝置的領域，並且具體地涉及一種包括翼片和汲極延伸區的半導體裝置和製造方法。
在用於例如汽車和工業應用中的功率電晶體裝置的發展中的一個目標是提供高阻斷電壓和低導通狀態電阻。橫向電晶體結構具有可以通過縮放漂移區來調節阻斷電壓的優點。希望發展提供高阻斷電壓和低導通狀態電阻的設計構思。
根據實施例，半導體裝置包括在半導體主體的第一側的翼片。半導體裝置進一步包括在翼片的至少部分中的第二傳導類型的主體區。半導體裝置進一步包括第一傳導類型的汲極延伸區、第一傳導類型的源極區和汲極區、和鄰接翼片的相對壁的閘極結構。主體區和汲極延伸區接連地佈置在源極區和汲極區之間。
根據另一個實施例，提供了製造半導體裝置的實施例的方法。該方法包括在半導體主體的第一側形成翼片。在翼片的至少部分內形成第二傳導類型的主體區。該方法進一步包括形成第一傳導類型的汲極延 伸區、形成第一傳導類型的源極和汲極區、以及形成鄰接翼片的相對壁的閘極結構。主體區和汲極延伸區接連地佈置在源極區和汲極區之間。
本領域技術人員在閱讀後面的詳細描述以及觀看附圖時將意識到附加的特徵和優點。
100、200、300、400、700‧‧‧半導體裝置
110、210、310、410、1110‧‧‧半導體主體
120、220、320、320a、320b、420、520、1120‧‧‧翼片
130、230、330、330a、330b、430、530、1130‧‧‧主體區
135、235、335、435、535a、535b‧‧‧溝道區
140、240、340、440、1140‧‧‧汲極延伸區
150、250、450、550a、550b、1150‧‧‧閘極結構
155、255、555‧‧‧底部電介質
160、260、360、460、1160‧‧‧源極區
165、265、365、465、1165‧‧‧汲極區
245、345、445、1145‧‧‧淺溝槽隔離
246‧‧‧絕緣層
263、363、363a、363b、463、1163‧‧‧源極接觸
264、269‧‧‧接觸層
268、368、368a、368b、468、1168‧‧‧汲極接觸
270、370、470、570、1170‧‧‧深主體區
280、380‧‧‧半導體層
290、390、1190‧‧‧掩埋層
295、395、495、1195‧‧‧半導體基板
481‧‧‧掩埋電介質
710、720‧‧‧區域
1180‧‧‧層
S100、S110、S120、S130、S140、S200、S210、S300、S310、S320、S330‧‧‧製程特徵
AA'、BB'、CC'、DD'‧‧‧截面
附圖被包括以提供對本發明進一步的理解，並且合併到說明書中以及構成說明書的部分。附圖圖示了本發明的實施例並且與描述一起用於解釋本發明的原理。本發明的其它實施例和許多預期的優點將容易地被理解，因為通過參考後面的詳細描述它們變得更好理解。附圖的元件不一定相對彼此成比例。相同的參考數位指定對應的類似部分。
第1圖圖示了包括翼片和汲極延伸區的半導體裝置的一個實施例。
第2A圖到第2D圖示了包括翼片和汲極延伸區的半導體裝置的一個實施例的不同視圖，其中深主體區用作電荷補償區。
第3A圖圖示了包括翼片和汲極延伸區的半導體裝置的一個實施例，其中汲極延伸區主要形成在翼片外側。
第3B圖圖示了包括並聯連接的電晶體單元的半導體裝置的一個實施例的並聯連接，該電晶體單元包括翼片和汲極延伸區，其中汲極延伸區主要形成在翼片外側。
第4圖圖示了包括翼片、汲極延伸區和掩埋電介質的半導體裝置的一個實施例。
第5A圖和第5B圖示了根據包括翼片和汲極延伸區的半導體 裝置的實施例的閘極結構和溝道區。
第6圖圖示了包括翼片和汲極延伸區的積體電路的一個實施例。
第7圖圖示了製造包括翼片和汲極延伸區的半導體裝置的製程流程的一個實施例。
第8圖圖示了製造包括翼片和汲極延伸區的半導體裝置的主體區的製程流程的一個實施例。
第9圖圖示了製造包括翼片和汲極延伸區的半導體裝置的源極和汲極區的製程流程的一個實施例。
第10A圖到第10E圖圖示了製造包括翼片和汲極延伸區的半導體裝置的方法的一個實施例的橫截面視圖和三維視圖。
在後面的詳細描述中參考附圖，附圖形成本詳細描述的一部分並且在附圖中通過圖示的方式示出本發明可以在其中實踐的具體實施例。要理解，在不脫離本發明範圍的情況下可以利用其它實施例並且可以做出結構和邏輯的改變。例如針對一個特徵圖式或描述的實施例可以用在其它實施例上或與其它實施例聯合使用以產生再進一步的實施例。本發明意圖包括這樣的修改和變化。使用具體語言描述了示例，具體的語言不應當解釋為限制所附申請專利範圍的範圍。附圖不是按比例的並且僅出於說明的目的。為了清楚，如果沒有另外陳述，在不同附圖中對應的元件已由相同的參考指定。
術語“具有”、“包含”、“包括”、“含有”等是開放的 並且這些術語指示所述結構、元件或特徵的存在但不排除附加的元件或特徵。
術語“接連地”、“陸續地”等指示元件的寬鬆排序，不排除附加的元件放入有序的元件之間。
冠詞“一”、“一個”、和“該”意圖包括複數以及單數，除非上下文另外清楚地指示。
在本說明書中，p型或p摻雜可以指代第一傳導類型而n型或n摻雜指代第二傳導類型。半導體裝置可以以相反的摻雜關係形成，使得第一傳導類型可以是p摻雜並且第二傳導類型可以是n摻雜。另外，一些附圖通過緊跟摻雜類型指示“-”或“+”圖示了相對摻雜濃度。例如，“n -”表示摻雜濃度小於“n”摻雜區的摻雜濃度而“n +”摻雜區具有大於“n”摻雜區的摻雜濃度。然而，指示相對摻雜濃度不表示相同相對摻雜濃度的摻雜區具有相同的絕對摻雜濃度，除非另外陳述。例如，兩個不同n +區可以具有不同的絕對摻雜濃度。同樣適用於例如n +和p +區。
如果第二傳導類型是互補的，第一傳導類型可以是n型或p型。術語“電連接”描述電連接元件之間的永久的低電阻連接，例如有關元件之間的直接接觸或經由金屬和/或高摻雜半導體的低電阻連接。
要理解本文中描述的各種實施例的特徵可以彼此結合，除非另外特別註明。
第1圖圖示了半導體裝置100的第一實施例的透視圖。半導體裝置100包括定位在半導體主體110的第一側的、高度h1的翼片120。翼片120可以是半導體主體110的部分，其通過例如將凹部刻蝕到半導體主體110中 來形成。翼片120的部分包括第二傳導類型的主體區130。主體區130和第一傳導類型的汲極延伸區140在第一傳導類型的源極區160和第一傳導類型的汲極區165之間接連地佈置。源極區160、主體區130、汲極延伸區140、和汲極區165可以彼此鄰接，但是可選的進一步半導體區可以佈置在任何這些區之間。
汲極延伸區140的平均摻雜濃度低於汲極區165的摻雜濃度。根據一個實施例，汲極延伸區140和汲極區165包括不同的摻雜劑，例如不同的元素或化合物。在一個實施例中，汲極延伸區140的摻雜濃度小於10 18cm -3並且源極區160和汲極區165中的每一個的摻雜濃度至少是10 19cm -3。根據一個實施例，主體區的摻雜濃度介於10 16cm -3和10 19cm -3之間。
閘極結構150鄰接翼片120的相對壁。閘極結構150可以包括柵電極材料，例如金屬、金屬化合物、高摻雜半導體材料(諸如高摻雜多晶矽)中的一個或其結合。閘極結構150進一步包括閘極電介質，例如SiO 2。根據另一個實施例，閘極結構150包括鄰接翼片120的未摻雜或輕摻雜部分的金屬。在這種情況中，閾值電壓由翼片120的未摻雜或輕摻雜部分(諸如未摻雜或輕摻雜主體區130)和金屬之間的接觸勢壘限定。閘極結構150鄰接主體區130內的第一傳導類型的溝道區135。根據一個實施例，閘極電介質鄰接溝道區135並且將溝道區135與柵電極絕緣。根據另一個實施例，閘極結構150的金屬或金屬化合物鄰接溝道區135並且形成肖特基類型結。可以通過將電壓施加到閘極結構150來控制溝道區135中的傳導性。因此，可以控制源極區160和汲極區165之間的電流流動。
閘極結構150的底側通過底部電介質155而與半導體主體110電絕緣。底部電介質155具有足夠的厚度以確保在閘極結構150的底側對閘極結構150和半導體主體110的希望程度的電隔離。根據一個實施例，底部電介質155的厚度大於閘極結構150的閘極電介質的厚度。
增加翼片120的高度h1還將增加溝道區135的面積並且將導致半導體裝置100的導通狀態電阻的減少。在一個實施例中，翼片120的高度h1介於0.5μm和20μm之間。
汲極延伸區140可以吸收施加在源極區160和汲極區165之間的、高達半導體裝置100的電壓阻斷能力的反向電壓。半導體裝置100的擊穿電壓的值依賴於汲極延伸區140的橫向延伸和摻雜濃度。因此，汲極延伸區140的長度可以用於調節半導體裝置100的擊穿電壓。在一個實施例中，汲極延伸區140的長度11介於0.5μm和100μm之間。
通過在翼片120的壁處形成溝道區135以及在溝道區135和汲極區165之間佈置汲極延伸區，半導體裝置100實現高阻斷電壓和低接通電阻以及裝置面積的最小化。
參照第2A圖到第2D圖，在不同視圖中圖示了半導體裝置200的一個實施例。在這些視圖中的一些中，元件可以是可見的並且由符號表示，然而相同的元件在其它視圖中可以是不可見的。因此第2A圖到第2D圖要一起觀察。第2A圖圖示了半導體裝置200的透視圖。第2B圖圖示了沿第2A圖的截面BB'的橫截面視圖，第2C圖圖示了沿第2A圖的截面CC'的橫截面視圖，並且第2D圖圖示了沿第2A圖的截面DD'的橫截面視圖。
半導體裝置200包括定位在半導體主體210的第一側的翼片 220。半導體主體210包括第二傳導類型的深主體區270、半導體層280(例如第一或第二傳導類型的外延半導體層)、第一或第二傳導類型的掩埋層290、和半導體基板295。
掩埋層290可以是高摻雜的，實現對垂直雙極電晶體注入電荷載流子到半導體基板295中的抑制或降級。掩埋層290可以包括比半導體層280高的摻雜濃度。在一個實施例中，半導體基板295是n摻雜的並且掩埋層290是p +摻雜的。在另一個實施例中，半導體基板295是p摻雜的並且掩埋層290是n +摻雜的。根據另一個實施例，半導體基板295是部分的絕緣體上矽(SOI)基板。根據再另一個實施例，半導體基板295和掩埋層290被結合在高摻雜的半導體基板中。
在第2A圖到第2D圖中圖示的實施例中，翼片220包括第二傳導類型的主體區230、溝道區235、第一傳導類型的汲極延伸區240、和鄰接汲極延伸區240的頂面的淺溝槽隔離(STI)245。具有大於閘極結構250的閘極電介質的厚度的絕緣層246在汲極延伸區240的區域中的相對壁處鄰接翼片220(參見第2D圖)。閘極結構250在溝道區235的區域中的頂面上和兩個相對壁處鄰接翼片220(參見第2C圖)。歸因於高電場擊穿，淺溝槽隔離245和閘極結構250在汲極延伸區240上的佈置在汲極延伸區240中實現較高的摻雜。這實現了導通狀態電阻的進一步減少。在翼片220的頂面上的閘極結構250也可以沒有。閘極結構250與深主體區270通過底部電介質255電隔離。
在其兩端，翼片220鄰接第一傳導類型的源極區260和第一傳導類型的汲極區265。源極區260電連接到源極接觸263，例如延伸到半導體 主體210中的高摻雜多晶矽和/或金屬源極接觸。汲極區265電連接到汲極接觸268，例如高摻雜的多晶矽和/或金屬汲極接觸。
源極區260和汲極區265中的一個或兩個都可以和汲極延伸區240一樣深地延伸到半導體主體210中或在深主體區270中結束。源極和汲極區260、265中的一個也可以較深地延伸到半導體主體210中。根據一個實施例，源極和汲極區260、265中的一個可以在頂面處結束或延伸到半導體層280、掩埋層290和半導體基板295之一中。
如在第2B圖中圖示的，汲極接觸268延伸通過汲極區265並且在半導體層280處結束。與半導體層280共用傳導類型的可選的高摻雜第一接觸層269可以佈置在半導體層280和汲極接觸268之間用於減少接觸電阻。同樣地，源極接觸263延伸通過源極區260並且在深主體區270處結束。與深主體區270共用傳導類型的可選的高摻雜第二接觸層264可以佈置在深主體區270和源極接觸263之間用於減少接觸電阻。
深主體區270電連接到主體區230並且在汲極延伸區240以下沿橫向方向延伸。深主體區270和汲極延伸區240構成超級結(SJ)結構。深主體區270和汲極延伸區240之間的電荷補償實現汲極延伸區240的較高摻雜同時保持電壓阻斷能力。因此，可以改進導通狀態電阻。當從半導體主體210的第一側觀察時，汲極延伸區240、深主體區270、半導體層280、掩埋層290、和半導體基板295陸續地佈置。另外的區可以定位在汲極延伸區240、深主體區270、半導體層280、掩埋層290、和半導體基板295中的任何之間。關於細節，例如閘極結構250、底部電介質255、主體區230、汲極延伸區240、源極區260、汲極區265、和翼片120的材料、形狀，參考第1 圖描述的實施例的資訊同樣地適用。
在一個實施例中，深主體區270的最大摻雜濃度在10 16cm -3和10 18cm -3之間，半導體層280的最大摻雜濃度在10 15cm -3和10 18cm -3之間，掩埋層290的最大摻雜濃度在10 17cm -3和10 21cm -3之間。第3A圖圖示了根據另一個實施例的半導體裝置300的透視圖。在半導體裝置300中，汲極延伸區340主要形成在翼片320的外側。半導體裝置300包括定位在半導體主體310的第一側的翼片320。半導體主體310進一步包括第二傳導類型的主體區330、溝道區335、第一傳導類型的汲極延伸區340、和鄰接汲極延伸區340的頂面的淺溝槽隔離345。類似於第2A圖中圖示的實施例，閘極結構在翼片320的兩個相對壁處並且可選地在頂面鄰接翼片320(第3A圖中未圖示，參見第2A圖)。半導體裝置300進一步包括第二傳導類型的深主體區370、將閘極結構與深主體區370絕緣的底部電介質(第3A圖中未圖示，參見第2A圖)、第一或第二傳導類型的半導體層380、第一或第二傳導類型的高摻雜的掩埋層390、和半導體基板395。
掩埋層390實現對垂直雙極電晶體注入電荷載流子到半導體基板395中的抑制或降級。掩埋層390可以具有比半導體層380高的摻雜濃度。在一個實施例中，半導體基板395是n摻雜的並且掩埋層390是p +摻雜的。在另一個實施例中，半導體基板395是p摻雜的並且掩埋層390是n +摻雜的。根據另一個實施例，半導體基板395是部分的絕緣體上矽(SOI)基板。根據再另一個實施例，半導體基板395和掩埋層390被結合在高摻雜的半導體基板中。
歸因於高電場擊穿，淺溝槽隔離345和閘極結構在汲極延伸 區340上的佈置在汲極延伸區340中實現較高的摻雜。這實現了導通狀態電阻的進一步減少。在翼片320的頂面上也可以沒有閘極結構。在其兩端，翼片320鄰接第一傳導類型的源極區360和第一傳導類型的汲極區365。源極區360電連接到源極接觸363，例如延伸到半導體主體310中的高摻雜多晶矽和/或金屬源極接觸。汲極區365電連接到汲極接觸368，例如高摻雜的多晶矽或金屬汲極接觸。
源極區360和汲極區365中的一個或兩個都可以和汲極延伸區340一樣深地延伸到半導體主體310中或在深主體區370中結束。源極和汲極區360、365中的一個也可以較深地延伸到半導體主體310中。根據一個實施例，源極和汲極區360、365中的一個可以在頂面處結束或延伸到半導體層380、掩埋層390和半導體基板395中的一個中。
類似於第2A圖到第2D圖中圖示的實施例，汲極接觸368可以延伸通過汲極區365並且在半導體層380處結束。與半導體層380共用傳導類型的可選的高摻雜第一接觸層可以佈置在半導體層380和汲極接觸368之間用於減少接觸電阻。同樣地，源極接觸363可以延伸通過源極區360並且在深主體區370處結束。與深主體區370共用傳導類型的可選的高摻雜第二接觸層可以佈置在深主體區370和源極接觸363之間用於減少接觸電阻。
深主體區370電連接到主體區330並且在汲極延伸區340以下沿橫向方向延伸。深主體區370和汲極延伸區340構成超級結(SJ)結構。深主體區370和汲極延伸區340之間的電荷補償實現汲極延伸區340的較高摻雜同時保持電壓阻斷能力。因此，可以改進導通狀態電阻。
如在第3A圖中圖示的，通過主要在翼片320的外側形成汲極 延伸區340，汲極延伸區340的橫截面面積大於翼片320的橫截面面積。這允許導通狀態電阻的進一步減少。
當從半導體主體310的第一側觀察時，汲極延伸區340、深主體區370、半導體層380、掩埋層390、和半導體基板395陸續地佈置。另外的區可以定位在汲極延伸區340、深主體區370、半導體層380、掩埋層390、和半導體基板395中的任何之間。
第3B圖圖示了包括並聯連接的電晶體單元的半導體裝置300的一個示例，電晶體單元具有翼片和汲極延伸區，其中汲極延伸區主要形成在翼片外側。第3A圖圖示了一個電晶體單元，而第3B圖是並聯連接的電晶體單元的一個示例。包括主體區330a、330b的翼片320a、320b中的每個與一個電晶體單元相關聯。雖然如第3B圖中圖示的，可以為每個電晶體單元提供分離的源極接觸363a、363b和分離的汲極接觸368a、368b，但是也可以為所有或多個電晶體單元提供公共源極接觸和公共汲極接觸。
關於第3A圖和第3B圖的圖示元件的細節，例如主體區330、汲極延伸區340、源極區360、汲極區365的材料和摻雜濃度，與參考第1圖和第2A圖到第2D圖描述的實施例有關的細節同樣地適用。第4圖圖示了根據另一個實施例的半導體裝置400。類似於第2A圖到第2D圖中圖示的半導體裝置200的相應的元件，半導體裝置400包括翼片420、主體區430、溝道區435、汲極延伸區440、淺溝槽隔離445、閘極結構450、源極區460、源極接觸463、汲極區465、汲極接觸468和深主體區470。除了第2A圖到第2D圖中圖示的半導體裝置200，半導體裝置400還包括絕緣體上矽(SOI)基板。換句話說，掩埋電介質481(例如掩埋氧化物)代替第2A圖到第2D圖中圖 示的半導體層280和掩埋層290。掩埋電介質481消除了從半導體裝置400到掩埋電介質481以下的半導體基板495中的任何寄生垂直電流流動。
第5A圖和第5B圖圖示了具有閘極結構的不同佈局的示例。在第5A圖中包括閘極電介質和柵電極的閘極結構550a覆蓋包括主體區530的翼片520的相對壁，而在第5B圖中閘極結構550b還鄰接翼片520的頂面。溝道區535a、535b形成部分主體區530並且鄰接相應的閘極結構550a、550b。在溝道區535a、535b中，電荷載流子密度可以由場效應控制。作為示例，施加到閘極結構550a、550b的電壓可以在溝道區535a、535b中引起反型電荷，例如在p摻雜主體區中引起n導電溝道。鄰接閘極結構550a、550b的主體區530中的均質摻雜在溝道區535a、535b上導致均質電流分佈並且由此擴大溝道區535a、535b的載流面積。換句話說，鄰接閘極結構550a、550b的主體區530中的均質摻雜導致沿溝道區535a、535b的均質閾值電壓。參考第9圖描述在溝道區535a、535b中製造均質摻雜的一個示例。
在第5A圖和第5B圖中圖示的每個示例中，底部電介質555具有足夠的厚度以確保在閘極結構550a、550b和深主體區570之間的希望的電隔離。
第6圖是積體電路的示意圖式，該積體電路包括第一區域710中的、具有翼片和汲極延伸區的半導體裝置700(例如根據本文中描述的實施例的半導體裝置)和第二區域720中的其它電路元件(例如類比和/或數位電路塊)。其它電路元件可以包括電阻器、電感器、電容器、電晶體、二極體及其結合中的一個或多個。
第7圖圖示了製造半導體裝置的方法的示意製程流程。製程 特徵S100包括在半導體主體的第一側形成翼片。製程特徵S110包括在翼片的至少部分中形成第二傳導類型的主體區。製程特徵S120包括形成第一傳導類型的汲極延伸區。汲極延伸區還可以在形成翼片之前形成，例如通過外延生長。然後在汲極延伸區的至少部分中形成翼片並且例如通過將摻雜劑注入到翼片中而在翼片的至少部分中形成主體區。製程特徵S130包括形成第一傳導類型的源極和汲極區。製程特徵S140包括形成鄰接翼片的相對壁的閘極結構，其中主體區和汲極延伸區接連地佈置在源極區和汲極區之間。
第8圖是製造主體區的均質摻雜溝道區部分的方法的製程流程的示意圖示。溝道區部分中的均質摻雜劑濃度抵消沿翼片壁的非均質電流流動並且因此最大化載流面積。
製程特徵S200包括以不同的注入能量例如通過翼片的壁和/或頂面或者通過半導體主體的表面將摻雜劑注入到主體區的變化的深度中。注入能量E1到En可以導致中心在距主體區或半導體主體的頂面的距離x1到xn處的摻雜劑濃度的高斯(Gaussian)分佈。製程特徵S210包括通過對主體區施加熱量來熱擴散摻雜劑。由此，在距離x1到xn處的摻雜劑濃度的高斯分佈擴張並且逐漸地彼此重疊，從而在主體區的溝道區中導致均質的摻雜濃度。
第9圖是製造第一傳導類型的源極區和汲極區的方法的製程流程的示意圖式。
製程特徵S300包括形成從第一側延伸到半導體主體中的第一接觸溝槽。
製程特徵S310包括形成從第一側延伸到半導體主體中的第二接觸溝槽。
製程特徵S320包括摻雜第一和第二接觸溝槽中的每一個的壁和底側。在一個實施例中，摻雜包括：在接觸溝槽中的每一個的壁和底側處形成摻雜的矽酸鹽玻璃，例如用於矽的n摻雜的磷矽酸鹽玻璃(PSG)或用於矽的p摻雜的硼矽酸鹽玻璃(BSG)；並且通過將熱量施加到摻雜的矽酸鹽玻璃來使摻雜的矽酸鹽玻璃的摻雜劑熱擴散通過接觸溝槽中的每一個的壁和底側；以及其後，去除摻雜的矽酸鹽玻璃。在另一個實施例中，摻雜包括通過接觸溝槽的側壁傾斜地注入摻雜劑。
製程特徵S330包括用傳導材料(例如高摻雜的多晶矽和/或金屬)填充第一和第二接觸溝槽，由此提供與源極和汲極區的電接觸。
第10A圖到第10E圖圖示了根據實施例的在半導體裝置的製造期間處於不同狀態的半導體基板1195的示意橫截面視圖和透視圖。在第10A圖中圖示了半導體基板1195。在一個實施例中，半導體基板包括下列中的一個：在n摻雜半導體基板上的p摻雜半導體層、在p摻雜半導體基板上的n摻雜半導體層、和絕緣體上矽基板、高摻雜的半導體基板。
參照第10B圖中的半導體基板1195的示意橫截面視圖，第一傳導類型的掩埋層1190形成在半導體基板1195的第一側。可以通過注入第一傳導類型的摻雜劑到半導體基板1195中或通過擴散它們到半導體基板1195中來形成掩埋層1190。掩埋層1190還可以通過層沉積(例如外延生長)來形成。
參照第10C圖中的半導體基板1195的示意橫截面視圖，第一 或第二傳導類型的、具有比掩埋層1190的濃度低的摻雜濃度的層1180例如通過層沉積(諸如外延生長)而形成在掩埋層1190上。在一個實施例中，掩埋層1190的摻雜濃度至少是10 17cm -3並且外延生長層1180的摻雜濃度小於10 18cm -3。
進一步的處理產生如在第10D圖的透視圖中圖示的結構，所述進一步的處理包括形成主體區1130、形成深主體區1170和形成包括主體區1130的翼片1120。半導體主體1110包括半導體基板1195、掩埋層1190、層1180和深主體區1170的堆疊。
參照圖式沿第10D圖的線AA'的橫截面的第10E圖的示意橫截面視圖，淺溝槽隔離1145形成在翼片1120的頂側處。淺溝槽隔離1145可以通過刻蝕淺溝槽到翼片1120中並且通過用絕緣材料(例如SiO 2)來填充溝槽而形成。主體區1130電連接到深主體區1170並且鄰接汲極延伸區1140。主體區1130和/或汲極延伸區1140可以通過多個掩蔽注入來形成。汲極延伸區1140還可以是層1180的部分。汲極延伸區1140可以形成在翼片1120的至少部分中並且汲極延伸區1140的橫向延伸可以介於0.5μm和100μm之間。汲極延伸區1140的末端可以與淺溝槽隔離1145的末端和深主體區1170的末端對齊。在一個實施例中，主體區1130的摻雜濃度介於10 16cm -3和10 18cm -3之間並且汲極延伸區1140的摻雜濃度小於10 18cm -3。
例如通過將溝槽刻蝕到半導體主體1110中並且將摻雜劑從在溝槽壁和在溝槽底側處的擴散源擴散到半導體主體中，將第一傳導類型的源極區1160和第一傳導類型的汲極區1165形成在半導體主體1110中。在形成源極和汲極區1160、1165之後可以去除擴散源。源極接觸1163(例如高摻 雜的多晶矽或金屬)和汲極接觸1168(例如高摻雜的多晶矽或金屬)可以填充在延伸到源極區1160中和汲極區1165中的溝槽中。溝槽中的一個可以通過源極區1160或汲極區1165延伸直到下列中的一個或延伸到下列中的一個中：深主體區1170、層1180、或掩埋層1190。閘極結構1150形成在翼片1120的頂面上。
在一個實施例中，如第9圖中圖示的製程流程S300到S330中描述的那樣形成源極和汲極區1160、1165，並且源極和汲極區1160、1165的摻雜濃度超過至少10 19cm -3。源極區1160可以鄰接主體區1130並且汲極區1165可以鄰接汲極延伸區1140。
代替覆蓋翼片1120的頂面，閘極結構1150還可以僅覆蓋翼片1120的相對側壁或覆蓋翼片1120的相對側壁和頂面。閘極結構1150包括傳導材料、或傳導材料(例如金屬和/或高摻雜半導體材料諸如高摻雜多晶矽)和閘極電介質的結合。在閘極結構1150覆蓋翼片1120的側壁的情況中，底部電介質將閘極結構1150與深主體區1170絕緣。
雖然本文中已圖示和描述了具體的實施例，但是本領域普通技術人員將理解，在不脫離本發明範圍的情況下各種替換和/或等同的實施方式可以替代示出和描述的具體實施例。本申請意圖覆蓋本文中討論的具體實施例的任何修改或變形。因此，本發明意圖僅由申請專利範圍及其等同物限定。
100‧‧‧半導體裝置
110‧‧‧半導體主體
120‧‧‧翼片
130‧‧‧主體區
135‧‧‧溝道區
140‧‧‧汲極延伸區
150‧‧‧閘極結構
155‧‧‧底部電介質
160‧‧‧源極區
165‧‧‧汲極區

Claims (26)

  1. 一種半導體裝置，包括：在半導體主體的第一側的翼片；在該翼片的至少一部分中的第二傳導類型的主體區；第一傳導類型的汲極延伸區；分別形成於該半導體主體之該第一側的該第一傳導類型的源極區和汲極區；和鄰接該翼片的相對壁的閘極結構；其中該主體區和該汲極延伸區接連地佈置在該源極區和該汲極區之間，該汲極延伸區具有相較於該主體區的一較大寬度，該較大寬度係以垂直於該源極區和該汲極區之間的一方向來量測。
  2. 如申請專利範圍第1項的半導體裝置，其中該汲極延伸區具有在0.5μm和100μm之間的橫向長度。
  3. 如申請專利範圍第1項的半導體裝置，其中該汲極延伸區的最大摻雜劑濃度小於1018cm -3。
  4. 如申請專利範圍第1項的半導體裝置，其中該翼片包括該汲極延伸區的至少部分。
  5. 如申請專利範圍第1項的半導體裝置，進一步包括在該翼片的頂面處的鄰接該汲極延伸區的淺溝槽隔離。
  6. 如申請專利範圍第1項的半導體裝置，其中該閘極結構鄰接該翼片的頂面。
  7. 如申請專利範圍第1項的半導體裝置，進一步包括鄰接該汲極延伸區的底側的該第二傳導類型的深主體區，其中該深主體區電連接到該主體區。
  8. 如申請專利範圍第7項的半導體裝置，其中該深主體區的最大摻雜劑濃度是1018cm-3。
  9. 如申請專利範圍第7項的半導體裝置，其中該半導體主體包括陸續地沿垂直於該半導體主體的該第一側的線佈置的該汲極延伸區、該深主體區、該第一傳導類型的第一半導體層、和包括高於該第一半導體層的摻雜濃度的該第一傳導類型的第二半導體層。
  10. 如申請專利範圍第7項的半導體裝置，其中該半導體主體包括陸續地沿垂直於該半導體主體的該第一側的線佈置的該汲極延伸區、該深主體區、該第二傳導類型的第一半導體層、和包括高於該第一半導體層的摻雜濃度的該第一傳導類型的第二半導體層。
  11. 如申請專利範圍第7項的半導體裝置，其中該半導體主體包括陸續地沿垂直於該半導體主體的該第一側的線佈置的該汲極延伸區、該深主體區、和掩埋氧化矽層。
  12. 如申請專利範圍第1項的半導體裝置，其中該半導體主體包括在n摻雜半導體基板上的p摻雜半導體層、在p摻雜半導體基板上的n摻雜半導體層、和絕緣體上矽基板的其中一個。
  13. 如申請專利範圍第1項的半導體裝置，更包括和該汲極區相接觸的汲極接觸，該汲極接觸沿著該汲極區朝垂直方向延伸，該汲極接觸包括第二傳導材料，且被配置於第二接觸溝槽中，該第二接觸溝槽從半導體主體的該第一側延伸。
  14. 如申請專利範圍第1項的半導體裝置，其中第二接觸溝槽從該半導體主體的第一側延伸到該汲極區中；並且其中該第一和該第二接觸溝槽中的一個延伸通過該源極和該汲極區中的相應的一個。
  15. 如申請專利範圍第1項的半導體裝置，還包含：和該源極區相接觸的源極接觸，該源極接觸沿著該源極區朝垂直方向延伸，該源極接觸包括第一傳導材料，以及被配置於該半導體主體中的第一接觸溝槽中，且鄰近該源極區。
  16. 一種包括如申請專利範圍第1項的半導體裝置的積體電路。
  17. 一種製造半導體裝置的方法，包括：在半導體主體的第一側形成翼片；在該翼片的至少一部分中形成第二傳導類型的主體區；形成第一傳導類型的汲極延伸區；在該半導體主體的該第一側分別形成該第一傳導類型的源極區和汲極區；；以及形成鄰接該翼片的相對壁的閘極結構，其中，該主體區和該汲極延 伸區接連地佈置在該源極區和該汲極區之間，且該汲極延伸區被形成以具有相較於該主體區的一較大寬度，該較大寬度係以垂直於該源極區和該汲極區之間的一方向來量測。
  18. 如申請專利範圍第17項的方法，進一步包括在該翼片的頂面上形成該閘極結構。
  19. 如申請專利範圍第17項的方法，其中該汲極延伸區至少局部地形成在該翼片中。
  20. 如申請專利範圍第17項的方法，進一步包括：在該半導體主體中形成掩埋層；以及在形成該翼片之前，在該掩埋層上形成摻雜的半導體層，該摻雜的半導體層和該掩埋層是該半導體主體的元件。
  21. 如申請專利範圍第17項的方法，進一步包括在形成該翼片後，在該翼片的頂上形成鄰接該汲極延伸區的淺溝槽隔離。
  22. 如申請專利範圍第17項的方法，進一步包括在形成該翼片之前，形成該第二傳導類型的深主體區。
  23. 如申請專利範圍第17項的方法，進一步包括通過多個掩蔽離子注入來摻雜該主體區。
  24. 如申請專利範圍第17項的方法，其中形成源極區和汲極區更包括：形成從該第一側延伸到該半導體主體中的第二接觸溝槽；在0.5μm和20μm之間調節該翼片的高度；摻雜該第一和該第二接觸溝槽中的每一個的壁和底側；用第二傳導材料填充該第二接觸溝槽。
  25. 如申請專利範圍第17項的方法，其中形成汲極延伸區包括外延法，且形成該主體區包括在該翼片的至少部分中注入摻雜劑。
  26. 如申請專利範圍第17項的方法，還包括：形成和該源極區相接觸的源極接觸，該源極接觸沿著該源極區朝垂直方向延伸，包括於該半導體主體中形成第一接觸溝槽，並且將第一傳導材料填入該第一接觸溝槽。
TW102140436A 2012-12-03 2013-11-07 包括翼片和汲極延伸區的半導體裝置和製造方法 TWI570928B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US13/692,462 US9006811B2 (en) 2012-12-03 2012-12-03 Semiconductor device including a fin and a drain extension region and manufacturing method

Publications (2)

Publication Number Publication Date
TW201424001A TW201424001A (zh) 2014-06-16
TWI570928B true TWI570928B (zh) 2017-02-11

Family

ID=50726168

Family Applications (1)

Application Number Title Priority Date Filing Date
TW102140436A TWI570928B (zh) 2012-12-03 2013-11-07 包括翼片和汲極延伸區的半導體裝置和製造方法

Country Status (5)

Country Link
US (3) US9006811B2 (zh)
KR (2) KR101606241B1 (zh)
CN (1) CN103855220B (zh)
DE (1) DE102013113343A1 (zh)
TW (1) TWI570928B (zh)

Families Citing this family (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9735243B2 (en) 2013-11-18 2017-08-15 Infineon Technologies Ag Semiconductor device, integrated circuit and method of forming a semiconductor device
US9461164B2 (en) 2013-09-16 2016-10-04 Infineon Technologies Ag Semiconductor device and method of manufacturing the same
US9123801B2 (en) 2013-09-16 2015-09-01 Infineon Technologies Ag Semiconductor device, integrated circuit and method of manufacturing a semiconductor device
KR20160061964A (ko) 2013-09-26 2016-06-01 인텔 코포레이션 시스템 온 칩(ｓｏｃ) 애플리케이션들을 위한 수직 비평면 반도체 디바이스
US9306058B2 (en) 2013-10-02 2016-04-05 Infineon Technologies Ag Integrated circuit and method of manufacturing an integrated circuit
US9287404B2 (en) 2013-10-02 2016-03-15 Infineon Technologies Austria Ag Semiconductor device and method of manufacturing a semiconductor device with lateral FET cells and field plates
US9401399B2 (en) 2013-10-15 2016-07-26 Infineon Technologies Ag Semiconductor device
EP4024474A3 (en) * 2014-06-18 2022-10-26 INTEL Corporation Extended-drain structures for high voltage field effect transistors
US9397157B2 (en) 2014-08-20 2016-07-19 Taiwan Semiconductor Manufacturing Company, Ltd. Multi-gate device structure including a fin-embedded isolation region and methods thereof
KR102168302B1 (ko) 2014-11-21 2020-10-22 삼성전자주식회사 3차원 채널을 이용하는 반도체 장치
DE102014117242A1 (de) * 2014-11-25 2016-05-25 Infineon Technologies Dresden Gmbh Leistungstransistor mit Feldelektrode
DE102015105632B4 (de) 2015-04-14 2016-09-01 Infineon Technologies Ag Halbleitervorrichtung mit einem transistor
WO2016173394A1 (zh) * 2015-04-30 2016-11-03 苏州东微半导体有限公司 一种半导体超级结功率器件及其制造方法
KR102308747B1 (ko) * 2015-12-03 2021-10-05 삼성전자주식회사 반도체 장치
DE102016106872A1 (de) 2016-04-13 2017-10-19 Infineon Technologies Ag Verfahren zum herstellen einer integrierten schaltung einschliesslich eines lateralen graben-transistors und eines logikschaltungselements
US9929144B2 (en) 2016-04-15 2018-03-27 International Business Machines Corporation Laterally diffused metal oxide semiconductor device integrated with vertical field effect transistor
KR102513081B1 (ko) 2016-07-08 2023-03-24 삼성전자주식회사 반도체 장치
DE102016113393A1 (de) 2016-07-20 2018-01-25 Infineon Technologies Ag Halbleitervorrichtung, die ein Transistor-Array und ein Abschlussgebiet enthält, und Verfahren zum Herstellen solch einer Halbleitervorrichtung
US10453754B1 (en) * 2018-06-28 2019-10-22 Globalfoundries Inc. Diffused contact extension dopants in a transistor device
US11152506B1 (en) * 2020-06-15 2021-10-19 Texas Instruments Incorporated FinFET with lateral charge balance at the drain drift region
US11658184B2 (en) * 2020-12-02 2023-05-23 Texas Instruments Incorporated Fin field effect transistor with merged drift region
CN114284334A (zh) * 2021-06-02 2022-04-05 青岛昇瑞光电科技有限公司 具有超结结构的高压无结FinFET器件及其制备方法

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20100237416A1 (en) * 2009-03-17 2010-09-23 Alpha & Omega Semiconductor Incorporated Bottom-drain ldmos power mosfet structure having a top drain strap
US20120193707A1 (en) * 2011-01-28 2012-08-02 Richtek Technology Corporation, R.O.C. High voltage multigate device and manufacturing method thereof

Family Cites Families (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6121661A (en) * 1996-12-11 2000-09-19 International Business Machines Corporation Silicon-on-insulator structure for electrostatic discharge protection and improved heat dissipation
EP1292989A1 (en) * 2000-05-10 2003-03-19 Koninklijke Philips Electronics N.V. A semiconductor device
US7074656B2 (en) * 2003-04-29 2006-07-11 Taiwan Semiconductor Manufacturing Company, Ltd. Doping of semiconductor fin devices
US7589378B2 (en) * 2005-07-13 2009-09-15 Texas Instruments Lehigh Valley Incorporated Power LDMOS transistor
US7282765B2 (en) * 2005-07-13 2007-10-16 Ciclon Semiconductor Device Corp. Power LDMOS transistor
US8692324B2 (en) 2005-07-13 2014-04-08 Ciclon Semiconductor Device Corp. Semiconductor devices having charge balanced structure
US7323389B2 (en) * 2005-07-27 2008-01-29 Freescale Semiconductor, Inc. Method of forming a FINFET structure
US7235845B2 (en) * 2005-08-12 2007-06-26 Ciclon Semiconductor Device Corp. Power LDMOS transistor
KR100696197B1 (ko) * 2005-09-27 2007-03-20 한국전자통신연구원 실리콘 기판을 이용한 다중 게이트 모스 트랜지스터 및 그제조 방법
US7968394B2 (en) * 2005-12-16 2011-06-28 Freescale Semiconductor, Inc. Transistor with immersed contacts and methods of forming thereof
US7365401B2 (en) * 2006-03-28 2008-04-29 International Business Machines Corporation Dual-plane complementary metal oxide semiconductor
US8174071B2 (en) * 2008-05-02 2012-05-08 Taiwan Semiconductor Manufacturing Co., Ltd. High voltage LDMOS transistor
US8159029B2 (en) * 2008-10-22 2012-04-17 Taiwan Semiconductor Manufacturing Company, Ltd. High voltage device having reduced on-state resistance
US7999315B2 (en) 2009-03-02 2011-08-16 Fairchild Semiconductor Corporation Quasi-Resurf LDMOS
US8664720B2 (en) 2010-08-25 2014-03-04 Infineon Technologies Ag High voltage semiconductor devices
US8253164B2 (en) * 2010-12-23 2012-08-28 Force Mos Technology Co., Ltd. Fast switching lateral insulated gate bipolar transistor (LIGBT) with trenched contacts
US8629420B1 (en) * 2012-07-03 2014-01-14 Intel Mobile Communications GmbH Drain extended MOS device for bulk FinFET technology

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20100237416A1 (en) * 2009-03-17 2010-09-23 Alpha & Omega Semiconductor Incorporated Bottom-drain ldmos power mosfet structure having a top drain strap
US20120193707A1 (en) * 2011-01-28 2012-08-02 Richtek Technology Corporation, R.O.C. High voltage multigate device and manufacturing method thereof

Also Published As

Publication number Publication date
CN103855220A (zh) 2014-06-11
US20140151804A1 (en) 2014-06-05
DE102013113343A1 (de) 2014-06-05
TW201424001A (zh) 2014-06-16
KR101694094B1 (ko) 2017-01-06
CN103855220B (zh) 2017-01-04
US20150206975A1 (en) 2015-07-23
US10205019B2 (en) 2019-02-12
KR20160036025A (ko) 2016-04-01
US9356148B2 (en) 2016-05-31
US9006811B2 (en) 2015-04-14
KR20140071244A (ko) 2014-06-11
US20160268425A1 (en) 2016-09-15
KR101606241B1 (ko) 2016-03-24

Similar Documents

Publication Publication Date Title
TWI570928B (zh) 包括翼片和汲極延伸區的半導體裝置和製造方法
US9269592B2 (en) Method of manufacturing a semiconductor device
TWI478336B (zh) 減少表面電場的結構及橫向雙擴散金氧半導體元件
TWI353025B (en) Semiconductor structure with improved on resistanc
US20130140628A1 (en) Semiconductor device and method of manufacturing semiconductor device
KR101430820B1 (ko) 이중 게이트 횡형 ｍｏｓｆｅｔ
US9837508B2 (en) Manufacturing method of trench power MOSFET
TWI705503B (zh) 半導體結構和半導體製造方法
JP2008270806A (ja) 半導体素子及びその製造方法
US9520463B2 (en) Super junction semiconductor device including edge termination
US20140284700A1 (en) Semiconductor device
JP2013545306A (ja) 拡張されたドレインｍｏｓトランジスタ
US8928082B2 (en) JLT (junction-less transistor) device and method for fabricating the same
TW201606857A (zh) 半導體裝置之製造方法
US20080191272A1 (en) Semiconductor device
TWI525817B (zh) Semiconductor device and method for manufacturing semiconductor device
CN108470772B (zh) 一种soi半导体器件及其形成方法
CN101567385B (zh) 绝缘源漏极mos晶体管及其制造方法
TWI557807B (zh) 半導體裝置及相關製造方法
TWI435449B (zh) 溝槽式功率半導體元件及其製造方法
CN103594470A (zh) 具有垂直功率mos晶体管的集成电路
JP7462732B2 (ja) 横方向拡散金属酸化物半導体デバイス及びその製造方法
TW201631759A (zh) 具場電極功率電晶體
TW201419423A (zh) 半導體裝置及其製造方法
CN103839998A (zh) Ldmos器件及其制造方法