TWI557807B - 半導體裝置及相關製造方法 - Google Patents

半導體裝置及相關製造方法 Download PDF

Info

Publication number
TWI557807B
TWI557807B TW101104084A TW101104084A TWI557807B TW I557807 B TWI557807 B TW I557807B TW 101104084 A TW101104084 A TW 101104084A TW 101104084 A TW101104084 A TW 101104084A TW I557807 B TWI557807 B TW I557807B
Authority
TW
Taiwan
Prior art keywords
region
gate structure
forming
trench
conductivity type
Prior art date
Application number
TW101104084A
Other languages
English (en)
Other versions
TW201241934A (en
Inventor
王培林
陳菁菁
佛瑞沙 艾朵爾Ｄ 迪
Original Assignee
飛思卡爾半導體公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 飛思卡爾半導體公司 filed Critical 飛思卡爾半導體公司
Publication of TW201241934A publication Critical patent/TW201241934A/zh
Application granted granted Critical
Publication of TWI557807B publication Critical patent/TWI557807B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7816—Lateral DMOS transistors, i.e. LDMOS transistors
    • H01L29/7825—Lateral DMOS transistors, i.e. LDMOS transistors with trench gate electrode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/7813—Vertical DMOS transistors, i.e. VDMOS transistors with trench gate electrode, e.g. UMOS transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/0843—Source or drain regions of field-effect devices
    • H01L29/0847—Source or drain regions of field-effect devices of field-effect transistors with insulated gate
    • H01L29/0852—Source or drain regions of field-effect devices of field-effect transistors with insulated gate of DMOS transistors
    • H01L29/0856—Source regions
    • H01L29/0865—Disposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/0843—Source or drain regions of field-effect devices
    • H01L29/0847—Source or drain regions of field-effect devices of field-effect transistors with insulated gate
    • H01L29/0852—Source or drain regions of field-effect devices of field-effect transistors with insulated gate of DMOS transistors
    • H01L29/0856—Source regions
    • H01L29/0869—Shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/1095—Body region, i.e. base region, of DMOS transistors or IGBTs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42372—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the conducting layer, e.g. the length, the sectional shape or the lay-out
    • H01L29/42376—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the conducting layer, e.g. the length, the sectional shape or the lay-out characterised by the length or the sectional shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42372—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the conducting layer, e.g. the length, the sectional shape or the lay-out
    • H01L29/4238—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the conducting layer, e.g. the length, the sectional shape or the lay-out characterised by the surface lay-out
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66674—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/66712—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/66734—Vertical DMOS transistors, i.e. VDMOS transistors with a step of recessing the gate electrode, e.g. to form a trench gate electrode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
    • H01L21/26586—Bombardment with radiation with high-energy radiation producing ion implantation characterised by the angle between the ion beam and the crystal planes or the main crystal surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/45—Ohmic electrodes
    • H01L29/456—Ohmic electrodes on silicon

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • High Energy & Nuclear Physics (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Health & Medical Sciences (AREA)
  • Toxicology (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Electrodes Of Semiconductors (AREA)

Description

半導體裝置及相關製造方法
本文描述之標的之實施例大致上係關於半導體裝置及製造半導體裝置之方法，且更特定言之，該標的之實施例係關於製造包含橫向閘極結構之溝渠場效電晶體結構之方法。
降低電晶體大小傳統上已成為半導體製造產業之重要優先級。溝渠金氧半導體場效電晶體(MOSFET)通常用以提供所要電晶體功能性，其中晶粒大小相對於橫向MOSFET裝置有所減小。傳統上，藉由所要導通狀態電阻指示一溝渠MOSFET之所需大小。近來，藉由所要能量(或電流)能力及/或所要熱穩定性指示一溝渠MOSFET之所需大小。
當結合下列圖式考慮時藉由參考[實施方式]及[申請專利範圍]可獲得對標的之一更完整理解，其中貫穿該等圖式相同的元件符號指類似元件。
下列[實施方式]本質上僅僅係闡釋性且並無限制標的之實施例或此等實施例之應用及使用之意圖。如本文使用，用詞「例示性」意謂「用作一實例、示例或圖解」。本文描述為例示性之任何實施方案不一定被解釋為比其他實施方案更佳或有利。而且，無意受限於前述[發明所屬之技術領域]、[先前技術]、[發明內容]或下列[實施方式]中提出之任何明確或暗示之理論。
圖1至12圖解說明根據例示性實施例之用於製造一半導體裝置結構100之方法。如下文更詳細描述，該半導體裝置結構100被視為一溝渠金氧半導體場效電晶體(MOSFET)，該溝渠金氧半導體場效電晶體(MOSFET)包含一橫向閘極結構以增加有效通道長度並減小熱密度，藉此針對一給定晶粒大小改良該溝渠MOSFET之能量處置能力。雖然「MOS」適當地指具有一金屬閘極電極及一氧化物閘極絕緣體之一裝置，但是標的可與包含相對於一閘極絕緣體(無論係氧化物或其他絕緣體)定位(繼而相對於一半導體基板定位以實施一場效電晶體)之一導電閘極電極(無論係金屬或其他導電材料)之任何半導體裝置一起使用，且該標的不旨在限於一金屬閘極電極及一氧化物閘極絕緣體。而且，應明白雖然本文在一N型(或N通道)裝置之背景下描述該標的，但是該標的不旨在限於N型裝置，且可以一等效方式對一P型(或P通道)裝置實施該標的。已熟知MOS裝置之製造之各種步驟，且因此為簡潔之目的，許多習知步驟將僅簡潔地提及或完全省略而不提供熟知的製程細節。
參考圖1，所示製造製程開始於提供半導體材料102之一適當基板並在該半導體材料102中形成一空區域104(或者在本文被稱為溝渠)。在一例示性實施例中，該半導體材料102被視為通常使用於半導體產業中之矽材料(例如，相對純淨矽或混有諸如鍺、碳等等之其他元素之矽)，但是應明白在替代性實施例中亦可使用其他半導體材料。因 此，為方便起見，但無限制，該半導體材料102在本文替代地被稱為矽材料。在一例示性實施例中，該矽材料102摻雜有一導電率判定雜質型的離子以對該裝置結構100提供一電極區域或端子區域(例如，一汲極區域)。例如，對於一N通道裝置，該矽材料102可摻雜有N型離子，諸如具有約1.0×1016/cm3之摻雜物濃度之磷離子(或磷離子化物種)。根據一實施例，藉由在一半導體基板(例如，一塊體矽基板、一絕緣層上覆矽基板或類似基板)上磊晶生長該矽材料102及藉由給用以磊晶生長該矽材料102之反應物添加磷離子而原位摻雜該矽材料102來形成摻雜矽材料102。
在一例示性實施例中，藉由形成上覆該矽材料102之一層遮罩材料、圖案化該遮罩材料以曝露待移除之矽材料102之一部分及將剩餘的遮罩材料用作一蝕刻遮罩選擇性地移除該矽材料102之曝露部分而形成溝渠104。在所示實施例中，形成諸如氧化物材料之一層介電材料106上覆該矽材料102，且形成一層遮罩材料108上覆該介電材料106。可藉由保形沈積諸如氮化物材料(例如，氮化矽、氮氧化矽或類似材料)之硬遮罩材料形成該層遮罩材料108上覆該層介電材料106以在隨後用作一蝕刻遮罩時適應下伏矽材料102之選擇性蝕刻。為方便起見，但無限制，該遮罩材料108在下文可被稱為襯墊氮化物。在一例示性實施例中，該襯墊氮化物108經圖案化以曝露針對該溝渠104而待移除之矽材料102之部分，同時遮蓋剩餘矽材料102，且使用一各向異性蝕刻劑移除該介電材料106及該矽材料102 之曝露(或未遮蓋)部分以形成該溝渠104。例如，可藉由使用一各向異性蝕刻劑化學物質(諸如相對於該襯墊氮化物108具有良好選擇性地蝕刻矽材料102之基於碳氟之電漿化學物質)之基於電漿之反應離子蝕刻(RIE)各向異性蝕刻矽材料102之未遮蓋部分。根據一或多項實施例，蝕刻該溝渠104至相對於該矽材料102之表面為約1微米至2微米之範圍中之一深度。如下文在圖3之背景下更詳細地描述，該矽材料102中之溝渠104界定隨後於該溝渠104中形成之一溝渠閘極結構之尺寸及/或形狀。
根據一或多項實施例，在形成該溝渠104後，該製造製程繼續在該溝渠104中形成一犧牲氧化物層且移除該犧牲氧化物層以減小該溝渠104之底部及側壁表面之粗糙度並使該溝渠104之隅角變圓以防止在該溝渠104之隅角處產生不均勻電場。例如，一犧牲氧化物層可藉由在促進該矽材料102之曝露表面105、107上之氧化物材料之選擇性生長之一高溫下曝露圖1之裝置結構100於一氧化環境而熱生長於該溝渠104之底部表面107及及側壁表面105上。在一例示性實施例中，該犧牲氧化物層形成為約30奈米(nm)至約100奈米之範圍中之一厚度。實務上，在氧化製程期間，氧化物材料亦可生長於所曝露之介電材料106及/或襯墊氮化物108上；然而，該矽材料102之氧化速率充分大於介電材料106及/或襯墊氮化物108之氧化速率，使得介電材料106及/或襯墊氮化物108上形成之氧化物材料含量可忽略。接著使用相對於該襯墊氮化物108具有良好選擇性地 蝕刻氧化物材料之一等向性蝕刻劑化學物質自該溝渠104之底部表面107及側壁表面105完全移除該犧牲氧化物層，使得在移除該犧牲氧化物層後該介電材料106及襯墊氮化物108大致上保持完好無缺(雖然該介電材料106及/或襯墊氮化物108可能被部分蝕刻)。如圖1中圖解說明，該犧牲氧化物層之形成及後續蝕刻使該溝渠104之隅角及邊緣變圓，包含該底部表面107及側壁表面105交叉之處，及該矽材料102之側壁表面105與上表面交叉之處，以改良用於隨後形成於該溝渠104中之一溝渠閘極結構之一閘極介電材料之均勻性並減小該溝渠104之隅角處之峰值電場。
現在參考圖2，在一例示性實施例中，該製造製程繼續在該溝渠104中形成一層介電材料110。如下文更詳細描述，該介電材料110用作在該溝渠104中形成之一溝渠閘極結構之閘極絕緣體。在一例示性實施例中，藉由憑藉在約800℃至約1000℃之範圍中之溫度下曝露該裝置結構100於一氧化環境以促進該溝渠104中之矽材料102之曝露表面105、107上之氧化物材料之選擇性生長，而在該溝渠104之所曝露之底部表面107及側壁表面105上熱生長諸如二氧化矽之氧化物材料而形成該層介電材料110。為方便起見，但無限制，該介電材料110在本文替代地被稱為氧化物材料。在一例示性實施例中，該氧化物材料110生長至約70奈米之一厚度。實務上，在氧化製程期間，氧化物材料亦可生長在所曝露之介電材料106及/或襯墊氮化物108上，然而，該矽材料102之氧化速率充分大於該介電材料 106及/或襯墊氮化物108之氧化速率，使得與該溝渠104中生長之氧化物材料110相比，該介電材料106及/或襯墊氮化物108上形成之氧化物材料含量可忽略。應注意在一些替代性實施例中，該介電材料110可被視為一高介電常數介電材料，及/或該介電材料110可使用一沈積製程來代替上文描述之熱氧化製程而形成於該溝渠104中。
現在參考圖3，在一例示性實施例中，該製造製程繼續在該溝渠104中形成一層導電材料112以產生用於該裝置結構100之一溝渠閘極結構114。就此而言，該導電材料112用作該溝渠閘極結構114之導電閘極電極材料。在一例示性實施例中，該導電材料112被視為一多晶矽材料，該多晶矽材料在約700℃至約1000℃之範圍中之一溫度下藉由化學氣相沈積(CVD)製程保形沈積上覆圖2之裝置結構100至大於或等於該溝渠104之深度之一厚度(相對於該矽材料102之表面)。為方便起見，但無限制，該溝渠104中之導電材料112可替代地被稱為第一多晶矽材料。在一例示性實施例中，藉由給用以形成該第一多晶矽材料112之反應物添加具有與該摻雜矽材料102相同之導電型雜質摻雜元素原位摻雜該第一多晶矽材料112。對於本文描述之例示性N通道裝置，給用以形成該第一多晶矽材料112之反應物添加N型雜質摻雜元素(諸如具有約6.5×1020/cm3之摻雜物濃度之砷離子)。
在保形沈積第一多晶矽材料112使該第一多晶矽材料112上覆圖2之裝置結構100之後，該製造製程繼續移除未形成 於該溝渠104中之任何多餘的多晶矽材料112。就此而言，根據一實施例，藉由使用一各向異性蝕刻劑執行RIE來移除該多晶矽材料112而使用回蝕平坦化移除多餘的多晶矽材料112，直到曝露該襯墊氮化物108之上表面。在一些實施例中，該各向異性蝕刻可繼續移除該襯墊氮化物108之一些或全部以使該溝渠104中之多晶矽材料112之高度減小至更接近對準該矽材料102之表面之一高度。在執行回蝕多餘的多晶矽材料112後，可藉由執行一熱磷酸蝕刻製程或另一已知蝕刻製程移除任何剩餘襯墊氮化物108以獲得圖3之裝置結構100。該溝渠104中之剩餘多晶矽材料112用作用於本文描述之例示性N型裝置結構100之一N+溝渠閘極結構114。應注意在替代性實施例中，可使用化學機械平坦化(CMP)代替上文描述之回蝕製程以用一化學漿體拋光該多晶矽材料112達一預定時間量，使得當曝露該襯墊氮化物108及/或矽材料102之上表面時停止該CMP。
現在參考圖4至6，在一例示性實施例中，在該溝渠104中形成該多晶矽材料112後，該製造製程繼續形成一層第二導電材料116使該第二導電材料116上覆圖3之裝置結構100並選擇性地移除該第二導電材料116之部分以界定一橫向閘極結構118使該橫向閘極結構118上覆該矽材料102。就此而言，該第二導電材料116用作該橫向閘極結構118之導電閘極電極材料，且移除該第二導電材料116之部分後剩餘之介電材料106之下伏部分用作該橫向閘極結構118之閘極絕緣體。在一例示性實施例中，該導電材料116被視 為一未摻雜多晶矽材料，該未摻雜多晶矽材料藉由在約700℃至約1000℃之範圍中之一溫度下執行CVD而保形沈積上覆圖3之裝置結構100至約500奈米至約800奈米之範圍中之一厚度，產生圖4之裝置結構100。依此方式，在一些實施例中，該第二導電材料116填充在回蝕該第一多晶矽材料112後可存在於該矽材料102之表面下方之溝渠104內之任何未佔據之間隔。為方便起見，但無限制，該導電材料116可替代地稱為第二多晶矽材料以區分用於該溝渠閘極結構114之第一多晶矽材料112。
現在參考圖5，在保形沈積該第二多晶矽材料116後，該製造製程繼續選擇性地移除上覆該溝渠104及該矽材料102之第二多晶矽材料116之部分以界定一橫向閘極結構118使該橫向閘極結構118上覆自該溝渠閘極結構114偏移之矽材料102。例如，可形成一層遮罩材料(例如，一光阻材料或類似材料)使該層遮罩材料上覆該第二多晶矽材料116，且可選擇性地移除該遮罩材料之部分(例如，使用微影術或一合適蝕刻劑化學物質)以界定曝露上覆該溝渠閘極結構114之第二多晶矽材料116之一部分及相鄰於該溝渠104及/或溝渠閘極結構114之矽材料102之一部分之一蝕刻遮罩。在一例示性實施例中，該蝕刻遮罩亦曝露上覆與該溝渠104及/或溝渠閘極結構114相對之半導體材料102之內部(或中心)部分之第二多晶矽材料116之部分。使用蝕刻遮罩藉由使用一各向異性蝕刻劑執行RIE移除該第二多晶矽材料116之曝露部分同時保留該第二多晶矽材料116之遮蓋部分 完好無缺以產生該橫向閘極結構118選擇性地移除該第二多晶矽材料116之曝露部分。在一例示性實施例中，蝕刻該第二多晶矽材料116直到曝露矽材料102之未遮蓋部分之表面。就此而言，用以蝕刻該第二多晶矽材料116之蝕刻劑化學物質或蝕刻條件可蝕刻該介電材料106之任何曝露部分。如圖5中所示，接近該溝渠閘極結構114之橫向閘極結構118之垂直側壁119自該溝渠閘極結構114之側壁(例如，界定矽材料102與該溝渠閘極結構114之氧化物材料110之間之邊界或介面之溝渠104之垂直側壁105)偏移一距離(d1)以曝露相鄰於該溝渠閘極結構114介於該橫向閘極結構118與該溝渠閘極結構114之間之矽材料102之一部分。如下文更詳細描述，隨後摻雜該溝渠閘極結構114與該橫向閘極結構118之間之矽材料102之部分以對該裝置結構100提供一通道隅角區域。實務上，可選取該橫向閘極結構118與該溝渠閘極結構114之間之偏移距離(d1)以最佳化用於該裝置結構100之一或多個效能參數(例如，導通電阻、能量/功率處置能力等等)。
圖6描繪蝕刻該第二多晶矽材料116後圖5之裝置結構100之一俯視圖。如圖5至6中所示，該橫向閘極結構118之寬度大致上平行於該溝渠閘極結構114之寬度，且該等閘極結構114、118隔開該偏移距離(d1)以曝露隨後摻雜之矽材料102之部分以對該裝置結構100提供通道隅角區域。如圖6中所示，在一例示性實施例中，圖案化用以形成該橫向閘極結構118之蝕刻遮罩以遮蓋經沈積上覆延伸超出該矽 材料102之寬度之溝渠閘極結構114之一部分之第二多晶矽材料116之一部分120。因此，該第二多晶矽材料116之遮蓋部分120在蝕刻後保持完整無缺以產生該橫向閘極結構118，且該遮蓋部分120正交於(或垂直於)閘極結構114、118之寬度並在該兩個閘極結構114、118之間延伸以在該溝渠閘極結構114與該橫向閘極結構118之間提供一電連接。在一例示性實施例中，該部分120用作該裝置結構100之一閘極端子(或閘極饋送)，該閘極端子能夠接達或以其他方式連接至外部裝置或以一習知方式上覆金屬互連層。如圖6中所示，第二多晶矽材料116之部分120連續或以其他方式接觸橫向閘極結構118及該溝渠閘極結構114之延伸部之第一多晶矽材料112兩者。如下文更詳細描述，依此方式，該溝渠閘極結構114與該橫向閘極結構118電連接，且大致上具有相同電位，且經組合用作該裝置結構100之一共同閘極電極。
現在參考圖7，在一例示性實施例中，在形成該橫向閘極結構118後，該製造製程繼續形成上覆該溝渠閘極結構114、該橫向閘極結構118及該矽材料102之一層介電材料122(諸如氧化物材料)。在一例示性實施例中，該氧化物材料層122藉由在約800℃至約1000℃之範圍中之溫度下曝露圖6之裝置結構100於一氧化環境以促進所曝露之矽上之氧化物材料選擇性地生長至約10奈米至約30奈米之範圍中之一厚度，而熱生長於矽材料102及多晶矽材料112、116之曝露表面上。該氧化物材料122具有跨該裝置結構100之一 大致上均勻厚度以容許後續離子植入製程步驟達成更均勻摻雜物分佈。應注意在替代性實施例中，可藉由執行一沈積製程代替上文描述之熱氧化製程來沈積該氧化物材料122使該氧化物材料122上覆該溝渠閘極結構114、該橫向閘極結構118及該矽材料102。
現在參考圖8，在一例示性實施例中，該製造製程繼續藉由憑藉植入與該矽材料102及第一多晶矽材料112之導電類型相反之一導電率判定雜質類型的離子(藉由箭頭126所示)在矽材料102之區域中形成一本體區域124。例如，對於一例示性N通道裝置，在約40 keV至約100 keV之一能階下藉由植入一摻雜物濃度在約1×1013/cm3至約2×1013/cm3之範圍中之P型離子(諸如硼離子(或硼離子化物種))形成該本體區域124以提供一深度稍微小於該溝渠104之深度之本體區域124。在植入離子126後，該製造製程繼續執行一高溫退火製程以驅動所植入之離子並活化該本體區域124。在一例示性實施例中，可使用一爐退火將該裝置結構100加熱至介於約600℃至約1100℃之間之一溫度達約80分鐘至160分鐘以活化該本體區域124。在一例示性實施例中，該等所植入之離子垂直擴散以提供相鄰於該溝渠閘極結構114之本體區域124之部分之一深度(其係相對於該矽材料102之表面)，該深度比該溝渠104之深度小約0.1微米至0.2微米。此外，如圖8中所示，該等所植入之離子橫向擴散，使得該本體區域124橫向延伸至該橫向閘極結構118下方以提供下伏於並相鄰於該橫向閘極結構118之一連續P型 區域。該本體區域124用作該N型裝置結構100之本體區域之P型本體部分，同時在形成該P型本體區域124期間未經摻雜之矽材料102之剩餘部分125(例如，離子126未擴散於其中之矽材料102之部分)用作N型裝置結構100之N+汲極區域。在一些實施例中，在對該本體區域124植入該等離子126之前可遮蓋該等閘極結構114、118。然而，歸因於該等離子126相對該第一多晶矽材料112之摻雜物濃度之相對較低摻雜物濃度及後續離子植入步驟，可在該等閘極結構114、118未被遮蓋時植入該等離子126，而不影響該裝置結構100之效能。
現在參考圖9，在一例示性實施例中，在形成該本體區域124後，該製造製程繼續藉由植入與該本體區域124之導電類型相反之一導電率判定雜質類型的離子(藉由箭頭132所示)在該本體區域124內形成摻雜區域128、130。如下文更詳細描述，摻雜區域130用作該裝置結構100之一源極區域，且摻雜區域128用作一通道隅角區域，該通道隅角區域防止產生不均勻電場並減小聚集在該橫向閘極結構118與該溝渠閘極結構114之間之本體區域124之隅角處之電場，且促進在沿該溝渠閘極結構114垂直流動並在該橫向閘極結構118下方橫向流動之一連續導電通道中產生一曲線。在一例示性實施例中，藉由用一遮罩材料134(例如，光阻或類似物)遮蓋圖8之裝置結構100形成該等摻雜區域128、130，該遮罩材料134在與該溝渠閘極結構114相反之方向上與該橫向閘極結構118隔開一距離(d2)以遮蓋與該溝 渠閘極結構114相對之橫向閘極結構118之側上之本體區域124之一內部(或中心)部分並曝露相鄰於該等閘極結構114、118之本體區域124之部分。接著藉由將該橫向閘極結構118及該遮罩材料134用作一植入遮罩植入與該本體區域124之導電類型相反之導電率判定雜質類型的離子132形成該等摻雜區域128、130。如所示，相對於該矽材料102之表面，該等摻雜區域128、130之植入深度小於該本體區域124之深度，使得該本體區域124之部分安置於該等摻雜區域128、130與該汲極區域125之間。根據一實施例，對於一N通道裝置，藉由憑藉植入摻雜物濃度為約1.5×1015/cm3且能階在約40 keV至約100 keV之範圍中之磷離子(或磷離子化物種)及植入摻雜物濃度為約6×1015/cm3且能階在約60 keV至約120 keV之範圍中之砷離子(或砷離子化物種)執行一協同植入步驟形成N+摻雜區域128、130。在一例示性實施例中，在形成摻雜區域128、130期間，該等閘極結構114、118未遮蓋且藉由將離子132植入所曝露之多晶矽材料112、116中摻雜該等閘極結構114、118。在植入離子132後，該製造製程繼續移除該遮罩材料134並執行一高溫退火製程以驅動所植入之離子且活化該等摻雜區域128、130。在一例示性實施例中，使用一爐退火將該裝置結構100加熱至約1000℃之一溫度持續約30分鐘以活化該等摻雜區域128、130。應明白，雖然本文在該等摻雜區域128、130同時形成為相同離子植入步驟之部分且具有相同摻雜物濃度及/或摻雜物分佈之背景下描述標 的，但是實務上，可在單獨離子植入步驟之部分處形成該等摻雜區域128、130。例如，當在執行一第一離子植入步驟以形成源極區域130時閘極結構114、118之間之本體區域124之部分可被遮蓋，且當在執行一第二離子植入步驟以形成通道隅角區域128時該源極區域130可被遮蓋。
現在參考圖10，在形成該等摻雜區域128、130後，該製造製程繼續藉由植入與該本體區域124相同的導電率判定雜質類型的離子(藉由箭頭142所示)在該本體區域124內形成增強區域136、138、140。就此而言，該等區域124、136、138、140共同提供該裝置結構100之本體區域。在一例示性實施例中，藉由用一遮罩材料144遮蓋該裝置結構100形成該等本體增強區域136、138、140，該遮蓋材料144遮蓋該等閘極結構114、118及摻雜區域128、130並使與該溝渠閘極結構114相對之橫向閘極結構118之側上相鄰於該源極區域130之矽材料102及/或本體區域124之內部(或中心)部分曝露。就此而言，根據一或多項實施例，該遮罩材料144在與該溝渠閘極結構114相反之方向上延伸超出該橫向閘極結構118大致上等於用以形成該源極區域130之遮罩134之偏移距離(d2)之一距離。接著藉由執行一鏈植入以提供所要摻雜物分佈而形成該等本體增強區域136、138、140。就此而言，在一例示性實施例中，執行一深離子植入以產生深本體增強區域136，接著執行一中間離子植入以產生中間本體增強區域138，接著執行一淺離子植入以產生淺本體增強區域140。在植入離子142後，該製造 製程繼續移除該遮罩材料144並執行一高溫退火製程以驅動所植入之離子並活化該等本體增強區域136、138、140。在一例示性實施例中，執行一快速熱退火以將該裝置結構100加熱至約500℃至約1000℃之範圍中之一溫度。
對於本文描述之例示性N通道裝置，藉由植入P型離子形成該等本體增強區域136、138、140，使得該等本體增強區域136、138、140用作該N通道裝置之P+本體區域。在一例示性實施例中，藉由植入摻雜物濃度為約1×1013/cm3且能階在約160 keV至約260 keV之範圍中之P型離子(例如，硼離子)形成該深本體增強區域136。在形成該深本體增強區域136後，藉由植入摻雜物濃度為約2×1015/cm3且能階為約80 keV之P型離子形成該中間本體增強區域138。在形成該中間本體增強區域138後，藉由植入摻雜物濃度為約1.2×1015/cm3且能階在約20 keV至約50 keV之範圍中之P型離子形成該淺本體增強區域140。如圖10中所示，由於用於離子植入步驟之不同能階，在該等所植入之離子在退火期間擴散後，相對於該矽材料102之表面該深本體增強區域136之深度小於該P-本體區域124之深度，該中間本體增強區域138之深度小於該深本體增強區域136之深度，且該淺本體增強區域140之深度小於該中間本體增強區域138之深度。由於該等鏈植入步驟，該淺本體增強區域140具有最高摻雜物濃度，該中間本體增強區域138具有低於該淺本體增強區域140之一摻雜物濃度，該深本體增強區域136具有低於該中間本體增強區域138之一 摻雜物濃度，且該P-本體區域124具有低於該深本體增強區域136之一摻雜物濃度。除增強該裝置結構100之本體之摻雜物濃度外，該等本體增強區域136、138、140亦避免產生寄生雙極性電晶體並改良該裝置結構100之能量處置能力。
現在參考圖11，在形成該等本體增強區域136、138、140後，該製造製程繼續形成一層介電材料146使該層介電材料146上覆該等閘極結構114、118；該等摻雜區域128、130及該本體區域124、136、138、140。在一例示性實施例中，藉由在約700℃至約1000℃之範圍中之一溫度下保形沈積諸如二氧化矽之氧化物材料至約500奈米之一厚度而形成該層介電材料146，使該層介電材料146上覆該等閘極結構114、118；該等摻雜區域128、130及該本體區域124、136、138、140以獲得圖11中所示之裝置結構100。如在圖12之背景下描述，該介電材料146用作使該等閘極結構114、118與一隨後形成之導電層電隔離之一層內介電層。
現在參考圖12，在一例示性實施例中，在形成該層介電材料146後，該製造製程繼續選擇性地移除上覆該源極區域130之至少一部分及相鄰於該源極區域130之本體區域124、136、138、140之一部分之該層介電材料146之部分。就此而言，可施加一遮罩材料以遮蓋上覆該等閘極結構114、118及通道隅角區域128之介電材料146之部分，且可圖案化該遮罩材料以曝露上覆該源極區域130之至少一 部分及相鄰於該源極區域130之本體區域124、136、138、140之部分之介電材料146之部分。接著藉由使用對遮罩材料具有選擇性之一各向異性蝕刻劑化學物質執行RIE移除該介電材料146之曝露部分。如圖12所示，依此方式，上覆該等閘極結構114、118及通道隅角區域128之介電材料146之部分保持完好無缺，同時移除上覆該源極區域130之至少一部分及相鄰於該源極區域130之本體區域124、136、138、140之部分之介電材料146之部分。
在一例示性實施例中，在選擇性地移除該介電材料146之部分後，該製造製程繼續形成一或多層導電材料148、150，使該一或多層導電材料148、150上覆該源極區域130及本體區域124、136、138、140之曝露部分，產生圖12之裝置結構100。在一例示性實施例中，藉由在約400℃至約1000℃之範圍中之一溫度下保形沈積諸如氮化鈦之一導電金屬材料至介於約10奈米至約100奈米之間之一厚度形成一層第一導電材料148，使該層第一導電材料148上覆剩餘的介電材料146及該源極區域130及該本體區域124、136、138、140之曝露部分。該導電材料148接觸該源極區域130及該本體區域124、136、138、140以在該裝置結構100之源極區域130與本體區域124、136、138、140之間提供一電連接。依此方式，該源極區域130及該本體區域124、136、138、140具有相同的電位。
在一例示性實施例中，在形成該第一層導電材料148後，藉由在約400℃至約1000℃之範圍中之一溫度下保形 沈積諸如銅材料之另一導電金屬材料至約0.4微米之一厚度形成一第二層導電材料150，使該第二層導電材料150上覆該導電金屬材料148。依此方式，該導電金屬材料150經由下伏於導電金屬材料148電連接至該源極區域130及該本體區域124、136、138、140，同時藉由該介電材料146與該等閘極結構114、118絕緣或以其他方式與其等隔離。在一例示性實施例中，該導電金屬材料150用作該裝置結構100之一源極端子，該源極端子能夠接達至或以其他方式連接至外部裝置或以一習知方式上覆金屬互連層。就此而言，該導電金屬材料150給該裝置結構100提供一金屬接觸，同時導電材料148給該導電金屬材料150與該源極區域130及該本體區域124、136、138、140之間之一改良式接觸提供一薄緩衝層。
仍參考圖12，完整的半導體裝置結構100包含一溝渠電晶體結構(或溝渠MOSFET)及一橫向電晶體結構。該溝渠電晶體結構由下列部分組成：該溝渠閘極結構114(例如，氧化物材料110及第一多晶矽材料112)、相鄰於該溝渠閘極結構114及/或溝渠104之通道隅角區域128、相鄰於該溝渠閘極結構114及/或溝渠104之汲極區域125之一部分及相鄰於該溝渠閘極結構114及/或溝渠104並安置於該通道隅角區域128與相鄰於該溝渠閘極結構114及/或溝渠104之該汲極區域125之部分之間之本體區域124、136、138、140之部分。該橫向電晶體結構由下列部分組成：該橫向閘極結構118(例如，介電材料106及第二多晶矽材料116)、該通 道隅角區域128、該源極區域130及相鄰於安置於該通道隅角區域128與該源極區域130之間之橫向閘極結構118且下伏於該橫向閘極結構118之本體區域124、136、138、140之部分。
由於該溝渠閘極結構114與該橫向閘極結構118之間之電連接，當高於該裝置結構100之一臨限電壓之一電壓施加給該等閘極結構114、118(例如，施加給部分120)時，產生一導電通道，該導電通道在該N+汲極區域125與該N+通道隅角區域128之間之P型本體區域124、136、138、140之部分內沿該溝渠閘極結構114(例如，沿溝渠側壁表面105)垂直延伸，且在該N+通道隅角區域128與該N+源極區域130之間之P型本體區域124、136、138、140之部分內沿該橫向閘極結構118水平(或橫向)延伸。如上文陳述，該N+通道隅角區域128在沿該溝渠閘極結構114之導電通道之垂直部分(例如，汲極區域125與通道隅角區域128之間之部分)與該橫向閘極結構118下方之導電通道之橫向部分(例如，通道隅角區域128與源極區域130之間之部分)之間提供該導電通道之一彎曲部分。該導電通道之垂直及橫向部分容許流過該裝置結構100之電流分佈在一較大面積中，藉此容許該裝置結構100達成一更均勻熱分佈，繼而容許相對於習知溝渠MOSFET減小該裝置結構100之晶粒大小(或面積)達成相同電流及/或能量處置能力。換言之，為達成一所要電流處置及/或能量處置需求，圖12之半導體裝置結構100需要的面積小於習知溝渠MOSFET。可獨立於橫向 閘極結構118之介電材料106及/或導電材料116之性質選取該溝渠閘極結構114之介電材料110及/或導電材料112之性質(例如，厚度、介電常數等等)以最佳化該裝置結構100之溝渠電晶體部分之效能，繼而橫向閘極結構118之介電材料106及/或導電材料116之性質可獨立選取以最佳化該裝置結構100之橫向電晶體部分之效能。
現在參考圖13，根據一或多項實施例，可執行上文在圖1至12之背景下描述之製造製程以製造具有一對溝渠閘極結構214及一對橫向閘極結構218之一半導體裝置結構200。就此而言，由一導電材料212及一介電材料210組成之溝渠閘極結構214可形成於溝渠204中，該等溝渠204形成於具有一第一導電類型之半導體材料202之一區域之相對側上。在形成該等溝渠閘極結構214後，形成由一導電材料216及一介電材料206組成之橫向閘極結構218使該橫向閘極結構218上覆該半導體材料202，其中每一橫向閘極結構218經安置接近一各自溝渠閘極結構214，且偏移一距離以曝露一各自橫向閘極結構218與一各自溝渠閘極結構214之間之半導體材料202之部分。在所示之實施例中，在形成該等橫向閘極結構218後，形成一層介電材料222使該層介電材料222上覆該等閘極結構214、218及該半導體材料202，且藉由將具有一第二導電類型之離子植入半導體材料202之區域中形成一深本體區域224。在形成該深本體區域224後，形成一遮罩材料使該遮罩材料上覆該等橫向閘極結構218之間之本體區域224之內部(或中心)部分，且 該遮罩材料自該等橫向閘極結構218偏移一距離以曝露相鄰於該等橫向閘極結構218之本體區域224之部分，且使用該遮罩材料及該等橫向閘極結構218作為植入遮罩將該第一類型的離子植入該本體區域224之曝露部分中以在該本體區域224內形成通道隅角區域228及源極區域230。如上所述，該等通道隅角區域228相鄰於該等溝渠閘極結構214且安置於一橫向閘極結構218與一各自溝渠閘極結構214之間，且該等源極區域230安置於該等橫向閘極結構218之內部上且藉由該本體區域224之內部(中心)部分相隔。在形成該等通道隅角區域228及該等源極區域230後，形成另一遮罩材料使該另一遮罩材料上覆該等通道隅角區域228、該等源極區域230及該等閘極結構214、218，且將具有與該本體區域224相同之導電類型之離子植入該本體區域224在源極區域230之間之曝露內部(或中心)部分以形成本體增強區域236、238、240。在形成本體增強區域236、238、240後，形成一介電材料246使該介電材料24上覆該等閘極結構214、218及通道隅角區域228，該介電材料246保留該等橫向閘極結構218之間之源極區域230及本體區域224、236、238、240之曝露部分。接著形成導電材料248、250使導電材料248、250上覆該等源極區域230及該本體區域224、236、238、240之曝露部分。如上所述，該等導電材料248、250電連接至該等源極區域230及該本體區域224、236、238、240，同時藉由該介電材料246與該等閘極結構214、218絕緣或以其他方式隔離，且最上面的導電材料 250用作該裝置結構200之一源極端子，該源極端子能夠接達至或以其他方式連接至外部裝置或以一習知方式上覆金屬互連層。
由於該等溝渠閘極結構214之導電材料212與該等橫向閘極結構218之導電材料216之間之電連接，當高於該裝置結構200之一臨限電壓之一電壓施加給該等閘極結構214、218時，產生導電通道，該等導電通道在該汲極區域225與該等通道隅角區域228之間之本體區域224、236、238、240之部分內沿該等溝渠閘極結構214垂直延伸，且在該等通道隅角區域228與該等源極區域230之間之本體區域224、236、238、240之部分內沿該橫向閘極結構218水平(或橫向)延伸。依此方式，流過該裝置結構200之電流垂直及橫向分佈，藉此透過該裝置結構200垂直及水平分佈熱量。藉由跨一較大面積分佈由該裝置結構200消耗之電流(能量)，該裝置結構200達成一更均勻熱分佈，並容許相對於習知溝渠MOSFET減小該裝置結構200之晶粒大小(或面積)達成相同電流及/或能量處置能力。
現在參考圖14，根據另一實施例，可執行上文在圖1至12之背景下描述之製造製程以製造具有與溝渠閘極結構314成一體之橫向閘極結構318之一半導體裝置結構300。如上文在圖1至4之背景下描述，在半導體材料302之一區域之相對側上之溝渠304中形成由一導電材料312及一介電材料310組成之溝渠閘極結構314，且在形成該等溝渠閘極結構314後，形成一導電材料316使該導電材料316上覆該 裝置結構300。如上文在圖5至6之背景下描述，移除該導電材料316之內部(或中心)部分以獲得橫向閘極結構318。就此而言，對於圖14之實施例，在移除該導電材料316之內部部分之前遮蓋上覆溝渠閘極結構314之導電材料316之部分及上覆半導體材料302接近該等溝渠閘極結構314之導電材料316之部分。因此，上覆該等溝渠閘極結構314之導電材料316之部分及上覆半導體材料接近該等溝渠閘極結構314之導電材料316之部分未被移除且保持完好無缺，使得該等橫向閘極結構318之導電材料316與該等溝渠閘極結構314之導電材料312保持接觸。該半導體材料302與剩餘導電材料316之間之介電材料306之部分保持完好無缺且用作該等橫向閘極結構318之閘極介電質。
如上所述，在形成該等橫向閘極結構318後，形成一層介電材料322使該層介電材料322上覆該裝置結構300，且藉由將具有與半導體材料302之導電類型相反之一導電類型之離子植入該半導體材料302之所曝露之內部部分中形成一深本體區域324。在圖14之所示實施例中，藉由執行傾斜植入將離子植入該等橫向閘極結構318下方以提供相鄰於該等溝渠閘極結構314並下伏於該等橫向閘極結構318之一深本體區域324，而形成該深本體區域324。在形成該深本體區域324後，遮蓋該本體區域324之內部(或中心)部分，且將導電類型與半導體材料302之汲極區域325相同之離子植入該本體區域324之曝露部分中以形成源極區域330。在形成該源極區域330後，遮蓋該等源極區域330及 該等閘極結構314、318，且將具有與該本體區域324相同之導電類型之離子植入本體區域324之在源極區域330之間之曝露部分中以形成本體增強區域336、338、340。在形成本體增強區域336、338、340後，形成一介電材料346使該介電材料346上覆該等閘極結構314、318，該介電材料346保留該等橫向閘極結構318之間之源極區域330及本體區域324、336、338、340之曝露部分，且形成導電材料348、350使導電材料348、350上覆該等源極區域330及本體區域324、336、338、340之曝露部分。由於該等閘極結構314、318之導電材料312、316之間之電連接，當高於該裝置結構300之一臨限電壓之一電壓施加給該等閘極結構314、318時，產生導電通道，該等導電通道沿該等溝渠閘極結構314垂直延伸，且在該汲極區域325與該等源極區域330之間之本體區域324、336、338、340之部分內之橫向閘極結構318下方水平延伸。依此方式，流過該裝置結構300之電流分佈在一較大面積中，藉此達成一更均勻熱分佈，並允許相對於習知溝渠MOSFET減小該裝置結構300之晶粒大小(或面積)達成相同電流及/或能量處置能力。
總而言之，根據本發明之例示性實施例組態之設備及方法係關於下列內容：提供一種用於一半導體裝置結構之設備。該半導體裝置結構包含一溝渠閘極結構；相鄰於該溝渠閘極結構之半導體材料之一本體區域，該本體區域具有一第一導電類型；具有一第二導電類型之半導體材料之一汲極區域，該汲極 區域與下伏於該本體區域之溝渠閘極結構相鄰；形成於該本體區域內之具有該第二導電類型之半導體材料之一源極區域，其中該本體區域之一第一部分安置於該溝渠閘極結構與該源極區域之間；及上覆該本體區域之第一部分之一橫向閘極結構。在一實施例中，該半導體裝置結構進一步包括具有該第二導電類型之半導體材料之一第一區域，該第一區域相鄰於該溝渠閘極結構。在一進一步實施例中，該本體區域之第一部分安置於該第一區域與該源極區域之間。在另一實施例中，該本體區域之一第二部分安置於該第一區域與該源極區域之間。在又一實施例中，該半導體裝置結構進一步包括上覆該第一區域及該溝渠閘極結構之一介電材料，該介電材料安置於該溝渠閘極結構與該橫向閘極結構之間。在一實施例中，該溝渠閘極結構與該橫向閘極結構電連接。根據另一實施例，該橫向閘極結構之一側壁自該溝渠閘極結構偏移。在一進一步實施例中，該半導體裝置結構進一步包括上覆該溝渠閘極結構並相鄰於該橫向閘極結構之側壁之一介電材料。在另一實施例中，該半導體裝置結構進一步包括上覆該源極區域及相鄰於該源極區域之本體區域之一第二部分之一導電材料，其中該第二部分與該源極區域藉由該導電材料電連接。根據又一實施例，下伏於該源極區域之本體區域之一第二部分安置於該源極區域與該汲極區域之間。
在另一實施例中，提供一種用於製造一半導體裝置結構之方法。該方法涉及以下步驟：相鄰於具有一第一導電類 型之半導體材料之一第一區域形成一第一閘極結構；形成一第二閘極結構使該第二閘極結構上覆該第一區域；於半導體材料之第一區域內形成具有一第二導電類型之半導體材料之一第二區域；及於該第二區域內形成具有該第一導電類型之半導體材料之一第三區域，其中下伏於該第二閘極結構之第二區域之一第一部分安置於該第一閘極結構與該第三區域之間。在一實施例中，形成該第二閘極結構包括形成自該第一閘極結構偏移之第二閘極結構。在另一實施例中，該方法進一步包括以下步驟：於該第二區域內形成具有該第一導電類型之半導體材料之一第四區域，該第二區域之第一部分安置於該第四區域與該第三區域之間。根據一實施例，形成該第四區域包括相鄰於該第一閘極結構形成第四區域，其中該第二區域之一第二部分安置於該第四區域與該第一區域之間。在另一實施例中，形成該第四區域包括使用該第二閘極結構作為一植入遮罩將具有該第一導電類型之離子植入該第二區域中。根據一實施例，形成該第二閘極結構包括形成一層導電材料使該導電材料上覆該第一區域並移除該層導電材料之一第一部分以曝露該第一區域之一第一部分，該第一部分相鄰於該第一閘極結構；及形成該第二區域包括將具有該第二導電類型之離子植入該第一區域之第一部分中以形成相鄰於該第一閘極結構之第二區域之一第二部分，該第二區域之第二部分安置於該第二區域之第一部分與該第一閘極結構之間。在一進一步實施例中，該方法涉及以下步驟：於該第二區域之 第二部分內形成具有該第一導電類型之半導體材料之一第四區域，其中形成該第四區域包括使用該半導體材料作為一植入遮罩將具有該第一導電類型之離子植入該第二區域之第二部分中。在一實施例中，該方法進一步包括以下步驟：在植入具有該第一導電類型之離子之前遮蓋與該第一閘極結構相對之第二閘極結構之一側上之第二區域之一第三部分，其中植入具有該第一導電類型之離子以形成該第四區域同時形成該第三區域，該第三區域安置於該第二區域之第一部分與該第二區域之第三部分之間。
根據另一實施例，一種用於製造一半導體裝置結構之方法包括以下步驟：相鄰於具有一第一導電類型之半導體材料之一第一區域形成一溝渠閘極結構；形成一橫向閘極結構使該橫向閘極結構上覆該第一區域，其中該橫向閘極結構自該溝渠閘極結構偏移；於半導體材料之第一區域內形成具有一第二導電類型之半導體材料之一本體區域；於相鄰於該溝渠閘極結構之本體區域內形成具有該第一導電類型之半導體材料之一第二區域；及於該本體區域內形成具有該第一導電類型之半導體材料之一源極區域。下伏於該橫向閘極結構之本體區域之一第一部分安置於該第二區域與該源極區域之間，且相鄰於該溝渠閘極結構之本體區域之一第二部分安置於該第一區域與該第二區域之間。
雖然前述[實施方式]中已提出至少一例示性實施例，但是應明白存在大量變動。亦應明白本文描述之該(該等)例示性實施例絕非旨在限制所陳述之標的之範疇、適用性或 組態。而是，前述[實施方式]將對熟習此項技術者提供用以實施該(該等)所述實施例之一便利準則。應瞭解可在不脫離由申請專利範圍定義之範疇之情況下可對元件之功能及配置作出各種改變，該範疇包含實現此專利申請案時之已知等效物及可預見等效物。
100‧‧‧半導體裝置結構
102‧‧‧矽材料/半導體材料
104‧‧‧溝渠/空區域
105‧‧‧矽材料102之曝露表面/溝渠104之側壁表面
106‧‧‧介電材料
107‧‧‧矽材料102之曝露表面/溝渠104之底部表面
108‧‧‧襯墊氮化物/遮罩材料
110‧‧‧介電材料/氧化物材料
112‧‧‧導電材料/第一多晶矽材料
114‧‧‧溝渠閘極結構
116‧‧‧第二導電材料/第二多晶矽材料
118‧‧‧橫向閘極結構
119‧‧‧橫向閘極結構118之垂直側壁
120‧‧‧第二多晶矽材料116之遮蓋部分
122‧‧‧介電材料
124‧‧‧本體區域/P型區域
125‧‧‧汲極區域/N+汲極區域
126‧‧‧離子
128‧‧‧通道隅角區域/N+通道隅角區域
130‧‧‧源極區域
132‧‧‧離子
134‧‧‧遮罩材料
136‧‧‧本體區域/深本體增強區域
138‧‧‧本體區域/中間本體增強區域
140‧‧‧本體區域/淺本體增強區域
142‧‧‧離子
144‧‧‧遮罩材料
146‧‧‧介電材料
148‧‧‧導電材料
150‧‧‧導電材料
200‧‧‧半導體裝置結構
202‧‧‧半導體材料
204‧‧‧溝渠
206‧‧‧介電材料
210‧‧‧介電材料
212‧‧‧導電材料
214‧‧‧溝渠閘極結構
216‧‧‧導電材料
218‧‧‧橫向閘極結構
222‧‧‧介電材料
224‧‧‧深本體區域
225‧‧‧汲極區域
228‧‧‧通道隅角區域
230‧‧‧源極區域
236‧‧‧本體增強區域
238‧‧‧本體增強區域
240‧‧‧本體增強區域
246‧‧‧介電材料
248‧‧‧導電材料
250‧‧‧導電材料
300‧‧‧半導體裝置結構
302‧‧‧半導體材料
304‧‧‧溝渠
306‧‧‧介電材料
310‧‧‧介電材料
312‧‧‧導電材料
314‧‧‧溝渠閘極結構
316‧‧‧導電材料
318‧‧‧橫向閘極結構
322‧‧‧介電材料
324‧‧‧深本體區域
325‧‧‧汲極區域
330‧‧‧源極區域
336‧‧‧本體增強區域
338‧‧‧本體增強區域
340‧‧‧本體增強區域
346‧‧‧介電材料
348‧‧‧導電材料
350‧‧‧導電材料
d1‧‧‧偏移距離
d2‧‧‧偏移距離
圖1至圖12圖解說明根據本發明之一或多項實施例之一半導體裝置結構及製造該半導體裝置結構之例示性方法之截面圖及俯視圖；圖13圖解說明根據本發明之一實施例之一半導體裝置結構之一截面圖；及圖14圖解說明根據本發明之另一實施例之一半導體裝置結構之一截面圖。
102‧‧‧矽材料/半導體材料
104‧‧‧溝渠/空區域
106‧‧‧介電材料
110‧‧‧介電材料/氧化物材料
112‧‧‧導電材料/第一多晶矽材料
114‧‧‧溝渠閘極結構
116‧‧‧第二導電材料/第二多晶矽材料
118‧‧‧橫向閘極結構
122‧‧‧介電材料
124‧‧‧本體區域/P型區域
125‧‧‧汲極區域/N+汲極區域
128‧‧‧通道隅角區域/N+通道隅角區域
130‧‧‧源極區域
136‧‧‧本體區域/深本體增強區域
138‧‧‧本體區域/中間本體增強區域
140‧‧‧本體區域/淺本體增強區域
146‧‧‧介電材料
148‧‧‧導電材料
150‧‧‧導電材料

Claims (10)

  1. 一種用於製造一半導體裝置結構之方法，該方法包括：相鄰於具有一第一導電類型之半導體材料之一第一區域形成一第一閘極結構；形成一第二閘極結構使該第二閘極結構上覆該第一區域；藉由將具有一第二導電類型之離子植入該第一區域中及使該等離子擴散以於半導體材料之該第一區域內形成具有該第二導電類型之半導體材料之一第二區域；及於該第二區域內形成具有該第一導電類型之半導體材料之一第三區域，其中下伏於該第二閘極結構之該第二區域之一第一部分安置於該第一閘極結構與該第三區域之間。
  2. 如請求項1之方法，其中形成該第二閘極結構包括：形成自該第一閘極結構偏移之該第二閘極結構。
  3. 如請求項2之方法，其進一步包括於該第二區域內形成具有該第一導電類型之半導體材料之一第四區域，該第二區域之該第一部分安置於該第四區域與該第三區域之間。
  4. 如請求項3之方法，其中形成該第四區域包括：相鄰於該第一閘極結構形成該第四區域，其中該第二區域之一第二部分安置於該第四區域與該第一區域之間。
  5. 如請求項3之方法，其中形成該第四區域包括：使用該第二閘極結構作為一植入遮罩將具有該第一導電類型之 離子植入該第二區域中。
  6. 如請求項1之方法，其中：形成該第二閘極結構包括：形成一層導電材料使該層導電材料上覆該第一區域；及移除該層導電材料之一第一部分以曝露該第一區域之一第一部分，該第一部分相鄰於該第一閘極結構；及形成該第二區域包括將具有該第二導電類型之離子植入該第一區域之該第一部分中以相鄰於該第一閘極結構形成該第二區域之一第二部分，該第二區域之該第二部分安置於該第二區域之該第一部分與該第一閘極結構之間。
  7. 如請求項6之方法，其進一步包括於該第二區域之該第二部分內形成具有該第一導電類型之半導體材料之一第四區域。
  8. 如請求項7之方法，其中形成該第四區域包括：使用該半導體材料作為一植入遮罩將具有該第一導電類型之離子植入該第二區域之該第二部分中。
  9. 如請求項8之方法，其進一步包括在植入具有該第一導電類型之離子之前遮蓋與該第一閘極結構相對之該第二閘極結構之一側上之該第二區域之一第三部分，其中植入具有該第一導電類型之離子以形成該第四區域同時形成該第三區域，該第三區域安置於該第二區域之該第一部分與該第二區域之該第三部分之間。
  10. 一種用於製造一半導體裝置結構之方法，該方法包括：相鄰於具有一第一導電類型之半導體材料之一第一區域形成一溝渠閘極結構；形成一橫向閘極結構使該橫向閘極結構上覆該第一區域，其中該橫向閘極結構自該溝渠閘極結構偏移；藉由將具有一第二導電類型之離子植入該第一區域中及使該等離子擴散以於半導體材料之該第一區域內形成具有該第二導電類型之半導體材料之一本體區域；相鄰於該溝渠閘極結構於該本體區域內形成具有該第一導電類型之半導體材料之一第二區域；及於該本體區域內形成具有該第一導電類型之半導體材料之一源極區域，其中：下伏於該橫向閘極結構之該本體區域之一第一部分安置於該第二區域與該源極區域之間；及相鄰於該溝渠閘極結構之該本體區域之一第二部分安置於該第一區域與該第二區域之間。
TW101104084A 2011-02-12 2012-02-08 半導體裝置及相關製造方法 TWI557807B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/CN2011/000219 WO2012106833A1 (en) 2011-02-12 2011-02-12 Semiconductor device and related fabrication methods

Publications (2)

Publication Number Publication Date
TW201241934A TW201241934A (en) 2012-10-16
TWI557807B true TWI557807B (zh) 2016-11-11

Family

ID=46638114

Family Applications (1)

Application Number Title Priority Date Filing Date
TW101104084A TWI557807B (zh) 2011-02-12 2012-02-08 半導體裝置及相關製造方法

Country Status (5)

Country Link
EP (1) EP2673806B1 (zh)
JP (1) JP5743246B2 (zh)
KR (1) KR101801406B1 (zh)
TW (1) TWI557807B (zh)
WO (1) WO2012106833A1 (zh)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10586844B2 (en) * 2018-01-23 2020-03-10 Texas Instruments Incorporated Integrated trench capacitor formed in an epitaxial layer
US10559650B2 (en) * 2018-01-23 2020-02-11 Texas Instruments Incorporated Trench capacitor with warpage reduction
US10957792B2 (en) * 2018-08-14 2021-03-23 Infineon Technologies Ag Semiconductor device with latchup immunity

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS55130173A (en) * 1979-03-29 1980-10-08 Pioneer Electronic Corp Insulated gate field effect transistor
JPS6237965A (ja) * 1985-08-13 1987-02-18 Tdk Corp 縦形半導体装置およびその製造方法
JPH02156679A (ja) * 1988-12-09 1990-06-15 Meidensha Corp 電界効果トランジスタ及びその製造方法
WO2010065428A2 (en) * 2008-12-01 2010-06-10 Maxpower Semiconductor Inc. Mos-gated power devices, methods, and integrated circuits

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3257186B2 (ja) * 1993-10-12 2002-02-18 富士電機株式会社 絶縁ゲート型サイリスタ
US6303410B1 (en) * 1998-06-01 2001-10-16 North Carolina State University Methods of forming power semiconductor devices having T-shaped gate electrodes
JP5410649B2 (ja) * 2006-04-05 2014-02-05 株式会社豊田中央研究所 Ｍｏｓ型半導体装置
US8022474B2 (en) * 2008-09-30 2011-09-20 Infineon Technologies Austria Ag Semiconductor device

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS55130173A (en) * 1979-03-29 1980-10-08 Pioneer Electronic Corp Insulated gate field effect transistor
JPS6237965A (ja) * 1985-08-13 1987-02-18 Tdk Corp 縦形半導体装置およびその製造方法
JPH02156679A (ja) * 1988-12-09 1990-06-15 Meidensha Corp 電界効果トランジスタ及びその製造方法
WO2010065428A2 (en) * 2008-12-01 2010-06-10 Maxpower Semiconductor Inc. Mos-gated power devices, methods, and integrated circuits

Also Published As

Publication number Publication date
EP2673806A1 (en) 2013-12-18
TW201241934A (en) 2012-10-16
KR20140011910A (ko) 2014-01-29
WO2012106833A1 (en) 2012-08-16
JP5743246B2 (ja) 2015-07-01
EP2673806B1 (en) 2021-05-05
JP2014508408A (ja) 2014-04-03
KR101801406B1 (ko) 2017-11-24
EP2673806A4 (en) 2017-12-06

Similar Documents

Publication Publication Date Title
TWI446485B (zh) 具有溝槽電荷補償區的半導體裝置及方法
TWI543373B (zh) 具有一漏斗形溝槽之屏蔽閘極金屬氧化物半導體場效電晶體裝置
US8642425B2 (en) Method of making an insulated gate semiconductor device and structure
TWI396285B (zh) 具有下表面溝道電荷補償區域的半導體裝置及方法
JP5350783B2 (ja) トレンチ型金属酸化物半導体電界効果トランジスタの製造方法
US8969953B2 (en) Method of forming a self-aligned charge balanced power DMOS
US9627526B2 (en) Assymetric poly gate for optimum termination design in trench power MOSFETs
EP3258498B1 (en) Ldmos design for a finfet device
KR20200054881A (ko) 초접합 및 산소 삽입된 si 층을 구비한 반도체 장치
JP2009521126A (ja) フィールドプレートを具える半導体デバイス及びその製造方法
US8748980B2 (en) U-shape RESURF MOSFET devices and associated methods of manufacturing
CN108428743B (zh) 金属/多晶硅栅极沟槽功率mosfet及其形成方法
US9105495B2 (en) Semiconductor device and related fabrication methods
KR101912030B1 (ko) 결합된 게이트 및 소스 트렌치 형성 및 관련 구조
TWI557807B (zh) 半導體裝置及相關製造方法
US9159797B2 (en) Electronic device comprising conductive structures and an insulating layer between the conductive structures and within a trench
JP4088031B2 (ja) 半導体装置およびその製造方法
CN108695390B (zh) 半导体器件及其制造方法
US11728423B2 (en) Integrated planar-trench gate power MOSFET
US7723784B2 (en) Insulated gate semiconductor device and method for manufacturing the same
US20080054348A1 (en) Semiconductor device and a method of fabricating the same
KR101063567B1 (ko) Ｍｏｓ 디바이스 및 그 제조방법
US20240234518A9 (en) Transistor device and method of fabricating contacts to a semiconductor substrate
US20240136411A1 (en) Transistor device and method of fabricating contacts to a semiconductor substrate
JP5266738B2 (ja) トレンチゲート型半導体装置の製造方法