TWI543373B - 具有一漏斗形溝槽之屏蔽閘極金屬氧化物半導體場效電晶體裝置 - Google Patents

具有一漏斗形溝槽之屏蔽閘極金屬氧化物半導體場效電晶體裝置 Download PDF

Info

Publication number
TWI543373B
TWI543373B TW102107110A TW102107110A TWI543373B TW I543373 B TWI543373 B TW I543373B TW 102107110 A TW102107110 A TW 102107110A TW 102107110 A TW102107110 A TW 102107110A TW I543373 B TWI543373 B TW I543373B
Authority
TW
Taiwan
Prior art keywords
trench
gate electrode
gate
mosfet device
semiconductor substrate
Prior art date
Application number
TW102107110A
Other languages
English (en)
Other versions
TW201347187A (zh
Inventor
布萊恩 包爾斯
Original Assignee
菲爾卻德半導體公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 菲爾卻德半導體公司 filed Critical 菲爾卻德半導體公司
Publication of TW201347187A publication Critical patent/TW201347187A/zh
Application granted granted Critical
Publication of TWI543373B publication Critical patent/TWI543373B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/7813—Vertical DMOS transistors, i.e. VDMOS transistors with trench gate electrode, e.g. UMOS transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
    • H01L21/26586—Bombardment with radiation with high-energy radiation producing ion implantation characterised by the angle between the ion beam and the crystal planes or the main crystal surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/402—Field plates
    • H01L29/407—Recessed field plates, e.g. trench field plates, buried field plates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42356—Disposition, e.g. buried gate electrode
    • H01L29/4236—Disposition, e.g. buried gate electrode within a trench, e.g. trench gate electrode, groove gate electrode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42372—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the conducting layer, e.g. the length, the sectional shape or the lay-out
    • H01L29/42376—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the conducting layer, e.g. the length, the sectional shape or the lay-out characterised by the length or the sectional shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66674—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/66712—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/66727—Vertical DMOS transistors, i.e. VDMOS transistors with a step of recessing the source electrode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66674—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/66712—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/66734—Vertical DMOS transistors, i.e. VDMOS transistors with a step of recessing the gate electrode, e.g. to form a trench gate electrode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/22—Diffusion of impurity materials, e.g. doping materials, electrode materials, into or out of a semiconductor body, or between semiconductor regions; Interactions between two or more impurities; Redistribution of impurities
    • H01L21/225—Diffusion of impurity materials, e.g. doping materials, electrode materials, into or out of a semiconductor body, or between semiconductor regions; Interactions between two or more impurities; Redistribution of impurities using diffusion into or out of a solid from or into a solid phase, e.g. a doped oxide layer
    • H01L21/2251—Diffusion into or out of group IV semiconductors
    • H01L21/2254—Diffusion into or out of group IV semiconductors from or through or into an applied layer, e.g. photoresist, nitrides
    • H01L21/2255—Diffusion into or out of group IV semiconductors from or through or into an applied layer, e.g. photoresist, nitrides the applied layer comprising oxides only, e.g. P2O5, PSG, H3BO3, doped oxides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
    • H01L21/26506—Bombardment with radiation with high-energy radiation producing ion implantation in group IV semiconductors
    • H01L21/26513—Bombardment with radiation with high-energy radiation producing ion implantation in group IV semiconductors of electrically active species
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
    • H01L21/2658—Bombardment with radiation with high-energy radiation producing ion implantation of a molecular ion, e.g. decaborane
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H01L29/41725—Source or drain electrodes for field effect devices
    • H01L29/41766—Source or drain electrodes for field effect devices with at least part of the source or drain electrode having contact below the semiconductor surface, e.g. the source or drain electrode formed at least partially in a groove or with inclusions of conductor inside the semiconductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • High Energy & Nuclear Physics (AREA)
  • Toxicology (AREA)
  • Health & Medical Sciences (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)

Description

具有一漏斗形溝槽之屏蔽閘極金屬氧化物半導體場效電晶體裝置
本描述係關於半導體裝置及製造技術。特定而言，該描述係關於金屬氧化物半導體場效應電晶體(MOSFET)裝置。
MOSFET裝置可根據源極、閘極及汲極端子結構之相對高度或源極-汲極通道相對於上面形成該裝置之半導體基板之表面的定向而在廣義上分類。在橫向通道MOSFET中，源極區及汲極區在半導體基板之橫向方向上排列。閘電極安置在矽基板之頂部上，在源極區與汲極區之間。源極、閘極及汲極區之此橫向組態可適於製造較小的裝置及裝置整合體。然而，該橫向組態可能不適於獲得裝置之高額定功率，此係因為裝置之電壓鎖定能力與源極-汲極間距成比例，且因為汲極-源極電流與長度成反比。
對於功率應用，垂直通道或溝槽閘極MOSFETS可能係較佳的。在垂直通道MOSFET中，源極、閘極及汲極區在半導體基板之垂直方向上排列。源極及汲極端子可置放在半導體基板之相對側上，且閘電極安置在半導體基板中所蝕刻之槽或溝槽中。此垂直組態可適於功率MOSFET裝置，此係因為更多表面空間可用作源極，且源極與汲極間距亦可減小。源極與汲極間距之減小可增加汲極-源極額定電流，且亦可允許針對汲極漂移區使用磊晶層以增加裝置之電壓鎖定能力。
早先已知之市售溝槽閘極MOSFET裝置使用V形溝槽。此等V形溝槽可具有若干缺點(例如，頂端處之高電場)，其在使用其他溝槽形狀(例如，D形(雙擴散)及U形溝槽)的之後開發之裝置中已經克服。在已知實施中，閘電極可容納在溝槽中。在屏蔽閘極功率MOSFET(SGMOSFET)中，深溝槽容納安置在閘電極下方的額外「屏蔽」電極。屏蔽閘電極可用於減小閘極-汲極電容(Cgd)(其與閘極-汲極電荷Qgd相關)，及/或改良閘極溝槽MOSFET裝置之擊穿電壓。
MOSFET裝置之開關效能之量度係由當裝置接通時裝置之每單位晶粒面積之特定導通電阻(Rsp)或電阻給定。較低Rsp值對應於MOSFET裝置之較快開關。MOSFET裝置之開關效能之另一量度係由其特徵閘極-汲極電荷「米勒電荷(Miller charge)」(Qgd)給定，其判定需要多少電壓或功率來驅動或接通裝置。
對於離散MOSFET裝置特別令人關注之品質指數(FOM)組合了Rsp及Cgd量度兩者：FOM=Qgd＊Rsp。可預期具有較低FOM之MOSFETS擁有比具有較高FOM之MOSFETS好之效能。
新近之橫向雙擴散MOSFET(LDMOS)結構(其為D-MOSFETS之橫向通道版本)已藉由使汲極區與表面閘極多晶矽電極對準以使汲極區之閘極重疊最小化來達成相對低之FOM值，且藉此達成相對低之Qgd值。
現在考慮MOSFET裝置結構及製造過程。特定而言，針對較低FOM值考慮MOSFET裝置結構或架構。額外考慮減小具有相對低之FOM值之裝置的單元間距或裝置大小。
在一個一般態樣中，一種MOSFET裝置包括在半導體基板中蝕刻之具有喇叭形緣之漏斗形溝槽。該喇叭形緣具有大致在半導體基板之頂部表面處之較寬橫截面溝槽開口處的上邊緣，及終止於半導體基板 中之較窄橫截面溝槽本體部分之頂部開口處的下邊緣。閘電極安置在漏斗形溝槽中在形成於喇叭形緣上之閘極氧化物層上。源極、閘極及汲極區形成在半導體基板中。閘極區與喇叭形緣鄰接。汲極區與較窄橫截面溝槽本體部分之側壁鄰接。汲極區之頂部與閘電極之下邊緣對準。
在一個一般態樣中，一種用於製造MOSFET裝置之方法包括在半導體基板中形成溝槽。在半導體基板中形成溝槽包括形成具有喇叭形緣之溝槽，該喇叭形緣自大致在半導體基板表面之頂部表面處的較寬橫截面溝槽開口向下延伸至終止於矽基板中之較窄橫截面溝槽本體部分。該方法包括將閘電極安置在溝槽中位於喇叭形緣上。該方法進一步包括在半導體基板中形成汲極區，其中該汲極區之頂部大致與閘電極之下邊緣對準。
在另一一般態樣中，一種MOSFET裝置包括在半導體基板中蝕刻之具有喇叭形緣之漏斗形溝槽。該漏斗形溝槽具有安置在喇叭形緣下方之溝槽本體。喇叭形緣具有擁有第一斜率之側壁，且溝槽本體具有擁有不同於第一斜率之第二斜率之側壁。閘電極安置在溝槽中位於形成在喇叭形緣上之閘極氧化物層上。裝置之源極、閘極及汲極區分別與喇叭形緣之上部部分、喇叭形緣之下部部分及溝槽本體之側壁鄰接。此外，汲極區具有與閘電極之下邊緣對準之頂部。
以下附圖及描述中陳述一或多個實施之細節。自描述及圖式及自申請專利範圍將瞭解其他特徵。
100‧‧‧屏蔽閘極溝槽金屬氧化物半導體場效應電晶體(SMOSFET)裝置
101‧‧‧溝槽開口
110‧‧‧溝槽
111‧‧‧側壁
112‧‧‧溝槽本體
114‧‧‧中間開口
120‧‧‧緣
121‧‧‧閘極介電質層
150‧‧‧源極區
152‧‧‧源極-基板金屬夾具或接觸件
160‧‧‧汲極區
170‧‧‧閘極區
172‧‧‧閘電極
180‧‧‧屏蔽電極
190‧‧‧半導體基板
192‧‧‧表面
200‧‧‧SMOSFET裝置
203‧‧‧矽基板頂部表面
204‧‧‧磊晶層
210‧‧‧溝槽
211‧‧‧側壁
217‧‧‧底部
220‧‧‧緣
221‧‧‧閘極氧化物
230‧‧‧屏蔽氧化物層
240‧‧‧屏蔽多晶矽層
242‧‧‧屏蔽閘電極
243‧‧‧下邊緣
244‧‧‧閘極間多晶矽或介電質層
246‧‧‧閘極多晶矽層
247‧‧‧凹部
248‧‧‧殘餘部分
249‧‧‧經蝕刻表面
251‧‧‧氧化物層
272‧‧‧閘電極
274‧‧‧閘電極前驅體
276‧‧‧BPSG介電質層
280‧‧‧頂部金屬層
282‧‧‧體積
283‧‧‧接觸表面
400‧‧‧製造溝槽閘極或屏蔽閘極MOSFET裝置之實例方法
圖1為說明根據本發明之原理之屏蔽閘極溝槽金屬氧化物半導體場效應電晶體(SMOSFET)裝置的橫截面圖之圖式。
圖2A至圖2H為根據本發明之原理之屏蔽閘極溝槽MOSFET裝置之形成的各個階段之示意橫截面圖。
圖3為說明根據本發明之原理之屏蔽閘極溝槽金屬氧化物半導體場效應電晶體(SMOSFET)裝置的橫截面圖之圖式，其中喇叭形或斜溝槽緣具有彎曲形狀。
圖4為說明根據本發明之原理之製造溝槽閘極或屏蔽閘極溝槽MOSFET裝置的實例方法之流程圖，其中裝置汲極、源極及閘極區垂直佈置在半導體基板中，且其中汲極區與裝置之閘電極自對準。
各圖中之相同參考符號指示相同元件。
根據本發明之原理，一種屏蔽閘極溝槽MOSFET(SMOSFET)裝置包括具有喇叭形或斜緣之溝槽。閘電極安置在溝槽中位於喇叭形或斜緣上。屏蔽電極亦可安置在溝槽中位於緣下方，在溝槽本體中朝向溝槽底部較深處。在該裝置中，根據本發明之原理，汲極區與閘電極對準以減小汲極區之閘極重疊。在一些實施例中，僅SMOSFET裝置之一側上之特徵被標記，此係因為許多特徵係鏡面對稱的。以下說明之橫截面圖為代表性圖式。處理變化、縱橫比之變化、設計尺寸之差異及/或等等可產生不同形狀及/或非理想狀態。
圖1為實例屏蔽閘極溝槽金屬氧化物半導體場效應電晶體(SMOSFET)裝置100之示意橫截面圖。SMOSFET裝置100可包括在半導體基板190(例如，矽基板)中蝕刻之垂直漏斗形溝槽110(其可稱為溝槽)。漏斗形溝槽110可具有喇叭形或斜緣120。緣120可自半導體基板190之表面192處的較寬溝槽開口101向下延伸以與半導體基板190內之較窄溝槽本體112之側壁111會合或過渡至側壁111中。在圖1及本文之其他圖中，在矽基板中較大(或較深)深度處之SMOSFET裝置特徵朝向圖之底部展示，且在較小(或較淺)深度處之特徵朝向圖之頂部展示。
半導體基板190之表面192處之溝槽開口101比溝槽本體112之中間開口114寬。因此，斜緣120在喇叭形溝槽110之溝槽開口101與溝槽本 體112之頂部部分處的中間開口114之間延伸。如圖1所示，喇叭形溝槽110與溝槽本體112兩者沿著垂直軸V對準(或定向)。
自緣120至溝槽本體112之側壁111(在大致中間開口114處)之過渡可較急劇，如圖1所示(亦即，具有線性斜率之突然變化)或可比所展示者更圓。在任一情況下，為了方便本文之描述，緣120在經由其與側壁111會合或過渡至側壁111中之點或區可在本文中稱為緣120之下邊緣。類似地，緣120經由其與半導體基板190之表面192會合或過渡至表面192中之點或區可在本文中稱為緣120之上邊緣。
緣120可以任何角度呈喇叭形，例如與溝槽法線(即，沿著溝槽110之垂直軸V)成20度與80度之間的角度。圖1展示(例如)緣120以與溝槽法線成約45度之角度呈喇叭形。
SMOSFET裝置100可包括在半導體基板190之垂直方向上排列的(或垂直堆疊在半導體基板190內之)源極區150、閘極區170及汲極區160。閘極區170與緣120鄰接。SMOSFET裝置100進一步包括安置在緣120上之被閘極介電質層121分隔之閘電極172。閘電極172可例如由摻雜多晶矽、金屬、矽化物、矽化鈷、矽化鈦或其任何組合製成。閘極介電質層121可例如由氧化物、氮化物、氧氮化物、高k介電質材料及/或其任何組合製成。
SMOSFET裝置100亦可包括屏蔽電極180(例如，由多晶矽材料製成之屏蔽電極)，屏蔽電極180安置在溝槽本體112中漏斗形溝槽110內部且處於閘電極172之深度下方的深度處。溝槽本體112體積之其餘部分用例如介電質、絕緣及電阻材料(例如，閘極介電質或氧化物、經沈積氧化物、閘極間多晶矽等)填充。圖1亦展示安置在SMOSFET裝置100之頂部部分上(例如，半導體基板190之表面192之至少一部分上)的源極-基板金屬夾具或接觸件152。為了視覺上清晰，閘極及汲極金屬化或其他接觸件在圖1中未展示。
圖1所示之具有緣120之SMOSFET裝置100之架構可經組態以允許汲極區160與閘電極172對準。此對準可使用(例如)閘電極本身作為用於控制閘極-汲極界面區之摻雜的對準遮罩來達成，如下文參看圖2A至2E所描述。可預期汲極區160與閘電極172之對準(藉由掩蔽或阻擋汲極區摻雜劑在閘電極下方之引入)會減小(或最小化)閘電極172與汲極區160之重疊。重疊之此最小化可例如與習知V溝槽閘極MOSFET相比減小閘極-汲極電容(Cgd)及相關閘極-汲極電荷Qgd。此外，可預期源極區150、閘極區170及汲極區160之垂直組態(或垂直堆疊)提供與具有相對小單元間距(例如，0.8 μm)之習知溝槽MOSFETS之Rsp值類似或相當的相對低之導通電阻(Rsp)值。
具有與安置在溝槽緣之喇叭形表面上之閘電極對準的汲極區之SMOSFET裝置(如圖1所示)可具有與其他MOSFET類型相比合乎需要之品質指數(FOM)值。
表1展示三種不同類型之MOSFETS的比較性模擬效能參數，該三種不同類型之MOSFETS均額定在25 V處，包括(1)市售屏蔽閘極溝槽MOSFET(PT8 25V SyncFET)、(2)橫向雙擴散MOSFET(LDMOSFET)，及(3)圖1所示之類型之SMOSFET裝置。表1展示之效能參數(例如)包括單元間距、擊穿電壓(BV)、臨限電壓(Vth)、4.5V下之特定導通電阻(Rsp)、閘極-汲極電荷(Qgd)及品質指數(FOM)。
如表1所示，PT8 25V SyncFET(其為具有約0.8 μm之單元間距的屏蔽閘極V溝槽MOSFET)具有比具有約5.0 μm之單元間距的 LDMOSFET之Rsp值(0.119 mΩ＊cm2)低之Rsp值(0.0439 mΩ＊cm2)。SMOSFET裝置(其具有約1.2 μm之單元間距)具有比PT8 25V SyncFET之Rsp值略高的Rsp值(0.059 mΩ＊cm2)，但實質上低於LDMOSFET之Rsp值(0.119 mΩ＊cm2)。
相反，較大間距LDMOSFET具有低Qgd值(37 nC/cm2)，與較小單元間距V溝槽MOSFET PT8 25V SyncFET之Qgd值(162 nC/cm2)相對。具有約1.2 μm之單元間距的斜緣溝槽SMOSFET裝置具有實質上低於PT8 25V SyncFET之Qgd值(162 nC/cm2)的Qgd值(60 nC/cm2)，但僅略高於LDMOSFET之Qgd值(37 nC/cm2)。
小間距PT8 25V SyncFET及大間距LDMOSFET之FOM值分別為7.1及4.4。表1亦表明SMOSFET裝置具有Rsp及Cgd之中間值(分別為0.059 mΩ＊cm2及60 nC/cm2)，但具有好於PT8 25V SyncFET(FOM=7.1)及LDMOSFET(FOM=4.4)兩者的FOM值之FOM值3.5。
圖2A至圖2H為根據本發明之原理之在製造的各個處理階段具有喇叭形或斜緣之SMOSFET裝置200之示意橫截面圖。SMOSFET裝置200(類似於圖1所示之SMOSFET裝置100)可具有至少在所展示之橫截面的平面中之雙軸對稱性(如針對圖1中之SMOSFET裝置100所示)。因此，為了方便本文之描述，可僅參考SMOSFET裝置200之兩個對稱半部中之一者。此外，SMOSFET裝置200之製造的各個階段可涉及與可在半導體裝置製造且更特定而言在溝槽閘極MOSFETS或屏蔽閘極MOSFETS之製造的微電子工業中使用的製程或技術(例如，圖案化、掩蔽、光微影、氧化物生長或沈積、介電質沈積、磊晶層生長、化學機械拋光或平面化、離子植入及驅動等)相同或類似之製程或技術。為簡潔起見，可能提及此類半導體裝置製造過程及技術，但可能不在本文中詳細描述。此外，亦將理解，本文描述或提及之各個處理階段僅為說明性的。因此，各個處理階段可被簡化，及/或可不詳細描述 或展示中間處理階段。
圖2A展示具有喇叭形或斜緣220之漏斗形垂直溝槽210(沿著垂直軸W對準且其可稱為溝槽)。可例如在生長在半導體基板(未圖示)上之磊晶層204中蝕刻溝槽210。半導體基板可例如為導電(例如，重度摻雜之)n型矽基板。磊晶層204可例如為生長在矽基板上之輕度摻雜(例如，輕度摻雜砷之)n型磊晶層。漏斗形垂直溝槽210可具有自緣220下降之垂直(沿著垂直軸W對準)或接近垂直之側壁211，且可終止於磊晶層204內(如所示)或可延伸至矽基板中較深處(未圖示)。
如圖2A所示，溝槽210可具有在半導體基板中之深度Y，及在半導體基板之表面處之開口寬度X。在一些實施例中，溝槽深度Y可例如在約0.8 μm至10.0 μm之範圍內，且開口寬度X可例如在約0.5 μm至4.0 μm之範圍內。在其他實施例中，溝槽深度Y及開口寬度X可大於或小於此等實例範圍。此外，如圖2A所示，溝槽210之緣220可自半導體基板之表面處的開口寬度X變窄或變細至矽基板中之深度M上的中間溝槽寬度Z。可考慮到SMOSFET裝置200之設計尺寸來適當地選擇深度M及寬度Z。在一些實施例中，深度M及寬度Z可例如各自在約0.2 μm至0.5 μm之範圍內。在其他實施例中，深度M及寬度Z可大於或小於實例範圍。
可藉由蝕刻矽基板穿過安置在矽基板表面上之由合適抗蝕劑材料(例如、光致抗蝕劑、氧化矽或氮化矽等)製成之經光微影圖案化掩蔽層中的開口來形成垂直溝槽210。用於蝕刻垂直溝槽210之合適蝕刻劑可包括濕式蝕刻劑(例如，KOH、HNO3及HF等)及/或乾式蝕刻劑(例如，基於鹵素之反應離子或電漿等)。所使用之蝕刻劑可具有不同偏差、選擇性、各向同性蝕刻及各向異性蝕刻特性。可例如藉由蝕刻劑對掩蔽層開口之各向同性底切來形成喇叭形或斜緣形狀。作為替代或另外，可藉由在較多各向異性蝕刻條件及緊隨之較少各向異性蝕刻 條件下(或在較少各向異性蝕刻條件及緊隨之較多各向異性蝕刻條件下)循序地蝕刻垂直溝槽210來形成緣220之喇叭形或斜緣形狀。可例如藉由改變蝕刻期間之蝕刻化學物質(例如，藉由改變反應離子蝕刻製程參數)來獲得溝槽210之蝕刻期間之可變蝕刻條件。作為一實例，為蝕刻溝槽210而部署之反應離子蝕刻製程可基於通常在矽裝置製造中部署之SF6+O2乾式蝕刻化學物質。
調整蝕刻化學物質及/或蝕刻條件可允許控制喇叭形或斜緣220之長度及形狀。本文呈現之圖1及圖2A至2H以橫截面展示緣220具有自其上邊緣至其下邊緣之線性輪廓。然而，將理解，該圖僅出於說明之目的而在本文呈現，且喇叭形或斜緣220可具有其他形狀(例如，圖3所示之橫截面中之彎曲輪廓)。此外，該圖僅出於說明之目的而展示喇叭形或斜緣220具有相對於溝槽210之大致垂直側壁211約45度之傾斜度。喇叭形或斜緣220可具有相對於SMOSFET裝置200之其他實施中的側壁211之其他傾斜度或斜率(例如，20度至80度)。在一些實施例中，漏斗形垂直溝槽210之側壁211相對於垂直軸W的角度可不同於漏斗形垂直溝槽210之緣220相對於垂直軸W的角度。溝槽210之喇叭形或斜緣220之各種形狀及傾斜度可藉由使用用於蝕刻溝槽210之適當蝕刻劑及/或蝕刻條件來形成。
在蝕刻具有喇叭形或斜緣220之溝槽210之後，在SMOSFET裝置200之製造之後續處理階段，可形成屏蔽氧化物層230及屏蔽多晶矽層240(圖2B)。可使用相對高溫氧化製程在約800℃至1200℃下(例如，1150℃)熱生長屏蔽氧化物層230。或者，可使用熱生長氧化物及/或經沈積氧化物之組合來形成屏蔽氧化物230層。可使用多晶矽沈積技術(例如，矽烷分解)來沈積屏蔽多晶矽層240。
屏蔽氧化物層230可沿著溝槽210之側壁211、底部217及緣220給暴露之矽表面加襯，且在溝槽210附近之矽基板頂部表面203上延伸。 屏蔽氧化物層230可例如具有約0.1 μm之厚度。在其他實施例中，屏蔽氧化物層230之厚度可大於0.1 μm或小於0.1 μm。屏蔽氧化物層230之若干部分可稍後充當SMOSFET裝置200中之屏蔽閘極氧化物。沈積在屏蔽氧化物層230上方的屏蔽多晶矽層240可例如具有約0.5 μm之厚度，且可完全填充溝槽210之較深部分(朝向底部217。在其他實施例中，屏蔽氧化物層230之厚度可大於0.5 μm或小於0.5 μm。屏蔽多晶矽層240之若干部分可稍後充當SMOSFET裝置200中之屏蔽閘電極242(圖2C)。
SMOSFET裝置200之製造中的接下來的處理階段可類似於屏蔽閘極MOSFET裝置之製造中的處理階段。此等接下來之處理階段可包括朝向圖2C所示之幾何界定特徵(諸如，屏蔽閘電極242)對屏蔽氧化物層230及屏蔽多晶矽層240之回蝕，閘極間多晶矽或介電質層244之沈積，閘極氧化物221之生長，及閘極多晶矽層246之沈積。
圖2C展示在屏蔽多晶矽層240(圖2B所示)已被回蝕以形成屏蔽閘電極242並以閘極間多晶矽(例如，未摻雜多晶矽)或介電質層244覆蓋之後的SMOSFET裝置200。圖2C亦展示SMOSFET裝置200，其中閘極氧化物221形成在溝槽210之斜緣220上，且閘極多晶矽層246在閘極氧化物221及溝槽210附近的矽基板頂部表面203上方延伸。閘極多晶矽層246之一部分可稍後用於形成SMOSFET裝置200之閘電極272(圖2F)。
閘極氧化物221可為熱生長氧化物、經沈積介電質或兩者之組合。舉例而言，閘極氧化物221可藉由低溫濕式氧化製程隨後藉由高溫乾式氧化製程來熱形成。此熱氧化可產生具有在約200 Å至1500 Å之範圍內的厚度之熱閘極氧化物221。在實例裝置中，閘極氧化物221可為約300埃厚。在一些實施例中，閘極氧化物221可具有小於200 Å之厚度或大於1500 Å之厚度。可出於該目的使用一種或一種以上製程 (例如，使用未摻雜及經摻雜矽烷分解製程)來沈積閘極間多晶矽或介電質層244及閘極多晶矽層246。
閘極多晶矽層246可例如為約0.3 μm至0.5 μm厚。在一些實施例中，閘極多晶矽層246可具有小於0.3 μm之厚度或大於0.5 μm之厚度。閘極間多晶矽或介電質層244之厚度可經選擇以填充溝槽210之較深部分直至約與緣220之下邊緣243相同的高度。自另一角度來看，各個層之厚度可經選擇以使得閘極間多晶矽或介電質層244與閘極多晶矽層246之界面處於約與緣220之下邊緣243相同的高度，如圖2C所示。
接下來，在SMOSFET裝置200之製造中，可執行(例如，實行)自對準汲極植入(圖2C未圖示)製程。在此自對準汲極植入製程之準備過程中，可將溝槽210中之閘極多晶矽層246回蝕或凹回至閘極間多晶矽或介電質層244以在閘極多晶矽層246中形成凹部247。此蝕刻或凹進可界定閘極多晶矽層246之殘餘部分248，殘餘部分248可充當自對準汲極植入之遮罩。閘極多晶矽層246之殘餘部分248之若干部分亦可稍後用以形成SMOSFET裝置200之閘電極前驅體274。
圖2D展示在將閘極多晶矽層246蝕刻或凹進至溝槽210中之閘極間多晶矽或介電質層244之後的SMOSFET裝置200。閘極多晶矽層246之殘餘部分248可沈積(例如，覆蓋)在緣220上之閘極氧化物221上，且在溝槽210附近之矽基板頂部表面203上方延伸。閘極多晶矽層246之殘餘部分248及閘極間多晶矽或介電質層244可形成凹部247(例如，界定其邊界)。凹部247中之殘餘部分248之經蝕刻表面249可例如形成溝槽210之垂直或大致垂直側壁211之大致垂直延伸部。該垂直延伸部可大致自緣220之隅角及閘極間多晶矽或介電質層244之頂部表面向上延伸。緣220上方的閘極多晶矽層246之殘餘部分248可提供汲極植入之自對準(閘極)遮罩。實例自對準(亦即，與閘極/緣邊緣對準)汲極植 入可包括在圖2E所示之汲極區160之頂部中植入n型離子。可藉由朝向由殘餘閘極多晶矽部分248之經蝕刻表面249、緣220之下邊緣243及閘極間多晶矽或介電質層244之頂部表面界定的隅角成角度地引導離子束來控制汲極植入之位置。汲極區160中之汲極植入的離子植入劑量、能量及熱驅動預算可經選擇以形成SMOSFET裝置200之經設計之閘極對準汲極摻雜輪廓。實例汲極植入可為在約110 keV至130 keV之範圍內之能量下以約8E13至2E14之範圍內之劑量進行的砷植入。
作為使用汲極植入製程之替代或除使用汲極植入製程外，可藉由自固體源之摻雜劑擴散來形成自對準(即，與閘極/緣邊緣對準)汲極區170。舉例而言，摻雜磷之玻璃可沈積或置放在凹部247中以在後熱處理期間自動摻雜汲極區。緣220上方之閘極多晶矽層246之殘餘部分248可提供汲極擴散之自對準(閘極)遮罩。
SMOSFET裝置200之製造中之接下來的處理階段可再次與溝槽閘極MOSFET裝置之製造中的平行處理階段相同或類似。此等接下來的處理階段可包括沈積共形氧化物層(或對於較高閘極電阻(Rg)裝置，沈積多晶矽)以填充凹部247、使所沈積之共形氧化物層及閘極多晶矽層246之殘餘部分248朝向界定閘電極前驅體274(圖2E)而平面化，及p井植入(例如，硼或BF2)及驅動。圖2E展示在所沈積之共形氧化物層251填充凹部247(圖2D所示)進行之平面化(例如，使用化學機械拋光(CMP))之後的SMOSFET裝置200。該平面化移除位於溝槽210附近之矽基板頂部表面203上方的閘極多晶矽層244之殘餘部分248，且界定閘電極前驅體274。p井植入(例如，硼或BF2)及驅動形成與閘極區170中之閘極氧化物221/閘電極前驅體274鄰接之p井。
SMOSFET裝置200之製造中之進一步的處理階段可涉及朝向界定閘電極272使閘電極前驅體274平面化且凹進、沈積共形介電質層(例如，硼磷矽玻璃(BPSG)層)並平面化，及源極植入製程。圖2F展示具 有閘電極272之SMOSFET裝置200，藉由使安置在緣220上方的閘電極前驅體274凹進而在幾何上界定閘電極272。如圖所示，用平面化之BPSG介電質層276覆蓋閘電極272及溝槽210。圖2F亦展示具有由源極植入(例如，磷植入)及驅動產生之n摻雜源極區150之SMOSFET裝置200。
SMOSFET裝置200之製造中之接下來的處理階段可涉及對SMOSFET裝置200進行平面化以暴露溝槽210附近之矽基板頂部表面203，以進行自對準(源極)接觸蝕刻、高黏度(HB)植入，及進一步之裝置金屬化製程。
HB植入可經設計以獲得SMOSFET裝置200中之p+摻雜本體區(未圖示)。實例HB植入可為BF2植入。
自對準接觸蝕刻可經設計以暴露更多矽表面區域以形成至SMOSFET裝置200之源極區150的金屬接觸。自對準接觸蝕刻可例如為基於SF6+O2電漿化學物質之乾式蝕刻。圖2G展示經平面化之SMOSFET裝置200，其中先前在溝槽210附近之暴露的矽基板頂部表面203(圖2F)之下方的矽之體積282被蝕刻掉以暴露接觸表面283。此自對準接觸蝕刻可例如已將矽移除至約0.3 μm之深度以暴露接觸表面283。
圖2H展示SMOSFET裝置200，其中頂部金屬層280沈積在體積282中以與表面283接觸且位於溝槽210之頂部上方以形成自對準源極接觸。金屬層280可例如為鋁層，其藉由合適之屏障金屬層(未圖示)與矽表面283分隔。鋁層可例如為3 μm至7 μm厚，且屏障金屬層可例如為200埃至800埃厚之鈦及/或鎢層。
如先前所述，上面安置閘電極272之SMOSFET裝置200中之溝槽210之緣220可具有緣220之上邊緣與下邊緣之間的非線性斜率或輪廓。圖3展示SMOSFET裝置200之例子，其中溝槽210之緣220具有緣 220之上邊緣與下邊緣之間的彎曲輪廓。該彎曲輪廓可例如藉由改變蝕刻期間之蝕刻化學物質(例如，藉由改變反應離子蝕刻製程參數)來形成，如上文參看圖2A所描述。
圖4展示製造溝槽閘極或屏蔽閘極MOSFET裝置之實例方法400之流程圖，其中裝置汲極、源極及閘極區垂直佈置在半導體基板中，且其中汲極區與裝置之閘電極自對準。
方法400包括：提供半導體基板(410)；在半導體基板中形成溝槽(420)，其中該溝槽具有喇叭形緣，該喇叭形緣自大致在半導體基板之頂部表面處的較寬橫截面溝槽開口向下延伸至終止於半導體基板中的較窄橫截面溝槽本體部分。方法400進一步包括：在溝槽中在喇叭形緣上安置閘電極(430)；及在半導體基板中形成汲極區(440)，其中汲極區之頂部與安置在喇叭形緣上之閘電極之下邊緣大致對準。方法400亦包括在汲極區上方形成與喇叭形緣鄰接之閘極區並在閘極區上方形成源極區(450)。
方法400可併入至用於製造習知溝槽閘極MOSFETS(VMOSFETS)及/或屏蔽閘極溝槽MOSFETS(SMOSFETS)之方法中，與該等方法合併或可對該等方法進行擴展。因此，本文可參考習知溝槽MOSFETS(VMOSFETS)及/或屏蔽閘極溝槽MOSFETS(SMOSFETS)之製造過程或在該製造過程之背景下描述方法400。此外，為方便起見，本文可參考具有與閘電極對準之汲極區之SMOSFET裝置200(例如，圖1、2A至2F及3)來描述方法400。然而，將理解，方法400不限於本文描述之SMOSFET裝置200或者圖2A至圖2H及圖3所示之SMOSFET裝置200之特定設計、結構或佈置。
在用於製造SMOSFET裝置(例如，SMOSFET裝置200)之方法400中，提供半導體基板(410)可包括提供用於製造VMOSFET或SMOSFET之經合適摻雜之矽基板。該矽基板可例如為「磊晶晶圓」，亦即具有 生長在晶圓之前表面上的輕度摻雜N型磊晶矽之覆蓋層之重度摻雜N型基板。磊晶層(例如，層204，圖2A)可用以寄居裝置之汲極、源極及閘極區，而基板之下伏高度摻雜部分可充當裝置之汲極接觸件。
接下來，在方法400中，形成具有喇叭形或斜緣之溝槽(420)可涉及蝕刻溝槽。在蝕刻溝槽之前，可在矽之表面上形成溝槽蝕刻遮罩(例如，氮化矽遮罩)，且將其圖案化以暴露待形成溝槽之區域。蝕刻溝槽可涉及穿過經圖案化遮罩中之開口對矽基板進行乾式蝕刻。乾式蝕刻可利用基於鹵素(例如，CF4、SF6、NF3、Cl2、CCl2F2等)之電漿蝕刻化學物質。舉例而言，乾式蝕刻可利用基於SF6/O2之蝕刻化學物質。此基於氟之蝕刻化學物質可藉由允許在溝槽正被蝕刻時對蝕刻偏差及選擇性進行連續調整來允許經蝕刻溝槽輪廓之成形。蝕刻偏差及蝕刻選擇性可在溝槽蝕刻製程期間例如藉由斜變O2、功率及/或壓力來調整。在方法400中，實例乾式蝕刻SF6/O2製程可用於蝕刻具有喇叭形或斜緣之漏斗形溝槽，該喇叭形或斜緣自矽基板之頂部表面延伸且向延伸至矽基板中較深處的溝槽本體變窄(例如，圖2A溝槽210斜緣220、圖3溝槽310斜緣320)。
進一步在方法400中，形成汲極區(其頂部與喇叭形或斜緣之下邊緣大致對準)(440)可涉及使用離子植入或固體源摻雜劑擴散製程在與大致在喇叭形或斜緣之下邊緣下方的溝槽側壁鄰接之汲極區中引入摻雜劑(參見例如，汲極區160，圖2E)。形成汲極區可包括在喇叭形或斜緣上安置合適掩蔽材料(例如，多晶矽248，圖2A)以阻擋或限制大致在緣之下邊緣上方的摻雜劑之引入。
在方法400中，在汲極區上方形成與喇叭形或斜緣鄰接之閘極區及在閘極區上方形成源極區(450)可包括在斜緣之下部部分上安置閘極氧化物及閘電極，其中該閘電極大致自緣之下邊緣向上延伸至緣之上邊緣下方的高度。在閘極區上方形成源極區(450)可涉及源極植入 以在矽基板之大致在閘電極之頂部上方的若干部分中引入摻雜劑。
當方法400併入有用於製造屏蔽閘極溝槽MOSFET(例如，SMOSFET裝置200，圖2A至圖2F)之方法或與之合併時，可在屏蔽電極形成在溝槽中較深處且用閘極間多晶矽或介電質填充溝槽直至喇叭形或斜緣之下邊緣(圖2C)之後執行(例如，實行)形成與喇叭形或斜緣之下邊緣對準的汲極區(440)。此外，在喇叭形或斜緣上安置合適掩蔽材料可涉及利用閘極多晶矽層之若干部分作為掩蔽材料來阻擋或限制大致在緣之下邊緣上方的摻雜劑之引入。使用離子植入或固體源摻雜劑擴散製程在汲極區中引入摻雜劑可涉及在閘極多晶矽層中形成凹部，及使用穿過凹部之成角度離子植入或安置在凹部中之固體摻雜劑源大致在緣之下邊緣下方引入摻雜劑以形成對準之汲極區(圖2D)。另外，在方法400中，在汲極區上方形成與喇叭形或斜緣鄰接之閘極區(450)可涉及利用閘極多晶矽層之用作掩蔽材料之子部分作為閘電極。
又，雖然上文描述之各個裝置實施例可實施在矽基板中，但此等裝置實施例或類似之裝置實施例亦可實施在其他類型之基板(例如，鍺、矽-鍺、絕緣體上矽、其他絕緣體上矽、III-V化合物半導體、II-VI化合物半導體，及其他化合物半導體基板)中。此外，不同裝置實施例之橫截面圖可能不按比例繪製，且因此不希望限制對應結構之佈局設計之可能變化。又，溝槽MOSFET裝置可以包括六邊形電晶體單元、正方形電晶體單元等之條狀或蜂巢狀架構形成。在一些實施例中，一或多種類型之半導體基板可用於產生溝槽MOSFET裝置。可使用之基板之一些實例包括(但不限於)矽晶圓、磊晶Si層、諸如用於絕緣體上矽(SOI)技術中之結合晶圓，及/或非晶矽層，其全部可經摻雜或未摻雜。
本文描述之各種技術之實施可實施在數位電子電路中，或電腦 硬體、韌體、軟體中或其組合中，一些實施可使用各種半導體處理及/或封裝技術來實施。
雖然已如本文所描述說明了所描述之實施之某些特徵，但熟習此項技術者現將瞭解許多修改、替代、改變及等效物。因此，應理解，所附申請專利範圍希望涵蓋落在實施例之範疇內的所有此類修改及改變。應理解，其僅以實例而非限制之方式呈現，且可作出形式及細節上之各種改變。
舉例而言，n通道SMOSFET裝置已在本文中描述為使用具有輕度摻雜n型磊晶矽覆蓋層之重度摻雜n型導電基板來製造(例如，參看圖2A)。將理解，本文之揭示內容不限於n通道裝置。以與所描述之n通道裝置相同或類似之方式，可使用例如半導體基板(其為具有輕度摻雜p型磊晶矽覆蓋層之重度摻雜p型導電基板)來製造p通道SMOSFET裝置。
100‧‧‧屏蔽閘極溝槽金屬氧化物半導體場效應電晶體(SMOSFET)裝置
101‧‧‧溝槽開口
110‧‧‧溝槽
111‧‧‧側壁
112‧‧‧溝槽本體
114‧‧‧中間開口
120‧‧‧緣
121‧‧‧閘極介電質層
150‧‧‧源極區
152‧‧‧源極-基板金屬夾具或接觸件
160‧‧‧汲極區
170‧‧‧閘極區
172‧‧‧閘電極
180‧‧‧屏蔽電極
190‧‧‧半導體基板
192‧‧‧表面

Claims (29)

  1. 一種金屬氧化物半導體場效應電晶體(MOSFET)裝置，其包含：在一半導體基板中蝕刻之具有一喇叭形緣之一漏斗形溝槽，該喇叭形緣具有在該半導體基板之一頂部表面處的一較寬橫截面溝槽開口處之一上邊緣且具有終止於該半導體基板中的一較窄橫截面溝槽本體部分之一頂部開口處之一下邊緣；一閘電極，其安置在該漏斗形溝槽中形成於該喇叭形緣上之一閘極介電層上，該閘電極具有一分離結構，該分離結構具有藉由一絕緣材料與一第二閘電極部分分離的一第一閘電極部分；及配置在該半導體基板中之一源極區、一閘極區及一汲極區，該閘極區與該喇叭形緣之一下部部分鄰接，該汲極區與該較窄橫截面溝槽本體部分之一側壁鄰接，其中該汲極區之一頂部與該閘電極之一下邊緣對準。
  2. 如請求項1之MOSFET裝置，其中該喇叭形緣在該喇叭形緣之該上邊緣與該喇叭形緣之該下邊緣之間的橫截面具有一線性輪廓。
  3. 如請求項1之MOSFET裝置，其中該喇叭形緣在該喇叭形緣之該上邊緣與該喇叭形緣之該下邊緣之間的橫截面具有一彎曲輪廓。
  4. 如請求項1之MOSFET裝置，其中該喇叭形緣以與該半導體基板之該頂部表面之一垂線成45度之一角度呈喇叭形。
  5. 如請求項1之MOSFET裝置，其中該喇叭形緣以與該半導體基板之該頂部表面之一垂線成20度與80度之間的一角度呈喇叭形。
  6. 如請求項1之MOSFET裝置，其中該閘電極之該下邊緣在該喇叭 形緣之該下邊緣處。
  7. 如請求項1之MOSFET裝置，其中該閘電極包括一多晶矽材料、一矽化鈷材料及一矽化鈦材料中之至少一者。
  8. 如請求項1之MOSFET裝置，其中該漏斗形溝槽具有大於1μm之一深度。
  9. 如請求項1之MOSFET裝置，其進一步包含安置在該較窄橫截面溝槽本體部分中之一屏蔽閘電極，該屏蔽閘電極與該閘電極絕緣且安置在該閘電極下方。
  10. 如請求項1之MOSFET裝置，其進一步包含一自對準源極-金屬接觸件。
  11. 如請求項1之MOSFET裝置，其中該半導體基板為具有一輕度摻雜n型磊晶覆蓋層之一重度摻雜n型導電基板，且該漏斗形溝槽終止於該輕度摻雜n型磊晶覆蓋層內。
  12. 如請求項1之MOSFET裝置，其中該半導體基板為具有一輕度摻雜p型磊晶覆蓋層之一重度摻雜p型導電基板，該漏斗形溝槽終止於該輕度摻雜p型磊晶覆蓋層內。
  13. 如請求項1之MOSFET裝置，其中該第一閘電極部分與該第二閘電極部分分開該較窄橫截面溝槽本體部分的該頂部開口的一寬度。
  14. 如請求項1之MOSFET裝置，其中該閘電極具有垂直延伸穿過其本身至該較窄橫截面溝槽本體部分的該頂部開口之一經蝕刻開口。
  15. 如請求項1之MOSFET裝置，其中該半導體基板係由一基於矽之材料形成。
  16. 如請求項14之MOSFET裝置，其中該經蝕刻開口由該絕緣材料填充。
  17. 如請求項14之MOSFET裝置，其中該半導體基板係由基於矽之材料形成。
  18. 一種金屬氧化物半導體場效應電晶體(MOSFET)裝置，其包含：配置在一半導體基板中之一漏斗形溝槽，該漏斗形溝槽具有一喇叭形緣且具有安置在該喇叭形緣下方之一溝槽本體，該喇叭形緣具有擁有一第一斜率之一側壁，且該溝槽本體具有擁有不同於該第一斜率之一第二斜率之一側壁；一閘極介電層，其安置在該溝槽中位於該喇叭形緣上；一閘電極，其安置在該閘極介電層上；一源極區，其與該喇叭形緣之一上部部分鄰接；一閘極區，其與該喇叭形緣之一下部部分鄰接；及一汲極區，其與該溝槽本體之一側壁鄰接，該汲極區具有與該閘電極之一下邊緣對準之一頂部。
  19. 如請求項18之MOSFET裝置，其中該第一斜率與該半導體基板之一頂部表面之一垂線成45度。
  20. 如請求項18之MOSFET裝置，其中該第一斜率與該半導體基板之一頂部表面之一垂線成20度與80度之間。
  21. 如請求項18之MOSFET裝置，其中該閘電極之該下邊緣在該喇叭形緣之一下邊緣處。
  22. 如請求項18之MOSFET裝置，其中該閘電極包括一多晶矽材料、一矽化鈷材料及一矽化鈦材料中之至少一者。
  23. 如請求項18之MOSFET裝置，其進一步包含安置在該溝槽本體中該喇叭形緣下方之一屏蔽閘電極，該屏蔽閘電極與該閘電極絕緣。
  24. 如請求項18之MOSFET裝置，其中該半導體基板為具有一輕度摻雜磊晶覆蓋層之一重度摻雜導電基板，該漏斗形溝槽終止於該 輕度摻雜磊晶覆蓋層內。
  25. 如請求項18之MOSFET裝置，其中該半導體基板係由一基於矽之材料形成。
  26. 一種金屬氧化物半導體場效應電晶體(MOSFET)裝置，其包含：在一半導體基板中之一溝槽，該溝槽具有一喇叭形緣，該喇叭形緣從在該半導體基板之一頂部表面處的一較寬橫截面溝槽開口向下延伸到終止於該半導體基板中的一較窄橫截面溝槽本體部分；一閘電極，其配置在該溝槽中該喇叭形緣上；在該半導體基板中之一汲極區，該汲極區具有與配置在該溝槽中該喇叭形緣上的該閘電極之一下邊緣對準的一頂部；一閘極區，其配置在該半導體基板中之該汲極區上方；及一源極區，其安置在該半導體基板中該閘極區上方，該源極區包含該半導體基板的一部分中該閘電極的一上邊緣上方的摻雜劑。
  27. 如請求項26之MOSFET裝置，其中該閘電極包括配置在該喇叭形緣上之一閘極介電層上之一多晶矽電極。
  28. 如請求項26之MOSFET裝置，其進一步包括配置在該溝槽本體中在該喇叭形緣下方的一屏蔽閘電極，該屏蔽閘電極與該閘電極絕緣。
  29. 如請求項26之MOSFET裝置，其中該半導體基板為具有一輕度摻雜磊晶覆蓋層之一重度摻雜導電基板，且具有該喇叭形緣的該溝槽終止於該輕度摻雜磊晶覆蓋層內。
TW102107110A 2012-03-09 2013-02-27 具有一漏斗形溝槽之屏蔽閘極金屬氧化物半導體場效電晶體裝置 TWI543373B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US13/416,416 US8816431B2 (en) 2012-03-09 2012-03-09 Shielded gate MOSFET device with a funnel-shaped trench

Publications (2)

Publication Number Publication Date
TW201347187A TW201347187A (zh) 2013-11-16
TWI543373B true TWI543373B (zh) 2016-07-21

Family

ID=49113327

Family Applications (1)

Application Number Title Priority Date Filing Date
TW102107110A TWI543373B (zh) 2012-03-09 2013-02-27 具有一漏斗形溝槽之屏蔽閘極金屬氧化物半導體場效電晶體裝置

Country Status (4)

Country Link
US (1) US8816431B2 (zh)
KR (1) KR102043770B1 (zh)
CN (1) CN103311299B (zh)
TW (1) TWI543373B (zh)

Families Citing this family (24)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8946812B2 (en) * 2011-07-21 2015-02-03 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
JP2014003191A (ja) * 2012-06-20 2014-01-09 Hitachi Ltd 半導体装置
US8878275B2 (en) * 2013-02-18 2014-11-04 Fairchild Semiconductor Corporation LDMOS device with double-sloped field plate
US9543399B2 (en) * 2014-04-04 2017-01-10 Taiwan Semiconductor Manufacturing Company, Ltd. Device having sloped gate profile and method of manufacture
KR101760266B1 (ko) * 2015-10-30 2017-07-24 매그나칩 반도체 유한회사 파워 모스펫 및 이의 제조 방법
US10269637B2 (en) * 2016-12-02 2019-04-23 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor structure and fabricating method thereof
US9887287B1 (en) * 2016-12-08 2018-02-06 Cree, Inc. Power semiconductor devices having gate trenches with implanted sidewalls and related methods
CN107068763A (zh) * 2017-03-31 2017-08-18 上海华虹宏力半导体制造有限公司 屏蔽栅沟槽功率器件及其制造方法
US11251297B2 (en) 2018-03-01 2022-02-15 Ipower Semiconductor Shielded gate trench MOSFET devices
US10777661B2 (en) 2018-03-01 2020-09-15 Ipower Semiconductor Method of manufacturing shielded gate trench MOSFET devices
CN111727491B (zh) 2018-03-01 2022-06-07 艾鲍尔半导体 自对准沟槽mosfet的结构和方法
TWI750375B (zh) * 2018-05-16 2021-12-21 力智電子股份有限公司 溝槽閘極金氧半場效電晶體及其製造方法
JP2020004883A (ja) * 2018-06-29 2020-01-09 京セラ株式会社 半導体装置、電気装置及び半導体装置の製造方法
WO2020180338A1 (en) * 2019-03-01 2020-09-10 Ipower Semiconductor Method of manufacturing shielded gate trench mosfet devices
CN110600552B (zh) * 2019-09-24 2024-05-10 无锡新洁能股份有限公司 具有快速反向恢复特性的功率半导体器件及其制作方法
US11469313B2 (en) 2020-01-16 2022-10-11 Ipower Semiconductor Self-aligned trench MOSFET and IGBT structures and methods of fabrication
CN113903794A (zh) * 2020-07-06 2022-01-07 和舰芯片制造(苏州)股份有限公司 包含沟槽栅的半导体器件的制备方法及半导体器件
US11393907B2 (en) * 2020-08-12 2022-07-19 Infineon Technologies Austria Ag Transistor device with buried field electrode connection
CN111816709B (zh) * 2020-09-03 2021-06-11 江苏应能微电子有限公司 一种屏蔽闸沟槽式功率金属氧化物半导体场效晶体管
TWI751697B (zh) * 2020-09-15 2022-01-01 富鼎先進電子股份有限公司 溝槽式半導體元件製造方法
US11444167B2 (en) * 2020-11-18 2022-09-13 Advanced Power Electronics Corp. Method of manufacturing trench type semiconductor device
US11881506B2 (en) * 2021-07-27 2024-01-23 Globalfoundries U.S. Inc. Gate structures with air gap isolation features
CN116565010A (zh) * 2023-04-10 2023-08-08 浙江广芯微电子有限公司 一种屏蔽栅沟槽型mos器件的制作方法
CN117637814B (zh) * 2024-01-26 2024-04-09 合肥晶合集成电路股份有限公司 一种半导体器件及其制作方法

Family Cites Families (35)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4145703A (en) 1977-04-15 1979-03-20 Supertex, Inc. High power MOS device and fabrication method therefor
US4295924A (en) 1979-12-17 1981-10-20 International Business Machines Corporation Method for providing self-aligned conductor in a V-groove device
US4326332A (en) 1980-07-28 1982-04-27 International Business Machines Corp. Method of making a high density V-MOS memory array
US4969028A (en) 1980-12-02 1990-11-06 General Electric Company Gate enhanced rectifier
GB2089119A (en) 1980-12-10 1982-06-16 Philips Electronic Associated High voltage semiconductor devices
JPS58106870A (ja) 1981-12-18 1983-06-25 Nissan Motor Co Ltd パワ−ｍｏｓｆｅｔ
US4682405A (en) 1985-07-22 1987-07-28 Siliconix Incorporated Methods for forming lateral and vertical DMOS transistors
US4941026A (en) 1986-12-05 1990-07-10 General Electric Company Semiconductor devices exhibiting minimum on-resistance
US5164325A (en) 1987-10-08 1992-11-17 Siliconix Incorporated Method of making a vertical current flow field effect transistor
JP2623850B2 (ja) 1989-08-25 1997-06-25 富士電機株式会社 伝導度変調型ｍｏｓｆｅｔ
US5134448A (en) 1990-01-29 1992-07-28 Motorola, Inc. MOSFET with substrate source contact
JP2948985B2 (ja) 1992-06-12 1999-09-13 三菱電機株式会社 半導体装置
US5558313A (en) 1992-07-24 1996-09-24 Siliconix Inorporated Trench field effect transistor with reduced punch-through susceptibility and low RDSon
US5341011A (en) 1993-03-15 1994-08-23 Siliconix Incorporated Short channel trenched DMOS transistor
US5429977A (en) 1994-03-11 1995-07-04 Industrial Technology Research Institute Method for forming a vertical transistor with a stacked capacitor DRAM cell
US5424231A (en) 1994-08-09 1995-06-13 United Microelectronics Corp. Method for manufacturing a VDMOS transistor
WO1997029518A1 (de) 1996-02-05 1997-08-14 Siemens Aktiengesellschaft Durch feldeffekt steuerbares halbleiterbauelement
DE19611045C1 (de) 1996-03-20 1997-05-22 Siemens Ag Durch Feldeffekt steuerbares Halbleiterbauelement
JPH113936A (ja) 1997-06-13 1999-01-06 Nec Corp 半導体装置の製造方法
JP3342412B2 (ja) 1997-08-08 2002-11-11 三洋電機株式会社 半導体装置およびその製造方法
JPH1174339A (ja) 1997-08-28 1999-03-16 Mitsubishi Electric Corp 半導体装置及びその製造方法
JP4061711B2 (ja) 1998-06-18 2008-03-19 株式会社デンソー Ｍｏｓトランジスタ及びその製造方法
KR100372103B1 (ko) 1998-06-30 2003-03-31 주식회사 하이닉스반도체 반도체소자의소자분리방법
GB9917099D0 (en) 1999-07-22 1999-09-22 Koninkl Philips Electronics Nv Cellular trench-gate field-effect transistors
DE10026924A1 (de) 2000-05-30 2001-12-20 Infineon Technologies Ag Kompensationsbauelement
KR100378190B1 (ko) 2000-12-28 2003-03-29 삼성전자주식회사 서로 다른 두께의 측벽 산화막을 갖는 트랜치아이솔레이션 형성방법
US6444574B1 (en) 2001-09-06 2002-09-03 Powerchip Semiconductor Corp. Method for forming stepped contact hole for semiconductor devices
DE10212149B4 (de) * 2002-03-19 2007-10-04 Infineon Technologies Ag Transistoranordnung mit Schirmelektrode außerhalb eines aktiven Zellenfeldes und reduzierter Gate-Drain-Kapazität
US7638841B2 (en) 2003-05-20 2009-12-29 Fairchild Semiconductor Corporation Power semiconductor devices and methods of manufacture
DE10345347A1 (de) 2003-09-19 2005-04-14 Atmel Germany Gmbh Verfahren zur Herstellung eines DMOS-Transistors mit lateralem Driftregionen-Dotierstoffprofil
US7282765B2 (en) 2005-07-13 2007-10-16 Ciclon Semiconductor Device Corp. Power LDMOS transistor
US7385248B2 (en) * 2005-08-09 2008-06-10 Fairchild Semiconductor Corporation Shielded gate field effect transistor with improved inter-poly dielectric
US8815744B2 (en) * 2008-04-24 2014-08-26 Fairchild Semiconductor Corporation Technique for controlling trench profile in semiconductor structures
US7781835B2 (en) 2009-01-12 2010-08-24 Fairchild Semiconductor Corporation Lateral drain MOSFET with improved clamping voltage control
WO2011019378A1 (en) * 2009-08-14 2011-02-17 Alpha And Omega Semiconductor Incorporated Shielded gate trench mosfet device and fabrication

Also Published As

Publication number Publication date
KR20130103414A (ko) 2013-09-23
KR102043770B1 (ko) 2019-11-12
CN103311299B (zh) 2015-10-28
US20130234241A1 (en) 2013-09-12
TW201347187A (zh) 2013-11-16
CN103311299A (zh) 2013-09-18
US8816431B2 (en) 2014-08-26

Similar Documents

Publication Publication Date Title
TWI543373B (zh) 具有一漏斗形溝槽之屏蔽閘極金屬氧化物半導體場效電晶體裝置
US10510880B2 (en) Trench power MOSFET
US9466700B2 (en) Semiconductor device and method of fabricating same
US8021947B2 (en) Method of forming an insulated gate field effect transistor device having a shield electrode structure
US9761696B2 (en) Self-aligned trench MOSFET and method of manufacture
US9306058B2 (en) Integrated circuit and method of manufacturing an integrated circuit
US10573718B2 (en) Vertical high-voltage MOS transistor
CN107887446B (zh) 复合屏蔽自对准的沟槽mosfet器件的制备方法
US9159786B2 (en) Dual gate lateral MOSFET
TWI473173B (zh) 半導體元件及其製造方法
JP2008546216A (ja) 電荷平衡電界効果トランジスタ
US11545545B2 (en) Superjunction device with oxygen inserted Si-layers
CN112864246B (zh) 超结器件及其制造方法
US8748980B2 (en) U-shape RESURF MOSFET devices and associated methods of manufacturing
US9105495B2 (en) Semiconductor device and related fabrication methods
US8624302B2 (en) Structure and method for post oxidation silicon trench bottom shaping
TWI557807B (zh) 半導體裝置及相關製造方法
US8878287B1 (en) Split slot FET with embedded drain
US20230282742A1 (en) Integrated circuit structure