CN103311299A - 具有漏斗形沟槽的屏蔽栅极mosfet装置 - Google Patents

具有漏斗形沟槽的屏蔽栅极mosfet装置 Download PDF

Info

Publication number
CN103311299A
CN103311299A CN2013100713127A CN201310071312A CN103311299A CN 103311299 A CN103311299 A CN 103311299A CN 2013100713127 A CN2013100713127 A CN 2013100713127A CN 201310071312 A CN201310071312 A CN 201310071312A CN 103311299 A CN103311299 A CN 103311299A
Authority
CN
China
Prior art keywords
semiconductor substrate
groove
edge
tubaeform
mosfet device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN2013100713127A
Other languages
English (en)
Other versions
CN103311299B (zh
Inventor
布赖恩·鲍尔斯
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fairchild Semiconductor Corp
Original Assignee
Fairchild Semiconductor Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fairchild Semiconductor Corp filed Critical Fairchild Semiconductor Corp
Publication of CN103311299A publication Critical patent/CN103311299A/zh
Application granted granted Critical
Publication of CN103311299B publication Critical patent/CN103311299B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/7813—Vertical DMOS transistors, i.e. VDMOS transistors with trench gate electrode, e.g. UMOS transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
    • H01L21/26586—Bombardment with radiation with high-energy radiation producing ion implantation characterised by the angle between the ion beam and the crystal planes or the main crystal surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/402—Field plates
    • H01L29/407—Recessed field plates, e.g. trench field plates, buried field plates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H01L29/41725—Source or drain electrodes for field effect devices
    • H01L29/41766—Source or drain electrodes for field effect devices with at least part of the source or drain electrode having contact below the semiconductor surface, e.g. the source or drain electrode formed at least partially in a groove or with inclusions of conductor inside the semiconductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42356—Disposition, e.g. buried gate electrode
    • H01L29/4236—Disposition, e.g. buried gate electrode within a trench, e.g. trench gate electrode, groove gate electrode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42372—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the conducting layer, e.g. the length, the sectional shape or the lay-out
    • H01L29/42376—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the conducting layer, e.g. the length, the sectional shape or the lay-out characterised by the length or the sectional shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66674—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/66712—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/66727—Vertical DMOS transistors, i.e. VDMOS transistors with a step of recessing the source electrode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66674—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/66712—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/66734—Vertical DMOS transistors, i.e. VDMOS transistors with a step of recessing the gate electrode, e.g. to form a trench gate electrode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/22—Diffusion of impurity materials, e.g. doping materials, electrode materials, into or out of a semiconductor body, or between semiconductor regions; Interactions between two or more impurities; Redistribution of impurities
    • H01L21/225—Diffusion of impurity materials, e.g. doping materials, electrode materials, into or out of a semiconductor body, or between semiconductor regions; Interactions between two or more impurities; Redistribution of impurities using diffusion into or out of a solid from or into a solid phase, e.g. a doped oxide layer
    • H01L21/2251—Diffusion into or out of group IV semiconductors
    • H01L21/2254—Diffusion into or out of group IV semiconductors from or through or into an applied layer, e.g. photoresist, nitrides
    • H01L21/2255—Diffusion into or out of group IV semiconductors from or through or into an applied layer, e.g. photoresist, nitrides the applied layer comprising oxides only, e.g. P2O5, PSG, H3BO3, doped oxides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
    • H01L21/26506—Bombardment with radiation with high-energy radiation producing ion implantation in group IV semiconductors
    • H01L21/26513—Bombardment with radiation with high-energy radiation producing ion implantation in group IV semiconductors of electrically active species
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
    • H01L21/2658—Bombardment with radiation with high-energy radiation producing ion implantation of a molecular ion, e.g. decaborane
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • High Energy & Nuclear Physics (AREA)
  • Health & Medical Sciences (AREA)
  • Toxicology (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)

Abstract

一种MOSFET装置具有在半导体衬底中蚀刻的漏斗形沟槽。所述漏斗形沟槽具有喇叭形缘，所述喇叭形缘从在所述半导体衬底的表面处的较宽横截面沟槽开口延伸到终止于所述半导体衬底的外延层部分中的较窄横截面沟槽主体部分。栅电极安置在所述沟槽中位于所述喇叭形缘上。所述装置的源极和栅极区分别与所述喇叭形缘的上部和下部部分邻接。所述装置的与所述较窄横截面沟槽主体部分邻接的漏极区与栅电极的下边缘自对准。

Description

具有漏斗形沟槽的屏蔽栅极MOSFET装置
技术领域
本描述内容涉及半导体装置和制造技术。特定来说，所述描述内容涉及金属氧化物半导体场效应晶体管(MOSFET)装置。
背景技术
MOSFET装置可根据源极、栅极和漏极端子结构的相对海拔或源极-漏极沟道相对于上面形成所述装置的半导体衬底的表面的定向而在广义上分类。在横向沟道MOSFET中，源极区和漏极区在半导体衬底的横向方向上排列。栅电极安置在硅衬底的顶部上，在源极区与漏极区之间。源极、栅极和漏极区的此横向配置可适于制造较小的装置以及装置集成。然而，所述横向配置可能不适于获得装置的高额定功率，因为装置的电压闭锁能力与源极-漏极间距成比例，且因为漏极-源极电流与长度成反比。
对于功率应用，垂直沟道或沟槽栅极MOSFETS可能是优选的。在垂直沟道MOSFET中，源极、栅极和漏极区在半导体衬底的垂直方向上排列。源极和漏极端子可放置在半导体衬底的相对侧上，且栅电极安置在半导体衬底中所蚀刻的槽或沟槽中。此垂直配置可适于功率MOSFET装置，因为更多表面空间可用作源极，而且源极与漏极间距也可减小。源极与漏极间距的减小可增加漏极-源极额定电流，且还可允许针对漏极漂移区使用外延层以增加装置的电压闭锁能力。
早先已知的市售沟槽栅极MOSFET装置使用V形沟槽。这些V形沟槽可具有若干缺点(例如，顶端处的高电场)，其在使用其它沟槽形状(例如，D形(双扩散)和U形沟槽)的之后开发的装置中已经克服。在已知的实施方案中，栅电极可容纳在沟槽中。在屏蔽栅极功率MOSFET(SGMOSFET)中，深沟槽容纳安置在栅电极下方的额外“屏蔽”电极。屏蔽栅电极可用于减小栅极-漏极电容(Cgd)(其与栅极-漏极电荷Qgd相关)，且/或改进栅极沟槽MOSFET装置的击穿电压。
MOSFET装置的开关性能的量度是由当装置接通时装置的每单位裸片面积的比导通电阻(Rsp)或电阻给定。较低Rsp值对应于MOSFET装置的较快开关。MOSFET装置的开关性能的另一量度是由其特征栅极-漏极电荷“米勒电荷”(Qgd)给定，其确定需要多少电压或功率来驱动或接通装置。
对于离散MOSFET装置特别令人关注的品质指数(FOM)组合了Rsp和Cgd量度两者：FOM＝Qgd*Rsp。可预期具有较低FOM的MOSFETS拥有比具有较高FOM的MOSFETS好的性能。
新近的横向双扩散MOSFET(LDMOS)结构(其是D-MOSFETS的横向沟道版本)已通过使漏极区与表面栅极多晶硅电极对准以使漏极区的栅极重叠最小化来实现相对低的FOM值，且借此实现相对低的Qgd值。
现在考虑MOSFET装置结构和制造工艺。特定来说，针对较低FOM值考虑MOSFET装置结构或架构。额外考虑减小具有相对低的FOM值的装置的单元间距或装置大小。
发明内容
在一个一般方面中，一种MOSFET装置包含在半导体衬底中蚀刻的具有喇叭形缘的漏斗形沟槽。所述喇叭形缘具有大致在半导体衬底的顶部表面处的较宽横截面沟槽开口处的上边缘，和终止于半导体衬底中的较窄横截面沟槽主体部分的顶部开口处的下边缘。栅电极安置在漏斗形沟槽中在形成于喇叭形缘上的栅极氧化物层上。源极、栅极和漏极区形成在半导体衬底中。栅极区与喇叭形缘邻接。漏极区与较窄横截面沟槽主体部分的侧壁邻接。漏极区的顶部与栅电极的下边缘对准。
在一个一般方面中，一种用于制造MOSFET装置的方法包含在半导体衬底中形成沟槽。在半导体衬底中形成沟槽包含形成具有喇叭形缘的沟槽，所述喇叭形缘从大致在半导体衬底表面的顶部表面处的较宽横截面沟槽开口向下延伸到终止于硅衬底中的较窄横截面沟槽主体部分。所述方法包含将栅电极安置在沟槽中位于喇叭形缘上。所述方法进一步包含在半导体衬底中形成漏极区，其中所述漏极区的顶部大致与栅电极的下边缘对准。
在另一一般方面中，一种MOSFET装置包含在半导体衬底中蚀刻的具有喇叭形缘的漏斗形沟槽。所述漏斗形沟槽具有安置在喇叭形缘下方的沟槽主体。喇叭形缘具有拥有第一斜率的侧壁，且沟槽主体具有拥有不同于第一斜率的第二斜率的侧壁。栅电极安置在沟槽中位于形成在喇叭形缘上的栅极氧化物层上。装置的源极、栅极和漏极区分别与喇叭形缘的上部部分、喇叭形缘的下部部分以及沟槽主体的侧壁邻接。此外，漏极区具有与栅电极的下边缘对准的顶部。
以下附图和描述内容中陈述一个或一个以上实施方案的细节。从描述内容和图式以及从权利要求书将了解其它特征。
附图说明
图1是说明根据本发明的原理的屏蔽栅极沟槽金属氧化物半导体场效应晶体管(SMOSFET)装置的横截面图的图式。
图2A到2H是根据本发明的原理的屏蔽栅极沟槽MOSFET装置的形成的各个阶段的示意横截面图。
图3是说明根据本发明的原理的屏蔽栅极沟槽金属氧化物半导体场效应晶体管(SMOSFET)装置的横截面图的图式，其中喇叭形或斜沟槽缘具有弯曲形状。
图4是说明根据本发明的原理的制造沟槽栅极或屏蔽栅极沟槽MOSFET装置的实例方法的流程图，其中装置漏极、源极和栅极区垂直布置在半导体衬底中，且其中漏极区与装置的栅电极自对准。
各图中的相同参考符号指示相同元件。
具体实施方式
根据本发明的原理，一种屏蔽栅极沟槽MOSFET(SMOSFET)装置包含具有喇叭形或斜缘的沟槽。栅电极安置在沟槽中位于喇叭形或斜缘上。屏蔽电极也可安置在沟槽中位于缘下方，在沟槽主体中朝向沟槽底部较深处。在所述装置中，根据本发明的原理，漏极区与栅电极对准以减小漏极区的栅极重叠。在一些实施例中，仅SMOSFET装置的一侧上的特征被标记，因为许多特征是镜面对称的。以下说明的横截面图是代表性图式。处理变化、纵横比的变化、设计尺寸的差异和/或等等可产生不同形状和/或非理想状态。
图1是实例屏蔽栅极沟槽金属氧化物半导体场效应晶体管(SMOSFET)装置100的示意横截面图。SMOSFET装置100可包含在半导体衬底190(例如，硅衬底)中蚀刻的垂直漏斗形沟槽110(其可称为沟槽)。漏斗形沟槽110可具有喇叭形或斜缘120。缘120可从半导体衬底190的表面192处的较宽沟槽开口101向下延伸以与半导体衬底190内的较窄沟槽主体112的侧壁111会合或过渡到侧壁111中。在图1和本文的其它图中，在硅衬底中较大(或较深)深度处的SMOSFET装置特征朝向图的底部展示，且在较小(或较浅)深度处的特征朝向图的顶部展示。
半导体衬底190的表面192处的沟槽开口101比沟槽主体112的中间开口114宽。因此，斜缘120在喇叭形沟槽110的沟槽开口101与沟槽主体112的顶部部分处的中间开口114之间延伸。如图1所示，喇叭形沟槽110与沟槽主体112两者沿着垂直轴V对准(或定向)。
从缘120到沟槽主体112的侧壁111(在近似中间开口114处)的过渡可较急剧，如图1所示(即，具有线性斜率的突然变化)或可比所展示的圆。在任一情况下，为了方便本文的描述，缘120在经由其与侧壁111会合或过渡到侧壁111中的点或区可在本文中称为缘120的下边缘。类似地，缘120经由其与半导体衬底190的表面192会合或过渡到表面192中的点或区可在本文中称为缘120的上边缘。
缘120可以任何角度呈喇叭形，例如与沟槽法线(即，沿着沟槽110的垂直轴V)成20度与80度之间的角度。图1展示例如缘120以与沟槽法线成约45度的角度呈喇叭形。
SMOSFET装置100可包含在半导体衬底190的垂直方向上排列的(或垂直堆叠在半导体衬底190内的)源极区150、栅极区170和漏极区160。栅极区170与缘120邻接。SMOSFET装置100进一步包含安置在缘120上的被栅极电介质层121分隔的栅电极172。栅电极172可例如由掺杂多晶硅、金属、硅化物、硅化钴、硅化钛或其任何组合制成。栅极电介质层121可例如由氧化物、氮化物、氧氮化物、高k电介质材料和/或其任何组合制成。
SMOSFET装置100还可包含屏蔽电极180(例如，由多晶硅材料制成的屏蔽电极)，其安置在沟槽主体112中漏斗形沟槽110内部且处于栅电极172的深度下方的深度处。沟槽主体112体积的其余部分用例如电介质、绝缘和电阻材料(例如，栅极电介质或氧化物、经沉积氧化物、栅极间多晶硅等)填充。图1还展示安置在SMOSFET装置100的顶部部分上(例如，半导体衬底190的表面192的至少一部分上)的源极-衬底金属夹具或接触件152。为了视觉上清晰，栅极和漏极金属化或其它接触件在图1中未展示。
图1所示的具有缘120的SMOSFET装置100的架构可经配置以允许漏极区160与栅电极172对准。此对准可使用(例如)栅电极本身作为用于控制栅极-漏极界面区的掺杂的对准掩模来实现，如下文参看图2A到2E所描述。可预期漏极区160与栅电极172的对准(通过掩蔽或阻挡漏极区掺杂剂在栅电极下方的引入)会减小(或最小化)栅电极172与漏极区160的重叠。重叠的此最小化可例如与常规V沟槽栅极MOSFET相比减小栅极-漏极电容(Cgd)和相关栅极-漏极电荷Qgd。此外，可预期源极区150、栅极区170和漏极区160的垂直配置(或垂直堆叠)提供与具有相对小的单元间距(例如，0.8μm)的常规沟槽MOSFETS的Rsp值类似或相当的相对低的导通电阻(Rsp)值。
具有与安置在沟槽缘的喇叭形表面上的栅电极对准的漏极区的SMOSFET装置(如图1所示)可具有与其它MOSFET类型相比合乎需要的品质指数(FOM)值。
表1展示三种不同类型的MOSFETS的比较性模拟性能参数，所述三种不同类型的MOSFETS均额定在25V处，包含(1)市售屏蔽栅极沟槽MOSFET(PT825V SyncFET)、(2)横向双扩散MOSFET(LDMOSFET)，和(3)图1所示的类型的SMOSFET装置。表1展示的性能参数(例如)包含单元间距、击穿电压(BV)、阈值电压(Vth)、4.5V下的比导通电阻(Rsp)、栅极-漏极电荷(Qgd)和品质指数(FOM)。
表1
Figure BDA00002889858000051
如表1所示，PT825V SyncFET(其为具有约0.8μm的单元间距的屏蔽栅极V沟槽MOSFET)具有比具有约5.0μm的单元间距的LDMOSFET的Rsp值(0.119mΩ*cm2)低的Rsp值(0.0439mΩ*cm2)。SMOSFET装置(其具有约1.2μm的单元间距)具有比PT825VSyncFET的Rsp值略高的Rsp值(0.059mΩ*cm2)，但实质上低于LDMOSFET的Rsp值(0.119mΩ*cm2)。
相反，较大间距LDMOSFET具有低Qgd值(37nC/cm2)，与较小单元间距V沟槽MOSFET PT825V SyncFET的Qgd值(162nC/cm2)相对。具有约1.2μm的单元间距的斜缘沟槽SMOSFET装置具有实质上低于PT825V SyncFET的Qgd值(162nC/cm2)的Qgd值(60nC/cm2)，但仅略高于LDMOSFET的Qgd值(37nC/cm2)。
小间距PT825V SyncFET和大间距LDMOSFET的FOM值分别为7.1和4.4。表1还表明SMOSFET装置具有Rsp和Cgd的中间值(分别为0.059mΩ*cm2和60nC/cm2)，但具有好于PT825V SyncFET(FOM＝7.1)和LDMOSFET(FOM＝4.4)两者的FOM值3.5。
图2A到2H是根据本发明的原理的在其制造的各个处理阶段具有喇叭形或斜缘的SMOSFET装置200的示意横截面图。SMOSFET装置200(类似于图1所示的SMOSFET装置100)可具有至少在所展示的横截面的平面中的双轴对称性(如针对图1中的SMOSFET装置100所示)。因此，为了方便本文的描述，可仅参考SMOSFET装置200的两个对称半部中的一者。此外，SMOSFET装置200的制造的各个阶段可涉及与可在半导体装置制造且更特定来说在沟槽栅极MOSFETS或屏蔽栅极MOSFETS的制造的微电子工业中使用的工艺或技术(例如，图案化、掩蔽、光刻、氧化物生长或沉积、电介质沉积、外延层生长、化学机械抛光或平面化、离子植入和驱动等)相同或类似的工艺或技术。为简洁起见，可能提及此类半导体装置制造工艺和技术，但可能不在本文中详细描述。此外，还将理解，本文描述或提及的各个处理阶段仅为说明性的。因此，各个处理阶段可被简化，且/或可不详细描述或展示中间处理阶段。
图2A展示具有喇叭形或斜缘220的漏斗形垂直沟槽210(沿着垂直轴W对准且其可称为沟槽)。可例如在生长在半导体衬底(未图示)上的外延层204中蚀刻沟槽210。半导体衬底可例如为导电(例如，重度掺杂的)n型硅衬底。外延层204可例如为生长在硅衬底上的轻度掺杂(例如，轻度掺杂砷的)n型外延层。漏斗形垂直沟槽210可具有从缘220下降的垂直(沿着垂直轴W对准)或接近垂直的侧壁211，且可终止于外延层204内(如所示)或可延伸到硅衬底中较深处(未图示)。
如图2A所示，沟槽210可具有在半导体衬底中的深度Y，以及在半导体衬底的表面处的开口宽度X。在一些实施例中，沟槽深度Y可例如在约0.8μm到10.0μm的范围内，且开口宽度X可例如在约0.5μm到4.0μm的范围内。在其它实施例中，沟槽深度Y和开口宽度X可大于或小于这些实例范围。此外，如图2A所示，沟槽210的缘220可从半导体衬底的表面处的开口宽度X变窄或变细到硅衬底中的深度M上的中间沟槽宽度Z。可考虑到SMOSFET装置200的设计尺寸来适当地选择深度M和宽度Z。在一些实施例中，深度M和宽度Z可例如各自在约0.2μm到0.5μm的范围内。在其它实施例中，深度M和宽度Z可大于或小于实例范围。
可通过蚀刻硅衬底穿过安置在硅衬底表面上的由合适的抗蚀剂材料(例如、光致抗蚀剂、氧化硅或氮化硅等)制制成的经光刻图案化掩蔽层中的开口来形成垂直沟槽210。用于蚀刻垂直沟槽210的合适的蚀刻剂可包含湿式蚀刻剂(例如，KOH、HNO3和HF等)和/或干式蚀刻剂(例如，基于卤素的反应离子或等离子体等)。所使用的蚀刻剂可具有不同的偏差、选择性、各向同性蚀刻和各向异性蚀刻特性。可例如通过蚀刻剂对掩蔽层开口的各向同性底切来形成喇叭形或斜缘形状。作为替代或另外，可通过在较多各向异性蚀刻条件以及紧随的较少各向异性蚀刻条件下(或在较少各向异性蚀刻条件以及紧随的较多各向异性蚀刻条件下)循序地蚀刻垂直沟槽210来形成缘220的喇叭形或斜缘形状。可例如通过改变蚀刻期间的蚀刻化学物质(例如，通过改变反应离子蚀刻工艺参数)来获得沟槽210的蚀刻期间的可变蚀刻条件。作为一实例，为蚀刻沟槽210部署的反应离子蚀刻工艺可基于通常在硅装置制造中部署的SF6+O2干式蚀刻化学物质。
调整蚀刻化学物质和/或蚀刻条件可允许控制喇叭形或斜缘220的长度和形状。本文呈现的图1和图2A到2H以横截面展示缘220具有从其上边缘到其下边缘的线性轮廓。然而，将理解，所述图仅出于说明的目的而在本文呈现，且喇叭形或斜缘220可具有其它形状(例如，图3所示的横截面中的弯曲轮廓)。此外，所述图仅出于说明的目的而展示喇叭形或斜缘220具有相对于沟槽210的近似垂直侧壁211约45度的倾斜度。喇叭形或斜缘220可具有相对于SMOSFET装置200的其它实施方案中的侧壁211的其它倾斜度或斜率(例如，20度到80度)。在一些实施例中，漏斗形垂直沟槽210的侧壁211相对于垂直轴W的角度可不同于漏斗形垂直沟槽210的缘220相对于垂直轴W的角度。沟槽210的喇叭形或斜缘220的各种形状和倾斜度可通过使用用于蚀刻沟槽210的适当蚀刻剂和/或蚀刻条件来形成。
在蚀刻具有喇叭形或斜缘220的沟槽210之后，在SMOSFET装置200的制造的后续处理阶段，可形成屏蔽氧化物层230和屏蔽多晶硅层240(图2B)。可使用相对高温氧化工艺在约800℃到1200℃下(例如，1150℃)热生长屏蔽氧化物层230。或者，可使用热生长氧化物和/或经沉积氧化物的组合来形成屏蔽氧化物230层。可使用多晶硅沉积技术(例如，硅烷分解)来沉积屏蔽多晶硅层240。
屏蔽氧化物层230可沿着沟槽210的侧壁211、底部217和缘220给暴露的硅表面加衬，且在沟槽210附近的硅衬底顶部表面203上延伸。屏蔽氧化物层230可例如具有约0.1μm的厚度。在其它实施例中，屏蔽氧化物层230的厚度可大于0.1μm或小于0.1μm。屏蔽氧化物层230的若干部分可稍后充当SMOSFET装置200中的屏蔽栅极氧化物。沉积在屏蔽氧化物层230上方的屏蔽多晶硅层240可例如具有约0.5μm的厚度，且可完全填充沟槽210的较深部分(朝向底部217。在其它实施例中，屏蔽氧化物层230的厚度可大于0.5μm或小于0.5μm。屏蔽多晶硅层240的若干部分可稍后充当SMOSFET装置200中的屏蔽栅电极242(图2C)。
SMOSFET装置200的制造中的接下来的处理阶段可类似于屏蔽栅极MOSFET装置的制造中的处理阶段。这些接下来的处理阶段可包含朝向图2C所示的几何界定特征(例如，屏蔽栅电极242)对屏蔽氧化物层230和屏蔽多晶硅层240的回蚀，栅极间多晶硅或电介质层244的沉积，栅极氧化物221的生长，以及栅极多晶硅层246的沉积。
图2C展示在屏蔽多晶硅层240(图2B所示)已被回蚀以形成屏蔽栅电极242并以栅极间多晶硅(例如，未掺杂多晶硅)或电介质层244覆盖之后的SMOSFET装置200。图2C还展示SMOSFET装置200，其中栅极氧化物221形成在沟槽210的斜缘220上，且栅极多晶硅层246在栅极氧化物221和沟槽210附近的硅衬底顶部表面203上方延伸。栅极多晶硅层246的一部分可稍后用于形成SMOSFET装置200的栅电极272(图2F)。
栅极氧化物221可为热生长氧化物、经沉积电介质或两者的组合。举例来说，栅极氧化物221可通过低温湿式氧化工艺随后通过高温干式氧化工艺来热形成。此热氧化可产生具有在约
Figure BDA00002889858000071
到
Figure BDA00002889858000072
的范围内的厚度的热栅极氧化物221。在实例装置中，栅极氧化物221可为约300埃厚。在一些实施例中，栅极氧化物221可具有小于
Figure BDA00002889858000081
的厚度或大于
Figure BDA00002889858000082
的厚度。可出于所述目的使用一种或一种以上工艺(例如，使用未掺杂和经掺杂硅烷分解工艺)来沉积栅极间多晶硅或电介质层244和栅极多晶硅层246。
栅极多晶硅层246可例如为约0.3μm到0.5μm厚。在一些实施例中，栅极多晶硅层246可具有小于0.3μm的厚度或大于0.5μm的厚度。栅极间多晶硅或电介质层244的厚度可经选择以填充沟槽210的较深部分直到约与缘220的下边缘243相同的高度。从另一角度来看，各个层的厚度可经选择以使得栅极间多晶硅或电介质层244与栅极多晶硅层246的界面处于约与缘220的下边缘243相同的高度，如图2C所示。
接下来在SMOSFET装置200的制造中，可执行(例如，实行)自对准漏极植入(图2C未图示)工艺。在此自对准漏极植入工艺的准备过程中，可将沟槽210中的栅极多晶硅层246回蚀或凹回到栅极间多晶硅或电介质层244以在栅极多晶硅层246中形成凹处247。此蚀刻或凹进可界定栅极多晶硅层246的残余部分248，其可充当自对准漏极植入的掩模。栅极多晶硅层246的残余部分248的若干部分还可稍后用以形成SMOSFET装置200的栅电极前驱体274。
图2D展示在将栅极多晶硅层246蚀刻或凹进到沟槽210中的栅极间多晶硅或电介质层244之后的SMOSFET装置200。栅极多晶硅层246的残余部分248可沉积(例如，覆盖)在缘220上的栅极氧化物221上，且在沟槽210附近的硅衬底顶部表面203上方延伸。栅极多晶硅层246的残余部分248和栅极间多晶硅或电介质层244可形成凹处247(例如，界定其边界)。凹处247中的残余部分248的蚀刻表面249可例如形成沟槽210的垂直或近似垂直侧壁211的近似垂直延伸部。所述垂直延伸部可大致从缘220的隅角和栅极间多晶硅或电介质层244的顶部表面向上延伸。缘220上方的栅极多晶硅层246的残余部分248可提供漏极植入的自对准(栅极)掩模。实例自对准(即，与栅极/缘边缘对准)漏极植入可包含在图2E所示的漏极区160的顶部中植入n型离子。可通过朝向由残余栅极多晶硅部分248的蚀刻表面249、缘220的下边缘243以及栅极间多晶硅或电介质层244的顶部表面界定的隅角成角度地引导离子束来控制漏极植入的位置。漏极区160中的漏极植入的离子植入剂量、能量和热驱动预算可经选择以形成SMOSFET装置200的经设计的栅极对准漏极掺杂轮廓。实例漏极植入可为在约110keV到130keV的范围内的能量下以约8E13到2E14的范围内的剂量进行的砷植入。
作为使用漏极植入工艺的替代或除使用漏极植入工艺外，可通过从固体源的掺杂剂扩散来形成自对准(即，与栅极/缘边缘对准)漏极区170。举例来说，掺杂磷的玻璃可沉积或放置在凹处247中以在后热处理期间自动掺杂漏极区。缘220上方的栅极多晶硅层246的残余部分248可提供漏极扩散的自对准(栅极)掩模。
SMOSFET装置200的制造中的接下来的处理阶段可再次与沟槽栅极MOSFET装置的制造中的平行处理阶段相同或类似。这些接下来的处理阶段可包含沉积共形氧化物层(或对于较高栅极电阻(Rg)装置，沉积多晶硅)以填充凹处247、使所沉积的共形氧化物层和栅极多晶硅层246的残余部分248朝向界定栅电极前驱体274(图2E)而平面化，以及p阱植入(例如，硼或BF2)和驱动。图2E展示在所沉积的共形氧化物层251填充凹处247(图2D所示)进行的平面化(例如，使用化学机械抛光(CMP))之后的SMOSFET装置200。所述平面化移除位于沟槽210附近的硅衬底顶部表面203上方的栅极多晶硅层244的残余部分248，且界定栅电极前驱体274。p阱植入(例如，硼或BF2)和驱动形成与栅极区170中的栅极氧化物221/栅电极前驱体274邻接的p阱。
SMOSFET装置200的制造中的进一步的处理阶段可涉及朝向界定栅电极272使栅电极前驱体274平面化且凹进、沉积共形电介质层(例如，硼磷硅玻璃(BPSG)层)并平面化，以及源极植入工艺。图2F展示具有栅电极272的SMOSFET装置200，通过使安置在缘220上方的栅电极前驱体274凹进而在几何上界定栅电极272。如图所示，用平面化的BPSG电介质层276覆盖栅电极272和沟槽210。图2F还展示具有由源极植入(例如，磷植入)和驱动产生的n掺杂源极区150的SMOSFET装置200。
SMOSFET装置200的制造中的接下来的处理阶段可涉及对SMOSFET装置200进行平面化以暴露沟槽210附近的硅衬底顶部表面203，以进行自对准(源极)接触蚀刻、高粘度(HB)植入，和进一步的装置金属化工艺。
HB植入可经设计以获得SMOSFET装置200中的p+掺杂主体区(未图示)。实例HB植入可为BF2植入。
自对准接触蚀刻可经设计以暴露更多硅表面区域以形成到SMOSFET装置200的源极区150的金属接触。自对准接触蚀刻可例如为基于SF6+O2等离子体化学物质的干式蚀刻。图2G展示经平面化的SMOSFET装置200，其中先前在沟槽210附近的暴露的硅衬底顶部表面203(图2F)的下方的硅的体积282被蚀刻掉以暴露接触表面283。此自对准接触蚀刻可例如已将硅移除到约0.3μm的深度以暴露接触表面283。
图2H展示SMOSFET装置200，其中顶部金属层280沉积在体积282中以与表面283接触且位于沟槽210的顶部上方以形成自对准源极接触。金属层280可例如为铝层，其通过合适的屏障金属层(未图示)与硅表面283分隔。铝层可例如为3μm到7μm厚，且屏障金属层可例如为200埃到800埃厚的钛和/或钨层。
如先前所述，上面安置栅电极272的SMOSFET装置200中的沟槽210的缘220可具有缘220的上边缘与下边缘之间的非线性斜率或轮廓。图3展示SMOSFET装置200的例子，其中沟槽210的缘220具有缘220的上边缘与下边缘之间的弯曲轮廓。所述弯曲轮廓可例如通过改变蚀刻期间的蚀刻化学物质(例如，通过改变反应离子蚀刻工艺参数)来形成，如上文参看图2A所描述。
图4展示制造沟槽栅极或屏蔽栅极MOSFET装置的实例方法400的流程图，其中装置漏极、源极和栅极区垂直布置在半导体衬底中，且其中漏极区与装置的栅电极自对准。
方法400包含：提供半导体衬底(410)；在半导体衬底中形成沟槽(420)，其中所述沟槽具有喇叭形缘，所述喇叭形缘从大致在半导体衬底的顶部表面处的较宽横截面沟槽开口向下延伸到终止于半导体衬底中的较窄横截面沟槽主体部分。方法400进一步包含：在沟槽中在喇叭形缘上安置栅电极(430)；以及在半导体衬底中形成漏极区(440)，其中漏极区的顶部与安置在喇叭形缘上的栅电极的下边缘大致对准。方法400还包含在漏极区上方形成与喇叭形缘邻接的栅极区并在栅极区上方形成源极区(450)。
方法400可并入到用于制造常规沟槽栅极MOSFETS(VMOSFETS)和/或屏蔽栅极沟槽MOSFETS(SMOSFETS)的方法中，与所述方法合并或可对所述方法进行扩展。因此，本文可参考常规沟槽MOSFETS(VMOSFETS)和/或屏蔽栅极沟槽MOSFETS(SMOSFETS)的制造工艺或在所述制造工艺的背景下描述方法400。此外，为方便起见，本文可参考具有与其栅电极对准的漏极区的SMOSFET装置200(例如，图1、2A到2F和3)来描述方法400。然而，将理解，方法400不限于本文描述的SMOSFET装置200或者图2A到2H和3所示的SMOSFET装置200的特定设计、结构或布置。
在用于制造SMOSFET装置(例如，SMOSFET装置200)的方法400中，提供半导体衬底(410)可包含提供用于制造VMOSFET或SMOSFET的经合适掺杂的硅衬底。所述硅衬底可例如为“外延晶片”，即具有生长在晶片的前表面上的轻度掺杂N型外延硅的覆盖层的重度掺杂N型衬底。外延层(例如，层204，图2A)可用以寄居装置的漏极、源极和栅极区，而衬底的下伏高度掺杂部分可充当装置的漏极接触件。
接下来在方法400中，形成具有喇叭形或斜缘的沟槽(420)可涉及蚀刻沟槽。在蚀刻沟槽之前，可在硅的表面上形成沟槽蚀刻掩模(例如，氮化硅掩模)且将其图案化以暴露待形成沟槽的区域。蚀刻沟槽可涉及穿过经图案化掩模中的开口对硅衬底进行干式蚀刻。干式蚀刻可利用基于卤素(例如，CF4、SF6、NF3、Cl2、CCl2F2等)的等离子体蚀刻化学物质。举例来说，干式蚀刻可利用基于SF6/O2的蚀刻化学物质。此基于氟的蚀刻化学物质可通过允许在沟槽正被蚀刻时对蚀刻偏差和选择性进行连续调整来允许经蚀刻沟槽轮廓的成形。蚀刻偏差和蚀刻选择性可在沟槽蚀刻工艺期间例如通过斜变O2、功率和/或压力来调整。在方法400中，实例干式蚀刻SF6/O2工艺可用于蚀刻具有喇叭形或斜缘的漏斗形沟槽，所述喇叭形或斜缘从硅衬底的顶部表面延伸且向延伸到硅衬底中较深处的沟槽主体变窄(例如，图2A沟槽210斜缘220、图3沟槽310斜缘320)。
进一步在方法400中，形成漏极区(其顶部与喇叭形或斜缘的下边缘大致对准)(440)可涉及使用离子植入或固体源掺杂剂扩散工艺在与大致在喇叭形或斜缘的下边缘下方的沟槽侧壁邻接的漏极区中引入掺杂剂(参见例如，漏极区160，图2E)。形成漏极区可包含在喇叭形或斜缘上安置合适的掩蔽材料(例如，多晶硅248，图2A)以阻挡或限制大致在缘的下边缘上方的掺杂剂的引入。
在方法400中，在漏极区上方形成与喇叭形或斜缘邻接的栅极区以及在栅极区上方形成源极区(450)可包含在斜缘的下部部分上安置栅极氧化物和栅电极，其中所述栅电极大致从缘的下边缘向上延伸到缘的上边缘下方的高度。在栅极区上方形成源极区(450)可涉及源极植入以在硅衬底的大致在栅电极的顶部上方的若干部分中引入掺杂剂。
当方法400并入有用于制造屏蔽栅极沟槽MOSFET(例如，SMOSFET装置200，图2A-F)的方法或与之合并时，可在屏蔽电极形成在沟槽中较深处且用栅极间多晶硅或电介质填充沟槽直到喇叭形或斜缘的下边缘(图2C)之后执行(例如，实行)形成与喇叭形或斜缘的下边缘对准的漏极区(440)。此外，在喇叭形或斜缘上安置合适的掩蔽材料可涉及利用栅极多晶硅层的若干部分作为掩蔽材料来阻挡或限制大致在缘的下边缘上方的掺杂剂的引入。使用离子植入或固体源掺杂剂扩散工艺在漏极区中引入掺杂剂可涉及在栅极多晶硅层中形成凹处，以及使用穿过凹处的成角度离子植入或安置在凹处中的固体掺杂剂源大致在缘的下边缘下方引入掺杂剂以形成对准的漏极区(图2D)。另外，在方法400中，在漏极区上方形成与喇叭形或斜缘邻接的栅极区(450)可涉及利用栅极多晶硅层的用作掩蔽材料的子部分作为栅电极。
并且，虽然上文描述的各个装置实施例可实施在硅衬底中，但这些装置实施例或类似的装置实施例也可实施在其它类型的衬底(例如，锗、硅-锗、绝缘体上硅、其它绝缘体上硅、III-V化合物半导体、II-VI化合物半导体，以及其它化合物半导体衬底)中。此外，不同装置实施例的横截面图可能不按比例绘制，且因此不希望限制对应结构的布局设计的可能变化。并且，沟槽MOSFET装置可以包含六边形晶体管单元、正方形晶体管单元等的条状或蜂窝状架构形成。在一些实施例中，一种或一种以上类型的半导体衬底可用于产生沟槽MOSFET装置。可使用的衬底的一些实例包含(但不限于)硅晶片、外延Si层、例如用于绝缘体上硅(SOI)技术中的结合晶片，和/或非晶硅层，其全部可经掺杂或未掺杂。
本文描述的各种技术的实施方案可实施在数字电子电路中，或计算机硬件、固件、软件中或其组合中，一些实施方案可使用各种半导体处理和/或封装技术来实施。
虽然已如本文所描述说明了所描述的实施方案的某些特征，但所属领域的技术人员现将了解许多修改、替代、改变和等效物。因此，应理解，所附权利要求书希望涵盖落在实施例的范围内的所有此类修改和改变。应理解，其仅以实例而非限制的方式呈现，且可作出形式和细节上的各种改变。
举例来说，n沟道SMOSFET装置已在本文中描述为使用具有轻度掺杂n型外延硅覆盖层的重度掺杂n型导电衬底来制造(例如，参看图2A)。将理解，本文的揭示内容不限于n沟道装置。以与所描述的n沟道装置相同或类似的方式，可使用例如半导体衬底(其为具有轻度掺杂p型外延硅覆盖层的重度掺杂p型导电衬底)来制造p沟道SMOSFET装置。

Claims (29)

1.一种金属氧化物半导体场效应晶体管MOSFET装置，其包括：
在半导体衬底中蚀刻的具有喇叭形缘的漏斗形沟槽，
所述喇叭形缘具有大致在所述半导体衬底的顶部表面处的较宽横截面沟槽开口处的上边缘，和终止于所述半导体衬底中的较窄横截面沟槽主体部分的顶部开口处的下边缘；
栅电极，其安置在所述漏斗形沟槽中形成于所述喇叭形缘上的栅极氧化物层上；以及
源极、栅极和漏极区，其形成在所述半导体衬底中，
所述栅极区与所述喇叭形缘邻接，所述漏极区与所述较窄横截面沟槽主体部分的侧壁邻接，其中所述漏极区的顶部与所述栅电极的下边缘对准。
2.根据权利要求1所述的MOSFET装置，其中所述喇叭形缘在其上边缘与其下边缘之间的横截面具有大体上线性轮廓。
3.根据权利要求1所述的MOSFET装置，其中所述喇叭形缘在其上边缘与其下边缘之间的横截面具有弯曲轮廓。
4.根据权利要求1所述的MOSFET装置，其中所述喇叭形缘以与所述半导体衬底的所述顶部表面的垂线成约45度的角度呈喇叭形。
5.根据权利要求1所述的MOSFET装置，其中所述喇叭形缘以与所述半导体衬底的所述表面的垂线成20度与80度之间的角度呈喇叭形。
6.根据权利要求1所述的MOSFET装置，其中所述栅电极的所述下边缘大致在所述喇叭形缘的所述下边缘处。
7.根据权利要求1所述的MOSFET装置，其中所述栅电极包含多晶硅、硅化钴和硅化钛材料中的一者或一者以上。
8.根据权利要求1所述的MOSFET装置，其中所述漏斗形沟槽具有大于约1μm的深度。
9.根据权利要求1所述的MOSFET装置，其中所述半导体衬底的所述表面处的所述沟槽开口具有在约0.5μm到4.0μm的范围内的宽度。
10.根据权利要求1所述的MOSFET装置，其中所述较窄横截面沟槽主体部分的所述顶部开口具有在约0.2μm到3.0μm的范围内的宽度。
11.根据权利要求1所述的MOSFET装置，其进一步包括安置在所述较窄横截面沟槽主体部分中的屏蔽栅电极，所述屏蔽栅电极与所述栅电极绝缘且安置在所述栅电极下方。
12.根据权利要求1所述的MOSFET装置，其进一步包括自对准源极-金属接触件。
13.根据权利要求1所述的MOSFET装置，其中所述半导体衬底为具有轻度掺杂n型外延硅覆盖层的重度掺杂n型导电衬底，且其中所述漏斗形沟槽终止于所述外延硅覆盖层内。
14.根据权利要求1所述的MOSFET装置，其中所述半导体衬底为具有轻度掺杂p型外延硅覆盖层的重度掺杂p型导电衬底，且其中所述漏斗形沟槽终止于所述外延硅覆盖层内。
15.一种方法，其包括：
在半导体衬底中形成沟槽，所述沟槽具有喇叭形缘，所述喇叭形缘从大致在所述半导体衬底的顶部表面处的较宽横截面沟槽开口向下延伸到终止于所述半导体衬底中的较窄横截面沟槽主体部分；
将栅电极安置在所述沟槽中所述喇叭形缘上；
在所述半导体衬底中形成漏极区，所述漏极区的顶部大致与安置在所述喇叭形缘上的所述栅电极的下边缘对准；
在所述半导体衬底中所述漏极区上方形成栅极区；以及
在所述半导体衬底中所述栅极区上方形成源极区。
16.根据权利要求15所述的方法，其中在所述半导体衬底中形成沟槽包含：
使用基于卤素的化学物质对所述半导体衬底进行干式蚀刻；以及
通过在所述干式蚀刻期间调整蚀刻偏差和选择性使所述沟槽在其正被蚀刻时成形为具有喇叭形缘。
17.根据权利要求15所述的方法，其中将栅电极安置在所述喇叭形缘上包含将多晶硅电极安置在形成在所述喇叭形缘上的栅极氧化物层上。
18.根据权利要求15所述的方法，其中形成其顶部大致与所述栅电极的所述下边缘对准的所述漏极区包含：
在所述半导体衬底的与所述窄横截面沟槽主体部分邻接的区中引入掺杂剂；以及
在所述喇叭形缘上安置掩蔽材料以阻挡在所述半导体衬底的与所述喇叭形缘邻接的区中引入掺杂剂。
19.根据权利要求18所述的方法，其中所述在所述半导体衬底的与所述较窄沟槽主体邻接的所述区中引入掺杂剂包含以一角度穿过所述沟槽的侧壁植入离子。
20.根据权利要求18所述的方法，其中所述在所述半导体衬底的与所述窄沟槽主体邻接的所述区中引入掺杂剂包含穿过所述沟槽的所述侧壁扩散掺杂剂。
21.根据权利要求15所述的方法，其中在所述栅极区上方形成源极区包含在所述半导体衬底的在所述栅电极的顶部边缘上方的若干部分中引入掺杂剂。
22.一种金属氧化物半导体场效应晶体管MOSFET装置，其包括：
在半导体衬底中蚀刻的漏斗形沟槽，所述漏斗形沟槽具有喇叭形缘且具有安置在所述喇叭形缘下方的沟槽主体，所述喇叭形缘具有拥有第一斜率的侧壁，且所述沟槽主体具有拥有不同于所述第一斜率的第二斜率的侧壁；
栅极氧化物层，其安置在所述沟槽中位于所述喇叭形缘上；
栅电极，其安置在所述栅极氧化物层上；
源极区，其与所述喇叭形缘的上部部分邻接；
栅极区，其与所述喇叭形缘的下部部分邻接；以及
漏极区，其与所述沟槽主体的侧壁邻接，所述漏极区具有与所述栅电极的下边缘对准的顶部。
23.根据权利要求22所述的MOSFET装置，其中所述第一斜率与所述半导体衬底的顶部表面的垂线成约45度。
24.根据权利要求22所述的MOSFET装置，其中所述第一斜率与所述半导体衬底的表面的垂线大致成20度与80度之间。
25.根据权利要求22所述的MOSFET装置，其中所述栅电极的所述下边缘大致在所述喇叭形缘的所述下边缘处。
26.根据权利要求22所述的MOSFET装置，其中所述栅电极包含多晶硅材料、硅化钴和硅化钛中的一者或一者以上。
27.根据权利要求22所述的MOSFET装置，其进一步包括安置在所述沟槽主体中所述喇叭形缘下方的屏蔽栅电极，所述屏蔽栅电极与所述栅电极绝缘。
28.根据权利要求22所述的MOSFET装置，其中所述半导体衬底为具有轻度掺杂n型外延硅覆盖层的重度掺杂n型导电衬底，且其中所述漏斗形沟槽终止于所述外延硅覆盖层内。
29.根据权利要求22所述的MOSFET装置，其中所述半导体衬底为具有轻度掺杂p型外延硅覆盖层的重度掺杂p型导电衬底，且其中所述漏斗形沟槽终止于所述外延硅覆盖层内。
CN201310071312.7A 2012-03-09 2013-03-06 具有漏斗形沟槽的屏蔽栅极mosfet装置 Active CN103311299B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US13/416,416 US8816431B2 (en) 2012-03-09 2012-03-09 Shielded gate MOSFET device with a funnel-shaped trench
US13/416,416 2012-03-09

Publications (2)

Publication Number Publication Date
CN103311299A true CN103311299A (zh) 2013-09-18
CN103311299B CN103311299B (zh) 2015-10-28

Family

ID=49113327

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201310071312.7A Active CN103311299B (zh) 2012-03-09 2013-03-06 具有漏斗形沟槽的屏蔽栅极mosfet装置

Country Status (4)

Country Link
US (1) US8816431B2 (zh)
KR (1) KR102043770B1 (zh)
CN (1) CN103311299B (zh)
TW (1) TWI543373B (zh)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107068763A (zh) * 2017-03-31 2017-08-18 上海华虹宏力半导体制造有限公司 屏蔽栅沟槽功率器件及其制造方法
CN110036461A (zh) * 2016-12-08 2019-07-19 克里公司 具有带有注入侧壁的栅极沟槽的功率半导体器件及相关方法
CN111816709A (zh) * 2020-09-03 2020-10-23 江苏应能微电子有限公司 一种屏蔽闸沟槽式功率金属氧化物半导体场效晶体管
CN113903794A (zh) * 2020-07-06 2022-01-07 和舰芯片制造(苏州)股份有限公司 包含沟槽栅的半导体器件的制备方法及半导体器件
CN116565010A (zh) * 2023-04-10 2023-08-08 浙江广芯微电子有限公司 一种屏蔽栅沟槽型mos器件的制作方法

Families Citing this family (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8946812B2 (en) 2011-07-21 2015-02-03 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
JP2014003191A (ja) * 2012-06-20 2014-01-09 Hitachi Ltd 半導体装置
US8878275B2 (en) * 2013-02-18 2014-11-04 Fairchild Semiconductor Corporation LDMOS device with double-sloped field plate
US9543399B2 (en) * 2014-04-04 2017-01-10 Taiwan Semiconductor Manufacturing Company, Ltd. Device having sloped gate profile and method of manufacture
KR101760266B1 (ko) * 2015-10-30 2017-07-24 매그나칩 반도체 유한회사 파워 모스펫 및 이의 제조 방법
US10269637B2 (en) * 2016-12-02 2019-04-23 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor structure and fabricating method thereof
US10777661B2 (en) 2018-03-01 2020-09-15 Ipower Semiconductor Method of manufacturing shielded gate trench MOSFET devices
US10998438B2 (en) 2018-03-01 2021-05-04 Ipower Semiconductor Self-aligned trench MOSFET structures and methods
US11251297B2 (en) 2018-03-01 2022-02-15 Ipower Semiconductor Shielded gate trench MOSFET devices
TWI750375B (zh) * 2018-05-16 2021-12-21 力智電子股份有限公司 溝槽閘極金氧半場效電晶體及其製造方法
JP2020004883A (ja) * 2018-06-29 2020-01-09 京セラ株式会社 半導体装置、電気装置及び半導体装置の製造方法
CN113519054B (zh) * 2019-03-01 2024-03-26 艾鲍尔半导体 制造屏蔽栅极沟槽mosfet装置的方法
US11469313B2 (en) 2020-01-16 2022-10-11 Ipower Semiconductor Self-aligned trench MOSFET and IGBT structures and methods of fabrication
US11393907B2 (en) 2020-08-12 2022-07-19 Infineon Technologies Austria Ag Transistor device with buried field electrode connection
TWI751697B (zh) * 2020-09-15 2022-01-01 富鼎先進電子股份有限公司 溝槽式半導體元件製造方法
US11444167B2 (en) * 2020-11-18 2022-09-13 Advanced Power Electronics Corp. Method of manufacturing trench type semiconductor device
US11881506B2 (en) * 2021-07-27 2024-01-23 Globalfoundries U.S. Inc. Gate structures with air gap isolation features
CN117637814B (zh) * 2024-01-26 2024-04-09 合肥晶合集成电路股份有限公司 一种半导体器件及其制作方法

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0053854B1 (en) * 1980-12-10 1986-02-05 Philips Electronics Uk Limited High voltage semiconductor devices
JP2000012842A (ja) * 1998-06-18 2000-01-14 Denso Corp Ｍｏｓトランジスタ及びその製造方法
US20030178676A1 (en) * 2002-03-19 2003-09-25 Ralf Henninger Transistor configuration with a shielding electrode outside an active cell array and a reduced gate-drain capacitance
CN101567314A (zh) * 2008-04-24 2009-10-28 飞兆半导体公司 用于控制半导体结构中沟槽轮廓的技术
CN101997033A (zh) * 2009-08-14 2011-03-30 万国半导体股份有限公司 屏蔽栅极沟道金属氧化物半导体场效应管器件及其制备方法

Family Cites Families (30)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4145703A (en) 1977-04-15 1979-03-20 Supertex, Inc. High power MOS device and fabrication method therefor
US4295924A (en) 1979-12-17 1981-10-20 International Business Machines Corporation Method for providing self-aligned conductor in a V-groove device
US4326332A (en) 1980-07-28 1982-04-27 International Business Machines Corp. Method of making a high density V-MOS memory array
US4969028A (en) 1980-12-02 1990-11-06 General Electric Company Gate enhanced rectifier
JPS58106870A (ja) 1981-12-18 1983-06-25 Nissan Motor Co Ltd パワ−ｍｏｓｆｅｔ
US4682405A (en) 1985-07-22 1987-07-28 Siliconix Incorporated Methods for forming lateral and vertical DMOS transistors
US4941026A (en) 1986-12-05 1990-07-10 General Electric Company Semiconductor devices exhibiting minimum on-resistance
US5164325A (en) 1987-10-08 1992-11-17 Siliconix Incorporated Method of making a vertical current flow field effect transistor
JP2623850B2 (ja) 1989-08-25 1997-06-25 富士電機株式会社 伝導度変調型ｍｏｓｆｅｔ
US5134448A (en) 1990-01-29 1992-07-28 Motorola, Inc. MOSFET with substrate source contact
JP2948985B2 (ja) 1992-06-12 1999-09-13 三菱電機株式会社 半導体装置
US5558313A (en) 1992-07-24 1996-09-24 Siliconix Inorporated Trench field effect transistor with reduced punch-through susceptibility and low RDSon
US5341011A (en) 1993-03-15 1994-08-23 Siliconix Incorporated Short channel trenched DMOS transistor
US5429977A (en) 1994-03-11 1995-07-04 Industrial Technology Research Institute Method for forming a vertical transistor with a stacked capacitor DRAM cell
US5424231A (en) 1994-08-09 1995-06-13 United Microelectronics Corp. Method for manufacturing a VDMOS transistor
WO1997029518A1 (de) 1996-02-05 1997-08-14 Siemens Aktiengesellschaft Durch feldeffekt steuerbares halbleiterbauelement
DE19611045C1 (de) 1996-03-20 1997-05-22 Siemens Ag Durch Feldeffekt steuerbares Halbleiterbauelement
JPH113936A (ja) 1997-06-13 1999-01-06 Nec Corp 半導体装置の製造方法
JP3342412B2 (ja) 1997-08-08 2002-11-11 三洋電機株式会社 半導体装置およびその製造方法
JPH1174339A (ja) 1997-08-28 1999-03-16 Mitsubishi Electric Corp 半導体装置及びその製造方法
KR100372103B1 (ko) 1998-06-30 2003-03-31 주식회사 하이닉스반도체 반도체소자의소자분리방법
GB9917099D0 (en) 1999-07-22 1999-09-22 Koninkl Philips Electronics Nv Cellular trench-gate field-effect transistors
DE10026924A1 (de) 2000-05-30 2001-12-20 Infineon Technologies Ag Kompensationsbauelement
KR100378190B1 (ko) 2000-12-28 2003-03-29 삼성전자주식회사 서로 다른 두께의 측벽 산화막을 갖는 트랜치아이솔레이션 형성방법
US6444574B1 (en) 2001-09-06 2002-09-03 Powerchip Semiconductor Corp. Method for forming stepped contact hole for semiconductor devices
US7638841B2 (en) 2003-05-20 2009-12-29 Fairchild Semiconductor Corporation Power semiconductor devices and methods of manufacture
DE10345347A1 (de) 2003-09-19 2005-04-14 Atmel Germany Gmbh Verfahren zur Herstellung eines DMOS-Transistors mit lateralem Driftregionen-Dotierstoffprofil
US7282765B2 (en) 2005-07-13 2007-10-16 Ciclon Semiconductor Device Corp. Power LDMOS transistor
US7385248B2 (en) * 2005-08-09 2008-06-10 Fairchild Semiconductor Corporation Shielded gate field effect transistor with improved inter-poly dielectric
US7781835B2 (en) 2009-01-12 2010-08-24 Fairchild Semiconductor Corporation Lateral drain MOSFET with improved clamping voltage control

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0053854B1 (en) * 1980-12-10 1986-02-05 Philips Electronics Uk Limited High voltage semiconductor devices
JP2000012842A (ja) * 1998-06-18 2000-01-14 Denso Corp Ｍｏｓトランジスタ及びその製造方法
US20030178676A1 (en) * 2002-03-19 2003-09-25 Ralf Henninger Transistor configuration with a shielding electrode outside an active cell array and a reduced gate-drain capacitance
CN101567314A (zh) * 2008-04-24 2009-10-28 飞兆半导体公司 用于控制半导体结构中沟槽轮廓的技术
CN101997033A (zh) * 2009-08-14 2011-03-30 万国半导体股份有限公司 屏蔽栅极沟道金属氧化物半导体场效应管器件及其制备方法

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110036461A (zh) * 2016-12-08 2019-07-19 克里公司 具有带有注入侧壁的栅极沟槽的功率半导体器件及相关方法
CN107068763A (zh) * 2017-03-31 2017-08-18 上海华虹宏力半导体制造有限公司 屏蔽栅沟槽功率器件及其制造方法
CN113903794A (zh) * 2020-07-06 2022-01-07 和舰芯片制造(苏州)股份有限公司 包含沟槽栅的半导体器件的制备方法及半导体器件
CN111816709A (zh) * 2020-09-03 2020-10-23 江苏应能微电子有限公司 一种屏蔽闸沟槽式功率金属氧化物半导体场效晶体管
CN111816709B (zh) * 2020-09-03 2021-06-11 江苏应能微电子有限公司 一种屏蔽闸沟槽式功率金属氧化物半导体场效晶体管
CN116565010A (zh) * 2023-04-10 2023-08-08 浙江广芯微电子有限公司 一种屏蔽栅沟槽型mos器件的制作方法

Also Published As

Publication number Publication date
KR20130103414A (ko) 2013-09-23
CN103311299B (zh) 2015-10-28
KR102043770B1 (ko) 2019-11-12
TWI543373B (zh) 2016-07-21
US8816431B2 (en) 2014-08-26
US20130234241A1 (en) 2013-09-12
TW201347187A (zh) 2013-11-16

Similar Documents

Publication Publication Date Title
CN103311299B (zh) 具有漏斗形沟槽的屏蔽栅极mosfet装置
EP1504473B1 (en) Trench dmos transistor structure
CN101840934B (zh) 底部漏极ldmos功率mosfet的结构及制备方法
US11610968B2 (en) LDMOS transistor and method of forming the LDMOS transistor with improved Rds*Cgd
TWI475614B (zh) 溝渠裝置結構及製造
US20210028305A1 (en) Trench mosfets with oxide charge balance region in active area and junction charge balance region in termination area
US20110212586A1 (en) Method for Forming Shielded Gate Field Effect Transistors
JP2008546216A (ja) 電荷平衡電界効果トランジスタ
CN104733531A (zh) 使用氧化物填充沟槽的双氧化物沟槽栅极功率mosfet
US20130341689A1 (en) Method of forming a self-aligned charge balanced power dmos
CN111276394B (zh) 一种分离栅mosfet的制作方法
DE202004021352U1 (de) Leistungshalbleitervorrichtungen
KR20130135710A (ko) 트렌치 전력 ｍｏｓｆｅｔ
WO2004061975A1 (en) Trench mis device having implanted drain-drift region and thick bottom oxide and process for manufacturing the same
EP3651202B1 (en) Semiconductor device with superjunction and oxygen inserted si-layers
JP2004363263A (ja) 半導体装置およびその製造方法
CN112864246B (zh) 超结器件及其制造方法
TWI512887B (zh) Gutter type power gold - oxygen semiconductor structure and its forming method
KR101430833B1 (ko) 전력 ｍｏｓｆｅｔ 및 그 형성 방법
EP2724378B1 (en) Method of forming a dmos transistor with cavity below drift region
US8088662B2 (en) Fabrication method of trenched metal-oxide-semiconductor device
US20120098056A1 (en) Trench device structure and fabrication
US20110318895A1 (en) Fabrication method of trenched power mosfet
KR20160129922A (ko) 트렌치 금속 산화물 반도체 전계 효과 트랜지스터
US6977203B2 (en) Method of forming narrow trenches in semiconductor substrates

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant