DE102013108376B4 - Verfahren zur Herstellung einer Halbleitervorrichtung mit einer dielektrischen Struktur - Google Patents

Verfahren zur Herstellung einer Halbleitervorrichtung mit einer dielektrischen Struktur Download PDF

Info

Publication number
DE102013108376B4
DE102013108376B4 DE102013108376.5A DE102013108376A DE102013108376B4 DE 102013108376 B4 DE102013108376 B4 DE 102013108376B4 DE 102013108376 A DE102013108376 A DE 102013108376A DE 102013108376 B4 DE102013108376 B4 DE 102013108376B4
Authority
DE
Germany
Prior art keywords
cavity
dielectric layer
chemical mechanical
polishing process
mechanical polishing
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
DE102013108376.5A
Other languages
English (en)
Other versions
DE102013108376A1 (de
Inventor
Gerhard Schmidt
Daniel Schlögl
Marcella Johanna Hartl
Philipp Sebastian Koch
Roland Strasser
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Infineon Technologies Austria AG
Original Assignee
Infineon Technologies Austria AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Infineon Technologies Austria AG filed Critical Infineon Technologies Austria AG
Publication of DE102013108376A1 publication Critical patent/DE102013108376A1/de
Application granted granted Critical
Publication of DE102013108376B4 publication Critical patent/DE102013108376B4/de
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/31051—Planarisation of the insulating layers
    • H01L21/31053—Planarisation of the insulating layers involving a dielectric removal step
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/31058—After-treatment of organic layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02002—Preparing wafers
    • H01L21/02005—Preparing bulk and homogeneous wafers
    • H01L21/02008—Multistep processes
    • H01L21/0201—Specific process step
    • H01L21/02024—Mirror polishing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/304—Mechanical treatment, e.g. grinding, polishing, cutting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/32115—Planarisation
    • H01L21/3212—Planarisation by chemical mechanical polishing [CMP]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/76224—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using trench refilling with dielectric materials
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B24—GRINDING; POLISHING
    • B24B—MACHINES, DEVICES, OR PROCESSES FOR GRINDING OR POLISHING; DRESSING OR CONDITIONING OF ABRADING SURFACES; FEEDING OF GRINDING, POLISHING, OR LAPPING AGENTS
    • B24B37/00—Lapping machines or devices; Accessories
    • B24B37/04—Lapping machines or devices; Accessories designed for working plane surfaces
    • B24B37/042—Lapping machines or devices; Accessories designed for working plane surfaces operating processes therefor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02118—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer carbon based polymeric organic or inorganic material, e.g. polyimides, poly cyclobutene or PVC
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
    • H01L21/02318—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment

Abstract

Ein Verfahren zur Herstellung einer Halbleitervorrichtung, das aufweist:Erstellen einer sich von einer Arbeitsfläche (101) aus in ein Substrat (100) erstreckenden Kavität (102), wobei das Substrat (100) ein Halbleitersubstrat (120) aufweist und sich die Kavität (102) in das Halbleitersubstrat (120) erstreckt;Erstellen einer dielektrischen Schicht (169) auf der Arbeitsfläche (101), wobei die dielektrische Schicht (169) ein dielektrisches Polymer aufweist und die Kavität (102) füllt;teilweises Aushärten der dielektrischen Schicht (169) auf einen Aushärtegrad von mindestens 40 Prozent und maximal 70 Prozent;Entfernen eines Teils der teilweise ausgehärteten dielektrischen Schicht (169) mittels eines chemisch mechanischen Polierprozesses; undweiteres Aushärten verbliebener Teile der dielektrischen Schicht (169) auf einen Aushärtegrad von mindestens 80 Prozent, wobei eine dielektrische Struktur (160) ausgebildet wird.

Description

  • HINTERGRUND
  • Halbleitervorrichtungen weisen isolierende Strukturen auf, die sich in ein Halbleitersubstrat erstrecken. Die isolierenden Strukturen können durch ein Ätzen von Aussparungen bzw. Kavitäten in dem Halbleitersubstrat und durch ein Auffüllen der Kavitäten mit isolierenden Materialien wie z.B. dielektrischen Polymeren ausgebildet werden. Herkömmliche Verfahren können zum Auffüllen von Kavitäten mit einer Breite bis zu einigen Mikrometern benutzt werden.
  • US 2002/0151177 A1 beschreibt ein Polierverfahren. Ein Polymermaterial, das in einem Graben- und Feldbereich eines Substrats aufgetragen ist, wird zunächst ausgehärtet. Ein Abschnitt des ausgehärteten Polymermaterials wird mittels eines chemischmechanischen Poliervorgangs entfernt.
  • US 2010/0323168 A1 beschreibt ein Verfahren zum Ausbilden eines Silikatfilms, bei dem zunächst Polysilazan auf ein Substrat aufgebracht wird. Daraufhin wird ein direkt an das Substrat angrenzender Teil des Polysilazans ausgehärtet und anschließend der nicht ausgehärtete Teil des Polysilazans mittels eines Lösungsmittels ausgewaschen.
  • Die DE 60 2004 012 793 T2 bezieht sich auf ein Verfahren zum chemisch mechanischen Polieren einer unregelmäßigen Oberfläche. In einem ersten Polierschritt wird mittels einer ersten Aufschlämmung bei einer ersten Poliergeschwindigkeit eine unregelmäßige Oberfläche einer eingebetteten Isolationsschicht soweit poliert wird, dass die Oberfläche keine Unregelmäßigkeiten mehr aufweist. In einem zweiten Polierschritt wird dann mittels einer zweiten Aufschlämmung bei einer höheren, zweiten Poliergeschwindigkeit die Isolationsschicht bis auf eine darunterliegende Stopperschicht abgedünnt.
  • Die US 6 153 525 A beschreibt das Ausbilden dünner dielektrischer Schichten auf einem Halbleitersubstrat. Ein auf einem Polymer basierender dielektrischer Film wird auf der Oberfläche eines Halbleitersubstrats abgeschieden und teilweise ausgehärtet. Der dielektrische Film wird chemisch-mechanisch poliert bis der dielektrische Film im Wesentlichen planarisiert ist. Die US 8 178 159 B2 beschreibt eine aushärtbare Organosilikatzusammensetzung zur Ausbildung dielektrischer Schichten in elektronischen Halbleiterbauteilen. Eine Organosilikatschicht basierend auf der Organosilikatzusammensetzung wird auf einer ersten dielektrischen Schicht aufgebracht und in einem fotolithographischen Verfahren zu einer Organosilikat-Hartmaske zur Ätzung der ersten dielektrischen Schicht strukturiert. Auf der Organosilikat-Hartmaske wird eine zweite dielektrische Schicht abgeschieden. Die Organosilikat-Hartmaske dient bei einer folgenden Strukturierung der zweiten dielektrischen Schicht als Ätzstoppschicht. Es ist erstrebenswert ein weiteres Verfahren zum Erstellen von Halbleitervorrichtungen mit dielektrischen Strukturen bereitzustellen.
  • Es ist eine Aufgabe der Erfindung ein solches Verfahren zur Herstellung einer Halbleitervorrichtung anzugeben.
  • Die Aufgabe wird gelöst durch die Lehre der nebengeordneten Patentansprüche. Weiterbildungen sind Gegenstand der abhängigen Ansprüche.
  • ZUSAMMENFASSUNG
  • Gemäß einer Ausführungsform, die sich auf ein Verfahren zur Herstellung einer Halbleitervorrichtung bezieht, wird eine dielektrische Schicht auf einer Arbeitsfläche eines Substrats aufgebracht, wobei die dielektrische Schicht ein dielektrisches Polymer aufweist. Die dielektrische Schicht wird teilweise ausgehärtet. Ein Teil der teilweise ausgehärteten dielektrischen Schicht wird mittels eines chemisch mechanischen Polierprozesses entfernt. Verbliebene Teile der teilweise ausgehärteten dielektrischen Schicht werden weiter ausgehärtet um eine dielektrische Struktur auszubilden.
  • Gemäß einer weiteren Ausführungsform wird eine Kavität ausgebildet, die sich von einer Arbeitsfläche aus in ein Substrat erstreckt. Eine dielektrische Schicht wird aufgebracht, die die Kavität füllt. Die dielektrische Schicht weist ein dielektrisches Polymer auf. Die dielektrische Schicht wird teilweise ausgehärtet. Ein Teil der teilweise ausgehärteten dielektrischen Schicht, der außerhalb der Kavität liegt, wird mittels eines chemisch mechanischen Polierprozesses entfernt. Verbliebene Teile der teilweise ausgehärteten dielektrischen Schicht werden weiter ausgehärtet, um eine dielektrische Struktur auszubilden.
  • Durch das Lesen der folgenden Detailbeschreibung und durch das Betrachten der Zeichnungen wird der Fachmann zusätzliche Merkmale und Vorteile erkennen können.
  • Figurenliste
  • Die Zeichnungen wurden aufgenommen, um ein besseres Verständnis der vorliegenden Erfindung zu ermöglichen. Sie liegen dieser Patentanmeldung bei und sind ein Teil von ihr. Die Zeichnungen stellen Ausführungsformen der vorliegenden Erfindung dar und dienen zusammen mit der Beschreibung dazu, die Prinzipien der Erfindung zu erläutern. Andere Ausführungsformen der vorliegenden Erfindung und viele beabsichtigte Vorteile der vorliegenden Erfindung werden dadurch leicht zu verstehen sein, insbesondere durch Rückgriff auf die folgende Detailbeschreibung. Die in den nachfolgenden Abbildungen gezeigten Elemente sind nicht maßstabsgetreu dargestellt. Ähnliche Bezugszeichen kennzeichnen sich entsprechende oder ähnliche Teile.
    • 1A ist ein schematische Querschnittsansicht eines Halbleitersubstrats, das eine Kavität aufweist, um ein Verfahren zur Herstellung einer Halbleitervorrichtung gemäß einer Ausführungsform darzustellen.
    • 1B ist eine schematische Querschnittsansicht des Halbleitersubstrats aus 1A nach einem Erstellen einer Hilfsschicht.
    • 1C ist eine schematische Querschnittsansicht des Halbleitersubstrats aus 1B nach einem Aufbringen einer dielektrischen Schicht, die ein dielektrisches Polymer aufweist oder daraus besteht.
    • 1D ist eine Querschnittsansicht des Halbleitersubstrats aus 1C nach einem chemisch mechanischen Polieren der dielektrischen Schicht, einem Strukturieren der Hilfsschicht, und einem Erstellen von Metallisierungsschichten.
    • 2 ist ein schematisches Diagramm, das die Abtragrate als eine Funktion des Aushärtegrads eines dielektrischen Polymers darstellt.
    • 3 ist ein schematisches Diagramm, das den Aushärtegrad als eine Funktion eines thermischen Budgets darstellt.
    • 4 ist eine schematische Draufsicht auf einen Teil eines Halbleitersubstrats, der eine Ausführungsform darstellt, die sich auf eine gitterähnliche Kavität bezieht.
    • 5 ist eine schematische Querschnittsansicht einer aus dem Halbleitersubstrat aus 4 erhaltenen Halbleitervorrichtung.
    • 6A ist eine schematische Querschnittsansicht eines Halbleitersubstrats, das eine Kavität aufweist, um ein Verfahren zur Herstellung einer Halbleitervorrichtung gemäß einer Ausführungsform darzustellen, bei der eine Konkavität oder Wölbung („dishing“) des dielektrischen Polymers vor dem weiteren Aushärten erstellt wird.
    • 6B ist eine schematische Querschnittsansicht des Halbleitersubstrats auf 6A nach einem Polieren.
    • 6C ist eine Querschnittsansicht des Halbleitersubstrats aus 6B nach einem weiteren Aushärten des dielektrischen Polymers.
    • 7A ist eine schematische Querschnittsansicht eines Halbleitersubstrats, das eine Kavität aufweist, um ein Verfahren zur Herstellung einer Halbleitervorrichtung gemäß einer Ausführungsform darzustellen, bei dem ein weiterer chemisch mechanischer Polierprozess nach einem weiteren Aushärten eines dielektrischen Polymers einer polierten teilweise ausgehärteten dielektrischen Schicht vorgesehen ist.
    • 7B ist eine Querschnittsansicht des Halbleitersubstrats aus 7A nach dem weiteren Aushärten des dielektrischen Polymers der polierten teilweise ausgehärteten dielektrischen Schicht.
    • 7C ist eine Querschnittsansicht des Halbleitersubstrats aus 7B nach einem Polieren des weiter ausgehärteten dielektrischen Polymers.
    • 8A ist eine schematische Querschnittsansicht eines Halbleitersubstrats, das eine Kavität aufweist, um ein Verfahren zur Herstellung einer Halbleitervorrichtung gemäß einer Ausführungsform darzustellen, bei der ein mehrstufiger Polierprozess nach einem ersten chemisch mechanischen Polierprozess vorgesehen ist.
    • 8B ist eine Querschnittsansicht des Halbleitersubstrats aus 8A nach einem weiteren Aushärten des dielektrischen Polymers der polierten teilweise ausgehärteten dielektrischen Schicht.
    • 8C ist eine Querschnittsansicht des Halbleitersubstrats aus 8B nach einem weiteren chemisch mechanischen Polierprozess.
    • 9A ist ein schematisches Flussdiagram eines Verfahrens zur Herstellung einer Halbleitervorrichtung gemäß einer weiteren Ausführungsform.
    • 9B ist schematisches Flussdiagramm, das einen Überblick über Alternativen für einen Polierprozess gemäß weiterer Ausführungsformen bereitstellt.
  • DETAILBESCHREIBUNG
  • In der folgenden Detailbeschreibung wird auf die Zeichnungen Bezug genommen, die einen Teil dieser Beschreibung bilden, und in denen durch Abbildungen bestimmte Ausführungsformen gezeigt werden, in denen die Erfindung betrieben werden kann. Es versteht sich, dass andere Ausführungsformen benutzt werden und strukturelle oder logische Änderungen vorgenommen werden können, ohne den Rahmen der vorliegenden Erfindung zu verlassen.
  • Zum Beispiel können Eigenschaften, die als Teil einer Ausführungsform dargestellt oder beschrieben werden, in Verbindung mit anderen Ausführungsformen benutzt werden, um eine weitere Ausführungsform zu erhalten. Die vorliegende Erfindung soll solche Modifikationen und Variationen beinhalten. Die Beispiele werden mit einer spezifischen Sprache beschrieben, die den Geltungsrahmen der beigefügten Patentansprüche nicht beschränken soll. Die Zeichnungen sind nicht maßstabsgetreu und nur zur Erläuterung gedacht. Zur besseren Verständlichkeit wurden gleichen Elementen oder Herstellungsprozessen das gleiche Bezugszeichen in verschiedenen Zeichnungen zugewiesen, wenn es nicht anders vermerkt ist.
  • Begriffe wie „umfassen“, „enthalten“, „aufweisen“ und ähnliche Begriffe sind offene Begriffe, d.h. neben den „umfassten“ Elementen können weitere Elemente vorliegen. Mit bestimmten und unbestimmten Artikeln gekennzeichnete Elemente können sowohl im Singular als auch im Plural vorliegen, sofern nicht ausdrücklich anders gekennzeichnet.
  • 1A stellt ein Substrat 100 dar, das ein Halbleitersubstrat 120 aufweist, in dem zumindest Teile eines Halbleiterelements 105 ausgebildet sind. Das Halbleitersubstrat 120 kann ein vorbehandeltes einkristallines Halbleitersubstrat sein, zum Beispiel ein einkristalliner Siliziumwafer, ein SiC-, GaN-, GaAs-Wafer oder ein Silizium-auf-Isolator-Wafer (silicon-on-insulator wafer, SOI). Das Halbleitersubstrat 120 kann dotierte und undotierte Bereiche, epitaktische Halbleiterschichten und zuvor erzeugte isolierende Strukturen aufweisen. Im Folgenden wird das Halbleitersubstrat 120 als ein Halbleitersubstrat bezeichnet, unabhängig von der Anwesenheit jeglicher Nicht-Halbleiterbereiche.
  • Das Halbleiterelement 105 kann eine Diode oder ein Transistor sein, zum Beispiel ein Leistungsfeldeffekttransistor oder ein IGBT (insulated gate bipolar transistor, bipolarer Transistor mit isoliertem Gate), der beispielhaft aus einer Mehrzahl von in Zellenfeldern angeordneten Transistorzellen ausgebildet ist. Das Halbleitersubstrat 120 kann des Weiteren Halbleiterelemente 105 aufweisen, die logische Schaltkreise, Treiberschaltungen, Prozessorschaltkreise oder Speicherschaltkreise bilden. In der dargestellten Ausführungsform ist das Halbleiterelement 105 eine Diode mit einem hochdotierten p-dotierten Anodengebiet 122 und einem n-dotierten Zentralgebiet 125. Das Substrat 100 kann weitere auf einer ersten Oberfläche 121 des Halbleitersubstrats 120 vorgesehene Schichten aufweisen.
  • Ein photolithograpischer Prozess kann benutzt werden, um eine Hartmaske, zum Beispiel aus TEOS (Tetraethylorthosilikat), zu strukturieren. Durch das Benutzen der Hartmaske als Ätzmaske kann zumindest eine Kavität 102 ausgebildet werden, die sich von einer Arbeitsfläche 101 des Substrats 100 aus in das Substrat 100 hinein erstreckt. Gemäß einer Ausführungsform erstreckt sich die Kavität 102 bis in das Halbleitersubstrat 120. Schäden in der Kristallstruktur, die durch den Ätzprozess verursacht werden, können durch einen thermischen Oxidationsprozess ausgeheilt werden, der ein Opferoxid auf dem Halbleitersubstrat 120 ausbildet. Wo die Kavität vorgesehen ist um eine Randabschlussstruktur auszubilden, können Akzeptoren durch die Unterseite und/oder Seitenwände der Kavität 102 implantiert und aktiviert werden, um die Sperrfähigkeit im Randbereich zu erhöhen.
  • Weitere Ausführungsformen können vorsehen, dass die Kavität 102 sich von der Arbeitsfläche 101 des Substrats 100 aus in eine oder mehrere Schichten, die oberhalb der ersten Oberfläche 121 des Halbleitersubstrats 120 vorgesehen sind, erstreckt. Die Kavität 102 kann zwischen der Arbeitsfläche 101 des Substrats 100 oder der ersten Oberfläche 121 des Halbleitersubstrats 120 ausgebildet sein oder sie kann sich bis in das Halbleitersubstrat 120 erstrecken. Zum Beispiel weist das Substrat 100 das Halbleitersubstrat 120 und eine weitere Schicht in ersten Teilen der ersten Oberfläche 121 des Halbleitersubstrats 120 auf. Die weitere Schicht kann zweite Teile der ersten Oberfläche 121 unbedeckt lassen, um eine oder mehrere Kavitäten auszubilden.
  • Die Kavität 102 kann eine Breite von mindestens 10 Mikrometern aufweisen, zum Beispiel wenigstens 50 Mikrometer. Gemäß einer Ausführungsform ist die Breite der Kavität 102 wenigstens 60 Mikrometer. Die Tiefe der Kavität 102 kann mindestens 10 Mikrometer betragen, zum Beispiel mindestens 50 Mikrometer. Gemäß einer Ausführungsform beträgt die Tiefe der Kavität 102 mindestens 70 Mikrometer. Gemäß einer weiteren Ausführungsform kann die Kavität 102 ein Loch sein, wobei die Öffnung des Lochs eine näherungsweise kreisförmige oder polygonale Form mit oder ohne abgerundeten Ecken aufweist, z.B. eine hexagonale, rechteckige oder quadratische Öffnung. Gemäß einer weiteren Ausführungsform ist die Kavität 102 eine grabenähnliche Struktur mit einer Länge, die signifikant größer als ihre Breite ist. Neigungswinkel α, β zwischen den Seitenwänden der Kavität 102 und der Arbeitsfläche 101 können Werte zwischen 0° und 180° aufweisen, zum Beispiel 60°. Gemäß einer Ausführungsform können die Neigungswinkel α, β näherungsweise 90° aufweisen. Gemäß einer weiteren Ausführungsform ist die Kavität 102 ein umlaufender Graben und umläuft die Halbleiterelement(e), die in einem Elementbereich in einem Mesabereich des Halbleitersubstrats 120 ausgebildet sind, wobei der Mesabereich einem einzelnen Halbleiter-Die zugeordnet ist. In einem Randgebiet der Chipfläche zwischen dem Rand des Chips und der Kavität 102 kann eine n+-dotierte Feldstoppschicht 123 vorgesehen sein.
  • Gemäß einer weiteren Ausführungsform ist die Kavität 102 in einem Kerbgebiet (kerf area) des Substrats 100 ausgebildet, in dem das Substrat 100 gesägt oder mittels Laser- oder Plasma-Dicing geschnitten wird, um eine Mehrzahl von Halbleiter-Dies aus dem Substrat 100 zu erhalten.
  • 1B stellt eine Hilfsschicht 161 dar, die in winkeltreuer Weise auf die die Kavität 102 aufweisende Arbeitsfläche 101 aufgetragen wird. Die Hilfsschicht 161 kleidet die Kavität 102 aus. Sowohl die Vorbehandlung der Halbleiteroberfläche als auch das Aufbringen der Hilfs- oder Passivierungsschicht können so vorgenommen werden, dass garantiert wird, dass die Dichte der Oberflächenzustände ausreichend klein wird. Die Hilfsschicht 161 kann eine Diffusionsbarrierenschicht sein, die die Diffusion von Ionen in oder aus dem Halbleitersubstrat 120 unterbindet oder eine Adhäsionsschicht, die die Adhäsion eines im Folgenden auf das Halbleitersubstrat 120 abgeschiedenen Materials unterstützt. Die Hilfsschicht 161 kann ebenso im Weiteren als eine Ätz- oder CMP-(chemisch mechanisches Polieren)Stoppschicht wirken. Gemäß einer Ausführungsform ist die Hilfsschicht 161 eine Einzelschicht oder ein Schichtstapel und weist zumindest eines aus einer amorphen diamantähnlichen Kohlenstoffschicht, einer Siliziumcarbidschicht, einer Siliziumoxidschicht und einer Siliziumnitridschicht auf. Wenn eine Schicht, die auf oder über der Hilfsschicht 161 aufgebracht wird, lichtempfindlich ist, kann die Hilfsschicht 161 während einer Belichtung der Schicht als antireflektierende Beschichtung dienen. Ausführungsformen, die sich auf eine Kavität 102 in Schichten oberhalb der ersten Schicht 121 des Halbleitersubstrats 120 beziehen, können die Hilfsschicht 161 ebenso aufweisen, um die Kavität 102 auszukleiden.
  • Wie in 1C dargestellt, wird eine dielektrische Schicht 169 auf der Arbeitsfläche 101 aufgebracht, zum Beispiel auf der Hilfsschicht 161. Um eine gute Adhäsion der dielektrischen Schicht 169 zu garantieren, können die Arbeitsfläche 101 oder die Hilfsschicht 161 auf geeignete Weise vorbehandelt werden. Zum Beispiel kann in einem vorbehandelten Schritt ein Adhäsionsbeschleuniger auf die Arbeitsschicht 101 oder die Hilfsschicht 161 aufgebracht werden. Die aufgebrachte dielektrische Schicht 169 füllt die Kavität 120. Die dielektrische Schicht 169 kann ein dielektrisches Polymer wie Benzocyclobuten, Polynorbornen, Polystyrol, Polycarbonat, Parylen, Epoxidharz, Siliziumglas oder Silikon aufweisen oder daraus bestehen.
  • Gemäß einer Ausführungsform kann die dielektrische Schicht 169 eines oder mehrere von Benzocyclobuten, Polynorbornen, Polystyrol oder Polycarbonat ohne Zusätze oder mit einem oder mehreren Zusätzen aufweisen. Gemäß einer weiteren Ausführungsform kann die dielektrische Schicht 169 beispielsweise Silizium aufweisen. Gemäß einer Ausführungsform weist das dielektrische Polymer Benzocyclobuten BCB als einen Hauptbestandteil auf. BCB hat nur ein geringes Schrumpfverhältnis, ist eine wirkungsvolle Feuchtigkeitsbarriere und weist sowohl eine hohe dielektrische Feldstärke und eine hohe thermische Stabilität auf. Zum Beispiel ist das dielektrische Polymer eines der als Cyclotene™ vertriebenen Produkte.
  • Die dielektrische Schicht 169 kann mittels eines Druckprozesses aufgebracht werden, zum Beispiel durch Siebdruck, durch Schablonendruck oder durch Tintenstrahldruck oder mittels eines einstufigen oder mehrstufigen Rotationsbeschichtungsprozesses. Für einen mehrstufigen Rotationsbeschichtungsprozess kann eine erste Unterschicht rotationsbeschichtet und zumindest teilweise ausgehärtet werden, bevor eine weitere Unterschicht rotationsbeschichtet und teilweise ausgehärtet wird.
  • Eine lückenlose und komplette Füllung der Kavität 102 erzeugt typischerweise überschüssiges Material auf der Arbeitsfläche 101. Zum Beispiel wird beim Füllen einer umlaufenden Kavität 102 mit einer Breite von ungefähr 60 Mikrometer und einer Tiefe von ungefähr 70 Mikrometer bei einer Chipgröße von 5 mm × 5 mm in etwa zwischen 20 bis 30 Mikrometer Überschussmaterial in der aktiven Chipfläche aufgebracht, wobei nahe dem Chiprandbereich die Füllung der Kavität 102 die Dicke des Überschussmaterials reduziert.
  • Wenigstens ein Teil des Überschussmaterials der aufgebrachten dielektrischen Schicht 169 wird mittels eines chemisch mechanischen Polierprozesses entfernt, wobei die Oberfläche plan gemacht wird. Gemäß einer Ausführungsform wird das Überschussmaterial komplett entfernt, so dass Rückstände der dielektrischen Schicht 169 nur innerhalb der Kavität 102 verbleiben. Gemäß einer weiteren Ausführungsform wird die dielektrische Schicht 169 plan gemacht und zu einer Isolatorschicht mit einer vorgegebenen Dicke verdünnt. Die Isolatorschicht kann leitfähige Strukturen, die auf der Isolatorschicht vorgesehen sind, und erste leitfähige Strukturen, die in dem Halbleitersubstrat vorgesehen sind, elektrisch isolieren. In der Isolatorschicht können Öffnungen ausgebildet sein, um leitfähige Strukturen, die auf der Isolatorschicht vorgesehen sind, mit zweiten leitfähigen Strukturen elektrisch zu verbinden, die in dem Halbleitersubstrat vorgesehen sind.
  • Typischerweise weisen organische dielektrische Polymere nur eine niedrige Polierrate auf. Dies führt zu langen Bearbeitungszeiten. Zum Beispiel weist komplett ausgehärtetes Benzocyclobuten bei einer Temperatur von 250°C und bei Verwendung einer Silika-basierten Polymermittelsuspension eine Abtragrate von 160 - 240 nm/min auf. Infolgedessen benötigt das Entfernen von 20 - 30 Mikrometern Überschussmaterials eine Bearbeitungszeit von 1,5 bis 2 Stunden. Zusätzlich muss die Polierscheibe alle 10 Minuten aufbereitet werden, da das abgetragene Material an der Polierscheibe anklebt.
  • Gemäß den Ausführungsformen wird die dielektrische Schicht 169 vor der Ausführung des chemisch mechanischen Polierprozesses nur teilweise ausgehärtet. Gemäß einer Ausführungsform sieht das teilweise Aushärten einen Aushärtegrad von mindestens 40 % und maximal 70 % vor. Zum Beispiel sieht das teilweise Aushärten einen Aushärtegrad von mindestens 50 % vor. Gemäß eines weiteren Beispiels sieht das teilweise Aushärten einen Aushärtegrad von maximal 60 % vor. Die Erfinder konnten zeigen, dass für voll ausgehärtetes BCB, nur schwach ausgehärtetes BCB und überhaupt nicht ausgehärtetes BCB die CMP-Abtragleitung ähnlich gering sind. In einem engen Bereich zwischen Aushärtegraden von 40 % und 70 % erhöht sich die CMP-Abtragrate signifikant, wobei ein Aushärtegrad von zum Beispiel 50 % angibt, dass 50 % der vorhandenen Vernetzungsstellen tatsächlich vernetzt sind.
  • Das Ausmaß des Aushärtevorgangs kann unter Verwendung von Infrarotspektroskopie überwacht werden. Zum Beispiel können für Cyclotene™ Polymere der Absorptionsgrad bei einer Wellenzahl von 1500 cm-1 und bei einer Wellenzahl von 1475 cm-1 ausgewertet werden, um den Aushärtegrad zu bestimmen.
  • Ein Teil der teilweise ausgehärteten dielektrischen Schicht 169 außerhalb der Kavität 102 wird mittels eines chemisch mechanischen Polierprozesses entfernt. Da die Abtragrate für teilweise ausgehärtete dielektrische Polymere hoch ist, kann eine überschüssige Schicht von 20 - 30 Mikrometern in weniger als 3 Minuten entfernt werden.
  • Nach dem Polieren können die in der Kavität 102 verbliebenen Teile der dielektrischen Schicht 169 weiter bis zu einem Aushärtegrad von mehr als 80 % ausgehärtet werden, zum Beispiel bis zu einem Aushärtegrad von nahezu 100 %. Gemäß einer Ausführungsform können die verbliebenen Teile komplett ausgehärtet werden. Daraufhin kann ein photolithographischer Prozess benutzt werden, um die Hilfsschicht 161 zu strukturieren, insbesondere um die Hilfsschicht 161 in Gebieten zu entfernen, in denen ein Metallisierungsschicht zum Kontaktieren des Substrats 100 vorgesehen ist. Die Hilfsschicht 161 kann mittels eines Plasmaätzprozesses (plasma etch process) strukturiert werden. Gemäß Ausführungsformen, die sich auf eine Kavität in einer oder mehreren Schichten oberhalb der ersten Oberfläche 121 des Halbleitersubstrats 120 beziehen, füllen die verbliebenen Teile der dielektrischen Schicht 169 die Kavität 102 in einer oder mehreren Schichten zwischen der Arbeitsfläche 101 des Substrats 100 und der ersten Oberfläche 121 des Halbleitersubstrats 120.
  • Hierauf kann eine Metallisierungsschicht auf der Vorderseite des Substrats 100 erstellt werden. Die Metallisierungsschicht kann strukturiert werden, um eine Anodenmetallisierung 110 und optional dazu eine Randmetallisierung 112 auszubilden. Zwischen der Anodenelektrode 110 und dem Randaufbau 112 ist eine umlaufende isolierende Struktur 160 aus der ausgehärteten dielektrischen Schicht 169 in der Kavität 102 ausgebildet. Eine weitere dielektrische Schicht, zum Beispiel aus einem Polyimid, kann oberhalb der Arbeitsfläche 101 vorgesehen sein. Gemäß einer weiteren Ausführungsform können andere ausgehärtete Teile der dielektrischen Schicht 169 außerhalb der Kavität 102 die weitere dielektrische Schichten ausbilden. Auf der Hinterseite kann das Halbleitersubstrat 120 dünner gemacht werden und eine hochdotierte Kathodenschicht 129 kann nach der Verdünnung implantiert werden. Eine Rückseitenmetallisierung kann auf der hochdotierten Kathodenschicht 129 vorgesehen sein. Zuletzt kann das Halbleitersubstrat 120 in einzelne Halbleitervorrichtungen durch Sägen oder durch Schneiden mittels Laser- oder Plasma-Dicing aufgeteilt werden.
  • 1D zeigt eine Leistungsdiode, die aus dem in 1A bis 1C dargestellten Prozess resultiert. Gemäß der dargestellten Ausführungsform ist das Halbleitersubstrat 120 n-dotiertes Silizium mit einem spezifischen Widerstand von 53 Wcm bei einer Dicke von 125 Mikrometer. Ein p-dotiertes Anodengebiet 122 weist eine Eindringtiefe von ungefähr 6 Mikrometern und eine Dotierstoffkonzentration von 1 × 1017 cm-3 an der Oberfläche auf. Ein Kanalstoppbereich 123 kann im Randbereich des Chips vorgesehen sein. Gemäß einer Ausführungsform ist der Kanalstoppbereich 123 ein p+-dotierter Bereich, der elektrisch mit dem n-Substrat verbunden ist. Gemäß einer weiteren Ausführungsform ist der Kanalstoppbereich 123 n+-dotiert. Der Kanalstoppbereich 123 zwischen dem Rand des Chips und dem äußeren Rand der umlaufenden isolierenden Struktur 160 kann eine Dotierstoffkonzentration von 1 × 18 cm-3 an der Oberfläche und eine Tiefe von etwa 6 Mikrometern aufweisen. Ein n+ Kathodengebiet 129 an der Rückseite des Halbleitersubstrats 120 kann bei einer Breite von 2 Mikrometern eine Dotierstoffkonzentration von 3,5 × 1015 cm-3 aufweisen. Gemäß einer weiteren Ausführungsform kann eine Feldstoppzone vorgesehen sein, die direkt an das Kathodengebiet 129 angrenzt, die eine maximale Dotierstoffkonzentration von 1,3 × 1014 cm-3 und eine Breite von 10 Mikrometern aufweist. Die umlaufende isolierende Struktur 160 kann eine Breite von 60 Mikrometern und eine Tiefe von 70 Mikrometern aufweisen und ist geeignet, mehr als die Volumendurchbruchsspannung von etwa 1830 V in der Sperrrichtung zu sperren.
  • Das Diagramm in 2 gibt die CMP-Abtragrate in Nanometern pro Minute als eine Funktion des Aushärtegrads von Benzocyclobuten an. Die Karos geben die von den Erfindern für Aushärtegrade von 0 %, 45 %, 48 %, 50 %, 55 %, 60 %, 70 % und 75 % erhaltenen experimentellen Ergebnisse wieder. Ein auf die experimentellen Ergebnisse angewandter Gauss-Fit-Algorithmus ergibt die Kurve 200. Gemäß dem Diagramm ist die CMP-Abtragrate für Aushärtegrade unterhalb von 40 % und oberhalb von 70 % niedrig. In einem Bereich von Aushärtegraden zwischen etwa 45 % und 65 % erhöht sich die CMP-Abtragrate signifikant. Die höchste CMP-Abtragrate kann bei Aushärtegraden von wenigstens 50 % und maximal 60 % erreicht werden. Bei einem Aushärtegrad von 55 % wird eine CMP-Abtragrate von 17 Mikrometern/Minute beobachtet. Der Aushärtegrad ist das Verhältnis zwischen vernetzten Molekülen und der absoluten Anzahl der vorhandenen Moleküle. Die CMP-Abtragrate wurde mittels einer auf Klebosol™ 30HB50 mit einem Feststoffanteil von 30 % und einem pH-Wert von 2,5 basierenden Poliermittelsuspension unter einer abwärts gerichteten Kraft von 8 psi (Pfund pro Quadratinch ≈ 6895 Pascal), einer Tischgeschwindigkeit von 67 UpM (Umdrehungen pro Minute) und einer Trägergeschwindigkeit von 73 UpM ermittelt.
  • 3 ist ein Diagramm, das den Aushärtegrad als eine Funktion der angelegten Temperatur in Grad Celsius entlang der Ordinate und der Anlegedauer entlang der Abszisse wiedergibt. Für die in 2 dargestellten experimentellen Ergebnisse wurde der Aushärtegrad unter Benutzung einer Temperatur von 190°C für eine für den erstrebten Aushärtegrad benötigten Anlegedauer erlangt. Um zum Beispiel einen Aushärtegrad von etwa 50 % zu erlangen, wurde das Halbleitersubstrat bei 190°C für eine Stunde getempert.
  • 4 bezieht sich auf eine Ausführungsform, in der die Kavität 102 ein Gitter in der Arbeitsfläche eines Substrats 100 ausbildet. Das Gitter erstreckt sich entlang von Kerbgebieten, die für das Separieren von aus dem gleichen Substrat 100 ausgebildeten Halbleiter-Dies 150 vorgesehen sind. In den Maschen des Gitter werden Halbleiterelemente 105 in den Hableiter-Dies 150 ausgebildet.
  • 5 bezieht sich auf einen Halbleiter-Die 150, der durch das Separieren der Halbleiter-Dies 150 aus dem Substrat 104 der 4 entsteht. Entlang der Ränder des Halbleiter-Dies 150 schließt eine umlaufende isolierende Struktur 160 ein Zentralgebiet des Halbleiter-Dies 150 ein, in dem Halbleiterelemente ausgebildet sind. Eine Vorderseitenmetallisierung 110 ist auf einer Arbeitsfläche 101 des Substrats 100 des Halbleiter-Dies 150 ausgebildet und eine Rückseitenmetallisierung 190 ist an einer der Arbeitsfläche 101 gegenüberliegenden Oberfläche ausgebildet. Eine Hilfsschicht 161, zum Beispiel eine diamantähnliche Kohlenstoffschicht, ist zwischen dem Substrat 100 und der umlaufenden isolierenden Struktur 160 ausgebildet.
  • Die umlaufende isolierende Struktur 160 bildet einen Randabschluss zum zumindest teilweisen Reduzieren der elektrischen Feldstärke in der vertikalen Tiefe des Halbleiter-Dies 150, so dass Chipbereiche für einen lateralen Randabschluss aufgespart werden. Gemäß der dargestellten Ausführungsform sind Seitenwände der umlaufenden isolierenden Struktur 160 parallel zum Rand und senkrecht zu der Arbeitsfläche 101. Gemäß weiterer Ausführungsformen können die Seitenwände einen Neigungswinkel mit Bezug auf die Arbeitsfläche 101 aufweisen. Der Neigungswinkel kann beispielsweise zwischen 25 und 65 Grad liegen. Während die in 5 dargestellte Ausführungsform sich auf isolierende Strukturen entlang der Ränder des Halbleiter-Dies 150 bezieht, stellen andere Ausführungsformen wie in 1D dargestellt, umlaufende isolierende Strukturen 160 bereit, die mit Bezug auf den Rand versetzt sind. Gemäß weiterer Ausführungsformen kann die umlaufende isolierende Struktur in den Ecken des Chips eine abgerundete Form aufweisen, um überschüssige elektrische Feldstärken in diesem Gebiet zu reduzieren.
  • 6A bis 6C beziehen sich auf eine Ausführungsform die ein übermäßiges Polieren (overpolish) einer teilweise ausgehärteten dielektrischen Schicht 169 vorsehen. 6A stellt eine dielektrische Schicht 169 dar, die auf einer Hilfsschicht 161 aufgebracht ist, und eine Kavität 102 in einem Halbleitersubstrat 120 füllt. Die dielektrische Schicht 169 ist teilweise ausgehärtet. Die dielektrische Schicht 169 kann ein dielektrisches Polymer wie Benzocyclobuten, Polynorbornen, Polystyrol, Polycarbonat, Parylen, Epoxidharz, Siliziumglas oder Silikon aufweisen oder daraus bestehen. Zum Beispiel kann die dielektrische Schicht 169 eines oder mehrere von Benzocyclobuten, Polynorbornen, Polystyrol oder Polycarbonat ohne jegliche Zusätze oder mit einem oder mehreren Zusätzen aufweisen. Gemäß anderer Ausführungsformen kann die dielektrische Schicht 169 beispielsweise Silizium aufweisen. Gemäß einer Ausführungsform weist das dielektrische Polymer Benzocyclobuten BCB als einen Hauptbestandteil auf.
  • Die Kavität 102 kann eine umlaufende Kavität sein, die nahe des Randes des Chips eines in dem Halbleitersubstrat 120 ausgebildeten Halbleiter-Dies vorgesehen ist, und bei einer Chipgröße von 5 mm × 5 mm eine Breite von 60 Mikrometern und eine Tiefe von etwa 70 Mikrometern aufweisen. Etwa 20 bis 30 Mikrometer überschüssiges Material werden in dem aktiven Chipbereich aufgebracht, um die Kavitäten 102 verlässlich zu füllen. Nahe den Chiprandbereichen kann das Füllen der Kavitäten 102 lokal die Dicke des Überschussmaterials reduzieren.
  • Ein chemisch mechanischer Polierprozess wird ausgeführt, der das Überschussmaterial außerhalb der Kavität 102 komplett entfernt und der verbliebene Teile der dielektrischen Schicht 169 innerhalb der Kavität 102 zurücklässt. Der chemisch mechanische Polierprozess poliert das dielektrische Polymer in der Kavität 102 übermäßig, so dass nach dem Polierprozess das dielektrische Polymer in der Kavität 102 eine gewölbte oder konkave Oberfläche 162 aufweist. Der Grad der Wölbung („dishing“, d.h. der Grad der Konkavität der Oberfläche 162) wird so ausgewählt, dass er eine Expansion der verbliebenen Teile des dielektrischen Polymers in der Kavität 102 während des Aushärtens kompensiert. Die verbliebenen Teile der dielektrischen Schicht innerhalb der Kavität 102 werden weiter ausgehärtet.
  • 6C stellt das Halbleitersubstrat nach dem weiteren Aushärten dar. Da der Grad der Wölbung derartig bestimmt wurde, dass die Ausdehnung des dielektrischen Polymers während des Aushärtens kompensiert wird, ist die Oberfläche einer isolierenden Struktur 160, die sich aus dem weiter ausgehärteten dielektrischen Polymer in der Kavität 102 ergibt, näherungsweise flach und näherungsweise bündig mit der Oberfläche der Hilfsschicht 161.
  • 7A bis 7C beziehen sich auf eine Ausführungsform, die mehr als einen chemisch mechanischen Polierprozess vorsieht. 7A entspricht 6A. Ein erster chemisch mechanischer Polierprozess wird ausgeführt, der mehr als die Hälfte des Überschussmaterials entfernen kann, zum Beispiel mindestens 90 %. Gemäß einer in 7B dargestellten Ausführungsform wird der erste Polierprozess bei einer Dicke eines verbliebenen Überschussmaterials 168 von mindestens 0,5 Mikrometern beendet, zum Beispiel bei einer Dicke von wenigstens 1 Mikrometer und maximal 2 Mikrometern. Daraufhin wird das dielektrische Polymer bis zu einem Aushärtegrad von mindestens 90 % weiter ausgehärtet, zum Bespiel bis näherungsweise 100 %.
  • 7B stellt das weiter ausgehärtete verbliebene Überschussmaterial 60 dar. Im aktiven Chipbereich des Halbleitersubstrats 120 wird die Oberfläche des verbliebenen Überschussmaterials 168 plan gemacht. Andererseits kann das dielektrische Polymer während des weiteren Aushärtens derart expandieren, dass Vorsprünge 167 in dem verbliebenen Überschussmaterial 168 oberhalb der Kavitäten 102 entstehen. Die Vorsprünge 167 können eine konvexe oder trapezoide Form aufweisen. Bei einer Tiefe der Kavitäten 102 von 70 Mikrometern kann die Höhe der Vorsprünge 167 5 Mikrometer erreichen.
  • Die Vorsprünge 167 stören die Ebenheit einer verbliebenen isolierenden Schicht, die durch das dünn gemachte Überschussmaterial bereitgestellt wird. Bezüglich Ausführungsformen, in denen das Überschussmaterial komplett entfernt wird, so dass Überreste der dielektrischen Schicht 169 nur innerhalb der Kavitäten 102 verbleiben, behindern die Vorsprünge 167 eine Rotationsbeschichtung mit einem Fotolacks in einem folgenden lithographischen Prozess. Der Fotolack kann sich in der Nähe der Vorsprünge 167 derart ansammeln, dass eine ungleichmäßige Schicht Fotolack entsteht. Ungleichmäßige Schichten Fotolack können in dicken Schichtgebieten nicht vollständig entwickelt werden. Des Weiteren können ungleichmäßige Schichten Fotolack nicht komplett geschlossen sein oder Teile aufweisen, die zu dünn für eine folgende Verarbeitung, zum Beispiel für Ätzen oder für Ionenimplantation, sind.
  • Ein weiterer chemisch mechanischer Polierprozess wird ausgeführt um die Vorsprünge 167 einzuebnen. Gemäß einer Ausführungsform kann der weitere chemisch mechanische Polierprozess das Überschussmaterial 168 komplett entfernen, so dass das verbliebene dielektrische Polymer ausschließlich die Kavität 102 füllt. Gemäß einer weiteren Ausführungsform macht der weitere chemisch mechanische Polierprozess das Überschussmaterial plan, so dass das Überschussmaterial 168 eine Schicht von gleichmäßiger Dicke darstellt.
  • Der weitere chemisch mechanische Polierprozess kann mit einer ersten abwärts gerichteten Kraft beginnen und mit einer davon unterschiedlichen zweiten abwärts gerichteten Kraft enden. Gemäß einer Ausführungsform kann die erste abwärts gerichtete Kraft die zweite abwärts gerichtete Kraft um mindestens 25 % der zweiten abwärts gerichteten Kraft übersteigen. Zum Beispiel kann die erste abwärts gerichtete Kraft 8 psi und die zweite abwärts gerichtete Kraft 6 psi oder weniger, zum Beispiel 4 psi, betragen oder jeden anderen Wert zwischen 4 und 6 psi aufweisen.
  • Beginnend mit dem Startwert kann die abwärts gerichtete Kraft kontinuierlich zum Ende des weiteren chemisch mechanischen Polierprozesses hin und bevor der Polierprozess die Hilfsschicht 161 oder die Halbleitersubstrat 120 erreicht reduziert werden. Der weitere Polierprozess entfernt die vorstehenden Teile des expandierten dielektrischen Polymers.
  • 7C stellt das Halbleitersubstrat 120 und eine resultierende isolierende Struktur nach dem weiteren Polierprozess dar. Die Oberfläche der isolierenden Struktur 160 ist flach und Hohlräume, die durch das Abbrechen von Stücken aus dem dielektrischen Polymer entstehen, können vermieden werden.
  • Die Rotationsgeschwindigkeiten des Tisches und des Trägers können während des zweiten chemisch mechanischen Polierprozesses konstant gehalten werden. Gemäß einer weiteren Ausführungsform kann eine erste relative Rotationsgeschwindigkeit zwischen dem Tisch und dem Träger zu Beginn des weiteren chemisch mechanischen Polierprozesses benutzt werden und eine zweite relative Rotationsgeschwindigkeit, die von der ersten relativen Rotationsgeschwindigkeit um mindestens 10 Prozent des niedrigeren Wertes abweicht, kann am Ende des weiteren chemisch mechanischen Polierprozesses verwendet werden.
  • Zum Beispiel kann eine größere relative Rotationsgeschwindigkeit zwischen Träger und Tisch am Ende des Polierprozesses die Defektdichte reduzieren und die Ebenheit vergrößern. Andere Ausführungsformen können zeitlich variable Rotationsgeschwindigkeiten zur Erhöhung der Selektivität gegen Hilfsschichten aus Siliziumnitrid, Siliziumoxinitrid oder Siliziumoxid vorsehen. Preston's Gesetz gibt die Abtragrate r als eine Funktion der abwärts gerichteten Kraft P, der relativen Rotationsgeschwindigkeit v zwischen Träger und Tisch, dem Preston-Koeffizient k und experimentell bestimmten Koeffizienten α, β gemäß Gleichung (1) wieder: r = k ⋅ P α ⋅ v β
    Figure DE102013108376B4_0001
  • Für Siliziumnitrid und Siliziumoxid sind die Koeffizienten α, β näherungsweise „1“. Dies gibt eine näherungsweise lineare Abhängigkeit der Abtragrate von der abwärts gerichteten Kraft und der relativen Rotationsgeschwindigkeit wieder. Andererseits wird die Abtragrate des dielektrischen Polymers nur schwach durch die Rotationsgeschwindigkeit beeinflusst. Als Konsequenz dominiert der chemische Erosionsprozess für dielektrische Polymere wie BCB über den mechanischen Erosionsprozess, so dass die Ätzselektivität zwischen dielektrischen Polymeren auf der einen Seite und sowohl Siliziumoxid als auch Siliziumnitrid auf der anderen Seite durch Reduzierung der abwärts gerichteten Kraft und der relativen Rotationsgeschwindigkeit zwischen Tisch und Träger erhöht werden kann.
  • 8A bis 8C beziehen sich auf eine Ausführungsform mit einem chemisch mechanischen Polierprozess, der Teile der dielektrischen Schicht 169 der 7A außerhalb der Kavität 102 komplett entfernt. Der chemisch mechanische Polierprozess kann ein Mehrstufenprozess mit einer ersten abwärts gerichteten Kraft am Anfang und einer davon unterschiedlichen zweiten abwärts gerichteten Kraft am Ende des Polierprozesses sein, wobei die erste abwärts gerichtete Kraft die zweite abwärts gerichtete Kraft um mindestens 25 % der zweiten abwärts gerichteten Kraft übersteigt. Die relative Rotationsgeschwindigkeit zwischen Tisch und Träger am Anfang des chemisch mechanischen Polierprozesses kann sich von der relativen Rotationsgeschwindigkeit am Ende des chemisch mechanischen Polierprozesses um mindestens 10 % des niedrigeren Wertes unterscheiden, um die Ätzselektivität zu verbessern.
  • 8A zeigt die verbliebenen Teile der dielektrischen Schicht 168 der 7A innerhalb der Kavität 102. Das dielektrische Polymer wird weiter ausgehärtet, zum Beispiel bis zu einem Aushärtegrad von mindestens 90 %, z.B. bi annähernd 100 %. Das dielektrische Polymer kann während des Aushärteprozesses um einige Prozent expandieren.
  • 8B stellt das einen Vorsprung 167 bildende expandierte Polymer in der Kavität 102 dar. Ein weiterer chemisch mechanischer Prozess wird ausgeführt, um den Vorsprung 167 einzuebnen.
  • 8C stellt das eingeebnete weiter ausgehärtete dielektrische Polymer dar, das eine isolierende Struktur 160 in der Kavität 102 bildet.
  • 9A bezieht sich auf eine Verfahren zur Herstellung eines integrierten Schaltkreises. Eine dielektrische Schicht, die ein Polymer aufweist oder daraus besteht, wird auf einer Arbeitsfläche eines Substrats bereitgestellt (902). Die dielektrische Schicht wird teilweise ausgehärtet (904). Ein Teil der teilweise ausgehärteten dielektrischen Schicht wird durch chemisch mechanisches Polieren entfernt (906). Die verbliebenen Teile der teilweise ausgehärteten dielektrischen Schicht werden weiter ausgehärtet (908). Eine Kavität bzw. eine Aussparung, die sich von der Arbeitsfläche aus in das Substrat erstreckt, kann bevor die dielektrische Schicht aufgebracht wird hergestellt werden, so dass die verbliebenen Teile der dielektrischen Schicht eine isolierende Struktur in der Kavität ausbilden.
  • Gemäß des im rechten Zweig der 9B dargestellten Verfahrens wird die teilweise ausgehärtete dielektrische Schicht mittels eines einstufigen oder mehrstufigen chemisch mechanischen Polierprozesses verarbeitet (906a). Der chemisch mechanische Polierprozess kann dielektrische Schichtteile außerhalb der Kavität entweder komplett oder teilweise entfernen und kann eine flache Oberfläche der dielektrischen Schicht hinterlassen. Während des weiteren Aushärtens (908) kann das dielektrische Polymer expandieren und einen Vorsprung oberhalb der Kavität ausbilden, der in einem weiteren chemisch mechanischen Polierprozess entfernt wird (910), der eine zweistufige Verarbeitung aufweisen kann, um eine hohe Abtragrate am Anfang und eine hohe Abtragselektivität am Ende des weiteren chemisch mechanischen Polierprozesses zu erreichen.
  • Der chemisch mechanische Polierprozess (906b) des in dem im linken Ast der 8B dargestellten Verfahrens entfernt die teilweise ausgehärtete dielektrische Schicht komplett außerhalb der Kavität und wölbt die Oberfläche des dielektrischen Polymers innerhalb der Kavität, wobei eine konkave Oberfläche des die Kavität füllenden dielektrischen Polymers entsteht. Der Grad der Wölbung (dishing, d.h. der Grad, Betrag oder die Tiefe der Konkavität) kann derart bestimmt sein, dass eine Expansion des dielektrischen Polymers kompensiert wird. während eines weiteren Aushärtens (908) expandiert das dielektrische Polymer und das expandierende Material kompensiert die Wölbung, wodurch nach dem weiteren Aushärten ohne zusätzliches Polieren eine näherungsweise flache Oberfläche einer durch das dielektrische Polymer in der Kavität ausgebildeten isolierenden Struktur entsteht.

Claims (25)

  1. Ein Verfahren zur Herstellung einer Halbleitervorrichtung, das aufweist: Erstellen einer sich von einer Arbeitsfläche (101) aus in ein Substrat (100) erstreckenden Kavität (102), wobei das Substrat (100) ein Halbleitersubstrat (120) aufweist und sich die Kavität (102) in das Halbleitersubstrat (120) erstreckt; Erstellen einer dielektrischen Schicht (169) auf der Arbeitsfläche (101), wobei die dielektrische Schicht (169) ein dielektrisches Polymer aufweist und die Kavität (102) füllt; teilweises Aushärten der dielektrischen Schicht (169) auf einen Aushärtegrad von mindestens 40 Prozent und maximal 70 Prozent; Entfernen eines Teils der teilweise ausgehärteten dielektrischen Schicht (169) mittels eines chemisch mechanischen Polierprozesses; und weiteres Aushärten verbliebener Teile der dielektrischen Schicht (169) auf einen Aushärtegrad von mindestens 80 Prozent, wobei eine dielektrische Struktur (160) ausgebildet wird.
  2. Das Verfahren nach Anspruch 1, wobei verbliebene Teile der dielektrischen Schicht (169) in der Kavität (102) ausgebildet sind.
  3. Das Verfahren nach einem der Ansprüche 1 bis 2, wobei die Kavität (102) eine Breite von mindestens 10 Mikrometern aufweist.
  4. Das Verfahren nach einem der Ansprüche 1 bis 3, wobei die Kavität (102) in einem Kerbgebiet des Substrats (100) ausgebildet ist.
  5. Das Verfahren nach einem der Ansprüche 1 bis 3, wobei die Kavität (102) versetzt zu einem Kerbgebiet des Substrats (100) ausgebildet ist.
  6. Das Verfahren nach einem der Ansprüche 1 bis 5, wobei die Kavität (102) eine umlaufende Kavität (102) ist, die einen Elementbereich des Substrats (100) einschließt.
  7. Das Verfahren nach einem der Ansprüche 1 bis 6, des Weiteren aufweisend: Erstellen einer Hilfsschicht (161) auf der Arbeitsfläche (101), vor dem Aufbringen der dielektrischen Schicht (169) .
  8. Das Verfahren nach Anspruch 7, wobei die Hilfsschicht (161) eine Einzelschicht oder ein Schichtstapel ist und zumindest eine Schicht aufweist, die aus einem Material erstellt ist, das aus einer Gruppe ausgewählt ist, die amorphen diamantähnlichen Kohlenstoff, Siliziumcarbid, Siliziumnitrid und Siliziumoxid aufweist.
  9. Das Verfahren nach einem der Ansprüche 1 bis 8, wobei das teilweise Aushärten einen Aushärtegrad von mindestens 50 Prozent erstellt.
  10. Das Verfahren nach einem der Ansprüche 1 bis 9, wobei das teilweise Aushärten einen Aushärtegrad von maximal 60 Prozent erstellt.
  11. Das Verfahren nach einem der Ansprüche 1 bis 10, wobei das Polymer Benzocyclobuten ist.
  12. Das Verfahren nach einem der Ansprüche 1 bis 10, wobei das Polymer Silizium aufweist.
  13. Das Verfahren nach einem der Ansprüche 1 bis 12, wobei eine säurehaltige Poliermittelsuspension während des chemisch mechanischen Polierprozesses benutzt wird.
  14. Das Verfahren nach einem der Ansprüche 1 bis 13, wobei das dielektrische Polymer einen Zusatz aufweist.
  15. Das Verfahren nach einem der Ansprüche 1 bis 10 und 13 bis 14, wobei das dielektrische Polymer ein Cyclotene™ ist.
  16. Das Verfahren nach einem der Ansprüche 1 bis 15, wobei verbliebene Teile der dielektrischen Schicht (169) in der Kavität (102) und oberhalb der Arbeitsfläche (101) ausgebildet sind.
  17. Das Verfahren nach einem der Ansprüche 1 bis 16, wobei der chemisch mechanische Polierprozess einen Teil der teilweise ausgehärteten dielektrischen Schicht (169) außerhalb der Kavität (102) entfernt und verbliebene Teile der dielektrischen Schicht (169) innerhalb der Kavität (102) zurücklässt.
  18. Das Verfahren nach Anspruch 17, wobei der chemisch mechanische Polierprozess eine Oberfläche der verbliebenen Teile der dielektrischen Schicht (169) innerhalb der Kavität (102) um einen Betrag wölbt, der eine Expansion der verbliebenen Teile in der Kavität (102) derart kompensiert, dass nach dem weiteren Aushärten die Oberfläche der verbliebenen Teile der dielektrischen Schicht (169) innerhalb der Kavität (102) flach ist.
  19. Das Verfahren nach einem der Ansprüche 17 bis 18, wobei eine zu Beginn des chemisch mechanischen Polierprozesses ausgeübte erste abwärts gerichtete Kraft eine am Ende des chemisch mechanischen Polierprozesses ausgeübte zweite abwärts gerichtete Kraft um mindestens 25 % der zweiten abwärts gerichteten Kraft übersteigt.
  20. Das Verfahren nach einem der Ansprüche 17 bis 19, wobei eine erste relative Rotationsgeschwindigkeit zwischen einem Tisch und einem Träger zu Beginn des chemisch mechanischen Polierprozesses benutzt wird und eine zweite relative Rotationsgeschwindigkeit, die von der ersten Rotationsgeschwindigkeit um mindestens 10 Prozent des niedrigeren Werts abweicht, am Ende des chemisch mechanischen Polierprozesses benutzt wird.
  21. Das Verfahren nach Anspruch 17, aufweisend: einen weiteren chemisch mechanischen Polierprozess nach dem weiteren Aushärten der verbliebenen Teile der dielektrischen Schicht (169).
  22. Das Verfahren nach Anspruch 21, wobei eine zu Beginn des weiteren chemisch mechanischen Polierprozesses angewandte erste abwärts gerichtete Kraft eine am Ende des weiteren chemisch mechanischen Polierprozesses angewandte zweite abwärts gerichtete Kraft um mindestens 25 % der zweiten abwärts gerichteten Kraft übersteigt.
  23. Das Verfahren nach einem der Ansprüche 21 bis 22, wobei eine erste relative Rotationsgeschwindigkeit zwischen einem Tisch und einem Träger am Anfang des weiteren chemisch mechanischen Polierprozesses benutzt wird und eine zweite relative Rotationsgeschwindigkeit, die von der ersten Rotationsgeschwindigkeit um mindestens 10 Prozent des niedrigeren Werts abweicht, am Ende des weiteren chemisch mechanischen Polierprozesses benutzt wird.
  24. Ein Verfahren zur Herstellung einer Halbleitervorrichtung, das aufweist: Ausbilden einer sich von einer Arbeitsfläche (101) aus in ein Substrat (100) erstreckenden Kavität (102), wobei das Substrat (100) ein Halbleitersubstrat (120) aufweist und sich die Kavität (102) in das Halbleitersubstrat (120) erstreckt; Erstellen einer ein dielektrisches Polymer aufweisenden dielektrischen Schicht (169) auf der Arbeitsfläche (101) des Substrats (100); teilweises Aushärten der dielektrischen Schicht (169) auf einen Aushärtegrad von mindestens 40 Prozent und maximal 70 Prozent; Entfernen eines Teils der teilweise ausgehärteten dielektrischen Schicht (169) mittels eines chemisch mechanischen Polierprozesses; und weiteres Aushärten von verbliebenen Teilen der dielektrischen Schicht (169) auf einen Aushärtegrad von mindestens 80 Prozent, wobei eine dielektrische Struktur (160) ausgebildet wird, wobei die verbliebenen Teile der dielektrischen Schicht (169) teilweise in der Kavität (102) ausgebildet sind und teilweise eine weitere dielektrische Schicht außerhalb der Kavität (102) ausbilden.
  25. Das Verfahren nach Anspruch 24, des Weiteren aufweisend: vor dem Erstellen der dielektrischen Schicht (169), Erstellen einer weiteren Schicht in ersten Teilen einer ersten Oberfläche (121) des Halbleitersubstrats (120), um das Substrat (100) auszubilden, wobei die verbliebenen Teile der dielektrischen Schicht (169) in zweiten Teilen der ersten Oberfläche (121) ausgebildet sind, die nicht durch die weitere Schicht bedeckt sind.
DE102013108376.5A 2012-08-03 2013-08-02 Verfahren zur Herstellung einer Halbleitervorrichtung mit einer dielektrischen Struktur Active DE102013108376B4 (de)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US13/566,192 US8748317B2 (en) 2012-08-03 2012-08-03 Method of manufacturing a semiconductor device including a dielectric structure
US13/566,192 2012-08-03

Publications (2)

Publication Number Publication Date
DE102013108376A1 DE102013108376A1 (de) 2014-02-06
DE102013108376B4 true DE102013108376B4 (de) 2019-07-11

Family

ID=49944131

Family Applications (1)

Application Number Title Priority Date Filing Date
DE102013108376.5A Active DE102013108376B4 (de) 2012-08-03 2013-08-02 Verfahren zur Herstellung einer Halbleitervorrichtung mit einer dielektrischen Struktur

Country Status (3)

Country Link
US (1) US8748317B2 (de)
CN (1) CN103578969B (de)
DE (1) DE102013108376B4 (de)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8815752B2 (en) * 2012-11-28 2014-08-26 Micron Technology, Inc. Methods of forming features in semiconductor device structures
US9159604B2 (en) * 2013-03-11 2015-10-13 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor device and method for forming the same
US9257323B2 (en) 2013-03-11 2016-02-09 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor device and method for forming the same
CN109003953A (zh) * 2018-08-08 2018-12-14 中山大学 一种散热片

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6004653A (en) * 1997-02-18 1999-12-21 Winbond Electronics Corp. Planarization process by applying a polish-differentiating technique utilizing an ultraviolet-light sensitive organic oxide layer
US6153525A (en) 1997-03-13 2000-11-28 Alliedsignal Inc. Methods for chemical mechanical polish of organic polymer dielectric films
US20020151177A1 (en) 2001-04-12 2002-10-17 Cabot Microelectrics Corporation Method of reducing in-trench smearing during polishing
DE102006029335A1 (de) * 2006-03-30 2007-10-04 Fujitsu Ltd., Kawasaki Zusammensetzung zum Ausbilden eines Isolierfilms und Verfahren zum Herstellen einer Halbleitervorrichtung
DE602004012793T2 (de) 2003-05-21 2009-04-30 Jsr Corp. Chemisch-mechanisches Polierverfahren für STI
US20100323168A1 (en) 2008-02-29 2010-12-23 Tatsuro Nagahara Method for formation of siliceous film and siliceous film formed by the method
US8178159B2 (en) 2003-04-02 2012-05-15 Dow Global Technologies Llc Organosilicate resin formulation for use in microelectronic devices

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5952243A (en) * 1995-06-26 1999-09-14 Alliedsignal Inc. Removal rate behavior of spin-on dielectrics with chemical mechanical polish
US5970374A (en) * 1996-10-18 1999-10-19 Chartered Semiconductor Manufacturing Ltd. Method for forming contacts and vias with improved barrier metal step-coverage
US6249039B1 (en) * 1998-09-10 2001-06-19 Bourns, Inc. Integrated inductive components and method of fabricating such components
US6323123B1 (en) * 2000-09-06 2001-11-27 United Microelectronics Corp. Low-K dual damascene integration process
US6451712B1 (en) * 2000-12-18 2002-09-17 International Business Machines Corporation Method for forming a porous dielectric material layer in a semiconductor device and device formed
US6699799B2 (en) * 2001-05-09 2004-03-02 Samsung Electronics Co., Ltd. Method of forming a semiconductor device
DE102005022017B3 (de) * 2005-05-12 2006-10-26 Infineon Technologies Ag Verfahren zur Herstellung von Chip-Stapeln sowie zugehörige Chip-Stapel
US20070207592A1 (en) * 2006-03-03 2007-09-06 Lu James J Wafer bonding of damascene-patterned metal/adhesive redistribution layers
US7655532B1 (en) * 2008-07-25 2010-02-02 Taiwan Semiconductor Manufacturing Company, Ltd. STI film property using SOD post-treatment
US8884378B2 (en) * 2010-11-03 2014-11-11 Infineon Technologies Ag Semiconductor device and a method for manufacturing a semiconductor device

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6004653A (en) * 1997-02-18 1999-12-21 Winbond Electronics Corp. Planarization process by applying a polish-differentiating technique utilizing an ultraviolet-light sensitive organic oxide layer
US6153525A (en) 1997-03-13 2000-11-28 Alliedsignal Inc. Methods for chemical mechanical polish of organic polymer dielectric films
US20020151177A1 (en) 2001-04-12 2002-10-17 Cabot Microelectrics Corporation Method of reducing in-trench smearing during polishing
US8178159B2 (en) 2003-04-02 2012-05-15 Dow Global Technologies Llc Organosilicate resin formulation for use in microelectronic devices
DE602004012793T2 (de) 2003-05-21 2009-04-30 Jsr Corp. Chemisch-mechanisches Polierverfahren für STI
DE102006029335A1 (de) * 2006-03-30 2007-10-04 Fujitsu Ltd., Kawasaki Zusammensetzung zum Ausbilden eines Isolierfilms und Verfahren zum Herstellen einer Halbleitervorrichtung
US20100323168A1 (en) 2008-02-29 2010-12-23 Tatsuro Nagahara Method for formation of siliceous film and siliceous film formed by the method

Also Published As

Publication number Publication date
CN103578969B (zh) 2016-06-08
US20140038413A1 (en) 2014-02-06
CN103578969A (zh) 2014-02-12
US8748317B2 (en) 2014-06-10
DE102013108376A1 (de) 2014-02-06

Similar Documents

Publication Publication Date Title
DE102013108675B4 (de) Halbleitervorrichtung und verfahren zur herstellung einer halbleitervorrichtung einschliesslich schleifen von einer rückseite
DE102013114218B4 (de) Verfahren zum herstellen einer halbleitervorrichtung und halbleiterwerkstück
DE102013203528B4 (de) Siliziumcarbid-Halbleiter-Herstellungsverfahren
DE102017102127B4 (de) Verfahren zum Herstellen von Halbleitervorrichtungen unter Verwendung einer Epitaxie und Halbleitervorrichtungen mit einer lateralen Struktur
DE102010042381B4 (de) Verfahren zur Herstellung einer Halbleitervorrichtung
DE102016124207B4 (de) Verfahren zur bildung vergrabener isolierungsgebiete
DE102013108376B4 (de) Verfahren zur Herstellung einer Halbleitervorrichtung mit einer dielektrischen Struktur
DE102016118062B4 (de) Verfahren zur Herstellung eines Halbleiterbauelements mit einem nichtflüchtigen Speicher und einer Logikschaltung
DE102015110584B4 (de) Halbleiterstruktur mit Reduzierung des Übergangskriechstroms und Verfahren zu deren Herstellung
DE102014110450B4 (de) Integrierte Schaltung und Verfahren zum Herstellen einer integrierten Schaltung
DE102015112916B4 (de) Struktur und Bildungsverfahren einer Halbleitervorrichtungsstruktur
DE102017106020B4 (de) Verfahren zum Bearbeiten eines Halbleiterwerkstücks und Halbleitervorrichtung
DE102011010248B3 (de) Ein Verfahren zum Herstellen eines Halbleiterbausteins
DE102010001400B4 (de) SOI-Halbleiterbauelement mit reduzierter Topographie über einem Substratfensterbereich
DE112013005837T5 (de) Halbleitervorrichtung mit einem vertikalen Mosfet mit Super-Junction-Struktur und Verfahren zur Herstellung davon
DE102013100636B4 (de) Halbleiterbauelement mit Kontaktstruktur und Verfahren zu dessen Herstellung
DE102008038342B4 (de) Halbleiterbauelement mit Randbereich, in dem eine Zone aus porösem Material ausgebildet ist und Verfahren zu dessen Herstellung und Halbleiterscheibe
DE102022206411A1 (de) Halbleitervorrichtung und verfahren zur herstellung einer halbleitervorrichtung unter verwendung von mehreren cmp-prozessen
DE102014116834A1 (de) Vorgegebene Schnittfugengebiete und Verfahren zu deren Herstellung
DE102014106747A1 (de) Halbleitervorrichtung, integrierte schaltung und verfahren zum herstellen einer halbleitervorrichtung
DE102017106202A1 (de) Verfahren zum herstellen einer halbleitervorrichtung, umfassend eine ätzung eines halbleitermaterials
DE112020002238T5 (de) Halbleitervorrichtung
DE112015006371T5 (de) Halbleitervorrichtungsfertigungsverfahren
WO2015150268A1 (de) Verfahren zur herstellung eines substrats, substrat, metall-oxid-halbleiter-feldeffekttransistor mit einem substrat und mikroelektromechanisches system mit einem substrat
DE102018129594A1 (de) Teilweises entfernen eines halbleiterwafers

Legal Events

Date Code Title Description
R012 Request for examination validly filed
R016 Response to examination communication
R016 Response to examination communication
R016 Response to examination communication
R016 Response to examination communication
R018 Grant decision by examination section/examining division
R020 Patent grant now final
R082 Change of representative