-
Die vorliegende Anmeldung beruht auf der
japanischen Patentanmeldung Nr. 2010-218435 , deren Inhalt hier unter Bezugnahme eingeschlossen ist.
-
Die vorliegende Erfindung betrifft eine Anzeigevorrichtung und ein Verfahren zum Übertragen von Bilddaten.
-
Als Anzeigevorrichtung ist eine in 3 gezeigte Vorrichtung bekannt (Patentdokument 1). Wie in 3 gezeigt, umfasst die Anzeigevorrichtung 1 eine CPU 4 als eine erste Speichereinrichtung, die die gesamte Anzeigevorrichtung 1 steuert, einen ROM 5 als einen ersten Speicher, in dem Bilddaten gespeichert sind, einen GDC (Graphic-Display-Controller), der einen Treiber 3 steuert und die Bilddaten auf einem Flüssigkristalldisplay 2 anzeigt, einen VRAM 7 als einen zweiten Speicher, der die auf dem Flüssigkristalldisplay 2 angezeigten Bilddaten vorübergehend speichert, und einen Datenbus 8, der die CPU 4, den ROM 5 und den GDC 6 miteinander verbindet.
-
Die Anzeigevorrichtung 1 muss die in dem ROM 5 gespeicherten Bilddaten vorübergehend zu dem VRAM 7 übertragen und darin speichern, um die in dem ROM 5 gespeicherten Bilddaten auf dem Flüssigkristalldisplay 2 anzuzeigen.
-
In einem herkömmlichen Übertragungsverfahren werden die Schritte von 4 ausgeführt. 4(A) bis (E) zeigen jeweils ein Zeitdiagramm eines Lesesignals der Anzeigevorrichtung 1 von 3, einen Zustand des ROM 5, ein Schreibsignal, einen Zustand des GDC 6 und die Bilddaten auf dem Bus 8. Zuerst gibt die CPU 4 ein Lesesignal zu dem ROM 5 aus (4(A)). Der Rom 5 gibt in Übereinstimmung mit der Ausgabe des Lesesignals die Bilddaten zu dem Datenbus 8 aus (4(B), (E)). Die CPU 4 liest die auf den Datenbus 8 ausgegebenen Bilddaten und speichert die Bilddaten in einem internen Speicher (nicht gezeigt).
-
Wenn das Lesen abgeschlossen ist, gibt die CPU 4 ein Schreibsignal zu dem GDC 6 aus (4(C)), während die Bilddaten auf den Datenbus 8 ausgegeben werden (4(E)). Der GDC 6 liest in Entsprechung zu dem Schreibsignal die auf den Datenbus 8 ausgegebenen Bilddaten und schreibt die Bilddaten in den VRAM 7 (4(D), (E)).
-
In dem genannten Verfahren muss die CPU
4 die in dem ROM
5 gespeicherten Bilddaten lesen, bevor die Bilddaten von der CPU
4 über den GDC
6 in den VRAM
7 geschrieben werden. Dadurch ergibt sich das Problem, dass in dem herkömmlichen Übertragungsverfahren zwei Schritte zum Lesen und zum Schreiben ausgeführt werden müssen, weshalb die Übertragung viel Zeit in Anspruch nimmt.
[Patentdokument 1]
JP-A-2007-248965 -
Es ist eine Aufgabe der Erfindung, eine Anzeigevorrichtung und ein Verfahren zum Übertragen von Bilddaten anzugeben, mit denen die für das Übertragen der Bilddaten erforderliche Zeit verkürzt werden kann, ohne dass hierfür eine größere Verarbeitungskapazität erforderlich ist.
-
Um diese Aufgabe zu lösen, gibt die Erfindung gemäß Anspruch 1 eine Anzeigevorrichtung an, die umfasst: einen ersten Speicher, in dem Bilddaten gespeichert sind, einen zweiten Speicher, zu dem die in dem ersten Speicher gespeicherten Bilddaten übertragen werden, eine erste Steuereinrichtung, die die in dem ersten Speicher gespeicherten Bilddaten liest, eine zweite Steuereinrichtung, die die Bilddaten in den zweiten Speicher schreibt, und einen Datenbus, der den ersten Speicher, die erste Steuereinrichtung und die zweite Steuereinrichtung miteinander verbindet, wobei, wenn die erste Steuereinrichtung ein Lesesignal zu dem ersten Speicher und zu der zweiten Steuereinrichtung ausgibt, um die in dem ersten Speicher gespeicherten Bilddaten zu lesen, der erste Speicher die Bilddaten zu dem Datenbus ausgibt und die zweite Steuereinrichtung die auf den Datenbus ausgegebenen Bilddaten in Übereinstimmung mit der Eingabe des Lesesignals direkt unter Umgehung der ersten Steuereinrichtung liest und die gelesenen Bilddaten in den zweiten Speicher schreibt.
-
Die Erfindung gibt gemäß Anspruch 2 eine Anzeigevorrichtung nach Anspruch 1 an, wobei die erste Steuereinrichtung ein Bypassschreibsignal ausgibt, um die zweite Steuereinrichtung für das Übertragen der Bilddaten anzuweisen, wobei, wenn das Bypassschreibsignal während der Ausgabe des Lesesignals ausgegeben wird, die zweite Steuereinrichtung die auf den Datenbus ausgegebenen Bilddaten liest und die gelesenen Bilddaten in den zweiten Speicher schreibt.
-
Die Erfindung gibt gemäß Anspruch 3 ein Verfahren zum Übertragen von Bilddaten in einer Anzeigevorrichtung an, die einen ersten Speicher, in dem Bilddaten gespeichert sind, einen zweiten Speicher, zu dem die in dem ersten Speicher gespeicherten Bilddaten übertragen werden, eine erste Steuereinrichtung, die die in dem ersten Speicher gespeicherten Bilddaten liest, eine zweite Steuereinrichtung, die die Bilddaten in den zweiten Speicher schreibt, und einen Datenbus, der den ersten Speicher, die erste Steuereinrichtung und die zweite Steuereinrichtung miteinander verbindet, umfasst, wobei der erste Speicher die Bilddaten zu dem Datenbus ausgibt, wenn die erste Steuereinrichtung ein Lesesignal zu dem ersten Speicher für das Lesen der in dem ersten Speicher gespeicherten Bilddaten ausgibt, und das Verfahren die in dem ersten Speicher gespeicherten Bilddaten zu dem zweiten Speicher überträgt, wobei das Verfahren Schritte umfasst zum Ausgeben eines Lesesignals zu der zweiten Steuereinrichtung und zu dem ersten Speicher unter Verwendung der ersten Steuereinrichtung, zum Ausgeben der Bilddaten auf den Datenbus in Übereinstimmung mit der Eingabe des Lesesignals unter Verwendung des ersten Speichers, zum Lesen der auf den Datenbus ausgegebenen Bilddaten in Übereinstimmung mit der Eingabe des Lesesignals direkt unter Umgehung der ersten Steuereinrichtung und zum Schreiben der gelesenen Bilddaten in den zweiten Speicher unter Verwendung der zweiten Steuereinrichtung.
-
Weil gemäß der Erfindung wie in den Ansprüchen 1 und 3 angegeben die zweite Steuereinrichtung die auf den Datenbus ausgegebenen Bilddaten in Übereinstimmung mit der Eingabe des Lesesignals direkt und nicht über die erste Steuereinrichtung liest und die gelesenen Bilddaten in den zweiten Speicher schreibt, wird eine eigentlich zwei Prozesse zum Lesen und Schreiben erfordernde Verarbeitung durch einen einzelnen Schritt zum Lesen geleistet, wodurch die für das Übertragen der Bilddaten erforderliche Zeit verkürzt wird, ohne dass hierfür die Verarbeitungskapazität vergrößert werden muss.
-
Gemäß der Erfindung wie in Anspruch 2 angegeben können die Bilddaten nur übertragen werden, während ein Bypassschreibsignal ausgegeben wird.
-
1 ist ein Blockdiagramm, das eine Ausführungsform einer Anzeigevorrichtung gemäß der Erfindung zeigt.
-
2 ist ein Zeitdiagramm, das in (A) bis (E) jeweils ein Bypassschreibsignal, ein Lesesignal, einen Zustand eines ROM, einen Zustand eines GDC und Bilddaten auf einem Datenbus in der Anzeigevorrichtung von 1 zeigt.
-
3 ist ein Blockdiagramm, das ein Beispiel für eine herkömmliche Anzeigevorrichtung zeigt.
-
4 ist ein Zeitdiagramm, das in (A) bis (E) jeweils ein Lesesignal, einen Zustand eines ROM, ein Schreibsignal, einen Zustand eines GDC und Bilddaten auf einem Datenbus in der Anzeigevorrichtung von 3 zeigt.
-
Im Folgenden wird eine Anzeigevorrichtung gemäß der Erfindung mit Bezug auf die beigefügten Zeichnungen beschrieben. 1 ist ein Blockdiagramm, das eine Ausführungsform einer Anzeigevorrichtung gemäß der Erfindung zeigt. Wie in 1 gezeigt, umfasst die Anzeigevorrichtung 1 ein Flüssigkristalldisplay 2, einen X-Treiber 31 und einen Y-Treiber 32 zum Betreiben der Flüssigkristallanzeige 2, eine CPU 4 als eine erste Steuereinrichtung, die die gesamte Steuerung der Anzeigevorrichtung 1 leistet, einen ROM 5 als einen ersten Speicher, in dem Bilddaten gespeichert sind, einen GDC 6, der den X-Treiber 31 und den Y-Treiber 32 steuert und die Bilddaten auf der Flüssigkristall 2 anzeigt, einen VRAM 7 als einen zweiten Speicher, in dem die auf der Flüssigkristallanzeige 2 anzuzeigenden Bilddaten vorübergehend gespeichert werden, und einen Datenbus, der die CPU 4, den ROM 5 und den GDC 6 miteinander verbindet.
-
Das oben genannte Flüssigkristalldisplay 2 umfasst Y-Reihen- und X-Spalten-Flüssigkristallelemente, die in einer Matrixform angeordnet sind, ein Paar von transparenten Elektroden, die die Y-Reihen- und X-Spalten-Flüssigkristallelemente verschränken, und eine Flächenlichtquelle, die an einer Rückseite der Y-Reihe- und X-Spalten-Flüssigkristallelemente angeordnet ist. Jedes der Flüssigkristallelemente ist jeweils mit einem Farbfilter für R (Rot), G (Grün) und B (Blau) versehen. Das Flüssigkristalldisplay 2 ist auf einem Bedienfeld in einem Fahrzeug angeordnet.
-
Eines aus dem Paar von Flüssigkristallelementen ist mit jeder zweiten Reihe verbunden. Jede der transparenten Elektroden EY der mit jeder zweiten Reihe verbundenen Y-Reihe ist mit dem Y-Treiber 32 verbunden. Das andere aus dem Paar von Flüssigkristallelementen ist mit jeder zweiten Spalte verbunden. Jede der transparenten Elektroden EX der mit jeder zweiten Reihe verbundenen X-Reihe ist mit dem X-Treiber 31 verbunden.
-
Die oben genannte CPU 4 ist mit dem ROM 5 über eine Signalleitung verbunden, über die die CPU 4 ein Lesesignal zu dem ROM 5 ausgibt. Der ROM 5 gibt nach der Ausgabe des Lesesignals die gespeicherten Bilddaten auf den Datenbus 8 aus. Um das Lesesignal zu übertragen, ist die Signalleitung zwischen der CPU 4 und dem ROM 5 gegabelt und mit dem GDC 6 verbunden. Das von der CPU 4 ausgegebene Lesesignal wird also sowohl zu dem ROM 5 als auch zu dem GDC 6 ausgegeben. Die CPU 4 gibt ein Bypassschreibsignal zu dem GDC 6 aus. Der GDC 6 schreibt die auf den Datenbus 8 ausgegebenen Bilddaten in den VRAM 7, wenn das Lesesignal ausgegeben wird, während das Bypassschreibsignal ausgegeben wird.
-
Der GDC 6 wandelt außerdem die vorübergehend in dem VRAM 7 gespeicherten Bilddaten zu einem RGB-Signal, zu Tondaten oder ähnlichem und betreibt den V-Treiber 31 und den Y-Treiber 32 in Übereinstimmung mit dem RGB-Signal oder den Tondaten. Insbesondere gibt der GDC 6 ein Vertikalsynchronisierungssignal zu dem Y-Treiber 32. Der Y-Treiber 32 wählt sequentiell eine der Y-Reihen-Elektroden E in Synchronisation zu dem Vertikalsynchronisierungssignal und bereitet das Zuführen einer Spannung für die mit der gewählten Y-Reihen-Elektrode EY verbundenen Flüssigkristallelemente vor.
-
Der GDC 6 gibt ein Horizontalsynchronisierungssignal zu dem X-Treiber 31 aus, während auch das RGB-Signal oder die Tondaten in Synchronisation mit dem Horizontalsynchronisierungssignal zu dem X-Treiber 31 ausgegeben werden. Der X-Treiber 31 wählt sequentiell eine der X-Spalten-Elektroden EX in Synchronisation mit dem Horizontalsynchronisierungssignal und führt eine Spannung in Übereinstimmung mit dem RGB-Signal und den Tondaten zu den mit der gewählten X-Spalten-Elektrode EX verbundenen Flüssigkristallelementen zu. Ein Punkt an dem eine durch den Y-Treiber 32 gewählte Reihe eine durch den X-Treiber 31 gewählte Spalte kreuzt, kann also eine Anzeige in Entsprechung zu dem RGB-Signal oder den Tondaten vorsehen. Indem dann sequentiell eine Spannung in Übereinstimmung mit dem RGB-Signal oder den Tondaten zu allen durch den X-Treiber 31 und den Y-Treiber 32 gewählten Flüssigkristallelementen zugeführt wird, kann ein Bild in Entsprechung zu den Bilddaten auf dem Flüssigkristalldisplay 2 angezeigt werden.
-
Im Folgenden wird der Betrieb der Anzeigevorrichtung 1 mit der vorstehend beschriebenen Konfiguration mit Bezug auf das Zeitdiagramm von 2 erläutert. 2 ist ein Zeitdiagramm, in dem (A) bis (E) jeweils ein Bypassschreibsignal, ein Lesesignal, einen Zustand eines ROM, einen Zustand eines GDC und Bilddaten auf einem Datenbus in der Anzeigevorrichtung 1 von 1 zeigen. Um zuerst die in dem ROM 5 gespeicherten Bilddaten zu dem VRAM 7 zu übertragen, gibt die CPU 4 das Bypassschreibsignal zu dem GDC 6 aus (2(A)).
-
Dann gibt die CPU 4 das Lesesignal zu dem ROM 5 und dem GDC 6 aus (2(B)). Der ROM 5 beginnt einen Betrieb in Übereinstimmung mit der Eingabe des Lesesignals, um die Bilddaten zu dem Datenbus 8 auszugeben (2(C), (E)). Wenn das Lesesignal ausgegeben wird, während das Bypassschreibsignal ausgegeben wird, liest der GDC 6 die auf den Datenbus 8 ausgegebenen Bilddaten direkt unter Umgehung der CPU 4 und schreibt die gelesenen Bilddaten in den VRAM 7 (2(C)).
-
Weil in der vorstehend beschriebenen Anzeigevorrichtung 1 wie in 2 gezeigt der GDC 6 die auf den Datenbus 8 ausgegebenen Bilddaten direkt in Übereinstimmung mit dem Lesesignal liest und die gelesenen Bilddaten in den VRAM 7 schreibt, wird eine eigentlich zwei Prozesse zum Lesen und Schreiben erfordernde Verarbeitung durch einen einzelnen Schritt zum Lesen geleistet, wodurch die für das Übertragen der Bilddaten erforderliche Zeit verkürzt wird, ohne dass hierfür die Verarbeitungskapazität vergrößert werden muss.
-
In der vorstehend beschriebenen Anzeigevorrichtung 1 liest der GDC 6 die auf den Datenbus 8 ausgegebenen Bilddaten in Übereinstimmung mit dem Lesesignal und schreibt die gelesenen Bilddaten in den VRAM 7 nur während der Ausgabe des Bypassschreibsignals. Die Bilddaten können also nur übertragen werden, während das Bypassschreibsignal ausgegeben wird.
-
Es ist zu beachten, dass in der vorstehend beschriebenen Anzeigevorrichtung 1 der GDC 6 als eine zweite Steuereinrichtung vorgesehen ist, wobei die Erfindung jedoch nicht hierauf beschränkt ist. Zum Beispiel kann die CPU 4 selbst den X-Treiber 31 und den Y-Treiber 32 betreiben, während eine zweite Steuereinrichtung in dem VRAM 7 vorgesehen sein kann, um die während der Ausgabe des Lesesignals auf den Datenbus 8 ausgegebenen Bilddaten zu lesen und zu schreiben.
-
Die vorstehend beschriebene Ausführungsform stellt lediglich eine typische Konfiguration für die vorliegende Erfindung dar, die auf verschiedene Weise durch den Fachmann verändert oder modifiziert werden kann, ohne dass deshalb der Erfindungsumfang verlassen wird.
-
ZITATE ENTHALTEN IN DER BESCHREIBUNG
-
Diese Liste der vom Anmelder aufgeführten Dokumente wurde automatisiert erzeugt und ist ausschließlich zur besseren Information des Lesers aufgenommen. Die Liste ist nicht Bestandteil der deutschen Patent- bzw. Gebrauchsmusteranmeldung. Das DPMA übernimmt keinerlei Haftung für etwaige Fehler oder Auslassungen.
-
Zitierte Patentliteratur
-
- JP 2010-218435 [0001]
- JP 2007-248965 A [0007]
