JP5752382B2 - 表示装置及び画像データの転送方法 - Google Patents
表示装置及び画像データの転送方法 Download PDFInfo
- Publication number
- JP5752382B2 JP5752382B2 JP2010218435A JP2010218435A JP5752382B2 JP 5752382 B2 JP5752382 B2 JP 5752382B2 JP 2010218435 A JP2010218435 A JP 2010218435A JP 2010218435 A JP2010218435 A JP 2010218435A JP 5752382 B2 JP5752382 B2 JP 5752382B2
- Authority
- JP
- Japan
- Prior art keywords
- image data
- memory
- cpu
- read signal
- outputs
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000000034 method Methods 0.000 title claims description 10
- 230000004044 response Effects 0.000 claims description 9
- 239000004973 liquid crystal related substance Substances 0.000 description 19
- 238000010586 diagram Methods 0.000 description 3
- 239000011159 matrix material Substances 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
Images
Classifications
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G5/00—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators
- G09G5/36—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators characterised by the display of a graphic pattern, e.g. using an all-points-addressable [APA] memory
- G09G5/39—Control of the bit-mapped memory
- G09G5/393—Arrangements for updating the contents of the bit-mapped memory
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
- G06F3/14—Digital output to display device ; Cooperation and interconnection of the display device with other functional units
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2380/00—Specific applications
- G09G2380/10—Automotive applications
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
- G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
- G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
- G09G3/3611—Control of matrices with row and column drivers
- G09G3/3622—Control of matrices with row and column drivers using a passive matrix
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Human Computer Interaction (AREA)
- General Engineering & Computer Science (AREA)
- Control Of Indicators Other Than Cathode Ray Tubes (AREA)
- Liquid Crystal Display Device Control (AREA)
- Controls And Circuits For Display Device (AREA)
- Liquid Crystal (AREA)
Description
本発明は、表示装置及び画像データの転送方法に関するものである。
上述した表示装置として、例えば、図３に示されたものが知られている（特許文献１）。同図に示すように、表示装置１は、表示装置１全体の制御を司る第１制御部としてのＣＰＵ４と、画像データが格納された第１メモリとしてのＲＯＭ５と、ドライバ３を制御して画像データを液晶表示器２に表示させる第２制御部としてのグラフィックコントローラ（以下ＧＤＣ）６と、液晶表示器２に表示させる画像データを一時的に格納する第２メモリとしてのＶＲＡＭ７と、これらＣＰＵ４、ＲＯＭ５及びＧＤＣ６を互いに接続するデータバス８と、を備えている。
上述した表示装置１においては、ＲＯＭ５に格納してある画像データを液晶表示器２に表示させるために、ＲＯＭ５に格納してある画像データを一時的にＶＲＡＭ７に転送して格納する必要がある。
従来、上述した転送方法としては、図４に示すような手順で行われている。図４（Ａ）〜（Ｅ）はそれぞれ、図３に示す表示装置１におけるリード信号、ＲＯＭ５の動作状態、ライト信号、ＧＤＣ６の動作状態、データバス８上の画像データのタイムチャートである。まず、ＣＰＵ４が、ＲＯＭ５に対してリード信号を出力する（図４（Ａ））。このリード信号の出力に応じてＲＯＭ５は、データバス８に画像データを出力する（図４（Ｂ）、（Ｅ））。ＣＰＵ４は、データバス８に出力された画像データを読み込んで、図示しない内部メモリに格納する。
読み込みが完了すると、ＣＰＵ４は、ＧＤＣ６に対してライト信号を出力すると共に（図４（Ｃ））、データバス８に画像データを出力する（図４（Ｅ））。上記ライト信号の出力に応じてＧＤＣ６は、データバス８に出力された画像データを読み込んで、ＶＲＡＭ７に書き込む（図４（Ｄ）、（Ｅ））。
しかしながら、上述した転送方法では、ＲＯＭ５に格納されている画像データをＣＰＵ４が読み込み、その後、ＣＰＵ４からＧＤＣ６を介してＶＲＡＭ７に画像データを書き込む必要があった。即ち、従来の転送方法では、読み込み・書き込みの２つテップの処理が必要となり、転送するのに時間がかかるという問題があった。
そこで、本発明は、処理能力を上げることなく画像データの転送に必要とする処理時間の短縮を図った表示装置及び画像データの転送方法を提供することを課題とする。
上述した課題を解決するための請求項１記載の発明は、画像データが格納される第１メモリと、前記第１メモリに格納された画像データが転送される第２メモリと、前記第１メモリに格納された画像データの読み込みを行うためのリード信号を出力するＣＰＵと、前記第２メモリに対して画像データの書き込みを行うと共に、表示器のドライバを制御して前記第２メモリに書き込まれた画像データを表示させるグラフィックコントローラと、前記第１メモリ、前記ＣＰＵ及び前記グラフィックコントローラ間を互いに接続するデータバスと、を備え、前記ＣＰＵが前記第１メモリに格納された画像データを読み込むために第１メモリに対してリード信号を出力すると、前記第１メモリが前記画像データを前記データバスに出力する表示装置において、前記ＣＰＵが、前記グラフィックコントローラにも前記リード信号を出力し、前記グラフィックコントローラが、前記リード信号の入力に応じて前記データバスに出力される画像データを前記ＣＰＵを経由せずに直接読み取って、当該読み取った画像データを前記第２メモリに書き込むことを特徴とする表示装置に存する。
請求項２記載の発明は、前記ＣＰＵが、前記第２メモリに対する前記画像データの転送を指示するバイパスライト信号を出力し、前記グラフィックコントローラが、前記バイパスライト信号が出力されているときのみ、前記リード信号が出力されると前記データバスに出力される画像データを読み取って前記第２メモリに書き込むことを特徴とする請求項１に記載の表示装置に存する。
請求項３記載の発明は、画像データが格納される第１メモリと、前記第１メモリに格納された画像データが転送される第２メモリと、前記第１メモリに格納された画像データの読み込みを行うためのリード信号を出力するＣＰＵと、前記第２メモリに対して画像データの書き込みを行うと共に、表示器のドライバを制御して前記第２メモリに書き込まれた画像データを表示させるグラフィックコントローラと、前記第１メモリ、前記ＣＰＵ及び前記グラフィックコントローラ間を互いに接続するデータバスと、を備え、前記ＣＰＵが前記第１メモリに格納された画像データを読み込むために第１メモリに対してリード信号を出力すると、前記第１メモリが前記画像データを前記データバスに出力する表示装置において、前記第１メモリに格納された画像データを前記第２メモリに転送する画像データの転送方法であって、前記ＣＰＵが、前記グラフィックコントローラ及び前記第１メモリに対してリード信号を出力する工程と、前記第１メモリが前記リード信号の入力に応じて前記画像データを前記データバスに出力すると共に前記グラフィックコントローラが前記リード信号の入力に応じて前記データバスに出力された画像データを前記ＣＰＵを経由せずに直接読み込んで前記第２メモリに書き込む工程と、を順次行うことを特徴とする画像データの転送方法に存する。
以上説明したように請求項１及び３記載の発明によれば、グラフィックコントローラが、リード信号の入力に応じてデータバスに出力される画像データをＣＰＵを経由せずに直接読み取って、当該読み取った画像データを第２メモリに書き込むので、ＣＰＵが読み込み・書き込みの２ステップ必要だった処理を、読み込みの１ステップのみで可能となるため、処理能力を上げることなく画像データの転送に必要とする処理時間の短縮を図ることができる。
請求項２記載の発明によれば、バイパスライト信号が出力されているときのみ画像データを転送することができる。
以下、本発明の表示装置を図面に基づいて説明する。図１は、本発明の表示装置の一実施形態を示すブロック図である。同図に示すように、表示装置１は、液晶表示器２と、この液晶表示器２を駆動するＸ、Ｙドライバ３１、３２と、表示装置１全体の制御を司る第１制御部としてのＣＰＵ４と、画像データが格納された第１メモリとしてのＲＯＭ５と、Ｘ、Ｙドライバ３１、３２を制御して画像データを液晶表示器２に表示させる第２制御部としてのＧＤＣ６と、液晶表示器２に表示させる画像データを一時的に格納する第２メモリとしてのＶＲＡＭ７と、これらＣＰＵ４、ＲＯＭ５及びＧＤＣ６を互いに接続するデータバス８と、を備えている。
上記液晶表示器２は、マトリクス状に配置されたＹ行Ｘ列の液晶素子と、このＹ行Ｘ列の液晶素子をそれぞれ挟む一対の透明電極と、このＹ行Ｘ列の液晶素子の背面に設けられた面光源（何れも図示せず）と、を有している。各液晶素子には、Ｒ（赤）、Ｇ（緑）、Ｂ（青）のカラーフィルタが順次設けられている。この液晶表示器２は、例えば車両のコントロールパネルに配置される。
上記液晶素子を挟む一対の透明電極の一方は、行毎に互いに接続されている。この行毎に互いに接続された透明電極であるＹ行電極ＥYがそれぞれ、Ｙドライバ３２に接続されている。一方、上記液晶素子を挟む一対の透明電極の他方は、列毎に互いに接続されている。この列毎に互いに接続された透明電極であるＸ行電極ＥXがそれぞれ、Ｘドライバ３１に接続されている。
上記ＣＰＵ４は、信号線によってＲＯＭ５に接続されていて、この信号線を介してＲＯＭ５にリード信号を出力する。上記ＲＯＭ５は、リード信号が出力されると、格納された画像データをデータバス８に対して出力する。このリード信号を伝送するためにＣＰＵ４とＲＯＭ５との間に接続された信号線は、分岐されていて、ＧＤＣ６にも接続されている。即ち、ＣＰＵ４から出力されるリード信号は、ＲＯＭ５及びＧＤＣ６の両者に出力される。また、ＣＰＵ４は、バイパスライト信号をＧＤＣ６に対して出力している。ＧＤＣ６は、バイパスライト信号が出力されている間にリード信号が出力されると、データバス８に出力されている画像データをＶＲＡＭ７へ書き込む。
また、上記ＧＤＣ６は、ＶＲＡＭ７に一時的に格納された画像データをＲＧＢ信号、階調データなどに変換し、そのＲＧＢ信号、階調データに応じてＸ、Ｙドライバ３１、３２を駆動する。具体的には、ＧＤＣ６は、垂直同期信号をＹドライバ３２に出力する。Ｙドライバ３２は、垂直同期信号に同期してＹ行電極ＥYの一つを順次選択して、選択されたＹ行電極ＥYに接続された液晶素子に対する電圧の印加が可能な状態にしておく。
ＧＤＣ６は、水平同期信号をＸドライバ２２に出力すると共に水平同期信号に同期してＲＧＢ信号、階調データをＸドライバ３１に出力する。Ｘドライバ３１は、水平同期信号に同期してＸ行電極ＥXの一つを順次選択して、選択されたＸ行電極ＥXに接続された液晶素子にＲＧＢ信号、階調データに応じた電圧を印加する。即ち、Ｙドライバ３２により選択された行とＸドライバ３１により選択された列との交点がＲＧＢ信号、階調データに応じた表示状態となる。そして、Ｘドライバ３１、Ｙドライバ３２によってＸ行Ｙ列の液晶素子全部に対して順次、ＲＧＢ信号、階調データに応じた電圧を印加することにより、画像データに対応する画像が液晶表示器２に表示される。
次に、上述した構成の表示装置１の動作を図２のタイムチャートを参照して説明する。図２（Ａ）〜（Ｅ）は、図１に示す表示装置１におけるバイパスライト信号、リード信号、ＲＯＭ５の動作状態、ＧＤＣ６の動作状態、データバス上に画像データのタイムチャートである。まず、ＣＰＵ４は、ＲＯＭ５に格納されている画像データをＶＲＡＭ７に転送するために、バイパスライト信号をＧＤＣ６に対して出力する（図２（Ａ））。
次に、ＣＰＵ４は、リード信号をＲＯＭ５及びＧＤＣ６の両者に対して出力する（図２（Ｂ））。ＲＯＭ５は、上記リード信号の入力に応じて動作を開始してデータバス８に対して画像データを出力する（図２（Ｃ）、（Ｅ））。ＧＤＣ６は、バイパスライト信号が出力されている間にリード信号が出力されると、データバス８に出力された画像データをＣＰＵ４を経由せずに直接読み取って、読み取った画像データをＶＲＡＭ７を書き込む（図２（Ｄ））。
上述した表示装置１によれば、図２に示すように、ＧＤＣ６が、リード信号の入力に応じてデータバス８に出力される画像データをＣＰＵ４を経由せずに直接読み取って、当該読み取った画像データをＶＲＡＭ７に書き込むので、ＣＰＵ４が読み込み・書き込みの２ステプ必要だった処理を、読み込みの１ステップのみで可能となるため、処理能力を上げることなく画像データの転送に必要とする処理時間の短縮を図ることができる。
また、上述した表示装置１によれば、ＧＤＣ６が、バイパスライト信号が出力されているときのみリード信号に応じてデータバス８に出力される画像データを読み取ってＶＲＡＭ７に書き込む。これにより、バイパスライト信号が出力されているときのみ画像データを転送することができる。
なお、上述した表示装置１によれば、ＧＤＣ６を第２制御部としていたが、本発明はこれに限ったものではない。例えば、ＣＰＵ４自体がＸドライバ３１、Ｙドライバ３２を駆動できるものであれば、例えば、ＶＲＡＭ７内に第２制御部を設けて、リード信号が出力されているときにデータバス８に出力されている画像データを読み取って書き込むようにしてもよい。
また、前述した実施形態は本発明の代表的な形態を示したに過ぎず、本発明は、実施形態に限定されるものではない。即ち、本発明の骨子を逸脱しない範囲で種々変形して実施することができる。
１ 表示装置
４ ＣＰＵ（第１制御部）
５ ＲＯＭ（第１メモリ）
６ ＧＤＣ（第２制御部）
７ ＶＲＡＭ（第２メモリ）
８ データバス
４ ＣＰＵ（第１制御部）
５ ＲＯＭ（第１メモリ）
６ ＧＤＣ（第２制御部）
７ ＶＲＡＭ（第２メモリ）
８ データバス
Claims (3)
- 画像データが格納される第１メモリと、前記第１メモリに格納された画像データが転送される第２メモリと、前記第１メモリに格納された画像データの読み込みを行うためのリード信号を出力するＣＰＵと、前記第２メモリに対して画像データの書き込みを行うと共に、表示器のドライバを制御して前記第２メモリに書き込まれた画像データを表示させるグラフィックコントローラと、前記第１メモリ、前記ＣＰＵ及び前記グラフィックコントローラ間を互いに接続するデータバスと、を備え、前記ＣＰＵが前記第１メモリに格納された画像データを読み込むために第１メモリに対してリード信号を出力すると、前記第１メモリが前記画像データを前記データバスに出力する表示装置において、
前記ＣＰＵが、前記グラフィックコントローラにも前記リード信号を出力し、
前記グラフィックコントローラが、前記リード信号の入力に応じて前記データバスに出力される画像データを前記ＣＰＵを経由せずに直接読み取って、当該読み取った画像データを前記第２メモリに書き込む
ことを特徴とする表示装置。 - 前記ＣＰＵが、前記第２メモリに対する前記画像データの転送を指示するバイパスライト信号を出力し、
前記グラフィックコントローラが、前記バイパスライト信号が出力されているときのみ、前記リード信号が出力されると前記データバスに出力される画像データを読み取って前記第２メモリに書き込む
ことを特徴とする請求項１に記載の表示装置。 - 画像データが格納される第１メモリと、前記第１メモリに格納された画像データが転送される第２メモリと、前記第１メモリに格納された画像データの読み込みを行うためのリード信号を出力するＣＰＵと、前記第２メモリに対して画像データの書き込みを行うと共に、表示器のドライバを制御して前記第２メモリに書き込まれた画像データを表示させるグラフィックコントローラと、前記第１メモリ、前記ＣＰＵ及び前記グラフィックコントローラ間を互いに接続するデータバスと、を備え、前記ＣＰＵが前記第１メモリに格納された画像データを読み込むために第１メモリに対してリード信号を出力すると、前記第１メモリが前記画像データを前記データバスに出力する表示装置において、前記第１メモリに格納された画像データを前記第２メモリに転送する画像データの転送方法であって、
前記ＣＰＵが、前記グラフィックコントローラ及び前記第１メモリに対してリード信号を出力する工程と、
前記第１メモリが前記リード信号の入力に応じて前記画像データを前記データバスに出力すると共に前記グラフィックコントローラが前記リード信号の入力に応じて前記データバスに出力された画像データを前記ＣＰＵを経由せずに直接読み込んで前記第２メモリに書き込む工程と、
を順次行うことを特徴とする画像データの転送方法。
Priority Applications (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2010218435A JP5752382B2 (ja) | 2010-09-29 | 2010-09-29 | 表示装置及び画像データの転送方法 |
| DE102011083618.7A DE102011083618B4 (de) | 2010-09-29 | 2011-09-28 | Anzeigevorrichtung und Verfahren zum Übertragen von Bilddaten |
| US13/248,118 US8970611B2 (en) | 2010-09-29 | 2011-09-29 | Display device and method for transferring image data |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2010218435A JP5752382B2 (ja) | 2010-09-29 | 2010-09-29 | 表示装置及び画像データの転送方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2012073457A JP2012073457A (ja) | 2012-04-12 |
| JP5752382B2 true JP5752382B2 (ja) | 2015-07-22 |
Family
ID=45804881
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2010218435A Active JP5752382B2 (ja) | 2010-09-29 | 2010-09-29 | 表示装置及び画像データの転送方法 |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US8970611B2 (ja) |
| JP (1) | JP5752382B2 (ja) |
| DE (1) | DE102011083618B4 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR102384346B1 (ko) | 2015-06-01 | 2022-04-07 | 삼성전자주식회사 | 저장 방식에 상관없이 데이터를 억세스하는 애플리케이션 프로세서 및 이를 포함하는 모바일 장치 |
Family Cites Families (17)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5779551A (en) * | 1980-11-06 | 1982-05-18 | Nec Corp | Information transfer device |
| JPH0746308B2 (ja) * | 1985-07-24 | 1995-05-17 | 株式会社日立製作所 | 表示制御装置およびマイクロコンピュータ・システム |
| US4777485A (en) * | 1985-09-13 | 1988-10-11 | Sun Microsystems, Inc. | Method and apparatus for DMA window display |
| JP2667817B2 (ja) * | 1986-10-06 | 1997-10-27 | 株式会社日立製作所 | グラフィック処理装置及びそれを用いた情報処理システム |
| US5430853A (en) * | 1987-02-26 | 1995-07-04 | Canon Kabushiki Kaisha | Update of control parameters of a direct memory access system without use of associated processor |
| US5369744A (en) * | 1989-10-16 | 1994-11-29 | Hitachi, Ltd. | Address-translatable graphic processor, data processor and drawing method with employment of the same |
| JP3579461B2 (ja) * | 1993-10-15 | 2004-10-20 | 株式会社ルネサステクノロジ | データ処理システム及びデータ処理装置 |
| US5546518A (en) * | 1995-01-06 | 1996-08-13 | Microsoft Corporation | System and method for composing a display frame of multiple layered graphic sprites |
| KR100271413B1 (ko) * | 1998-03-12 | 2000-11-15 | 최만형 | 비상구 유도등 케이스 |
| US6166724A (en) * | 1998-10-05 | 2000-12-26 | Ati International Srl | Method and apparatus for sequencing palette updates in a video graphics system |
| US7538772B1 (en) * | 2000-08-23 | 2009-05-26 | Nintendo Co., Ltd. | Graphics processing system with enhanced memory controller |
| JP2002140063A (ja) * | 2000-11-01 | 2002-05-17 | Mitsubishi Electric Corp | グラフィックス描画装置 |
| US6956579B1 (en) * | 2003-08-18 | 2005-10-18 | Nvidia Corporation | Private addressing in a multi-processor graphics processing system |
| JP2007248965A (ja) * | 2006-03-17 | 2007-09-27 | Yazaki Corp | グラフィック表示装置及びグラフィック表示方法 |
| US8095699B2 (en) * | 2006-09-29 | 2012-01-10 | Mediatek Inc. | Methods and apparatus for interfacing between a host processor and a coprocessor |
| JP5185642B2 (ja) * | 2008-01-31 | 2013-04-17 | 矢崎総業株式会社 | 車両用表示装置 |
| JP2010218435A (ja) | 2009-03-18 | 2010-09-30 | Autonetworks Technologies Ltd | プログラム生成装置、プログラム生成プログラム、プログラム生成方法、制御装置及びコンピュータプログラム |
-
2010
- 2010-09-29 JP JP2010218435A patent/JP5752382B2/ja active Active
-
2011
- 2011-09-28 DE DE102011083618.7A patent/DE102011083618B4/de active Active
- 2011-09-29 US US13/248,118 patent/US8970611B2/en active Active
Also Published As
| Publication number | Publication date |
|---|---|
| DE102011083618A1 (de) | 2012-03-29 |
| JP2012073457A (ja) | 2012-04-12 |
| DE102011083618B4 (de) | 2017-12-21 |
| US8970611B2 (en) | 2015-03-03 |
| US20120075318A1 (en) | 2012-03-29 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100782394B1 (ko) | 동화상 표시에 적절한 액정 표시 장치 | |
| JP4419369B2 (ja) | 液晶表示装置及びその駆動方法 | |
| JP4692996B2 (ja) | 表示装置 | |
| JP2011248357A (ja) | 画像処理方法、ディスプレイコントローラー、およびコンピューター読み取り可能な媒体 | |
| WO2012053466A1 (ja) | 表示装置およびその駆動方法 | |
| JP2008181133A (ja) | 表示装置及びその駆動方法 | |
| KR101308295B1 (ko) | 표시장치 및 그 구동방법 | |
| CN103971647A (zh) | 显示驱动装置 | |
| US8842104B2 (en) | Bistable display and method of driving panel thereof | |
| KR102133225B1 (ko) | 픽셀 데이터 모니터링 장치 및 방법과 이를 채용한 표시 시스템 | |
| JP2010019914A (ja) | 表示装置及び表示駆動方法 | |
| JP5752382B2 (ja) | 表示装置及び画像データの転送方法 | |
| JP2009288666A (ja) | 表示装置 | |
| TW201415149A (zh) | 顯示裝置及顯示方法 | |
| JP2000122030A (ja) | マトリクス型液晶表示パネル駆動方法およびこの方法を実施する装置 | |
| JP5370264B2 (ja) | 表示装置 | |
| JP4998145B2 (ja) | 画像処理装置、画像処理方法、画像処理プログラム、及び画像処理プログラムを記録した記録媒体、並びに画像表示装置 | |
| JP2007164180A (ja) | 液晶表示装置及びその駆動方法 | |
| KR101349778B1 (ko) | 반전영상을 표시하는 액정표시장치 | |
| JP7485821B1 (ja) | 映像処理装置および映像処理方法 | |
| JP2013195963A (ja) | 画像処理装置、集積回路装置及び画像表示システム | |
| JP2005351963A (ja) | 表示装置 | |
| CN113314085B (zh) | 显示面板的显示方法及显示装置 | |
| JP2005292824A5 (ja) | ||
| TWI345190B (en) | Burning system and method for display |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20130805 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20140219 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20140304 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20140327 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20140424 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20140715 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20150520 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 5752382 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |