DE102011001171B4

DE102011001171B4 - Leistungswandler

Info

Publication number: DE102011001171B4
Application number: DE102011001171.4A
Authority: DE
Inventors: Takashi Suzuki
Original assignee: Denso Corp
Current assignee: Denso Corp
Priority date: 2010-03-10
Filing date: 2011-03-09
Publication date: 2021-07-08
Anticipated expiration: 2031-03-10
Also published as: US8339089B2; JP4941686B2; DE102011001171A1; CN102195511A; CN102195511B; US20110221375A1; JP2011188674A

Abstract

Leistungswandler für eine mehrphasige drehende elektrische Maschine (10), die zwei Sätze von Wicklungen (18, 19) umfasst, wobei jeder Satz aus Wicklungen (11-13, 14-16), die jeweils einer Phase der elektrischen Maschine entsprechen, gebildet wird, wobei der Leistungswandler aufweist:zwei Inverterschaltungen (20, 30), von denen jede Schaltelemente (21-26, 31-36) aufweist, die jeweils einer Phase der Sätze von Wicklungen (11-13, 14-16) entsprechen;einen Kondensator (50), der mit den Inverterschaltungen (20, 30) geschaltet ist; undeine Steuerschaltung (60), die basierend auf Spannungsbefehlssignalen, die mit den an den Sätzen von Wicklungen (18, 19) anliegenden Spannungen in Beziehung stehen, und einem PWM-Referenzsignal ein Ein-/Ausschalten der Schaltelemente (21-26, 31-36) steuert,wobei die Steuerschaltung (60) umfasst:ein Amplitudenberechnungsglied (651) zum Berechnen von Amplituden der Spannungsbefehlssignale; undein Verschiebungsbetragsberechnungsglied (652) zum Berechnen eines ersten Verschiebungsbetrags und eines zweiten Verschiebungsbetrags, wobei der erste Verschiebungsbetrag einen Verschiebungsbetrag eines Mittenwerts eines Spannungsbefehlssignals, das sich auf die an einem der Sätze von Wicklungen (18, 19) anliegende Spannung bezieht, gegenüber einem Ausgangsmittenwert eines möglichen Abtastbereichs anzeigt, um zu ermöglichen, dass der Mittenwert des Spannungsbefehlssignals gegenüber dem Ausgangsmittenwert aus nach unten verschoben wird, und der zweite Verschiebungsbetrag einen Verschiebungsbetrag eines Mittenwerts eines Spannungsbefehlssignals, das sich auf eine an dem Anderen der Sätze von Wicklungen (18, 19) anliegende Spannung bezieht, gegenüber dem Ausgangsmittenwert anzeigt, um zu ermöglichen, dass der Mittenwert des Spannungsbefehlssignals gegenüber dem Ausgangsmittenwert aus nach oben verschoben wird, undwobei der erste Verschiebungsbetrag und der zweite Verschiebungsbetrag in Abhängigkeit der Amplituden, die durch das Amplitudenberechnungsglied (651) berechneten werden, variiert werden.

Description

GEBIET DER ERFINDUNG
Die vorliegende Erfindung betrifft einen Leistungswandler für mehrphasige drehende elektrische Maschinen.
HINTERGRUND DER ERFINDUNG
In der verwandten Technik sind technische Umsetzungen bekannt, um einen Strom zum Antreiben einer mehrphasigen drehenden elektrischen Maschine, z. T. durch Pulsweitenmodulation (PWM), zu steuern. Wenn die mehrphasige drehende elektrische Maschine beispielsweise ein dreiphasiger Motor ist, wird ein PWM-Referenzsignal einer dreieckförmigen Welle oder dergleichen mit einem Spannungsreferenzsignal verglichen, das mit Spannungen, die an dessen jeweiligen Dreiphasenwicklungen anliegen, in Beziehung steht, und ein Strom, der durch den dreiphasigen Motor fließt, wird durch Ein- und Ausschalten von Schaltelementen eines Inverters gesteuert.
Wenn der Inverter mit einem Kondensator geschaltet ist, wird der Kondensator geladen, indem ein Strom von einer Leistungszufuhrquelle in den Kondensator fließt, wenn kein Strom in den Inverter fließt. Wenn andererseits ein Strom in den Inverter fließt, wird der Kondensator entladen, indem ein Strom von dem Kondensator in den Inverter fließt. Bei einer PWM-Steuerung wechselt der Kondensator während einem Zyklus der PWM zwischen Laden und Entladen, wobei der Kondensatorstrom gepulst ist. Ein Pulsieren eines Stroms, der durch den Kondensator fließt, wird als Brummstrom (oberwellenbehafteter Strom) bezeichnet. Wenn der Kondensatorstrom gepulst ist, wird ein Rauschen erzeugt oder der Kondensator erzeugt Wärme. Zudem kann eine Schwankung einer Spannung, die an dem Inverter angelegt ist, zu einer schlechten Beherrschbarkeit des Inverterstroms führen.
Um die oben genannten Probleme zu vermeiden, offenbart die JP 2001-197779A eine Technik, bei der Schaltzeiten von Schaltelementen zwischen zwei Sätzen von Brückenschaltungen basierend auf einem vorab gespeicherten Datenkennfeld mit einer Phasendifferenz belegt werden, sodass sich eine Wellenform eines summierten Kondensatorstroms an eine glatte Wellenform annähert, um den Brummstrom zu verringern. Zudem offenbart die JP 2007-306705A eine Technik, bei der, wenn zwei Achsen in einem PWM-Verstärker geschaltet sind, ein Spannungsbefehl für eine Achse auf Vcc/4 (Vcc ist eine Leistungsquellenspannung) voreingestellt ist während ein Spannungsbefehl für die Andere auf -V_cc/4 voreingestellt ist, um den Brummstrom zu verringern.
Allerdings erfordert die in der JP 2001-197779A offenbarte Technik eine Verzögerungsschaltung, da die Schaltzeiten basierend auf einem Modulationsverhältnis und einem Leistungsfaktor mit der Phasendifferenz belegt werden. Zudem erfordert diese Technik eine Erfassung eines Stroms in einer Vielzahl von Leitungen in kurzen Intervallen, was zu einer hohen Betriebsbelastung der Steuerschaltung führen kann.
Wenn bei der Technik, die in der JP 2007-306705A offenbart ist, z. B. zwei Invertersysteme vorliegen, ist ein Spannungsbefehl für eines der beiden Invertersysteme auf einen um 1/4 höheren Anteil der Leistungsquellenspannung voreingestellt. Wenn die Befehlsspannung nach oben (höher) voreingestellt wird, ist eine Zeitdauer, in der sich ein Schaltelement auf einem hohen Potential in dem eingeschalteten Zustand befindet, länger als eine Zeitdauer, in der sich ein Schaltelement auf einem niedrigen Potential in dem eingeschalteten Zustand befindet. Andererseits ist der Spannungsbefehl für das andere Invertersystem auf einen um 1/4 niedrigeren Anteil der Leistungsquellenspannung voreingestellt. Wenn die Befehlsspannung nach unten (niedriger) voreingestellt ist, ist eine Zeitdauer, in der sich ein Schaltelement auf einem niedrigen Potential in dem eingeschalteten Zustand befindet, länger als eine Zeitdauer, in der sich ein Schaltelement auf einem hohen Potential in dem eingeschalteten Zustand befindet. Wenn sich ein integrierter Wert eines Stroms, der durch die Schaltelemente auf einem Ruhepotential fließt, von einem integrierten Wert eines Stroms, der durch die Schaltelemente auf dem niedrigen Potential fließt, signifikant unterscheidet, kann dies zu einer Differenz des Wärmeverlusts zwischen den Schaltelementen auf dem hohen Potential und den Schaltelementen auf dem niedrigen Potential führen. Eine solche Differenz im Wärmeverlust zwischen den Schaltelementen auf dem hohen Potential und den Schaltelementen auf dem niedrigen Potential erfordert grenzwertige thermische Ausgestaltung oder die Ausgestaltung einer asymmetrischen Wärmeabstrahlung. Zudem kann diese Differenz im Wärmeverlust zusätzliche Elemente in den Schaltelementen auf dem hohen Potential und den Schaltelementen auf dem niedrigen Potential erfordern, die zu erhöhten Kosten führen.
Die JP 2009 - 17 671 A offenbart einen Leistungswandler. Der Leistungswandler ist mit einer Stromerfassungsvorrichtung, welche einen Strom von jedem der Shunt-Widerstände, die jeweils in Reihe zu jedem Schaltelement eines Unterarms verbunden sind, erfasst, einem Motorsteuerteil, welches auf der Grundlage des erfassten Stroms dreiphasige Wechselspannungsbefehlswellensignale erzeugt, einem Spannungsbefehlskorrekturteil, welches die Wechselspannungsbefehlswellensignale gleichermaßen in eine positive Richtung verschiebt, um korrigierte Spannungsbefehlswellensignale auszugeben und einem PWM-Teil, welches eine Schaltsteuerung der Schaltelemente auf der Basis der korrigierten Spannungsbefehlswellensignale ausführt, vorgesehen. Die Wechselspannungsbefehlswellensignale werden gleichmäßig in eine positive Richtung verschoben, um das Leitungsintervall der Schaltelemente (der Shunt-Widerstände) zu verringern. Folglich ist es möglich, den Leistungsverlust der Shunt-Widerstände zu verringern.
In der DE 10 2009 031 883 A1 steuert eine Gleichrichtersteuerschaltung Transistoren basierend auf einem Vergleich einer Spannungssteuerbefehlswelle mit einer Trägerwelle, wenn eine Größe eines Spannungsvektors gleich oder kleiner als ein Spitzenwert der Trägerwelle ist. Die Spannungssteuerbefehlswelle ist eine Welle, die von einem Referenzpotenzial der Trägerwelle zu einer Maximalwertseite verschoben ist, so dass ein Maximalwert der Spannungssteuerbefehlswelle gleich einem Spitzenwert der Trägerwelle ist. Die Gleichrichtersteuerschaltung macht eine Einschaltperiode des Transistors unter Verwendung der Steuerbefehlsspannung auf einer positiven Busseite länger als die des Transistors auf einer negativen Busseite. Die Menge der in einem Kondensator geladenen Elektrizität wird im Vergleich zu einem Fall, in dem die Spannungssteuerbefehlswelle verwendet wird, verringert. Auf diese Weise wird der Wärmeverlust einer Statorspule und einer Diode auf der positiven Busseite verringert.
In der US 6 842 354 B1 enthält ein Leistungswandler einen DC / AC-Wechselrichter, der mit einem neutralen Knoten verbunden ist, der zwischen dem ersten und dem zweiten Kondensator gebildet ist, die über zwei DC-Versorgungsleitungen verbunden sind. Der Wechselrichter wird betrieben, um die Gleichstromversorgungsleitungen und den neutralen Knoten selektiv mit einem Ausgangsanschluss zu koppeln, wodurch eine Wechselspannungswellenform erzeugt wird, die durch eine Folge von Ausgangsimpulsen mit positiven, Null- und negativen Spannungspegeln gebildet wird. Um ein Spannungsungleichgewicht zwischen den Kondensatoren auszugleichen, wird ein Ungleichgewichtskompensationskoeffizient aus der Spannungsdifferenz zwischen dem ersten und dem zweiten Kondensator und aus der Stromrichtung zwischen dem neutralen Knoten und dem Wechselrichter abgeleitet. Der Ungleichgewichtskompensationskoeffizient wird verwendet, um die Breite der Ausgangsimpulse so einzustellen, dass die Kondensatoren geladen und entladen werden, um das Ungleichgewicht zu korrigieren.
Die JP 2004 - 120 853 A offenbart eine Leistungsausgabevorrichtung. Eine Gleichstromquelle ist zwischen den neutralen Knoten der dreiphasigen Spulen von zwei Y-Verbindungen ohne Abweichung des Wicklungswinkels angeschlossen, die getrennt mit dreiphasigem Wechselstrom von zwei Wechselrichterschaltungen und versorgt werden, die sich einen positiven Elektrodenbus und einen negativen Elektrodenbus teilen, wobei auch ein Kondensator zwischen dem positiven Elektrodenbus und dem negativen Elektrodenbus angeschlossen ist. Die Versorgung des dreiphasigen Wechselstroms erfolgt durch die PWM-Steuerung mittels Vergleich zwischen modulierten Wellen, wobei den dreiphasigen modulierten Wellen mit gleicher Amplitude und Frequenz, die sich gegenseitig in der gleichen Phase befinden, jeweils tertiäre Oberwellen und Dreieckswellen überlagert werden. Folglich ist es möglich, die Obergrenze des Ausgangsdrehmoments eines Motors zu erhöhen, indem der Amplituden-Maximalwert der modulierten Wellen reduziert wird, ohne dass die Potentialdifferenz zwischen den neutralen Knoten, d.h. die Spannung des Kondensators, schwankt.
ZUSAMMENFASSUNG DER ERFINDUNG
Es ist eine Aufgabe der Erfindung einen Leistungswandler vorzusehen, der dazu fähig ist, einen Brummstrom eines Kondensators zu verringern während eine Differenz des Wärmeverlusts zwischen Schaltelementen unterdrückt wird.
Ein Leistungswandler für eine mehrphasige drehende elektrische Maschine umfasst zwei Sätze von Wicklungen. Jeder Satz wird aus Wicklungen gebildet, die jeweils einer Phase der elektrischen Maschine entsprechen. Der Leistungswandler umfasst zwei Inverterschaltungen, einen Kondensator und eine Steuerschaltung. Jede der zwei Inverterschaltungen weist Schaltelemente auf, die jeweils einer Phase der Sätze von Wicklungen entsprechen. Der Kondensator ist mit der Inverterschaltung geschaltet. Die Steuerschaltung steuert basierend auf Spannungsbefehlssignalen, die mit den an den Sätzen von Wicklungen anliegenden Spannungen in Beziehung stehen, und einem PWM-Referenzsignal ein Ein-/Ausschalten der Schaltelemente. Die Steuerschaltung umfasst weiterhin ein Amplitudenberechnungsglied und ein Verschiebungsbetragsberechnungsglied. Das Amplitudenberechnungsglied berechnet Amplituden von Spannungsbefehlssignalen. Das Verschiebungsbetragberechnungsglied berechnet einen ersten Verschiebungsbetrag und einen zweiten Verschiebungsbetrag. Der erste Verschiebungsbetrag zeigt einen Verschiebungsbetrag eines Mittenwerts eines Spannungsbefehlssignals, das sich auf die an einem der Sätze von Wicklungen angeliegende Spannung bezieht, gegenüber einem Ausgangsmittenwert eines möglichen Abtastbereichs an, um zu ermöglichen, dass der Mittenwert des Spannungsbefehlssignals von dem Ausgangsmittenwert aus nach unten verschoben wird. Der zweite Verschiebungsbetrag zeigt einen Verschiebungsbetrag eines Mittenwerts eines Spannungsbefehlssignal, das sich auf eine an dem Anderen der Sätze von Wicklungen anliegende Spannung bezieht, gegenüber dem Ausgangsmittenwert an, um zu ermöglichen, dass der Mittenwert des Spannungsbefehlssignals von dem Ausgangsmittenwert aus nach oben verschoben wird. Der erste Verschiebungsbetrag und der zweite Verschiebungsbetrag werden in Abhängigkeit der Amplituden, die durch das Amplitudenberechnungsglied berechnet werden, variiert.
Figurenliste
Die obenstehende und andere Aufgaben, Merkmale und Vorteile der vorliegenden Erfindung werden durch die nachfolgende ausführliche Beschreibung mit Bezug auf die begleitende Zeichnung besser verständlich. Die Zeichnung:

1 ist ein schematisches Schaltdiagramm, das einen Leistungswandler gemäß einer ersten Ausführungsform der vorliegenden Erfindung zeigt;
2 ist ein Blockdiagramm, das eine Steuerschaltung gemäß der ersten Ausführungsform der vorliegenden Erfindung zeigt;
3 ist ein Schaltdiagramm, das einen Abtastrechner gemäß der ersten Ausführungsform der vorliegenden Erfindung zeigt;
4A und 4B sind Zeitabläufe, die eine PWM Steuerung zeigen;
5 ist eine Tabelle, die ein Spannungsvektormuster zeigt, das gemäß der PWM Steuerung erzeugt ist;
6 ist ein Zeitablauf, der einen Kondensatorstrom im Fall einer PWM Steuerung zeigt;
7A und 7B sind Schaltungsdiagramme, die jeweils einen Kondensatorladestrom und einen Kondensatorentladestrom zeigen;
8A und 8B sind Zeitabläufe, die einen Kondensatorstrom in einem Fall zeigen, bei dem ein Abtastbefehlssignal verschoben ist;
9A und 9B sind Zeitabläufe, die Ein-/Ausschaltdauern von Schaltelementen in einem Fall zeigen, bei dem ein Abtastbefehlssignal verschoben ist;
10A bis 10C sind Zeitabläufe, die einen Verschiebungsvorgang eines Abtastbefehlssignals gemäß der ersten Ausführungsform der vorliegenden Erfindung zeigen;
11A bis 11D sind Zeitabläufe, die einen durch eine U1 Spule fließenden Strom in dem Verschiebungsvorgang des Abtastbefehlssignals gemäß der ersten Ausführungsform der vorliegenden Erfindung zeigen;
12A bis 12D sind Zeitabläufe, die einen durch eine U2 Spule fließenden Strom in dem Verschiebungsvorgang des Abtastbefehlssignals gemäß der ersten Ausführungsform der vorliegenden Erfindung zeigen;
13 ist ein Schaltdiagramm, das eine neutrale Punktspannungssteuerung gemäß einer zweiten Ausführungsform der vorliegenden Erfindung zeigt;
14A und 14B sind Zeitabläufe, die einen Modulationsvorgang gemäß der zweiten Ausführungsform der vorliegenden Erfindung zeigen;
15A bis 15C sind Zeitabläufe, die einen Verschiebungsvorgang des Abtastbefehlssignals gemäß der zweiten Ausführungsform der vorliegenden Erfindung zeigen;
16A und 16B sind Zeitabläufe, die einen Modulationsvorgang gemäß einer dritten Ausführungsform der vorliegenden Erfindung zeigen;
17A bis 17C sind Zeitabläufe die einen Verschiebungsvorgang des Abtastbefehlssignals gemäß der dritten Ausführungsform der vorliegenden Erfindung zeigen;
18A und 18B sind Zeitabläufe, die einen Modulationsvorgang gemäß einer vierten Ausführungsform der vorliegenden Erfindung zeigen;
19A bis 19C sind Zeitabläufe die einen Verschiebungsvorgang des Abtastbefehlssignals gemäß der vierten Ausführungsform der vorliegenden Erfindung zeigen;
20A und 20B sind Zeitabläufe, die einen Modulationsvorgang gemäß einer fünften Ausführungsform der vorliegenden Erfindung zeigen;
21A bis 21C sind Zeitabläufe die einen Verschiebungsvorgang des Abtastbefehlssignals gemäß der fünften Ausführungsform der vorliegenden Erfindung zeigen;
22A bis 22C sind Zeitabläufe die einen Verschiebungsvorgang des Abtastbefehlssignals gemäß der sechsten Ausführungsform der vorliegenden Erfindung zeigen;
23 ist ein Zeitablauf, der eine Änderung einer Verschiebungsrichtung eines Abtastbefehlssignals gemäß einer Modifikation der vorliegenden Erfindung zeigt;
24A bis 24F sind Schaltdiagramme, die Modifikationen von einer eingestellten Position eines Stromdetektors gemäß einer Ausführungsform der vorliegenden Erfindung zeigen;
25A und 25B sind Schaltdiagramme, die einen Fall zeigen, bei dem eine Vielzahl von drehenden elektrischen Maschinen gemäß der Modifikation der vorliegenden Erfindung vorhanden ist;
26A bis 26D sind Zeitabläufe, die einen U-Phasenstrom in einem ersten Referenzbeispiel zeigen;
27A bis 27D sind Zeitabläufe, die einen U-Phasenstrom eines ersten Systems in einem zweiten Referenzbeispiel zeigen; und
28A bis 28D sind Zeitabläufe, die einen U-Phasenstrom eines zweiten Systems in dem zweiten Referenzbeispiel zeigen.

AUSFÜHRLICHE BESCHREIBUNG DER BEVORZUGTEN AUSFÜHRUNGSFORM
Nachstehend wird ein Leistungswandler gemäß der bevorzugten Ausführungsformen mit Bezug auf die begleitende Zeichnung beschrieben. Bei den nachfolgenden Ausführungsformen sind gleiche oder ähnliche Elemente in der Zeichnung durchwegs mit gleichen Bezugszeichen versehen.
(Erste Ausführungsform)
Wie in 1 gezeigt ist, ist ein Leistungswandler 1 vorgesehen, um einen Motor 10, der eine mehrphasige drehende elektrische Maschine ist, anzutreiben und zu steuern. Der Leistungswandler 1 wird z. B. bei einem elektrischen Servolenkungssystem (EPS) angewendet, um zusammen mit dem Motor 10 Lenkungsvorgänge eines Fahrzeugs zu unterstützen.
Der Motor 10 ist ein dreiphasiger bürstenloser Motor und er weist einen Rotor und einen Stator (beide nicht dargestellt) auf. Der Rotor, der ein scheibenförmiges Element ist, weist eine Oberfläche auf, an der Permanentmagnete befestigt sind, und er weist magnetische Pole auf. Der Stator nimmt den Rotor auf und lagert diesen drehbar. Der Stator weist Vorsprünge auf, die nach innen gerichtet in einer radialen Richtung in vorbestimmten Winkelintervallen hervorstehen, wobei um die Vorsprünge eine U1-Spule 11, eine V1-Spule 12, eine W1-Spule 13, eine U2-Spule 14, eine V2-Spule 15 und eine W2-Spule 16 gewickelt sind. Die U1-Spule 11, die V1-Spule 12 und die W1-Spule 13 bilden einen ersten Satz von Wicklungen 18. Die U2-Spule 14, die V2-Spule 15 und die W2-Spule 16 bilden einen zweiten Satz von Wicklungen 19. Der erste Satz von Wicklungen 18 und der zweite Satz von Wicklungen 19 stellen somit zwei Sätze von Wicklungen bereit. An dem Motor 10 ist ein Positionssensor 69 vorgesehen, der eine Drehposition des Rotors erfasst.
Der Leistungswandler 1 umfasst eine erste Inverterschaltung 20, eine zweite Inverterschaltung 30, eine Stromerfassungsschaltung 40, einen Kondensator 50, eine Steuerschaltung 60, eine Batterie 70 usw. Bei der ersten Ausführungsform stellen die erste Inverterschaltung 20 und die zweite Inverterschaltung 30 zwei Inverter bereit.
Die erste Inverterschaltung 20 ist ein dreiphasiger Inverter und er umfasst sechs überbrückte Schaltelemente 21 bis 26 zum Schalten einer elektrischen Verschaltung der U1-Spule 11, der V1-Spule 12 und der W1-Spule 13 in dem ersten Satz von Wicklungen 18. Die Schaltelemente 21 bis 26 sind Feldeffekttransistoren, insbesondere Metalloxid-Halbleiter-Feldeffekttransistoren (MOSFETs). Die Schaltelemente 21 bis 26 werden vereinfacht als FETs 21 bis 26 bezeichnet.
Die jeweiligen Drain-Elektroden der drei FETs 21 bis 23 sind mit einem positiven Pol der Batterie 70 geschaltet. Source-Elektroden der FETs 21 bis 23 sind jeweils mit den Drain-Elektroden der FETs 24 bis 26 geschaltet. Source-Elektroden der FETs 24 bis 26 sind mit einem negativen Pol der Batterie 70 geschaltet.
Ein Knotenpunkt zwischen dem Paar des FET 21 und FET 24 ist mit einem Ende der U1-Spule 11 geschaltet. Ein Knotenpunkt zwischen dem Paar des FET 22 und FET 25 ist mit einem Ende der V1-Spule 12 geschaltet. Ein Knotenpunkt zwischen dem Paar des FET 23 und FET 26 ist mit einem Ende der W1-Spule 13 geschaltet.
Ebenso wie die erste Inverterschaltung 20 ist die zweite Inverterschaltung 30 ein Dreiphaseninverter und er umfasst sechs überbrückte Schaltelemente 31 bis 36 zum Schalten einer elektrischen Verschaltung der U2-Spule 14, der V2-Spule 15 und der W2-Spule 16 in dem zweiten Satz von Wicklungen 19. Ebenso wie die Schaltelemente 21 bis 26 sind die Schaltelemente 31 bis 36 FETs. Die Schaltelemente 31 bis 36 werden vereinfacht als FETs 31 bis 36 bezeichnet.
Die jeweiligen Drain-Elektroden der drei FETs 31 bis 33 sind mit dem positiven Pol der Batterie 70 geschaltet. Die Source-Elektroden der FETs 31 bis 33 sind jeweils mit den Drain-Elektroden der FETs 34 bis 36 geschaltet. Die Source-Elektroden der FETs 34 bis 36 sind mit dem negativen Pol der Batterie 70 geschaltet.
Ein Knotenpunkt zwischen dem Paar des FET 31 und FET 34 ist mit einem Ende der U2-Spule 14 geschaltet. Ein Knotenpunkt zwischen dem Paar des FET 32 und FET 35 ist mit einem Ende der V2-Spule 15 geschaltet. Ein Knotenpunkt zwischen dem Paar des FET 33 und FET 36 ist mit einem Ende der W2-Spule 16 geschaltet.
Die FETs 21 bis 23 und die FETs 31 bis 33, die Schaltelemente an einer Seite mit einem höheren Potential sind, werden als high-side FETs bezeichnet. Die FETs 24 bis 26 und die FETs 34 bis 36, die Schaltelemente an einer Seite mit einem niedrigen Potential sind, werden als low-side FETs bezeichnet. Notwendiger Weise werden eine Phase und eine Inverterschaltung entsprechend einem Zustand, der U1 high-side FET 21 genannt wird, zusammen beschrieben.
Die Stromerfassungsschaltung 40 umfasst einen U1-Stromdetektor 41, einen V1-Stromdetektor 42, einen W1-Stromdetektor 43, einen U2-Stromdetektor 44, einen V2-Stromdetektor 45 und einen W2-Stromdetektor 46. Der U1-Stromdetektor 41 ist zwischen dem Knotenpunkt zwischen dem FET 21 und FET 24 und der U1-Spule 11 eingesetzt und erfasst einen Strom, der durch die U1-Spule 11 fließt. Der V1-Stromdetektor 42 ist zwischen dem Knotenpunkt des FET 22 und FET 25 und der V1-Spule 12 eingesetzt und erfasst einen Strom, der durch die V1-Spule 12 fließt. Der W1-Stromdetektor 43 ist zwischen dem Knotenpunkt zwischen dem FET 23 und FET 26 und der W1-Spule 13 eingesetzt und erfasst einen Strom, der durch die W1-Spule 13 fließt. Der U2-Stromdetektor 44 ist zwischen dem Knotenpunkt zwischen dem FET 31 und FET 34 und der U2-Spule 14 eingesetzt und erfasst einen Strom, der durch die U2-Spule 14 fließt. Der V2-Stromdetektor 45 ist zwischen dem Knotenpunkt zwischen dem FET 32 und FET 35 und der V2-Spule 15 eingesetzt und erfasst einen Strom, der durch die V2-Spule 15 fließt. Der W2-Stromdetektor 46 ist zwischen dem Knotenpunkt zwischen dem FET 33 und FET 36 und der W2-Spule 16 eingesetzt und erfasst einen Strom, der durch die W2-Spule 16 fließt.
Jeder der Stromdetektoren 41 bis 46 soll einen Magnetfluss unter Verwendung eines Hallelements erfassen. Ein erfasster Wert eines Stroms, der durch jeden den Stromdetektoren 41 bis 46 erfasst wird, wird analog-zu-digital umgewandelt (AD-Wert) und in einem Register abgespeichert, das die Steuerschaltung 60 bildet. Die AD-Werte werden durch das Register simultan von den Stromdetektoren 41 bis 46 erhalten. Zur selben Zeit wird eine Drehposition θ des Motors 10 erlangt, die durch den Positionssensor 69 erfasst wird. In 1 sind Steuerleitungen von der Stromerfassungsschaltung 40 und dem Positionssensor 69 zu der Steuerschaltung 60 zur Vereinfachung und Klarstellung ausgelassen.
Der Kondensator 50 ist mit der Batterie 70, der ersten Inverterschaltung 20 und der zweiten Inverterschaltung 30 parallel geschaltet und speichert elektrische Ladungen zur Unterstützung einer Zufuhr von elektrischer Leistung an die FETs 21 bis 26 und 31 bis 36 oder er unterdrückt Rauschkomponenten wie zum Beispiel einen Spitzenstrom und dergleichen.
Die Steuerschaltung 60 ist dazu ausgestaltet, den Leistungswandler 1 zu steuern und sie umfasst einen Mikrocomputer 67, ein Register (nicht dargestellt), eine Treiberschaltung 68 usw. In den 2 und 3 werden Details der Steuerschaltung 60 gezeigt. Wie in 2 gezeigt ist, umfasst die Steuerschaltung 60 einen Drei-Phasen-zu-zwei-Phasen-Wandler (3/2-Wandler) 62, eine Steuerung 63, einen Zwei-Phasen-zu-drei-Phasen-Wandler (2/3-Wandler) 64, einen Abtastrechner 65, einen Dreieckwellenkomparator 66 usw.
Ein Steuerungsablauf der Steuerschaltung 60 wird mit Bezug auf die 2 und 3 kurz beschrieben. In der folgenden Beschreibung wird eine Bezeichnung der Phasenabtastvorgänge eines ersten Abtastbefehlssignals D11 und eines zweiten Abtastbefehlssignals D12, die später beschrieben werden, als Du, Dv und Dw vorausgesetzt.
Der Drei-Phasen-zu-zwei-Phasen-Wandler 62 liest AD-Werte, die durch die Stromdetektoren 41 bis 43 erfasst und in den Registern gespeichert sind und berechnet basierend auf den gelesenen AD-Werten einen Stromwert Iu der U1-Spule 11, einen Stromwert Iv der V1-Spule 12 und einen Stromwert Iw der W1-Spule 13. Zudem berechnet der Drei-Phasen-zu-zwei-Phasen-Wandler 62 basierend auf den berechneten Drei-Phasen-Stromwerten Iu, Iv und Iw und der Drehposition θ des Motors 10, die durch den Positionssensor 69 erfasst wird, einen d-Achsen-Stromerfassungswert Id und einen q-Achsen-Stromerfassungswert Iq.
Die Steuerung 63 führt einen Stromrückkopplungssteuerbetrieb durch, um einen d-Achsen-Befehlsspannungswert Vd* und einen q-Achsen-Befehlsspannungswert Vq* aus einem d-Achsen-Befehlsstromwert Id* und einem q-Achsen-Befehlsstromwert Iq* und dem d-Achsen-Stromerfassungswert Id und dem q-Achsen-Stromerfassungswert Iq zu berechnen. Genauer berechnet die Steuerung 63 eine Stromabweichung ΔId zwischen dem d-Achsen-Befehlsstromwert Id* und dem d-Achsen-Stromerfassungswert Id und eine Stromabweichung ΔIq zwischen dem q-Achsen-Befehlsstromwert Iq* und dem q-Achsenstromerfassungswert Iq und berechnet die Befehlsspannungen Vd* und Vq*, sodass sich die Stromabweichung ΔId und ΔIq gegen null annähern, um den Befehlsstromwerten Id* und Iq* zu folgen.
Der Zwei-Phasen-zu-drei-Phasen-Wandler 64 berechnet basierend auf den Befehlspannungen Vd* und Vq*, die durch die Steuerung 63 berechnet werden, und der Drehposition θ des Motors 10 dreiphasige Befehlsspannungswert Vu*, Vv* und Vw*.
Bei dem Abtastrechner 65, der in 3 gezeigt ist, berechnet ein Amplitudenrechner 651 eine Amplitude einer Befehlsspannung und ein Verschiebungsbetragrechner 652 berechnet den Betrag der Verschiebung der drei Phasen der Befehlsspannungswerte basierend auf der Befehlsspannungsamplitude, die durch den Amplitudenrechner 651 berechnet wird. Der Abtastrechner (duty calculator) 65 berechnet basierend auf den dreiphasigen Befehlsspannungswerten Vu*, Vv* und Vw*, dem Verschiebungsbetrag, der durch den Verschiebungsbetragrechner 652 berechnet wird und einer Kondensatorspannung Vc eine U-Phasenabtastung (phase duty) Du, eine V-Phasenabtastung (phase duty) Dv und eine W-Phasenabtastung (phase duty) Dw, und speichert abschließend die berechneten Phasenabtastungen Du, Dv und Dw in den Registern ab. Zudem kann zur Berechnung der Phasenabtastungen Du, Dv und Dw, nach der Umwandlung der dreiphasigen Befehlsspannungswerte Vu*, Vv* und Vw* in Abtastungen, der Verschiebungsbetrag berechnet werden, oder es kann ein Neutralpunkt-Spannungs-Betrieb durch einen Modulationsablauf, der später beschrieben wird, durchgeführt werden, oder die dreiphasigen Befehlsspannungswerte Vu*, Vv* und Vw* können nach einem Durchführen eines Neutralpunkt-Spannungs-Betriebs in Abtastungen umgewandelt werden.
Der Dreieckwellenkomparator 66 gibt durch Vergleichen des PWM Referenzsignals, das ein Trägersignal mit einer dreieckförmigen Welle ist, mit den Phasenabtastsignalen (Phasenabtastungen) Du, Dv und Dw Ein/Aus-Signale der FETs 21 bis 26 und 31 bis 36 aus. Bei dieser Ausführungsform wird der Ablauf der Dreieckwellenkomparators 66 in einer elektrischen Schaltung innerhalb des Mikrocomputers 67 durchgeführt. Dieser Ablauf kann entweder durch eine Software oder eine Hardware durchgeführt werden.
Der Amplitudenrechner 651 entspricht einem Amplitudenberechnungsglied und der Verschiebungsbetragrechner 652 entspricht einem Verschiebungsbetragberechnungsglied. Die dreiphasigen Befehlsspannungswerte Vu*, Vv* und Vw* und die Phasenabtastungen Du, Dv und Dw, die aus den dreiphasigen Befehlsspannungswerten Vu*, Vv* und Vw* berechnet werden, entsprechen den Spannungsbefehlssignalen. In der nachfolgenden Beschreibung werden Erklärungen über den Umwandlungsablauf der dreiphasigen Befehlsspannungswerte Vu*, Vv* und Vw* in die Phasenabtastungen Du, Dv und Dw ausgelassen und hauptsächlich die Phasenabtastungen Du, Dv und Dw beschrieben.
Das erste Abtastbefehlssignal D11 zum Treiben der ersten Inverterschaltung 20 umfasst drei sinusförmige Wellensignale; eine U-Phasenabtastung Du11 bezüglich einer Spannung, die an der U1 Spule 11 anliegt, eine V-Phasenabtastung Dv11 bezüglich einer Spannung, die an der V1 Spule 12 anliegt und eine W-Phasenabtastung Dw11 bezüglich einer Spannung, die an der W1 Spule 13 anliegt. Das zweite Abtastbefehlssignal D12 zum Betreiben der zweiten Inverterschaltung 30 umfasst drei sinusförmige Wellensignale; eine U-Phasenabtastung Du12 bezüglich einer Spannung, die an der U2 Spule 14 anliegt, eine V-Phasenabtastung Dv12 bezüglich einer Spannung, die an der V2 Spule 15 anliegt und eine W-Phasenabtastung Dw12 bezüglich einer Spannung, die an der W2 Spule 16 anliegt (siehe 8A, 8B und 10A bis 10C usw.).
Nachfolgend wird die PWM Steuerung an einem Beispiel beschrieben, bei dem kein Neutralpunkt-Spannungs-Betrieb in der ersten Inverterschaltung 20 durchgeführt wird.
Wie in 4A gezeigt ist, wird das PWM Referenzsignal P mit dem Phasenabtastungen Du11, Dv11 und Dw11 verglichen, um Ein/Aus-Signale der FETs 21 bis 26 zu erzeugen. Bei dieser Ausführungsform sind in einem Intervall, bei dem das PWM Referenzsignal P über (höher als) den Phasenabtastungen Du11, Dv11 und Dw11 ist, die high-side FETs 21 bis 23 in dem ausgeschalteten Zustand und die entsprechenden low-side FETs 24-26 sind in dem eingeschalteten Zustand. In einem Intervall, bei dem das PWM Referenzsignal P unter (niedriger als) die Phasenabtastungen Du11, Dv11 und Dw11 sind, sind die high-side FETs 21 bis 23 in dem eingeschalteten Zustand und die entsprechenden low-side FETs 24 bis 26 sind in dem ausgeschalteten Zustand. Das heißt, die Paare der high-side FETs 21 bis 23 und low-side FETs 24 bis 26 weisen ein umgekehrtes Ein/Aus-Verhältnis auf.
Insbesondere befindet sich z. B. in einem Intervall K1 das PWM Referenzsignal P unterhalb der U-Phasenabtastung Du11, die durch eine durchgezogene Linie angezeigt ist, und sie befindet sich oberhalb der V-Phasenabtastung Dv11, die durch eine gestrichelte Linie angezeigt ist, und der W-Phasenabtastung Dw11, die durch eine abwechselnd lang und kurz gestrichelte Linie angezeigt ist. Demzufolge ist in der U-Phase der high-side FET 21 in dem eingeschalteten Zustand und der low-side FET 24 in dem ausgeschalteten Zustand. In der V-Phase und der W-Phase sind die high-side FETs 22 und 23 in dem ausgeschalteten Zustand und die low-side FETs 25 und 26 in dem eingeschalteten Zustand.
Ein Spannungsvektormuster ist ein Muster, das drei beliebige FETs von den sechs FETs 21 bis 26, die in dem eingeschalteten Zustand sind, anzeigt. 5 zeigt Spannungsvektormuster V0 bis V7. Insbesondere sind bei dem Spannungsvektor V0 alle low-side FETs 24 bis 26 eingeschaltet. Bei dem Spannungsvektor V7 sind alle high-side FETs 21 bis 23 eingeschaltet. Demzufolge sind die Spannungsvektoren V0 und V7 Nullspannungsvektoren, bei denen keine Spannung an dem ersten Satz von Wicklungen 18 anliegt. Andererseits sind die Spannungsvektoren V1 bis V6 effektive (gültige) Spannungsvektoren, bei denen eine Spannung an den ersten Satz von Wicklungen 18 anliegt.
Das erste Abtastbefehlssignal D11 für einen Strom, der durch den Kondensator 50 fließt, während eine PWM Steuerung durchgeführt wird, wird anhand eines Beispiels mit Bezug auf die 6, 7A und 7B beschrieben. Die Stromerfassungsschaltung 40, die zweite Inverterschaltung 30 usw. sind zur Vereinfachung von dem Schaltungsdiagramm, das in den 7A und 7B gezeigt ist, ausgeschlossen.
Wie in (a) bis (c) aus 6 gezeigt ist, sind die entsprechenden high-side FETs (H-FETs) 21 bis 23 in dem ausgeschalteten Zustand und die entsprechenden low-side FETs 24 bis 26 in dem ausgeschalteten Zustand, wenn das PWM Referenzsignal P über den Phasenabtastungen Du11, Dv11 und Dw11 ist. Wenn das PWM Referenzsignal P unter den Phasenabtastungen Du11, Dv11 und Dw11 ist, sind die high-side FETs 21 bis 23 in dem eingeschalteten Zustand und die low-side FETs 24 bis 26 in dem ausgeschalteten Zustand.
Bei einem Nullspannungsvektor, bei dem alle der high-side FETs 21 bis 23 oder alle der low-side FETs 24 bis 26 eingeschaltet sind, fließt ein Strom von der Batterie 70 in den Kondensator 50, der somit geladen wird. Wenn z. B., wie in 7A gezeigt ist, die low-side FETs 24 bis 26 in dem eingeschalteten Zustand sind, fließt der Strom von der Batterie 70 nicht in die erste Inverterschaltung 20 und ein regenerativer Strom Ir fließt in den ersten Satz von Wicklungen 18. Zudem fließt der Strom von der Batterie 70 als Ladestrom in den Kondensator 50, der somit geladen wird, wie durch ein Symbol Ic angezeigt wird.
Bei einem effektiven Spannungsvektor, bei dem einer oder zwei der high-side FETs 21 bis 23 in dem eingeschalteten Zustand sind, fließt ein Strom von dem Kondensator 50,der somit entladen wird, in die erste Inverterschaltung 20. Wenn z. B., wie in 7B gezeigt ist, der high-side FET 21 und die low-side FETs 25 und 26 in dem eingeschalteten Zustand sind, fließt der Strom von der Batterie 70 in die erst Inverterschaltung 20. Zudem fließt ein Entladestrom von dem Kondensator 50, der somit entladen wird, in die erste Inverterschaltung 20, wie durch ein Symbol If angezeigt wird.
In Rückkehr zu 6, in der Bezug auf ein Verhältnis zwischen dem PWM Referenzsignal P, dem ersten Abtastbefehlssignal D11 und einen Ladezustand (L) und einem Entladezustand (E) des Kondensators 50 genommen wird, wird der Kondensator 50 in einem Intervall geladen, bei dem das PWM Referenzsignal P oberhalb oder unterhalb der ersten Abtastbefehlssignale D11 von allen Phasen liegt. Andererseits wird der Kondensator 50 in einem Intervall entladen, bei dem das PWM Referenzsignal P in dem ersten Abtastbefehlssignal D11 ist. Bei dem in 6 gezeigten Beispiel wird der Kondensator 50 geladen, wenn das PWM Referenzsignal P in einem Tiefenabschnitt oder einem Spitzenabschnitt liegt, und der Kondensator 50 wird entladen, wenn das PWM Referenzsignal P dazwischen liegt. Demzufolge wechselt der Kondensator 50 in einem Zyklus der PWM zwischen Laden (L) und Entladen (E), wie in (d) aus 6 gezeigt ist. Dies lässt einen Kondensatorstrom pulsieren, wie in (e) aus 6 gezeigt ist.
Bei der ersten Ausführungsform wird ein Brummstrom des Kondensators 50 verringert, indem das erste Abtastbefehlssignal D11 bezüglich der Spannung, die an dem ersten Satz von Wicklungen 18 anliegt, von der Mitte des möglichen Abtastbereichs, der ausgegeben werden kann, nach unten (niedriger) verschoben wird, und indem das zweite Abtastbefehlssignal D12 bezüglich der Spannung, die an dem zweiten Satz von Wicklungen 19 anliegt, von der Mitte des möglichen Abtastbereichs in Abhängigkeit von der Amplitude des Spannungsbefehlssignals nach oben (höher) verschoben wird. Das erste Abtastbefehlssignal D11 entspricht einem niedriger verschobenen Spannungsbefehlssignal und das zweite Abtastbefehlssignal D12 entspricht einem höher verschobenen Spannungsbefehlssignal.
Ein Kondensatorstrom, der bereitgestellt wird, wenn die Abtastbefehlssignale D11 und D12 von einem Ausgangsmittenwert R_c (nicht dargestellt in 8A und 8B, siehe 10A bis 10C) eines möglichen Abtastbereichs jeweils nach oben und nach unten verschoben werden, wird nachstehend mit Bezug auf die 8A und 8B beschrieben. 8A zeigt, dass das erste Abtastbefehlssignal D11 nach unten verschoben ist und 8B zeigt, dass der Kondensatorstrom erhalten wird, wenn das zweite Abtastbefehlssignal D12 nach oben verschoben ist.
Wie in 8A gezeigt ist, ist eine Ladezeit des Kondensators 50 an dem Spitzenabschnitt des PWM Referenzsignals P relativ lang und eine Entladezeit des Kondensators 50 wird durch den Tiefenabschnitt des einen PWM Zyklus beeinflusst, wenn das erste Abtastbefehlssignal D11 nach unten verschoben ist. Andererseits ist, wie in 8B gezeigt ist, eine Ladezeit des Kondensator 50 an dem Spitzenabschnitt des PWM Referenzsignals P relativ kurz und eine Entladezeit des Kondensators 50 wird durch die Mitte des einen PWM Zyklus relativ beeinflusst, wenn das zweite Abtastbefehlssignal D12 nach oben verschoben ist. Die Ladezeit an dem Tiefenabschnitt des PWM Referenzsignals ist relativ lang.
Das heißt, wenn das Abtastbefehlssignal nach unten und nach oben verschoben wird, unterscheidet sich eine Erzeugungszeit des effektiven Spannungsvektors von derjenigen des Nullspannungsvektors. Demzufolge kann ein Brummstrom des Kondensators 50 durch ein nach unten Verschieben des ersten Abtastbefehls D11 und ein nach oben Verschieben des zweiten Abtastbefehlswerts D12 verringert werden, wenn das PWM Referenzsignal P keine Phasendifferenz aufweist. Wenn die Amplituden der Abtastbefehlssignale D11 und D12 klein sind, wird zudem der Kondensator 50 in einer Inverterschaltung geladen während er in der anderen Inverterschaltung entladen wird, falls das erste Abtastbefehlssignal D11 und das zweite Abtastbefehlssignal D12 verschoben werden ohne sich zu überlappen.
Falls eine Netzspannung nicht verändert wird, werden zudem die Spannungen, die an den Sätzen von Wicklungen 18 und 19 anliegen, selbst dann nicht verändert, wenn die Abtastbefehlssignal D11 und D12 von der Mitte des möglichen Abtastbereichs nach oben und nach unten verschoben werden.
Allerdings unterscheidet sich die Zeit, in der high-side FETs in dem eingeschalteten Zustand sind, von der Zeit, in der die low-side FETs in dem ausgeschalteten Zustand sind, wenn die Mittenwerte der Abtastbefehlssignale D11 und D12 von dem Ausgangsmittenwert R_c abweichen.
Wie in 9A gezeigt ist, ist die Zeit, in welcher der W1 low-side FET 26 in dem eingeschalteten Zustand ist, länger als die Zeit, in welcher der W1 high-side FET 23 in dem eingeschalteten Zustand ist, wenn das erste Abtastbefehlssignal D11 nach unten verschoben ist. Dies trifft ebenso auf den U1 low-side FET 24 und den U1 high-side FET 21 und den V1 low-side FET 25 und den V1 high-side FET 22 zu.
Andererseits ist, wie in 9B gezeigt ist, die Zeit, in welcher der U2 high-side FET 31 in dem eingeschalteten Zustand ist, länger als die Zeit, in welcher der U2 low-side FET 34 in dem eingeschalteten Zustand ist, wenn das zweite Abtastbefehlssignal D12 nach oben verschoben ist. Das gleiche trifft auf den V2 high-side FET 32 und den V2 low-side FET 35 und den W2 high-side FET 33 und den W2 low-side FET 36 zu.
Während der Verschiebungsbetrag von der Mitte des möglichen Abtastbereichs ansteigt, steigt auch eine Differenz an zwischen derjenigen Zeit, in der die high-side FETs in dem eingeschalteten Zustand sind und derjenigen Zeit, in der die low-side FETs in dem eingeschalteten Zustand sind. Da sich eine integrierte Strommenge ändert, falls sich die Zeit, in der die high-side FETs in dem eingeschalteten Zustand sind von der Zeit unterscheidet, in der die Paare der low-side FETs in dem eingeschalteten Zustand sind, unterscheidet sich ein Wärmeverlust der high-side FETs von einem Wärmeverlust der low-side FETs.
Bei dieser Ausführungsform wird ein Brummstrom des Kondensators 50 durch ein nach unten Verschieben des ersten Abtastbefehlssignals D11 und ein nach oben Verschieben des zweiten Abtastbefehlssignals D12 verringert. Zudem wird ein Unterschied des Wärmeverlusts zwischen den FETs durch ein Variieren der Verschiebungsbeträge des ersten Abtastbefehlssignals D11 und des zweiten Abtastbefehlssignals D12 in Abhängigkeit ihrer Amplituden soweit unterdrückt, dass dieser gering ist.
Ein Spannungsbefehlssignal wird verschoben, wie in den 10A, 10B und 10C gezeigt ist.
Bei der ersten Ausführungsform beträgt der mögliche Abtastbereich zwischen 0% bis 100% der Leistungszufuhrspannung und der Ausgangsmittenwert R_c des möglichen Abtastbereichs ist 50% der Leistungszufuhrspannung. Zudem beträgt eine Spannung der Batterie 70 12V, der mögliche Abtastbereich beträgt in Bezug auf eine Spannung 0V bis 12V und der Ausgangsmittenwert R_c entspricht 6V. Zudem beträgt eine Frequenz des PWM Referenzsignals P 20kHz. Ein PWM Referenzsignal bezüglich des Treibens der ersten Inverterschaltung 20 und ein PWM Referenzsignal P bezüglich des Treibens der zweiten Inverterschaltung 30 sind dieselben Dreieckwellensignale oder Dreieckwellensignale, welche dieselben Phasen aufweisen. Zudem weist das erste Abtastbefehlssignal D11 dieselbe Amplitude wie das zweite Abtastbefehlssignal D12 auf.
Wie in 10A gezeigt ist, wird der erste Abtastmittenwert D_c11 des ersten Abtastbefehlssignals D11 von dem Ausgangsmittenwert R_c aus nach unten verschoben, sodass der Maximumwert D_max11 dem Ausgangsmittenwert R_c entspricht, falls die Amplitude des ersten Abtastbefehlssignals D11 gleich oder weniger als 25% des möglichen Abtastbereichs beträgt, d. h. falls der Minimumwert D_min11 des ersten Abtastbefehlssignals D11 gleich oder größer als die untere Grenze R_min des möglichen Abtastbereichs ist, wenn ein erster Mittenwert D_c11 des ersten Abtastbefehlssignals D11 nach untern verschoben ist, sodass der Maximumwert D_max11 des ersten Abtastbefehlssignals D11 dem Ausgangsmittenwert R_c entspricht.
Andererseits wird der zweite Abtastmittenwert D_c12 des zweiten Abtastbefehlssignals D12 von dem Ausgangsmittenwert R_c nach oben verschoben, sodass der Minimumwert D_min12 dem Ausgangsmittenwert R_c entspricht, falls die Amplitude des zweiten Abtastbefehlssignals D12 gleich oder weniger als 25% des möglichen Abtastbereichs beträgt, d. h. falls der Maximumwert D_max12 des zweiten Abtastbefehlssignals D12 gleich oder weniger als die obere Grenze R_max des möglichen Abtastbereichs ist, wenn ein zweiter Abtastmittenwert D_c12 des zweiten Abtastbefehlswerts D12 nach oben verschoben ist, sodass der Minimumwert D_min12 des zweiten Abtastbefehlssignals D12 dem Ausgangsmittenwert R_c entspricht.
Wie in 10B gezeigt ist, entspricht der Minimumwert D_min11 des ersten Abtastbefehlssignals D11 der unteren Grenze Rmin des möglichen Abtastbereichs, falls die Amplitude von jedem des ersten Abtastbefehlssignals D11 und des zweiten Abtastbefehlssignals D12 25% des möglichen Abtastbereichs beträgt, wenn der erste Abtastmittenwert D_c11 nach unten verschoben ist, sodass der Maximumwert D_max11 des ersten Abtastbefehlssignals D11 dem Ausgangsmittenwert R_c entspricht. Zu diesem Zeitpunkt ist der erste Abtastmittenwert D_c11 in Bezug auf den Ausgangsmittenwert R_c um 25% des möglichen Abtastbereichs nach unten verschoben. Das heißt der erste Abtastmittenwert D_c11 ist zum diesem Zeitpunkt R_c-25 = 25%.
Wenn zudem der zweite Abtastmittenwert D_c12 nach oben verschoben ist, sodass der Minimumwert D_min12 des zweiten Abtastbefehlssignals D12 dem Ausgangsmittenwert R_c entspricht, entspricht der Maximumwert D_max12 des zweiten Abtastbefehlssignals D12 der oberen Grenze R_max des möglichen Abtastbereichs. Zu diesem Zeitpunkt ist der zweite Abtastmittenwert D_c12 in Bezug auf den Ausgangsmittenwert R_c um 25% des möglichen Abtastbereichs nach oben verschoben. Das heißt der zweite Abtastmittenwert D_c12 ist zum gegenwärtigen Zeitpunkt R_c+25=75%.
Wie in 10C gezeigt ist, ist der Minimumwert D_min11 des ersten Abtastbefehlssignals D12 kleiner als die untere Grenze Rmin des möglichen Abtastbereichs, falls die Amplitude des ersten Abtastbefehlssignals D11 größer als 25% des möglichen Abtastbereichs ist, wenn der erste Abtastmittenwert D_c11 nach unten verschoben ist, sodass der Maximumwert D_max11 des ersten Abtastbefehlssignals D11 dem Ausgangsmittenwert R_c entspricht. Falls das erste Abtastbefehlssignal D11 unterhalb des möglichen Abtastbereichs ist, wird eine Ausgangsspannung verzehrt. Falls die Amplitude des ersten Abtastbefehlssignals D11 größer als 25% des möglichen Abtastbereichs ist, d.h. falls der Minimumwert D_min11 des ersten Abtastbefehlssignal D11 kleiner als die untere Grenze Rmin des möglichen Abtastbereichs ist, wenn der Mittenwert D_c11 des ersten Abtastbefehlssignals D11 verschoben ist, sodass der Maximumwert D_max11 des ersten Abtastbefehlssignals D11 dem Ausgangsmittenwert R_c entspricht, wird der erste Abtastmittenwert D_c11 demzufolge verschoben, sodass der Minimumwert D_min11 des ersten Abtastbefehlssignals D11 der unteren Grenze Rmin des möglichen Abtastbereichs entspricht.
Falls zudem die Amplitude des zweiten Abtastbefehlssignals D12 größer als 25% des möglichen Abtastbereichs ist, wenn der zweite Abtastmittenwert D_c12 nach oben verschoben ist, sodass der Minimumwert D_min12 des zweiten Abtastbefehlssignals D12 dem Ausgangsmittenwert R_c entspricht, ist der Maximumwert D_max12 des zweiten Abtastbefehlssignals D12 größer als die obere Grenze Rmax des möglichen Abtastbereichs. Falls das zweite Abtastbefehlssignal D12 unter dem möglichen Abtastbereich ist, wird eine Ausgangsspannung verzerrt. Falls die Amplitude des zweite Abtastbefehlssignals D12 kleiner als 25% des möglichen Abtastbereichs ist, d. h. falls der Maximumwert D_max12 des zweiten Abtastbefehlssignals D12 größer als die obere Grenze Rmax des möglichen Abtastbereichs ist, wenn der Mittenwert D_c12 des zweiten Abtastbefehlssignals D12 verschoben ist, sodass der zweite Minimumwert D_min12 des zweiten Abtastbefehlssignals D12 dem Ausgangsmittenwerts R_c entspricht, wird demzufolge der zweite Abtastmittenwert D_c12 verschoben, sodass der Maximumwert D_max12 des zweiten Abtastbefehlssignals D12 der oberen Grenze Rmax des möglichen Abtastbereichs entspricht.
Falls die Amplitude des ersten Abtastbefehlssignals D11 gleich oder kleiner als 25% des möglichen Abtastbereichs ist, wird der erste Abtastmittenwert D_c11 nach unten verschoben, um sich von dem Ausgangsmittenwert R_c zu entfernen während sich die Amplitude erhöht. Falls zudem die Amplitude des ersten Abtastbefehlssignals D11 größer als 25% des möglichen Abtastbereichs ist, wird der erste Abtastmittenwert D_c11 von dem ersten Abtastmittenwert D_c11 in einer Richtung verschoben, um sich an den Ausgangsmittenwert R_c anzunähern, wenn die Amplitude des ersten Abtastbefehlssignals D11 25% des möglichen Abtastbereichs beträgt während sich die Amplitude erhöht.
Falls die Amplitude des zweiten Abtastbefehlssignals D12 gleich oder kleiner als 25% des möglichen Abtastbereichs ist, wird der zweite Abtastmittenwert D_c12 nach oben verschoben, um sich von dem Ausgangsmittenwert R_c zu entfernen, während sich die Amplitude erhöht. Falls zudem die Amplitude des zweiten Abtastbefehlssignals D12 größer als 25% des möglichen Abtastbereichs ist, wird der zweite Abtastmittenwert D_c12 in einer Richtung verschoben, um sich von dem zweiten Abtastmittenwert D_c12 aus an den Ausgangsmittenwert R_c anzunähern, wenn die Amplitude des zweiten Abtastbefehlssignals D12 25% des möglichen Abtastbereichs beträgt während sich die Amplitude erhöht.
Das heißt, bei der ersten Ausführungsform kann der Verschiebungsbetrag (in den 10A bis 10C durch ein Symbol „M11“ gekennzeichnet) des ersten Ausgangsmittenwert D_c11 und der Verschiebungsbetrag (in den 10A bis 10C durch ein Symbol „M12“ gekennzeichnet) des zweiten Abtastmittenwerts D_c12 in Abhängigkeit von der Amplitude von jedem der Abtastbefehlssignale D11 und D12 variieren. Diese Konfiguration ist insbesondere dann effektiv, wenn die Amplitude von jedem der Abtastbefehlssignale D11 und D12 gleich oder kleiner als 25% des möglichen Abtastbereichs ist.
Hierbei wird vorausgesetzt, dass die Amplitude von jedem der Abtastbefehlssignale D11 und D12, 5% beträgt und eine Frequenz des PWM Referenzsignals P 20kHz ist.
Der erste Abtastmittenwert D_c11 des ersten Abtastbefehlssignals D11, das die Amplitude von 12,5% aufweist, ist von dem Ausgangsmittenwert R_c um 12,5% nach unten verschoben, sodass der Maximumwert D_max11 dem Ausgangsmittenwert R_c entspricht. Zudem ist der zweite Abtastmittenwert D_c12 des zweiten Abtastbefehlssignals D12, das die Amplitude von 12,5% aufweist, von dem Ausgangsmittenwert R_c aus um 12,5% nach oben verschoben, sodass der Minimumwert D_min12 dem Ausgangsmittenwert R_c entspricht.
Ein Strom, der durch die U1 Spule 11 fließt, ist hierbei in den 11A bis 11D gezeigt und ein Strom, der durch die U2 Spule 14 fließt, ist in den 12A bis 12D gezeigt.
Wie in 11A gezeigt ist, kann ein Strom Iu1, der durch die U1 Spule 11 fließt, gemäß der PWM Steuerung basierend auf dem ersten Abtastbefehlssignal D11 und dem PWM Referenzsignal P eine im Wesentlichen sinusförmige Welle aufweisen. Da sich zudem eine Netzspannung selbst dann nicht ändert, wenn das erste Abtastbefehlssignal D11 von dem Ausgangsmittenwert R_c verschoben ist, entspricht der Strom, der durch die U1 Spule 11 fließt, im Wesentlichen dem U-Phasenstrom, wenn ein Abtastbefehlssignal nicht verschoben ist, wie in einem ersten Referenzbeispiel, das in 26A gezeigt ist, dargestellt ist.
Einzelheiten eines Bereichs, der in 11A durch ein Symbol E1 gekennzeichnet ist, werden in den 11B bis 11D gezeigt. Der sinusförmige U-Phasenstrom, der in 11A gezeigt ist, wird von einer kontinuierlichen rechteckigen Welle erzeugt, wie in 11B gezeigt. Die rechteckige Welle, die in 11B gezeigt ist, ist eine Kombination von einem Strom, der durch den U1 low-side FET (L-FET) 24 fließt, wie in 11C gezeigt ist, und einem Strom, der durch den U1 high-side FET (H-FET) 21 fließt, wie in 11D gezeigt ist.
Bei der ersten Ausführungsform weisen die low-side FETs 24 bis 26 in der ersten Inverterschaltung 20 längere elektrische Leitungszeiten und größere integrierte Stromwerte als diejenigen der high-side FETs 21 bis 23 auf, da das erste Abtastbefehlssignal D11 nach unten verschoben ist. Insbesondere ist für einen Zyklus des elektrischen Winkels ein integrierter Stromwert des U1 high-side FET 21 293,5 mA·sec und ein integrierter Stromwert des U1 low-side FET 24 ist 484,7mA·sec. Zudem entspricht ein integrierter Stromwert des V1 high-side FET 22 und ein integrierter Stromwert des W1 high-side FET 23 in etwa dem integrierten Stromwert des U1 high-side FET 21, und ein integrierter Stromwert des V1 low-side FET 25 und ein integrierter Stromwert des W1 low-side FET 26 entspricht in etwa dem integrierten Stromwert des U1 low-side FET 24.
Wie in 12A gezeigt ist, weist ein Strom, der durch die U2 Spule 14 fließt, gemäß der PWM Steuerung basierend auf dem zweiten Abtastbefehlssignal D12 und dem PWM Referenzsignal P eine im Wesentlichen sinusförmige Welle auf. Zudem entspricht der Strom, der durch die U2 Spule 14 fließt, im Wesentlichen dem U-Phasenstrom, wenn das Abtastbefehlssignal nicht verschoben ist, wie in 26A gezeigt ist, da eine Netzspannung selbst dann nicht verändert wird, wenn das zweite Abtastbefehlssignal D12 von dem Ausgangsmittenwert R_c verschoben ist.
Einzelheiten eines Bereichs, der in 12A durch ein Symbol E2 gekennzeichnet ist, werden in 12B gezeigt. Ein Strom, der durch den U2 low-side FET 34 fließt, ist in 12C gezeigt, und ein Strom, der durch den U2 high-side FET 31 fließt, ist in 12D gezeigt.
Bei der ersten Ausführungsform weisen die high-side FETs 31 bis 33 in der zweiten Inverterschaltung 30 längere elektrische Leitungszeiten und größere integrierte Stromwerte als diejenigen der low-side FETs 34 bis 36 auf, da das zweite Abtastbefehlssignal D12 nach oben verschoben ist. Insbesondere ist ein integrierter Stromwert des U2 high-side FET 31 für einen Zyklus des elektrischen Winkels 485,2 mA·sec und ein integrierter Stromwert des U2 low-side FET 34 ist 293,1 mA·sec. Zudem entspricht ein integrierter Stromwert des V2 high-side FET 32 und ein integrierter Stromwert des W2 high-side FET 33 in etwa dem integrierten Stromwert des U2 high-side FET 31, und ein integrierter Stromwert des V2 low-side FET 35 und ein integrierter Stromwert des W2 low-side FET 36 entspricht in etwa dem integrierten Stromwert des U2 low-side FET 34.
Hiernach wird der U-Phasenstrom in Referenzbeispielen mit Bezug auf die 26A bis 26D, 27A bis 27D und 28A bis 28D beschrieben.
Ein erstes Referenzbeispiel, das in 26A gezeigt ist, stellt einen U-Phasenstrom dar, wenn ein erster Abtastmittenwert und ein zweiter Abtastmittenwert nicht von dem Ausgangsmittenwert verschoben sind. Bei dem ersten Referenzbeispiel wird die erste Inverterschaltung 20 beschrieben, die durch das erste Abtastbefehlssignal betrieben und gesteuert wird, da ein erstes Abtastbefehlssignal das gleiche wie ein zweites Abtastbefehlssignal ist.
Ein Strom, der durch die U1 Spule 11 fließt, weist gemäß der PWM Steuerung basierend auf dem ersten Abtastbefehlssignal und dem PWM Referenzsignal eine sinusförmige Welle auf, wie in 26A gezeigt ist. Einzelheiten von einem Bereich, der in 26A durch ein Symbol E3 gekennzeichnet ist, werden in 26B gezeigt. Ein Strom, der durch den U1 low-side FET 24 fließt, ist in 26C gezeigt und ein Strom, der durch den U1 high-side FET 21 fließt, ist in 26D gezeigt.
Bei der ersten Ausführungsform weisen die high-side FETs 21 bis 23 im Wesentlichen die gleichen elektrischen Leitungszeiten und integrierten Stromwerte wie die low-side FETs 24 bis 26 auf, da das Abtastbefehlssignal nicht verschoben ist, wie in den 26B bis 26D gezeigt ist. Insbesondere sind für einen Zyklus des elektrischen Winkels ein integrierter Stromwert eines Stroms, der durch den U1 high-side FET 21 fließt, und ein integrierter Stromwert eines Stroms, der durch den U1 low-side FET 24 fließt, beide 389,0mA·sec. Bei diesem Beispiel entspricht ein integrierter Stromwert eines Stroms, der durch die high-side FETs 21 bis 23 fließt in etwa einem integrierten Stromwert eines Stroms, der durch die low-side FETs 24 bis 26 fließt, da der erste Abtastmittenwert nicht von dem Ausgangsmittenwert verschoben ist. Ein Wärmeverlust in den high-side FETs 21 bis 23 unterscheidet sich nicht von einem Wärmeverlust in den low-side FETs 24 bis 26. Gleichermaßen entspricht ein integrierter Stromwert eines Stroms, der durch die high-side FETs 31 bis 33 fließt, in etwa einem integrierten Stromwert eines Stroms, der durch die low-side FETs 34 bis 36 fließt, da der zweite Abtastmittenwert nicht von dem Ausgangsmittenwert verschoben ist. Ein Wärmeverlust in den high-side FETs 31 bis 33 unterscheidet sich nicht von einem Wärmeverlust in den low-side FETs 34 bis 36.
Der erste Abtastmittenwert und der zweite Abtastmittenwert sind nicht von dem Ausgangsmittenwert R_c verschoben. Demzufolge decken sich Erzeugungszeitpunkte eines effektiven Spannungsvektors und ein Nullspannungsvektor der ersten Inverterschaltung 20 mit denjenigen der zweiten Inverterschaltung 30, was zu keiner Abnahme des Brummstroms in dem Kondensator 50 führt.
Als nächstes wird ein zweites Referenzbeispiel in den 27A bis 27D und 28A bis 28D gezeigt. Die 27A bis 27D zeigen einen U-Phasenstrom in einem Fall, in dem das erste Abtastbefehlssignal um 25% des möglichen Abtastbereichs (-25% Verschiebung) von dem Ausgangsmittenwert nach unten verschoben ist. Die 28A bis 28D zeigen einen U-Phasenstrom in einem Fall, in dem das zweite Abtastbefehlssignal D12 um 25% des möglichen Abtastbereichs (+25% Verschiebung) von dem Ausgangsmittenwert nach oben verschoben ist.
Bei dem zweiten Referenzbeispiel weichen Erzeugungszeitpunkte von einem effektiven Spannungsvektor und einem Nullspannungsvektor in der ersten Inverterschaltung 20 von denjenigen in der zweiten Inverterschaltung 30 ab, da das erste Abtastbefehlssignal von dem Ausgangsmittenwert nach unten verschoben ist und das zweite Abtastbefehlssignal von dem Ausgangsmittenwert nach oben verschoben ist, was zu einer Abnahme des Brummstroms des Kondensators führt.
Wie in den 27A und 28A gezeigt ist, entspricht der Strom, der durch die U1 Spule 11 und U2 Spule 14 fließt, im Wesentlichen dem U-Phasenstrom, wenn das Abtastbefehlssignal nicht verschoben ist, wie in 26A gezeigt ist, da eine Netzspannung selbst dann nicht verändert wird, wenn das Abtastbefehlssignal von dem Ausgangsmittenwert verschoben ist.
Einzelheiten eines Bereichs, der in 27A durch ein Symbol E4 gekennzeichnet ist, werden in 27B gezeigt. Ein Strom, der durch den U1 low-side FET 24 fließt, ist in 27C gezeigt und ein Strom, der durch den U1 high-side FET 21 fließt, ist in 27D gezeigt.
Bei dem zweiten Referenzbeispiel ist eine elektrische Leitungszeit des U1 low-side FET 24 länger als diejenige des U1 high-side FET 21, da das erste Abtastbefehlssignal D11 um 25% nach unten verschoben ist, wie in den 27B bis 27D gezeigt ist, und daher ist ein integrierter Stromwert des U1 low-side FET 24 kleiner als derjenige des U1 high-side FET 21. Genauer genommen ist ein integrierter Wert eines Stroms, der durch den U1 low-side FET 24 fließt, für einen Zyklus des elektrischen Winkels 583,5 mA·sec und ein integrierter Wert eines Stroms, der durch den U1 high-side FET 21 fließt, ist 194,9 mA·sec. In diesem Beispiel unterscheidet sich ein integrierter Wert eines Stroms, der durch die U1 high-side FETs21 bis 23 fließt, wesentlich von einem integrierten Wert eines Stroms, der durch die U1 low-side FETs 24 bis 26 fließt, da der Verschiebungsbetrag des ersten Abtastmittenwerts zu dem Ausgangsmittenwert, der -25% beträgt, groß ist. Demzufolge unterscheidet sich ein Wärmeverlust der high-side FETs 21 bis 23 von einem Wärmeverlust des low-side FETs 24 bis 26.
Einzelheiten eines Bereichs, der in 28A durch ein Symbol E5 gekennzeichnet ist, werden in 28B gezeigt. Ein Strom, der durch den U2 low-side FET 34 fließt, ist in 28C gezeigt und ein Strom, der durch den U2 high-side FET 31 fließt, ist in 28D gezeigt.
Wie in den 28B bis 28D gezeigt ist, ist eine elektrische Leitungszeit des U2 high-side FET 31 länger als diejenige des U2 low-side FET 34 und daher ist ein integrierter Stromwert des U2 high-side FET 31 größer als derjenige des U2 low-side FET 34. Genauer genommen ist für einen Zyklus eines elektrischen Winkels ein integrierter Stromwert eines Stroms, der durch den U2 high-side FET 31 fließt, 583,9 mA·sec und ein integrierter Wert eines Stroms, der durch den U2 low-side FET 34 fließt, ist 194,9 mA·sec. Bei diesem Beispiel unterscheidet sich ein integrierter Wert eines Stroms, der durch die high-side FETs 31 bis 33 fließt, erheblich von einem integrierten Wert eines Stroms, der durch die low-side FETs 34 bis 36 fließt, da der Verschiebungsbetrag des zweiten Abtastmittenwerts zu dem Ausgangsmittenwert, der +25% beträgt, groß ist. Demzufolge unterscheidet sich ein Wärmeverlust in den high-side FETs 31 bis 33 wesentlich von einem Wärmeverlust in den low-side FETs 34 bis 36.
Wie in den 10A bis 10D, 11A bis 11D und 12A bis 12D gezeigt ist, werden andererseits bei der ersten Ausführungsform die Verschiebungsbeträge der Abtastbefehlssignale D11 und D12 in Abhängigkeit ihrer Amplituden variiert. Das heißt, wenn die Amplitude von jedem der Abtastbefehlssignale D11 und D12 klein ist, wird der Verschiebungsbetrag klein eingestellt. Demzufolge wird im Vergleich zu dem zweiten Referenzbeispiel ein Brummstrom des Kondensators 50 verringert und ein Wärmeverlustunterschied wird durch ein Unterdrücken eines Unterschieds eines integrierten Stromwerts zwischen den FETs 21 bis 26 und zwischen den FETs 31 bis 36 unterdrückt.
Wie obenstehend ausführlich beschrieben ist, wird ein Ein/Aus-Schalten der FETs 21 bis 26 und FETs 31 bis 36 basierend auf den Abtastbefehlssignalen D11 und D12 bezüglich der Spannungen, die an den Sätzen von Wicklungen 18 und 19 anliegen und dem PWM Referenzsignal P gesteuert. Der Verschiebungsbetrag M11 des ersten Abtastmittenwerts D_c11 zu dem Ausgangsmittenwert R_c wird derart berechnet, dass der Mittenwert D_c11 des ersten Abtastbefehlssignals D11 bezüglich der Spannung, die an dem ersten Satz von Wicklungen 18 anliegt, in dem unteren Teil des Ausgangsmittenwerts R_c des möglichen Abtastbereichs liegt. Zudem wird der zweite Verschiebungsbetrag M12 des zweiten Abtastmittenwerts D_c12 zu dem Ausgangsmittenwert R_c derart berechnet, dass der Mittenwert D_c12 des zweiten Abtastbefehlssignals D12 bezüglich der Spannung, die an dem zweiten Satz von Wicklungen 19 anliegt, in dem oberen Teil des Ausgangsmittenwerts R_c liegt. Der erste Verschiebungsbetrag M11 und der zweite Verschiebungsbetrag M12 variieren in Reaktion auf die Amplitude.
Da das erste Abtastbefehlssignal D11 nach unten verschoben ist und das zweite Abtastbefehlssignal D12 nach oben verschoben ist, können bei dieser Ausführungsform Lade- und Entladezeitpunkte des Kondensators 50 in der ersten Inverterschaltung 20 und Lade- und Entladezeitpunkte des Kondensators 50 in der zweiten Inverterschaltung 30 verzögert werden, um dadurch den Brummstrom des Kondensators 50 zu verringern. Zudem kann bei der ersten Ausführungsform der Brummstrom des Kondensators 50 verringert werden, ohne eine Phasendifferenz des PWM Referenzsignals bezüglich eines Treibens der zwei Inverterschaltungen 20 und 30 vorzusehen. Dies führt zu einer Reduzierung einer Last der Steuerschaltung 60.
Da zudem der erste Verschiebungsbetrag M11 und der zweite Verschiebungsbetrag M12 in Abhängigkeit von der Amplitude variiert werden, wird der Brummstrom des Kondensators 50 verringert und ein Wärmeverlustunterschied wird durch ein Unterdrücken eines Unterschieds der Ein-/Ausschaltdauer zwischen den high-side FETs 21 bis 23 und den low-side FETs 24 bis 26 und zwischen den high-side FETs 31 bis 33 und den low-side FETs 34 bis 36 unterdrückt.
Bei der ersten Ausführungsform wird der erste Verschiebungsbetrag M11 derart berechnet, dass der Maximumwert D_max11 des ersten Abtastbefehlssignals D11 dem Ausgangsmittenwert R_c entspricht. Zudem wird der zweite Verschiebungsbetrag M12 derart berechnet, dass der Minimumwert D_min12 des zweiten Abtastbefehlssignals D12 dem Ausgangsmittenwert R_c entspricht. Kleinere Verschiebungsbeträge M11 und M12 der Mittenwerte D_c11 und D_c12 der Abtastbefehlssignale D11 und D12 zu dem Ausgangsmittenwert R_c sorgen für einen kleinen Unterschied bei der Einschaltdauer und der Ausschaltdauer und einen kleinen Unterschied beim Wärmeverlust zwischen dem high-side FETs 21 bis 23 und dem low-side FETs 24 bis 26 und zwischen dem high-side FETs 31 bis 33 und dem low-side FETs 34 bis 36. Obwohl bei der ersten Ausführungsform das erste Abtastbefehlssignal D11 nach unten verschoben ist und das zweite Abtastbefehlssignal D12 nach oben verschoben ist, um den Brummstrom des Kondensators 50 zu verringern, werden die Verschiebungsbeträge M11 und M12 der Abtastbefehlssignale in Abhängigkeit ihrer Amplituden derart bestimmt, dass die Abtastbefehlssignale D11 und D12 an dem Ausgangsmittenwert R_c gesammelt werden. Dies ermöglicht einen möglichst kleinen Unterschied der Einschaltzeit zwischen den high-side FETs 21 bis 23 und den low-side FETs 24 bis 26 und zwischen den high-side FETs 31 bis 33 und den low-side FETs 34 bis 36. Dies führt zu einem kleinen Wärmeverlustunterschied.
Falls der Minimumwert D_min11 des ersten Abtastbefehlssignals kleiner als die untere Grenze Rmin des möglichen Abtastbereichs ist, wenn der Maximumwert D_max11 des ersten Abtastbefehlssignals D11 auf den Ausgangsmittenwert R_c eingestellt ist, wird der erste Verschiebungsbetrag M11 derart berechnet, dass der Minimumwert D_min11 des ersten Abtastbefehlssignals D11 der unteren Grenze Rmin des möglichen Abtastbereichs entspricht. Falls zudem der Maximumwert D_max12 des zweiten Abtastbefehlssignals D12 größer als die obere Grenze Rmax des möglichen Abtastbereichs ist, wenn der Minimumwert D_min12 des zweiten Abtastbefehlssignals D12 auf den Ausgangsmittenwert R_c eingestellt ist, wird der zweite Verschiebungsbetrag M12 derart berechnet, dass der Maximumwert D_max12 des zweiten Abtastbefehlssignals D12 der oberen Grenze Rmax des möglichen Abtastbereichs entspricht. Dies kann verhindern, dass eine Ausgangsspannung verfälscht wird.
Bei der ersten Ausführungsform wird der Ausgangsmittenwert R_c auf 50% eingestellt. Demzufolge ist eine Schaltzeit zum Ein-/Ausschalten der FETs 21 bis 26 und 31 bis 36 in den Inverterschaltungen 20 bis 30 einheitlich. Dies führt zu einer Reduzierung einer Betriebslast der Steuerschaltung 60. Zudem sind das erste und das zweite Abtastbefehlssignal D11 und D12 sinusförmige Wellensignale, um eine PWM Steuerung zu erleichtern.
(Zweite Ausführungsform)
In den 13, 14A, 14B und 15A bis 15C wird eine zweite Ausführungsform der vorliegenden Erfindung gezeigt.
Wie in 13 gezeigt ist, umfasst der Abtastberechner 65 zusätzlich zu dem Amplitudenberechner 651 und dem Verschiebungsbetragsberechner 652 einen Modulator 653. Der Modulator 653 führt einen Modulationsvorgang durch, um eine Wellenform einer sinusförmigen Referenzwelle zu modulieren. Der Modulator 653 entspricht einem Modulationsglied.
Bei der zweiten Ausführungsform wird in dem Modulator 653 als Modulationsvorgang ein Gesamt-Abtast-Korrekturvorgang durchgeführt, der in den 14A und 14B gezeigt ist. Bei dem Gesamt-Abtast-Korrekturvorgang wird für eine sinusförmige Referenzwelle, die in 14A gezeigt ist, an allen Phasen eine Subtraktion um einen Betrag vorgenommen, der den Referenzmaximumwert S_max und den Referenzminimumwert S_min überschreitet. Dies führt nach der Gesamt-Abtast-Korrektur zu einer Wellenform in 14B gezeigt ist. Zudem ist bei der zweiten Ausführungsform die Amplitude der sinusförmigen Referenzwelle vor der Korrektur 1,154 (=2/√3) mal so groß wie eine Amplitude eines Abtastbefehlssignals nach der Korrektur.
Zudem wird ein Wert, der durch ein Dividieren eines Subtraktionswerts, der durch Subtrahieren des Minimumwerts des Abtastbefehlssignals nach einer Modulation von dem Maximumwert desselben berechnet wird, durch zwei berechnet wird, als eine Amplitude des Abtastbefehlssignals bezeichnet. Zudem wird ein Spannungsbefehlssignal nach einer Modulation vereinfacht als ein Abtastbefehlssignal bezeichnet. Ebenso wie bei der ersten Ausführungsform basiert die nachfolgende Beschreibung auf dem Abtastbefehlssignal. Diese findet ebenso Anwendung auf die nachfolgenden Ausführungsformen.
Bei der zweiten Ausführungsform wird ebenso wie bei der ersten Ausführungsform ein Brummstrom des Kondensators 50 durch ein Verschieben des ersten Abtastbefehlssignals D21 nach unten und ein Verschieben des zweiten Abtastbefehlssignals D22 nach oben verringert. Zudem wird ein Unterschied des Wärmeverlusts zwischen den FETs durch Variieren des Verschiebungsbetrags des ersten Abtastbefehlssignals D21 und des zweiten Abtastbefehlssignals D22 in Abhängigkeit von ihren Amplituden niedrig gehalten.
Insbesondere falls, wie in 15A gezeigt ist, die Amplitude des ersten Abtastbefehlssignals D21 gleich oder weniger als 25% des möglichen Abtastbereichs ist, das heißt, falls der Minimumwert D_min21 des ersten Abtastbefehlssignals D21 gleich oder größer als die untere Grenze Rmin des möglichen Abtastbereichs ist, wenn ein erster Abtastmittenwert D_c21 verschoben ist, sodass der Maximumwert D_max21 des ersten Abtastbefehlssignals D21 dem Ausgangsmittenwert R_c entspricht, wird der erste Abtastmittenwert D_c21 nach unten verschoben, sodass der Maximumwert D_max21 des ersten Abtastbefehlssignals D21 dem Ausgangsmittenwert R_c entspricht. Falls andererseits die Amplitude des zweiten Abtastbefehlssignals D22 gleich oder weniger als 25% des möglichen Abtastbereichs ist, das heißt, falls der Maximumwert D_max22 des zweiten Abtastbefehlssignals D22 gleich oder kleiner als die untere Grenze R_max des möglichen Abtastbereichs ist, wenn ein zweiter Abtastmittenwert D_c22 verschoben ist, sodass der Minimumwert D_min22 des zweiten Abtastbefehlssignals D22 dem Ausgangsmittenwert R_c entspricht, wird der zweite Abtastmittenwert D_c22 nach oben verschoben, sodass der Minimumwert D_min22 des zweiten Abtastbefehlssignals D22 dem Ausgangsmittenwert R_c entspricht.
Falls die Amplitude des ersten Abtastbefehlssignals D21, wie in 15B gezeigt ist, 25% des möglichen Abtastbereichs beträgt, wenn der erste Abtastmittenwert D_c21 verschoben ist, sodass der Maximumwert D_max21 des ersten Abtastbefehlssignals D21 dem Ausgangsmittenwert R_c entspricht, entspricht der Minimumwert D_min21 des ersten Abtastbefehlssignals D21 der unteren Grenze R_min des möglichen Abtastbereichs. Falls zudem die Amplitude des zweiten Abtastbefehlssignals D22 25% des möglichen Abtastbereichs beträgt, wenn der zweite Abtastmittenwert D_c22 verschoben ist, sodass der Minimumwert D_min22 des zweiten Abtastbefehlssignals D22 dem Ausgangsmittenwert R_c entspricht, entspricht der Maximumwert D_max22 des zweiten Abtastbefehlssignals D22 der oberen Grenze R_max des möglichen Abtastbereichs.
Falls die Amplitude des ersten Abtastbefehlssignals D21, wie in 15C gezeigt ist, größer als 25% des möglichen Abtastbereichs ist, das heißt, falls der Maximumwert D_max21 des ersten Abtastbefehlssignals D21 kleiner als die untere Grenze R_min des möglichen Abtastbereichs ist, wenn der erste Abtastmittenwert D_c21 verschoben ist, sodass der Maximumwert D_max21 des ersten Abtastbefehlssignals D21 dem Ausgangsmittenwert R_c entspricht, wird der erste Abtastmittenwert D_c21 verschoben, sodass der Minimumwert D_min21 des ersten Abtastbefehlssignals D21 der unteren Grenze R_min des möglichen Abtastbereichs entspricht. Falls zudem die Amplitude des zweiten Abtastbefehlssignals D22 größer als 25% des möglichen Abtastbereichs ist, das heißt, falls der Maximumwert D_max22 des zweiten Abtastbefehlssignals D22 größer als die obere Grenze R_max des möglichen Abtastbereichs ist, wenn der zweite Abtastmittenwert D_c22 verschoben ist, sodass der Minimumwert D_min22 des zweiten Abtastbefehlssignals D22 dem Ausgangsmittenwert R_c entspricht, wird der zweite Abtastmittenwert D_c22 verschoben, sodass der Maximumwert D_max22 des zweiten Abtastbefehlssignals D22 der oberen Grenze R_max des möglichen Abtastbereichs entspricht.
Das heißt, falls die Amplitude des ersten Abtastbefehlssignals D21 gleich oder kleiner als 25% des möglichen Abtastbereichs ist, wird der erste Abtastbefehlswert D_c21 nach unten verschoben, sodass dieser von dem Ausgangsmittenwert R_c beabstandet ist, während die Amplitude zunimmt. Falls zudem die Amplitude des ersten Abtastbefehlssignals D21 größer als 25% des möglichen Abtastbereichs ist, wird der erste Abtastmittenwert D_c21 in einer Richtung verschoben, sodass dieser näher zu dem Ausgangsmittenwert R_c liegt.
Falls zudem die Amplitude des zweiten Abtastbefehlssignals D22 gleich oder kleiner als 25% des möglichen Abtastbereichs ist, wird der zweite Abtastmittenwert D_c22 nach oben verschoben, sodass dieser von dem Ausgangsmittenwert R_c beabstandet ist, während die Amplitude zunimmt. Falls zudem die Amplitude des zweiten Abtastbefehlssignals D22 größer als 25% des möglichen Abtastbereichs ist, wird der zweite Abtastmittenwert D_c22 in einer Richtung verschoben, sodass dieser näher zu dem Ausgangsmittenwert R_c liegt, während die Amplitude zunimmt.
Das heißt, bei dieser Ausführungsform kann der Verschiebungsbetrag M21 des ersten Abtastmittenwerts D_c21 von dem Ausgangsmittenwert R_c und der Verschiebungsbetrag M22 des zweiten Abtastmittenwert D_c22 von dem Ausgangsmittenwert R_c aus in Abhängigkeit von der Amplitude variiert werden.
Demzufolge weist die zweite Ausführungsform dieselben Vorteile wie die erste Ausführungsform auf. Zudem wird der Gesamt-Abtast-Korrekturvorgang einer Subtraktion aller Phasen um einen Betrag, der den Referenzmaximumwert Smax und den Referenzminimumwert Smin überschreitet, für eine sinusförmige Referenzwelle durchgeführt, die vor der Modulation eine sinusförmige Welle ist. Dies führt zu einer Verbesserung einer Spannungsnutzungseffizienz.
(Dritte Ausführungsform)
Eine dritte Ausführungsform der vorliegenden Erfindung ist in den 16A, 16B und 17A bis 17C gezeigt.
Bei der dritten Ausführungsform umfasst der Abtastberechner 65 ebenfalls wie bei der zweiten Ausführungsform den Modulator 653, der einen Modulationsvorgang zum Modulieren einer Wellenform einer sinusförmigen Referenzwelle durchführt.
Bei der dritten Ausführungsform wird in dem Modulator 653 als Modulationsvorgang ein Maximum-Minimum (max-min) Abtast-Entzerrungsvorgang durchgeführt, der in den 16A und 16B gezeigt ist. Bei diesem Vorgang wird eine U-Phasenabtastung Du, eine V-Phasenabtastung Dv und eine W-Phasenabtastung Dw basierend auf den folgenden Gleichungen berechnet. Bei den nachfolgenden Gleichungen sind Du', Dv' und Dw' jeweils die U-Phase, V-Phase und W-Phase vor der Modulation. Dmax und Dmin ist jeweils der Maximumwert und der Minimumwert der Abtastung für jede Phase vor der Modulation. $Du = Du'- (D_{max} - D_{min}) / 2$
$Dv = Dv'- (D_{max} - D_{min}) / 2$
$Dw = Dw'- (D_{max} - D_{min}) / 2$
Wellenformen von Abtastbefehlssignalen nach der Korrektur, die basierend auf den obenstehenden Gleichungen (1) bis (3) berechnet sind, stellen sich wie in 16B gezeigt dar.
Bei der dritten Ausführungsform wird ebenso wie bei der ersten Ausführungsform ein Brummstrom des Kondensators 50 durch ein Verschieben eines ersten Abtastbefehlssignals D31 nach unten und ein Verschieben eines zweiten Abtastbefehlssignals D32 nach oben verringert. Zudem wird ein Unterschied des Wärmeverlusts zwischen den FETs durch Variieren der Verschiebungsbeträge des ersten Abtastbefehlssignals D31 und des zweiten Abtastbefehlssignals D32 in Abhängigkeit von ihren Amplituden niedrig gehalten.
Falls insbesondere, wie in 17A gezeigt ist, die Amplitude des ersten Abtastbefehlssignals D31 gleich oder kleiner als 25% des möglichen Abtastbereichs ist, das heißt, falls der Minimumwert D_min31 des ersten Abtastbefehlssignals 31 gleich oder größer als die untere Grenze R_min des möglichen Abtastbereichs ist, wenn ein erster Abtastmittenwert D_c31 verschoben ist, sodass der Maximumwert D_max31 des ersten Abtastbefehlssignals D31 dem Ausgangsmittenwert R_c entspricht, wird der erste Abtastmittenwert D_c31 nach unten verschoben, sodass der Maximumwert D_max31 des ersten Abtastmittenwerts D31 dem Ausgangsmittenwert R_c entspricht. Falls andererseits die Amplitude des zweiten Abtastbefehlssignals D32 gleich oder kleiner als 25% des möglichen Abtastbereichs ist, das heißt, falls der Maximumwert D_max32 des zweiten Abtastbefehlssignals D32 gleich oder kleiner als die obere Grenze R_max des möglichen Abtastbereichs ist, wenn ein zweiter Abtastmittenwert D_c32 verschoben ist, sodass der Minimumwert D_min32 des zweiten Abtastbefehlssignals D32 dem Ausgangsmittenwert R_c entspricht, wird der zweite Abtastmittenwert D_c32 nach oben verschoben, sodass der Minimumwert D_min32 des zweiten Abtastmittenwerts D32 dem Ausgangsmittenwert R_c entspricht.
Falls die Amplitude des ersten Abtastbefehlssignals D31, wie in 17B gezeigt ist, 25% des möglichen Abtastbereichs beträgt, wenn der erste Abtastmittenwert D_c31 verschoben ist, sodass der Maximumwert D_max31 des ersten Abtastbefehlssignals D31 dem Ausgangsmittenwert R_c entspricht, entspricht der Minimumwert D_min31 des ersten Abtastbefehlssignals D31 der unteren Grenze R_min des möglichen Abtastbereichs. Falls zudem die Amplitude des zweiten Abtastbefehlssignals D32 25% des möglichen Abtastbereichs beträgt, wenn der zweite Abtastmittenwert D_c32 verschoben ist, sodass der Minimumwert D_min32 des zweiten Abtastbefehlssignals D32 dem Ausgangsmittenwert R_c entspricht, entspricht der Maximumwert D_max32 des zweiten Abtastbefehlssignals D32 der oberen Grenze R_max des möglichen Abtastbereichs.
Falls die Amplitude des ersten Abtastbefehlssignals D31, wie in 17C gezeigt ist, größer als 25% des möglichen Abtastbereichs ist, das heißt, falls der Minimumwert D_min31 des ersten Abtastbefehlssignals D31 kleiner als die untere Grenze R_min des möglichen Abtastbereichs ist, wenn der erste Abtastmittenwert D_c31 verschoben ist, sodass der Maximumwert D_max31 des ersten Abtastbefehlssignals D31 dem Ausgangsmittenwert R_c entspricht, wird der erste Abtastmittenwert D_c31 verschoben, sodass der Minimumwert D_min31 des ersten Abtastbefehlssignals D31 der unteren Grenze R_min des möglichen Abtastbereichs entspricht. Falls zudem die Amplitude des zweiten Abtastbefehlssignals D32 größer als 25% des möglichen Abtastbereichs ist, das heißt, falls der Maximumwert D_max32 des zweiten Abtastbefehlssignals D32 größer als die obere Grenze R_max des möglichen Abtastbereichs ist, wenn der zweite Abtastmittenwert D_c32 verschoben ist, sodass der Minimumwert D_min32 des zweiten Abtastbefehlssignals D32 dem Ausgangsmittenwert R_c entspricht, wird der zweite Abtastmittenwert D_c32 verschoben, sodass der Maximumwert D_max32 des zweiten Abtastbefehlssignals D32 der oberen Grenze R_max des möglichen Abtastbereichs entspricht.
Das heißt, falls die Amplitude des ersten Abtastbefehlssignals D31 gleich oder weniger als 25% des möglichen Abtastbereichs ist, wird der erste Abtastmittenwert D_c31 nach unten verschoben, sodass dieser von den Abtastmittenwert R_c beabstandet ist, während die Amplitude zunimmt. Falls zudem die Amplitude des ersten Abtastbefehlssignals D31 größer als 25% des möglichen Abtastbereichs ist, wird der erste Abtastmittenwert D_c31 in einer Richtung verschoben, sodass dieser näher zu dem Ausgangsmittenwert R_c liegt.
Falls zudem die Amplitude des zweiten Abtastbefehlssignals D32 gleich oder kleiner als 25% des möglichen Abtastbereichs ist, wird der zweite Abtastmittenwert D_c32 nach oben verschoben, sodass dieser von dem Ausgangsmittenwert R_c beabstandet ist, während die Amplitude zunimmt. Falls zudem die Amplitude des zweiten Abtastbefehlssignals D32 größer als 25% des möglichen Abtastbereichs ist, wird der zweite Abtastmittenwert D_c32 in einer Richtung verschoben, sodass dieser näher zu dem Ausgangsmittenwert R_c liegt, während die Amplitude zunimmt.
Das heißt, bei der dritten Ausführungsform kann der Verschiebungsbetrag M31 des ersten Abtastmittenwerts D_c31 von dem Ausgangsmittenwert R_c und der Verschiebungsbetrag M32 des zweiten Abtastmittenwerts D_c32 von dem Ausgangsmittenwert R_c aus in Abhängigkeit von der Amplitude variiert werden.
Demzufolge weist die dritte Ausführungsform dieselben Vorteile wie die erste Ausführungsform auf. Zudem wird der Max-Min-Abtast-Entzerrungsvorgang eines Berechnens eines Durchschnittswerts zwischen der größten Abtastung und der kleinen Abtastung für das sinusförmige Wellensignal vor der Modulation sowie eine Subtraktion des Durchschnittswerts von allen Phasen durchgeführt. Dies führt zu einer Verbesserung einer Spannungsnutzungseffizienz.
(Vierte Ausführungsform)
Eine vierte Ausführungsform der vorliegenden Erfindung wird in den 18A, 18B und 19A bis 19C gezeigt.
Bei der vierten Ausführungsform umfasst der Abtastberechner 65 ebenso wie bei der zweiten und dritten Ausführungsform den Modulator 653, der einen Modulationsvorgang zum Modulieren einer Wellenform einer sinusförmigen Referenzwelle durchführt.
Bei der vierten Ausführungsform wird in dem Modulator 653 als Modulationsvorgang ein niedrigerer einheitlicher zweiphasiger Modulationsvorgang durchgeführt, der in den 18A und 18B gezeigt ist. Bei diesem Vorgang wird für eine sinusförmige Referenzwelle, die in 18A gezeigt ist, ein Unterschied zwischen einer Abtastung der kleinsten Phase und dem Referenzminimumwert S_min von allen Phasen subtrahiert, sodass die Abtastung der kleinsten Phase dem Referenzminimumwert Smin entspricht. Wellenformen nach der niedrigeren einheitlichen zweiphasigen Modulation sind in 18B gezeigt.
Bei der vierten Ausführungsform wird ebenso wie bei der ersten Ausführungsform ein Brummstrom des Kondensators 50 durch ein Verschieben eines ersten Abtastbefehlssignals D41 nach unten und ein Verschieben eines zweiten Abtastbefehlssignals D42 nach oben verringert. Zudem wird ein Unterschied des Wärmeverlusts zwischen den FETs durch ein Variieren der Verschiebungsbeträge des ersten Abtastbefehlssignals D41 und des zweiten Abtastbefehlssignals D42 in Abhängigkeit ihrer Amplituden niedrig gehalten.
Falls insbesondere, wie in 19A gezeigt ist, die Amplitude des ersten Abtastbefehlssignals D41 gleich oder kleiner als 25% des möglichen Abtastbereichs ist, das heißt, falls der Minimumwert D_min41 des ersten Abtastbefehlssignals D41 gleich oder größer als die untere Grenze Rmin des möglichen Abtastbereichs ist, wenn ein erster Abtastmittenwert D_c41 verschoben ist, sodass der Maximumwert D_max41 des ersten Abtastbefehlssignals D41 dem Ausgangsmittenwert R_c entspricht, wird der erste Abtastmittenwert D_c41 nach unten verschoben, sodass der Maximumwert D_max41 des ersten Abtastbefehlssignals D41 dem Ausgangsmittenwert R_c entspricht. Falls andererseits die Amplitude des zweiten Abtastbefehlssignals D42 gleich oder kleiner als 25% des möglichen Abtastbereichs ist, das heißt, falls der Maximumwert D_max42 des zweiten Abtastbefehlssignals D42 gleich oder kleiner als die obere Grenze R_max des möglichen Abtastbereichs ist, wenn ein zweiter Abtastmittenwert D_c42 verschoben ist, sodass der Minimumwert D_min42 des zweiten Abtastbefehlssignals D42 dem Ausgangsmittenwert R_c entspricht, wird der zweite Abtastmittenwert D_c42 nach oben verschoben, sodass der Minimumwert D_min42 des zweiten Abtastbefehlssignals D42 dem Ausgangsmittenwert R_c entspricht.
Falls die Amplitude des ersten Abtastbefehlssignals D41, wie in 19B gezeigt ist, 25% des möglichen Abtastbereichs beträgt, wenn der erste Abtastmittenwert D_c41 verschoben ist, sodass der Maximumwert D_max41 des ersten Abtastbefehlssignals D41 dem Ausgangsmittenwert R_c entspricht, entspricht der Minimumwert D_min41 des ersten Abtastbefehlssignals D41 der unteren Grenze R_min des möglichen Abtastbereichs. Falls zudem die Amplitude des zweiten Abtastbefehlssignal D42 25% des möglichen Abtastbereichs beträgt, wenn der zweite Abtastmittenwert D_c42 verschoben ist, sodass der Minimumwert D_min42 des zweiten Abtastbefehlssignals D42 dem Ausgangsmittenwert R_c entspricht, entspricht der Maximumwert D_max42 des zweiten Abtastbefehlssignals D42 der oberen Grenze R_max des möglichen Abtastbereichs.
Falls die Amplitude des ersten Abtastbefehlssignals D41, wie in 19C gezeigt ist, größer als 25% des möglichen Abtastbereichs ist, das heißt, falls der Minimumwert D_min41 des ersten Abtastbefehlssignals D41 kleiner als die untere Grenze R_min des möglichen Abtastbereichs ist, wenn der erste Abtastmittenwert D_c41 verschoben ist, sodass der Maximumwert D_max41 des ersten Abtastbefehlssignals D41 dem Ausgangsmittenwert R_c entspricht, wird der erste Abtastmittenwert D_c41 verschoben, sodass der Minimumwert D_min41 des ersten Abtastbefehlssignals D41 der unteren Grenze R_min des möglichen Abtastbereichs entspricht. Falls zudem die Amplitude des zweiten Abtastbefehlssignals D42 größer als 25% des möglichen Abtastbereichs ist, das heißt, falls der Maximumwert D_max42 des zweiten Abtastbefehlssignals D42 größer als die obere Grenze R_max des möglichen Abtastbereichs ist, wenn der zweite Abtastmittenwert D_c42 verschoben ist, sodass der Minimumwert D_min42 des zweiten Abtastbefehlssignals D42 dem Ausgangsmittenwert R_c entspricht, wird der zweite Abtastmittenwert D_c42 verschoben, sodass der Maximumwert D_max42 des zweiten Abtastbefehlssignals D42 der oberen Grenze R_max des möglichen Abtastbereichs entspricht.
Das heißt, falls die Amplitude des ersten Abtastbefehlssignals D41 gleich oder weniger als 25% des möglichen Abtastbereichs ist, wird der erste Abtastmittenwert D_c41 nach unten verschoben, sodass dieser zu dem Ausgangsmittenwert R_c beabstandet ist während die Amplitude zunimmt. Falls zudem die Amplitude des ersten Abtastbefehlssignals D41 größer als 25% des möglichen Abtastbereichs ist, wird der erste Abtastmittenwert D_c41 in einer Richtung verschoben, sodass dieser näher zu dem Ausgangsmittenwert R_c liegt.
Falls zudem die Amplitude des zweiten Abtastbefehlssignals D42 gleich oder kleiner als 25% des möglichen Abtastbereichs ist, wird der zweite Abtastmittenwert D_c42 nach oben verschoben, sodass dieser zu dem Ausgangsmittenwert R_c beabstandet ist während die Amplitude zunimmt. Falls zudem die Amplitude des zweiten Abtastbefehlssignals D42 größer als 25% des möglichen Abtastbereichs ist, wird der zweite Abtastmittenwert D_c42 in einer Richtung verschoben, sodass dieser näher zu dem Ausgangsmittenwert R_c liegt während die Amplitude zunimmt.
Das heißt, bei der vierten Ausführungsform kann der Verschiebungsbetrag M41 des ersten Abtastmittenwert D_c41 von dem Ausgangsmittenwert R_c und der Verschiebungsbetrag M42 des zweiten Abtastmittenwert D_c42 von dem Ausgangsmittenwert R_c aus in Abhängigkeit von der Amplitude variiert werden.
Demzufolge weist die vierte Ausführungsform dieselben Vorteile wie die erste Ausführungsform auf. Zudem wird der niedrigere einheitliche zweiphasige Modulationsvorgang einer Subtraktion eines Unterschieds zwischen einer Abtastung der kleinsten Phase und dem Referenzminimumwert an allen Phasen durchgeführt, sodass die kleinste Abtastung in einem sinusförmigen Wellensignal vor der Modulation dem Referenzminimumwert S_min entspricht. Dies führt zu einer Verbesserung der Spannungsnutzungseffizienz.
(Fünfte Ausführungsform)
In den 20A, 20B und 21A bis 21C ist eine fünfte Ausführungsform der vorliegenden Erfindung gezeigt.
Bei der fünften Ausführungsform umfasst der Abtastberechner 65 ebenso wie bei der zweiten bis vierten Ausführungsform den Modulator 653, der einen Modulationsvorgang zum Modulieren einer Wellenform einer sinusförmigen Referenzwelle durchführt.
Bei der fünften Ausführungsform wird in dem Modulator 653 als Modulationsvorgang ein oberer einheitlicher zweiphasiger Modulationsvorgang durchgeführt, der in den 20A und 20B gezeigt ist. Bei diesem Vorgang wird für eine sinusförmige Referenzwelle, die in 20A gezeigt ist, eine Differenz zwischen einer Abtastung der größten Phase und dem Referenzmaximumwert Smax zu allen Phasen addiert, sodass die Abtastung der größten Phase dem Referenzmaximumwert Smax entspricht. Wellenformen nach der oberen einheitlichen zweiphasigen Modulation stellen sich wie in 20B gezeigt dar.
Bei der fünften Ausführungsform wird ebenso wie bei der ersten Ausführungsform ein Brummstrom des Kondensators 50 durch ein Verschieben eines ersten Abtastbefehlssignals D51 nach unten und ein Verschieben eines zweiten Abtastbefehlssignals D52 nach oben verringert. Zudem wird eine Differenz des Wärmeverlusts zwischen den FETs durch ein Variieren der Verschiebungsbeträge des ersten Abtastbefehlssignals D51 und des zweiten Abtastbefehlssignals D52 in Abhängigkeit ihrer Amplituden niedrig gehalten.
Falls insbesondere, wie in 21A gezeigt ist, die Amplitude des ersten Abtastbefehlssignals D51 gleich oder kleiner als 25% des möglichen Abtastbereichs ist, das heißt, falls der Minimumwert D_min51 des ersten Abtastbefehlssignals D51 gleich oder größer als die untere Grenze Rmin des möglichen Abtastbereichs ist, wenn ein erster Abtastmittenwert D_c51 verschoben ist, sodass der Maximumwert D_max51 des ersten Abtastbefehlssignals D51 dem Ausgangsmittenwert R_c entspricht, wird der erste Abtastmittenwert D_c51 nach unten verschoben, sodass der Maximumwert D_max51 des ersten Abtastbefehlssignals D51 dem Ausgangsmittenwert R_c entspricht. Falls andererseits die Amplitude des zweiten Abtastbefehlssignals D52 gleich oder kleiner als 25% des möglichen Abtastbereichs ist, das heißt, falls der Maximumwert D_max52 des zweiten Abtastbefehlssignals D52 gleich oder kleiner als die obere Grenze R_max des möglichen Abtastbereichs ist, wenn ein zweiter Abtastmittenwert D_c52 verschoben ist, sodass der Minimumwert D_min52 des zweiten Abtastbefehlssignals D52 dem Ausgangsmittenwert R_c entspricht, wird der zweite Abtastmittenwert D_c52 nach oben verschoben, sodass der Minimumwert D_min52 des zweiten Abtastbefehlssignals D52 dem Ausgangsmittenwert R_c entspricht.
Falls die Amplitude des ersten Abtastbefehlssignals D51, wie in 21B gezeigt ist, 25% des möglichen Abtastbereichs beträgt, wenn der erste Abtastmittenwert D_c51 verschoben ist, sodass der Maximumwert D_max51 des ersten Abtastbefehlssignals D51 dem Ausgangsmittenwert R_c entspricht, entspricht der Minimumwert D_min51 des ersten Abtastbefehlssignals D51 der unteren Grenze Rmin des möglichen Abtastbereichs. Falls zudem die Amplitude des zweiten Abtastbefehlssignal D52 25% des möglichen Abtastbereichs beträgt, wenn der zweite Abtastmittenwert D_c52 verschoben ist, sodass der Minimumwert D_min52 des zweiten Abtastbefehlssignals D52 dem Ausgangsmittenwert R_c entspricht, entspricht der Maximumwert D_max52 des zweiten Abtastbefehlssignals D52 der oberen Grenze R_max des möglichen Abtastbereichs.
Falls die Amplitude des ersten Abtastbefehlssignals D51, wie in 21C gezeigt ist, größer als 25% des möglichen Abtastbereichs ist, das heißt, falls der Minimumwert D_min51 des ersten Abtastbefehlssignals D51 kleiner als die untere Grenze Rmin des möglichen Abtastbereichs ist, wenn der erste Abtastmittenwert D_c51 verschoben ist, sodass der Maximumwert D_max51 des ersten Abtastbefehlssignals D51 dem Ausgangsmittenwert R_c entspricht, wird der erste Abtastmittenwert D_c51 verschoben, sodass der Minimumwert D_min51 des ersten Abtastbefehlssignals D51 der unteren Grenze Rmin des möglichen Abtastbereichs entspricht. Falls zudem die Amplitude des zweiten Abtastbefehlssignals D52 größer als 25% des möglichen Abtastbereichs ist, das heißt, falls der Maximumwert D_max52 des zweiten Abtastbefehlssignals D52 größer als die obere Grenze R_max des möglichen Abtastbereichs ist, wenn der zweite Abtastmittenwert D_c52 verschoben ist, sodass der Minimumwert D_min52 des zweiten Abtastbefehlssignals D52 dem Ausgangsmittenwert R_c entspricht, wird der zweite Abtastmittenwert D_c52 verschoben, sodass der Maximumwert D_max52 des zweiten Abtastbefehlssignals D52 der oberen Grenze R_max des möglichen Abtastbereichs entspricht.
Das heißt, falls die Amplitude des ersten Abtastbefehlssignals D51 gleich oder weniger als 25% des möglichen Abtastbereichs ist, wird der erste Abtastmittenwert D_c51 nach unten verschoben, sodass dieser zu dem Ausgangsmittenwert R_c beabstandet ist während die Amplitude zunimmt. Falls zudem die Amplitude des ersten Abtastbefehlssignals D51 größer als 25% des möglichen Abtastbereichs ist, wird der erste Abtastmittenwert D_c51 in einer Richtung verschoben, sodass dieser nahe zu dem Ausgangsmittenwert R_c liegt.
Falls zudem die Amplitude des zweiten Abtastbefehlssignals D52 gleich oder kleiner als 25% des möglichen Abtastbereichs ist, wird der zweite Abtastmittenwert D_c52 nach oben verschoben, sodass dieser zu dem Ausgangsmittenwert R_c beabstandet ist während die Amplitude zunimmt. Falls zudem die Amplitude des zweiten Abtastbefehlssignals D52 größer als 25% des möglichen Abtastbereichs ist, wird der zweite Abtastmittenwert D_c52 in einer Richtung verschoben, sodass dieser nahe zu dem Ausgangsmittenwert R_c liegt während die Amplitude zunimmt.
Das heißt, bei der fünften Ausführungsform kann der Verschiebungsbetrag M51 des ersten Abtastmittenwert D_c51 zu dem Ausgangsmittenwert R_c und der Verschiebungsbetrag M52 des zweiten Abtastmittenwert D_c52 von dem Ausgangsmittenwert R_c aus in Abhängigkeit von der Amplitude variiert werden.
Demzufolge weist diese Ausführungsform dieselben Vorteile wie die erste Ausführungsform auf. Zudem wird der obere einheitliche zweiphasige Modulationsvorgang einer Addition einer Differenz zwischen einer Abtastung der größten Phase und dem Referenzmaximumwert zu allen Phasen durchgeführt, sodass die größte Abtastung in einem sinusförmigen Wellensignal vor der Modulation dem Referenzmaximumwert Smax entspricht. Dies führt zu einer Verbesserung der Spannungsnutzungseffizienz.
(Sechste Ausführungsform)
In den 22A bis 22C ist eine sechste Ausführungsform der vorliegenden Erfindung gezeigt.
Bei der sechsten Ausführungsform umfasst der Abtastberechner 65 ebenso wie bei der zweiten bis fünften Ausführungsform den Modulator 653, der einen Modulationsvorgang zum Modulieren einer Wellenform einer sinusförmigen Referenzwelle durchführt.
Bei der sechsten Ausführungsform wird als Modulationsvorgang in dem Modulator 653 für eine Befehlsspannung zum Treiben der ersten Inverterschaltung 20 ein niedrigerer einheitlicher zweiphasiger Modulationsvorgang durchgeführt, der in den 18A und 18B gezeigt ist und für eine Befehlsspannung zum Treiben der zweiten Inverterschaltung 30 wird ein höherer einheitlicher zweiphasiger Modulationsvorgang durchgeführt, der in den 20A und 20B gezeigt ist
Bei der sechsten Ausführungsform wird wie bei der ersten Ausführungsform ein Brummstrom des Kondensators 50 durch eine Verschiebung eines ersten Abtastbefehlssignals D61 nach unten und ein Verschieben eines zweiten Abtastbefehlssignals D62 nach oben verringert. Zudem wird eine Differenz des Wärmeverlusts zwischen den FETs durch ein Variieren der Verschiebungsbeträge des ersten Abtastbefehlssignals D61 und des zweiten Abtastbefehlssignals D62 in Abhängigkeit ihrer Amplituden niedrig gehalten.
Falls insbesondere, wie in 22A gezeigt ist, die Amplitude des ersten Abtastbefehlssignals D61 gleich oder kleiner als 25% des möglichen Abtastbereichs ist, das heißt, falls der Minimumwert D_min61 des ersten Abtastbefehlssignals D61 gleich oder größer als die untere Grenze R_min des möglichen Abtastbereichs ist, wenn ein erster Abtastmittenwert D_c61 verschoben ist, sodass der Maximumwert D_max61 des ersten Abtastbefehlssignals D61 dem Ausgangsmittenwert R_c entspricht, wird der erste Abtastmittenwert D_c61 nach unten verschoben, sodass der Maximumwert D_max61 des ersten Abtastbefehlssignals D61 dem Ausgangsmittenwert R_c entspricht. Falls andererseits die Amplitude des zweiten Abtastbefehlssignals D62 gleich oder kleiner als 25% des möglichen Abtastbereichs ist, das heißt, falls der Maximumwert D_max62 des zweiten Abtastbefehlssignals D62 gleich oder kleiner als die obere Grenze R_max des möglichen Abtastbereichs ist, wenn ein zweiter Abtastmittenwert D_c62 verschoben ist, sodass der Minimumwert D_min62 des zweiten Abtastbefehlssignals D62 dem Ausgangsmittenwert R_c entspricht, wird der zweite Abtastmittenwert D_c62 nach oben verschoben, sodass der Minimumwert D_min62 des zweiten Abtastbefehlssignals D62 dem Ausgangsmittenwert R_c entspricht.
Falls die Amplitude des ersten Abtastbefehlssignals D61, wie in 22B gezeigt ist, 25% des möglichen Abtastbereichs beträgt, wenn der erste Abtastmittenwert D_c61 verschoben ist, sodass der Maximumwert D_max61 des ersten Abtastbefehlssignals D61 dem Ausgangsmittenwert R_c entspricht, entspricht der Minimumwert D_min61 des ersten Abtastbefehlssignals D61 der unteren Grenze Rmin des möglichen Abtastbereichs. Falls zudem die Amplitude des zweiten Abtastbefehlssignal D62 25% des möglichen Abtastbereichs beträgt, wenn der zweite Abtastmittenwert D_c62 verschoben ist, sodass der Minimumwert D_min62 des zweiten Abtastbefehlssignals D62 dem Ausgangsmittenwert R_c entspricht, entspricht der Maximumwert D_max62 des zweiten Abtastbefehlssignals D62 der oberen Grenze R_max des möglichen Abtastbereichs.
Falls die Amplitude des ersten Abtastbefehlssignals D61, wie in 22C gezeigt ist, größer als 25% des möglichen Abtastbereichs ist, das heißt, falls der Minimumwert D_min61 des ersten Abtastbefehlssignals D61 kleiner als die untere Grenze Rmin des möglichen Abtastbereichs ist, wenn der erste Abtastmittenwert D_c61 verschoben ist, sodass der Maximumwert D_max61 des ersten Abtastbefehlssignals D61 dem Ausgangsmittenwert R_c entspricht, wird der erste Abtastmittenwert D_c61 verschoben, sodass der Minimumwert D_min61 des ersten Abtastbefehlssignals D61 der unteren Grenze Rmin des möglichen Abtastbereichs entspricht. Falls zudem die Amplitude des zweiten Abtastbefehlssignals D62 größer als 25% des möglichen Abtastbereichs ist, das heißt, falls der Maximumwert D_max62 des zweiten Abtastbefehlssignals D62 größer als die obere Grenze R_max des möglichen Abtastbereichs ist, wenn der zweite Abtastmittenwert D_c62 verschoben ist, sodass der Minimumwert D_min62 des zweiten Abtastbefehlssignals D62 dem Ausgangsmittenwert R_c entspricht, wird der zweite Abtastmittenwert D_c62 verschoben, sodass der Maximumwert D_max62 des zweiten Abtastbefehlssignals D62 der oberen Grenze R_max des möglichen Abtastbereichs entspricht.
Das heißt, falls die Amplitude des ersten Abtastbefehlssignals D61 gleich oder weniger als 25% des möglichen Abtastbereichs ist, wird der erste Abtastmittenwert D_c61 nach unten verschoben, sodass dieser zu dem Ausgangsmittenwert R_c beabstandet ist während die Amplitude zunimmt. Falls zudem die Amplitude des ersten Abtastbefehlssignals D61 größer als 25% des möglichen Abtastbereichs ist, wird der erste Abtastmittenwert D_c61 in einer Richtung verschoben, sodass dieser nahe zu dem Ausgangsmittenwert R_c liegt.
Falls zudem die Amplitude des zweiten Abtastbefehlssignals D62 gleich oder kleiner als 25% des möglichen Abtastbereichs ist, wird der zweite Abtastmittenwert D_c62 nach oben verschoben, sodass dieser zu dem Ausgangsmittenwert R_c beabstandet ist während die Amplitude zunimmt. Falls zudem die Amplitude des zweiten Abtastbefehlssignals D62 größer als 25% des möglichen Abtastbereichs ist, wird der zweite Abtastmittenwert D_c62 in einer Richtung verschoben, sodass dieser nahe zu dem Ausgangsmittenwert R_c liegt während die Amplitude zunimmt.
Das heißt, bei der sechsten Ausführungsform kann der Verschiebungsbetrag M61 des ersten Abtastmittenwert D_c61 von dem Ausgangsmittenwert R_c und der Verschiebungsbetrag M62 des zweiten Abtastmittenwert D_c62 von dem Ausgangsmittenwert R_c aus in Abhängigkeit der Amplituden variiert werden.
Demzufolge weist die sechste Ausführungsform die gleichen Vorteile wie die erste Ausführungsform auf. Zudem wird für das erste Abtastbefehlssignal D61 der niedrigere einheitliche zweiphasige Modulationsvorgang einer Subtraktion einer Differenz zwischen einer Abtastung der kleinsten Phase und dem Referenzminimumwert S_min an allen Phasen durchgeführt, sodass die Abtastung der kleinsten Phase in einem sinusförmigen Wellensignal vor der Modulation dem Referenzminimumwert Smin entspricht. Zudem wird für das zweite Abtastbefehlssignal D62 der höhere einheitliche zweiphasige Modulationsvorgang eines Addierens einer Differenz zwischen einer Abtastung der größten Phase und dem Referenzmaximumwert Smax zu allen Phasen durchgeführt, sodass die Abtastung der größten Phase in einem sinusförmigen Wellensignal vor der Modulation dem Referenzminimumwert Smin entspricht. Dies führt zu einer Verbesserung der Spannungsnutzungseffizienz.
Die vorliegende Erfindung ist nicht auf die obenstehend beschriebenen Ausführungsformen beschränkt, allerdings ist zu verstehen, dass verschiedene nachfolgende Modifikationen vorgenommen werden können ohne von dem Kern und dem Umfang der Erfindung abzuweichen.
Änderung der Verschiebungsrichtung des Spannungsbefehlssignals
Obwohl in den vorausgehenden Ausführungsformen dargestellt worden ist, dass das erste Abtastbefehlssignal, das mit dem Treiben und der Steuerung der ersten Inverterschaltung zusammenhängt, von dem Ausgangsmittenwert aus nach unten verschoben wird, und das zweite Abtastbefehlssignal, das mit dem Treiben und der Steuerung der zweiten Inverterschaltung zusammenhängt, von dem Ausgangsmittenwert aus nach oben verschoben wird, können die Verschiebungsrichtungen der Spannungsbefehlssignale jedoch auch miteinander vertauscht werden.
Zudem kann bei einer Modifikation die Verschiebungsrichtung des Spannungsbefehlssignals, das mit dem Betrieb und der Steuerung der ersten Inverterschaltung in Zusammenhang steht und die Verschiebungsrichtung des Spannungsbefehlssignal, das mit dem Betrieb und der Steuerung der zweiten Inverterschaltung in Zusammenhang steht für jede vorbestimmte Zeitdauer getauscht werden.
In 23 wird ein erstes Abtastbefehlssignal D71, das mit dem Treiben und der Steuerung der ersten Inverterschaltung in Zusammenhang steht, durch eine durchgezogene Linie angezeigt und ein zweites Abtastbefehlssignal D72, das mit dem Treiben und der Steuerung der zweiten Inverterschaltung in Zusammenhang steht, wird durch eine gestrichelte Linie angezeigt. Wie in 23 gezeigt ist, wird während einer ersten Zeitdauer T1 die erste Inverterschaltung durch das erste Abtastbefehlssignal D71, das nach unten verschoben ist, betrieben und gesteuert, und die zweite Inverterschaltung wird durch das zweite Abtastbefehlssignal D72, das nach oben verschoben ist, betrieben. Während einer Zeitdauer T2, die auf die Zeitdauer T1 folgt, wird die erste Inverterschaltung durch das erste Abtastbefehlssignal D71, das nach oben verschoben ist, betrieben und gesteuert, und die zweite Inverterschaltung wird durch das zweite Abtastbefehlssignal D72, das nach unten verschoben ist, betrieben und gesteuert. Zudem wird während einer Zeitdauer T3, die auf die Zeitdauer T2 folgt, wie in der Zeitdauer T1 die erste Inverterschaltung durch das erste Abtastbefehlssignal D71, das nach unten verschoben ist, betrieben und gesteuert, und die zweite Inverterschaltung wird durch das zweite Abtastbefehlssignal D72, das nach oben verschoben ist, betrieben.
Auf diese Weise wechseln sich zwei (erste und zweite) Zeitdauern in vorbestimmten Intervallen ab. Während der ersten Zeitdauer wird die erste Inverterschaltung mit dem Mittenwert des ersten Abtastbefehlssignals D71 betrieben und gesteuert, der basierend auf einem ersten Verschiebungsbetrag, der von dem Ausgangsmittenwert R_c aus nach unten verschoben ist, bestimmt wird, und die zweite Inverterschaltung wird mit dem Mittenwert des zweiten Abtastbefehlssignals D72 betrieben und gesteuert, der basierend auf einem zweiten Verschiebungsbetrag, der von dem Ausgangsmittenwert R_c aus nach oben verschoben ist, bestimmt wird. Während der zweiten Zeitdauer wird die erste Inverterschaltung mit dem Mittenwert des ersten Abtastbefehlssignals D71 betrieben und gesteuert, der basierend auf dem zweiten Verschiebungsbetrag, der von dem Ausgangsmittenwert R_c aus nach oben verschoben ist, bestimmt wird, und die zweite Inverterschaltung wird mit dem Mittenwert des zweiten Abtastbefehlssignals D72 betrieben und gesteuert, der basierend auf dem ersten Verschiebungsbetrag, der von dem Ausgangsmittenwert R_c aus nach unten verschoben ist, bestimmt wird. Dies bezieht sich auf Änderungen der Verschiebungsrichtungen der Abtastbefehlssignale in vorbestimmten Intervallen, die mit dem Betrieb der jeweiligen Inverterschaltungen in Zusammenhang stehen. Dies ermöglicht es, dass integrierte Stromwerte entzerrt werden und eine Abweichung des Wärmeverlusts zwischen Schaltelementen durch Minimierung einer Differenz der Einschaltzeit zwischen Schaltelementen minimiert wird. Die Zeitdauern T1 und T3 entsprechen der ersten Zeitdauer und die Zeitdauer T2 entspricht der zweiten Zeitdauer. Zudem entspricht die erste Inverterschaltung der einen Inverterschaltung und die zweite Inverterschaltung entspricht der anderen Inverterschaltung. Zudem entspricht das erste Abtastbefehlssignal D72 einem ersten Spannungsbefehlssignal und das zweite Abtastbefehlssignal D72 entspricht einem zweiten Spannungsbefehlssignal.
Allerdings kann ein lautes Rauschen aufgrund der Unstetigkeit der Abtastbefehlssignale erzeugt werden, wenn sich die Verschiebungsrichtungen der Abtastbefehlssignale periodisch ändern, wie obenstehend beschrieben ist. Wenn z. B. der Leistungswandler an einem Gerät wie z. B. einem elektrischen Servolenkungssystem (EPS) oder dergleichen angewendet wird, kann eine Zeitdauer eingestellt werden, in der die Verschiebungsrichtungen geändert werden, um eine Frequenz bereitzustellen, bei der das Rauschen nicht wahrnehmbar ist, oder es kann eine Veränderung des Zyklus der Verschiebungsrichtung variiert werden.
Zudem können während der Zeitdauer zum Ändern der Verschiebungsrichtungen basierend auf einem integrierten Stromwert der Schaltelemente die Verschiebungsrichtungen der Abtastbefehlssignale geändert werden, wenn der integrierte Stromwert der Schaltelemente einen vorbestimmten Wert überschreitet. Das heißt, die erste Inverterschaltung wird mit dem Mittenwert des ersten Abtastbefehlssignals betrieben und gesteuert, der basierend auf dem ersten Verschiebungsbetrag, der von dem Ausgangsmittenwert R_c aus nach unten verschoben ist, bestimmt wird, und die zweite Inverterschaltung wird mit dem Mittenwert des zweiten Abtastbefehlssignals betrieben und gesteuert, der basierend auf dem zweiten Verschiebungsbetrag, der von dem Ausgangsmittenwert R_c aus nach oben verschoben ist, bestimmt wird. Wenn zudem der integrierte Wert des Stroms, der durch einige der Schaltelemente fließt einen vorbestimmten Wert überschreitet, wird die erste Inverterschaltung mit dem Mittenwert des ersten Abtastbefehlssignals betrieben und gesteuert, der basierend auf dem zweiten Verschiebungsbetrag, der von dem Ausgangsmittenwert R_c aus nach oben verschoben ist, bestimmt wird, und die zweite Inverterschaltung wird mit dem Mittenwert des zweiten Abtastbefehlssignals betrieben und gesteuert, der basierend auf dem ersten Verschiebungsbetrag, der von dem Ausgangsmittenwert R_c aus nach unten verschoben ist, bestimmt wird. Dies ermöglicht es, dass integrierte Stromwerte entzerrt werden und eine Abweichung des Wärmeverlusts zwischen Schaltelementen durch Minimieren einer Differenz der Einschaltzeit zwischen Schaltelementen minimiert wird. Zudem kann ein lautes Rauschen aufgrund der Änderung der Verschiebungsrichtung unterdrückt werden, da eine Änderungsfrequenz nicht konstant ist während die Verschiebungsrichtungen der Abtastbefehlssignale basierend auf dem integrierten Stromwert geändert werden.
Eine solche Änderung der Verschiebungsrichtung kann auf jede der oben genannten Ausführungsformen angewendet werden.
Lage der Stromerfassungsschaltung
Die 24A bis 24F zeigen Stellen der Stromerfassungsschaltung. Die 24A bis 24F zeigen lediglich die erste Inverterschaltung 20 und den ersten Satz von Wicklungen 18 entsprechend zu der ersten Inverterschaltung 20 ohne die zweite Inverterschaltung 30 und den zweiten Satz von Wicklungen 19 entsprechend der zweiten Inverterschaltung 30.
Wie in 24A gezeigt ist, können die Stromdetektoren 41 bis 43 auf einer Bodenseite der low-side FETs 24 bis 26 vorgesehen sein. Wie in 24B gezeigt ist, kann abgesehen von dem W1 Stromdetektor 43, der U1 Stromdetektor 41 zwischen dem U low-side FET 24 und dem Boden vorgesehen sein und der V1 Stromdetektor 42 kann zwischen dem U low-side FET 25 und dem Boden vorgesehen sein. Wie in diesem Beispiel, kann selbst dann, wenn einer der n-Phasenstromdetektoren ausgelassen wird, ein Strom für alle Phasen aus einer Differenz mit dem Leistungsquellenstrom erfasst werden. Zum Beispiel kann ein Strom von Phasen für zwei von drei Phasenstromdetektoren erfasst werden, es kann ein Strom von Phasen für drei von vier Phasenstromdetektoren erfasst werden, es kann ein Strom von Phasen für vier von fünf Phasenstromdetektoren erfasst werden, usw. Zudem kann jede Phase jede Phase für die Stromdetektoren ausgelassen werden.
Wie in 24C gezeigt ist, können die Stromdetektoren 41 bis 43 an einer Leistungsquellenseite der high-side FETs 21 bis 23 vorgesehen sein. Wie in 24D gezeigt ist, kann der W1 Stromdetektor 43 in dem Beispiel aus 24C ausgelassen werden. Das Auslassen von einem der n-Phasenstromdetektoren ist in 24B dargestellt.
Wie in 24E gezeigt ist, können die Stromdetektoren 41 bis 43 zwischen entsprechenden Knotenpunkten zwischen den hig-side FETs 21 bis 23 und den low-side FETs 24 bis 26 und den entsprechenden Wicklungen 11 bis 13 vorgesehen sein. Wie in 24F gezeigt ist, kann der W1 Stromdetektor 43 in dem Beispiel aus 24E ausgelassen werden. Das Auslassen von einem der n-Phasenstromdetektoren ist in 24B dargestellt.
Typen von Stromerfassungsschaltungen
Wenn eine Stromerfassungsschaltung an den in den 24E und 24F gezeigten Orten vorgesehen ist, wird vorzugsweise ein Hallelement als Stromdetektor verwendet. Wenn eine Stromerfassungsschaltung an den in den 24A bis 24D gezeigten Orten vorgesehen ist, kann das Hallelement mit einem Nebenschlusswiderstand als Stromdetektor ersetzt werden.
Wenn ein Nebenschlusswiderstand an den in den 24A oder 24B gezeigten Stellen als Stromdetektor vorgesehen ist, wird z. B. für einen Spitzenabschnitt des PWM Referenzsignals, das in den 4A und 4B gezeigt ist, der Spitzenstrom als Wicklungsstrom erfasst, da ein Strom, der durch die Stromdetektoren 41 bis 43 fließt, wenn alle der low-side FETs 24 bis 26 eingeschaltet sind, (als Spitzenstrom bezeichnet) gleich groß wie ein Strom ist, der durch den Satz von Wicklungen 18 fließt. Andererseits wird für einen Tiefenabschnitt des PWM Referenzsignals ein Strom, der durch die Stromdetektoren 41 bis 43 fließt, wenn alle low-side FETs 24 bis 26 ausgeschaltet sind, (als Tiefenabschnittstrom bezeichnet) basierend auf einer Abweichung der Temperatur eines Nebenschlusswiderstands oder einer Verstärkerschaltung dazu verwendet, um den Wicklungsstrom zu korrigieren.
Das heißt, wenn ein Nebenschlusswiderstand als Stromdetektor für Spitzen- und Tiefenabschnitte des PWM Referenzsignals verwendet wird, ist es erforderlich, eine Zeitdauer zu gewährleisten, während der alle low-side FETs 24 bis 26 eingeschaltet sind oder eine Zeitdauer, während der alle der low-side FETs 24 bis 26 ausgeschaltet sind. Wenn ein Strom durch einen Nebenschlusswiderstand erfasst wird, ist es zudem notwendig, eine Manipulations-Konvergenz-Dauer (z.B. 4,5 µsec) zu gewährleisten, das heißt, eine Haltezeit, in der kein Ein-/Ausschalten von FETs durchgeführt wird. Demzufolge kann basierend auf einer Zeit, die zum Erfassen eines Stroms erforderlich ist, ein möglicher Abtastbereich für die Stromerfassungsschaltung bestimmt werden.
Wenn es nicht notwendig ist einen Wicklungsstrom zu korrigieren, kann zudem lediglich die obere Grenze des möglichen Abtastbereichs basierend auf einer Zeit, die in der Stromerfassungsschaltung zum Erfassen des Stroms erforderlich ist, bestimmt werden.
Zudem wird für den Tiefenabschnitt des PWM Referenzsignals, wenn ein Nebenschlusswiderstand an den in den 24C oder 24D gezeigten Stellen als Stromdetektor vorgesehen ist, der Tiefenabschnittstrom als Wicklungsstrom erfasst werden, da der Tiefenabschnittsstrom, der durch die Stromdetektoren 41 bis 43 fließt, wenn alle der high-side FETs 21 bis 23 eingeschaltet sind, gleich groß wie derjenige Strom ist, der durch den Satz von Wicklungen 18 fließt. Wenn es nicht notwendig ist den Wicklungsstrom zu korrigieren, kann in diesem Fall basierend auf einer Zeit, die in der Stromerfassungsschaltung zum Erfassen des Stroms erforderlich ist, lediglich die untere Grenze des möglichen Abtastbereichs bestimmt werden.
Demzufolge kann ein Strom, der durch den Satz von Wicklungen aus der Stromdetektorschaltung fließt, sicher erfasst werden.
Zudem ist es notwendig, dass eine Gate-Treiberschaltung vom bootstrap-Typ alle der low-side FETs 24 bis 26 für jeden der vorbestimmten Zyklen einschaltet. Somit wird es nicht ermöglicht, dass die obere Grenze des möglichen Abtastbereichs auf 100% eingestellt wird. Demzufolge kann die obere Grenze des möglichen Abtastbereichs basierend auf einer Konfiguration der Gate-Treiberschaltung bestimmt werden.
Andere Modifikationen
Obwohl in den vorstehenden Ausführungsformen dargestellt worden ist, dass, wie in 25A schematisch gezeigt ist, zwei Reihen von Inverterschaltungen einen Motor 10 treiben, können die zwei Reihen von Inverterschaltungen, wie in 25B schematisch gezeigt ist, jeweils dazu ausgestaltet sein, verschiedene Motoren zu treiben. Beispielsweise kann eine erste Inverterschaltung 120 einen ersten Motor 110 treiben während eine zweite Inverterschaltung 130 einen zweiten Motor 111 treibt.
Obwohl in den vorstehenden Ausführungsformen dargestellt worden ist, dass alle der mehrphasigen drehenden elektrischen Maschinen Motoren sind, sind diese nicht darauf beschränkt, sondern können elektrische Generatoren sein. Ferner sind die mehrphasigen drehenden elektrischen Maschinen nicht auf EPS beschränkt, sondern können für verschiedene Anwendungen als einem EPS, einschließlich beispielsweise Fensterheber usw., verwendet werden.

Claims

Leistungswandler für eine mehrphasige drehende elektrische Maschine (10), die zwei Sätze von Wicklungen (18, 19) umfasst, wobei jeder Satz aus Wicklungen (11-13, 14-16), die jeweils einer Phase der elektrischen Maschine entsprechen, gebildet wird, wobei der Leistungswandler aufweist: zwei Inverterschaltungen (20, 30), von denen jede Schaltelemente (21-26, 31-36) aufweist, die jeweils einer Phase der Sätze von Wicklungen (11-13, 14-16) entsprechen; einen Kondensator (50), der mit den Inverterschaltungen (20, 30) geschaltet ist; und eine Steuerschaltung (60), die basierend auf Spannungsbefehlssignalen, die mit den an den Sätzen von Wicklungen (18, 19) anliegenden Spannungen in Beziehung stehen, und einem PWM-Referenzsignal ein Ein-/Ausschalten der Schaltelemente (21-26, 31-36) steuert, wobei die Steuerschaltung (60) umfasst: ein Amplitudenberechnungsglied (651) zum Berechnen von Amplituden der Spannungsbefehlssignale; und ein Verschiebungsbetragsberechnungsglied (652) zum Berechnen eines ersten Verschiebungsbetrags und eines zweiten Verschiebungsbetrags, wobei der erste Verschiebungsbetrag einen Verschiebungsbetrag eines Mittenwerts eines Spannungsbefehlssignals, das sich auf die an einem der Sätze von Wicklungen (18, 19) anliegende Spannung bezieht, gegenüber einem Ausgangsmittenwert eines möglichen Abtastbereichs anzeigt, um zu ermöglichen, dass der Mittenwert des Spannungsbefehlssignals gegenüber dem Ausgangsmittenwert aus nach unten verschoben wird, und der zweite Verschiebungsbetrag einen Verschiebungsbetrag eines Mittenwerts eines Spannungsbefehlssignals, das sich auf eine an dem Anderen der Sätze von Wicklungen (18, 19) anliegende Spannung bezieht, gegenüber dem Ausgangsmittenwert anzeigt, um zu ermöglichen, dass der Mittenwert des Spannungsbefehlssignals gegenüber dem Ausgangsmittenwert aus nach oben verschoben wird, und wobei der erste Verschiebungsbetrag und der zweite Verschiebungsbetrag in Abhängigkeit der Amplituden, die durch das Amplitudenberechnungsglied (651) berechneten werden, variiert werden.
Leistungswandler nach Anspruch 1, wobei: das Verschiebungsbetragberechnungsglied (652) den ersten Verschiebungsbetrag berechnet, um zu ermöglichen, dass ein Maximumwert des Spannungsbefehlssignals, der gegenüber dem Ausgangsmittenwert aus nach unten verschoben ist, dem Ausgangsmittenwert entspricht.
Leistungswandler nach Anspruch 2, wobei: das Verschiebungsbetragberechnungsglied (652) den ersten Verschiebungsbetrag berechnet, um zu ermöglichen, dass ein Minimumwert des Spannungsbefehlssignals einer unteren Grenze des möglichen Abtastbereichs entspricht, falls der Minimumwert des Spannungsbefehlssignals, der bereitgestellt ist, wenn der Maximumwert des nach unten verschobenen Spannungsbefehlssignals dem Ausgangsmittenwert entspricht, kleiner als die untere Grenze des möglichen Abtastbereichs ist.
Leistungswandler nach einem der Ansprüche 1 bis 3, wobei: das Verschiebungsbetragberechnungsglied (652) den zweiten Verschiebungsbetrag berechnet, um zu ermöglichen, dass ein gegenüber dem Ausgangsmittenwert nach oben verschobener Minimumwert des Befehlsspannungssignals dem Ausgangsmittenwert entspricht.
Leistungswandler nach Anspruch 4, wobei: das Verschiebungsbetragberechnungsglied (652) den zweiten Verschiebungsbetrag berechnet, um zu ermöglichen, dass ein Maximumwert des Spannungsbefehlssignals einer oberen Grenze des möglichen Abtastbereichs entspricht, falls der Maximalwert des Spannungsbefehlssignals, der bereitgestellt ist, wenn der Minimumwert des nach oben verschobenen Spannungsbefehlssignals dem Ausgangsmittenwert entspricht, größer als die obere Grenze des möglichen Abtastbereichs ist.
Leistungswandler nach einem der Ansprüche 1 bis 3, wobei: der Ausgangsmittenwert 50% ist.
Leistungswandler nach einem der Ansprüche 1 bis 3, weiterhin aufweisend: Stromerfassungsschaltungen (40), die dazu bereitgestellt sind, einen Strom zu erfassen, der jeweils durch die Sätze von Wicklungen (18, 19) fließt, wobei wenigstens eine der oberen und unteren Grenzen des möglichen Abtastbereichs basierend auf einer Zeit zum Erfassen eines Stroms in den Stromerfassungsschaltungen bestimmt wird.
Leistungswandler nach einem der Ansprüche 1 bis 3, wobei: die Steuerschaltung (60) dazu ausgestaltet ist: eine Inverterschaltung (20) mit dem Mittenwert eines ersten Spannungsbefehlssignals, welches das an dem einen Satz von Wicklungen (18, 19) anliegende Spannungsbefehlssignal ist, das basierend auf dem ersten Verschiebungsbetrag bestimmt wird, zu treiben und zu steuern, und eine zweite Inverterschaltung (30) mit dem Mittenwert eines zweiten Spannungsbefehlssignals, welches das an dem anderen Satz von Wicklungen (18, 19) anliegende Spannungsbefehlssignal ist, das basierend auf dem zweiten Verschiebungsbetrag bestimmt wird, zu treiben und zu steuern; und die zweite Inverterschaltung (30) mit dem Mittenwert des zweiten Spannungsbefehlssignals, das basierend auf dem ersten Verschiebungsbetrag bestimmt wird, zu treiben und zu steuern, falls ein integrierter Wert des Stroms, der durch irgendeines der Schaltelemente (21-26, 31-36) fließt, einen vorbestimmten Wert überschreitet, und die erste Inverterschaltung (20) mit dem Mittenwert des ersten Spannungsbefehlssignals, das basierend auf dem zweiten Verschiebungsbetrag bestimmt wird, zu betreiben und zu steuern.
Leistungswandler nach einem der Ansprüche 1 bis 3, wobei: die Steuerschaltung (60) dazu ausgestaltet ist, zwischen einer ersten Zeitdauer, während der die erste Inverterschaltung (20) mit dem Mittenwert des ersten Spannungsbefehlssignals, welches das an dem einen Satz von Wicklungen (18, 19) anliegende Spannungsbefehlssignal ist, das basierend auf dem ersten Verschiebungsbetrag bestimmt wird, betrieben und gesteuert wird, und die zweite Inverterschaltung (30) mit dem Mittenwert des zweiten Spannungsbefehlssignals, welches das an dem anderen Satz von Wicklungen (18, 19) anliegende Spannungsbefehlssignal ist, das basierend auf dem zweiten Verschiebungsbetrag bestimmt wird, betrieben und gesteuert wird, und einer zweiten Zeitdauer, während der die erste Inverterschaltung (20) mit dem Mittenwert des ersten Spannungsbefehlssignals, das basierend auf dem zweiten Verschiebungsbetrag bestimmt wird, betrieben und gesteuert wird, und die zweite Inverterschaltung (30) mit dem Mittenwert des zweiten Spannungsbefehlssignals, das basierend auf dem ersten Verschiebungsbetrag bestimmt wird, betrieben und gesteuert wird, alternierend zu wechseln.
Leistungswandler nach einem der Ansprüche 1 bis 3, wobei: die Spannungsbefehlssignale sinusfömige Wellensignale sind.
Leistungswandler nach einem der Ansprüche 1 bis 3, wobei: die Steuerschaltung (60) ein Modulationsglied (653) zum Modulieren des Spannungsbefehlssignals aus einem sinusförmigen Wellensignal umfasst.
Leistungswandler nach Anspruch 11, wobei: das Modulationsglied (653) für ein sinusförmiges Wellensignal vor der Modulation von allen Phasen einen Betrag subtrahiert, der einen Referenzmaximumwert und einen Referenzminimumwert überschreitet.
Leistungswandler nach Anspruch 11, wobei: das Modulationsglied (653) für ein sinusförmiges Wellensignal einen Durchschnittswert zwischen dem größten Abtastvorgang und dem kleinsten Abtastvorgang berechnet und den Durchschnittswert von allen Phasen subtrahiert.
Leistungswandler nach Anspruch 11, wobei: das Modulationsglied (652) von allen Phasen eine Differenz zwischen einem Abtastvorgang der kleinsten Phase und einem Referenzminimumwert subtrahiert, sodass der kleinste Abtastvorgang in einem sinusförmigen Wellensignal vor einer Modulation dem Referenzminimumwert entspricht.
Leistungswandler nach Anspruch 11, wobei: das Modulationsglied (652) zu allen Phasen eine Differenz zwischen einem Abtastvorgang der größten Phase und eine Referenzmaximumwert addiert, sodass der größte Abtastvorgang in einem sinusförmigen Wellensignal vor einer Modulation dem Referenzmaximumwert entspricht.
Leistungswandler nach Anspruch 11, wobei: das Modulationsglied (652) dazu ausgestaltet ist: von allen Phasen eine Differenz zwischen einem Abtastvorgang der kleinsten Phase und einem Referenzminimumwert zu subtrahieren, sodass der kleinste Abtastvorgang in einem sinusförmigen Wellensignal vor der Modulation dem Referenzminimumwert für das Spannungsbefehlssignal entspricht, das von dem Ausgangsmittenwert aus nach unten verschoben ist; und zu allen Phasen eine Differenz zwischen einem Abtastvorgang der größten Phase und einem Referenzmaximumwert zu addieren, sodass der größte Abtastvorgang in einem sinusförmigen Wellensignal vor der Modulation dem Referenzmaximumwert für das Spannungsbefehlssignal entspricht, das von dem Ausgangsmittenwert aus nach oben verschoben ist.