DE102009030295A1 - Verfahren zur Herstellung einer Halbleiterscheibe - Google Patents

Verfahren zur Herstellung einer Halbleiterscheibe Download PDF

Info

Publication number
DE102009030295A1
DE102009030295A1 DE102009030295A DE102009030295A DE102009030295A1 DE 102009030295 A1 DE102009030295 A1 DE 102009030295A1 DE 102009030295 A DE102009030295 A DE 102009030295A DE 102009030295 A DE102009030295 A DE 102009030295A DE 102009030295 A1 DE102009030295 A1 DE 102009030295A1
Authority
DE
Germany
Prior art keywords
polishing
semiconductor wafer
polished
surface roughness
polishing cloth
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
DE102009030295A
Other languages
English (en)
Other versions
DE102009030295B4 (de
Inventor
Jürgen Schwandner
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Siltronic AG
Original Assignee
Siltronic AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Siltronic AG filed Critical Siltronic AG
Priority to DE102009030295.6A priority Critical patent/DE102009030295B4/de
Priority to SG2012092375A priority patent/SG187384A1/en
Priority to US12/778,198 priority patent/US8389409B2/en
Priority to CN2010101933544A priority patent/CN101930909B/zh
Priority to KR1020100051121A priority patent/KR101291880B1/ko
Priority to TW099118730A priority patent/TWI398336B/zh
Priority to JP2010142493A priority patent/JP5481284B2/ja
Publication of DE102009030295A1 publication Critical patent/DE102009030295A1/de
Application granted granted Critical
Publication of DE102009030295B4 publication Critical patent/DE102009030295B4/de
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • BPERFORMING OPERATIONS; TRANSPORTING
    • B24GRINDING; POLISHING
    • B24BMACHINES, DEVICES, OR PROCESSES FOR GRINDING OR POLISHING; DRESSING OR CONDITIONING OF ABRADING SURFACES; FEEDING OF GRINDING, POLISHING, OR LAPPING AGENTS
    • B24B37/00Lapping machines or devices; Accessories
    • B24B37/04Lapping machines or devices; Accessories designed for working plane surfaces
    • B24B37/042Lapping machines or devices; Accessories designed for working plane surfaces operating processes therefor
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02002Preparing wafers
    • H01L21/02005Preparing bulk and homogeneous wafers
    • H01L21/02008Multistep processes
    • H01L21/0201Specific process step
    • H01L21/02024Mirror polishing

Landscapes

  • Engineering & Computer Science (AREA)
  • Mechanical Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Mechanical Treatment Of Semiconductor (AREA)
  • Finish Polishing, Edge Sharpening, And Grinding By Specific Grinding Devices (AREA)

Abstract

Verfahren zur Herstellung einer Halbleiterscheibe, umfassend: a) Bereitstellen einer Halbleiterscheibe durch Auftrennen eines Siliciumstabs in Scheiben; b) Verrunden der Kante der Halbleiterscheibe, so dass die Halbleiterscheibe auf Vorder- und Rückseite ebene und im Randbereich gerundete und schräge Flächen umfasst; c) Polieren der Vorder- und Rückseite der Halbleiterscheibe, wobei die Politur der Vorderseite eine chemisch-mechanische Politur unter Verwendung eines Poliertuchs, welches frei von fest im Poliertuch gebundenen Abrasiven ist, umfasst; wobei die Politur der Rückseite der Halbleiterscheibe in drei Schritten jeweils unter Verwendung eines Poliertuchs, das einen im Poliertuch gebundenen Abrasivstoff enthält und das mit einem Polierdruck auf die Rückseite der Halbleiterscheibe gedrückt wird, erfolgt, wobei im ersten Schritt ein Poliermittel, welches frei von Feststoffen ist, im zweiten und dritten Schritt dagegen ein Poliermittel, das abrasive Stoffe enthält, zwischen Poliertuch und Rückseite der Halbleiterscheibe gebracht wird, wobei ein Polierdruck im ersten und zweiten Schritt von 8-15 psi im dritten Schritt auf 0,5-5 psi reduziert wird.

Description

  • Gegenstand der Erfindung ein Verfahren zur Herstellung einer Halbleiterscheibe.
  • Insbesondere ist die Erfindung auf das Polieren von Halbleiterscheiben der nächsten Technologiegenerationen, in erster Linie von Scheiben, die einen Durchmesser von 300 mm oder größer, insbesondere einen Durchmesser von 450 mm aufweisen, gerichtet. Gegenwärtig werden polierte oder epitaxierte Halbleiterscheiben mit einem Durchmesser von 300 mm für die anspruchsvollsten Anwendungen in der Elektronikindustrie verwendet. Die Halbleiterscheiben mit Durchmesser von 450 mm sind in der Entwicklung.
  • Ein wesentlicher Grund dafür, warum die Elektronikindustrie nach größeren Substraten zur Herstellung ihrer Bauelemente, seien es Mikroprozessoren oder Speicherchips, verlangt, liegt in dem enormen wirtschaftlichen Vorteil, der sich dahinter verbirgt. In der Siliciumindustrie ist es seit langem üblich, die verfügbare Substratfläche in den Mittelpunkt zu rücken oder in anderen Worten, die Frage zu stellen, wie hoch die Zahl der Bauelemente, also der Logikchips oder der Speicherchips ist, die auf einem einzelnen Substrat untergebracht werden können. Dies hängt damit zusammen, dass eine Vielzahl von Bearbeitungsschritten der Bauelementehersteller auf das gesamte Substrat gerichtet sind, daneben aber auch die einzelnen Schritte zur Strukturierung der Substrate, also die Erzeugung der Bauelementstrukturen, die später zu den einzelnen Chips führen, somit also beide Gruppen von Bearbeitungsschritten bezüglich der Herstellkosten ganz besonders durch die Substratgröße bestimmt sind. Die Substratgröße beeinflusst in ganz erheblichem Maße die Herstellkosten pro Bauelement und ist damit von immenser wirtschaftlicher Bedeutung.
  • Allerdings geht die Vergrößerung des Substratdurchmessers mit großen, zum Teil auch völlig neuen, bisher ungekannten technischen Problemen einher.
  • Letztlich bedürfen alle Bearbeitungsschritte, seien sie nun rein mechanischer (Sägen, Schleifen, Läppen), chemischer (Ätzen, Reinigen) oder auch chemisch-mechanischer Natur (Polieren) sowie auch die thermischen Prozesse (Epitaxieren, Annealen) einer gründlichen Überarbeitung, teilweise auch bezüglich der hierfür verwendeten Maschinen und Anlagen (Equipment).
  • In der vorliegenden Erfindung steht das Polieren einer Halbleiterscheibe im Vordergrund als letzter wesentlicher Bearbeitungsschritt, falls die Scheibe zur Herstellung von Speicherchips vorgesehen ist bzw. als im Prinzip vorletzter wesentlicher Bearbeitungsschritt, der einem Epitaxieren der Scheibe vorausgeht, falls gewollt ist, die Scheibe als sog. Epi-Scheibe zur Herstellung von Mikroprozessoren zu verwenden.
  • Der Erfinder hat erkannt, dass auch der Polierprozess von 450 mm-Scheiben einer grundlegenden Änderung bedarf. Im Folgenden sei dargestellt, welche im Stand der Technik bekannten Polierverfahren in die Überlegungen zur Definition des neuen Polierprozesses einbezogen wurden. Dabei handelt es sich im Wesentlichen um Modifikationen der üblicherweise verwendeten Verfahren der Doppelseitenpolitur (DSP) und der chemo-mechanischen Politur (CMP), die im einen Fall eine Politur beider Seiten einer Halbleiterscheibe mittels eines Poliertuchs unter Zuführung eines Poliermittels als Abtragspolitur (DSP-Schritt) bzw. im anderen Fall die Endpolitur nur der Vorderseite (der „Bauteil-Seite”) unter Verwendung eines weicheren Poliertuchs als sog. Schleierfreipolitur (CMP-Schritt, „Finishing”) umfassen, aber auch um relativ neue sog. „Fixed Abrasive Polishing” (FAP)-Technologien, bei dem die Halbleiterscheibe auf einem Poliertuch poliert wird, das jedoch einen im Poliertuch gebundenen Abrasivstoff enthält („fixed-abrasive pad”). Ein Polierschritt, bei dem ein solches FAP-Poliertuch verwendet wird, wird nachfolgend kurz als FAP-Schritt bezeichnet.
  • Neben der DSP ist im Stand der Technik also stets eine sog. CMP-Politur nötig, um Defekte zu beseitigen und die Oberflächenrauhigkeit zu reduzieren. Bei CMP wird ein weicheres Poliertuch verwendet als bei DSP. Außerdem wird nur eine Seite der Halbleiterscheibe mittels CMP poliert, nämlich die Seite, auf der später Bauelemente gefertigt werden sollen. Im Stand der Technik wird auch von einer Schleierfreipolitur gesprochen. CMP-Verfahren sind beispielsweise offenbart in US 2002-0077039 sowie in US 2008-0305722 .
  • In der WO 99/55491 A1 ist ein zweistufiges Polierverfahren beschrieben, mit einem ersten FAP-Polierschritt und einem nachfolgenden zweiten CMP-Polierschritt. Bei CMP enthält das Poliertuch keinen gebundenen Abrasivstoff. Abrasivstoff wird hier wie bei einem DSP-Schritt in Form einer Suspension zwischen die Halbleiterscheibe und das Poliertuch gebracht. Ein solches zweistufiges Polierverfahren wird insbesondere dazu eingesetzt, Kratzer zu beseitigen, die der FAP-Schritt auf der polierten Oberfläche des Substrates hinterlassen hat.
  • Die EP 1 717 001 A1 ist ein Beispiel dafür, dass FAP-Schritte auch beim Polieren von Halbleiterscheiben eingesetzt werden, auf deren Oberfläche noch keine Bauelementstrukturen gebildet wurden. Bei der Politur solcher Halbleiterscheiben geht es in erster Linie darum, mindestens eine Seitenfläche zu erzeugen, die besonders eben ist und die eine möglichst geringe Mikrorauhigkeit und Nanotopographie aufweist.
  • US2002/00609967 A1 betrifft CMP-Verfahren zum Einebnen von topographischen Oberflächen während der Herstellung elektronischer Bauelemente. Es steht das Bemühen im Vordergrund, den Nachteil vergleichsweise niedriger Abtragsraten beim Einsatz von FAP-Poliertüchern zu mildern. Vorgeschlagen wird eine Sequenz von Polierschritten, bei denen zuerst mit einem FAP-Tuch in Verbindung mit einer Poliermittelsuspension und anschließend mit einem FAP-Tuch in Verbindung mit einer Poliermittellösung poliert wird. Dabei ist die Reihenfolge der Schritte gezielt ausgewählt, um die Abtragsrate zu erhöhen. Die Politur von Scheiben aus Material mit homogener Zusammensetzung, z. B. Halbleiterscheiben, ist dort nicht offenbart.
  • Ebenso offenbart auch WO 03/074228 A1 ein Verfahren zum Einebnen von topographischen Oberflächen während der Herstellung elektronischer Bauelemente. Hier liegt der Kern der Erfindung in der Endpunkterkennung in CMP-Verfahren. Bei der Endpunkterkennung geht es bekanntlich darum, die Politur und damit den Materialabtrag rechtzeitig zu beenden, bevor Bereiche abgetragen werden, die zu polieren gar nicht beabsichtigt ist. Dazu wird ein zweistufiges Verfahren zum Abpolieren einer Kupferschicht vorgeschlagen. Im ersten Schritt wird mit einem FAP-Poliertuch poliert, wobei optional das Poliermittel freie Abrasivpartikel enthält oder auch nicht. Im zweiten Polierschritt, bei dem ebenfalls mit einem FAP-Tuch poliert wird, ist dagegen die Verwendung eines Poliermittels mit freien Abrasivpartikeln wesentlich.
  • Die deutsche Patentanmeldung DE 102 007 035 266 A1 beschreibt ein Verfahren zum Polieren eines Substrates aus Siliciummaterial, umfassend zwei Polierschritte vom FAP-Typ, die sich dadurch unterscheiden, dass bei einem Polierschritt eine Poliermittelsuspension, die ungebundenen Abrasivstoff als Feststoff enthält, zwischen das Substrat und das Poliertuch gebracht wird, während beim zweiten Polierschritt an die Stelle der Poliermittelsuspension eine Poliermittellösung tritt, die frei von Feststoffen ist.
  • Der Ausdruck Poliermittel wird nachfolgend als Oberbegriff für Poliermittelsuspensionen und Poliermittellösungen gebraucht.
  • Im Zusammenhang mit der Fertigung von Halbleiterscheiben, insbesondere von Halbleiterscheiben mit einem Durchmesser von größer oder gleich 300 mm – hier sind insbesondere Halbleiterscheiben mit einem Durchmesser von 450 mm zu nennen – sind die Handlingseigenschaften, der Transport der Halbleiterscheiben zwischen den Anlagen, die dabei entscheidenden Ablage-, Auflage- und schließlich auch die Prozesseigenschaften in den Prozesssequenzen zunehmend kritisch. Dies gilt auch für die Weiterverarbeitung der Halbleiterscheiben bei den Kunden der Waferhersteller in deren Prozessen zur Fertigung von Halbleiterbauelementen.
  • Insbesondere die Rückseite der Halbleiterscheibe ist hierbei ein entscheidendes Kriterium, zumal die verschiedenen Handlingssysteme, insbesondere die Vorrichtungen, die in Kontakt mit der Halbleiterscheibe gelangen, bestimmte Eigenschaften der Rückseite der Halbleiterscheibe erforderlich machen. Solche Vorrichtungen sind beispielsweise Chucks, d. h. Scheibenhalter, die die Halbleiterscheibe z. B. mittels Vakuumsaugern an deren Rückseite festhalten, während die Vorderseite bearbeitet, z. B. geschliffen wird. Auch bei Systemen, die Halbleiterscheibe in deren Randbereich festhalten ist es wichtig, die Halbleiterscheibe im rückseitigen Randbreich so zu gestalten, dass eine Verformung der Halbleiterscheibe augeschlossen werden kann. Insbesondere bei Halbleiterscheiben der nächsten Generation mit einem Durchmesser von 450 mm werden die Eigenschaften der Scheibenrückseite und des Scheibenrands hierfür entscheidend sein.
  • Zum anderen ist die Rückseite der Halbleiterscheibe die Auflagefläche – z. B. beim Transport in Boxen (FOUP, FOSB) oder während der Ablage bzw. der Lagerung in bestimmten Fertigungsprozessen (z. B. Beschichtungskammern, Ofenprozessen usw.). Ein unkontrolliertes Verrutschen der Halbleiterscheibe, sei es beim Transportieren, Beladen oder während des Beschichtungsprozesses, ist zu vermeiden.
  • Letzlich ist neben der Prozessführung beim Waferhersteller auch die beim Kunden zu nennen:
    Besonders kritisch sind hier Prozesse bei der Bauelementeherstellung, in denen die Eigenschaften der Rückseite der zu prozessierenden Wafer einen großen Einfluss auf den Erfolg des Prozessschrittes selbst haben. Dies gilt beispielsweise für alle Arten von Ofenprozessen. Die Haftung der aufzubringenden Schichten, z. B. von Oxidschichten, hängt ganz wesentlich von den Oberflächeneigenschaften ab, zumal der Grad der Reflektivität einer zu beschichtenden Oberfläche das Abstrahl- und Absorptionsverhalten dieser und damit auch das Maß der aufgenommenen Wärmestrahlung und der Prozessführung selbst beispielsweise in Form von langen oder kurzen Beschichtungszeiten mitbestimmt. Die Eigenschaften der Waferrückseite wurden diesbezüglich in der Vergangenheit vernachlässigt, so dass der Erfinder hier Handlungsbedarf sah.
  • Aus der beschriebenen Problematik ergab sich die Aufgabenstellung der vorliegenden Erfindung, nämlich Halbleiterscheiben mit definierten und vorteilhaften Eigenschaften der Rückseite der Halbeleiterscheibe bereitzustellen.
  • Hierbei spielt es keine Rolle ob die Waferrückseiten komplett auf einer Poliermaschine und die Wafervorderseiten dementsprechend auf einer anderen Poliermaschine poliert werden oder ob dieses komplett auf ein und derselben Poliermaschine erfolgt.
  • Die Aufgabe der Erfindung wird gelöst durch ein Verfahren zur Herstellung einer Halbleiterscheibe, umfassend:
    • a) Bereitstellen einer Halbleiterscheibe durch Auftrennen eines Halbleiterstabs in Scheiben
    • b) Verrunden der Kante der Halbleiterscheibe, so dass die Halbleiterscheibe auf Vorder- und Rückseite ebene und im Randbereich gerundete und schräge Flächen umfasst,
    • c) Polieren der Vorder- und Rückseite der Halbleiterscheibe, wobei die Politur der Vorderseite eine chemisch-mechanische Politur unter Verwendung eines Poliertuchs, welches frei von fest im Poliertuch gebundenen Abrasiven ist, umfasst; wobei die Politur der Rückseite der Halbleiterscheibe in drei Schritten jeweils unter Verwendung eines Poliertuchs, das einen im Poliertuch gebundenen Abrasivstoff enthält und das mit einem Polierdruck auf die Rückseite der Halbleiterscheibe gedrückt wird, erfolgt, wobei im ersten Schritt ein Poliermittel, welches frei von Feststoffen ist, im zweiten und dritten Schritt dagegen ein Poliermittel, das abrasive Stoffe enthält, zwischen Poliertuch und Rückseite der Halbleiterscheibe gebracht wird, wobei ein Polierdruck im ersten und zweiten Schritt von 8–15 psi im dritten Schritt auf 0,5–5 psi reduziert wird.
  • Die Lösung sieht vor, eine Halbleiterscheibe mit definierter Oberflächenrauhigkeit ihrer Rückseite bereitzustellen.
  • Dem Fachmann ist bekannt, dass die konventionellen Polierverfahren wie die Abtragspolitur (Doppelseitenpolitur, DSP) und die Schleierfreipolitur (chemo-mechanische Politur, CMP) beide zu Halbleiterscheiben mit Oberflächenrauhigkeiten auf Vorder- und Rückseite in einem relativ eng begrenzten Bereich führen.
  • Bei Verwendung eines Chapman Surface Profiler MP 2000 zur Rauhigkeitmessung der Oberflächen mit einem 250 μm Filter (räumliche Wellenlängen größer 250 μm = Waviness-Daten, vgl. Chapman Technical Note-TG-1, Rev-01-09) ergeben sich sowohl für die Vorder- als auch für die Rückseite DSP-polierter Halbleiterscheiben eine mittlere Oberflächenrauhigkeit Ra von 3 bis 6 Angström.
  • Der Erfinder hat erkannt, dass derart niedrige Rauhigkeiten für die Scheibenrückseite nicht immer vorteilhaft sind und dass es wünschenswert wäre, einen breiteren Bereich für die Rauhigkeit der Rückseite der Halbleiterscheibe zugänglich zu machen als mit konventionellen Poliertechnologien möglich.
  • Es hat sich gezeigt, dass die FAP-Politur dies ermöglicht. Mittels FAP kann eine mittlere Oberflächenrauhigkeit Ra nach Chapman (mit 250 μm Filter) von 3 bis 45 Angström erzeugt werden. Dies deckt einen um das 10-fache größeren Bereich ab als durch DSP/CMP möglich. Entsprechende Rauhigkeitsdaten bei Verwendung von 80 μm-, 30 μm- und 10 μm-Filter sind den 1 und 2 zu entnehmen.
  • Daher ist für die Erfindung wesentlich, dass eine Politur der Rückseite der Halbleiterscheibe mittels FAP erfolgt, um die gewünschte definierte Rauhigkeit der Rückseite der Halbleiterscheibe bereitzustellen.
  • Dazu eignen sich unterschiedlich Typen von Poliermaschinen, wie z. B. eine 3-Teller-Einseitenpoliermaschine vom Typ ”Reflection” der Applied Materials Inc. oder eine 2-Teller-Poliermaschine vom Typ „Apollo” der Firma Peter Wolters oder eine 1-Teller-Poliermaschine vom Typ ”nHance (6EG)” der Firma Strasbaugh.
  • Durch die Politur der Vorderseite in Schritt c) ergibt sich vorzugsweise eine mittlere Oberflächenrauhigkeit Ra von 0,05 bis 0,2 nm auf den ebenen Flächen der Vorderseite der Halbleiterscheibe.
  • Auf den ebenen Flächen ihrer Rückseite weist Halbleiterscheibe vorzugsweise eine mittlere Oberflächenrauhigkeit Ra von 0,3 bis 4,5 nm aufweist, bezogen auf Ortswellenlängen von kleiner oder gleich 250 μm.
  • Vorzugsweise wird die Halbleiterscheibe in Anschluss an Schritt c) in einem weiteren Schritt d) auf ihrer Vorderseite epitaktische beschichtet.
  • Im Falle des Epitaxierens von Siliciumscheiben werden dazu im Epitaxiereaktor eine oder mehrere Siliciumscheiben mittels Heizquellen, vorzugsweise mittels oberen und unteren Heizquellen, beispielsweise Lampen oder Lampenbänken erwärmt und anschließend einem Gasgemisch, bestehend aus einem eine Siliciumverbindung beinhaltenden Quellengas (Silane), einem Trägergas (beispielsweise Wasserstoff) und gegebenenfalls einem Dotiergas (beispielsweise Diboran), ausgesetzt.
  • Die Abscheidung der epitaktischen Schicht erfolgt üblicherweise nach dem CVD-Verfahren („chemical vapor deposition”), indem als Quellengas Silane, beispielsweise Trichlorsilan (SiHCl3, TCS), zur Oberfläche der Siliciumscheibe geführt werden, sich dort bei Temperaturen von 600 bis 1250°C zu elementarem Silicium und flüchtigen Nebenprodukten zersetzen und eine epitaktisch aufgewachsene Siliciumschicht auf der Siliciumscheibe bilden.
  • Die Halbleiterscheibe weist nach Durchführung des Verfahrens auf den ebenen Flächen der Vorderseite eine Oberflächenrauhigkeit von 0,05 bis 0,2 nm und auf den ebenen Flächen ihrer Rückseite eine mittlere Oberflächenrauhigkeit Ra von 0,3 bis 4,5 nm auf, jeweils bezogen auf einen Ortswellenlängen von kleiner oder gleich 250 μm.
  • Sowohl Vorder- als auch Rückseite umfassen in der Nähe des Randes gerundete Flächen auf, die vorzugsweise eine mittlere Oberflächenrauhigkeit Ra von 0,5 bis 2 nm aufweisen.
  • Ist die Halbleiterscheibe mit einer epitaktischen Schicht versehen, weisen die ebenen Flächen der Vorderseite eine mittlere Oberflächenrauhigkeit Ra von 0,05 bis 0,2 nm und die ebenen Flächen der Rückseite eine mittlere Oberflächenrauhigkeit Ra von 0,3 bis 4,5 nm auf, jeweils bezogen Ortswellenlängen von kleiner oder gleich 250 μm.
  • Die schrägen und gerundeten Flächen der Vorderseite der epitaxierten Scheibe weisen vorzugsweise eine mittlere Oberflächenrauhigkeit Ra von 0,5 bis 6 nm und die schrägen und gerundeten Flächen auf der Rückseite eine mittlere Oberflächenrauhigkeit Ra von 0,5 bis 2 nm auf.
  • Insbesondere beträgt die Differenz zwischen den Oberflächenrauhigkeiten von ebenen Flächen der Rückseite Ra (RS) und den schrägen und gerundeten Flächen der Rückseite Ra (RS Kante) sowohl von polierten als auch von epitaxierten Halbleiterscheiben vorzugsweise –1,7 bis 4 nm, ganz besonders bevorzugt 0,8 bis 1,8 nm.
  • Die Erfindung ermöglicht es, die Waferrückseitenrauhigkeit in einem breiten Fenster gezielt einzustellen und damit eine höhere Flexibilität bezüglich aktueller und zukünftiger Kundenanforderungen sicherzustellen.
  • Weiterhin ermöglicht die Erfindung eine selektivere Prozessführung mittels ausgewählter Produkteigenschaften von polierten Werfern.
  • Die Erfindung ist insbesondere auf die Bearbeitung und Erzeugung von polierten und epitaxierten Scheiben mit einem Durchmesser von 300 m oder größer, ganz besonders bevorzugt mit einem Durchmesser von 450 mm gerichtet.
  • Der Erfinder hat erkannt, dass nur ein sequentielles Polieren von Vorder- und Rückseite der Halbleiterscheibe geeignet ist, den gewünschten Erfolg zu erzielen. Die bislang verwendeten Batch-Polierverfahren, die mehrere, auf Läuferscheiben gehaltenen Halbleiterscheiben gleichzeitig und auf beiden Seiten polieren, sind dafür ungeeignet und durch eine Einzelscheibenbearbeitung zu ersetzen.
  • Die Poliermittellösung beim ersten Schritt der Politur der Rückseite der Halbleiterscheibe des erfindungsgemäßen Verfahrens ist im einfachsten Fall Wasser, vorzugsweise deionisiertes Wasser (DIW) mit der für die Verwendung in der Siliciumindustrie üblichen Reinheit.
  • Die Poliermittellösung kann aber auch Verbindungen wie Natriumcarbonat (Na2CO3), Kaliumcarbonat (K2CO3), Natriumhydroxid (NaOH), Kaliumhydroxid (KOH), Ammoniumhydroxid (NH4OH), Tetramethylammoniumhydroxid (TMAH) oder beliebige Mischungen davon enthalten.
  • Ganz besonders bevorzugt ist die Verwendung von Kaliumcarbonat.
  • In diesem Fall liegt der pH-Wert der Poliermittellösung vorzugsweise in einem Bereich von 10 bis 12 und der Anteil der genannten Verbindungen in der Poliermittellösung beträgt vorzugsweise 0,01 bis 10 Gew.-%, besonders bevorzugt von 0,01 bis 0,2 Gew.-%.
  • Die Poliermittellösung kann darüber hinaus einen oder mehrere weitere Zusätze enthalten, beispielsweise oberflächenaktive Additive wie Netzmittel und Tenside, als Schutzkolloide wirkende Stabilisatoren, Konservierungsmittel, Biozide, Alkohole und Komplexbildner.
  • Beim zweiten Schritt der Politur der Rückseite der Halbleiterscheibe wird ein Poliermittel enthaltend Abrasive verwendet.
  • Der Anteil des Abrasivstoffes in der Poliermittelsuspension beträgt vorzugsweise 0,25 bis 20 Gew.-%, besonders bevorzugt 0,25 bis 1 Gew.-%.
  • Die Größenverteilung der Abrasivstoff-Teilchen ist vorzugsweise monomodal ausgeprägt.
  • Die mittlere Teilchengröße beträgt 5 bis 300 nm, besonders bevorzugt 5 bis 50 nm.
  • Der Abrasivstoff besteht aus einem das Substratmaterial mechanisch abtragendem Material, vorzugsweise aus einem oder mehreren der Oxide der Elemente Aluminium, Cer oder Silicium.
  • Besonders bevorzugt ist eine Poliermittelsuspension, die kolloid-disperse Kieselsäure enthält.
  • Im zweiten Schritt der Politur der Rückseite werden im Gegensatz zum ersten Schritt vorzugsweise keine Zusätze wie Natriumcarbonat (Na2CO3), Kaliumcarbonat (K2CO3), Natriumhydroxid (NaOH), Kaliumhydroxid (KOH), Ammoniumhydroxid (NH4OH), Tetramethylammoniumhydroxid (TMAH) zugesetzt.
  • Die Poliermittelsuspension kann aber einen oder mehrere weitere Zusätze enthalten, beispielsweise oberflächenaktive Additive wie Netzmittel und Tenside, als Schutzkolloide wirkende Stabilisatoren, Konservierungsmittel, Biozide, Alkohole und Komplexbildner.
  • Beim dritten Schritt der Politur der Rückseite der Halbleiterscheibe wird ebenfalls ein Poliermittel enthaltend Abrasive verwendet.
  • Der Polierdruck wird gegenüber dem ersten und zweiten Schritt von 8–15 psi auf 0,5–5 psi reduziert.
  • Der Anteil des Abrasivstoffes in der Poliermittelsuspension beträgt vorzugsweise 0,25 bis 20 Gew.-%, besonders bevorzugt 0,25 bis 1 Gew.-%.
  • Die Größenverteilung der Abrasivstoff-Teilchen ist vorzugsweise monomodal ausgeprägt.
  • Die mittlere Teilchengröße beträgt 5 bis 300 nm, besonders bevorzugt 5 bis 50 nm.
  • Der Abrasivstoff besteht aus einem das Substratmaterial mechanisch abtragendem Material, vorzugsweise aus einem oder mehreren der Oxide der Elemente Aluminium, Cer oder Silicium.
  • Besonders bevorzugt ist eine Poliermittelsuspension, die kolloid-disperse Kieselsäure enthält.
  • Im dritten Schritt der Politur der Rückseite werden im Gegensatz zum ersten Schritt vorzugsweise keine Zusätze wie Natriumcarbonat (Na2CO3), Kaliumcarbonat (K2CO3), Natriumhydroxid (NaOH), Kaliumhydroxid (KOH), Ammoniumhydroxid (NH4OH), Tetramethylammoniumhydroxid (TMAH) zugesetzt.
  • Die Poliermittelsuspension kann aber einen oder mehrere weitere Zusätze enthalten, beispielsweise oberflächenaktive Additive wie Netzmittel und Tenside, als Schutzkolloide wirkende Stabilisatoren, Konservierungsmittel, Biozide, Alkohole und Komplexbildner.
  • Grundsätzlich werden die Halbleiterscheiben mit Hilfe eines Polierkopfes („polishing head”) mit der zu polierenden Seitenfläche gegen das auf einem Polierteller liegende Poliertuch gedrückt.
  • Zu einem Polierkopf gehört auch ein Führungsring („retainer ring”) der das Substrat seitlich umschließt und daran hindert, während der Politur vom Polierkopf zu gleiten.
  • Bei modernen Polierköpfen liegt die dem Poliertuch abgewandte Seitenfläche der Halbleiterscheibe auf einer elastischen Membran auf, die den ausgeübten Polierdruck überträgt. Die Membran ist Bestandteil eines gegebenenfalls unterteilten Kammersystems, das ein Gas- oder Flüssigkeitskissen bildet.
  • Es sind aber auch Polierköpfe in Verwendung, bei denen an Stelle einer Membran eine elastische Unterlage („backing pad”) verwendet wird.
  • Die Politur des Substrates erfolgt unter Zuführen eines Poliermittels zwischen das Substrat und das Poliertuch und unter Drehen der Polierkopfes und des Poliertellers.
  • Der Polierkopf kann dabei zusätzlich auch translatorisch über das Poliertuch bewegt werden, wodurch eine umfassendere Nutzung der Poliertuchfläche erzielt wird.
  • Des Weiteren kann das erfindungsgemäße Verfahren gleichermaßen auf Einteller- und Mehrteller-Poliermaschinen durchgeführt werden.
  • Bevorzugt ist die Verwendung von Mehrteller-Poliermaschinen mit vorzugsweise zwei, ganz besonders bevorzugt drei Poliertellern und Polierköpfen.
  • Dabei können auch unterschiedliche Poliertücher und unterschiedliche Poliermittel zum Einsatz kommen.
  • Im erfindungsgemäßen Verfahren wird bei allen drei Schritten der Politur der Rückseite jeweils ein Poliertuch verwendet, das einen im Poliertuch gebundenen Abrasivstoff enthält (FAP- oder FA-Tuch bzw. FA-Pad).
  • Geeignete Abrasivstoffe umfassen beispielsweise Partikel von Oxiden der Elemente Cer, Aluminium, Silicium, Zirkon sowie Partikel von Hartstoffen wie Siliciumcarbid, Bornitrid und Diamant.
  • Besonders geeignete Poliertücher weisen eine von replizierten Mikrostrukturen geprägte Oberflächentopografie auf. Diese Mikrostrukturen („posts”) haben beispielsweise die Form von Säulen mit einem zylindrischen oder mehreckigen Querschnitt oder die Form von Pyramiden oder Pyramidenstümpfen.
  • Nähere Beschreibungen solcher Poliertücher sind beispielsweise in WO 92/13680 A1 und US 2005/227590 A1 enthalten.
  • Besonders bevorzugt ist die Verwendung von Poliertüchern enthaltend Ceroxid-Partikel, vgl. auch US6602117B1 und die darin beschriebenen Poliertücher.
  • Die Korngrößen der verwendeten FAP-Poliertücher sind vorzugsweise größer oder gleich 0,1 μm und kleiner oder gleich 1,0 μm.
  • Ist eine hohe Rückseitenrauhigkeit im oberen des beanspruchten Bereichs gewünscht, werden bevorzugt FAP-Tücher mit Korngrößen von 0,5–1,0 μm verwendet.
  • Ist eine niedrige Rückseitenrauhigkeit gewünscht, werden bevorzugt FAP-Tücher mit Korngrößen von 0,1–0,25 μm verwendet.
  • Die Verwendung von FAP-Tüchern mit Korngrößen deutlich kleiner 0,1 μm oder deutlich größer 1,0 μm führt nicht zum gewünschten Erfolg.
  • Weiterhin erfolgt vorzugsweise eine Politur der Kante der Halbleiterscheibe auf einem zentrisch rotierenden Chuck, Zustellen des Halbleiterscheibe und einer gegen den Chuck geneigten, zentrisch rotierenden, mit einem Poliertuch, enthaltend fest gebundene Abrasive, beaufschlagten Poliertrommel und Aneinanderpressen von Halbleiterscheibe und Poliertrommel unter kontinuierlicher Zuführung einer Poliermittellösung, die keine Feststoffe enthält.
  • Die Halbleiterscheibe weist nach Durchführung von Schritt b) eine verrundete Kante auf (erzeugt mittels eines herkömmlichen Kantenschleif-Verfahrens).
  • Diese Halbleiterscheibe wird entweder vor oder nach Schritt c) mittels einer Poliertrommel, auf deren Oberfläche ein hartes und wenig kompressibles Poliertuch aufgeklebt ist, das fest gebundene Abrasive beinhaltet, unter Zuführung einer alkalischen Lösung poliert.
  • Vorzugsweise erfolgt anschließend in einem zweiten Schritt auf dem gleichen Poliertuch ein Glättungsschritt unter Zufuhr eines Kieselsols, wie z. B. Glanzox 3900 mit etwa 1 Gew.-% SiO2.
  • Bei dieser Kantenpolitur sind die gleichen Poliermittellösungen- und suspensionen bevorzugt wie bei der Vorder- und Rückseitenpolitur gemäß Schritt c) des Verfahrens.
  • Das Gleiche gilt auch für das verwendete Poliertuch.
  • Insbesondere ist auch bei der Kantenpolitur die Verwendung eines Poliertuchs enthaltend Abrasive in Form von Partikeln der Größe 0,1 μm bis 1,0 μm bevorzugt.
  • Die Partikel werden vorzugsweise ausgewählt aus der Gruppe bestehend aus Oxiden der Elemente Cer, Aluminium, Silicium und Zirkon.
  • Beispiele
  • Die Versuche wurden auf einer Poliermaschine der Fa. Strasbaugh Inc. vom Typ „nHance 6EG” durchgeführt.
  • Die Poliermaschine von Strasbaugh Inc. besitzt einen Polierteller mit einem Poliertuch und einen Polierkopf, der eine Halbleiterscheibe vollautomatisch bearbeitet. Der Polierkopf ist kardanisch gelagert und umfasst eine feste Basisplatte, die mit einem „backing pad” beschichtet ist, und einen beweglichen Führungsring. Durch Bohrungen in der Basisplatte können in zwei konzentrischen Druckzonen, einer inneren und einer äußeren, Luftkissen aufgebaut werden, auf denen die Halbleiterscheibe während der Politur schwimmt. Der bewegliche Führungsring kann mittels eines Druckluftbalgs mit Druck beaufschlagt werden, um so das Poliertuch beim Kontakt mit der Halbleiterscheibe vorzuspannen und plan zu halten.
  • Der Polierschritt 1 war bei allen Versuchen ein Abtragspolierschritt mit K2CO3-Lösung (0,2 Gew.-%)
  • Der zweite Polierschritt wurde mit Glanzox 3900* (1 Gew.-%) ohne K2CO3 und in der Regel mit dem gleichen Polierdruck wie Schritt 1 durchgeführt.
    • *Glanzox 3900 ist der Produktname für eine Poliermittelsuspension, die von Fujimi Incorporated, Japan, als Konzentrat angeboten wird. Die Basislösung dieses Konzentrats hat einen pH von 10,5 und enthält ca. 9 Gew.-% kolloidales SiO2 mit einer mittleren Teilchengröße von 30 bis 40 nm.
  • Der dritte Polierschritt fand unter Zufuhr von Glanzox 3900 (1 Gew.-%) und ohne K2CO3 und mit einem geringeren Polierdruck als im Teilschritt 1 und 2 statt.
  • Optional folgt auf Schritt 3 ein Niederdruckpolierschritt unter Zufuhr von Tensiden oder Tensiden + DIW (deionisiertes Wasser).
  • Es wurden Versuche mit FAP-Tüchern gemacht, die unterschiedliche Korngrößen von 0,1 bis 1 μm aufwiesen.
  • Bei den in den Figuren gezeigten Versuchen wurde ein Poliertuch mit fest darin gebundenen Abrasiven aus Ceroxid verwendet, wie z. B. in US 6602117 B1 beschrieben.
  • Die mittlere Partikelgröße betrug 0,5 μm.
  • Bei der chemo-mechanischen Politur der Vorderseite wurde ein typisches Abtragspoliertuch verwendet. Hierzu eignet sich beispielsweise ein Poliertuch der SUBATM-Reihe von Rohm & Haas, z. B. das SUBATM 1250 („Stock Pad”) oder ein typisches CMP-Poliertuch („Finishing Pad”) wie das SPM 3100 von Rodel®.
  • 1 zeigt Rauhigkeitswerte der Rückseite von erfindungsgemäß bearbeiteten Halbleiterscheiben aus Silicium mit Durchmesser 300 mm. Es wurden 15 Versuche unter verschiedenen Polierbedingungen unternommen. Es ergabne sich Rauhigkeitswerte von 1,3 bis 4,5 nm (250 μm Filter).
  • Die Versuche 1 bis 9 umfassen einen Abtragspolierschritt mit K2CO3-Lösung (0,2 Gew.-%), gefolgt von einem zweiten Polierschritt unter Verwendung einer Poliermittelsuspension (Glanzox 3900) ohne Zufuhr von K2CO3 und einem dritten Polierschritt mit Glanzox 3900 ohne Zufuhr von K2CO3 und geringerem Polierdruck als bei den ersten beiden Polierschritten.
  • So beträgt der Polierdruck bei den ersten beiden Schritten jeweils zwischen 7–13 psi, beim dritten Polierschritt 0,5–2 psi.
  • Die Versuche 10 bis 13 enthalten zusätzlich einen Polierschritt unter Zufuhr von DIW.
  • 2 zeigt ebenfalls Rauhigkeitswerte für erfindungsgemäß bearbeitete Halbleiterscheiben.
  • Hier ergeben sich Rauhigkeitswerte von 0,3 bis etwa 1,7 nm (250 μm Filter).
  • Auch hier umfassen alle Versuche eine Abtragspolitur mit einem Polierdruck von 10–13 psi unter Zufuhr von K2CO3-Lösung, einen zweiten Polierschritt unter Zufuhr von Glanzox 3900 bei einem Polierdruck von 10–13 psi und einem dritten Polierschritt bei einem Polierduck von 0,5–3,5 psi. Bei den Versuchen 14 bis 20 betrug der Poliermittelfluss bei den ersten beiden Schritten 3000–5000 ml/min, beim dritten Schritt 350 ml/min. Bei Versuch 1 betrug der Poliermittelfluss beim zweiten Polierschritt dagegen 100 ml/min.
  • ZITATE ENTHALTEN IN DER BESCHREIBUNG
  • Diese Liste der vom Anmelder aufgeführten Dokumente wurde automatisiert erzeugt und ist ausschließlich zur besseren Information des Lesers aufgenommen. Die Liste ist nicht Bestandteil der deutschen Patent- bzw. Gebrauchsmusteranmeldung. Das DPMA übernimmt keinerlei Haftung für etwaige Fehler oder Auslassungen.
  • Zitierte Patentliteratur
    • - US 2002-0077039 [0008]
    • - US 2008-0305722 [0008]
    • - WO 99/55491 A1 [0009]
    • - EP 1717001 A1 [0010]
    • - US 2002/00609967 A1 [0011]
    • - WO 03/074228 A1 [0012]
    • - DE 102007035266 A1 [0013]
    • - WO 92/13680 A1 [0077]
    • - US 2005/227590 A1 [0077]
    • - US 6602117 B1 [0078, 0098]

Claims (13)

  1. Verfahren zur Herstellung einer Halbleiterscheibe, umfassend: a) Bereitstellen einer Halbleiterscheibe durch Auftrennen eines Siliciumstabs in Scheiben; b) Verrunden der Kante der Halbleiterscheibe, so dass die Halbleiterscheibe auf Vorder- und Rückseite ebene und im Randbereich gerundete und schräge Flächen umfasst; c) Polieren der Vorder- und Rückseite der Halbleiterscheibe, wobei die Politur der Vorderseite eine chemisch-mechanische Politur unter Verwendung eines Poliertuchs, welches frei von fest im Poliertuch gebundenen Abrasiven ist, umfasst; wobei die Politur der Rückseite der Halbleiterscheibe in drei Schritten jeweils unter Verwendung eines Poliertuchs, das einen im Poliertuch gebundenen Abrasivstoff enthält und das mit einem Polierdruck auf die Rückseite der Halbleiterscheibe gedrückt wird, erfolgt, wobei im ersten Schritt ein Poliermittel, welches frei von Feststoffen ist, im zweiten und dritten Schritt dagegen ein Poliermittel, das abrasive Stoffe enthält, zwischen Poliertuch und Rückseite der Halbleiterscheibe gebracht wird, wobei ein Polierdruck im ersten und zweiten Schritt von 8–15 psi im dritten Schritt auf 0,5–5 psi reduziert wird.
  2. Verfahren nach Anspruch 1, ferner umfassend: d) epitaktische Beschichtung der Vorderseite der Halbleiterscheibe.
  3. Verfahren nach einem der Ansprüche 1 oder 2, wobei die Poliermittellösung beim ersten Schritt der Politur der Rückseite der Halbleiterscheibe deionisiertes Wasser (DIW) enthält.
  4. Verfahren nach Anspruch 3, wobei die Poliermittellösung Verbindungen wie Natriumcarbonat (Na2CO3), Kaliumcarbonat (K2CO3), Natriumhydroxid (NaOH), Kaliumhydroxid (KOH), Ammoniumhydroxid (NH4OH), Tetramethylammoniumhydroxid (TMAH) oder beliebige Mischungen davon enthält.
  5. Verfahren nach Anspruch 4, wobei der pH-Wert der Poliermittellösung von 10 bis 12 und der Anteil der genannten Verbindungen in der Poliermittellösung 0,01 bis 10 Gew.-% beträgt.
  6. Verfahren nach Anspruch 1 oder 2, wobei die Poliermittelsuspension im zweiten Polierschritt Partikel aus einem oder mehreren der Oxide der Elemente Aluminium, Cer oder Silicium beinhaltet.
  7. Verfahren nach Anspruch 6, wobei es sich bei der Poliermittelsuspension um kolloid-disperse Kieselsäure handelt.
  8. Verfahren nach einem der Ansprüche 1 bis 7, wobei das Poliertuch fest gebundene Abrasivstoffe in Form von Partikeln von Oxiden der Elemente Cer, Aluminium, Silicium, Zirkon oder Partikel von Hartstoffen wie Siliciumcarbid, Bornitrid und Diamant enthält.
  9. Verfahren nach Anspruch 8, wobei die Korngröße der im Poliertuch gebundenen Abrasivstoffe größer oder gleich 0,1 μm und kleiner oder gleich 1,0 μm ist.
  10. Halbleiterscheibe, hergestellt durch das Verfahren nach Anspruch 1, mit einer polierten Vorderseite, einer polierten Rückseite und einer verrundeten und polierten Kante, die auf Vorder- und Rückseite ebene Flächen sowie schräge und gerundete Flächen im Kantenbereich umfasst, und die auf den ebenen Flächen ihrer Vorderseite eine mittlere Oberflächenrauhigkeit Ra von 0,05 bis 0,2 nm und auf den ebenen Flächen ihrer Rückseite eine mittlere Oberflächenrauhigkeit Ra von 0,3 bis 4,5 nm aufweist, jeweils bezogen auf einen Ortswellenlängen von kleiner oder gleich 250 μm.
  11. Halbleiterscheibe nach Anspruch 10, wobei die gerundeten Flächen auf Vorder- und Rückseite eine mittlere Oberflächenrauhigkeit Ra von 0,5 bis 2 nm aufweisen.
  12. Halbleiterscheibe, hergestellt durch das Verfahren nach Anspruch 2, mit einer polierten und epitaxierten Vorderseite, einer polierten Rückseite und einer verrundeten und polierten Kante, die auf Vorder- und Rückseite ebene Flächen sowie schräge und gerundete Flächen im Kantenbereich umfasst, und die auf den ebenen Flächen ihrer epitaxierten Vorderseite eine mittlere Oberflächenrauhigkeit Ra von 0,05 bis 0,2 nm und auf den ebenen Flächen ihrer Rückseite eine mittlere Oberflächenrauhigkeit Ra von 0,3 bis 4,5 nm aufweist, jeweils bezogen Ortswellenlängen von kleiner oder gleich 250 μm.
  13. Halbleiterscheibe nach Anspruch 12, die auf den schrägen und gerundeten Flächen der Vorderseite eine mittlere Oberflächenrauhigkeit Ra von 0,5 bis 6 nm und auf den schrägen und gerundeten Flächen ihrer Rückseite eine mittlere Oberflächenrauhigkeit Ra von 0,5 bis 2 nm aufweist.
DE102009030295.6A 2009-06-24 2009-06-24 Verfahren zur Herstellung einer Halbleiterscheibe Expired - Fee Related DE102009030295B4 (de)

Priority Applications (7)

Application Number Priority Date Filing Date Title
DE102009030295.6A DE102009030295B4 (de) 2009-06-24 2009-06-24 Verfahren zur Herstellung einer Halbleiterscheibe
SG2012092375A SG187384A1 (en) 2009-06-24 2010-05-04 Method for producing a semiconductor wafer
US12/778,198 US8389409B2 (en) 2009-06-24 2010-05-12 Method for producing a semiconductor wafer
CN2010101933544A CN101930909B (zh) 2009-06-24 2010-05-27 生产半导体晶片的方法
KR1020100051121A KR101291880B1 (ko) 2009-06-24 2010-05-31 반도체 웨이퍼 제조 방법
TW099118730A TWI398336B (zh) 2009-06-24 2010-06-09 製造半導體晶圓的方法
JP2010142493A JP5481284B2 (ja) 2009-06-24 2010-06-23 半導体ウェハの製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE102009030295.6A DE102009030295B4 (de) 2009-06-24 2009-06-24 Verfahren zur Herstellung einer Halbleiterscheibe

Publications (2)

Publication Number Publication Date
DE102009030295A1 true DE102009030295A1 (de) 2011-01-05
DE102009030295B4 DE102009030295B4 (de) 2014-05-08

Family

ID=43298897

Family Applications (1)

Application Number Title Priority Date Filing Date
DE102009030295.6A Expired - Fee Related DE102009030295B4 (de) 2009-06-24 2009-06-24 Verfahren zur Herstellung einer Halbleiterscheibe

Country Status (7)

Country Link
US (1) US8389409B2 (de)
JP (1) JP5481284B2 (de)
KR (1) KR101291880B1 (de)
CN (1) CN101930909B (de)
DE (1) DE102009030295B4 (de)
SG (1) SG187384A1 (de)
TW (1) TWI398336B (de)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102009052744A1 (de) 2009-11-11 2011-05-12 Siltronic Ag Verfahren zur Herstellung einer Halbleiterscheibe
DE102010014874A1 (de) 2010-04-14 2011-10-20 Siltronic Ag Verfahren zur Herstellung einer Halbleiterscheibe

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6011340B2 (ja) * 2011-08-05 2016-10-19 住友電気工業株式会社 基板、半導体装置およびこれらの製造方法
CN102983071B (zh) * 2012-12-12 2015-05-06 天津中环领先材料技术有限公司 一种使用普通砂料的单晶硅晶圆片背损伤加工方法
CN103029026B (zh) * 2012-12-13 2014-11-26 天津中环领先材料技术有限公司 一种超高清洗能力的单晶硅晶圆片清洗方法
JP6100002B2 (ja) * 2013-02-01 2017-03-22 株式会社荏原製作所 基板裏面の研磨方法および基板処理装置
US20150357180A1 (en) * 2014-06-10 2015-12-10 Sunedison Semiconductor Limited (Uen201334164H) Methods for cleaning semiconductor substrates
CN104109481B (zh) * 2014-06-26 2016-05-11 河北宇天昊远纳米材料有限公司 一种蓝宝石衬底抛光液的制备方法
CN104109482B (zh) * 2014-06-27 2016-04-20 河北宇天昊远纳米材料有限公司 一种铝合金抛光液及其制备方法
CN113945434A (zh) * 2021-08-09 2022-01-18 中国电子产品可靠性与环境试验研究所((工业和信息化部电子第五研究所)(中国赛宝实验室)) 芯片去层加工方法及系统
CN116871985B (zh) * 2023-09-05 2023-12-01 河北远东通信系统工程有限公司 一种小尺寸高频压电晶片的抛光工艺

Citations (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO1992013680A1 (en) 1991-02-06 1992-08-20 Minnesota Mining And Manufacturing Company A structured abrasive article
WO1999055491A1 (en) 1998-04-24 1999-11-04 Applied Materials, Inc. Chemical mechanical polishing with multiple polishing pads
US20020055324A1 (en) * 2000-09-21 2002-05-09 Wacker Siltronic Gesellschaft Fur Halbleitermaterialien Ag Process for polishing silicon wafers
US20020077039A1 (en) 2000-11-24 2002-06-20 Wacker, Siltronic Gesellschaft Fur Halbleitermaterialien Ag Process for the surface polishing of silicon wafers
US6602117B1 (en) 2000-08-30 2003-08-05 Micron Technology, Inc. Slurry for use with fixed-abrasive polishing pads in polishing semiconductor device conductive structures that include copper and tungsten and polishing methods
WO2003074228A1 (en) 2002-01-17 2003-09-12 Nutool, Inc. Advanced chemical mechanical polishing system with smart endpoint detection
DE10333810A1 (de) * 2002-08-30 2004-03-18 Wacker Siltronic Ag Verfahren zum Bearbeiten eines Halbleiterwafers einschließlich Schleifen der Rückseite
US20050227590A1 (en) 2004-04-09 2005-10-13 Chien-Min Sung Fixed abrasive tools and associated methods
EP1717001A1 (de) 2005-04-25 2006-11-02 Nippei Toyama Corporation Verfahren zur Herstellung von Halbleitern, Verfahren um sie zu schneiden und Drahtsäge dafür
US20080305722A1 (en) 2007-06-06 2008-12-11 Siltronic Ag Method for the single-sided polishing of bare semiconductor wafers
DE102007035266A1 (de) 2007-07-27 2009-01-29 Siltronic Ag Verfahren zum Polieren eines Substrates aus Halbleitermaterial

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6069080A (en) * 1992-08-19 2000-05-30 Rodel Holdings, Inc. Fixed abrasive polishing system for the manufacture of semiconductor devices, memory disks and the like
JP2850803B2 (ja) * 1995-08-01 1999-01-27 信越半導体株式会社 ウエーハ研磨方法
US6413156B1 (en) * 1996-05-16 2002-07-02 Ebara Corporation Method and apparatus for polishing workpiece
JP2000315665A (ja) 1999-04-29 2000-11-14 Ebara Corp 研磨方法及び装置
EP1161322A4 (de) * 1999-01-21 2003-09-24 Rodel Inc Verbesserte polierkissen und darauf bezogene verfahren
JP3439402B2 (ja) 1999-11-05 2003-08-25 Necエレクトロニクス株式会社 半導体装置の製造方法
US6387289B1 (en) * 2000-05-04 2002-05-14 Micron Technology, Inc. Planarizing machines and methods for mechanical and/or chemical-mechanical planarization of microelectronic-device substrate assemblies
JP3617665B2 (ja) 2001-01-29 2005-02-09 三菱住友シリコン株式会社 半導体ウェーハ用研磨布
KR100420205B1 (ko) * 2001-09-10 2004-03-04 주식회사 하이닉스반도체 웨이퍼 제조 방법
DE10159833C1 (de) * 2001-12-06 2003-06-18 Wacker Siltronic Halbleitermat Verfahren zur Herstellung einer Vielzahl von Halbleiterscheiben
KR20030053084A (ko) 2001-12-22 2003-06-28 주식회사 실트론 실리콘 웨이퍼의 제조방법
JP4093793B2 (ja) * 2002-04-30 2008-06-04 信越半導体株式会社 半導体ウエーハの製造方法及びウエーハ
JP2004356336A (ja) 2003-05-28 2004-12-16 Sumitomo Mitsubishi Silicon Corp 半導体ウェーハの両面研磨方法
US7338904B2 (en) * 2003-12-05 2008-03-04 Sumco Corporation Method for manufacturing single-side mirror surface wafer
JP4517867B2 (ja) * 2005-01-31 2010-08-04 株式会社Sumco シリコンウェーハ表面形状制御用エッチング液及び該エッチング液を用いたシリコンウェーハの製造方法
DE102007056122A1 (de) * 2007-11-15 2009-05-28 Siltronic Ag Verfahren zur Herstellung einer Halbleiterscheibe mit polierter Kante

Patent Citations (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO1992013680A1 (en) 1991-02-06 1992-08-20 Minnesota Mining And Manufacturing Company A structured abrasive article
WO1999055491A1 (en) 1998-04-24 1999-11-04 Applied Materials, Inc. Chemical mechanical polishing with multiple polishing pads
US6602117B1 (en) 2000-08-30 2003-08-05 Micron Technology, Inc. Slurry for use with fixed-abrasive polishing pads in polishing semiconductor device conductive structures that include copper and tungsten and polishing methods
US20020055324A1 (en) * 2000-09-21 2002-05-09 Wacker Siltronic Gesellschaft Fur Halbleitermaterialien Ag Process for polishing silicon wafers
US20020077039A1 (en) 2000-11-24 2002-06-20 Wacker, Siltronic Gesellschaft Fur Halbleitermaterialien Ag Process for the surface polishing of silicon wafers
WO2003074228A1 (en) 2002-01-17 2003-09-12 Nutool, Inc. Advanced chemical mechanical polishing system with smart endpoint detection
DE10333810A1 (de) * 2002-08-30 2004-03-18 Wacker Siltronic Ag Verfahren zum Bearbeiten eines Halbleiterwafers einschließlich Schleifen der Rückseite
US20050227590A1 (en) 2004-04-09 2005-10-13 Chien-Min Sung Fixed abrasive tools and associated methods
EP1717001A1 (de) 2005-04-25 2006-11-02 Nippei Toyama Corporation Verfahren zur Herstellung von Halbleitern, Verfahren um sie zu schneiden und Drahtsäge dafür
US20080305722A1 (en) 2007-06-06 2008-12-11 Siltronic Ag Method for the single-sided polishing of bare semiconductor wafers
DE102007035266A1 (de) 2007-07-27 2009-01-29 Siltronic Ag Verfahren zum Polieren eines Substrates aus Halbleitermaterial

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102009052744A1 (de) 2009-11-11 2011-05-12 Siltronic Ag Verfahren zur Herstellung einer Halbleiterscheibe
US8500516B2 (en) 2009-11-11 2013-08-06 Siltronic Ag Method for polishing a semiconductor wafer
DE102010014874A1 (de) 2010-04-14 2011-10-20 Siltronic Ag Verfahren zur Herstellung einer Halbleiterscheibe

Also Published As

Publication number Publication date
JP5481284B2 (ja) 2014-04-23
KR20100138748A (ko) 2010-12-31
US20100327414A1 (en) 2010-12-30
TWI398336B (zh) 2013-06-11
JP2011009747A (ja) 2011-01-13
US8389409B2 (en) 2013-03-05
DE102009030295B4 (de) 2014-05-08
SG187384A1 (en) 2013-02-28
KR101291880B1 (ko) 2013-07-31
CN101930909A (zh) 2010-12-29
TW201107102A (en) 2011-03-01
CN101930909B (zh) 2012-04-04

Similar Documents

Publication Publication Date Title
DE102009030295B4 (de) Verfahren zur Herstellung einer Halbleiterscheibe
DE102009030292B4 (de) Verfahren zum beidseitigen Polieren einer Halbleiterscheibe
DE102008053610B4 (de) Verfahren zum beidseitigen Polieren einer Halbleiterscheibe
DE102009051007B4 (de) Verfahren zum Polieren einer Halbleiterscheibe
DE102007035266B4 (de) Verfahren zum Polieren eines Substrates aus Silicium oder einer Legierung aus Silicium und Germanium
DE102009030294B4 (de) Verfahren zur Politur der Kante einer Halbleiterscheibe
DE102010005904B4 (de) Verfahren zur Herstellung einer Halbleiterscheibe
DE102009051008B4 (de) Verfahren zur Herstellung einer Halbleiterscheibe
DE102013201663B4 (de) Verfahren zum Polieren einer Halbleiterscheibe
DE10159833C1 (de) Verfahren zur Herstellung einer Vielzahl von Halbleiterscheiben
DE10142400B4 (de) Halbleiterscheibe mit verbesserter lokaler Ebenheit und Verfahren zu deren Herstellung
DE102010013520B4 (de) Verfahren zur beidseitigen Politur einer Halbleiterscheibe
DE102009030296B4 (de) Verfahren zur Herstellung einer epitaxierten Siliciumscheibe
DE102009025243B4 (de) Verfahren zur Herstellung und Verfahren zur Bearbeitung einer Halbleiterscheibe aus Silicium
DE102007056122A1 (de) Verfahren zur Herstellung einer Halbleiterscheibe mit polierter Kante
DE102009048436A1 (de) Verfahren zum Schleifen einer Halbleiterscheibe
DE102013204839A1 (de) Verfahren zum Polieren einer Scheibe aus Halbleitermaterial
DE102009052744B4 (de) Verfahren zur Politur einer Halbleiterscheibe
DE102009030297B3 (de) Verfahren zum Polieren einer Halbleiterscheibe
DE102009025242B4 (de) Verfahren zum beidseitigen chemischen Schleifen einer Halbleiterscheibe
DE102010013519B4 (de) Verfahren zum Polieren einer Halbleiterscheibe
DE102009030298B4 (de) Verfahren zur lokalen Politur einer Halbleiterscheibe
DE102010010885B4 (de) Verfahren zum Polieren einer Halbleiterscheibe
DE102008044646A1 (de) Verfahren zur Herstellung einer Halbleiterscheibe
DE102013210057A1 (de) Verfahren zur Politur der Kante einer Halbleiterscheibe

Legal Events

Date Code Title Description
OP8 Request for examination as to paragraph 44 patent law
R016 Response to examination communication
R018 Grant decision by examination section/examining division
R020 Patent grant now final
R020 Patent grant now final

Effective date: 20150210

R119 Application deemed withdrawn, or ip right lapsed, due to non-payment of renewal fee