DE102008063982A1 - Halbleiterbauelement und Verfahren zu dessen Herstellung - Google Patents

Halbleiterbauelement und Verfahren zu dessen Herstellung Download PDF

Info

Publication number
DE102008063982A1
DE102008063982A1 DE102008063982A DE102008063982A DE102008063982A1 DE 102008063982 A1 DE102008063982 A1 DE 102008063982A1 DE 102008063982 A DE102008063982 A DE 102008063982A DE 102008063982 A DE102008063982 A DE 102008063982A DE 102008063982 A1 DE102008063982 A1 DE 102008063982A1
Authority
DE
Germany
Prior art keywords
layer
arc
pure
metal
antireflection coating
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
DE102008063982A
Other languages
English (en)
Inventor
Jang Hyeon Icheon Seok
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
DB HiTek Co Ltd
Original Assignee
Dongbu HitekCo Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Dongbu HitekCo Ltd filed Critical Dongbu HitekCo Ltd
Publication of DE102008063982A1 publication Critical patent/DE102008063982A1/de
Withdrawn legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/53204—Conductive materials
    • H01L23/53209—Conductive materials based on metals, e.g. alloys, metal silicides
    • H01L23/53214—Conductive materials based on metals, e.g. alloys, metal silicides the principal metal being aluminium
    • H01L23/53223—Additional layers associated with aluminium layers, e.g. adhesion, barrier, cladding layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02164—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material being a silicon oxide, e.g. SiO2
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H01L21/02274—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition in the presence of a plasma [PECVD]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
    • H01L21/02318—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment
    • H01L21/02362—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment formation of intermediate layers, e.g. capping layers or diffusion barriers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/0271—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers
    • H01L21/0273—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers characterised by the treatment of photoresist layers
    • H01L21/0274—Photolithographic processes
    • H01L21/0276—Photolithographic processes using an anti-reflective coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/314—Inorganic layers
    • H01L21/316—Inorganic layers composed of oxides or glassy oxides or oxide based glass
    • H01L21/31604—Deposition from a gas or vapour
    • H01L21/31608—Deposition of SiO2
    • H01L21/31612—Deposition of SiO2 on a silicon body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/32051—Deposition of metallic or metal-silicide layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H01L21/32139—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer using masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76877—Filling of holes, grooves or trenches, e.g. vias, with conductive material
    • H01L21/76883—Post-treatment or after-treatment of the conductive material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/482—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of lead-in layers inseparably applied to the semiconductor body
    • H01L23/485—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of lead-in layers inseparably applied to the semiconductor body consisting of layered constructions comprising conductive layers and insulating layers, e.g. planar contacts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14625—Optical elements or arrangements associated with the device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14683—Processes or apparatus peculiar to the manufacture or treatment of these devices or parts thereof
    • H01L27/14685—Process for coatings or optical elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/1462—Coatings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14683—Processes or apparatus peculiar to the manufacture or treatment of these devices or parts thereof
    • H01L27/14687—Wafer level processing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Electromagnetism (AREA)
  • Plasma & Fusion (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

Ein Halbleiterbauelement enthält eine Zwischenschicht-Dielektrikum-Schicht auf einem Substrat, einen Kontaktzapfen in der Zwischenschicht-Dielektrikum-Schicht, eine Metallschicht auf dem Kontaktzapfen und eine nicht reine Antireflexions-Beschichtungs(ARC)-Schicht auf der Metallschicht.

Description

  • HINTERGRUND
  • Ausführungen der vorliegenden Erfindung beziehen sich auf ein Halbleiterbauelement und ein Verfahren zu dessen Herstellung. In einem Halbleiterbauelement wird ein Metallisierungs-Prozess durch einen Durchkontaktierungs-Kontaktzapfen-Prozess und einen Metallleitungs-Prozess ausgeführt. Zusätzlich dazu kann auf der Metallleitung eine Antireflexions-Beschichtung (ARC) ausgebildet werden.
  • Nachdem der Metallisierungs-Prozess ausgeführt wurde, kann ein Sinter-Prozess auf der Basis einer Wärmebehandlung durchgeführt werden, um die Leistungsdaten des Halbleiterbauelementes zu verbessern.
  • Bei herkömmlichen Herstellungsprozessen können thermische Belastungen die Folge des Sinter-Prozesses sein, und der Unterschied zwischen den thermischen Ausdehnungskoeffizienten der Metallleitung und einer Zwischenschicht-Dielektrikum-Schicht kann zu Defekten oder Problemen führen. Zum Beispiel kann es sein, dass Metall-Anhebungen und Risse im Zwischenmetall-Dielektrikum (IMD) durch eine Reaktion an der Grenzfläche der Metallleitung und der Antireflexions-Beschichtungs-Schicht stärker werden. Folglich kann das Phänomen von Kontaktflächen-Löchern auftreten, bei dem die Metallschicht von einem vorher festgelegten Bereich einer Metall-Kontaktfläche (oder einem Bereich einer Durchkontaktierungs-Anordnung) getrennt wird. Dies kann zu Defekten an einem äußeren Teil des Bauelementes führen und die Zuverlässigkeit des Bauelementes verschlechtern.
  • Zusätzlich dazu können bei herkömmlichen Prozessen durch thermische Belastung Metall-Fehlstellen zwischen der Metallleitung und der Antireflexions-Beschichtungs-Schicht erzeugt werden.
  • ZUSAMMENFASSUNG
  • Ausführungen der vorliegenden Erfindung liefern ein Halbleiterbauelement, und Verfahren zu dessen Herstellung. Die hier beschriebenen Bauelemente und Verfahren sind in der Lage, Probleme, die mit thermischen Belastungen verbunden sind, zu minimieren oder zu vermeiden, indem die Eigenschaften einer Grenzflächen-Oberfläche zwischen einer Zwischenschicht-Dielektrikum-Schicht und einer Metallleitung verbessert werden.
  • Ausführungen der vorliegenden Erfindung liefern auch ein Halbleiterbauelement und ein Verfahren zu dessen Herstellung, das in der Lage ist, zu verhindern, dass Metall-Fehlstellen durch thermische Belastungen erzeugt werden, wenn ein Sinter-Prozess durchgeführt wird, indem die Eigenschaft(en) einer Grenzflächen-Oberfläche zwischen einer Zwischenschicht-Dielektrikum-Schicht und einer Metallleitung verbessert werden. Gemäß Ausführungen der vorliegenden Erfindung enthält ein Halbleiterbauelement eine Zwischenschicht-Dielektrikum-Schicht auf einem Substrat, einen Kontaktzapfen in der Zwischenschicht-Dielektrikum-Schicht, eine Metallschicht auf dem Kontaktzapfen und eine nicht reine Antireflexions-Beschichtungs-(ARC)-Schicht auf der Metallschicht.
  • Gemäß anderen Ausführungen der vorliegenden Erfindung umfasst ein Verfahren zur Herstellung eines Halbleiterbauelementes die Schritte eines Ausbildens einer Zwischenschicht- Dielektrikum-Schicht auf einem Substrat, eines Ausbildens eines Kontaktzapfens in der Zwischenschicht-Dielektrikum-Schicht, eines Ausbildens einer Metallschicht auf dem Kontaktzapfen, eines Ausbildens einer nicht reinen Antireflexions-Beschichtungs-(ARC)-Schicht auf der Metallschicht, eines Ausbildens einer Metallleitung durch selektives Ätzen der Metallschicht und der nicht reinen ARC-Schicht und eines Sinterns der Metallleitung.
  • Im vorliegenden Halbleiterbauelement und im Verfahren zu dessen Herstellung können die Eigenschaften einer Grenzflächen-Oberfläche zwischen der Zwischenschicht-Dielektrikum-Schicht und der Metallleitung verbessert werden, indem ein plasmaunterstützter Prozess mit undotiertem Silikatglas (PE USG) verwendet wird, der die Eigenschaften einer Schnittstelle zwischen einer dielektrischen Schicht und einer Metallschicht bezüglich Zugbelastungen verbessert. Folglich kann die Belastungsschwankung vor/nach dem Sinter-Prozess minimiert werden, und ein Kontaktflächen-Loch-Effekt eines Halbleiterbauelementes (z. B. eines CMOS-Bildsensors (CIS)), der durch Abheben von Metall und IMD-Risse verursacht wird, kann effektiv verringert oder verhindert werden. Zusätzlich dazu können gemäß der Ausführungen der vorliegenden Erfindung Defekte in einem äußeren Teil eines Produktes, die durch den Kontaktflächen-Loch-Effekt verursacht werden, verhindert werden, so dass die Zuverlässigkeit des Produktes verbessert werden kann.
  • Zusätzlich dazu wird, wenn die Metallleitung ausgebildet wird, die nicht reine ARC-Schicht durch einen In-Situ-Prozess ausgebildet, so dass thermische Belastungsänderungen durch den Sinter-Prozess minimiert werden können. Folglich können Metall-Fehlstellen eines Bildsensors effektiv verhindert werden. Zusätzlich dazu können die Belastungs-Migrations- Eigenschaften (SM) verbessert werden. Somit können die Toleranzen des Metallisierungs-Prozesses sichergestellt und die Zuverlässigkeit des Halbleiterbauelementes (z. B. eines CMOS-Bildsensors) verbessert werden.
  • KURZBESCHREIBUNG DER ZEICHNUNGEN
  • 1 ist eine Querschnittsansicht, die eine beispielhafte Metallleitung eines Halbleiterbauelementes gemäß Ausführungen der vorliegenden Erfindung zeigt; und
  • die 2 und 3 sind Diagramme, die für eine beispielhafte Metallleitung eines Halbleiterbauelementes gemäß einer Ausführung der vorliegenden Erfindung die Belastungsänderung zeigen, die sich aus der Wärmebehandlung bei verschiedenen Temperaturen ergibt.
  • DETAILLIERTE BESCHREIBUNG DER AUSFÜHRUNGEN
  • Im Folgenden werden ein Halbleiterbauelement und ein Verfahren zu dessen Herstellung gemäß Ausführungen der vorliegenden Erfindung im Detail mit Bezug auf die begleitenden Zeichnungen beschrieben.
  • In der folgenden Beschreibung der verschiedenen Ausführungen versteht sich von selbst, dass wenn eine Schicht (oder ein Film) als "auf" oder "unter" einer anderen Schicht bezeichnet wird, sie direkt auf oder unter der anderen Schicht liegen kann, oder eine oder mehrere dazwischen liegende Schichten vorhanden sein können.
  • Ferner ist die vorliegende Erfindung nicht auf einen Bildsensor beschränkt, sondern auf alle Halbleiterbauelemente an wendbar, bei denen eine Antireflexions-Beschichtungs-(ARC)-Schicht und ein Sinter-Prozess verwendet werden.
  • Ausführungen
  • 1 ist eine Querschnittsansicht, die eine beispielhafte Metallleitung eines Halbleiterbauelementes gemäß Ausführungen der vorliegenden Erfindung zeigt.
  • Im Allgemeinen kann das Halbleiterbauelement eine Zwischenschicht-Dielektrikum-Schicht 110, die auf einem Substrat (nicht gezeigt) ausgebildet ist, einen Kontaktzapfen 123, der in der Zwischenschicht-Dielektrikum-Schicht 110 ausgebildet ist, eine Metallschicht 240, die auf dem Kontaktzapfen 123 ausgebildet ist, und eine nicht reine Antireflexions-Beschichtungs-(ARC)-Schicht 250, die auf der Metallschicht 240 ausgebildet ist, enthalten.
  • In bevorzugten Ausführungen kann die Zwischenschicht-Dielektrikum-Schicht 110 ausgebildet werden, indem plasmaunterstütztes undotiertes Silikatglas (PE USG) verwendet wird, ist aber nicht darauf beschränkt. In anderen Ausführungen kann die Zwischenschicht-Dielektrikum-Schicht Siliziumnitrid, siliziumreiches Oxid (SRO), TEOS (z. B. ein durch CVD (CVD: Gasphasenabscheidung) aus Tetraethylorthosilicat und Sauerstoff ausgebildetes Silizium-Oxid), ein Substrat-Dielektrikum (z. B. eine oder mehrere mit Fluor oder Bor und/oder Phosphor dotierte Siliziumoxid-Schichten [FSG, BSG, PSG und/oder BPSG]), Siliziumdioxid oder eine Kombination daraus umfassen. In anderen Variationen kann die Zwischenschicht-Dielektrikum-Schicht eine Vor-Metall-Dielektrikum-Schicht (PMD) oder ein Zwischenmetall-Dielektrikum (IMD) enthalten.
  • Ferner kann in manchen Ausführungen eine Diffusions-Barrieren-Schicht 121 in dem Durchkontaktierungsloch auf Oberflächen davon und auf der Zwischenschicht-Dielektrikum-Schicht 110 und dem darunter liegenden Metall ausgebildet werden, bevor der Kontaktzapfen 123 ausgebildet wird. In manchen Ausführungen kann die Diffusions-Barrieren-Schicht 121 Ti, TiN, WN, eine TiW-Legierung oder einer Kombination daraus umfassen, wie z. B. eine TiN-auf-Ti-Doppelschicht oder eine TiW-auf-Ti-Doppelschicht.
  • Die nicht reine ARC-Schicht 250 kann eine nicht reine TiNx-Schicht sein, wobei in bevorzugten Ausführungen x < 1 ist. In anderen Ausführungen kann die nicht reine ARC-Schicht 250 eine Schicht sein, die Ti und TiN enthält. In manchen Variationen kann die nicht reine ARC-Schicht Ti-reiches TiN oder nicht stöchiometrisches TiN enthalten (z. B. TixNy, wobei x:y im Bereich von 1,1:1 bis 1,5:1 oder von 1,1:1 bis 2:1 oder in einem beliebigen Bereich von Werten dazwischen liegt). Die nicht reine ARC-Schicht 250 kann eine Dicke im Bereich von 300 Å bis 375 Å haben, ist aber nicht darauf begrenzt.
  • Noch mit Bezug auf 1 kann in manchen Ausführungen die Metallleitung 200 ferner eine Trägerschicht 230 enthalten, die unter der Metallschicht 240 ausgebildet ist. Die Metallschicht 240 kann Aluminium oder eine Legierung davon mit Kupfer, Titan, Silizium, usw. oder jedes andere geeignete in der Technik bekannte Material enthalten. In einer alternativen Ausführung kann die Metallschicht 240 ein Kupfer-Damaszener- oder ein Doppel-Damaszener-Metall enthalten. Ferner kann die Trägerschicht 230 eine erste Trägerschicht 231 und eine zweite Trägerschicht 232 umfassen. In manchen Ausführungen kann die erste Trägerschicht 231 Ti oder Ta umfassen, und die zweite Trägerschicht 232 kann TiN, TaN oder TiW umfassen.
  • 2 und 3 sind Diagramme, die für die vorliegende Metallleitung die Belastungsänderung gemäß verschiedener Wärme-/Temperatur-Behandlungen zeigen.
  • Insbesondere ist 2 ein Diagramm, der die Änderung der thermischen Belastung zeigt, die sich aus einer Erwärmung des Bauelementes ergibt, auf dem sich die Metallleitung(en) bei verschiedenen Temperaturen befinden. Nach der verwandten Technik (das Diagramm "POR") variiert die thermische Belastung schnell und stark mit der Temperatur.
  • Im Gegensatz dazu hat das Halbleiterbauelement gemäß Ausführungen der vorliegenden Erfindung ("PE-USG/in-situ ARC") eine Zugbelastungs-Charakteristik zwischen der Zwischenschicht-Dielektrikum-Schicht 110 und der Metallleitung 200, wie in 2 gezeigt. Zusätzlich dazu ist die Belastungsänderung vor/nach der Wärmebehandlung (z. B. bei einem Sinter-Prozess mit 450°C) kleiner als die eines herkömmlichen IMD/Metalls, so dass ein durch die Wärmemenge verursachter Einfluss minimiert werden kann. Es wird angenommen, dass diese Verringerung der Grenzflächen-Belastung durch den PE USG/In-Situ-ARC-Prozess verursacht wird, der zur Herstellung der Metallleitung benutzt wird.
  • Gemäß Ausführungen der vorliegenden Erfindung liefert der PE USG/In-Situ-ARC-Prozess (I) ausreichende und/oder zusätzliche Toleranzen gegen thermische Belastung, so dass es möglich ist, einen Kontaktflächen-Loch-Effekt, der durch das Abheben von Metall und IMD-Risse durch den Sinter-Prozess mit 450°C verursacht wird, effektiv zu verringern oder zu verhindern.
  • Wie in 3 gezeigt, tritt nach der verwandten Technik durch den Sinter-Prozess eine sehr schnelle Belastungsänderung von ungefähr 106 MPa auf. Im Gegensatz dazu zeigt sich in der vorliegenden Erfindung durch den PE USG/In-Situ-ARC-Prozess (I) eine Zugbelastungs-Charakteristik von ungefähr 8,7 MPa.
  • Mit anderen Worten wird in dem Halbleiterbauelement gemäß Ausführungen der vorliegenden Erfindung die Zwischenschicht-Dielektrikum-Schicht 110 unter Verwendung von PE USG ausgebildet, und die nicht reine ARC-Schicht 250 wird auf der Metallschicht 240 durch den In-Situ-Prozess abgeschieden, so dass die durch den Sinter-Prozess verursachte Änderung der thermischen Belastung minimiert werden kann. Folglich können der Kontaktflächen-Loch-Effekt oder Metall-Fehlstellen eines Bildsensors oder eines anderen Halbleiterproduktes effektiv begrenzt werden.
  • Im Folgenden wird das Verfahren zur Herstellung des Halbleiterbauelementes gemäß der vorliegenden Erfindung mit Bezug auf 1 beschrieben.
  • Eine Zwischenschicht-Dielektrikum-Schicht 110 wird auf dem Substrat (nicht gezeigt) ausgebildet. In verschiedenen Ausführungen kann die Zwischenschicht-Dielektrikum-Schicht 110 ein Vor-Metall-Dielektrikum (PMD) oder ein Zwischenmetall-Dielektrikum (IMD) umfassen.
  • Die Zwischenschicht-Dielektrikum-Schicht 110 kann PE USG (z. B. als oberste oder vorletzte Schicht) enthalten, ist aber nicht darauf beschränkt. In manchen Ausführungen kann der PE-USG-Prozess bei einer Temperatur von ungefähr 400 ± 40°C ausgeführt werden, ist aber nicht darauf beschränkt.
  • Im Folgenden werden die Eigenschaften der Zwischenschicht-Dielektrikum-Schicht 110, die PE USG enthält, beschrieben. Wie man es bei der herkömmlichen Verarbeitung sieht, liegt, wenn die Zwischenschicht-Dielektrikum-Schicht 110 mehr druckbelastet wird oder wenn die Temperatur steigt, zum Metall ein größerer Unterschied des thermischen Ausdehnungskoeffizienten vor. Ferner kann sich eine Druckkraft von der Metallschicht 240 erhöhen, so dass Metall-Fehlstellen leicht erzeugt werden können.
  • Indessen führt im Vergleich zu IMD-Prozessen, bei denen PE CVD benutzt wird, ein IMD-Prozess, bei dem HDP CVD benutzt wird, im Allgemeinen zu größeren Temperaturänderungen des Substrats. Somit können durch thermische Belastungen ein Abheben des Metalls, Metall-Fehlstellen und Änderungen des Widerstands (RS) des Metalls auftreten. Um die Probleme zu beseitigen, wird gemäß Ausführungen der vorliegenden Erfindung PE USG anstelle des mehr zusammendrückenden HDP USG abgeschieden, so dass Metall-Fehlstellen verhindert werden können.
  • Nach dem Abscheiden der Schicht 110 und vor dem Abscheiden der Schicht(en) 200 wird ein Durchkontaktierungsloch ausgebildet, indem die Zwischenschicht-Dielektrikum-Schicht 110 mit einem Muster versehen und geätzt wird (z. B. unter Verwendung eines Fotolacks), und der Kontaktzapfen 123 kann im Durchkontaktierungsloch ausgebildet werden. Der Kontaktzapfen 123 kann ein Kontaktierungszapfen oder ein Durchkontaktierungs-Zapfen sein.
  • In manchen Ausführungen kann ferner zwischen dem Kontaktzapfen 123 und der Zwischenschicht-Dielektrikum-Schicht 110 eine Diffusions-Barriere 121 durch CVD oder Sputtern ausgebildet werden.
  • Vor dem Ausbilden des Durchkontaktierungslochs kann ferner eine Deckschicht auf der Zwischenschicht-Dielektrikum-Schicht 110 durch plasmaunterstützte CVD unter Verwendung von Silan (SiH4) und einer Sauerstoffquelle (z. B. O2) ausgebildet werden.
  • In verschiedenen Ausführungen kann ferner eine Trägerschicht 230 auf der Zwischenschicht-Dielektrikum-Schicht 110 und dem Kontaktzapfen 123 ausgebildet werden. Die Trägerschicht 230 kann eine erste Trägerschicht 231 und eine zweite Trägerschicht 232 umfassen, die auf der ersten Trägerschicht 231 ausgebildet ist. Zum Beispiel kann die Trägerschicht 230 eine Ti-Trägerschicht 231 und eine TiN-Trägerschicht 232 umfassen, ist aber nicht darauf beschränkt.
  • Danach wird die Metallschicht 240 auf der Trägerschicht 230 ausgebildet. Zum Beispiel kann die Metallschicht 240 AlCu umfassen, ist aber nicht darauf beschränkt.
  • Dann wird die nicht reine ARC-Schicht 250 auf der Metallschicht 240 ausgebildet. Der Schritt des Ausbildens der nicht reinen ARC-Schicht 250 kann das Ausbilden einer ersten ARC-Schicht (nicht gezeigt) und das Ausbilden einer zweiten ARC-Schicht (nicht gezeigt) auf der ersten ARC-Schicht durch einen In-Situ–Prozess umfassen.
  • Zum Beispiel kann die erste ARC-Schicht eine Ti-Schicht umfassen. Die zweite ARC-Schicht kann eine TiN-Schicht umfassen und kann durch den In-Situ-Prozess ausgebildet werden. Die Erfindung ist jedoch nicht darauf beschränkt.
  • Alternativ dazu kann die nicht reine ARC-Schicht 250 eine nicht reine TiNx-Schicht umfassen, die ausgebildet wird, indem die TiN-Schicht durch einen In-Situ-Prozess ausgebildet wird, nachdem die Ti-Schicht ausgebildet wurde, so dass TiAl3 (das durch eine Grenzflächen-Reaktion zwischen der Ti-Schicht und dem Aluminium aus der AlCu-Schicht 240 erzeugt werden kann) minimiert wird. Folglich können Metall-Fehlstellen, die durch den Sinter-Prozess verursacht werden, effektiv verhindert werden.
  • Im Folgenden wird der Prozess des Ausbildens der nicht reinen ARC-Schicht 250 detaillierter beschrieben.
  • Gemäß beispielhaften Ausführungen kann, wenn die nicht reine ARC-Schicht 250 ausgebildet wird, die erste ARC-Schicht eine Dicke von 20% bis 50% der Dicke der zweiten ARC-Schicht haben.
  • Zum Beispiel kann die Gesamtdicke beider Schichten der nicht reinen ARC-Schicht 250 im Bereich von 300 Å bis 375 Å liegen. Wenn die Dicke der nicht reinen ARC-Schicht 250 größer wird, wird eine durch TiAl3 verursachte Volumen-Schrumpfung der Metallleitung effektiv verhindert, so dass die Oberflächen-Morphologie und die Charakteristik der Rs-Drift verbessert werden können. Mit anderen Worten können die Charakteristiken der Elektromigration (EM) und/oder der Belastungs-Migration (SM) des Metalls verbessert werden.
  • Da Wasserstoff-(H)-Fangstellen durch Ti erhöht werden, kann es jedoch sein, dass die Dunkel-Charakteristik der Metallschicht 240 und/oder der nicht reinen ARC-Schicht 250 verschlechtert wird. Folglich kann die erste ARC-Schicht (z. B. die Ti-Schicht) eine Dicke von 50 Å bis 125 Å haben. Zusätzlich dazu können, wenn die Dicke der TiN-Schicht ungefähr 200 Å beträgt, in einem Fotolithografie-Prozess die Toleranzen ausreichend sichergestellt werden.
  • In beispielhaften Ausführungen kann die nicht reine ARC-Schicht 250 unter Verwendung einer Leistung im Bereich von ungefähr 5 kW bis ungefähr 10 kW ausgebildet werden.
  • Ferner kann eine Abscheidungs-Rate (D/R) der ersten ARC-Schicht größer als die D/R der zweiten ARC-Schicht sein. Zum Beispiel kann die D/R der ARC-Ti-Schicht erhöht werden (z. B. auf mindestens 1000 Å/min oder jeden größeren Mindestwert, wie z. B. mindestens 2000, 4000 oder 6000 Å/min), um TiAl3 zu minimieren. Im Gegensatz dazu kann die D/R der TiN-Schicht verringert werden (z. B. auf höchstens 2000 Å/min oder jeden kleineren Maximalwert, wie z. B. höchstens 1500, 1000 oder 500 Å/min), um eine dichte Schicht auszubilden. Dies kann verhindern, dass das Aluminium (Al) durch einen Entwickler angegriffen wird, der beim Fotolithografie-Prozess benutzt wird.
  • Der Prozess des Ausbildens der nicht reinen ARC-Schicht 250 kann bei einer Temperatur von ungefähr 0°C oder weniger ausgeführt werden. Mit anderen Worten können die Ti-Schicht und die TiN-Schicht mit einer Temperatur von 50°C oder weniger abgeschieden werden.
  • In manchen Fällen kann die Metallleitung durch Cu-Segregation (Bildung einer Θ-Phase) verkürzt werden, die durch einen Langzeit-Aufenthalt in einer Kammer (z. B. bei 200°C) verursacht wird, wenn ein Problem auftritt. Folglich kann eine Verringerung der Ausbeute auftreten. Somit ist es, um das oben erwähnte Problem zu verhindern, vorzuziehen, den In-Situ- ARC-Prozess zum Ausbilden der nicht reinen ARC-Schicht bei einer niedrigen Temperatur von 50°C oder weniger auszuführen.
  • In manchen Ausführungen kann die erste ARC-Schicht in einer Atmosphäre von Argon-Gas (Ar) mit einer Flussrate von 60 sccm bis 100 sccm ausgebildet werden, und die zweite ARC-Schicht kann in einer Atmosphäre von Ar-Gas mit einer Flussrate von 40 sccm bis 60 sccm und Stickstoff-Gas (N2) mit einer Flussrate von 80 sccm bis 120 sccm ausgebildet werden.
  • Zum Beispiel kann in einer beispielhaften Ausführung, um eine dichte nicht reine TiNx-Schicht-Struktur auszubilden, der In-Situ-ARC-Prozess ein Prozessgas mit 80 sccm Ar (z. B. während der Abscheidung von Ti), bzw. 50/100 sccm von Ar/N2 (z. B. während der Abscheidung von TiN) benutzen. Dies ist gewünscht, um zu verhindern, dass Al durch einen Entwickler in dem folgenden Fotolithografie-Prozess angegriffen wird.
  • Danach werden die Metallschicht 240 und die nicht reine ARC-Schicht 250 selektiv geätzt, um die Metallleitung 200 auszubilden. Anschließend wird ein Sinter-Prozess bezüglich des Substrats der Metallleitung 200 durchgeführt.
  • In dem Halbleiterbauelement und im Verfahren zu dessen Herstellung gemäß der verschiedenen hier beschriebenen Ausführungen kann die Charakteristik einer Grenzflächen-Oberfläche zwischen der Zwischenschicht-Dielektrikum-Schicht und der Metallleitung durch den PE-USG-Prozess verbessert werden. da die Eigenschaften einer IMD-/Metall-Schicht im Hinblick auf Zugbelastungen verbessert werden. Folglich können Belastungsänderungen vor/nach dem Sinter-Prozess minimiert werden, und ein Kontaktflächen-Loch-Effekt eines Halbleiterbauelementes (z. B. eines CMOS-Bildsensors (CIS)), der durch Abheben von Metall und IMD-Risse verursacht wird, kann effektiv begrenzt werden. Zusätzlich dazu können gemäß der Ausführungen der vorliegenden Erfindung Defekte in und Beschädigungen eines äußeren Teils eines Produktes, die durch den Kontaktflächen-Loch-Effekt verursacht werden, verhindert werden, so dass die Zuverlässigkeit des Produktes verbessert werden kann.
  • Zusätzlich dazu kann gemäß beispielhafter hier beschriebener Ausführungen, wenn die Metallleitung ausgebildet wird, die nicht reine ARC-Schicht durch einen In-situ-Prozess ausgebildet werden, so dass die thermischen Belastungsänderungen durch den Sinter-Prozess minimiert werden können. Folglich können Metall-Fehlstellen eines Bildsensors effektiv verhindert werden. Zusätzlich dazu können, da die SM-Eigenschaften verbessert werden, die Toleranzen des Metallisierungs-Prozesses sichergestellt und die Zuverlässigkeit des Halbleiterbauelementes verbessert werden.
  • Die vorliegende Erfindung sollte nicht auf diese beispielhaften Ausführungen begrenzt werden, sondern ein Fachmann kann verschiedene Änderungen und Abwandlungen vornehmen, die im Geist und im Umfang der vorliegenden Erfindung liegen, wie im Folgenden beansprucht.
  • In der vorliegenden Beschreibung bedeutet jeder Verweis auf "eine Ausführung", "Ausführung", "beispielhafte Ausführung", usw., dass ein spezielles Merkmal, eine Struktur oder eine Eigenschaft, welches bzw. welche in Verbindung mit der Ausführung beschrieben wird, in mindestens einer Ausführung der Erfindung enthalten ist. Das Auftreten derartiger Ausdrucksweisen an verschiedenen Stellen in der Beschreibung verweist nicht notwendig sämtlich auf die gleiche Ausführung. Ferner sei bemerkt, dass, wenn ein besonderes Merkmal, eine Struktur oder eine Eigenschaft beschrieben wird, es sich innerhalb des Bereichs der Möglichkeiten eines Fachmanns befindet, ein derartiges Merkmal, eine Struktur oder ein Kennmerkmal in Verbindung mit anderen der Ausführungen zu bewirken.
  • Obwohl Ausführungen mit Bezug auf eine Anzahl erläuternder Ausführungsbeispiele beschrieben wurden, sei bemerkt, dass zahlreiche weitere Abwandlungen und Ausführungen durch Fachleute entworfen werden können, welche unter Prinzip und Umfang der vorliegenden Offenbarung fallen. Insbesondere sind viele Änderungen und Abwandlungen der Bauteile und/oder der Anordnungen der fraglichen Kombinationsanordnung innerhalb des Umfangs der Offenbarung, der Zeichnungen und der beigefügten Ansprüche möglich. Zusätzlich zu Änderungen und Abwandlungen der Bauteile und/oder der Anordnungen sind alternative Verwendungen gleichfalls für Fachleute ersichtlich.

Claims (20)

  1. Halbleiterbauelement, umfassend: eine dielektrische Schicht auf einem Substrat; einen Kontaktzapfen in der dielektrischen Schicht; eine Metallschicht auf dem Kontaktzapfen; und eine nicht reine Antireflexions-Beschichtung-(ACR)-Schicht auf der Metallschicht.
  2. Halbleiterbauelement nach Anspruch 1, wobei die dielektrische Schicht ein plasmaunterstütztes undotiertes Silikatglas (PE USG) umfasst.
  3. Halbleiterbauelement nach Anspruch 1 oder 2, wobei die nicht reine Antireflexions-Beschichtungs-(ARC)-Schicht eine nicht reine TiNx-Schicht umfasst.
  4. Halbleiterbauelement nach einem der Ansprüche 1 bis 3, das ferner eine Diffusions-Barriere zwischen dem Kontaktzapfen und der dielektrischen Schicht umfasst.
  5. Halbleiterbauelement nach Anspruch 1, wobei die nicht reine Antireflexions-Beschichtungs-(ARC)-Schicht TiNx umfasst, wobei x kleiner als 1 ist.
  6. Halbleiterbauelement nach einem der Ansprüche 1 bis 5, wobei die nicht reine Antireflexions-Beschichtungs-(ARC)-Schicht eine Dicke von 300 Å bis 375 Å aufweist.
  7. Halbleiterbauelement nach einem der Ansprüche 1 bis 6, wobei die nicht reine Antireflexions-Beschichtungs-(ARC)-Schicht eine erste Ti-Antireflexions-Beschichtungs-(ARC)- Schicht und eine zweite TiN-Antireflexions-Beschichtungs-(ARC)-Schicht umfasst.
  8. Halbleiterbauelement nach einem der Ansprüche 1 bis 7, das ferner eine Trägerschicht unter der Metallschicht umfasst.
  9. Halbleiterbauelement nach Anspruch 8, wobei die Trägerschicht eine erste Ti-Trägerschicht und eine zweite TiN-Trägerschicht umfasst.
  10. Verfahren zur Herstellung eines Halbleiterbauelements, wobei das Verfahren folgende Schritte umfasst: Ausbilden einer dielektrischen Schicht auf einem Substrat; Ausbilden eines Kontaktzapfens in der dielektrischen Schicht; Ausbilden einer Metallschicht auf dem Kontaktzapfen; Ausbilden einer nicht reinen Antireflexions-Beschichtungs-(ARC)-Schicht auf der Metallschicht; Ausbilden einer Metallleitung durch selektives Ätzen der Metallschicht und der nicht reinen Antireflexions-Beschichtungs-(ARC)-Schicht; und Sintern der Metallleitung.
  11. Verfahren nach Anspruch 10, wobei das Ausbilden der dielektrischen Schicht eine Plasmagasphasenabscheidung umfasst.
  12. Verfahren nach Anspruch 10 oder 11, wobei die dielektrische Schicht eine undotierten Silikatglas (PE USG) umfasst.
  13. Verfahren nach einem der Ansprüche 10 bis 12, wobei der Schritt des Ausbildens der nicht reinen Antireflexions-Beschichtungs-(ARC)-Schicht folgende Schritte umfasst: Ausbilden einer ersten Antireflexions-Beschichtungs-(ARC)-Schicht; und In-Situ-Ausbilden einer zweiten Antireflexions-Beschichtungs-(ARC)-Schicht auf der ersten Antireflexions-Beschichtungs-(ARC)-Schicht.
  14. Verfahren nach Anspruch 13, wobei die erste Antireflexions-Beschichtungs-(ARC)-Schicht Ti umfasst, und die zweite Antireflexions-Beschichtungs-(ARC)-Schicht TiN umfasst.
  15. Verfahren nach einem der Ansprüche 10 bis 14, wobei die nicht reine ARC-Schicht nicht reines TiNx umfasst.
  16. Verfahren nach Anspruch 13, wobei die erste ARC-Schicht eine Dicke hat, die 20% bis 50% der Dicke der zweiten ARC-Schicht beträgt.
  17. Verfahren nach Anspruch 13 oder 16, wobei eine Abscheidungs-Rate der ersten ARC-Schicht größer ist als eine Abscheidungs-Rate der zweiten ARC-Schicht.
  18. Verfahren nach einem der Ansprüche 10 bis 17, wobei die nicht reine ARC-Schicht bei einer Temperatur von 50°C oder weniger ausgebildet wird.
  19. Verfahren nach einem der Ansprüche 10 bis 18, ferner umfassend ein Ausbilden einer Diffusions-Barriere zwischen dem Kontaktzapfen und der dielektrischen Schicht.
  20. Verfahren nach einem der Ansprüche 10 bis 19, ferner umfassend ein Ausbilden einer Trägerschicht auf der dielektrischen Schicht.
DE102008063982A 2007-12-26 2008-12-19 Halbleiterbauelement und Verfahren zu dessen Herstellung Withdrawn DE102008063982A1 (de)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR10-2007-0137275 2007-12-26
KR1020070137275A KR20090069569A (ko) 2007-12-26 2007-12-26 반도체소자 및 그 제조방법

Publications (1)

Publication Number Publication Date
DE102008063982A1 true DE102008063982A1 (de) 2009-07-16

Family

ID=40758635

Family Applications (1)

Application Number Title Priority Date Filing Date
DE102008063982A Withdrawn DE102008063982A1 (de) 2007-12-26 2008-12-19 Halbleiterbauelement und Verfahren zu dessen Herstellung

Country Status (4)

Country Link
US (1) US20090166878A1 (de)
KR (1) KR20090069569A (de)
CN (1) CN101471312A (de)
DE (1) DE102008063982A1 (de)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100680499B1 (ko) * 2005-11-02 2007-02-08 동부일렉트로닉스 주식회사 반도체 소자 및 그 제조 방법
CN104779137B (zh) * 2014-01-10 2018-03-27 北大方正集团有限公司 一种阵列基板及其制备方法
KR102301501B1 (ko) * 2015-01-21 2021-09-13 삼성디스플레이 주식회사 가요성 표시 장치의 제조 방법
CN113539836A (zh) * 2020-04-14 2021-10-22 无锡华润上华科技有限公司 金属间介质层及其制造方法及半导体器件

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR970001883B1 (ko) * 1992-12-30 1997-02-18 삼성전자 주식회사 반도체장치 및 그 제조방법
KR100503381B1 (ko) * 2002-12-30 2005-07-26 동부아남반도체 주식회사 반도체 소자의 금속 배선과 그 형성 방법
US6821886B1 (en) * 2003-09-05 2004-11-23 Chartered Semiconductor Manufacturing Ltd. IMP TiN barrier metal process

Also Published As

Publication number Publication date
CN101471312A (zh) 2009-07-01
US20090166878A1 (en) 2009-07-02
KR20090069569A (ko) 2009-07-01

Similar Documents

Publication Publication Date Title
DE102015107271B4 (de) Zwei- oder mehrteilige Ätzstoppschicht in integrierten Schaltungen
DE69535502T2 (de) Dielektrische Zwischenschicht für eine Halbleitervorrichtung
DE102008016425B4 (de) Verfahren zur Strukturierung einer Metallisierungsschicht durch Verringerung der durch Lackentfernung hervorgerufenen Schäden des dielektrischen Materials
DE19963864A1 (de) Plasmabehandlung zur Verbesserung der Haftung anorganischer Dielektrika auf Kupfer
DE112012003959B4 (de) Struktur und Verfahren zum Verringern von vertikaler Rissausbreitung
DE102004037089A1 (de) Technik zur Herstellung einer Passivierungsschicht vor dem Abscheiden einer Barrierenschicht in einer Kupfermetallisierungsschicht
DE112011103146B4 (de) Verfahren zum Verbessern der mechanischen Eigenschaften von Halbleiterzwischenverbindungen mit Nanopartikeln
DE10351875A1 (de) Integriertes Schaltkreisbauelement und Halbleiterbauelement mit MIM-Kondensator
DE102006053927A1 (de) Halbleiter-Bauteil und ein Verfahren zu seiner Herstellung
DE10316835A1 (de) Halbleiterbaugruppe
DE69832226T2 (de) Verfahren zur Herstellung einer Halbleitervorrichtung mit Aluminium-Kontakten oder -vias
DE102007004867A1 (de) Erhöhen der Zuverlässigkeit von kupferbasierten Metallisierungsstrukturen in einem Mikrostrukturbauelement durch Anwenden von Aluminiumnitrid
DE112004001530B4 (de) Versiegelte Poren in Damascene-Strukturen mit Low-k-Material
DE112007000215T5 (de) Poröses Silizium-Dielektrikum
DE112019003120B4 (de) Dünnfilmwiderstand in einer integrierten schaltung und herstellungsverfahren dafür
DE10224167B4 (de) Verfahren zur Herstellung einer Kupferleitung mit erhöhter Widerstandsfähigkeit gegen Elektromigration in einem Halbleiterelement
DE102010063294B4 (de) Verfahren zur Herstellung von Metallisierungssystemen von Halbleiterbauelementen, die eine Kupfer/Silizium-Verbindung als ein Barrierenmaterial aufweisen
DE102008063982A1 (de) Halbleiterbauelement und Verfahren zu dessen Herstellung
DE102013214441B4 (de) Verfahren zur Verringerung der Benetzbarkeit von Verbindungsmaterial an Eckberührungsflächen und eine gemäß dem Verfahren hergestellte Vorrichtung
DE10223482A1 (de) Verfahren zum Bilden einer Metallschicht eines Halbleiterelementes
DE60132707T2 (de) Niedrigtemperaturverfahren zur Unterdrückung von Hügeln in Verbindungsleitungen von integrierten Schaltkreisen
DE102008044988A1 (de) Verwenden einer Deckschicht in Metallisierungssystemen von Halbleiterbauelementen als CMP- und Ätzstoppschicht
DE102007035837A1 (de) Halbleiterbauelement mit einer Kornorientierungsschicht
DE102008049720B4 (de) Verfahren zum Passivieren freigelegter Kupferoberflächen in einer Metallisierungsschicht eines Halbleiterbauelements
DE10327618B4 (de) Verfahren zur Ausbildung von Aluminiummetallverdrahtungen

Legal Events

Date Code Title Description
8110 Request for examination paragraph 44
R119 Application deemed withdrawn, or ip right lapsed, due to non-payment of renewal fee

Effective date: 20110701